DE1487646C2 - Verfahren und Anordnung zum Bestimmen freier Verbindungswege in zentralgesteuerten Fernmelde-, insbesondere Fernsprechvermittlungsanlagen - Google Patents
Verfahren und Anordnung zum Bestimmen freier Verbindungswege in zentralgesteuerten Fernmelde-, insbesondere FernsprechvermittlungsanlagenInfo
- Publication number
- DE1487646C2 DE1487646C2 DE1487646A DE1487646A DE1487646C2 DE 1487646 C2 DE1487646 C2 DE 1487646C2 DE 1487646 A DE1487646 A DE 1487646A DE 1487646 A DE1487646 A DE 1487646A DE 1487646 C2 DE1487646 C2 DE 1487646C2
- Authority
- DE
- Germany
- Prior art keywords
- line
- circuit
- lines
- register
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/0008—Selecting arrangements using relay selectors in the switching stages
- H04Q3/0012—Selecting arrangements using relay selectors in the switching stages in which the relays are arranged in a matrix configuration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
A = Gruppe der dritten Stufe,
B = Matrix in dieser Gruppe,
/ = Gruppe der ersten Stufe,
/ = Matrix in dieser Gruppe,
K = Eingangsleitung zu dieser Matrix,
dadurch gekennzeichnet, daß zunächst in einem ersten Schritt ein Wert für A (z. B. An) gesucht
wird, derart, daß das zugehörige Paar Zwischenleitungen [IJA, 1'J(A +1); F i g. 3] frei ist, daß hierauf in
einem zweiten Schritt ein Wert für B (z. B. Bp)
gesucht wird, derart, daß das zugehörige Paar Zwischenleitungen [AIB, (A+\) I'B; Fig.3] frei ist
und daß schließlich in einem dritten Schritt der Belegungszustand des Zwischenschalters (A„BP)
geprüft wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Werte A und B in aufsteigender Reihenfolge betrachtet werden und daß beim ersten
gefundenen freien Wert der nächste Schritt eingeleitet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der erste Schritt fortgesetzt wird, wenn
der zweite Schritt erfolglos verläuft, und daß der zweite Schritt fortgesetzt wird, wenn der dritte
Schritt erfolglos verläuft.
4. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 3, gekennzeichnet durch
eine Gruppe von Registern (21 bis 27) zur Aufnahme der Koordinaten /, /, /', /' A,A + \ und B, von denen
die drei letztgenannten Register (25 bis 27) als Zähler ausgebildet und fortschaltbar sind, durch eine
logische Adressenauswahlschaltung (28), welche einem Speicheradressierungsregister (29) die zum
Auslesen des Belegungszustandes der betrachteten Zwischenleitungen benötigten Adressen dieser Zwischenleitungen
in einem Belegungsspeicher (30) zuführt, und durch ein Ausleseregister (31) und logische Schaltungen (74 bis 111), die bei Belegtsein
mindestens einer Zwischenleitung eines betrachteten Paares ein Signal zum Fortschalten der
betreffenden Register (25 bis 27) und bei Freisein des Paares ein Signal zum Fortschalten eines reversiblen
Zählers (32) zur Markierung der drei Verfahrensschritte (Pi bis P3) erzeugen. ,
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß zur Übertragung der jeweils in den
Koordinatenregistern (21 bis 27) enthaltenen Adressen der auf ihren Belegtzustand zu prüfenden
Zwischenleitungen (IJA, AIB) und Zwischenschalter (AB) die Ausgänge der Koordinatenregister über
Oder-Schaltungen (40,45,59,50,66) und Und-Schaitungen
(39,54,44,56, 49,58, 65, 69,41, 46,62, 60, 70,
51, 67, 72) mit dem Speicheradressierungsregister (29) verbunden sind und daß die zweiten Eingänge
der einzelnen Stellen bzw. Stellengruppen des Speicheradressierungsregisters zugeordneten Und-Schaltungen
mit Schaltkreisen verbunden sind, die die Einleitung bzw. Durchführung der einzelnen
Verfahrensschritte, in denen jeweils bestimmte Adressen in bestimmte Stellen des Speicheradressierungsregisters
übertragen werden, durch die Erzeugung von Signalen steuern.
6. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß zu Beginn des Suchvorgangs in die
Register (25) und (27) (für A und B) der Wert Null und in das Register (26) (für /4 + 1) der Wert Eins
eingegeben wird.
7. Anordnung nach Anspruch 4, gekennzeichnet durch eine Und-Schaltung (106), welche bei Vorliegen
eines Signals (97) zum Fortschalten des Registers (25\A)una eines Signals (101), welches den
numerischen Höchststand dieses Registers anzeigt, ein Signal (107) »Ende des Suchvorgangs« abgibt.
8. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß jede Zwischenleitung und jeder
Zwischenschalter durch einen ihm zugeordneten Magnetkern geführt ist, dessen Parameter in bezug
auf die beim Einschalten und Ausschalten der Leitungen entstehenden magnetischen Feldänderungen
so gewählt sind, daß diese Änderungen eine Umkehr des jeweiligen Magnetisierungszustandes
des Kernes bewirken, derart, daß der jeweilige Belegtzustand einer Zwischenleitung oder eines
Zwischenschalters durch das Abfragen der betreffenden Kerne feststellbar ist.
Die Erfindung betrifft ein Verfahren und eine Anordnung zum Bestimmen freier Verbindungswege in
einem Schaltnetzwerk mit in mehreren, jeweils mehrere Gruppen umfassenden Stufen angeordneten Schaltmatrizen, worin ausgehend von jeweils zwei zu verbindenden
Anschlußpunkten des Schaltnetzwerkes Zwischenleitungen durch Auswertung ihrer in einem Belegungsspeicher gespeicherten Belegungszustände nacheinander
geprüft werden, für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen, und in welchem Schaltnetzwerk
der erste, von derselben Endstufe ausgehende Satz Zwischenleitungen die Matrixgruppen der ersten
Stufe mit den Matrixgruppen der zweiten Stufe und der zweite Satz Zwischenleitungen die Matrizen einer
Gruppe der zweiten Stufe mit den Matrizen der entsprechenden Gruppe der dritten Stufe mischt, wobei
jeweils zwei Matrizen in benachbarten Gruppen der dritten Stufe und mit gleicher Stellung in der Gruppe
über einen Zwischenschalter verbindbar sind, derart, daß zwischen einem bestimmten Zwischenschaker mit
Koordinaten ABund einem bestimmten Teilnehmer mit
Koordinaten IJK nur ein einziger Verbindungsweg besteht, wobei die Koordinaten AB und IJK folgende
Bedeutung haben:
A = Gruppe der dritten Stufe,
B = Matrix in dieser Gruppe,
/ = Gruppe der ersten Stufe,
/ = Matrix in dieser Gruppe,
K — Eingangsleitung zu dieser Matrix.
Neben den bekannten Fernsprechvermittlungen mit Drehwählern sind in letzter Zeit auch zentralgesteuerte
Fernsprechvermittlungen mit in mehreren jeweils mehrere Gruppen umfassenden Stufen angeordneten
Schaltmatrizen bekanntgeworden, die ein sehr schnelles Herstellen von Verbindungen bei geringem Raumbedarf
ermöglichen (Bell System Technical Journal, September 1964, Seiten 2210, 2211). Die Nachteile der
bisher bekannten Vermittlungsarten, insbesondere der Vermittlungen mit Schaltmatrizen, bestehen im wesentlichen
darin, daß sie einen sehr hohen technischen 'J) Aufwand beim Speichern und Markieren erfordern.
' Diese Anordnungen zur Speicherung der Belegtzustände der einzelnen Verbindungsschalter und Verbindungsleitungen einer Vermittlung, zur Prüfung der diese
Zustände enthaltenden Speicher und zum Aufbau der gewünschten Verbindungen erfordern einen außerordentlich
hohen technischen Aufwand. Es sind eine Reihe von Verfahren zur unmittelbaren Feststellung des
Belegtzustandes der einzelnen Zwischenleitungen und Schalter einer Vermittlung vorgeschlagen worden, die
aber, insbesondere im Hinblick auf die umfangreichen Verdrahtungen, sehr umständlich, kostspielig und auch
: störanfällig sind. Andere Verfahren unter Anwendung ; eines die gesamten Leitungen und Schalter einer
j Verbindung nachbildenden Magnetkernspeichers haben sich auch als sehr umständlich und kostspielig erwiesen,
da die Übertragung der jeweiligen Belegtzustände der einzelnen Elemente der Vermittlung in den Magnetkernspeicher
sowie die Mittel zu seiner Abfragung und zum Aufbau der gewünschten Verbindungen mittels als
frei festgestellter Elemente einen sehr hohen techni- λ sehen Aufwand erfordern.
■ Es sind auch eine Reihe von sogenannten »endmar-
\ kierten« Vermittlungseinrichtungen bekanntgeworden (deutsche Patentschrift 9 02 982, deutsche Auslegeschrift
10 24 580), in denen sich, ausgehend von den beiden zu verbindenden Anschlußpunkten des Schaltnetzwerkes,
eine Verbindung durch'^nlegen von bestimmten Potentialen an die Schaltmatrizen aufbaut.
Diese Einrichtungen arbeiten jedoch oft unzuverlässig und führen insbesondere leicht zu Doppelverbindun-
; gen.
j Ein weiteres endmarkiertes Schaltnetzwerk ist aus ι dem Buch von K. H. Rumpf »Elektronik in der
Fernsprechvermittlungstechnik«, 1956, Seiten 230 bis 233 bekannt. Das Netzwerk besteht dabei aus
Schaltmatrizen, die in vier Stufen angeordnet sind. j Zwischen der Stufe II und der Stufe III sind
j Steuereinrichtungen zum Zuführen von definierten Potentialen vorgesehen. Das gezeigte Netzwerk besteht
aus einem Sprechwegenetzwerk (a- und 6-Ader) und aus
einem überlagerten Verbindungsnetzwerk (oAder). Als
Koppelpunkte im Verbindungsnetzwerk werden Glimmröhren verwendet, die beim Zünden in Serie
geschaltete Trockenzungenrelais einschalten, welche sodann durch einen zugeordneten Kontakt die Glimmröhre
überbrücken. Diese Einrichtung hat außer den obengenannten Nachteilen der Unzuverlässigkeit und
der Möglichkeit von Doppelverbindungen, die den endmarkierten Schaltnetzwerken im allgemeinen inhärent
sind, noch den Nachteil des großen Raumbedarfs durch die Verwendung von Glimmröhren sowie den
Nachteil der Notwendigkeit der Verwendung von
ίο hohen Speisespannungen für die Glimmröhren. Beim
Verbihdungsaufbau durch die Endmarkierung können sich zunächst mehrere mögliche Verbindungswege
ergeben, unter denen dann durch eine Sperrschaltung eine Auswahl getroffen werden muß. Diese Sperrschaltung
besteht im wesentlichen aus Kaltkathodenröhren mit mehreren getrennten Zündelektroden. Die Sperrschaltung
gestattet jeweils das Zünden nur einer Röhre, wobei diejenige mit der jeweils kürzesten Endladeverzugszeit
den Vorzug hat. Auch an diesem Netzwerk ist zu sehen, daß der Verbindungsaufbau in einem solchen
Verbindungsnetzwerk letztlich von vielen Zufälligkeiten wie Bauteiletoleranzen, Spannungsschwankungen, Alterung
der Elemente, Temperaturverhältnisse und dergleichen bestimmt wird. Diese Einrichtungen eignen sich
daher nicht für eine Wegesuche mit systematischem Vorgehen, wie es in zentral gesteuerten oder rechnergesteuerten
Vermittlungsanlagen möglich ist. Eine derartige systematische Wegesuche hat jedoch den Vorteil,
daß die Steuerung der» Verbindungsaufbaus flexibel wird und infolgedessen die Wegesuche erleichtert wird, die
Umgruppierung von Verbindungen ermöglicht wird, die Umlegung von Gesprächen erleichtert wird, etc.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Anordnung zur Wegesuche in einem
Schaltnetzwerk der eingangs genannten Art anzugeben, die eine Verringerung des Aufwandes durch sequentielle
Arbeitsweise bei relativ geringer Geschwindigkeitseinbuße ermöglichen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst in einem ersten Schritt ein Wert für A
(z. B. An) gesucht wird, derart, daß das zugehörige Paar
Zwischenleitungen [IJA, I'J' (A +1); F i g. 3] frei ist, daß
hierauf in einem zweiten Schritt ein Wert für 5(z. B. Bp)
gesucht wird, derart, daß das zugehörige Paar Zwischenleitungen [AIB, (A +1) ΓΒ; F i g. 3] frei ist und
daß schließlich in einem dritten Schritt der Belegungszustand des Zwischenschalters (AnB1) geprüft wird.
Gegenüber endmarkierten Netzwerken hat die Erfindung die bereits oben geschilderten Vorteile der
flexiblen Steuerung und der sicheren Arbeitsweise. Gegenüber zentral gesteuerten Vermittlungsanlagen ■■..-.
mit Prüfung von jeweils einzelnen Zwischenleitungen"""
hat die Erfindung den Vorteil der rascheren Arbeitsweise, da gemäß der Erfindung jeweils Paare, also zwei
Zwischenleitungen zugleich berücksichtigt werden. Hierbei kann die Berücksichtigung von vielen, an sich
freien, für die Verbindung aber dennoch nicht in Frage kommenden Zwischenleitungen vermieden werden, da
jeweils beide Zwischenleitungen eines Paares frei sein müssen.
Ferner ist die erfindungsgemäße Wegesuche in dem oben beschriebenen dreistufigen, regelmäßig aufgebauten
Netzwerk dadurch vorteilhaft, daß das Prüfen von Zwischenleitungen auf den Belegungszustand durch die
einfache Adressierung des Belegungsspeichers sehr vereinfacht wird. Außer den Adressen der beiden
Teilnehmer und des betrachteten Zwischenschalters sind keine weiteren Angaben nötig, da diese Adressen
bereits die einzig möglichen Zwischenleitungen definieren.
Die Verwendung eines Belegungsspeichers ist an sich aus der DE-AS 11 90 518 bekannt. In dieser bekannten
Einrichtung muß jedoch ein besonderer Lagespeicher verwendet werden, der in der erfindungsgemäßen
Anordnung eingespart werden kann.
Eine vorteilhafte Ausbildung der Anordnung nach der Erfindung ist dadurch gekennzeichnet, daß jede
Zwischenleitung und jede Zwischenverbindungsleitung durch einen ihr zugeordneten Magnetkern geführt ist,
dessen Parameter in bezug auf die beim Einschalten und Ausschalten der Leitungen entstehenden magnetischen
Feldänderungen so gewählt sind, daß diese Änderungen eine Umkehr des jeweiligen Magnetisierungszustandes
des Kerns bewirken, derart, daß der jeweilige Belegtzustand einer Zwischenleitung oder eines Zwischenschalters
durch das Abfragen der betreffenden Kerne feststellbar ist.
Durch diese Anordnung wird das Erfassen und Abfragen des Belegtzustandes der Leitungen sehr
vereinfacht.
Weitere vorteilhafte Ausbildungen der Erfindung sind den restlichen Unteransprüchen zu entnehmen.
Die Erfindung wird anschließend an Hand der Figuren näher erläutert. Es zeigt
Fig. 1 ein aus in Gruppen und Stufen angeordneten Schaltmatrizen aufgebautes Schaltnetzwerk,
F i g. 2 die Schaltung einer Schaltmatrix,
F i g. 3 eine graphische Darstellung zur Veranschaulichung der Gesetzmäßigkeiten bei der Verbindung
zweier Teilnehmer des Netzwerkes nach Fig. 1,
F i g. 4 ein Blockschaltbild der zur Verwirklichung des Erfindungsgedankens erforderlichen logischen Schaltungen,
Fig.5 Einzelheiten der zur Adressenauswahl, in der
Fig.4 mit 28 bezeichneten logischen Schaltungen,
Fig.6 eine Zeitgeberschaltung,
Fig.7 eine schematische Darstellung der Eingabeverbindungen
zu den Registern 29 der F i g. 4 und 5,
Fig.8 eine Speicheranordnung zur Verwendung in
einem besonderen Ausführungsbeispiel der Erfindung,
Fig.9 die Darstellung des in Fig.8 mit 146
bezeichneten Entschlüßlers.
In Fig. 1 ist ein für Fernsprechnebenstellenanlagen geeignetes Schaltnetzwerk wiedergegeben. Dieses
Schaltnetzwerk besteht aus drei Schaltmatrixstufen ST], ST2, ST} und zwei Sätzen von Zwischenleitungen CLi2,
CZ.23, die die Matrizen aufeinanderfolgender Stufen
miteinander verbinden. Die mit CI bezeichneten Leitungen führen zu den Teilnehmern der Nebenstellenanlage
und werden daher als Teilnehmerleitungen bezeichnet. In der Darstellung nach F i g. 1 sind die
Teilnehmerleitungen nur bei der ersten Matrix der ersten Gruppe der ersten Stufe des Schaltnetzwerkes
eingezeichnet. Der Aufbau der einzelnen Schaltmatrizen ist aus Fig.2 ersichtlich, bei der die als
Eingangsleitungen dienenden Zeilenleitungen mit AO, X]
und X2 und die als Ausgangsleitungen dienenden Spaltenleitungen mit Y0 und Y] bezeichnet werden. Die
Matrixschalter <?bo, Qou <?io, Qw, Q20 und Q2] erlauben es,
jede beliebige Zeilenleitung mit jeder beliebigen Spaltenleitung zu verbinden. Beispielsweise wird durch
das Schließen des Schalters Q]0 eine elektrische
Verbindung zwischen der Zeilenleitung X\ und der Spaltenleitung Y0 hergestellt. Die Anzahl der Spalten-
und Zeilenleitungen ist in den Matrizen der einzelnen Stufen verschieden.
Zur Verbindung zweier Teilnehmerleitungen enthält
das Schaltnetzwerk weitere besondere Schaltkreise, die als Zwischenschalter (JR) bezeichnet werden und
bestimmte Ausgangsleitungen der Matrizen der dritten Stufe miteinander verbinden.
In dem in Fig. 1 dargestellten Schaltnetzwerk besteht die erste Stufe 571 aus zweiunddreißig in vier
Gruppen angeordneten Schaltmatrizen. Jede Matrize besteht aus sechzehn Zeilenleitungen (d. h., daß je
Matrix sechzehn Teilnehmerleitungen vorgesehen sind, was insgesamt 512 Teilnehmerleitungen gleichkommt)
und aus zwölf Spaltenleitungen. Jede einzelne Matrix wird durch folgende zwei Koordinaten bezeichnet: die
erste Koordinate bezeichnet die Matrixgruppenordnung: 0, 1, 2 oder 3; die zweite Koordinate bezeichnet
die Ordnung der Matrix in der Gruppe: 0, 1, 2 ... 7.
Jede Eingangsleitung einer Matrix wird ebenfalls mit einer Koordinate 0 bis 15 bezeichnet. Ebenso wird jede
Ausgangs- oder Spaltenleitung mit einer ihre Ordnung bezeichnenden Koordinate von 0 bis 11 versehen.
Auf Grund dieser Bezeichnung kann jede Zeilenoder Spaltenleitung vollständig mit einer aus drei
Koordinaten bestehenden Adresse definiert werden, wobei die ersten beiden Koordinaten die Koordinaten
der Matrix sind, zu denen die Leitung gehört, und die dritte Koordinate die Koordinate der Leitung in der
Matrix ist.
Die zweite Stufe ST2 besteht aus 48 in zwölf Gruppen
angeordneten Matrizen, die jeweils aus acht Zeilen- und vier Spaltenleitungen bestehen.
Die Koordinaten der Matrizen und Leitungen dieser Stufe sind nach den oben angegebenen Regeln bekannt.
Die genannten Koordinaten haben folgende Werte:
0, 1, 2 ... 11 für die Matrixgruppenanordnung,
0, 1, 2 oder 3 für die Ordnung der Matrix in der Gruppe,
0,1,2... 7 für die Ordnung der Zeilenleitungen,
0,1, 2 oder 3 für die Ordnung der Spaltenleitungen.
Die dritte Stufe ST3, auch Mittelstufe des Schaltnetzwerkes,
besteht ebenso wie die zweite Stufe aus 48 in zwölf Matrixgruppen angeordneten Matrizen, die
jeweils vier Zeilenleitungen und drei Spaltenleitungen aufweisen. Unter Verwendung der gleichen Bezeichnungen
lauten die Koordinaten für diese Stufe wie folgt:
0, 1, 2 ... 11 für die Matrixgruppenanordnung,
0, 1, 2 oder 3 für die Ordnung der Matrix in einer Gruppe,
0, 1, 2 oder 3 für die Ordnung der Matrix in einer Gruppe,
0,1,2 oder 3 für die Ordnung der Zeilenleitungen.,
Wie aus der späteren Beschreibung hervorgeht, sind in dieser Stufe keine Koordinaten für die Spaltenleitungen
erforderlich.
Zur Beschreibung der Gesetzmäßigkeiten, nach denen die einzelnen Matrizen miteinander verbunden
werden, seien /und /die Koordinaten einer beliebigen Matrix der ersten Stufe, A und ßdie Koordinaten einer
beliebigen Matrix der Mittelstufe. Die in Fig.3 dargestellten Gesetzmäßigkeiten lauten dann wie folgt:
Die Spaltenleitung mit der Koordinate A, die aus der
Matrix //der ersten Stufe kommt, ist mit der zur Matrix
Aider zweiten Stufe führenden Leitung /verbunden.
Die Spaltenleitung mit der Koordinate B, die aus der
Matrix AI der zweiten Stufe kommt, ist mit der Zeilenleitung der Koordinate / verbunden, die zur
Matrix AB der dritten Stufe führt.
14 87 b4b
1st ferner K die Koordinate der zur Matrix // der
ersten Stufe führenden Zeilenleitung, so ist leicht einzusehen, daß mit diesem Koordinatensystem definiert
werden kann:
Die Adresse einer Teilnehmerleitung durch die Koordinaten IJK.
Die Adresse einer Zwischenleitung des ersten Satzes (CL\2) durch die Koordinaten IJA.
Die Adresse einer Zwischenleiti'ng des zweiten Satzes (CLri) durch die Koordinaten AIB.
Die Adresse einer Zwischenleitung des dritten Satzes (CLv) durch die Koordinaten AB.
Aus dem oben gesagten ist leicht einzusehen, daß es in dem beschriebenen Schaltnetzwerk nur einen einzigen
Weg zwischen einer gegebenen Teilnehmerleitung und einer gegebenen Matrix der Mittelstufe gibt. Die
Adressen IJKund AB einer Teilnehmerleitung und einer Matrix der Mittelstufe enthalten daher alle Parameter,
die erforderlich sind, um den einzigen sie verbindenden Weg zu definieren.
Eine Verbindung zwischen zwei Teilnehmerleitungen wird über die Spaltenleitungen einer Mittelstufenmatrix
auf Grund folgender Gesetzmäßigkeit hergestellt: Die Spaltenleitung 3 einer gegebenen Mittelstufenmatrix
mit der Adresse AB wird über einen Zwischenschalter, dessen Adresse ebenfalls AB ist, mit der Spaltenleitung 1
der Mittelstufenmatrix mit der Adresse (A+ \) B verbunden, wobei für ,4 = 11 (höchster Wert für A im
vorliegenden Beispiel) A +1 =0 wird. Diese Verbindungen verlaufen nur in einer Richtung im Sinne steigender
Werte A (dargestellt durch die Pfeile in den F i g. 1 und 3), da die Zwischenschalter nur in einer Richtung leiten.
Die besagten Zwischenschalter werden im folgenden als Schalter mit einer Leitungsrichtung behandelt, während
ihre anderen Aufgaben (Rufsteuerung, Rückrufsignale, Tonsignale usw.) für das Verständnis der vorliegenden
Erfindung nicht erforderlich sind.
Aus F i g. 3 geht hervor, wie über einen Zwischenschalter mit der Adresse AB zwei Teilnehmerleitungen
mit den Adressen IJKund I'J'K'miteinander verbunden
werden können. Der Weg verläuft über die Matrizen JJ der Stufe 1, AI der Stufe 2, AB der Stufe 3, den
Zwischenschalter AB und die Matrizen (A + \) B der dritten Stufe, ^4 +1) /'der zweiten Stufe und schließlich
/', /' der ersten Stufe.
Aus F i g. 3 geht weiterhin hervor, daß eine notwendige und hinreichende Bedingung zur Herstellung einer
Verbindung zwischen den Teilnehmern mit den Adressen IJK und /'/'JC'darin besteht, einen Zwischenschalter
mit der Adresse AB zu finden, so daß die Wege yon der Teilnehmerleitung IJK zur Zwischenstufenmatrix
ABund von der Teilnehmerleitung I'J'K'zur Matrix
(A+ \) ß frei sind.
Das Aussuchen eines freien Verbindungsweges zwischen zwei Teilnehmerleitungen mit den Adressen
IJKund I'J'K'erfolgt in den folgenden Schritten:
1. Schritt:
Es werden alle Zwischenleitungspaare des Satzes CL\2 nacheinander untersucht, die jeweils aus zwei
Zwischenleitungen mit den Adressen IJA und I'J'(A+\)bestehen, wobei A ausgehend von A-O
so lange schrittweise größer- wird, bis zwei freie Zwischenleitungen gefunden werden. Werden die
Leitungspaare für alle Werte von A (im vorliegenden Beispiel ist der größte Wert von ,4 = 11)
untersucht und kein freies Leitungspaar gefunden, dann gibt es keinen freien Verbindungsweg
zwischen diesen beiden Teilnehmerleitungen. Wurde jedoch vor Erreichen des größten für A
zulässigen Wertes ein freies Leitungspaar gefunden, dann wird dadurch ein bestimmter Wert von A,
beispielsweise der Wert An, definiert.
2. Schritt:
Es werden alle zum Satz CL23 gehörenden Paare von Zwischenleitungen untersucht, die aus jeweils
zwei Leitungen mit den Adressen AnIB und (An+Yj VB für ausgehend von B=O schrittweise
wachsendes B bestehen. Wird bis zum Erreichen des größtmöglichen Wertes von ß(im vorliegenden
Beispiel ist der höchste Wert für 5=3) kein freies Leitungspaar gefunden, so wird wieder zum
Schritt 1 übergegangen, wobei für A vom Wert An+ 1 und für B vom Wert 0 ausgegangen wird. Wird
ein freies Leitungspaar auf diese Weise gefunden, so wird dadurch ein bestimmter Wert von B,
beispielsweise Bp, definiert, wobei An und Bp einen
Zwischenschalter definieren.
3. Schritt:
In diesem Schritt wird der Zwischenschalter A„BP
untersucht. Ist dieser Zwischenschalter frei, dann liegt ein freier Weg zwischen den Teilnehmerleitungen
IJKund I'J'K'vov. Ist dieser Zwischenschalter belegt, dann wird auf den zweiten Schritt
anfangend mit dem Wert Bp+\ zurückgegriffen. Wird bei diesem Vorgang der letzte Matrixschalter
(im vorliegenden Beispiel der Matrixschalter mit der Adresse AB= 11,3) als belegt festgestellt, dann
gibt es keinen freien Weg zwischen den besagten beiden Teilnehmerleitungen.
In den Fig.4 und 5 wird ein bevorzugtes Ausführungsbeispiel
des Erfindungsgedankens zur Durchführung des oben beschriebenen Verfahrens wiedergegeben.
Der Einfachheit halber sind die in diesen Figuren dargestellten logischen Schaltungen mit Einfachleitungen
dargestellt. Bei einem praktischen Ausführungsbeispiel wird von der in diesen Figuren dargestellten
Schaltung ausgegangen. Dabei wird von folgenden logischen Symbolen Gebrauch gemacht:
Inverter werden durch Quadrate mit gekreuzten Diagonalen,
Und-Schaltungen als gleichschenkelige Dreiecke, Oder-Schaltungen als durch einen Durchmesser
abgeschlossene Halbkreise
■ · <v ■.
dargestellt.
In Fig.4 werden die wichtigsten Elemente der Anordnung dargestellt, die im wesentlichen aus sieben
Koordinatenregistern 21 bis 27, den logischen Schaltungen 28 zur Adressenselektion, einem Speicheradressierregister
29, einem Belegungsspeicher 30, einem Lese-(eventuell Schreibe-)Register 31 und datenverarbeitenden
logischen Schaltungen (F i g. 5) bestehen.
Die Register 21 und 22 sind zur Aufnahme der Koordinaten / und / der Adresse IJK eines rufenden
Teilnehmers und die Register 23 und 24 zur Aufnahme der Koordinaten /'/'der Adresse I'J'K'eines gerufenen
Teilnehmers bestimmt.
Das Register 25 besteht aus einem binären Zähler, der zu Beginn jeder Suche auf Null eingestellt wird. Dieses
Register schaltet jeweils um einen Schritt weiter, wenn es einen Impuls von einem für diesen Zweck bestimmten
230 236/3
14 8/ ö4b
SO
Schaltkreis erhält. Das Register 26 ist derart mit dem Register 25 verbunden, daß sein Wert immer um 1
größer als der Inhalt des Registers 25 ist. Das Register 27 ist ebenfalls als Binärzähler ausgebildet, dessen Wert
von Null ausgehend jeweils um 1 erhöht wird, wenn es einen Impuls von einem entsprechenden Schaltkreis
erhält. Die aufgezählten Register sind mehrstellige Register, da die darin unterzubringenden Koordinaten
jeweils mehr als zwei Werte enthalten können, und zwar:
Die Register 21 und 23 umfassen zwei Bitstellen, da der maximale Dezimalwert für 1=3, d.h. 11 in
binärer Form, ist.
Die Register 22 und 24 weisen drei Bitstellen auf, da der Maximalwert von J-T, d.h. 111 in binärer
Form, ist.
Die Register 25 und 26 enthalten vier Bitstellen, da der maximale Dezimalwert von A und .4+1 = 11,
d. h. 1011 in binärer Form, ist.
Das Register 27 enthält zwei Bitstellen, da der maximale Dezimalwert für ß=3 ist.
jedes der Koordinatenregister 21 bis 27 ist mit den logischen Schaltungen 28 verbunden, die zum sequentiellen
Auslesen der Adressen IJA und /'/'(A+\), AIB und (A+1) I'B und schließlich AB zur Durchführung der
oben beschriebenen Verfahrensschritte dienen. Die genannte Selektion erfolgt zu den folgenden Zeitpunkten:
IJA zum Zeitpunkt Γι des ersten Schrittes P1,
VJ' (A+ X) zu einer zweiten Zeit T2 des ersten
Schrittes Pu
AIB zu einer ersten Zeit 71 in dem zweiten Schritt Pi,
(A + 1) I'B zu einer zweiten Zeit T2 des zweiten
Schrittes P2 und
AB während des Schrittes P3.
Die Selektiersteuerkreise bestehen im wesentlichen aus Und-Schaltungen, die durch fünf Zeitgeberkreise
gesteuert werden. Drei der besagten Kreise P\, Pi und P3
steuern die Einleitung der drei die gleichen Bezeichnungen führenden Schritte. Die übrigen beiden Zeitgeberkreise
71 und T2 bestimmen innerhalb der ersten beiden Verfahrensschritte zwei Zeitpunkte, die ebenfalls die
Bezeichnungen 71 und T2 haben. Die Ausgabe der
Schaltkreise Pi, P2 und P3 wird durch einen reversiblen
Zähler 32 (siehe Fig.4) gesteuert, dem am Ende jedes
Schrittes von logischen Datenverarbeitungskreisen Aufwärts- und Abwärts-Zählimpulse in Übereinstimmung
mit dem Ablauf der verschiedenen Schritte zugeführt werden. Der besagte Zähler enthält drei den
Schaltkreisen Pi, P2 und P3 entsprechende Ausgangsleitungen,
die durch die Bitwerte 01, 10 und 11 des Zählerinhalts erregt werden. Nach jedem Löschvorgang
ist der Zählerinhalt gleich Null, so daß keiner der besagten Kreise erregt wird, und geht auf den Wert 01
über, sobald ein Signal von einem Schaltkreis 5 zugeführt wird, das die Einleitung eines Suchvorgangs
steuert.
In Fig.6 wird eine Schaltung dargestellt, die die Steuerung der Schaltkreise 71 und T2 bewirkt. Diese
Anordnung besteht im wesentlichen aus einem Verriegelungskreis 33, dessen beide Ausgangsleitungen den
Schaltkreisen Γι und T2 entsprechen. Diese Verriegelungsschaltung
wird durch zwei Eingangsleitungen E\ und £2 derart gesteuert, daß bei Auftreten eines
Impulses auf der Leitung Ei die Leitung 71 erregt und die
Leitung T2 aberregt, und bei Auftreten eines Impulses
auf die Leitung E2 die Ausgangsleitung T2 erregt und die
Ausgangsleitung 71 aberregt wird. Die zu aufeinanderfolgenden Zeitpunkten erfolgende Erregung der Eingangsleitungen
E) und E2 erfolgt über die Und-Schaltungen
34 und 35, die jeweils drei Eingangsleitungen aufweisen:
Die erste Eingangsleitung jeder der besagten Schaltungen wird über die Oder-Schaltung 36
erregt, deren beide Eingangsleitungen mit den Schaltkreisen Pi und P2 verbunden sind. Die
Schaltung 36 wird daher nur während der Schritte Pi und Pi erregt.
Die zweite Eingangsleitung jeder der besagten Schaltungen wird über eine Schaltung t erregt, die
Zeitgeberimpulse zur Bestimmung des zeitlichen Abstandes zwischen zwei aufeinanderfolgenden
Erregungen der Eingangsleitungen E\ und E2, das
sind die Zeitpunkte 71 und T2, erzeugen.
Die dritte Eingabeleitung der Schaltung 34 wird über eine Rückkopplungsleitung vom Ausgang T2 und die dritte Eingangsleitung zur Schaltung 35 über eine Rückkopplungsleitung von der Ausgangsleitung 71 erregt. Die Ausgangsleitung der Schaltung 34 ist mit der Eingangsleitung E\ der Verriegelungsschaltung 33 über eine Oder-Schaltung 37 verbunden, deren zweiter Eingang durch eine Schaltung S erregt, die sowohl die Einleitung eines Suchvorgangs als auch das Starten der Zeitgeberschaltung steuert.
Die dritte Eingabeleitung der Schaltung 34 wird über eine Rückkopplungsleitung vom Ausgang T2 und die dritte Eingangsleitung zur Schaltung 35 über eine Rückkopplungsleitung von der Ausgangsleitung 71 erregt. Die Ausgangsleitung der Schaltung 34 ist mit der Eingangsleitung E\ der Verriegelungsschaltung 33 über eine Oder-Schaltung 37 verbunden, deren zweiter Eingang durch eine Schaltung S erregt, die sowohl die Einleitung eines Suchvorgangs als auch das Starten der Zeitgeberschaltung steuert.
Die Wirkungsweise der Schaltung ist folgende: Nach Erregung der Schaltung über den Schaltkreis 5 werden
die Und-Schaltungen 34 und 35 durch die Zeitgeberimpulse und über die Schaltungen Pi oder P2 abwechselnd
erregt, so daß die Schaltungen 71 und T2 ihrerseits
abwechselnd erregt werden, und zwar für jeweils eine Zeit, die dem zeitlichen Abstand zwischen zwei
aufeinanderfolgenden Zeitgeberimpulsen entspricht.
Die logische Schaltung 28 wird im folgenden an Hand der F i g. 5 näher beschrieben:
Zur Erläuterung der im Register 29 während der Schritte Pi, Pi und P3 jeweils enthaltenen Informationen
wurde dieses Register der Übersichtlichkeit halber in der Darstellung der F i g. 5 in drei Register 29a, 29b und
29c unterteilt, die mit den logischen Schaltkreisen in
Übereinstimmung mit den Zeiten, in denen diese Schaltungen wirksam sind, verbunden werdenciEs--sei
jedoch darauf hingewiesen, daß diese Darstellungsform nur zur Erhöhung der Übersichtlichkeit gewählt wurde.
In einem praktischen Ausführungsbeispiel des Erfindungsgedankens findet diese Dreiteilung normalerweise
nicht statt.
Der Speicher 30, der als Speicher beliebiger Art, jedoch nicht als Festwertspeicher ausgebildet ist, enthält
eine Anzahl von Speicherplätzen, die mindestens der Anzahl der möglichen Adresen des Typs IJA, AIB und
AB gleich ist, das sind im vorliegenden Beispiel 384+192 + 48 = 624 Speicherplätze. Die Zahl der im
vorliegenden Ausführungsbeispiel erforderlichen Speicherplätze ist jedoch aus folgenden Gründen höher: Da
jede der. obengenannten Adressen aus einer Mehrzahl von binären Zahlen besteht (drei für IJA und AIB, zwei
für AB) ist es zweckmäßig, diese Adressen in der gleichen Form unmittelbar zur Adressierung des
Speichers zu verwenden, so das eine besondere Verschlüsselung entfällt. Da andererseits die Adressen
vom Typ IJA durch binäre Zahlen dargestellt werden, von der die höchste 111111011, das ist im dezimalen
System 507 (das ist darauf zurückzuführen, daß die Koordinate A nur zwölf verschiedene Werte annehmen
kann, während die zur Verfügung stehenden vier Binärstellen 16 Kombinationen ermöglichen), führt eine
unmittelbare Speicheradressierung unter Verwendung derartiger Adressen dazu, daß mindestens die Speicherstelle
507 benötigt wird, obwohl nicht alle niedrigeren Stellen benützt werden. Da alle Adressen vom Typ AIB
und AB in ihrer binären Form den dezimalen Nummern von 0 bis 191 bzw. von 0 bis 47 entsprechen, ist es nötig,
allen Adressen vom Typ AIB eine konstante Zahl hinzuzufügen, die gleich oder größer als 508 und allen
Adressen vom Typ AB eine Zahl hinzuzufügen, die mindestens 192 Einheiten über der vorher angegebenen
Zahl liegt.
Wie sich aus dem Folgenden leicht ergibt, ist das Register 29 für zehn Binärstellen ausgelegt, wobei zu
den Adressen vom Typ AIB die Zahl 512 und zu den Adressen vom Typ AB die Zahl 512 + 192 = 704
.j^ hinzugefügt wird. Da diese Adressen vom Typ AIB nur
V acht Bitstellen benötigen, kann die Addition von 512 (in binärer Form 100000000) in einfacher Weise dadurch
bewerkstelligt werden, indem in die zehnte Stelle des Registers 29 eine binäre Eins eingeführt wird. Was die
Adressen vom Typ AB betrifft, die nur sechs Stellen des besagten Registers benötigen, so kann die Nummer 704
dadurch berücksichtigt werden, daß eine binäre Eins in die zehnte, die achte und die siebte Stelle des Registers
29 eingeführt wird. Diese Adressenmodifikation kann, wie aus F i g. 5 ersichtlich, mit Hilfe der Kreise P2 und P3
in folgender Weise durchgeführt werden:
Die zehnte Stelle des Registers 29 ist mit dem Schaltkreis P2 verbunden, so daß diese Stelle während
des Schrittes P2 eine binäre Eins enthält, so daß alle in
das Register während dieses Schrittes übertragenen Adressen, die nur die ersten acht Stellen einnehmen, um
den Wert 512 erhöht werden.
Die siebte, achte und zehnte Stelle des Registers wird
mit dem Schaltkreis P3 verbunden, so daß diese Stellen
während der Dauer des Schrittes Pi binäre Einsen
, enthalten und alle während dieses Schrittes in das
: Register übertragenen Adressen, die nur die ersten
sechs Stellen beanspruchen, um die Zahl 704 erhöht werden.
Die Übertragung der einzelnen Adressen mit Hilfe der beschriebenen Schaltkreise erfolgt in folgender
Weise.
Zur Übertragung der Adresse IJA während des Schrittes P\ und der Zeit Ti: Die Ausgarigsleitung 38 des
Registers 21 (Koordinate /) erregt in aufeinanderfolgender Reihenfolge eine Und-Schaltung 39, deren zweiter
Eingang mit der Leitung 71 verbunden ist, eine Oder-Schaltung 40 und eine weitere Und-Schaltung 41,
deren zweiter Eingang mit der Leitung P\ verbunden ist. Es ist leicht ersichtlich, daß die Ausgangsleitung 42 der
zuletzt genannten Und-Schaltung die Information /zum Zeitpunkt 71 während des ersten Schrittes überträgt.
Die besagte Information wird in die binären Stellen 8 und 9 des Registers 29a eingeführt, dabei ist zu beachten,
daß die Darstellung in der Figur nur eine einzige Leitungsebene zeigt, während die Information /
tatsächlich aus zwei elementaren Binärinformationen besteht, und daß die mit 42 bezeichnete Leitung
tatsächlich aus zwei Leitungen besteht.
Die Ausgangsleitung 43 des Registers 22 (Koordinate J) erregt in aufeinanderfolgender Reihenfolge eine
Und-Schaltung 44, deren zweiter Eingang mit der Leitung 71 verbunden ist, eine Oder-Schaltung 45 und
eine Und-Schaltung 46, deren zweiter Eingang mit der Leitung P\ verbunden ist. Die Ausgangsleitung 47 der
genannten Und-Schaltung wird daher die Information / zum Zeitpunkt 71 während des ersten Schrittes
übertragen. Die besagte Information wird in die
ίο Binärstellen 5,6 und 7 des Registers 29a eingeschrieben.
Eine erste Abzweigung 48' der Ausgangsleitung 48
des Registers 25 (Koordinate A) erregt hintereinander
eine Und-Schaltung 49, deren zweiter Eingang mit der Leitung 71 verbunden ist, eine Oder-Schaltung 50 und
eine Und-Schaltung 51, deren zweiter Eingang mit der Leitung Pi verbunden ist. Die Ausgangsleitung 52 der
zuletzt genannten Und-Schaltung überträgt die Information A zum Zeitpunkt 71 während des ersten
Schrittes. Die besagte Information wird in die binären Stellen 1, 2, 3 und 4 des Registers 29a übertragen.
Übertragung der Adresse /'/' (A + \) während des
Schrittes P] und der Zeit T2: Die Ausgangsleitung 53 des
Registers 23 (Koordinate Γ) erregt hintereinander eine Und-Schaltung 54, deren zweiter Eingang mit der
Leitung T2 verbunden ist, die Oder-Schaltung 40 und die
Und-Schaltung 41, deren Ausgangsleitung 42 die Information /'zum Zeitpunkt T2 des Schrittes P\ in die
binären Stellen 8 und 9 des Registers 29a überträgt.
Die Ausgangsleitung 55 des Registers 24 (Koordinate J') erregt hintereinander eine Und-Schaltung 56, deren
zweiter Eingang mit der Leitung T2 verbunden ist, die
Oder-Schaltung 45 und die Und-Schaltung 46, deren Ausgangsleitung 47 die Information /'zum Zeitpunkt T2
des Schrittes P) in die fünfte, sechste und siebte binäre
Stelle des Registers 29a überträgt.
Die Ausgangsleitung 57 des Registers 26 (Koordinaten A +1) erregt hintereinander eine Und-Schaltung 58,
deren zweiter Eingang mit der Leitung T2 verbunden ist,
die Oder-Schaltung 50 und die Und-Schaltung 51, deren Ausgangsleitung 52 die Information A+\ zum Zeitpunkt
T2 des Schrittes P\ in die erste, zweite, dritte und
vierte Binärstelle des Registers 29a überträgt.
Die Übertragung der Adresse AIB während des Schrittes P2 und des Zeitpunktes 71: Die Zweigleitung
48' der Ausgangsleitung 48 des Registers 25 (Koordinate A) erregt, wie oben beschrieben, die Und-Schaltung
49, deren zweite Eingangsleitung mit der Leitung 71 verbunden ist. Außer der Oder-Schaltung 50 erregt die
Ausgangsleitung der Und-Schaltung 49 hintereinander jauch eine zweite Oder-Schaltung 59 und die Und-Schal-
~"füng 60, deren zweiter Eingang mit der Leitung P2
verbunden ist. Die Ausgangsleitung 61 der zuletzt genannten Schaltung überträgt die Information A zum
Zeitpunkt 71 des ersten Schrittes P2 in die fünfte, sechste,
siebte und achte binäre Stelle des Registers 29b.
Die Ausgangsleitung 38 des Registers 21 (Koordinate I) erregt hintereinander (wie oben schon angegeben) die
Und-Schaltung 39, die Oder-Schaltung 40, außer der Und-Schaltung 41 auch die Und-Schaltung 62, deren
zweite Eingangsleitung mit der Leitung P2 verbunden
ist. Die Ausgangsleitung 63 der zuletzt genannten Und-Schaltung überträgt die Information / zum
Zeitpunkt T1 während des Schrittes P2 in die Stellen 3
und 4 des Registers 290.
Eine erste Abzweigung 64' der Ausgangsleitung 64 . des Registers 27 (Koordinate B) erregt hintereinander
eine Und-Schaltung 65, deren zweite Eingangsleitung mit der Leitung 71 verbunden ist, eine Oder-Schaltung
66 und eine Und-Schaltung 67, deren zweite Eingangsleitung mit der Leitung P2 verbunden ist. Die
Ausgangsleitung 68 der zuletzt genannten Und-Schaltung überträgt die Information B zum Zeitpunkt 71
während des zweiten Schrittes P2 in die binären Steilen 1
und 2 des Registers 290.
Übertrag der Adresse (A + ]) VB während der Phase
P2 zum Zeitpunkt T2: Die Ausgangsleitung 57 des
Registers 26 (Koordinate ,4 + 1) erregt (wie oben dargestellt) die Und-Schaltung 58, deren zweite
Eingangsleitung mit der Leitung T2 verbunden ist, neben
der Oder-Schaltung 50 die Oder-Schaltung 59 und die Und-Schaltung 60, deren Ausgangsleitung 61 die
Information Λ+l zum Zeitpunkt T2 während des
Schrittes P2 in die binären Stellen 5, 6, 7 und 8 des
Registers 290 überträgt.
Die Ausgangsleitung 53 des Registers 23 (Koordinate V) erregt hintereinander eine Und-Schaltung 54, eine
Oder-Schaltung 40 und eine Und-Schaltung 62, deren Ausgangsleitung 63 die Information /'zum Zeitpunkt T2
während des Schrittes P2 in die binären Stellen 3 und 4
des Registers 296 überträgt.
Die Zweigleitung 64" der Ausgangsleitung 64 des Registers 27 (Koordinate B) erregt hintereinander die
Und-Schaltung 69, deren zweite Eingangsleitung mit der Leitung T2 verbunden ist, die Oder-Schaltung 66 und die
Und-Schaltung 67, deren Ausgangsleitung die Information ßzum Zeitpunkt T2 während des Schrittes Pz in die
binären Stellen 1 und 2 des Registers 290 überträgt.
Übertrag der Adresse AB während des Schrittes Py.
Eine Zweigleitung 48" der Ausgabeleitung 28 des Registers 25 (Koordinate A) erregt hintereinander die
Und-Schaltung 70, deren zweite Eingangsleitung mit der Leitung P2 verbunden ist und deren Ausgabeleitung 71
die Information A während des dritten Schrittes in die binären Stellen 1 und 2 des Registers 29c überträgt.
Eine dritte Zweigleitung 64'" der Ausgabeleitung 64 des Registers 27 (Koordinate B) erregt die Und-Schaltung
72, deren zweite Eingangsleitung mit der Leitung P3 verbunden ist. Die Ausgangsleitung 73 der zuletzt
genannten Schaltung überträgt die Information B während des dritten Schrittes in die zweite Stelle des
Registers 29c
Um einen besseren Überblick über die Schaltkreise zur Eingabe in das Register 29 zu geben, ist in F i g. 7
eine Schaltung wiedergegeben, die alle Selektierkreise zur Eingabe von Informationen in dieses Register
enthält, wobei die tatsächliche Anzahl der Zwischenleitungen eingezeichnet ist. In dieser Schaltung ist eine
Reihe von Oder-Schaltungen enthalten, die immer dann Verwendung finden, wenn eine Mehrzahl von Leitungen
mit der gleichen Registerstelle verbunden werden sollen.
In Fig. 4 sind die logischen Schaltungen zur Verarbeitung der aus dem Speicher 30 ausgegebenen
Informationen dargestellt. So oft eine bestimmte Adresse über die logischen Schaltungen 28 in das
Register 29 eingegeben wird, erhält das Leseregister 31 die elementaren binären Informationen 1 oder 0, je
nachdem, ob das Schaltungselement mit der betreffenden Adresse belegt oder frei ist. Die Ausgangsleitung 74
des Registers 31 wird nur bei Vorliegen einer binären 1 erregt.
Die Leitung 74 weist eine Zweigleitung 75 auf, die zur Und-Schaltung 76 führt, deren zweiter Eingang mit der
Leitung 71 verbunden ist. Über die Ausgangsleitung 77 wird ein »Ein-Bit-Register« 78 erregt, dessen Ausgangsleitung
79 mit der Und-Schaltung 80 verbunden ist.
Eine zweite Zweigleitung 81 der Leitung 74 ist mit dem einen Eingang der Und-Schaltung 82 verbunden,
dessen zweiter Eingang mit der Leitung T2 verbunden
ist. Die Ausgangsleitung 83 der Und-Schaltung 82 ist mit dem »Ein-Bit-Register« 84 verbunden, dessen Ausgangsleitung
85 mit dem zweiten Eingang der Und-Schaltung 80 verbunden ist.
Die Wirkungsweise beider mit den Eingängen der Und-Schaltung 80 verbundenen Schaltkreise ist folgende:
Zum Zeitpunkt 71 des Schrittes P\ wird der im Register 31 enthaltene Zustand der Zwischenleitung mit
der Adresse I]A in das Register 78 über die Und-Schaltung 76 übertragen. Zum Zeitpunkt T2 des
gleichen Schrittes P\ wird der im Register 31 enthaltene Zustand der Zwischenleitung mit der Adresse VJ'(A + \)
über die Und-Schaltung 82 in das Register 84 übertragen. Am Ende des Schrittes P\ wird die
Ausgangsleitung 86 der Und-Schaltung 80 erregt, wenn die Zwischenleitungen mit den Adressen IJA und
I'J'(A + \) frei sind. Das gleiche trifft für die Zeiten Γι
und T2 des Schrittes P2 zu, so daß am Ende des letzten
Schrittes die Ausgangsleitung der Und-Schaltung 80 erregt wird, wenn die Zwischenleitungen mit den
Adressen AIB und (A + X) VB frei sind.
Die Leitung 86 weist eine erste Zweigleitung 87 auf, die bei ihrer Erregung die Fortschaltung des reversiblen
Zählers 32 steuert. Diese Zweigleitung steuert den Übergang zum nächsten Schritt, sobald die beiden
während eines und desselben Schrittes untersuchten Zwischenleitungen als frei festgestellt wurden.
Eine zweite Abzweigung 88 der Leitung 86 ist mit dem Inverter 89 verbunden, dessen Ausgangsleitung 90
immer dann erregt ist, wenn wenigstens eine der beiden während ein und desselben Schrittes untersuchten
Zwischenleitungen als belegt festgestellt wurden. In diesem Falle ist es erforderlich, den Koordinaten A oder
B in Übereinstimmung mit dem jeweils ablaufenden Schritt eine Einheit hinzuzufügen.
Zu diesem Zweck weist die Leitung 90 eine erste Zweigleitung 91 auf, die mit dem ersten Eingang einer
Und-Schaltung 92 verbunden ist, deren zweiter Eingang mit der Leitung P\ und deren dritter Eingang mit der
Leitung T2 verbunden ist. Die Ausgangsleitung 93 der
Und-Schaltung 92 ist über die Oder-Schaltung 94 und eine Leitung 95 mit der Und-Schaltung 96 verbunden.
Die Ausgangsleitung 97 der Und-Schaltung % ist mit dem Register 25 verbunden und steuert bei ihrer
Erregung die Erhöhung seines Inhalts um 1, wenn dieser Inhalt von dem maximal zulässigen Wert für A, das ist 11
in dezimaler Form, verschieden ist. Der zweite Eingang der Und-Schaltung 96 'isti:mit einer Leitung 98
verbunden, über die der Zustand »Λ^Π« angezeigt
wird. Diese Leitung ist über eine Zweigleitung 99, eine Und-Schaltung 100, eine Leitung 101 und einen Inverter
102 mit der Ausgangsleitung 48 des Registers 25 verbunden. Diese Leitung 48 besteht in Wirklichkeit aus
vier Leitungen, da das Register 25 ein vierstelliges Register ist. Diese vier Leitungen, von denen die eine
über einen Inverter geführt wird, stellen die Eingangsleitungen einer Und-Schaltung 100 dar, deren Ausgangsleitung
101 also nur dann erregt ist, wenn der Wert für A = W (dezimal) ist. Über den Inverter 102 wird diese
Aussage in die Aussage »Α Φ\\« umgewandelt und der
Und-Schaltung % über die Leitung 98 zugeführt. Eine Zweigleitung 103 der Leitung 101 ermöglicht eine
Null-Stellung des Registers 26, da, wie schon oben ausgeführt, bei Vorliegen von A = 11 der Wert A +1 = 0
sein muß.
14 Ö/ Ό4Ο
ί5
Eine zweite Zweigleitung der Leitung 104 isi mit dem
einen Eingang der Und-Schaltung 106 verbunden, an dessen anderem Eingang die Leitung 105 liegt. Die
Ausgangsleitung 107 der Und-Schaltung 106 zeigt einen Überlauf an. In diesem Fall liegen nämlich die beiden
einander ausschließenden Zustände »Addiere 1 zu A« und »/4 = 11« vor.
Eine zweite Zweigleitung 108 der Leitung 90 ist mit der Und-Schaltung 109 verbunden, an deren zweitem
Eingang die Leitung T2 und an deren drittem Eingang
die Leitung P2 liegt. Der Ausgang 110 dieser Und-Schaltung
steuert über die Oder-Schaltung 111 und die Leitung 112 die Addition einer 1 zum Inhalt des
Registers 27. Enthält das Register seinen maximalen Wert, das ist der binäre Wert »11«, so bewirkt die
Addition einer 1 die Rückstellung des Registers auf Null,
da dieses nur zwei Stellen enthält. In diesem Fall ist es ebenfalls erforderlich, das gleichzeitige Vorliegen der
beiden Bedingungen: »Addiere 1 zu ß« und »£?=3« zu
prüfen, da diese Zustände die Rückkehr zum Schritt P\ und die Addition einer 1 zu A erfordern. Für diesen
Zweck ist eine Zweigleitung 116 der Ausgabeleitung 64
des Registers 27 vorgesehen, die, aus zwei Einzelleitungen bestehend, mit den Eingängen der Und-Schaltung
117 verbunden ist, deren Ausgangsleitung bei Vorliegen der binären Zahl »11« erregt wird und mit dem einen
Eingang der Und-Schaltung 122 verbunden ist, an dessen zweitem Eingang eine Zweigleitung 121 der
Leitung 112 liegt. Die Ausgangsleitung 123 der Und-Schaltung 122 wird dann erregt, wenn die beiden
oben angegebenen Bedingungen vorliegen. Die Addition zum Inhalt des Registers 25 wird dann über die
Zweigleitung 124, die Oder-Schaltung 94 und die Zweigleitung 95 eingeleitet. Was die Rückkehr zum
Schritt P\ betrifft, so wird diese über die Zweigleitung 125 der Leitung 123, die Oder-Schaltung 126 und über
die Leitung 127 bewirkt, die mit dem »Rückstelleingang« des reversiblen Zählers 32 verbunden ist.
Die Ausgangsleitung 74 des Registers 31 weist schließlich eine dritte Zweigleitung 128 auf, die mit
einem Eingang der Und-Schaltung 129 verbunden ist, an dessen zweitem Eingang die Leitung Pj liegt. Die
Ausgangsleitung 130 der Und-Schaltung 129 ist daher dann erregt, wenn während des Schrittes P3 das Register
31 eine binäre Eins enthält, was dann der Fall ist, wenn der Zwischenschalter AB als frei festgestellt wurde. In
diesem Fall ist die Suche beendet, und über eine Zweigleitung 131 der Leitung 130 wird ein Signal
übertragen, das das Ende des Suchvorgangs und das Auffinden eines freien Weges anzeigt, das Gedächtnis
auf den letzten Stand bringt und die Register 25 und 27 "auf Null stellt. Wird die Ausgangsleitung 130 der
Und-Schaltung 129 nicht erregt, so bedeutet das, daß der untersuchte Zwischenschalter belegt ist. Dann ist eine
Rückkehr zum Schritt P2 und die Addition einer 1 zu B
erforderlich. Dies erfolgt mit Hilfe der folgenden Schaltkreise. Eine zweite Zweigleitung 132 der Leitung
130 ist mit einem Inverter 133 verbunden, dessen Ausgangsleitung 134 im Erregerzustand ein Signal führt,
das den Zustand »AB nicht frei« anzeigt. Eine erste Zweigleitung 135 der Leitung 134 ist mit dem Eingang
der Und-Schaltung 136 verbunden, an dessen zweitem Eingang die Leitung P3 Hegt. Die Ausgangsleitung 137
der Und-Schaltung 136 ist mit dem Eingang der Oder-Schaltung 126 verbunden. Eine zweite Zweigleitung
138 der Leitung 134 liegt an einem Eingang der Oder-Schaltung 111.
Im folgenden werden die bei der Suche eines freien Weges zwischen zwei Teilnehmern mit den Adressen
IJK und /'/Ti'ablaufenden Vorgänge beschrieben.
Sobald die in der vorliegenden Anmeldung nicht beschriebene Ermittlung der Adresse IJK eines
anrufenden und der Adresse I'J'K' eines angerufenen Teilnehmers erfolgt ist, werden die Koordinaten // /'/'in
die Register 21, 22, 23 und 24 eingegeben und der Schaltkreis 5zur Einleitung eines Suchvorgangs erregt.
In diesem Zeitpunkt enthalten die Register 25 und 27
ίο jeweils den Wert 0 und das Register 26 den Wert 1.
Dann wird die Leitung P\ und die Leitung T\ beim ersten Zeitgeberimpuls erregt. Die Adresse IJO wird in das
Register 29 übertragen, während die Register 31 und 84 den binären Zustand der Zwischenleitung l'J'X enthalten.
Ist mindestens eine der Leitungen IJO oder l'J'X nicht
frei, so bleibt die Und-Schaltung 80 während des ganzen Schrittes P\ nicht erregt; zur Zeit T2 des besagten
Schrittes wird die Und-Schaltung 92 erregt und ein Inkrementiersignal zur Leitung 97 übertragen. Die
Und-Schaltung 96 wird erregt, da die Bedingung »/4 = 11« nicht befriedigt ist. Das Register 25 wird dann
auf den Wert 1 und das Register 26 auf den binären Wert »10« fortgeschaltet. Da der Zähler 32 keine
Fortschaltimpulse erhalten hat, bleibt die Leitung P, im
erregten Zustand, und ein neuer Schritt P\ wird unmittelbar nach dem nächsten Zeitgeberimpuls durchgeführt.
Während dieses Schrittes wird der Zustand der Leitungen IJi und I'J'2 untersucht.
Es wird dann eine bestimmte Anzahl aufeinanderfolgender Schritte P\ durchgeführt, bis ein bestimmter
Wert von A, beispielsweise der Wert An, erreicht wurde,
für den die Leitungen IJAn und I'J'(An+\) als frei
ermittelt wurden.
Sind die beiden Leitungen //11 und I'J'O nach
Untersuchung aller Werte von A nicht frei, so wird nach der Feststellung der beiden gleichzeitig vorliegenden
Bedingungen »Addiere 1 zu A« und »A = 11« durch die
Und-Schaltung 106 ein auf der Leitung 107 auftretendes Überlaufsignal erzeugt, das das Ende des Suchvorgangs
anzeigt.
Wurde dagegen ein geeigneter Wert An gefunden, so
wird der Ausgang der Und-Schaltung 80 erregt und ein Signal über die Leitungen 86 und 87 zum Zähler 32
übertragen, das eine Erregung der Leitung P2 und die
Einleitung des Schrittes P2 bewirkt. Beim ersten
Zeitgeberimpuls, der der Erregung der Leitung P2 folgt,
wird die Leitung 7Ί erregt, so daß die Adresse AnIO in
das Register 29 übertragen wird. Das Register 31 und das Register 78 enthalten dann eine »1« oder »0«, je
nachdem, ob die Leitung AnIO frei oder belegt ist. Beim
folgenden Zeitgeberimpuls, während die Leitung P2
noch erregt ist, wird die Leitung 71 abgeregt und die Leitung T2 erregt. Die Adresse (An+\)I'O wird in das
Register 29 übertragen, und die Register 31 und 34 enthalten dann den binären Status der Leitung
Ist mindestens eine der beiden Leitungen AnIO und
(An+\)I'O nicht frei, so bleibt der Ausgang der
Und-Schaltung 80 während der ganzen Dauer des Schrittes P2 im nichterregten Zustand. Im Zeitpunkt T2
der besagten Phase wird die Und-Schaltung 109 erregt und ein Inkrementiersignal über die Leitung 112 zum
Register 27 übertragen, das den Inhalt auf den Wert »1« fortschaltet. Da dem Zähler 32 kein Fortschaltimpuls
zugeleitet wurde, bleibt die Leitung P2 in erregtem
Zustand, und ein neuer Schritt P2 wird nach dem Auftreten des nächsten Zeitgeberimpulses eingeleitet.
230 236/3
Während dieses Schrittes wird der Zustand der
Leitungen AnI \ und (An^)I'\ geprüft.
Es wird eine Anzahl aufeinanderfolgender Schritte P2
durchgeführt, bis ein Wert von B, beispielsweise der Wert Bp gefunden wird, für den beide Leitungen AnIB1,
und (Am \)l'Bp frei sind.
Wurden alle aufeinanderfolgenden Werte von B durchgeprüft und wird festgestellt, daß die beiden
Leitungen des Satzes, das sind die Leitungen mit den Adressen A„I3 und (An+\)I'3, belegt sind, so wird die
Feststellung der beiden gleichzeitig vorliegenden Bedingungen: »Addiere 1 zu ß« und »ß=3« durch die
Schaltung 122 bewirken, daß der Zähler 32 über die Schaltungen 123, 125 und 127 ein Dekrementiersignal
erhält, so daß er auf den Schritt P\ zurückschaltet, und daß weiterhin über die Schaltungen 123, 124, 95 und 97
der im Register 25 enthaltene Wert um 1 erhöht wird. Es sei in diesem Zusammenhang darauf hingewiesen, daß
die Löschung des Registers 27 zwangläufig durch den über die Leitung 112 verlaufenden Impuls zur Einleitung
eines Steuervorgangs zwecks Erhöhung des Wertes B um 1 ausgelöst wird. Anschließend wird ein neuer
Schritt P\ eingeleitet, um die Leitungen des ersten Satzes, ausgehend von dem neuen Wert für A, das ist
An+i, zu prüfen.
Wurde dagegen ein geeigneter Wert Bp gefunden,
wird die Und-Schaltung 80 zum Zeitpunkt T2 während
des Schrittes P2 erregt und ein Inkremeniiersignal über
die Leitungen 86 und 87 zum Zähler 32 übertragen. Das hat zur Folge, daß die Leitung P3 erregt und somit der
Schritt Pi eingeleitet wird.
Sobald die Leitung P3 erregt ist, wird die in den
Registern 25 und 27 enthaltene Adresse AnB9 in das
Register 29 übertragen. Der Zustand des Zwischenschalters AnBp wird im Register 31 angezeigt.
Wird dieser Zustand durch 0 angezeigt, so bedeutet das, daß der Zwischenschalter A„BP belegt ist, der
Ausgang der Und-Schaltung 129 verbleibt im nicht erregten Zustand, so daß die Ausgangsleitung 134 des
Inverters 133 erregt wird. Das hat zur Folge, daß seinerseits ein Signal über die Und-Schaltung 136 und
die Oder-Schaltung 126 zum Zähler 32 zwecks Dekrementierung seines Inhaltes übertragen wird,
andererseits ein Signal über die Leitung 138 über die Oder-Schaltung 111 und die Leitung 112 übertragen
wird, das die Addition einer 1 zu dem im Register 27 enthaltenen Wert bewirkt. Anschließend wird ein neuer
Schritt P2 ausgehend von den Werten AnI(Bp+ \) und
(An + 1) /' (Bp + 1) usw. eingeleitet.
Enthält das Register 31 eine »1«, was bedeutet, daß der Zwischenschalter AnB9 frei ist, so wird die
Ausgangsleitung 130 der Und-Schaltung 129 erregt und ein das Ende des Suchvorgangs anzeigendes Signal über
die Leitung 131 übertragen. Der Zwischenschalter AnB9
definiert dann einen freien Weg zwischen den Leitungen IJK und f'J'K', der durch folgende Elemente verläuft:
Teilnehmerleitung IJK,
Matrix IJ der ersten Stufe, Zwischenleitung /M„(Satz CL12),
Matrix AnI der zweiten Stufe,
Zwischenleitung AnIB (Satz CLn),
Matrix A„BP der dritten Stufe,
Zwischenschalter AnBp, Matrix (An + ήΒρ der dritten Stufe,
Zwischenleitung (An+ 1) /'ßp(Satz CL23),
Matrix (An + \) /'der zweiten Stufe,
Zwischenleiuing I'J'(A„ , i)(Sat/. CL\>),
Matrix /'/der ersten Stufe,
Teilnehmerleitung I'J'K'.
Matrix /'/der ersten Stufe,
Teilnehmerleitung I'J'K'.
Im folgenden wird an Hand der Fig. 3 erläutert, welche Schalter in den einzelnen Matrizen geschlossen
werden müssen, um die beschriebene Verbindung herzustellen.
Matrix // der ersten Stufe, der Schalter mit der-Koordinate K (Zeile) An (Spalte),
Matrix AnI der zweiten Stufe, der Schalter JBp,
mit der Koordinate / und der mit dem Zwischenschalter AnBp zugeordnete Schalter,
Zwischenschalter AnB9,
Matrix AnI der zweiten Stufe, der Schalter JBp,
mit der Koordinate / und der mit dem Zwischenschalter AnBp zugeordnete Schalter,
Zwischenschalter AnB9,
Matrix (An + \)B9 der dritten Stufe, der mit der der
Zeilenleitung der Koordinate /' und der mit dem Zwischenschalter AnB9 verbundenen Leitung zugeordnete
Schalter,
Matrix (An + i)/'der zweiten Stufe, der Schalter mit
den Koordinaten /1Bp,
Matrix /'/' der ersten Stufe der Schalter mit den Koordinaten K'(An + 1).
Am Ende eines erfolgreichen Suchvorganges waren alle Koordinaten /, /, /' /', An und B9 wie auch An + , in
den Registern 21, 22, 23, 24, 25, 26 und 27 enthalten. Die Adressierung der Markierschaltungen und die Berichtigung
des Speichers können in einfacher Weise durch die Ausgabekreise der besagten Register erfolgen. Nachdem
eine derartige Operation beendet ist, werden die betreffenden Register, mit Ausnahme des Registers 26,
das eine binäre Eins enthalten muß, auf NuI! zurückgestellt.
An Hand der Fig. 8 wird ein Beispiel für die Ausgestaltung des Speichers 30 beschrieben. Dieses
Ausführungsbeispiel ist besonders auf die Notwendigkeiten der erfindungsgemäßen Anordnung abgestimmt,
seine Hauptvorteile liegen in der selbsttätigen Berichtigung und besonders einfachen Adressiermöglichkeit des
Speicherinhaltes.
In der in Fig.8 dargestellten Speicheranordnung ist
jede Zwischenleitung und jeder Zwischenschalter durch einen bistabilen Magnetkern geführt. Jeder dieser
Kerne wird dann den mit dem Schließen oder dem Unterbrechen einer Leitung verbundenen Feldänderungen
ausgesetzt sein. Bei Wahl der richtigen Parameter, wie kernmagnetische Eigenschaften, Stromfluß durch
die besagten Leitungen usw., wird der magnetische Zustand eines Kern'ös·· angeben, ob die betreffende
Leitung frei oder belegt ist. Das Auslesen der Kerne erfolgt über zwei koinzidente A^dressenleitungen in an
sich bekannter Weise wie bei konventionellen Speichern.
Die Adressierung des so aufgebauten Speichers erfolgt über das Register 29, das, wie oben dargelegt, die
Adressen der zu prüfenden Zwischenleitungen in aufeinanderfolgender Reihenweise erhält. Dieses Register
kann aus nur neun Bitstellen bestehen, da die über die logischen Schaltungen 28 übertragenen Adressen
diesmal ohne jede Umformung verarbeitet werden können. Diese neun Stellen genügen, den höchsten
vorkommenden Wert, das ist der binäre Wert »111111011« (507 in dezimaler Schreibweise), zu
speichern.
Die in Fig.8 schematisch dargestellten Schaltungen
zur aufeinanderfolgenden Adressierung durch das Register 29 enthalten:
1. Eine Zwischenleitung einer gegebenen Adresse ija
des ersten Satzes CL]2;
2. eine Zwischenleitung einer gegebenen Adresse aib des zweiten Satzes CLn und
3. einen Zwischenschalter JR einer gegebenen Adresse
ab.
Es sei angenommen, daß die Kerne IV,/.;, VK1* und W.,i,
diesen drei Leitungen angeordnet sind.
Wie schon in F i g. 5 wird das Register auch in F i g. 8 in Form von drei Abschnitten 29a, 29ώ und 29c
dargestellt, die den drei Schritten P1, P2 und P3 des
Verfahrens entsprechen.
Die neun Ausgangsleitungen des Registers 29 sind in drei Bündel 139, 140 und 141 unterteilt, die jeweils
enthalten;
Das erste Bündel neun Ausgangsleitungen,
das zweite Bündel acht Leitungen für die ersten acht Bitstellen, das dritte Bündel sechs Leitungen für die ersten sechs Bitstellen.
das zweite Bündel acht Leitungen für die ersten acht Bitstellen, das dritte Bündel sechs Leitungen für die ersten sechs Bitstellen.
, Die neun Leitungen des Bündels 139 sind mit neun Und-Schaltungen verbunden, deren zweite Eingänge
mit der Leitung P\ verbunden sind. In der Figur ist jeweils nur eine einzige Verbindung und jeweils nur eine
einzige mit 142 bezeichnete Und-Schaltung dargestellt. Die neun Ausgangsleitungen der Und-Schaltung 142
teilen sich in zwei Gruppen 144 und 145 auf, von denen die erste fünf Leitungen entsprechend den ersten fünf
Registerstellen und die zweite vier Leitungen entsprechend der sechsten, siebten, achten und neunten Stelle
des Registers enthält. Die erste Gruppe 144 ist mit einem Entschlüßler 146 und die zweite Gruppe 145 mit
einem Entschlüßler 147 verbunden.
Der Entschlüßler 146 weist 24 Ausgangsleitungen auf. die den 24 binären Zahlen entsprechen, die in den ersten
fünf Bitstellen des Registers 29 gespeichert werden können (es wird daran erinnert, daß die Koordinate A ao
anstatt der bei vier Bitstellen an sich möglichen 16 Werte nur 12 Werte annehmen kann). Der Entschlüßler
147 hat 16 Ausgangsleitungen, die jeweils einer der 16 binären Zahlen entsprechen, die in den letzten vier
Bitstellen des Registers 29 gespeichert werden können. Jeder dieser Entschlüßler kann aus einem Satz von
Und-Schaltungen bestehen, deren Eingangsleitungen über entsprechend auf die einzelnen Stellen verteilten
Inverter geleitet werden. In Fig. 9 ist ein derartiger Entschlüßler dargestellt, der für die binäre Kombination 'r-50'
»10110« ausgebildet ist.
Die Ausgangsleitungen 148, 149 der Entschlüßler 146 und 147, die den Adressen ija entsprechen, sind mit den
Eingängen der beiden Und-Schaltungen 150 und 151 verbunden, deren zweite Eingänge mit den Zeitgeberimpulse
führenden Leitungen t verbunden sind. Diese Maßnahme ist insbesondere deshalb erforderlich, da die
Impulsezur Adressierung der Magnetkerne kürzer sein müssen als die über die Leitungen 148 und 149
übertragenen Impulse, die den über die Leitungen 7i und T2 übertragenen Impulsen entsprechen. Die
Ausgangsleitungen 152 und 153 der Und-Schaltungen 150 und 151 stellen die Adressierleitungen des Kernes
Wij„ dar. Unter der Annahme, daß die Adresse ija durch
die Zahl »100110110« wiedergegeben wird, gehören die
Ausgangsleitungen 148 und 149 zu den Ausgängen jener Und-Schaltungen der Entschlüßler 146 und 147. die die
Kombination »10110« und »1001« haben. In der gleichen Weise sind den Magnetkernen, durch die die
anderen Leitungen des Satzes CZ. 12 gefädelt sind, zwei
Adressierleitungen zugeordnet, die aus den Enischlüßlern
146 und 147 kommen, da die Ausgangsleitungen dieser Entschlüßler 24 · 16 = 384 Kombinationen, das
sind 384 Leitungen, ermöglichen.
Die Verdrahtung des Speichers ist die gleiche wie die eines Magnetkernspeichers mit 24 Zeilen und 16
Spalten, so daß beispielsweise die Leitung 152, wiedergegeben durch die Kombination »10110«, allen
Magnetkernen des Satzes CLU gemeinsam ist, deren
erste fünf Adressenstellen diese Kombination enthalten (das sind 24 Kerne). In gleicher Weise ist die Leitung
153, die der Kombination »1001« entspricht, allen Magnetkernen des Satzes CZ.!2 gemeinsam, dessen
letzte vier Adressenstellen diese Kombination enthalten (das sind 16 Magnetkerne).
Außer der Leitung mit der Adresse ija und den beiden Adressenleitungen wird der Kern W;ß, noch von einer
Ausleselei'ung R durchsetzt, die in bekannter Weise durch alle Speicherkerne geführt wird, da jeweils nur ein
Magnetkern zu einem bestimmten Zeitpunkt ausgelesen wird. Die Leitung R ist mit dem Eingang des Registers
31 verbunden, dessen Funktion schon beschrieben wurde.
In der gleichen Weise wie das Leitungsbündel 139 wird auch Bündel 140 (insgesamt acht Einzelleitungen)
über die mit 154 bezeichneten Und-Schaltungen, deren zweite Eingänge mit der Leitung P2 verbunden sind, in
zwei Gruppen 155 und 156 in jeweils vier Leitungen aufgeteilt, die den ersten, zweiten, dritten und vierten
Stellen bzw. den fünften, sechsten, siebten und achten Stellen des Registers 29 zugeordnet sind. Diese beiden
Gruppen sind mit den Eingängen der Entschlüßler 157 und 158 verbunden, die 16 bzw. 12 Ausgangsleitungen
haben. Jeweils zu Kombinationen von zwei Leitungen zusammengefaßt stellen diese Leiter die 152 Leiterpaare
dar, mit denen man die Magnetkerne des Verbindungsieitungssatzes CLn adressieren kann. Wie
aus der Fig. 8 weiterhin zu ersehen, werden diese Adressierleitungen über mit 159 und 160 bezeichnete
Und-Schaltungen geführt, deren zweite Eingänge aus den oben angegebenen Gründen mit einer Leitung t
verbunden sind. In der Figur sind der Einfachheit halber nur die zur Adressierung des Kernes Wan, erforderlichen
Leitungen dargestellt.
In der gleichen Weise werden die Leitungen des Bündels 141 (insgesamt sechs Leitungen) über die mit
159a bezeichneten Und-Schaltungen geführt, deren zweite Eingänge mit der Leitung P3 verbunden sind und
in zwei aus je drei Leitungen bestehende Gruppen 160a und 161 aufgeteilt, die den Stellen 1, 2, 3 bzw. 4, 5 und 6
des Registers 29 zugeordnet sind. Diese beiden Gruppen sind mit den Eingängen der Entschlüßler 162 und 163
verbunden, die acht bzw. sechs Ausgangsleitungen haben.
Diese zu Zweierkombinationen zusammengefaßten Leitungen stellen 48 Leitungspaare dar, mit deren Hilfe
die Magnetkerne des Zwischenschaltersatzes adressiert werden können. Die besagten Adressierleitungen
werden über die Und-Schaltungen 164 und 165 geführt, deren zweite Eingänge mit der Leitung t verbunden
sind. In der Figur wurden auch diesmal nur die zur Adressierung des Magnetkernes Wab erforderlichen
Leitungen dargestellt.
Es laufen folgende Funktionen ab:
Wenn zum Zeitpunkt Γι des Schrittes P1 die Adresse
IJA im Register 29 auftritt, so wird der Kern Wi/A über
14 87 64b
die Unischlüßlcr 146 und 147 adressiert. Dabei überträgt
die Lcseleiuing R den Zustand der Zwischcnleilung IjA
/um Register 31, dessen InImIi in der in F-" i g. 4
dargestellten Weise weiterverarbeitet wird. Zum Zeitpunkt T2 während des Schrittes P\ enthält das
Register 29 die Adresse I')'(A + \), so daß der kern Wn-(A + 1) über die Entschlüßler 146 und 147 adressiert
wird. Dabei überträgt die Leseleitung /?den Zustand der
Zwischenleitung lJ'(A+\) in das Register 31 zur
weiteren Verarbeitung.
Zum Zeilpunkt 71 während des Schrittes Pi enthält
das Register die Adresse AIB, und der Magnetkern Waib wird über die Entschlüßler 157 und 158 adressiert.
Der Zustand der Zwischenleitung AIB wird zum
Register 31 über die Leitung R zur Weiterverarbeitung
übertragen.
Zum Zeitpunkt Tj während des Schrittes P>
enthält das Register 29 die Adresse (A + \) ΓΒ, und der
Magnetkern W1Λ ny-n wird über die Entschlüßler 157
und 158 adressiert. Über die Leitung R wird der Zustand der Zwischcnlcitung (A+\)I'B zum Register 31 zur
Weiterverarbeitung übertragen.
Während des Schrittes P5 enthält das Register die
Adresse AB, und der Magnetkern Wab wird über die
Entschlüßler 162 und 163 adressiert. Der Zustand des Zwischenschalters AB wird über die Leitung R zum
Register 31 zur Weiterverarbeitung übertragen.
Hierzu 6 Blatt Zeichnungen
Claims (1)
1. Verfahren zum Bestimmen freier Verbindungswege in einem Schaltnetzwerk mit in mehreren,
jeweils mehrere Gruppen umfassenden Stufen angeordneten Schaltmatrizen, worin ausgehend von
jeweils zwei zu verbindenden Anschlußpunkten des Schaltnetzwerkes Zwischenleitungen durch Auswertung
ihrer in einem Belegungsspeicher gespeicherten Belegungszustände nacheinander geprüft werden,
für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen, und in welchem Schaltnetzwerk
der erste, von derselben Endstufe ausgehende Satz Zwischenleitungen die Matrixgruppen der ersten
Stufe mit den Matrixgruppen der zweiten Stufe und der zweite Satz Zwischenleitungen die Matrizen
einer Gruppe der zweiten Stufe mit den Matrizen der entsprechenden Gruppe der dritten Stufe mischt,
wobei jeweils zwei Matrizen in benachbarten Gruppen der dritten Stufe und mit gleicher Stellung
in der Gruppe über einen Zwischenschalter verbindbar sind, derart, daß zwischen einem bestimmten
Zwischenschalter mit Koordinaten AB und einem bestimmten Teilnehmer mit Koordinaten IJK nur ein
einziger Verbindungsweg besteht, wobei die Koordinaten AB und IJK folgende Bedeutung haben:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7716A FR1500784A (fr) | 1966-01-04 | 1966-01-04 | Procédé et dispositif de recherche de chemin libre dans un réseau de commutation |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1487646A1 DE1487646A1 (de) | 1969-01-16 |
DE1487646B2 DE1487646B2 (de) | 1972-08-17 |
DE1487646C2 true DE1487646C2 (de) | 1982-09-09 |
Family
ID=8970518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1487646A Expired DE1487646C2 (de) | 1966-01-04 | 1966-12-30 | Verfahren und Anordnung zum Bestimmen freier Verbindungswege in zentralgesteuerten Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
Country Status (9)
Country | Link |
---|---|
US (1) | US3462743A (de) |
BE (1) | BE692027A (de) |
CH (1) | CH445571A (de) |
DE (1) | DE1487646C2 (de) |
ES (1) | ES335189A1 (de) |
FR (1) | FR1500784A (de) |
GB (1) | GB1175846A (de) |
NL (1) | NL154904B (de) |
SE (1) | SE338792B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE704177A (de) * | 1967-09-22 | 1968-03-22 | ||
FR2045248A5 (de) * | 1969-06-27 | 1971-02-26 | Cit Alcatel | |
BE758656R (fr) * | 1969-11-17 | 1971-05-10 | Lannionnais Electronique | Dispositif de reseau de connexion temporel, a etages utilisables notamment en commutation |
US3638193A (en) * | 1970-02-02 | 1972-01-25 | Bell Telephone Labor Inc | {62 -element switching network control |
US3629846A (en) * | 1970-06-11 | 1971-12-21 | Bell Telephone Labor Inc | Time-versus-location pathfinder for a time division switch |
FR2094480A5 (de) * | 1970-06-23 | 1972-02-04 | Applic Indles Physique | |
BE772210A (fr) * | 1970-09-18 | 1972-03-08 | Lannionnais Electronique | Commutateur temporel |
US3740719A (en) * | 1970-12-29 | 1973-06-19 | Gte Automatic Electric Lab Inc | Indirect addressing apparatus for small computers |
US3806886A (en) * | 1972-12-29 | 1974-04-23 | Gte Information Syst Inc | Apparatus for storing several messages received simultaneously |
US3786435A (en) * | 1972-12-29 | 1974-01-15 | Gte Information Syst Inc | Data transfer apparatus |
US3787820A (en) * | 1972-12-29 | 1974-01-22 | Gte Information Syst Inc | System for transferring data |
FR2246145B1 (de) * | 1973-07-20 | 1976-09-17 | Ibm France | |
SE381548B (sv) * | 1974-12-20 | 1975-12-08 | Ellemtel Utvecklings Ab | Anordning for omstyrning av veljarnet |
US4247892A (en) * | 1978-10-12 | 1981-01-27 | Lawrence Patrick N | Arrays of machines such as computers |
US5072379A (en) * | 1989-05-26 | 1991-12-10 | The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration | Network of dedicated processors for finding lowest-cost map path |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2686837A (en) * | 1949-09-10 | 1954-08-17 | Bell Telephone Labor Inc | High-speed electronic switching system |
DE1205592B (de) * | 1956-12-07 | 1965-11-25 | Siemens Ag | Elektronische Auswahlschaltung |
US3241124A (en) * | 1961-07-25 | 1966-03-15 | Gen Electric | Ranking matrix |
BE627298A (de) * | 1962-01-19 | |||
US3287702A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer control |
US3287703A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer |
US3300764A (en) * | 1963-08-26 | 1967-01-24 | Collins Radio Co | Data processor |
US3273176A (en) * | 1964-06-15 | 1966-09-20 | Rutherford Y Millar | Sanitary blanket |
-
1966
- 1966-01-04 FR FR7716A patent/FR1500784A/fr not_active Expired
- 1966-12-21 GB GB57197/66A patent/GB1175846A/en not_active Expired
- 1966-12-29 US US605756A patent/US3462743A/en not_active Expired - Lifetime
- 1966-12-30 BE BE692027D patent/BE692027A/xx not_active IP Right Cessation
- 1966-12-30 DE DE1487646A patent/DE1487646C2/de not_active Expired
- 1966-12-30 CH CH1886266A patent/CH445571A/de unknown
-
1967
- 1967-01-03 NL NL676700097A patent/NL154904B/xx not_active IP Right Cessation
- 1967-01-03 ES ES335189A patent/ES335189A1/es not_active Expired
- 1967-01-04 SE SE00153/67A patent/SE338792B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
ES335189A1 (es) | 1968-02-16 |
SE338792B (de) | 1971-09-20 |
FR1500784A (fr) | 1967-11-10 |
DE1487646B2 (de) | 1972-08-17 |
NL154904B (nl) | 1977-10-17 |
US3462743A (en) | 1969-08-19 |
DE1487646A1 (de) | 1969-01-16 |
NL6700097A (de) | 1967-07-05 |
GB1175846A (en) | 1969-12-23 |
BE692027A (de) | 1967-05-29 |
CH445571A (de) | 1967-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1487646C2 (de) | Verfahren und Anordnung zum Bestimmen freier Verbindungswege in zentralgesteuerten Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE1169528B (de) | Schaltungsanordnung zur Steuerung der Verbindungsherstellung in Verbindungs-netzwerken von Fernmelde-, insbesondere Fernsprechanlagen | |
DE2249371A1 (de) | Zeitvielfachvermittlungsanlage | |
DE60038722T2 (de) | Verfahren zur Bestimmung von Netzwerkpfaden in einer dreistufigen Schaltmatrix | |
DE2918086A1 (de) | Verfahren zur herstellung von konferenzverbindungen zwischen jeweils drei konferenzteilnehmern in einem pcm-zeitmultiplexvermittlungssystem | |
DE2121490A1 (de) | Orthogonaler Datenspeicher | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher | |
DE2017879C3 (de) | Speicheranordnung mit freiem Zugriff | |
DE2940259A1 (de) | Schaltmatrix | |
DE1487637B2 (de) | Verfahren und anordnung zur wegesuche in mit schalt matrizen aufgebauten koppelfeldern | |
DE1762906C3 (de) | ||
DE2619555A1 (de) | Einrichtung zur herstellung von mehrfachverbindungen in einer zeitvielfachvermittlungsanlage | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE1805623A1 (de) | Pruefeinrichtung fuer Selbstwaehlaemter mit zentraler Steuerung | |
EP0224311B1 (de) | Vermittlungsanlage | |
DE2014712B2 (de) | Zentrale Speichereinrichtung für die Steuerung einer Zeitmultiplex-Fernsprechvermittlungsanlage | |
DE3248393C2 (de) | ||
DE1487637C (de) | Verfahren und Anordnung zur Wegesuche in mit Schaltmatrizen aufgebauten Koppel feldern | |
DE1288135B (de) | Impulsgabeschaltung zur Steuerung der magnetischen Wechselwirkungseffekte in einem Twistor-Speicher | |
DE1437515B2 (de) | Schaltungsanordnung zur Verminderung des Einflusses innerer Blockierungen in zentralgesteuerten Fernmeldeanlagen | |
DE2543408A1 (de) | Verfahren zur ueberwachung von pcm- verbindungen | |
DE3018218C2 (de) | Verfahren zum Löschen von den Teilnehmeranschlüssen zugeordneten Merkmalen in Fernmelde-, insbesondere Fersprechnebenstellenanlagen mit zentralen Steuerungen | |
AT235913B (de) | Schaltungsanordnung für eine Auswahleinrichtung in Fernmelde-, vorzugsweise Fernsprechanlagen mit Zeitvielfachbetrieb | |
AT257700B (de) | Schaltungsanordnung für Vermittlungssysteme, insbesondere Fernsprech-Vermittlungssysteme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
8339 | Ceased/non-payment of the annual fee |