DE1295627B - Schaltungsanordnung zur UEberwachung von Taktgebern - Google Patents

Schaltungsanordnung zur UEberwachung von Taktgebern

Info

Publication number
DE1295627B
DE1295627B DES107989A DES0107989A DE1295627B DE 1295627 B DE1295627 B DE 1295627B DE S107989 A DES107989 A DE S107989A DE S0107989 A DES0107989 A DE S0107989A DE 1295627 B DE1295627 B DE 1295627B
Authority
DE
Germany
Prior art keywords
clock
transistors
output
time
switching means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES107989A
Other languages
English (en)
Inventor
Flohrer
Dipl-Ing Walter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES107989A priority Critical patent/DE1295627B/de
Priority to DK639767AA priority patent/DK115040B/da
Priority to CH72068A priority patent/CH470804A/de
Priority to AT48668A priority patent/AT286373B/de
Priority to NL6800997A priority patent/NL6800997A/xx
Priority to US699824A priority patent/US3553369A/en
Priority to GB3712/68A priority patent/GB1198893A/en
Priority to FR1554109D priority patent/FR1554109A/fr
Priority to BE709865D priority patent/BE709865A/xx
Priority to SE01000/68A priority patent/SE331846B/xx
Publication of DE1295627B publication Critical patent/DE1295627B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung einer Überwachungsschaltung US gelangen. Die zur Überwachung eines Taktgebers mittels eines Überwachungsschaltung selbst besteht aus den drei zweiten, synchrone Taktimpulse liefernden Takt- logischen Verknüpfungsschaltungen, die in diesem gebers und zur Erzeugung eines den Ausfall eines Falle »Und«-Gatter Gl5 G 2 und G3 sind. Das der beiden Taktgeber angebenden Kriteriums. 5 invertierende Schaltglied ist mit IV bezeichnet wor-
Zeittaktgeber werden in außergewöhnlich großem den. Man erkennt leicht, daß dann, wenn beide Takt-Umfang vor allen Dingen in der Nachrichtentechnik geber TGl und TG 2 synchron arbeiten, d. h. die benötigt. So werden z. B. in der Vermittlungstechnik Taktimpulse TA 1 und TA 2 gleichzeitig an den Einsowohl zur Bildung von Verbindungssteuerkriterien gangen El und E2 der Überwachungsschaltung US (Ruf- und Signalkontakte) als auch bei der Gebühren- io anliegen, an dessen Ausgängen A und B der Übererfassung (Gebührenimpulse) Zeittaktgeber verwen- wachungsschaltung kein Signal entsteht. Dieser Zudet. Ebenso sind elektronische Zeittaktgeber aber sammenhang ist in der F i g. 2 a dargestellt worden, auch für Verkehrssteueranlagen von Bedeutung. In Ist dagegen der Taktgeber TGl defekt, so wird am allen Fällen wird an derartige Einrichtungen ein Eingang El der Überwachungsschaltung laufend eine außergewöhnlich hohes Maß an die Genauigkeit und 15 logische Null, am Eingang E 2 dagegen die normale die Zuverlässigkeit gelegt. Das setzt eine stets sicher Taktfolge anliegen. Wie Fig. 2b zeigt, erscheint arbeitende Überwachung derartiger Einrichtungen dann am Ausgang A laufend eine Null, am Ausvoraus. Bei mechanischen Taktgebern kann eine gang B eine Folge von Null und Eins. Ähnlich ist es, Überwachung in einer regelmäßigen gründlichen wenn der Taktgeber TGl normal, der Taktgeber Wartung bestehen, wobei eine Funktionsüberprüfung so TG 2 dagegen defekt ist. Am Ausgang/i erscheint mit einer Erneuerung abgenutzter Teile Hand in dann eine laufende Folge von Null und Eins, wäh-Hand geht. Durch die Einführung elektronischer rend am Ausgang B laufend eine Null erscheint. Taktgeber ist man zwar auf der einen Seite von der Arbeiten dagegen beide Taktgeber normal, jedoch üblichen fortlaufenden Wartung frei geworden, doch nicht mehr synchron, so ergibt sich die in der gewinnen auf der anderen Seite Überwachungs- as Fig. 2d dargestellte Impulsfolge. Auch dieses falsche Schaltungen immer mehr an Bedeutung. Arbeiten der Taktgeber kann an den Ausgängen/i
Da bei Einrichtungen, die elektronische Taktgeber und B der Überwachungsschaltung erkannt werden, erfordern, der Ausfall eines einzelnen Aggregates den In den ersten beiden Fällen ist es also durch die Ausfall der gesamten Einrichtung zur Folge haben Kriterien, die an den Ausgängen A und B der Überkann, hat man einen auf anderen Gebieten der 30 wachungsschaltung erscheinen, nicht nur möglich, Technik bereits bewährten Weg eingeschlagen. Es festzustellen, daß ein Taktgeber defekt ist, sondern ist nämlich zur Erhöhung der Sicherheit bekannt- darüber hinaus auch, welcher von beiden nicht geworden, zwei Taktgeber vorzusehen, wobei der ordnungsgemäß arbeitet. Im letzten Falle kann allerzweite Taktgeber automatisch dann die Aufgabe des dings nur die Aussage gemacht werden, daß entweder ersten übernimmt, wenn dieser aus irgendeinem 35 Taktgeber TGl oder TG2 defekt ist. Grund ausfallen sollte. Bei der Erläuterung des logischen Prinzips an
Eine derartige Umsteuerung erfordert demnach Hand der F i g. 1 ist davon ausgegangen worden, daß eine Überwachungsschaltung, durch die der Total- die Ausgänge der Taktgeber Impulsfolgen liefern, die ausfall eines Taktgebers erkannt wird. Darüber hinaus aus einer Folge von logischer Eins und logischer Null ist es wünschenswert, daß auch noch der defekte 40 beschrieben werden können. Es ist dabei verein-Taktgeber identifiziert wird. Weiterhin sollte eine fachend angenommen worden, daß ein defekter derartige Überwachungsschaltung die Möglichkeit Taktgeber an seinem Ausgang eine logische Null bieten, auch Veränderungen der Taktperiode als Feh- anbietet. In der Praxis kann nun aber der Totaller anzuzeigen und darüber hinaus mehrere gleiche ausfall eines Taktgebers darin bestehen, daß sein oder verschiedene Takte überwachen zu können. 45 Ausgang entweder ständig eine logische Null oder
Die Aufgabe der Erfindung besteht darin, diese eine logische Eins anbietet. Da als Ausgang der Probleme zu lösen. Gemäß der Erfindung wird das Taktgeber gewöhnlich Transistoren verwendet werdadurch erreicht, daß ein einen Zeittakt liefernder den, bedeutet das, daß der betreffende Ausgangs-Ausgang eines Taktgebers jeweils mit den Eingängen transistor eines Taktgebers entweder ständig leitend eines ersten logischen Verknüpfungsschaltmittels ver- 50 oder ständig gesperrt bleibt. Es ist notwendig, beide bunden ist, dessen Ausgang über ein invertierendes Fälle richtig zu identifizieren. Eine Schaltungsanord-Schaltglied jeweils an einen Eingang eines zweiten nung, die dem logischen Verknüpfungsprinzip, wie und dritten logischen Verknüpfungsschaltmittels ge- es in der F i g. 1 erläutert wurde, folgt, und die diese führt ist, deren zweite Eingänge mit jeweils dem Schwierigkeiten vermeidet, ist in der F i g. 3 angeeinen Zeittakt liefernden Ausgang eines Taktgebers 55 geben. Als Verknüpfungsschaltmittel werden dabei verbunden sind und daß bei vollkommenem Ausfall Transistoren verwendet. Die Aufgabe des »Und«- eines der beiden Taktgeber nur jeweils ein Ausgang Gatters Gl und des invertierenden Schaltgliedes IV des zweiten oder dritten Verknüpfungsschaltmittels der Fig. 1 übernimmt nun der Transistor Tl. Die ein definiertes Potential aufweist, während bei Fehler Transistoren T2 und T3 übernehmen die Aufgabe der Synchronisation der beiden Zeittakte beide Aus- 60 der in der Fig. 1 mit G2 und G3 bezeichneten gänge nacheinander ein definiertes Potential auf- »Und«-Gatter. Die Transistoren Γ 4 und TS dienen weisen. der Ansteuerung der Überwachungsschaltung.
Einzelheiten der Erfindung werden im folgenden Wesentlich ist dabei, daß der als erstes Veran Hand der Figuren gegeben. An Hand der Fig. 1 knüpfungsschaltmittel arbeitende Transistor Tl stets wird das logische Prinzip erläutert. Die beiden Takt- 65 über zwei jeweils an einen Ausgang eines Taktgebers geber sind mit TGl und TG 2 bezeichnet, sie liefern über einen Eingangskondensator, der hier mit Cl jeweils synchrone Zeittakte, die mit T^41 und TA2 bzw. Cl bezeichnet wurde, angeschaltete Transibezeichnet sind und die an die Eingänge El und E2 stören Γ4 bzw. T5 steuerbar ist.
3 4
Im folgenden soll die Wirkungsweise der erfin- arbeitenden Taktgebers TGIl eintreffen, wird der dungsgemäßen Schaltung, wie sie in der Fig. 3 dar- Transistor T4 mit dem nächsten eintreffenden Taktgestellt ist, erläutert werden. impuls gesperrt. Ebenfalls ist jetzt der Transistor Tl
Unter der Annahme, daß beide Taktgeber, sowohl gesperrt. Über den Gleichrichter G 3 und den Wider-
TGIl als auch TG21, normal und synchron arbei- 5 stand/?7 wird nun aber der Ausgangstransistor T3
ten, wird durch die von den Taktgebern kommenden leitend, während über den leitenden Transistor T 5,
Taktimpulse gleichzeitig entweder eine logische Null den Gleichrichter G 6 und den Widerstand R 8 der
oder eine logische Eins an die Eingänge £11 und Ausgangstransistor T 2 gesperrt ist. In diesem Falle
£21 der Überwachungsschaltung US gelegt. In der wird also der Ausgang B unerregt, der Ausgang v4
F i g. 3 ist das durch die geöffneten Kontakte α und b io dagegen erregt sein. Wiederum kann ein Über-
in den beiden Taktgebern symbolhaft dargestellt wachungsrelais, das am Ausgang A angeschaltet sein
worden. Unter der Voraussetzung, daß die Kon- kann, erregt werden und anzeigen, daß nunmehr der
takte α und ft geöffnet, also eine logische Null an den Taktgeber TG 21 ausgefallen ist. In nicht darge-
Eingängen £11 und £21 anliegt, sind die beiden stellter Weise können Maßnahmen zur Umschaltung
Transistoren T4 und T5 durch die dann über die 15 eingeleitet werden. Voraussetzungsgemäß soll die
Widerstände Rl und R'l fließenden Basisströme Überwachungsschaltung auch dann einen Fehler
leitend. Dadurch werden die Transistoren T 3 und signalisieren, wenn zwar die beiden Taktgeber TG11
T2 und über diese auch der Transistor Tl gesperrt. und TG21 normal arbeiten, jedoch die Synchronisa-
Die Kondensatoren Cl und Cl werden dadurch tion zwischen den beiden verlorengegangen ist. In
über die Widerstände R 2 und R' 2 in der in der Figur ao diesem Falle gelangen die Taktimpulse der beiden
eingezeichneten Richtung aufgeladen. Da die Tran- Taktgeber nicht gleichzeitig, sondern nacheinander
sistoren T2 und T3 gesperrt sind, bleiben die Aus- auf die Eingänge £11 und £21. Die beiden An-
gängev4 und B der Überwachungsschaltung unerregt. Steuerungstransistoren T 4 und TS werden demnach
Arbeiten die Taktgeber TGIl und TG 21 syn- nacheinander vom leitenden in den gesperrten Zuchron, so treten die beiden Impulse, die mit einer as stand gesteuert. Der Transistor Tl, der über die logischen Eins bezeichnet sind, ebenfalls gleichzeitig Gleichrichter G 4 und G 5 sowie den Widerstand R 6 an den Eingängen £11 und £21 auf. Entspricht die über die Ansteuerungstransistoren T 4 und T 5 steuerlogische Eins beispielsweise einem negativen Takt- bar ist, wird nunmehr nicht mehr in den leitenden impuls, so werden über die Basen der Transistoren Zustand gesteuert, so daß die Ausgangstransistoren T4 und TS diese gesperrt. Die Sperrung dieser 30 T3 und T2 allein über die Ansteuerungstransistoren beiden Transistoren wird entweder dadurch beendet, T 4 und TS gesteuert werden. Das bedeutet, daß mit daß der negative Taktimpuls verschwindet, oder daß, dem vom Taktgeber TGIl kommenden Taktimpuls wenn er langer dauert, die Kondensatoren Cl und der Ausgangstransistor T 3, mit dem vom Taktgeber Cl sich über die WiderständeR1 und R'l entladen TG21 kommenden Taktimpuls der Ausgangstransihaben. In jedem Fall ist während des Gesperrtseins 35 stör T2 leitend wird. In diesem Falle sind also die der beiden Transistoren T 4 und TS der Transitor Ausgänge A und B abwechselnd erregt. Es ist zwar TRl leitend, wodurch über Gl und Rl der Tran- dadurch nicht möglich, festzustellen, welcher der sistorT3 und über G8 und R8 der Transistor T2 beiden Taktgeber aus der Synchronisation gefallen sicher gesperrt wird. Auch in diesem Falle werden ist, doch bedeutet dies im allgemeinen keinen Nachalso die beiden Ausgänge A und B unerregt bleiben. 40 teil, da es lediglich darauf ankommt, den Fehler zu
Ein Totalausfall des mit TGU bezeichneten Takt- signalisieren. Die Feststellung, welcher der beiden gebers kann bedeuten, daß der Kontakt α entweder Taktgeber weggelaufen ist, könnte beispielsweise ständig geöffnet oder ständig gesperrt ist, daß also durch einen weiteren synchronen Takt, der als am Eingang £11 ständig entweder eine logische Null Normal benutzt werden könnte, erfolgen,
oder eine logische Eins anliegt. In jedem Fall ist der 45 Die erfindungsgemäße Überwachungsschaltung ist Transistor Γ4 leitend. Bei geöffnetem Kontakt α über nicht nur zur Überwachung von zwei synchronen den fließenden Basisstrom und bei geschlossenem Takten geeignet. Es können im Rahmen der Erfin-Kontakt α nach Umladung des Kondensators Cl dung auch mehrere Takte überwacht werden, die über den dann fließenden Basisstrom. Wenn in über lediglich durch Dioden entkoppelte Eingänge an diesem Falle der andere Taktgeber TG 21 normal 50 die beiden Ansteuerungstransistoren T 4 und T 5 gearbeitet, so wird durch den Taktimpuls am Eingang führt sind. Dabei können alle Eingänge über den £21 der Transistor T5 gesperrt werden. Während gleichen Kondensator Cl bzw. Cl an die Basen der der leitende Transistor T 4 über den Gleichrichter G 3 Transistoren T 4 und T 5 gelegt sein. Lediglich dann, und den Widerstand R1 den Ausgangstransistor T 3 wenn die Periode eines Zeittaktes ein ganzzahliges sperrt, steuert der gesperrte Transitsor T 5 über den 55 Vielfaches eines anderen ist, ist ein zweiter Konden-Gleichrichter G6 und den WiderstandR8 den Aus- sator notwendig. In der Fig. 3 sind weitere Taktgangstransistor T 2 in den leitenden Zustand. In geber TG12 ... TGIn und TG 22 ... TG 2 η gediesem Falle ist zwar der Ausgang A unerregt, der strichelt eingezeichnet worden. Unter der Annahme, Ausgangß dagegen erregt. Ein am Ausgang B ange- daß der vom Taktgeber TGIn und TG 2 η gelieferte schaltetes Überwachungsrelais kann anziehen. Da- 60 Takt ein ganzzahliges Vielfaches eines anderen Zeitdurch kann beispielsweise eine Anzeige und ein taktes ist, sind die Kondensatoren C 2 und C 2 vor-Umschaltevorgang des Verbrauchers auf den Takt- handen, die zusammen mit den Widerständen R3 geber TG 21 erfolgen. und R'3 eine andere Zeitkonstante bilden.
Fällt dagegen der Taktgeber TG 21 total aus, wäh- Den beiden Ausgangstransistoren T 3 und T 2 sind
rend der Taktgeber TG11 normal weiterarbeitet, so 65 ebenfalls aus einem Kondensator C 3 bzw. C 4 und
wird auf alle Fälle nach der Umladung des Konden- einem Widerstand R9 bzw. RIO bestehende Zeit-
sators Cl der Transistor T5 ständig leitend sein. Da kreise zugeordnet. Damit können eventuell auf-
über den Eingang £11 die Taktimpulse des normal tretende Toleranzen, die entweder durch die nicht
ganz konstante Dauer der negativen Impulse am Eingang oder durch die Zeitkonstanten der den Ansteuerungstransistoren zugeordneten Zeitkreise entstehen, ausgeglichen werden.

Claims (5)

5 Patentansprüche:
1. Schaltungsanordnung zur Überwachung eines Taktgebers mittels eines zweiten, synchrone Taktimpulse liefernden Taktgebers und zur Erzeugung eines den Ausfall eines der beiden Taktgeber angebenden Kriteriums, dadurch gekennzeichnet, daß jeweils ein einen Zeittakt liefernder Ausgang eines Taktgebers mit einem Eingang eines ersten Verknüpfungsschaltmittels (Gl) verbunden ist, dessen Ausgang über ein invertierendes Schaltglied (IV) jeweils an einen Eingang eines zweiten und dritten Verknüpfungsschaltmittels (G 2, G 3) geführt ist, während deren zweite Eingänge jeweils mit dem einen Zeittakt liefernden Ausgang eines Taktgebers verbunden sind und daß bei vollkommenem Ausfall eines der beiden Taktgeber nur jeweils ein Ausgang des zweiten (G 2) oder des dritten Verknüpfungsschaltmittels (G 3) ein definiertes Potential aufweist, während bei fehlender Synchronisation der beiden Zeittakte beide Ausgänge nacheinander ein definiertes Potential aufweisen.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verknüpfungsschaltmittel mit Transistoren gebildet sind, wobei ein als erstes Verknüpfungsschaltmittel arbeitender Transistor (Tl) stets über zwei jeweils an einen Ausgang (TAl, TAl) eines Taktgebers über einen Eingangskondensator (Cl, C2) angeschaltete und im Ruhezustand leitend gesteuerte Transistoren (TR 4, TRS) steuerbar ist und daß die als zweite und dritte Verknüpfungsschaltmittel arbeitenden Transistoren (Ti?2, TR 3) bei synchronen Taktimpulsen an den Ausgängen (TAl, TA2) der beiden Taktgeber (TGl, TG2) über diesen Transistor (TR 1) bei fehlerhaftem Arbeiten über einen der vorher genannten Transistoren (TR 4, TRS) steuerbar sind.
3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Zeitkonstante des aus dem Eingangskondensator (Cl, Cl) und einem Widerstand (Ä2, R'2) gebildeten und im Basiskreis eines Ansteuerungstransistors (TA 4, TRS) angeordneten Zeitkreises gleich ist der Periodendauer der zu überwachenden Zeittakte.
4. Schaltungsanordnung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß weitere über Dioden entkoppelte Eingänge (E 12, £13 bzw. E22, E23) für zu überwachende Zeittakte vorhanden sind, die über die in den Basiskreisen der Ansteuerungstransistoren (Ti? 4, TRS) angeordneten Zeitkreise (Cl, R2 bzw. Cl, R'2) die Ansteuerungstransistoren ansteuern.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Eingänge (Ein bzw. E2n) über die Zeittakte anliegen, die ein ganzzahliges Vielfaches eines anderen zu überwachenden Zeittaktes sind, über einen zweiten Zeitkreis (C2, R3 bzw. C2, R'3) mit den Basen der Ansteuerungstransistoren (TR 4, TRS) verbunden sind.
Hierzu 1 Blatt Zeichnungen
DES107989A 1967-01-25 1967-01-25 Schaltungsanordnung zur UEberwachung von Taktgebern Pending DE1295627B (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DES107989A DE1295627B (de) 1967-01-25 1967-01-25 Schaltungsanordnung zur UEberwachung von Taktgebern
DK639767AA DK115040B (da) 1967-01-25 1967-12-20 Kobling til overvågning af taktgivere.
CH72068A CH470804A (de) 1967-01-25 1968-01-16 Schaltungsanordnung zur Überwachung eines Taktgebers
AT48668A AT286373B (de) 1967-01-25 1968-01-17 Schaltungsanordnung zur Überwachung von Taktgebern
NL6800997A NL6800997A (de) 1967-01-25 1968-01-23
US699824A US3553369A (en) 1967-01-25 1968-01-23 Supervision circuit for synchronization transmitters
GB3712/68A GB1198893A (en) 1967-01-25 1968-01-24 Improvements in or relating to Pulse Generator Monitoring Circuit Arrangements
FR1554109D FR1554109A (de) 1967-01-25 1968-01-25
BE709865D BE709865A (de) 1967-01-25 1968-01-25
SE01000/68A SE331846B (de) 1967-01-25 1968-01-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES107989A DE1295627B (de) 1967-01-25 1967-01-25 Schaltungsanordnung zur UEberwachung von Taktgebern

Publications (1)

Publication Number Publication Date
DE1295627B true DE1295627B (de) 1969-05-22

Family

ID=7528502

Family Applications (1)

Application Number Title Priority Date Filing Date
DES107989A Pending DE1295627B (de) 1967-01-25 1967-01-25 Schaltungsanordnung zur UEberwachung von Taktgebern

Country Status (10)

Country Link
US (1) US3553369A (de)
AT (1) AT286373B (de)
BE (1) BE709865A (de)
CH (1) CH470804A (de)
DE (1) DE1295627B (de)
DK (1) DK115040B (de)
FR (1) FR1554109A (de)
GB (1) GB1198893A (de)
NL (1) NL6800997A (de)
SE (1) SE331846B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842370A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Schaltungsanordnung zur ueberwachung des arbeitsablaufes einer signale verarbeitenden einheit
EP0012185A1 (de) * 1978-12-12 1980-06-25 International Business Machines Corporation Prüfschaltung für synchron arbeitende Taktgeber
DE4019536A1 (de) * 1990-06-19 1992-01-02 Siemens Ag Schaltung zur digitalen datenuebertragung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882456A (en) * 1972-01-26 1975-05-06 Nippon Electric Co Fault-detecting system for a multi-channel relay system
US4322580A (en) * 1980-09-02 1982-03-30 Gte Automatic Electric Labs Inc. Clock selection circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1089571B (de) * 1957-09-12 1960-09-22 Jenoptik Jena Gmbh Verfahren zur Betaetigung eines Anzeige- oder UEberwachungsorgans

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3161732A (en) * 1960-12-14 1964-12-15 Ericsson Telephones Ltd Testing and control system for supervisory circuits in electronic telephone exchanges

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1089571B (de) * 1957-09-12 1960-09-22 Jenoptik Jena Gmbh Verfahren zur Betaetigung eines Anzeige- oder UEberwachungsorgans

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842370A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Schaltungsanordnung zur ueberwachung des arbeitsablaufes einer signale verarbeitenden einheit
EP0012185A1 (de) * 1978-12-12 1980-06-25 International Business Machines Corporation Prüfschaltung für synchron arbeitende Taktgeber
DE4019536A1 (de) * 1990-06-19 1992-01-02 Siemens Ag Schaltung zur digitalen datenuebertragung

Also Published As

Publication number Publication date
DK115040B (da) 1969-09-01
BE709865A (de) 1968-07-25
FR1554109A (de) 1969-01-17
AT286373B (de) 1970-12-10
CH470804A (de) 1969-03-31
NL6800997A (de) 1968-07-26
SE331846B (de) 1971-01-18
US3553369A (en) 1971-01-05
GB1198893A (en) 1970-07-15

Similar Documents

Publication Publication Date Title
DE2853546C2 (de) Prüfschaltung für mindestens zwei synchron arbeitende Taktgeber
EP0023331A1 (de) Schaltungsanordnung zur Synchronisierung einer untergeordneten Einrichtung, insbesondere einer digitalen Teilnehmerstation, durch eine übergeordnete Einrichtung, insbesondere eine digitale Vermittlungsstelle eines PCM-Fernmeldenetzes
DE1295627B (de) Schaltungsanordnung zur UEberwachung von Taktgebern
DE2655443A1 (de) Vervielfachte zeitsteuerung zum erzeugen von zeitsignalen fuer installationen mit signalverarbeitenden schaltungen
DE2524613A1 (de) Einrichtung zum vergleich der ausgangssignale von schrittdaten- kompasspaaren
DE1218541B (de) Verfahren und Schaltungsanordnung zur zentralen UEberwachung von Zeitmesskreisen mehrerer Funktionseinheiten in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
EP0471935B1 (de) Schaltungsanordnung zum Überwachen einer Matrix aus bistabilen Matrixpunkten
DE2323653C3 (de) Steuereinrichtung für eine Verkehrssignalanlage
DE1537532C3 (de) m-aus-n-Schaltung
DE2411224C3 (de) Schaltungsanordnung für eine taktgesteuerte elektrische Anlage, insbesondere Fernmeldevermittlungsanlage
DE2842350C2 (de) Schaltungsanordnung zur Überwachung von Taktimpulsfolgen
DE1513062C3 (de) Verfahren zur Überwachung zweier synchron arbeitender Taktgeneratoren und Schaltungsanordnung
AT247647B (de) Zählkette aus elektronischen Schalteinheiten
DE2532587C3 (de) Schaltungsanordnung zur Überwachung der Funktionsfähigkeit zweier Taktgeber
DE2014645A1 (de) Verfahren und Schaltungsanordnung zur Ortung fehlerhafter Impulsregeneratoren bei PCM-Übertragungssystemen
DE1762045C (de) Schaltungsanordnung zur Taktversorgung für Informationen verarbeitende Einrichtungen
DE1562011C3 (de) Schaltungsanordnung zur Überwachung der Funktionsfähigkeit zweier Taktgeber
DE1566782B1 (de) Verfahren zum Pruefen von impulsbetriebenen Schaltungen und Schaltungsanordnung zu seiner Durchfuehrung
DE2746299C3 (de) Steuerschaltung zur Zündung von Thyristoren und deren Rückmeldung
DE2058958C3 (de) Schaltung zur Verringerung des Einflusses von Störimpulsen auf Korrekrurimpulse, die die Synchronisation von Daten- mit Taktimpulsen bewirken
DE2005310C3 (de) Schaltungsanordnung zur Überwachung duplizierter Fernmeldevermittlungseinrichtungen
AT315952B (de) Empfänger für tonfrequente Netzüberlagerungsfernsteueranlagen und Rundsteueranlagen mit solchen Empfängern
DE2005310B2 (de) Schaltungsanordnung zur ueberwachung duplizierter fernmeldevermittlungseinrichtungen
DE2738836B1 (de) UEberwachung von digitalen Signalen
DE1227146B (de) Anordnung zum Pruefen der Umschaltezeiten von elektronischen Schalteinrichtungen aufHalbleiterbasis