DE1292889B - Mehrstellige Anordnung zur Subtraktion zweier Binaerzahlen - Google Patents
Mehrstellige Anordnung zur Subtraktion zweier BinaerzahlenInfo
- Publication number
- DE1292889B DE1292889B DEL41215A DEL0041215A DE1292889B DE 1292889 B DE1292889 B DE 1292889B DE L41215 A DEL41215 A DE L41215A DE L0041215 A DEL0041215 A DE L0041215A DE 1292889 B DE1292889 B DE 1292889B
- Authority
- DE
- Germany
- Prior art keywords
- signal
- carry
- output
- sign
- subtracter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3832—Less usual number representations
- G06F2207/3836—One's complement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Feedback Control In General (AREA)
- Picture Signal Circuits (AREA)
- Complex Calculations (AREA)
Description
1 2
Die Erfindung betrifft eine mehrstellige Anordnung dig, jedoch eindeutig ansteht, und auch den Anfangszur
Subtraktion zweier Binärzahlen S und /, die das zustand richtig wiedergibt, was insbesondere bei Spei-Ergebnis
nach Betrag und Vorzeichen ausgibt, bei chergliedern, die willkürlich in einen der beiden Zuder
jeder Binärstelle ein durch statische Signale um- stände fallen können, problematisch ist.
schaltbares, aus Differenz- und Übertragskreis be- 5 Dies gelingt gemäß der Erfindung dadurch, daß
stehendes Subtrahierwerk zugeordnet ist, der entspre- dem Übertragskreis der höchsten Binärstelle eine
chende Übertrag eines Subtrahierwerkes, beginnend logische Schaltung mit zwei zueinander antivalenten
mit der niedrigsten Binärstelle, in das jeweils folgende Ausgängen nachgeschaltet ist, daß abhängig von dem
Subtrahierwerk eingegeben wird und das Übertrags- sich beim Einschalten ergebenden oder dem bei der
signal (Üs) der höchsten Binärstelle zur Kennzeich- io vorhergehenden Subtraktion wirksamen Schaltzustand
nung des dem ausgegebenen Ergebnis zugeordneten (L bzw. 0 an den Ausgängen) sofort in den Subtra-Vorzeichens
und zur gegebenenfalls erforderlichen hierwerken die Differenz S-J bzw. J-S gebildet
Umschaltung des Subtrahierwerkes herangezogen sowie ein Vorzeichensignal abgeleitet wird, daß bei
wird. negativer Differenz (U3=L) durch das Übertrags-
Derartige Anordnungen werden im besonderen in 15 signal der höchsten Binärstelle der Schaltzustand geder
digitalen Regelungstechnik benötigt, wenn bei ändert und die Subtraktion nochmals durchgeführt
diesen Einrichtungen die Informationen als Binär- wird und daß bei positiver Differenz (U3=O) der
zahlen dargestellt sind. Bei derartigen Einrichtungen Schaltzustand erhalten bleibt und das Ergebnis hinwerden
dann zum Soll-Ist-Wertvergleich differenz- sichtlich Betrag und Vorzeichen sofort übernommen
bildende Vergleichsglieder, also Subtrahierwerke 20 wird. Die Erfindung wird an Hand eines in der Zeichverwendet,
in die die Soll- und Istwerte, dargestellt nung schematisch dargestellten Ausführungsbeispieles
durch Binärzahlen, eingegeben werden. Am Ausgang näher erläutert.
der Vergleichsglieder steht das Ergebnis der Diffe- In der Fig. 1 ist eine vierstellige Anordnung zur
renz nach Betrag und Vorzeichen an. Subtraktion zweier natürlicher Binärzahlen darge-
Bei dem Vergleich kann es nun vorkommen, daß 25 stellt. Die Stellenzahl der Anordnung kann beliebig
der Minuend größer als der Subtrahend ist. Um die- erweitert werden. In der digitalen Regeltechnik wersem
Umstand Rechnung zu tragen, ist es bekannt, das den beispielsweise Anordnungen für 20stelIige Binär-Subtrahierwerk,
das aus Differenz- und Übertrags- zahlen benötigt. Die Anordnung besteht aus Subtrakreis
besteht, so auszubilden, daß es durch ein Signal hierwerken — 0... —3 mit den Ergebnisausgängen
bezüglich der Eingänge umgeschaltet wird, d. h. daß 30 A0... Aa, wobei das Subtrahierwerk — 0 der Wertig-Minuend
und Subtrahend vertauscht werden. keit 2° und das Subtrahierwerk — 3 der Wertigkeit 23
Bei der Subtraktion von mehrstelligen Binärzahlen zugeordnet ist. An die Eingänge S0 ... S3 werden den
ist für jede Stelle ein derartiges Subtrahierwerk ver- Binärziffern des Minuenden (Sollwert) entsprechende
wendet. Der Übertrag des Werkes einer Stelle wird Gleichspannungssignale angelegt. An die Eingänge
jeweils in das folgende, der höheren Stelle zugeord- 35 /„... /3 werden den Binärziffern des Subtrahenden
nete Subtrahierwerk gegeben. Das Übertragssignal (Istwert) entsprechende Gleichspannungssignale ander
höchsten Binärstelle wird in bekannter Weise zur gelegt. Die Gleichspannungssignale werden durch die
Kennzeichnung des Vorzeichens und gegebenenfalls Werte L und 0 symbolisiert. Der Wert L kann dabei
zur erforderlichen Umschaltung des Subtrahierwerkes beispielsweise einem negativen Potential und der
herangezogen. 40 Wert 0 etwa Erd- bzw. Massepotential zugeordnet
Bei dieser Umschaltung ist jedoch folgendes Pro- sein. Die Verhältnisse können auch umgekehrt geblem
vorhanden. Bei Subtrahierwerken, die mit stati- wählt werden.
sehen Signalen arbeiten (L5O=Gleichspannung vor- Die Subtrahierwerke besitzen einen weiteren Ein-
handen, nicht vorhanden), ist die Umschaltung nur so gang üe, M0... U2. In diese Eingänge wird ein entlange
gewährleistet, solange das Übertragssignal der 45 stehender Übertrag 0 oder L der vorgehenden Stufe
höchsten Stufe auch tatsächlich ansteht. Bei der be- eingegeben. Beim Subtrahierwerk — 0 ist der einkannten
Schaltung geht jedoch das Übertragssignal gehende Übertrag üe—0.
sofort verloren, wenn die durch dieses Übertrags- Die Subtrahierwerke besitzen einen weiteren Ein-
signal unmittelbar umgeschalteten Subtrahierwerke gang r0... rs, der zur Umschaltung dient. An diesen
eine Subtraktion mit vertauschten Eingangswerten 50 Eingängen wirkt über die erfindungsgemäße aus der
durchführen, da ja dann — der Minuend ist jetzt grö- UND-Stufe Sc1', der UND/UND/Nicht-Stufe &<,' und
ßer als der Subtrahend — kein höchstes Übertrags- den taktbaren Speichern S1, S2 bestehende, später
signal mehr auftritt. noch im einzelnen beschriebene logische Schaltung
Der Erfindung liegt die Aufgabe zugrunde, für das Signal des ausgehenden Übertrages U3 der höcheine
mehrstellige Anordnung zur Subtraktion zweier 55 sten Binärstelle. An dem Ausgang N (negativ) der
Binärzahlen S und /, die das Ergebnis nach Betrag Schaltung nach der Erfindung tritt das ein negatives
und Vorzeichen ausgibt, bei der jeder Binärstelle ein Vorzeichen anzeigende Signal und an dem AusgangP
durch statische Signale umschaltbares, aus Differenz- (positiv) das ein positives Vorzeichen anzeigende
und Übertragskreis bestehendes Subtrahierwerk zu- Signal auf* Die Anordnung ist dabei so getroffen, daß,
geordnet ist, der entsprechende Übertrag eines Sub- 60 wennr auf der Leitung r0.. .rs das Signal L steht,
trahierwerkes, beginnend mit der niedrigsten Binär- stets der Sollwert vom Istwert abgezogen wird, unstelle,
in das jeweils folgende Subtrahierwerk eingege- abhängig davon, ob der Minuend kleiner oder größer
ben wird und das Übertragssignal (U3) der höchsten als der Subtrahend ist. Steht auf der Leitung rQ... rs
Binärstelle zur Kennzeichnung des dem ausgegebenen das Signal 0 an, so wird umgekehrt subtrahiert (Soll-Ergebnis
zugeordneten Vorzeichens und zur gegebe- 65 wert—Istwert). Die Wirkungsweise der Anordnung
nenfalls erforderlichen Umschaltung des Subtrahier- wird an drei Zahlenbeispielen, die an die Eingänge S0
werkes herangezogen wird, eine Schaltung anzugeben, ... S3 (Sollwert) und J0.. .J3 (Istwert) angeschrieben
durch die das Übertragssignal gegebenenfalls stan- sind, näher erläutert, wobei auf den Subtrahiervor-
gang nicht näher eingegangen wird, da dieser bekannt ist. Im ersten Beispiel ist angenommen, daß an die
Eingänge S0 ... S3 ein Sollwert 000 L (1) angeschaltet
ist, während an die Eingänge /... J3 ein Istwert OLLL (7) angeschaltet ist. Der Minuend (Sollwert)
ist also kleiner als der Subtrahend (Istwert). Im zweiten Beispiel ist 00L0-00LL (2-3) und im dritten
Beispiel OLLL-OOOL (7—1) gewählt.
Bei der Einschaltung der Anordnung kann der Speicher S2 sowohl in den einen oder anderen
Schaltzustand fallen, so daß sich an seinem bejahten Ausgang (weißer Balken) ein Signal 0 oder L ergeben
kann.
Tritt beim Einschalten der Anordnung am bejahten Ausgang des Speichers S2 das Signal L auf, so ist das
für die Subtrahierwerke — 0 ... — 3 ein Umschaltbefehl,
d. h. den im ersten Fall kleineren Sollwert 000 L vom größeren Istwert OLLL abzuziehen, so
daß sich nach der durchgeführten Subtraktion ein Übergangssignal M3=O bildet, das keinen Einfluß auf
die erfindungsgemäße Schaltung hat (weil Sc'x nicht
erfüllt ist), so daß trotz Auftreten des neuen Übertragssignals 0 das Signal L am Ausgang N erhalten
bleibt.
Steht beim Einschalten der Anordnung sofort an der Leitung r0 ... r3 das Signal L an (angeschrieben),
so wird also sofort der hier kleinere Minuend vom größeren Subtrahenden abgezogen, und der Übertrag^
ist wegen der Umkehrung der Subtraktion sofort 0, wobei das Signal an den Leitungen r erhalten
und damit die Umschaltung bestehenbleibt, so daß weiterhin Istwert—Sollwert gebildet wird.
Würde beim Einschalten der Anordnung auf der Leitung r0... r3 das Signal O auftreten, dann wird
voraussetzungsgemäß Sollwert minus Istwert gebildet. Im gewählten ersten Beispiel ist der Minuend kleiner
als der Subtrahend. Damit tritt dann an Übertrag M3
das Signal L auf. In diesem Fall steht vom rechten Ausgang des Speichers S2 am rechten Eingang der
UND-Stufe &/ das Signal L bereits an. Das Übertragssignal
M3=L gelangt daher über den anderen Eingang dieser UND-Stufe Sc1' an den Eingang des
taktbaren Speichers S1. Außerdem gelangt das Übertragsignal
M3=L an den einen Eingang der weiteren, eine Verriegelung bewirkenden UND-Stufe Sc2'. Diese
wird durch Taktsignale I1=L oder 0 angesteuert, wie
in der Fig. 2 angedeutet. Wird das Taktsignal Z1=L,
so ist diese UND-Stufe &2' geöffnet, und das Übertragsignal
M3=L gelangt über diese UND-Stufe &2'
und die nachgeschaltete UND/Nicht-Stufe N als Signal ^1'=L an den Speicher S1, welcher dadurch
geöffnet wird und das an seinem Eingang anstehende Signal L übernimmt.
Das am bejahten Ausgang des Speichers S1 anstehende
Signal L wird bei Auftreten des den Speieher S2 steuernden, zeitlich versetzten Taktsignals
t.z—L von diesem übernommen, und damit ändert
sich das beim Einschalten der Anordnung am bejahten Ausgang des Speichers S2 als vorhanden angenommene
Signal 0 in L. Auf der Leitung r0... r3
steht damit gleichfalls das Signal L an. Dies ist der Befehl für die Subtrahierwerke — 0 ... — 8, Istwert—Sollwert
zu bilden. Da der Istwert größer als der Sollwert ist, tritt nach erfolgter Subtraktion des
kleineren vom größeren Wert dann ein Übertragssignal M3 = 0 auf. Das bisher vorhandene Übertragssignal M3=L ist jetzt also 0 geworden, wie dies auch
erforderlich ist. An der Leitung r0... r3 bleibt das
Signal L jedoch weiter bestehen, da der Speicher S1 wegen der Verriegelungsstufe Sc2 nicht mehr geöffnet
wird und somit das neue Übertragssignal M3 = 0 nicht übernommen werden kann. Der Ausgang N
zeigt durch das anstehende Signal L an, daß das Ergebnis negativ ist, was auch der angenommenen
Subtraktion 000 L—OLLL entspricht.
Gleichgültig, welches Signal (L oder 0) für das gewählte Beispiel (Minuend kleiner als Subtrahend)
beim Einschalten der Anordnung an der Leitung r0 ... rs sofort ansteht, die Umschaltung wird durch die
erfindungsgemäße Schaltung selbsttätig richtig vorgenommen. Bei der Subtraktion für den zweiten Einschaltfall
(r=0) im vorhergehenden Beispiel ist zu beachten, daß das an den Ausgängen A0 ... A3
bzw. N anstehende Ergebnis LOLO bzw. 0 vorerst falsch ist. Das ausgehende Übertragssignal M3=L erscheint
jedoch gleichzeitig auf der Leitung r0 ... r3,
an der bisher das Signal 0 herrschte. Die Subtrahierwerke —{,... — 3 kehren daher ihre Subtraktion um,
und es folgt im zweiten Schritt das richtige, eingerahmt gekennzeichnete Ergebnis.
Es sei angenommen, daß nach diesem Schaltzustand der Anordnung (U3=O, r0 ... rs, N=L) an
den Eingängen für Soll- und Istwert wiederum ein kleinerer Sollwert 00 LO als der Istwert 00 LL auftritt,
wie dies im zweiten Beispiel der an die Eingänge angeschriebenen senkrechten Reihe angedeutet ist.
Wie oben angedeutet, steht auf der Leitung r0 ... r3
von der letzten Subtraktion noch das Signal L an. Dieses Signal L gibt für die Subtrahierwerke den
Befehl, Istwert—Sollwert zu bilden. Da nun auch im zweiten Beispiel der Istwert größer als der Sollwert
ist, bleibt das Übertragssignal M3 0. Am Zustand der dem Ubertragsausgang M3 nachgeschalteten, erfindungsgemäßen
Schaltung bzw. an der Vorzeichenausgabe ändert sich nichts.
Es sei schließlich angenommen, daß nach der vorangehend beschriebenen Subtraktion der Minuend
(Sollwert) größer als der Subtrahend (Istwert) ist, wie dies als drittes Beispiel an die Eingänge der Subtrahierwerke
angeschrieben ist (die sich ergebende Wirkung ist dabei die gleiche wie für den Fall, daß
im Einschaltaugenblick r = L und der Sollwert größer als der Istwert ist).
An der Leitungr0.. .r3 steht wegen der vorangegangenen
Subtraktion nach wie vor das Signal L an, das den Befehl Istwert—Sollwert für die Subtrahierwerke
gibt. Das von den Subtrahierwerken ausgegebene Ergebnis wird im vorliegenden Falle zuerst
falsch sein, wie es an die Ausgänge A0 ... A3 Ν (ungerahmt)
angeschrieben ist, da der Istwert 000 L kleiner als der Sollwert OLLL ist. Entsprechend tritt
dann am Übertrag M3 an Stelle des bisherigen Signals 0
von der vorangehenden Subtraktion nunmehr das Signal L auf. Am Ausgang der UND-Stufe Sc1 und
damit am Setzeingang des Speichers S1 steht von der vorhergehenden Subtraktion das Signal 0 an. Das
nunmehrige Ubertragssignal U3 = L wird bei Auftreten
des Taktsignals tt = L über &2 an den Takteingang
des Speichers S1 geschaltet und öffnet diesen,
so daß dieser das an seinem Eingang anstehende Signal 0 übernimmt. Das neue Übertragssignal
M3 = L kann jedoch nicht in den Speicher S1 gelangen,
da zu der Zeit am rechten Eingang der UND-Stufe (Si1' das diese sperrende Signal ansteht.
Das eingespeicherte Signal 0 tritt am bejahten Ausgang des Speichers S1 auf und wird bei Auftreten des
I 292 889
5 6
Taktsignals /2 — L vom Speicher S2 übernommen und leitet, und diese Signale L und 0 werden an die vertritt
damit an dessen bejahten Ausgang auf. Damit neinten Eingänge S0 und 70 angeschaltet. Da angewird
das Signal L am Ausgang N = O und das Signal nommen ist, daß bei dem Subtrahierwerk der einam
Ausgang P = L. Gleichzeitig steht auf der Lei- gehende Übertrag üe = O ist, ist der negierte Übertrag
tung r0 ... r3 das neue Signal O. Die Subtrahierwerke 5 dann L, und dieses Signal ist an den Eingang ü der
kehren darauf ihre bisher falsche Subtraktion um Schaltung nach Fig. 3 angelegt. Auch aus dem Signal
und subtrahieren nunmehr richtig und wie erforder- am Eingang r0 = 0 wird das negierte Signal rfi = L
lieh. Sollwert (OLLL) minus Istwert (000 L) mit dem gebildet und an den entsprechenden Eingang r0 aneingerahmten
Endergebnis 0 LL 0 an den Ausgängen gelegt.
A0.. .A3 und dem zugehörigen Übertragssignal io An die Eingänge der ODER-Stufen V1... V3 sind
M3 = 0 und VorzeichensignalP — L, Ergebnis, Vor- die Eingangssignale links angeschrieben. An den Auszeichen
und Ubertragssignal bleiben so lange stehen, gangen dieser ODER-Stufen tritt jeweils das Signal L
bis neue Soll-und Istwerte eingegeben werden. (links) auf. Auch an die Eingänge der UND-Stufen
Wäre für den Fall Sollwert größer als Istwert im &t... &g sind in der linken senkrechten Reihe die
Einschaltaugenblick r = 0, so würde die Subtraktion 15 sich ergebenden Signale angeschrieben. Die sich
richtig durchgeführt, U3 wäre gleich 0, und der Spei- ergebenden Ausgangssignale dieser UND-Stufen
eher .Sg behielte seinen Wert. Unabhängig von der sind die Signale 0, mit Ausnahme der UND-Stufe &ä,
sich einstellenden Lage im Einschaltaugenblick bzw. die ein Signal L abgibt. Am Ausgang der den UND-unabhängig
von dem Vorzeichenwechsel gewähr- Stufen A7, A8 zugeordneten ODER/Nicht-Stufe V4
leistet also die erfindungsgemäße Schaltung immer ao tritt damit das Signal 0 auf. Am Ergebnisausgang v40
die richtige Einstellung der Subtrahierwerke. der den UND-Stufen A5, AB zugeordneten ODER/
In der Fig. 3 ist eine besonders zweckmäßige Nicht-Stufe vs tritt das noch nicht endgültige SignalL
Schaltung eines Subtrahierwerkes nach der F i g. 1 und am Übertragsausgang U0' der den UND-dargestellt.
Im vorliegenden Fall sei angenommen, Stufen &x... c£4 zugeordneten ODER/ODER-Nichtdaß
es sich um das Subtrahierwerk — 0 nach der 25 Stufe ve tritt gleichfalls, jedoch nur vorübergehend,
F i g. 1 handelt, wobei an die Eingänge S0, J0 die das Signal L auf. Dieses an U0 auftretende Signal L
Werte des zweiten Beispieles nach der F i g. 1 ange- wird nämlich gleichzeitig über die Leitung r wieder
schaltet sein mögen, also S0 = 0 und J0 = L, wie zurückgeführt, wie in Klammern angedeutet ist, und
eingerahmt dargestellt ist. Aus den an die Ein- gelangt auf den Eingang r0, wie in der zweiten senkgänge
S0) J0 angeschalteten Signalen 0 und L werden 30 rechten Reihe am Eingang angeschrieben ist. Das
die entsprechend negierten Signale L und 0 abgeleitet bisher am Eingang r herrschende Signal 0 (linke
und an die mit S0, J0 bezeichneten Eingänge der senkrechte Reihe) ist nunmehr L. Wie die rechte
Schaltung gelegt. Bei der Anordnung nach der F i g. 1 senkrechte Reihe zeigt, sind der Soll- und der Istwert
war vorausgesetzt, daß am Eingang üe stets das unverändert geblieben. Auch das eingehende ÜberSignal
0 ansteht, da in der niedrigsten Binärstelle 35 tragssignal Ti ist nach wie vor L. Geändert hat sich
kein eingehender Übertrag auftreten kann. Die wegen nunmehr r0 = L das bisher am Eingang r0 an-Schaltung
nach der F i g. 3 besitzt den Eingang iie, an stehende Signal L, das nunmehr 0 ist. An die Einweichem
somit das negierte Signal L ansteht. Die gänge der ODER-Stufen V1... v3 und an die Einschaltung
nach F i g. 3 besitzt ferner die Eingänge r„, gänge der UND-Stufen A1. . .A3 sind die sich nun-
r0 für das Befehlssignal S-J oder J-S. Sämtliche 4° mehr ergebenden Signale der zweiten Rechennegierten
Eingangssignale können aus den bejahten operation in der senkrechten rechten Reihe ange-Eingangssignalen
durch nicht weiter dargestellte schrieben. Gleichfalls sind die sich dadurch an diesen
Nicht-Stufen abgeleitet werden, an deren Ausgang Stufen ergebenden Ausgangssignale rechts angedas
negierte Signal auftritt. schrieben. Wie ersichtlich, haben sich die Ausgangs-
Nachstehend wird die Wirkungsweise der Schal- 45 signale der ODER-Stufen V1... V3 nicht geändert,
tung nach der F i g. 3 näher erläutert. Diese besteht Auch die Ausgangssignale der UND-Stufen ^1... c&8
aus den ODER-Stufen V1... V3, ferner aus den UND- haben sich nicht geändert, mit Ausnahme des Aus-Stufen
A1 ... A8. Diesen UND-Stufen sind nachge- gangssignals der UND-Stufen A1, A2, das von 0 auf L
schaltet zwei ODER/Nicht-Stufen V4, V5 und eine gewechselt ist. Am Ergebnisausgang A0 steht somit
ODER/ODER/Nicht-Stufe v6. Am Ausgang A0 der 50 auch nach dieser Operation nach wie vor das SignalL
ODER/Nicht-Stufe v5 tritt das Ergebnis auf, und am als endgültiges Ergebnis an. Durch den Wechsel des
Ausgang U0 tritt das Vorzeichen des Ergebnisses auf. Ausgangssignals der UND-Stufen A1, A2 wechselt
Der Ausgang U0 ist, wie gestrichelt angedeutet, über auch das am Übertragsausgang U0 anstehende Überdie
Leitung r und die nicht weiter dargestellte Spei- tragssignal von bisher L auf 0. Die in zwei Stufen
cherschaltung nach der Fig. 1 auf den Eingangr0 55 durchgeführte Subtraktion0 — L ist beendet. Die
zurückgeführt. im Subtrahierwerk verwendeten ODER- und UND-
Es sei angenommen, daß bei Inbetriebnahme des Stufen sind zweckmäßig als Diodenstufen mit ent-Subtrahierwerkes
nach F i g. 3 am Ausgang U0 das sprechend zugeordneten Arbeitswiderständen ausge-Signal
0 anstehe, wie dies in Klammern angedeutet bildet. Die den ODER-Stufen V4, V5 nachgeschalteten
ist. Über die Leitung r wird dieses Signal 0 dann 60 Nicht-Stufen sind einstufige Transistoren. Die der
auch am bejahten Eingang r0 anstehen, wie dies in ODER-Stufe V5 nachgesehaltete ODER/Nicht-Stufe
der linken senkrechten Reihe angedeutet ist. Ent- ist ein zweistufiger Transistorverstärker. Sämtliche
sprechend dem gewählten zweiten Beispiel nach der Stufen sind untereinander galvanisch gekoppelt.
Fig. 1 soll ein größerer Istwert(L) als der Sollwert Irgendwelche kapazitiven Kopplungsglieder gibt es
(0) vorliegen. Dies ist gleichfalls in der linken senk- 65 demnach bei dem Subtrahierwerk nicht. Auch die
rechten Reihe an die bejahten und verneinten Ein- Kopplung der Subtrahierwerke nach der Fi g. 1
gänge angeschrieben. Aus den bejahten Eingangs- untereinander ist rein galvanisch. Gleiches gilt für die
Signalen werden die negierten Eingangssignale abge- dem Übertrag U3 nachgesehaltete logische Speicher-
schaltung nach der Fig. 1. Die Anordnung ist dadurch
sehr störsicher.
Zur Speisung der Anordnung kann beispielsweise eine positive und negative Gleichspannung von etwa
Volt benutzt werden. Die an die Eingänge angeschriebenen Binärziffern 0 oder L sind in einfacher
Weise durch entsprechende Gleichspannungssignale realisiert, an die praktisch keine Anforderungen zu
stellen sind. Die Binärziffer L kann beispielsweise einem Gleichspannungssignal — 12 Volt (0 Volt als
Basis) und die Binärziffer 0 einem Gleichspannungssignal von etwa 0 Volt entsprechen.
Claims (2)
1. Mehrstellige Anordnung zur Subtraktion zweier Binärzahlen S und 7, die das Ergebnis
nach Betrag und Vorzeichen ausgibt, bei der jeder Binärstelle ein durch statische Signale umschaltbares,
aus Differenz- und Ubertragskreis bestehendes Subtrahierwerk zugeordnet ist, der ao
entsprechende Übertrag eines Subtrahierwerkes, beginnend mit der niedrigsten Binärstelle, in das
jeweils folgende Subtrahierwerk eingegeben wird und das Übertragssignal (Vx) der höchsten Binärstelle
zur Kennzeichnung des dem ausgegebenen Ergebnis zugeordneten Vorzeichens und zur
gegebenenfalls erforderlichen Umschaltung der Subtrahierwerke herangezogen wird, dadurch
gekennzeichnet, daß dem Übertragskreis der höchsten Binärstelle eine logische Schaltung
mit zwei zueinander antivalenten Ausgängen nachgeschaltet ist, daß abhängig von dem sich
beim Einschalten ergebenden oder dem bei der vorhergehenden Subtraktion wirksamen Schaltzustand
(L bzw. 0 an den Ausgängen) sofort in den Subtrahierwerken die Differenz S-J bzw.
J-S gebildet sowie ein Vorzeichensignal abgeleitet wird, daß bei negativer Differenz (U3 = L)
durch das Übertragssignal der höchsten Binärstelle der Schaltzustand geändert und die Subtraktion
nochmals durchgeführt wird und daß bei positiver Differenz (U3 = 0) der Schaltzustand
erhalten bleibt und das Ergebnis hinsichtlich Betrag und Vorzeichen sofort übernommen wird.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die logische Schaltung aus zwei
hintereinandergeschalteten taktbaren Speichern (S1, S2) besteht, von denen der erste von einem
UND-Glied angesteuert wird, dessen Eingangsgrößen das Übertragssignal der höchsten Binärstufe
und das negierte Ausgangssignal der Schaltung sind, und der zweite die Ausgangssignale der
logischen Schaltung liefert, und daß die Speicher von zwei, immer in der Lücke der jeweils anderen
Taktimpulsfolge auftretenden Takten zweier Taktimpulsfolgen angesteuert sind, von denen der
eine den zweiten Speicher direkt, der andere den ersten Speicher über ein UND-Glied, das durch
das Übertragssignal der höchsten Binärstufe vorbereitet wird, ansteuert.
Hierzu 1 Blatt Zeichnungen 909516/1137
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL288834D NL288834A (de) | 1962-02-12 | ||
DEL41215A DE1292889B (de) | 1962-02-12 | 1962-02-12 | Mehrstellige Anordnung zur Subtraktion zweier Binaerzahlen |
US257186A US3257550A (en) | 1962-02-12 | 1963-02-08 | Subtracting arrangement |
CH159563A CH409471A (de) | 1962-02-12 | 1963-02-09 | Anordnung zur Subtraktion zweier als Soll- und Istwerte vorliegender natürlicher Binärzahlen, die durch Gleichspannungssignale realisiert sind |
FR924440A FR1347474A (fr) | 1962-02-12 | 1963-02-12 | Montage pour la soustraction de deux nombres binaires naturels, matérialisés par des tensions continues, représentant par exemple respectivement une valeur nominale et une valeur instantanée |
GB5758/63A GB1036921A (en) | 1962-02-12 | 1963-02-12 | Improvements relating to digital subtracting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEL41215A DE1292889B (de) | 1962-02-12 | 1962-02-12 | Mehrstellige Anordnung zur Subtraktion zweier Binaerzahlen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1292889B true DE1292889B (de) | 1969-04-17 |
Family
ID=7269352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEL41215A Pending DE1292889B (de) | 1962-02-12 | 1962-02-12 | Mehrstellige Anordnung zur Subtraktion zweier Binaerzahlen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3257550A (de) |
CH (1) | CH409471A (de) |
DE (1) | DE1292889B (de) |
GB (1) | GB1036921A (de) |
NL (1) | NL288834A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3422255A (en) * | 1965-09-29 | 1969-01-14 | Ibm | Maximum occurring event determining apparatus |
-
0
- NL NL288834D patent/NL288834A/xx unknown
-
1962
- 1962-02-12 DE DEL41215A patent/DE1292889B/de active Pending
-
1963
- 1963-02-08 US US257186A patent/US3257550A/en not_active Expired - Lifetime
- 1963-02-09 CH CH159563A patent/CH409471A/de unknown
- 1963-02-12 GB GB5758/63A patent/GB1036921A/en not_active Expired
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
CH409471A (de) | 1966-03-15 |
NL288834A (de) | |
US3257550A (en) | 1966-06-21 |
GB1036921A (en) | 1966-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1762188B2 (de) | Schaltungsanordnung zur Bestimmung der zeitlichen Lage des Impulses größter Amplitude in einer Impulsfolge | |
DE2549626B2 (de) | Analog-Digital-Wandler | |
DE1143231B (de) | Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden | |
DE2508850A1 (de) | Spannungsdifferenzverstaerker | |
DE1763236A1 (de) | Phasendiskriminator | |
DE2359997C3 (de) | Binäruntersetzerstufe | |
DE2406171C3 (de) | Synchron-Mehrzweck-Zähler | |
DE2321200A1 (de) | Einrichtung zur durchfuehrung boolescher verknuepfungen | |
EP0687916A2 (de) | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung | |
DE1292889B (de) | Mehrstellige Anordnung zur Subtraktion zweier Binaerzahlen | |
DE1524897A1 (de) | Schaltung zum Durchschalten und Speichern eines zyklisch auftretenden elektrischen Signals | |
DE1219984B (de) | Statischer Zaehler zum Vor- und Rueckwaertszaehlen von Impulsen | |
DE1537307B2 (de) | Binäres Schaltwerk | |
DE1170001B (de) | Statischer Impulszaehler mit Voreinstellung auf eine gegebene Zahl | |
DE1198855B (de) | Statischer Zaehler mit Vorwahl | |
DE2104181A1 (de) | Einrichtung zur Steuerung von Sprung vorgangen für eine Programmsteuerung mit Schrittschaltwerk | |
DE1537307C (de) | Binares Schaltwerk | |
DE1249345B (de) | Verschiebematrix für Parallelverschiebung eines Wortes | |
DE1537956C3 (de) | Torschaltung für Impulse mit polaritätsspeichernder Eigenschaft | |
DE2264135C3 (de) | Speichereinrichtung mit mehreren bistabilen Kippstufen | |
DE1412097C (de) | Elektronisches Schrittschaltwerk in Form einer Ringschaltung | |
DE1437199C3 (de) | Statischer elektronischer Zahler | |
DE1762388C (de) | Tastbare bistabile Schaltung | |
DE1437200C3 (de) | Statischer elektronischer Zahler | |
DE1188845B (de) | Verfahren und Schaltungsanordnung zur Unterdrueckung von Stoersignalen in einer Anordnung zur maschinellen Erkennung von Schriftzeichen |