DE1189656B - Semiconductor component with at least one pn junction between zones made of different semiconductor materials - Google Patents
Semiconductor component with at least one pn junction between zones made of different semiconductor materialsInfo
- Publication number
- DE1189656B DE1189656B DES80777A DES0080777A DE1189656B DE 1189656 B DE1189656 B DE 1189656B DE S80777 A DES80777 A DE S80777A DE S0080777 A DES0080777 A DE S0080777A DE 1189656 B DE1189656 B DE 1189656B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- junction
- zones
- semiconductor component
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 239000000463 material Substances 0.000 title claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 230000006798 recombination Effects 0.000 claims description 4
- 238000005215 recombination Methods 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000004922 lacquer Substances 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910015367 Au—Sb Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100028538 Guanylate-binding protein 4 Human genes 0.000 description 1
- 101001058851 Homo sapiens Guanylate-binding protein 4 Proteins 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- OPEKUPPJGIMIDT-UHFFFAOYSA-N boron gold Chemical compound [B].[Au] OPEKUPPJGIMIDT-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
Halbleiterbauelement mit mindestens einem pn-Übergang zwischen Zonen aus verschiedenen Halbleiterstoffen Durch den Aufbau von Halbleiterbauelementen aus verschiedenen Halbleiterstoffen können pn-übergänge zwischen Zonen mit verschiedener Breite des verbotenen Energiebandes des Bändermodells erzielt werden. Halbleiterdioden und Dreischichttransistoren mit einem oder mehreren derartigen pn-übergängen zwischen Zonen aus verschiedenen Halbleiterstoffen sind bereits bekannt. Als Halbleiterstoffe werden Germanium, Silizium, AIIIBv-Verbindungen, insbesondere GaAs genannt. Ferner ist bekannt, daß Dioden und Transistoren, die solche pn-übergänge enthalten, bei geeigneter Dotierung eirt gutes Frequenzverhalten, insbesondere hohe Grenzfrequenzen, aufweisen.Semiconductor component with at least one pn junction between zones from different semiconductor materials through the construction of semiconductor components pn junctions between zones with different Width of the forbidden energy band of the band model can be achieved. Semiconductor diodes and three-layer transistors with one or more such pn junctions between Zones made of different semiconductor materials are already known. As semiconductor materials Germanium, silicon, AIIIBv compounds, especially GaAs, are named. Further it is known that diodes and transistors that contain such pn junctions at suitable doping results in good frequency behavior, especially high cut-off frequencies, exhibit.
Die Erfindung betrifft ein Halbleiterbauelement mit mindestens einem pn-Übergang zwischen Zonen aus verschiedenenHalbleiterstoffen, das völlig andere Aufgaben erfüllt als die bereits bekannten Halbleiterbauelemente mit derartigen pn-Übergängen, insbesondere ist es zur Anwendung als Stromtor geeignet.The invention relates to a semiconductor component having at least one pn junction between zones made of different semiconductors, the completely different one Tasks fulfilled than the already known semiconductor components with such pn junctions, in particular it is suitable for use as a current gate.
Die Erfindung besteht darin, daß der Halbleiterkörper des Halbleiterbauelements aus vier Zonen abwechselnden Leitungstyps besteht, daß an den beiden äußeren Zonen je eine Elektrode und gegebenenfalls an der dem pn-übergang zwischen Zonen aus verschiedenen Halbleiterstoffen benachbarten inneren Zone eine Zündelektrode angebracht ist und daß zum Erzielen eines kleineren Stromverstärkungsfaktors des pn-Übergangs zwischen den Zonen aus verschiedenen Halbleiterstoffen die äußere Zone unmittelbar an diesem pn-übergang Rekombinationszentren enthält und/oder die Breite des verbotenen Energiebandes des Halbleitermaterials dieser äußeren Zone kleiner als die Breite des verbotenen Energiebandes des Halbleitermaterials der benachbarten Zone ist.The invention consists in that the semiconductor body of the semiconductor component that consists of four zones of alternating conductivity type on the two outer zones one electrode each and, if necessary, at the pn junction between different zones An ignition electrode is attached to the inner zone adjacent to the semiconductor materials and that to achieve a smaller current gain factor of the pn junction between the zones made of different semiconductor materials, the outer zone directly on this PN junction contains recombination centers and / or the width of the forbidden energy band of the semiconductor material of this outer zone is smaller than the width of the forbidden Energy band of the semiconductor material of the adjacent zone is.
Von den bekannten Stromtoren aus einem einzigen Halbleitermaterial unterscheidet sich das Halbleiterbauelement gemäß der Erfindung besonders vorteilhaft durch eine besonders hohe Durchbruchsspannung und durch eine weitgehend temperaturunabhängige Strom-Spannungs-Kennlinie. Bei den bereits bekannten Stromtoren ist der Stromverstärkungsfaktor stark vom Strom abhängig. Bei Erhöhung der Temperatur wächst der Sperrstrom, dadurch wird der Stromverstärkungsfaktor vergrößert, und die Durchbruchsspannung sinkt. Der Stromverstärkungsfaktor des Halbleiterbauelements gemäß der Erfindung ist dagegen weitgehend vom Strom unabhängig. Die Durchbruchsspannung ist damit in einem weiten Temperaturbereich unabhängig von der Temperatur. Als Halbleiterstoffe für das Halbleiterbauelement gemäß der Erfindung eignen sich insbesondere Silizium, Germanium, Galliumarsenid und Indiumarsenid.From the known current gates made of a single semiconductor material the semiconductor component according to the invention differs particularly advantageously due to a particularly high breakdown voltage and a largely temperature-independent one Current-voltage characteristic. In the case of the already known current gates, the current gain factor is heavily dependent on electricity. When the temperature rises, the reverse current increases the current amplification factor is increased and the breakdown voltage decreases. The current amplification factor of the semiconductor component according to the invention is on the other hand largely independent of electricity. The breakdown voltage is thus in a wide range Temperature range independent of the temperature. As semiconductor materials for the semiconductor component according to the invention, silicon, germanium, gallium arsenide are particularly suitable and indium arsenide.
Die Herstellung der pn-Übergänge zwischen Zonen aus verschiedenen Halbleiterstoffen erfolgt vorteilhafterweise durch Auflegieren bzw. epitaktisches Aufwachsen des einen Halbleiterstoffes auf einen Grundkörper aus dem anderen Halbleiterstoff.The production of the pn junctions between zones of different Semiconductor materials are advantageously made by alloying or epitaxial Growth of one semiconductor material on a base body made from the other semiconductor material.
In der weiteren Beschreibung wird zur Vereinfachung für einen pn-Übergang zwischen Zonen aus verschiedenen Halbleiterstoffen in Anlehnung an die angelsächsische Literatur die Bezeichnung »Heteropn-übergang« verwendet werden.In the further description, a pn junction is used for simplification between zones made of different semiconductor materials based on the Anglo-Saxon Literature the term "heteropn transition" can be used.
Die Halbleiteranordnung gemäß der Erfindung wird vorteilhafterweise von einer Schutzschicht umgeben, z. B. von einer isolierenden Lackschicht, damit die pn-übergänge abgedeckt sind. Die elektrischen Kontakte für die Stromzu- und Stromabführung sind entweder auf den Halbleiterkörper aufgelötet oder werden von Druckkontakten gebildet.The semiconductor device according to the invention is advantageous surrounded by a protective layer, e.g. B. from an insulating paint layer, so the pn junctions are covered. The electrical contacts for the power supply and Current drains are either soldered onto the semiconductor body or from Pressure contacts formed.
Die Erfindung wird an Hand der Zeichnung und eines pnpn-Stromtors als Ausführungsbeispiel erläutert. Es zeigt F i g.1 eine schematische Darstellung einer Halbleiteranordnung mit pnpn-Struktur als Stromtor ausgebildet, F i g.1 a eine schmatische Darstellung eines pnpn-Stromtors als Kombination zweier Transistoren mit npn-pnp-Struktur, F i g. 2 eine Halbleiteranordnung gemäß der Erfindung im Schnitt als Si-Stromtor ausgebildet mit Hetero-Übergang.The invention is based on the drawing and a pnpn current gate explained as an exemplary embodiment. FIG. 1 shows a schematic representation a semiconductor arrangement with a pnpn structure designed as a current gate, FIG. 1 a a schematic representation of a pnpn current gate as a combination of two transistors with npn-pnp structure, FIG. 2 shows a semiconductor arrangement according to the invention in section designed as a Si current gate with heterojunction.
In der F i g.1. ist ein Stromtor mit pnpn-Struktur dargestellt. Mit 11 sind die Stromzuleitung zum oberen Emitter 12, mit 13 die Stromzuleitung zum unteren Emitter 14 und mit 15 die Stromzuleitung zur Basis 16 bezeichnet. Die Ziffern 17, 18 und 19 stellen die pn-Obergänge dar. Ein Stromtor, wie es in der F i g.1 dargestellt ist, kann als eine Kombination zweier Teiltransistoren aufgefaßt werden, wie das aus F i g.1 a ersichtlich ist: In der F i g. 1 ist die Polarität am Stromtor in Kipprichtung dargestellt. Für kleine Ströme liegt dann am mittleren pn-Obergang 18 der weitaus größte Spannungsabfall. Mit steigendem Strom steigen die Stromverstärkungsfaktoren der beiden dargestellten Teiltransistoren, d. h., die beiden pn-Obergänge 17 und 19 beginnen stärker zu emittieren.In Fig. 1. a power gate with a pnpn structure is shown. With 11 are the power lines to the upper emitter 12, with 13 the power supply line to the lower emitter 14 and 15 denotes the power supply line to the base 16. the Numbers 17, 18 and 19 represent the pn transitions. A power gate as it is in the F i g.1 is shown, can be understood as a combination of two sub-transistors as can be seen from FIG. 1 a: In FIG. 1 is the polarity shown at the power gate in the tilting direction. For small currents is then the middle pn transition 18 by far the largest voltage drop. Increase with increasing current the current amplification factors of the two partial transistors shown, d. H., the two pn transitions 17 and 19 begin to emit more strongly.
Wird der Wert M"al+Mpa2=1 erreicht, so wird der mittlere pn-Übergang 18 vollständig überschwemmt, und das Stromtor schaltet in den Durchlaßfall über. In, der obigen Gleichung bedeuten a, und a2 die Stromverstärkungsfaktoren der beiden Teiltransistoren. M" und MD sind die Multiplikationsfaktoren der Elektronen bzw. der Defektelektronen.If the value M ″ al + Mpa2 = 1 is reached, the mean pn junction becomes 18 completely flooded, and the power gate switches over to the open case. In, the above equation, a and a2 represent the current gain factors of the two Partial transistors. M "and MD are the multiplication factors of the electrons and of the defect electrons.
Für kleine Spannungen weit unterhalb der Durchbruchspannung vom pn-Obergang 18 können die Multiplikationsfaktoren vernachlässigt werden. Dann schaltet das Stromtor wegen der Beziehung 0'1+&2= 1 um so früher, d. h. bei kleineren Strömen und Spannungen, je größer a1 und a2 sind. Man ist also bestrebt, a1 und a2 möglichst niedrig zu halten.For small voltages far below the breakdown voltage of the pn junction 18 the multiplication factors can be neglected. Then the power gate switches because of the relationship 0'1 + & 2 = 1, the earlier, i.e. H. with smaller currents and Stresses, the greater a1 and a2 are. So one strives to use a1 and a2 as much as possible to keep it low.
Die Verkleinerung der Verstärkungsfaktoren a, und a2 wird erfindungsgemäß dadurch bewirkt, daß im Halbleiterkörper Hetero-pn-übergänge gebildet sind. Diese pn-übergänge werden dadurch erzielt, daß der Halbleiterkörper aus mindestens zwei verschiedenen Halbleiterstoffen mit unterschiedlicher oder gleicher Breite der verbotenen Zone aufgebaut ist, derart, daß entweder der Bandabstand eines Emitters kleiner als der Bandabstand der Basis oder der Bandabstand eines Emitters größer bzw. gleich dem der Basis gewählt wird.The reduction of the gain factors a, and a2 becomes according to the invention caused by the fact that hetero-pn junctions are formed in the semiconductor body. These pn junctions are achieved in that the semiconductor body consists of at least two different semiconductor materials with different or the same width of the prohibited Zone is constructed in such a way that either the band gap of an emitter is smaller greater than or equal to the band gap of the base or the band gap of an emitter which the base is chosen.
Um z. B. einen möglichst kleinen Stromverstärkungsfaktor a1 zu erzielen, muß der Bandabstand des Emitters 12 kleiner als der Bandabstand der Basis 16 sein. In diesem Falle werden die Defektelektronen, die über den pn-übergang 18 fließen, leichter über den pn-übergang 17 abgeführt, als das bei Stromtoren mit homogenem Bandabstand geschieht. Dadurch wird die Emission der Elektronen über den pn-übergang 17 verringert, und das Stromtor schaltet erst, wenn das Angebot an Defektelektronen durch Stoßionisation zu groß wird.To z. B. to achieve the smallest possible current amplification factor a1, the band gap of the emitter 12 must be smaller than the band gap of the base 16. In this case, the defect electrons that flow via the pn junction 18 are more easily discharged via the pn junction 17 than is the case with current gates with a homogeneous band gap. This reduces the emission of electrons via the pn junction 17 , and the current gate only switches when the supply of defect electrons becomes too large due to impact ionization.
Beim Aufwachsen des Emitters 12 mit Heteroübergang 17 entstehen an diesem pn-übergang Rekombinationszentren. Diese tragen ebenfalls zur Verminderung des Stromverstärkungsfaktors a, des oberen Teiltransistors bei. Ist die Wirkung durch überlagerung der beiden Effekte zu stark, so kann man z. B. die Rekombinationszentren an der pn-Grenze 17 des Hetero-überganges allein wirken lassen. In diesem Fall muß der Bandabstand des Emitters 12 größer als der Bandabstand der Basis 16 sein oder gleich diesem.When the emitter 12 with heterojunction 17 grows, recombination centers arise at this pn junction. These also contribute to reducing the current amplification factor a, of the upper sub-transistor. If the effect is too strong due to the superposition of the two effects, one can use e.g. B. let the recombination centers at the pn boundary 17 of the heterojunction act alone. In this case, the band gap of the emitter 12 must be greater than or equal to the band gap of the base 16.
Wenn ein Stromtor neben einer hohen Kippspannung auch eine hohe Sperrspannung aufweisen soll, so ist es nicht zweckmäßig, auch den Emitter 14 mit einem Hetero-Obergang auszubilden. Im Sperrfall liegt nämlich die Spannung hauptsächlich am pn-übergang 19. Sperrstrom und Durchbruchsspannung vom Obergang 19 können durch einen Hetero-Obergang ungünstig beeinflußt werden.If a current gate is to have a high reverse voltage in addition to a high breakover voltage, it is not expedient to also design the emitter 14 with a heterojunction. In the blocking case, the voltage is mainly at the pn junction 19. The blocking current and breakdown voltage from junction 19 can be adversely affected by a heterojunction.
Bei symmetrischen pn-pnp- oder npnpn-Strukturen ist es zweckmäßig, auch den unteren Emitter- mit einem Hetero-übergang auszubilden.In the case of symmetrical pn-pnp or npnpn structures, it is useful to also to form the lower emitter with a heterojunction.
In der F i g. 2 ist eine Halbleiteranordnung gemäß der Erfindung als Si-Stromtor im Schnitt dargestellt. Mit 21 ist der Halbleiterkörper aus Silizium, mit 22 der n-leitende Bereich des Siliziumkörpers und mit 23 der p-leitende Bereich des Siliziumkörpers bezeichnet. 24 zeigt den oberen Ernitter z. B. aus n-Germanium, 25 die Basis, 26 den Basisausschlußring mit einem z. B. Au-Be-Kontakt, 27 den unteren Emitter mit einem Au-Be-Kontakt 28, 29 einen ringförmigen Ätzgraben und 200 den Au-Sb-Kontakt für den oberen Emitter.In FIG. 2 is a semiconductor device according to the invention as Si-Stromtor shown in section. At 21 the semiconductor body is made of silicon, with 22 the n-conductive area of the silicon body and with 23 the p-conductive area of the silicon body. 24 shows the upper emitter e.g. B. from n-germanium, 25 the base, 26 the base exclusion ring with a z. B. Au-Be contact, 27 the lower Emitter with an Au-Be contact 28, 29 an annular etched trench and 200 den Au-Sb contact for the top emitter.
In ein in-leitendes rundes Siliziumscheibchen 21 mit einem Durchmesser von etwa 20 mm und einer Dicke von etwa 200 ,u sowie einem spezifischen Widerstand o = 50 9 - cm wird Aluminium bei einer Temperatur von 1200° C 20 Stunden lang eindiffundiert. Durch diesen Diffusionsprozeß bildet sich in dem n-leitenden Siliziumscheibchen ein p-leitender Bereich 23 aus, so daß zwischen diesem und dem n-leitenden Bereich 22 ein pn-übergang entsteht. Anschließend wird auf eine Oberfläche des Siliziumscheibchens n-leitendes Germanium mit einer Donatorenkonzentration von etwa 101s cm-3 auf die p-leitende Siliziumschicht bei einer Temperatur von etwa 800° C epitaktisch aufgewachsen. Hierzu wird das Siliziumscheibchen auf eine Temperatur von etwa 800° C erhitzt und ein Gasgemisch, bestehend aus GeC14 -I- H2 in einem Molverhältnis von 1: 20, darüber geleitet bis zur gewünschten Dicke. Dem Gasgemisch wird zur n-Dotierung eine dotierende Substanz, z. B. PC13, in solchen Mengen zugesetzt, daß die Germaniumschicht etwa 1019 Donatoren enthält. Die Dicke dieser Schicht beträgt etwa 10,u und bildet den oberen Emitter 24. Daraufhin wird dieser Emitter in an sich bekannter Weise bis auf die endgültige Größe abgeätzt. Um diesen Ätzvorgang zu ersparen, kann der Aufwachsvorgang vorteilhafterweise so durchgeführt werden, daß auf das Siliziumscheibchen eine Lochblende gelegt wird, z. B. aus Quarz, deren Blendendurchmesser der Größe des gewünschten Emitterdurchmessers entspricht. Durch das Aufwachsen der n-leitenden Germaniumschicht auf die p-leitende Siliziumschicht bildet sich ein Hetero-pn-Obergang. Im Anschluß daran werden in einer Form aus einem inerten Material, z. B. Graphit, der Basisanschlußring 26, der untere Emitteranschluß 28 und der Kontakt 200 für den oberen Emitter angebracht, dadurch, daß Gold-Bor als Basisanschlußring sowie als Kontakt für den unteren Emitter und Gold-Antimon als Kontakt für den oberen Emitter auflegiert werden. Hierzu wird die Anordnung innerhalb einer Zeit von etwa 30 Minuten auf 750° C in einem elektrisch beheizten Ofen unter einem Vakuum von etwa 10-4 Torr erhitzt und im Anschluß daran innerhalb von 4 Stunden auf 100° C abgekühlt. Bei dieser Temperatur wird die Anordnung aus dem Ofen herausgenommen. Daraufhin werden in die Siliziumplatte Gräben eingeätzt bis zum ursprünglichen n-leitenden Silizium und Stromkontakte aufgelötet. Zum Schutze der pn-Obergänge wird die gesamte Halbleiteranordnung von einer Schutzhülle umgeben, z. B. von einer isolierenden Lackschicht. Das Aufbringen des Emitters mit Hetero-pn-übergang ist nicht auf das epitaktische Aufwachsen beschränkt. Wird z. B. für den Emitter mit I-Ietero-pnübergang ein Halbleiterstoff mit niedrigerem Schmelzpunkt als der des Halbleitergrundkörpers gewählt, so kann der Emitter mittels anderer Verfahren, z. B. einem Legierungsverfahren, aufgebracht werden.Aluminum is diffused at a temperature of 1200 ° C. for 20 hours into an in-conductive round silicon wafer 21 with a diameter of about 20 mm and a thickness of about 200 .mu.m and a specific resistance of o = 50.9-cm. As a result of this diffusion process, a p-conductive region 23 is formed in the n-conductive silicon wafer, so that a pn junction is created between this and the n-conductive region 22. Subsequently, n-conducting germanium with a donor concentration of about 101s cm-3 is epitaxially grown on the p-conducting silicon layer at a temperature of about 800 ° C. on a surface of the silicon wafer. For this purpose, the silicon wafer is heated to a temperature of around 800 ° C and a gas mixture consisting of GeC14 -I- H2 in a molar ratio of 1:20 is passed over it to the desired thickness. A doping substance, e.g. B. PC13, added in such amounts that the germanium layer contains about 1019 donors. The thickness of this layer is about 10μ and forms the upper emitter 24. This emitter is then etched down to its final size in a manner known per se. To save this etching process, the growth process can advantageously be carried out so that a pinhole is placed on the silicon wafer, for. B. made of quartz, whose diaphragm diameter corresponds to the size of the desired emitter diameter. As the n-conducting germanium layer grows on the p-conducting silicon layer, a hetero-pn transition is formed. Subsequently, in a form made of an inert material, e.g. B. graphite, the base connection ring 26, the lower emitter connection 28 and the contact 200 for the upper emitter attached, characterized in that gold-boron are alloyed as a base connection ring and as a contact for the lower emitter and gold-antimony as a contact for the upper emitter. For this purpose, the arrangement is heated to 750 ° C. in an electrically heated oven under a vacuum of about 10-4 Torr over a period of about 30 minutes and then cooled to 100 ° C. over a period of 4 hours. At this temperature the assembly is removed from the oven. Then trenches are etched into the silicon plate down to the original n-conductive silicon and current contacts. To protect the pn transitions, the entire semiconductor device is surrounded by a protective cover, e.g. B. from an insulating lacquer layer. The application of the emitter with a hetero-pn junction is not limited to epitaxial growth. Is z. B. selected for the emitter with I-Ietero-PN junction a semiconductor material with a lower melting point than that of the semiconductor base body, the emitter can by means of other methods, eg. B. an alloy process, are applied.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES80777A DE1189656B (en) | 1962-08-07 | 1962-08-07 | Semiconductor component with at least one pn junction between zones made of different semiconductor materials |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES80777A DE1189656B (en) | 1962-08-07 | 1962-08-07 | Semiconductor component with at least one pn junction between zones made of different semiconductor materials |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1189656B true DE1189656B (en) | 1965-03-25 |
Family
ID=7509105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES80777A Pending DE1189656B (en) | 1962-08-07 | 1962-08-07 | Semiconductor component with at least one pn junction between zones made of different semiconductor materials |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1189656B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1564297B1 (en) * | 1965-12-06 | 1970-10-22 | Lucas Industries Ltd | Thyristor |
US3740620A (en) * | 1971-06-22 | 1973-06-19 | Ibm | Storage system having heterojunction-homojunction devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1021488B (en) * | 1954-02-19 | 1957-12-27 | Deutsche Bundespost | Layered semiconductor crystallode |
FR1193194A (en) * | 1958-03-12 | 1959-10-30 | Improvements in diffusion manufacturing processes for transistors and junction rectifiers | |
FR1279768A (en) * | 1960-01-29 | 1961-12-22 | Philips Nv | Transistors intended to be used as interrupters for electric circuits |
-
1962
- 1962-08-07 DE DES80777A patent/DE1189656B/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1021488B (en) * | 1954-02-19 | 1957-12-27 | Deutsche Bundespost | Layered semiconductor crystallode |
FR1193194A (en) * | 1958-03-12 | 1959-10-30 | Improvements in diffusion manufacturing processes for transistors and junction rectifiers | |
FR1279768A (en) * | 1960-01-29 | 1961-12-22 | Philips Nv | Transistors intended to be used as interrupters for electric circuits |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1564297B1 (en) * | 1965-12-06 | 1970-10-22 | Lucas Industries Ltd | Thyristor |
US3740620A (en) * | 1971-06-22 | 1973-06-19 | Ibm | Storage system having heterojunction-homojunction devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0140095B1 (en) | Semiconductor diode | |
CH668505A5 (en) | SEMICONDUCTOR COMPONENT. | |
DE1292256B (en) | Drift transistor and diffusion process for its manufacture | |
DE1073111B (en) | Method for producing a flat transistor with a surface layer of increased concentration of impurities at the free points between the electrodes on a single-crystal semiconductor body | |
DE1295093B (en) | Semiconductor component with at least two zones of opposite conductivity type | |
DE1152763B (en) | Semiconductor component with at least one PN transition | |
DE3428067C2 (en) | Semiconductor surge suppressor with a precisely predeterminable threshold voltage and method for producing the same | |
DE1094369B (en) | Manufacturing process of a thick, intrinsically conductive area at the pn junction in a semiconductor body of a semiconductor arrangement | |
DE3027599C2 (en) | ||
DE2549614C3 (en) | Semiconductor switch | |
DE102009044670B4 (en) | Bipolar semiconductor device and manufacturing method | |
DE1213920B (en) | Semiconductor component with five zones of alternating conductivity type | |
DE2149039C2 (en) | Semiconductor component | |
DE1211339B (en) | Controllable semiconductor component with four zones | |
DE1539070A1 (en) | Semiconductor arrangements with small surface currents | |
DE1639282A1 (en) | Semiconductor component having a basic structure consisting of a substrate, a mask with at least one window and a monocrystalline semiconductor layer grown on the substrate through the window, and a method for its production | |
DE1189656B (en) | Semiconductor component with at least one pn junction between zones made of different semiconductor materials | |
DE2310453B2 (en) | Method for producing a semiconductor component protected against overvoltages | |
WO1991010265A1 (en) | Field-effect-controlled semiconductor component | |
DE1066283B (en) | ||
EP0032599B1 (en) | Thyristor for low loss switching of small impulses | |
DE2616925C2 (en) | Semiconductor component and method for its manufacture | |
DE1965051C2 (en) | Semiconductor component | |
DE1194065B (en) | Semiconductor component with partially falling characteristics and operating circuit | |
EP0071915A2 (en) | Epitaxial transistor |