DE2616925C2 - Semiconductor component and method for its manufacture - Google Patents
Semiconductor component and method for its manufactureInfo
- Publication number
- DE2616925C2 DE2616925C2 DE2616925A DE2616925A DE2616925C2 DE 2616925 C2 DE2616925 C2 DE 2616925C2 DE 2616925 A DE2616925 A DE 2616925A DE 2616925 A DE2616925 A DE 2616925A DE 2616925 C2 DE2616925 C2 DE 2616925C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- doped
- base zone
- groove
- highly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 12
- 239000011521 glass Substances 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- -1 B. germanium or GaAs Chemical compound 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004028 SiCU Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002801 charged material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Description
Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1.The invention relates to a semiconductor component according to the preamble of claim 1.
Ein Halbleiterbauelement dieser Art ist aus der GB-PS 10 98 760 bekannt.A semiconductor component of this type is known from GB-PS 10 98 760.
In dieser GB-PS ist ein Mesa-Transistor beschrieben mit einer praktisch homogen dotierten Kollektorzone und einer Basiszone mit einem von der Vertiefung entfernten, die Emitterzone umschließenden hochdotierten Zonenteil. Dieser Mesa-Transistor weist eine relativ hohe Durchschlagspannung auf. Der Winkel zwischen der Mesa-Randfläche der HalbleiterscheibeThis GB-PS describes a mesa transistor with a practically homogeneously doped collector zone and a base zone with a highly doped one which is remote from the depression and surrounds the emitter zone Zone part. This mesa transistor has a relatively high breakdown voltage. The angle between the mesa edge surface of the semiconductor wafer
und dem Kollektor-Basisübergang ist bei dieser, Mesa-Transistoren bekanntlich ungünstig, denn in der .Tiaßgebenden schwachdotierten Kollektorzone liegt kein spitzer Winkel zwischen Mesa-Randfiäche und Kollektor-Basis-Übergang. Auch kann sich entlang der M esa-Randfläche auf der relativ niedrigdotierten Kollektorzone leicht eine Inversionsschicht bilden. Dadurch kann die Durchschlagspannung herabgesetzt werden und es können erhöhte Sperrströme auftreten. Durch Passivieren der Mesa-Randfläche mit einer Glasschicht, in die elektrische Ladung, im allgemeinen negative Ladung in Form negativer Ionen, eingebaut ist, können diese Nachteile zwar vermieden wet den. Außer der Komplikation der richtigen Dosierung der elektrischen Ladung in der Glasschicht ist ein Nachteil dieser Passivierung noch der, daß die Ladung der Glasschicht bei etwas höheren Temperaturen die Neigung hat zu verschwinden.and the collector-base junction is at this one, Mesa transistors are known to be unfavorable, because in the There is no acute angle between the mesa edge surface and the weakly doped collector zone Collector-base transition. It can also be located along the M esa edge surface on the relatively low-doped Collector zone easily form an inversion layer. This can lower the breakdown voltage and increased reverse currents can occur. By passivating the mesa edge surface with a Glass layer in which an electrical charge, generally a negative charge in the form of negative ions, is incorporated, these disadvantages can be avoided. Besides the complication of the correct dosage of the electric Charge in the glass layer is a disadvantage of this passivation nor that of the charge in the glass layer at slightly higher temperatures the tendency to disappear.
Ein anderes Verfahren zur Verhinderung eines Oberflächendurchschlags bei einer Mesa-Randfläche ist die Anwendung einer oder zweier Feldelektroden, die sich auf der Glasschicht über den PN-Übergang hinweg erstrecken und elektrisch mit der Basiszone bzw. der Basiszone und der Kollektorzone verbunden sind, siehe »Neues aus der Technik« Nr. 3, vom 15. Juni 1974, Seite 3 »Neue Struktur für Hochspannungsbauelemente«. Auch dies ergibt jedoch eine zusätzliche Komplikation der Herstellung, wobei außerdem die Spannung über der Glasschicht am Rande der Feldelektrode sehr hoch ist und die Gefahr eines Durchschlags durch die Glasschicht oder zwischen den beiden in der N1U angeordneten Feldelektroden auftreten kann.Another method of preventing surface breakdown on a mesa edge area is to use one or two field electrodes that extend on the glass layer over the PN junction and are electrically connected to the base zone or the base zone and the collector zone, see »News from the technology «No. 3, from June 15, 1974, page 3» New structure for high voltage components «. However, this also results in an additional complication in manufacture, the voltage across the glass layer at the edge of the field electrode being very high and the risk of a breakdown through the glass layer or between the two field electrodes arranged in the N 1 U can occur.
Außerdem sind statt Mesa-Transistoren oft Transistoren mit planarem oder nahezu planarem Aufbau erwünscht, insbesondere, wenn ein solcher Transistor in eine monolithische, integrierte Schaltung aufgenommen werden soll.In addition, instead of mesa transistors, transistors with a planar or almost planar structure are often used desirable, particularly when such a transistor is incorporated into a monolithic integrated circuit shall be.
Aus der US-PS 34 63 681 ist ein Transistor bekannt, bei dem die Basiszone von einer sie umschließenden und sich bis in die Koilektorzone erstreckenden, mit einer Isolierschicht passivierten Nut umgeben ist. Die Basiszone und die Kollektorzone sind dabei beide homogen dotiert.From US-PS 34 63 681 a transistor is known in which the base zone of a surrounding and extending into the Koilektorzone, with a Insulating layer is surrounded passivated groove. The base zone and the collector zone are both homogeneously doped.
Aus der US-PS 37 72 577 ist ein Transistor bekannt, wobei die Basiszone von einer mit Isoliermaterial ausgefüllten Nut umringt ist, wobei die Kollektorzone einen an die Basiszone angrenzenden niedrigdotierten Zonenteil und einen darunterliegenden hochdotierten Zonenteil enthält. Die Basiszone ist homogen dotiert und der Boden der Nut befindet sich im niedrigdotierten Kollektorzonen teil.From US-PS 37 72 577 a transistor is known, the base zone of an insulating material Filled groove is surrounded, wherein the collector zone is a low-doped adjoining the base zone Contains zone part and an underlying highly doped zone part. The base zone is doped homogeneously and the bottom of the groove is part of the low-doped collector zones.
Aus »Electro-Technology«, Band 71 (1963) Nr. 6, S. 128 ist ein Planartransistor bekannt, bei dem die Basiszone in einem Oberflächenkanal vom gleichen Leitungstyp endet, der durch eine ringförmige kanalunterbrechende Oberflächenzone des entgegengesetzten Leitungstyps unterbrochen wird. Die Kollektorzone weist einen an die Basiszone grenzenden niedrigdotierten Zonenteil und einen darunterliegenden hochdotierten Zonenteil auf.From "Electro-Technology", Volume 71 (1963) No. 6, p. 128, a planar transistor is known in which the Base zone ends in a surface channel of the same conductivity type, which is interrupted by an annular channel Surface zone of the opposite conductivity type is interrupted. The collector zone has a low-doped zone part adjoining the base zone and a highly-doped one below it Zone part on.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 so auszubilden, daß sich entlang der Vertiefung keine Inversionsschicht bilden kann und zum Passivieren des an die Oberfläche tretenden Randes des Kollektor-Basis-Übergangs keine aufwendigen Mittel erforderlich sind, und der scheibenförmige Halbleiterkörner eine nahezu ebene Oberfläche aufweist.The invention is based on the object of a semiconductor component according to the preamble of the claim 1 to be designed so that no inversion layer can form along the recess and for Passivation of the edge of the collector-base transition that comes to the surface does not require any costly means are required, and the disk-shaped semiconductor grain has an almost flat surface.
Diese Aufgabe wird nach der Erfindung durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale eines Halbleiterbauelementes nach dem Oberbegriff dieses Anspruchs gelöst.This object is achieved according to the invention by those specified in the characterizing part of claim 1 Features of a semiconductor component achieved according to the preamble of this claim.
Bei dem Transistoraufbau des Halbleiterbauelements nach der Erfindung kann zum Passivieren des Kollektor-Basisübergangs die Nut mit einem beliebigen dielektrischen Material überzogen werden, ohne daß dieses Material negative elektrische Ladung zu enthalten braucht; wenn erwünscht, kann sogar positiv aufgeladenes Material verwendet werden. Dieses ist möglich, da beim Transistoraufbau des Halbleiterbauelements nach der Erfindung die Oberflächenfeldstärke noch stärker herabgesetzt wird als bei dem aus der -. GB-PS 10 98 760 bekannten Transistor.In the transistor structure of the semiconductor component according to the invention can be used to passivate the Collector-base junction, the groove can be coated with any dielectric material without this material must contain a negative electric charge; if desired, it can even be positive charged material can be used. This is possible because of the transistor structure of the semiconductor component according to the invention, the surface field strength is reduced even more than that from the -. GB-PS 10 98 760 known transistor.
Bei dem Transistoraufbau des Halbleiterbauelements nach der Erfindung ist nämlich bei der höchstzulässigen Kollektor-Basisspannung der niedriger dotierte zweite Teil der Basiszone auch neben der Emitterzone inIn the transistor structure of the semiconductor component according to the invention, the maximum permissible Collector base voltage of the lower doped second part of the base zone also next to the emitter zone in
> seitlicher Richtung vom Rand der Nut her bis zum höher dotierten ersten Teil der Basiszone völlig an Ladungsträgern verarmt. Die Spannung verteilt sich dabei über der Oberfläche der Basiszone zwischen dem Basis-Kollektorübergang und dem Übergang zwischen dem> Lateral direction from the edge of the groove up to the higher doped first part of the base zone is completely depleted of charge carriers. The tension is distributed over the surface of the base zone between the base-collector junction and the junction between the
> höher dotierten ersten und dem niedriger dotierten zweiten Teil der Basiszone. Bei dem aus Fig. 4 der GB-PS 10 98 760 bekannten Transistor dehnt sich zwar die Verarmungszone unter der Emitterzone zunächst bis zum höher dotierten Basiszonenteil und dann weiter> more highly doped first and the less doped second part of the base zone. In the case of FIG. 4 of the GB-PS 10 98 760 known transistor, although the depletion zone under the emitter zone initially expands up to the more highly doped base zone part and then further
' in die Koilektorzone aus. Daß bei der höchstzulässigen Spannung sich die Verarmungszone auch neben der Emitterzone in seitlicher Richtung von der Nut her bis an den Übergang zwischen dem höher und dem niedriger dotierten Basiszonenteil erstrecken soll und damit die Oberflächenfeldstärke zusätzlich herabgesetzt werden kann, ist aber dieser GB-PS nicht zu entnehmen.'into the Koilektorzone. That with the highest permissible The depletion zone is also tensioned next to the emitter zone in a lateral direction from the groove up to should extend to the transition between the higher and lower doped base zone part and so that the surface field strength can be additionally reduced, however, this GB-PS is not to remove.
Ausgestaltungen des Halbleiterbauelements nach der Erfindung sind in den Ansprüchen 2 bis 10 angegeben.Refinements of the semiconductor component according to the invention are specified in claims 2 to 10.
Eine Weiterbildung der Erfindung bezieht sich auf das Herstellen eines Halbleiterbauelementes nach der Erfindung und besteht in der im Anspruch 11 angegebenen Verfahrensausbildung.A development of the invention relates to the production of a semiconductor component according to the Invention and consists in the process development specified in claim 11.
Bei diesem Verfahren zum Herstellen eines Halbleiterbauelements ist es von Bedeutung, daß der epitaktische Aufwachsvorgang zwischen dem Aufwachsen von N- und dem Aufwachsen von P-Ieitendem Material nicht unterbrochen wird, weil sich bei einer derartigen Unterbrechung Verunreinigungen auf der Oberfläche ablagern können, die beim weiteren Aufwachsen zu Gitterstörungen führen, gerade an den Stellen, an denen die Feldstärke maximal wird, und dies eine Herabsetzung der Durchschlagspannung zur Folge haben würde. Am Anfang des epitaktischep Aufwachsvorgangs spielt dies keine Rolle, weil Dotierungsstoff aus dem hochdotierten Halbleitersubstrat während des Aufwachsvorgangs in die aufwachsende niedriger dotierte Kollektorschicht eindiffundiert, so daß die Gitterfehler, die auf der ursprünglichen Substratoberfläche entstanden sind, in einem praktisch feldfreien Grenzgebiet der Kollektorschicht zu liegen kommen.In this method of manufacturing a semiconductor device, it is important that the epitaxial growth process between the growth of N conductors and the growth of P conductors Material is not interrupted, because with such an interruption impurities on the Surface can deposit, which lead to grid disturbances during further growth, especially on the Places at which the field strength is at its maximum, and this leads to a reduction in the breakdown voltage would have. At the beginning of the epitaxial growth process, this does not matter because it is a dopant from the highly doped semiconductor substrate during the growing process in the growing lower doped collector layer diffuses in, so that the lattice defects that appear on the original substrate surface have arisen, come to lie in a practically field-free border area of the collector layer.
Ein Ausführungsbeispiel des Halbleiterbauelements nach der Erfindung und des Verfahrens zu seiner Herstellung sind anhand der Zeichnung im folgenden näher erläutert. Es zeigtAn embodiment of the semiconductor component according to the invention and the method for it Production are explained in more detail below with reference to the drawing. It shows
Fig. 1 schematisch im Querschnitt ein Halbleiterbauelement nach der Erfindung, undFig. 1 shows schematically in cross section a semiconductor component according to the invention, and
Fig. 2 —5 das Halbleiterbauelement nach Fig. 1 inFIGS. 2-5 show the semiconductor component according to FIG
aufeinanderfolgenden Stufen des Verfahrens zu seiner Herstellung.successive stages of the process for its preparation.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei u. a. die Abmessungen in der Dickenrichtung der Deutlichkeit halber übertrieben groß dargestellt sind. Gleiche Teile sind mit den gleichen Bezugsziffern bezeichnet. Halbleiterzonen vom gleichen Leitungstyp sind in derselben Richtung schraffiert.The figures are drawn schematically and not to scale, whereby inter alia. the dimensions in the Thickness direction are shown exaggerated for the sake of clarity. Same parts are with the the same reference numerals. Semiconductor regions of the same conductivity type are in the same direction hatched.
F i g. 1 zeigt schematisch im Querschnitt einen Halbleiterkörper 1, in diesem Beispiel aus Silicium, in dem ein Hochspannungstransistor gebildet ist. Der Hochspannungstransistor enthält eine an eine praktisch ebene Oberfläche 2 des Halbleiterkörpers grenzende Emitterzone 3 von einem ersten Leitungstyp, vorzugsweise, wie im vorliegenden Beispiel, vom N-Leitungstyp. Weiter enthält der Hochspannungstransistor eine an die ebene Oberfläche 2 grenzende P-Ieitende Basiszone 4,5, die die Emitterzone 3 völlig umgibt und mit dieser einen an der ebenen Oberfläche 2 endenden ersten PN-Übergang 6 bildet, sowie eine an die Basiszone grenzende N-Ieitende Kollektorzone 7,8, die mit der Basiszone 4,5 einen zweiten praktisch parallel zu der ebenen Oberfläche 2 verlaufenden PN-Übergang 9 bildet. Dabei enthält die Basiszone 4, 5 einen höher dotierten ersten Teil 4, der die Emitterzone 3 völlig umgibt und mit dieser den PN-Übergang 6 bildet, und einen niedriger dotierten zweiten Teil 5 mit einer praktisch homogenen Dotierungskonzentration, der an die Kollektorzone 7,8 grenzt und mit dieser den zweiten PN-Übergang 9 bildet. Die beiden Teile 4 und 5 der Basiszone bilden miteinander einen an der ebenen Oberfläche 2 endenden Übergang 10. In der ebenen Oberfläche 2 ist weiter eine Vertiefung 11 vorgesehen, die die Basiszone 4, 5 völlig umgibt und den zweiten PN-Übergang 9 schneidet.F i g. 1 shows schematically in cross section a semiconductor body 1, in this example made of silicon, in FIG which a high voltage transistor is formed. The high voltage transistor contains one to one practically flat surface 2 of the semiconductor body bordering emitter zone 3 of a first conductivity type, preferably, as in the present example, of the N conductivity type. The high voltage transistor also contains one to the flat surface 2 bordering P-conductive base zone 4,5, which completely surrounds the emitter zone 3 and with this a first PN junction ending on the flat surface 2 6 forms, as well as an N-conductive collector zone 7, 8 adjoining the base zone, which is connected to the base zone 4, 5 forms a second PN junction 9 running practically parallel to the flat surface 2. Included the base zone 4, 5 contains a more highly doped first part 4 which completely surrounds the emitter zone 3 and with it the PN junction 6 forms, and a lower doped second part 5 with a practically homogeneous Doping concentration that adjoins the collector zone 7, 8 and with this the second PN junction 9 forms. The two parts 4 and 5 of the base zone together form one on the flat surface 2 ending transition 10. In the flat surface 2, a recess 11 is also provided, which the base zone 4, 5 completely surrounds and intersects the second PN junction 9.
Die Kollektorzone 7, 8 enthält einen praktisch homogen und niedriger dotierten ersten Teil 7, in diesem Beispiel in Form einer epitaktischen Schicht, der mit dem zweiten Teil 5 der Basiszone 4, 5 den zweiten PN-Übergang 9 bildet, und einen zweiten höher dotierten Teil 8, der mit dem ersten Teil 7 der Kollektorzone einen praktisch parallel zu der ebenen Oberfläche 2 verlaufenden Übergang 12 bildet. Die genannte Vertiefung 11 wird durch eine mit einem elektrisch isolierenden Material 13 überzogene und in einiger Entfernung vom ersten Teil 4 der Basiszone 4,5 angeordnete Nut 11 gebildet, die die N-Ieitende epitaktische Schicht 7 durchschneidet und sich bis in den höher dotierten zweiten Teil 8 der Kollektorzone 7, 8 erstreckt, wobei die Dotierung dieses zweiten Teiles 8 derart hoch ist. daß der Boden der Nut 11 eine genügend hohe Dotierung aufweist, um die Bildung einer Inversionsschicht im Boden der Nut 11 zu vermeiden.The collector zone 7, 8 contains a practically homogeneous and less doped first part 7, in this example in the form of an epitaxial layer, which with the second part 5 of the base zone 4, 5 the second PN junction 9 forms, and a second, more highly doped part 8, which is connected to the first part 7 of the Collector zone forms a transition 12 running practically parallel to the flat surface 2. the called recess 11 is covered by an electrically insulating material 13 and in some distance from the first part 4 of the base zone 4.5 arranged groove 11 is formed which the N-Ieitende epitaxial layer 7 cuts through and extends into the more highly doped second part 8 of the collector zone 7, 8 extends, the doping of this second part 8 is so high. that the bottom of the groove 11 is a sufficient has high doping in order to avoid the formation of an inversion layer in the bottom of the groove 11.
Der Hochspannungstransistor weist aufgrund seines Aufbaus eine sehr hohe Kollektor-Basis-Durchschlagspannung auf, trotz der Tatsache, daß die Neigung der Abschrägung des Kollektor-Basis-Übergangs 9 an der Stelle der Nut 11 me'stens ungünstig ist. So ist in diesem Beispiel die Dotierung des Teiles 5 der Basiszone 4, 5 höher als die des Teiles 7 der Kollektorzone 7,8, so daß der spitze Winkel im Teil 5 der Basiszone liegt, während bei einem günstigen Abschrägungswinkel der spitze Winkel nicht im Teil 5 der Basiszone, sondern im niedriger dotierten Teil 7 der Kollektorzone 7,8 liegen würde. Das Halbleiterbauelement nach der Erfindung ist daher von besonderem Interesse für den Fall, daß der erste niedriger dotierte Teil 7 der Kollektorzone 7, 8Due to its structure, the high-voltage transistor has a very high collector-base breakdown voltage on, despite the fact that the slope of the bevel of the collector-base junction 9 at the Place of the groove 11 is mostly unfavorable. So is in this one Example, the doping of part 5 of the base zone 4, 5 higher than that of part 7 of the collector zone 7.8, so that the acute angle lies in part 5 of the base zone, while with a favorable bevel angle the acute angle Angle is not in part 5 of the base zone, but rather in the lower doped part 7 of the collector zone 7, 8 would. The semiconductor component according to the invention is therefore of particular interest in the event that the first, less doped part 7 of the collector zone 7, 8
eine niedrigere Dotierung als der zweite niedriger dotierte Teil 5 der Basiszone 4,5 aufweist.has a lower doping than the second, less doped part 5 of the base zone 4, 5.
Ein sehr wichtiger Vorteil des Halbleiterbauelements nach der Erfindung ist auch, daß ohne zusätzliche Maßnahmen oder Herstellungsschritte eine Kanalunterbrecherzone an dem hochdotierten Boden der Nut erhalten wird, wodurch ein unerwünschter Weg erhöhter Leitfähigkeit zu dem Rande der Halbleiterscheibe verhindert wird.A very important advantage of the semiconductor component according to the invention is that without additional Measures or manufacturing steps a channel interrupter zone on the highly doped bottom of the groove is obtained, thereby creating an undesirable path of increased conductivity to the edge of the semiconductor wafer is prevented.
Im hier beschriebenen Beispiel ist die Dotierung des zweiten Teiles 5 der Basiszone 4, 5 derart, daß bei der höchstzulässigen Kollektor-Basis-Spannung die Teile 5 und 7 beide praktisch in ihrer ganzen Dicke an Ladungsträgern erschöpft sind. Dazu weist der zweite niedriger dotierte Teil 5 der Basiszone 4, 5 neben dem ersten höher dotierten Teil 4 zwischen der ebenen Oberfläche 2 und dem zweiten PN-Übergang (dem Kollektor-Basis-Übergang 9) eine Gesamtdotierung von höchstens 3 · 10'2 Atomen/cm2 und vorzugsweise, wie im vorliegenden Beispiel, von 1,5 · 1012 Atomen/ cm2, auf. In diesem Falle wird die ganze Basis-Kollektor-Spannung an der ebenen Oberfläche 2 und an der Wand 14 der Nut 11 praktisch zwischen den Punkten ßund C (siehe Fig. 1), also über eine große Länge entlang der Oberfläche, statt zwischen den Punkten A und B aufgenommen, wie dies bei vielen bekannten Transistoren der Fall ist. Dadurch ist die Oberflächenfeldstärke überall verhältnismäßig niedrig, derart, daß nach einer bevorzugten Ausführungsform die Nut 11 mit einer Glasschicht überzogen sein kann, in die praktisch keine elektrischen Ladungen (in Form von Ionen) eingebaut sind. Die Nut 11 kann sogar mit einem dielektrischen Material mit positiver elektrischer Ladung, z. B. mit einer thermisch angewachsenen Siliciumoxidschicht, überzogen sein. Dies ist ein wesentlicher Vorteil, weil Glasschichten mit eingebauter negativer Ladung, die bei bekannten Transistoren meist erforderlich sind, sich schwer herstellen lassen und außerdem bei Temperaturen oberhalb etwa 120°C ihre Ladung völlig oder teilweise verlieren.In the example described here, the doping of the second part 5 of the base zone 4, 5 is such that at the maximum permissible collector-base voltage, the parts 5 and 7 are both practically exhausted in their entire thickness of charge carriers. For this purpose, the second, less doped part 5 of the base zone 4, 5, in addition to the first, more highly doped part 4 between the flat surface 2 and the second PN junction (the collector-base junction 9), has a total doping of at most 3 · 10 2 atoms / cm 2 and preferably, as in the present example, of 1.5 · 10 12 atoms / cm 2 . In this case, the entire base-collector voltage on the flat surface 2 and on the wall 14 of the groove 11 is practically between the points β and C (see FIG. 1), i.e. over a large length along the surface, instead of between the points A and B were added, as is the case with many known transistors. As a result, the surface field strength is relatively low everywhere, such that, according to a preferred embodiment, the groove 11 can be covered with a glass layer in which practically no electrical charges (in the form of ions) are built. The groove 11 can even be made of a dielectric material with positive electrical charge, e.g. B. be coated with a thermally grown silicon oxide layer. This is an essential advantage because glass layers with built-in negative charge, which are usually required in known transistors, are difficult to produce and, moreover, lose their charge completely or partially at temperatures above about 120 ° C.
Verschiedene bevorzugte Ausführungsformen des Halbleiterbauelements führen zu einer optimalen Kollektor-Basis-Durchschlagspannung. So ist vorzugsweise der zweite PN-Übergang 9 in einem Abstand von der ebenen Oberfläche 2 gelegen, der mehr als das Zweifache des Abstandes des Übergangs 10 zwischen den Teilen 4 und 5 der Basiszone 4, 5 von der ebenen Oberfläche 2 beträgt. Im beschriebenen Beispiel beträgt der Abstand des Übergangs 9 von der Oberfläche 25 μίτι und der Abstand des Übergangs 10 von der Oberfläche 10 μίτι, so daß diese Bedingung erfüllt ist.Various preferred embodiments of the semiconductor component lead to an optimal one Collector base breakdown voltage. The second PN junction 9 is preferably at a distance of the flat surface 2 located, which is more than twice the distance of the transition 10 between the parts 4 and 5 of the base zone 4, 5 from the flat surface 2. In the example described, the distance of the transition 9 from the surface 25 μίτι and the distance of the transition 10 from the surface 10 μίτι, so that this condition is met.
Nach einer anderen bevorzugten Ausführungsform ist, um eine möglichst niedrige Überfiächenfeidstärke zu erhalten, der Abstand zwischen dem Rand der Nut 11 und dem ersten Teil 4 der Basiszone 4,5, in einer zu der ebenen Oberfläche 2 parallelen Richtung gemessen, wenigstens gleich der Dicke des ersten Teiles 7 der Kollektorzone 7, 8. In diesem Beispiel ist der Abstand zwischen dem Rand der Nut 11 und dem Teil 4 der Basiszone 200 μΐη und beträgt die Dicke des Teiles 7 der Kollektorzone 45 μπι, so daß auch diese Bedingung erfüllt ist.According to another preferred embodiment, the lowest possible surface field strength is to be achieved obtained, the distance between the edge of the groove 11 and the first part 4 of the base zone 4,5, in one to the flat surface 2 measured parallel direction, at least equal to the thickness of the first part 7 of the Collector zone 7, 8. In this example, the distance between the edge of the groove 11 and the part 4 is the Base zone 200 μΐη and is the thickness of the part 7 of the Collector zone 45 μπι, so that this condition is also met.
Um eine sehr hohe Durchschlagspannung zu erhalten, soll auch die Dotierung des niedriger dotierten Kollektorzonenteiles 7 unterhalb einer bestimmten Grenze bleiben und vorzugsweise höchstens 2 · 1014 Dotierungsatome/cm3 betragen. In diesem Beispiel beträgt diese Dotierung 1,5 - 10M Atome/cm3 und ist dieIn order to obtain a very high breakdown voltage, the doping of the less doped collector zone part 7 should also remain below a certain limit and should preferably be at most 2 · 10 14 doping atoms / cm 3 . In this example, this doping is 1.5-10 M atoms / cm 3 and is the
Kollektor-Basis-Durchschlagspannung mehr als 1000 V. Die Dotierung des Teiles 4 der Basiszone, der dazu dient, den Durchgriff der Erschöpfungszone des Kollektor-Basis-Übergangs durch die Basiszone 4, 5 hindurch zu verhindern, und zugleich die Basiskontaktzone bildet, beträgt etwa 10" Atome/cm1 (der Flächenwiderstand, an der Oberfläche gemessen, beträgt 50 Ω pro Quadrat).Collector-base breakdown voltage more than 1000 V. The doping of part 4 of the base zone, which serves to prevent penetration of the exhaustion zone of the collector-base junction through the base zone 4, 5, and at the same time forms the base contact zone, is approximately 10 "atoms / cm 1 (the sheet resistance, measured on the surface, is 50 Ω per square).
Die Bildung einer P-Icitenden Inversionsschicht im Boden der Nut 11, die bei dem Halbleiterbauelement nach der Erfindung vermieden wird, verhindert eine etwaige Verbindung der Basiszone 4, 5 über einen ununterbrochenen P-leitenden Kanal mit dem Randteil 5A der Basisschicht und mit der elektrisch nicht zuverlässigen Randfläche der Halbleiterscheibe. Daher beträgt vorzugsweise die Dotierung des zweiten höher dotierten Teiles 8 der Kollektorzone 7, 8 an der Stelle des Bodens der Nut 11 mindestens 5 · 10" Atome/cmJ. In diesem Beispiel ist diese Dotierung etwa 5 · 1018 Atome/cm3 und dies genügt für die Bildung einer zweckmäßigen Kanalunterbrecherzone reichlich.The formation of a P-conductive inversion layer in the bottom of the groove 11, which is avoided in the semiconductor component according to the invention, prevents a possible connection of the base zone 4, 5 via an uninterrupted P-conductive channel with the edge part 5A of the base layer and not electrically reliable edge surface of the semiconductor wafer. The doping of the second, more highly doped part 8 of the collector zone 7, 8 at the location of the bottom of the groove 11 is therefore preferably at least 5 × 10 7 "atoms / cm J. In this example, this doping is about 5 × 10 18 atoms / cm 3 and this is amply sufficient for the formation of a suitable channel breaker zone.
Der Innendurchmesser der Nut II beträgt etwa 3000 μΐη und die Breite der Nut 11 ist etwa 250 μπι. Die ringförmige Nut 11 ist im vorliegenden Beispiel kreisförmig, aber kann auch eine andere Form aufweisen und z. B. quadratisch oder rechteckig sein und vorzugsweise abgerundete Ecken haben. Die Emitter- und die Basiszone sind über Fenster in der Oxidschicht 13 von Metallschichten 15 und 16 kontaktiert. Die Kollektorzone 7, 8 ist an der unteren Oberfläche der Halbleiterscheibe von einer Metallschicht 17 kontaktiert. The inner diameter of the groove II is about 3000 μm and the width of the groove 11 is about 250 μm. the annular groove 11 is circular in the present example, but can also have another shape have and z. B. be square or rectangular and preferably have rounded corners. The emitter and the base zone are contacted by metal layers 15 and 16 via windows in the oxide layer 13. the A metal layer 17 makes contact with the collector zone 7, 8 on the lower surface of the semiconductor wafer.
Das beschriebene Halbleiterbauelement kann vorteilhaft wie folgt hergestellt werden. Es wird (siehe F i g. 2) von einem hochdotierten N-leitenden Siliciumsubstrat 8 mit einer Dotierung von etwa 5 · 10"* Atomen/cm3 und einer Dicke von etwa 200 μΐη ausgegangen. Darauf werden nacheinander, ohne daß die Siliciumscheibe aus der Anlage entfernt wird, eine etwa 60 μιη dicke N-leitende Schicht 7 und eine etwa 25 μηι dicke P-leitende Schicht 5 epitaktisch z. B. durch thermische Zersetzung von SiCU unter Verwendung von zur Herstellung von Halbleiterbauelementen allgemein bekannten epitaktischen Anwachsverfahren abgelagert. Die N-leitende Schicht 7 weist vorzugsweise eine Dotierung von höchstens 2 · 1014 Atomen/cm3, in diesem Beispiel von 1,5 · 1014 Atomen/cm3, auf. Die P-leitende Schicht 5 weist in diesem Beispiel eine Dotierung von 5 ■ 1014 Atomen/cm3 auf. Damit ist die beschichtete Siliciumscheibe nach F i g. 2 erhalten.The semiconductor component described can advantageously be produced as follows. It is assumed (see FIG. 2) from a highly doped N-conductive silicon substrate 8 with a doping of about 5 · 10 "* atoms / cm 3 and a thickness of about 200 μm the system is removed, an approximately 60 μm thick N-conductive layer 7 and an approximately 25 μm thick P-conductive layer 5 are deposited epitaxially, for example by thermal decomposition of SiCU using epitaxial growth processes that are generally known for the production of semiconductor components N-conductive layer 7 preferably has a doping of at most 2 · 10 14 atoms / cm 3 , in this example 1.5 · 10 14 atoms / cm 3. The P-conductive layer 5 in this example has a doping of 5 × 10 14 atoms / cm 3. The coated silicon wafer according to FIG. 2 is thus obtained.
Die Oberfläche der P-leitenden Schicht 5 wird dann z, B. durch thermische Oxidation mit einer Siliciumoxidschicht 20 versehen, wonach unter Verwendung eines bekannten photolithographischen Ätzverfahrens in einem Teil der Oberfläche und über einen Teil der Dicke der P-leitenden zweiten Schicht 5 durch Diffusion Dotierungsatome zur Bildung eines höher dotierten P-leitenden Basisgebietes 4 (z. B. durch Eindiffusion von Bor) und einer in diesem Teil 4 der Basiszone 4, 5 liegenden N-leitenden Emitterzone 3 (z. B. durch Eindiffusion von Phosphor) eingebracht werden. Während dieser Diffusion werden die gebildeten Dotierungszonen 3 und 4 mit einer Siliciumoxidschicht überzogen. Die Siüciumoxidschicht 20 wird in diesem Beispiel Her Einfachheit halber überall mit der gleichen Dicke dargestellt, obgleich dies nicht der Fall zu sein braucht Die Siliciumoxidschicht 20 kann auch nach der Bildung der Dotierungszonen 3 und 4 völlig entfernt undThe surface of the P-type layer 5 is then, for example, by thermal oxidation with a silicon oxide layer 20 provided, after which using a known photolithographic etching process in part of the surface and over part of the thickness of the P-type second layer 5 by diffusion Doping atoms to form a more highly doped P-conducting base region 4 (e.g. by diffusing in Boron) and an N-conducting emitter zone 3 (e.g. through Diffusion of phosphorus) can be introduced. During this diffusion, the doping zones formed are 3 and 4 covered with a silicon oxide layer. The Siüciumoxidschicht 20 is in this Example for the sake of simplicity shown everywhere with the same thickness, although this is not to be the case The silicon oxide layer 20 can also be completely removed and after the formation of the doping zones 3 and 4
durch eine neue Siliciumoxidschicht 20 ersetzt werden. Der erhaltene Schichten- und Zonenaufbau der Siliciumscheibe ist in F i g. 3 dargestellt.be replaced by a new silicon oxide layer 20. The layer and zone structure of the silicon wafer obtained is shown in FIG. 3 shown.
Dann wird, ebenfalls unter Verwendung eines ) bekannten allgemein üblichen photolithographischen Ätzverfahrens, in der Oberfläche der Siliciumscheibe in einiger Entfernung von dem höher dotierten P-leitenden Teil 4 der Basiszone eine Nut 11 gebildet, die dieses Teil 4 umgibt und sich bis in das Siliciumsubstrat 8 ) erstreckt, und dann die Nut 11 mit einer Glasschicht 13 überzogen. Diese Glasschicht 13 kann auf beliebige Weise gebildet werden und braucht keine eingebauten elektrischen Ladungen (in Form von Ionen) zu enthalten. Die Glasschicht 13 kann z. B. durch > thermische Oxidation erhalten werden, in welchem Falle eine gewisse Wiederverteilung der Dotierungsstoffe im Halbleiterkörper berücksichtigt werden muß. Auch kann die Glasschicht 13 auf bekannte Weise durch das Aufdampfen von Siliciumoxid auf pyrolytischem Wege oder mit Hilfe von Elektrophorese oder aber durch die Anbringung und anschließende Sinterung einer Glasmasse gebildet werden. ]e nach dem angewandten Verfahren wird die Nut 11 mehr oder weniger mit Glas ausgefüllt werden. Schließlich werden in der Siliciumoxidschicht 20 öffnungen für die Kontaktelektroden angebracht, die Metallisierung zur Bildung der Kontaktelektroden vorgenommen, und der Transistoraufbau mit einer Umhüllung versehen.Then, also using a) known common photolithographic Etching process, in the surface of the silicon wafer at some distance from the more highly doped P-conductive Part 4 of the base zone formed a groove 11 that this Part 4 surrounds and extends into the silicon substrate 8), and then the groove 11 with a glass layer 13 overdrawn. This glass layer 13 can be formed in any way and does not need built-in ones to contain electrical charges (in the form of ions). The glass layer 13 can, for. B. by > Thermal oxidation can be obtained, in which case a certain redistribution of the dopants in the semiconductor body must be taken into account. The glass layer 13 can also be produced in a known manner by the vapor deposition of silicon oxide on pyrolytic Ways or with the help of electrophoresis or by attachment and subsequent sintering a glass mass are formed. ] e according to the method used, the groove 11 is more or less filled with glass. Finally, openings for the Contact electrodes attached, made the metallization to form the contact electrodes, and the Provided the transistor structure with a casing.
Es ist wichtig, zu bemerken, daß während der darauffolgenden Behandlungen bei hoher Temperatur die niedrigdotierte N-leitende Schicht 7 durch Ausdiffusion von Donatoren aus dem hochdotierten N-leitenden Halbleitersubstrat 8 endgültig eine Dicke von 45 μπι erhält. Dabei kommen die ursprünglich an der Trennfläche zwischen dem Halbleitersubstrat 8 und der Schicht 7 entstandenen Gitterfehler innerhalb eines hochdotierten N-leitenden, an das hochdotierte Halbleitersubstrat 8 angrenzenden Gebietes der Schicht 7 zu liegen, in dem praktisch kein elektrisches Feld vorhanden ist, so daß diese Gitterfehler dort unschädlich sind. Dadurch, daß ohne Unterbrechung nacheinander die epitaktischen Schichten 7 und 5 gebildet werden, treten an der Trennfläche 9 zwischen diesen zwei Schichten praktisch keine Gitterfehler auf.It is important to note that during subsequent high temperature treatments the lightly doped N-conductive layer 7 by outdiffusion of donors from the highly doped N-conductive Semiconductor substrate 8 finally has a thickness of 45 μπι receives. The originally come at the interface between the semiconductor substrate 8 and the Layer 7 resulting lattice defects within a highly doped N-conductive, on the highly doped semiconductor substrate 8 to lie adjacent area of the layer 7, in which practically no electric field is present, so that these lattice defects are harmless there. Thereby one after the other without interruption the epitaxial layers 7 and 5 are formed occur at the interface 9 between these two Layers practically no lattice defects.
Statt eines NPN-Transistors kann das Halbleiterbauelement auch einen PNP-Transistor enthalten. Der niedriger dotierte Teil der Basiszone kann statt durch eine epitaktische Schicht auch durch eine diffundierte Schicht mit einem sehr flachen Diffusionsprofil, die durch z. B. Diffusion von Aluminium erhalten wird, gebildet werden. Der niedriger dotierte Teil der Kollektorzone kann statt durch eine epitaktische Schicht auch durch das Ausgangsmaterial einer Halbleiterscheibe gebildet werden, in der dann der höher dotierte Teil der Kollektorzone ζ. Β. durch Diffusion erzeugt werden kann. Die Randteile 5A des Transistors in Fig. 1, die bei dem beschriebenen Herstellungsverfahren erhalten worden sind, können bei Anwendung anderer Verfahren, bei denen die Schicht 5 nicht über die ganze Oberfläche hinweggebildet wird, entfallen. Weiter können die Teile 5-4 und TA des Transistors in Fig. 1 größtenteils entfallen, indem die Halbleiterscheibe innerhalb der äußeren Wand der Nut 11, aber unter Beibehaltung des kanalunterbrechenden Nutbodens, durchgeschnitten wird. Weiterhin ist es möglich, ein anderes Halbleitermaterial als Silicium, z. B. Germanium oder GaAs, und ein anderes Material als Glas für die Isolierschicht in der Nut zu verwenden.Instead of an NPN transistor, the semiconductor component can also contain a PNP transistor. The lower doped part of the base zone can be replaced by an epitaxial layer by a diffused layer with a very flat diffusion profile, which is formed by z. B. Diffusion of aluminum is obtained. Instead of an epitaxial layer, the lower doped part of the collector zone can also be formed by the starting material of a semiconductor wafer, in which the more highly doped part of the collector zone ζ. Β. can be generated by diffusion. The edge parts 5A of the transistor in FIG. 1, which have been obtained in the production process described, can be omitted when other processes are used in which the layer 5 is not formed over the entire surface. Furthermore, parts 5-4 and TA of the transistor in FIG. 1 can largely be omitted, in that the semiconductor wafer is cut through within the outer wall of the groove 11, but while maintaining the channel-interrupting groove bottom. It is also possible to use a semiconductor material other than silicon, e.g. B. germanium or GaAs, and a material other than glass to use for the insulating layer in the groove.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (11)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE7504990,A NL185484C (en) | 1975-04-28 | 1975-04-28 | SEMICONDUCTOR DEVICE WITH A SEMICONDUCTOR BODY CONTAINING AT LEAST A TRANSISTOR. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2616925A1 DE2616925A1 (en) | 1976-11-11 |
| DE2616925C2 true DE2616925C2 (en) | 1983-04-14 |
Family
ID=19823659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2616925A Expired DE2616925C2 (en) | 1975-04-28 | 1976-04-15 | Semiconductor component and method for its manufacture |
Country Status (11)
| Country | Link |
|---|---|
| JP (1) | JPS51139782A (en) |
| AU (1) | AU497831B2 (en) |
| BE (1) | BE841135A (en) |
| CA (1) | CA1057412A (en) |
| CH (1) | CH600572A5 (en) |
| DE (1) | DE2616925C2 (en) |
| FR (1) | FR2309980A1 (en) |
| GB (1) | GB1541067A (en) |
| IT (1) | IT1064230B (en) |
| NL (1) | NL185484C (en) |
| SE (1) | SE414095B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3030564A1 (en) * | 1980-08-13 | 1982-03-11 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Semiconductor device for high inverse voltages - with outer layer of pn junction enclosed by peripheral zone |
| JPS63253664A (en) * | 1987-04-10 | 1988-10-20 | Sony Corp | Bipolar transistor |
| DE4119904A1 (en) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | SEMICONDUCTOR ARRANGEMENT |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439417B2 (en) * | 1964-07-21 | 1976-09-23 | Siemens AG, 1000 Berlin und 8000 München | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT |
| US3442723A (en) * | 1964-12-30 | 1969-05-06 | Sony Corp | Method of making a semiconductor junction by diffusion |
| US3772577A (en) * | 1972-02-10 | 1973-11-13 | Texas Instruments Inc | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same |
| JPS5026477A (en) * | 1973-07-09 | 1975-03-19 |
-
1975
- 1975-04-28 NL NLAANVRAGE7504990,A patent/NL185484C/en not_active IP Right Cessation
-
1976
- 1976-02-16 SE SE7601693A patent/SE414095B/en unknown
- 1976-04-15 DE DE2616925A patent/DE2616925C2/en not_active Expired
- 1976-04-21 CA CA250,679A patent/CA1057412A/en not_active Expired
- 1976-04-23 GB GB16559/76A patent/GB1541067A/en not_active Expired
- 1976-04-23 CH CH516076A patent/CH600572A5/xx not_active IP Right Cessation
- 1976-04-23 IT IT22641/76A patent/IT1064230B/en active
- 1976-04-26 BE BE166471A patent/BE841135A/en unknown
- 1976-04-26 JP JP51046693A patent/JPS51139782A/en active Granted
- 1976-04-27 AU AU13336/76A patent/AU497831B2/en not_active Expired
- 1976-04-28 FR FR7612536A patent/FR2309980A1/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| CH600572A5 (en) | 1978-06-15 |
| NL185484C (en) | 1990-04-17 |
| SE414095B (en) | 1980-07-07 |
| BE841135A (en) | 1976-10-26 |
| IT1064230B (en) | 1985-02-18 |
| CA1057412A (en) | 1979-06-26 |
| JPS51139782A (en) | 1976-12-02 |
| NL7504990A (en) | 1976-11-01 |
| FR2309980A1 (en) | 1976-11-26 |
| JPS5724933B2 (en) | 1982-05-26 |
| AU1333676A (en) | 1977-11-03 |
| DE2616925A1 (en) | 1976-11-11 |
| NL185484B (en) | 1989-11-16 |
| AU497831B2 (en) | 1979-01-11 |
| FR2309980B1 (en) | 1981-09-18 |
| SE7601693L (en) | 1976-10-29 |
| GB1541067A (en) | 1979-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112016003510B4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE3131727C2 (en) | ||
| DE1295093B (en) | Semiconductor component with at least two zones of opposite conductivity type | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE2241600A1 (en) | HIGH VOLTAGE P-N TRANSITION AND ITS APPLICATION IN SEMICONDUCTOR SWITCHING ELEMENTS, AND THE PROCESS FOR ITS MANUFACTURING | |
| DE1489031B1 (en) | Transistor having a wafer-shaped semiconductor body and method for its manufacture | |
| DE2718449C2 (en) | ||
| DE3048816A1 (en) | BREAKTHROUGH REFERENCE DIODE | |
| DE1810322C3 (en) | Bipolar transistor for high currents and high current amplification | |
| DE2133979C3 (en) | Method for manufacturing a semiconductor device | |
| DE2442810A1 (en) | SEMICONDUCTOR ARRANGEMENT, METHOD OF MANUFACTURING IT, AND CIRCUIT WITH SUCH AN ARRANGEMENT | |
| DE1514855C3 (en) | Semiconductor device | |
| DE2616925C2 (en) | Semiconductor component and method for its manufacture | |
| DE3010986A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2607194C2 (en) | Semiconductor device | |
| EP0361318A2 (en) | Thyristor | |
| DE1764829B1 (en) | PLANAR TRANSISTOR WITH A DISK-SHAPED SEMICONDUCTOR BODY | |
| DE2745300C2 (en) | Mesa semiconductor device | |
| DE2527076A1 (en) | INTEGRATED CIRCUIT COMPONENT | |
| EP0071915A2 (en) | Epitaxial transistor | |
| DE1094886B (en) | Semiconductor arrangement with collector electrode, especially transistor for high frequencies and high power dissipation | |
| DE1965051C2 (en) | Semiconductor component | |
| DE19631872A1 (en) | Micro electronic vertical semiconductor element for e.g. gallium arsenide substrate | |
| DE1489031C (en) | Transistor with a disk-shaped semiconductor body and method for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8181 | Inventor (new situation) |
Free format text: SMULDERS, WALTER HENRICUS MARIA MAGDALA, EINDHOVEN, NL |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |