DE1146290B - Elektronisches Datenverarbeitungssystem - Google Patents

Elektronisches Datenverarbeitungssystem

Info

Publication number
DE1146290B
DE1146290B DEJ21077A DEJ0021077A DE1146290B DE 1146290 B DE1146290 B DE 1146290B DE J21077 A DEJ21077 A DE J21077A DE J0021077 A DEJ0021077 A DE J0021077A DE 1146290 B DE1146290 B DE 1146290B
Authority
DE
Germany
Prior art keywords
register
address
memory
word
memory locations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ21077A
Other languages
English (en)
Inventor
Michael Joseph Mastrianni
John Mc Chord Austin
Armand Eugene Cloutier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1146290B publication Critical patent/DE1146290B/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0748—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a remote unit communicating with a single-box computer node experiencing an error/fault
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0769—Readable error formats, e.g. cross-platform generic formats, human understandable formats
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1612—Error detection by comparing the output signals of redundant hardware where the redundant component is persistent storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0682—Tape device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Meter Arrangements (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

Die Erfindung bezieht sich auf elektronische Datenverarbeitungssysteme, in denen unter Verwendung von sogenannten Aufzeichnungs-Bestimmungsworten ein im Speicher befindlicher Informationsblock auf mehrere Speicherbereiche verteilt bzw. aus mehreren solchen Bereichen zusammengesetzt sein kann. Die Teilung eines Informationsblocks in mehrere Informations-Teilblocks bzw. die Zusammenstellung eines Blocks aus mehreren Teilblocks soll im folgenden kurz als »gestreutes Lesen und Schreiben« bezeichnet werden. Normalerweise wird bei einer als »gestreutes Lesen« bezeichneten Operation eine kurze Reihe aufeinanderfolgender Datenworte aus einer langen Folge solcher Worte, die einen sogenannten Informationsblock bilden, in einen ersten Speicherbereich als Teilblock eingelesen. Dann wird eine zweite kurze Reihe aufeinanderfolgender Worte, die den zweiten Teilblock der langen Wortfolge bilden, in einen zweiten Speicherbereich eingelesen usw. Es werden also in aufeinanderfolgenden Speicherplätzen des langen Informationsblocks gespeicherte Datenworte in aufeinanderfolgende Speicherplätze der Teilblocks entsprechend den Aufzeichnungs-Bestimmungsworten eingelesen, mit Ausnahme des ersten Wortes, das auf einen Wechsel der »gestreuten« Operation folgt und das die Anfangsadresse eines neuen Aufzeichnungs-Bestimmungswortes angibt.
In manchen Fällen ist es jedoch erwünscht, die in aufeinanderfolgenden Speicherplätzen eines Informationsblocks gespeicherten Datenworte, die z.B. irgendwelche Teilebezeichnungen sein können, in kleinere Datenblocks aufzuteilen, in denen jedoch die Datenworte nicht in aufeinanderfolgenden Speicherplätzen eingelesen werden sollen, sondern wo eine bestimmte, beliebig wählbare Anzahl von Speicherplätzen zwischen den Speicherplätzen für zwei Teilebezeichnungen frei bleiben soll, die z. B. der Aufnahme der einer Teilebezeichnung gehörigen Teilnummer, des Preises, der Kosten, des Lieferanten usw. dienen.
Das kann durch wiederholte »gestreute« Operationen erreicht werden, was jedoch eine große Anzahl von Aufzeichnungs-Bestimmungsworten und eine ähnlich große Anzahl von Befehlen für »gestreute« Operationen erfordert.
Dieser Nachteil wird in einem elektronischen Datenverarbeitungssystem, bei dem unter Verwendung sogenannter Aufzeichnungs-Bestimmungsworte ein in aufeinanderfolgenden Speicherplätzen befindlicher Informationsblock in mehrere Informations-Teilblocks für verschiedene Speicherbereiche unterteilt bzw. aus mehreren solchen in verschiedenen Speicherbereichen befindlichen Teilblocks, deren Datenworte ebenfalls in Elektronisches Datenverarbeitungssystem
Anmelder:
International Business Machines Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ.), Sindelfinger Str. 49
Beanspruchte Priorität:
V. St. v. Amerika vom 27. Dezember 1960 (Nr. 76 678)
John Mc Chord Austin, Poughkeepsie, N. Y.,
Armand Eugene Cloutier, Hyde Park, N. Y.,
und Michael Joseph Mastrianni,
Poughkeepsie, N. Y. (V. St. A.),
sind als Erfinder genannt worden
aufeinanderfolgenden Speicherplätzen gespeichert sind, zusammengesetzt werden kann mittels einer Steuerschaltung aus je einem Register zur Aufnahme der Anfangs- und Endadresse eines Speicherbereichs für einen Teilblock, einem Programmregister sowie einer Vergleichsschaltung, dadurch vermieden, daß, um zwischen den Speicherplätzen für jeweils zwei Datenworte eines Teilblocks, die in aufeinanderfolgenden Speicherplätzen des Blocks gespeichert waren, eine beliebig wählbare Anzahl freier Speicherplätze zu haben, ein Register vorgesehen ist, in dem die durch das Aufzeichnungs-Bestimmungswort angegebene gewünschte Anzahl freier Speicherplätze gespeichert ist, um die nach der Übertragung eines Datenwortes der Inhalt des Registers für die Anfangsbzw, laufende Adresse erhöht wird, und daß dieses Register über eine Verriegelungsschaltung sowie das Register zur Aufnahme der Anfangs- bzw. der laufenden Adresse über eine weitere Verriegelungsschaltung mit dem Addierwerk verbunden ist, um die im Register stehende Adresse um den im Register stehenden variablen Betrag zu erhöhen.
Die Erfindung wird im folgenden an Hand eines Ausführungsbeispieles in Verbindung mit den Zeichnungen näher erläutert. Es zeigt
Fig. 1 das Blockschaltbild einer Datenverarbeitungsmaschine gemäß der Erfindung;
309 547/334
Fig. 2 zeigt ein Befehlswort;
Fig. 3 zeigt ein sogenanntes Aufzeichnungs-Bestimmungswort ABW.
Fig. 1 zeigt ein Datenverarbeitungssystem, in dem sogenannte gestreute Lese- und Schreiboperationen ausgeführt werden können. Das heißt, ein Informationssatz kann beim Einlesen in mehrere nicht zusammenhängende Kernspeicherbereiche eingegeben, »gestreut« werden. Analog kann er beim Schreiben aus mehreren nicht zusammenhängenden Speicherbereichen gesammelt werden. Das Datenverarbeitungssystem arbeitet mit gespeichertem Programm und verwendet bestimmte Aufzeichnungs-Bestimmungsworte.
Die Vorzeichenstelle und die Stellen 1-2 des in Fig. 2 gezeigten Befehlswortes geben den Operationscode an. Die Stellen 2-3 sind für das Indexieren vorgesehen. Wenn indexiert wird, geben die Stellen 2-3 die Adresse eines Indexwortes an, das zu dem Adressenteil (Stellen 6-9) des Befehlswortes addiert wird.
Die Stellen 4-5 bezeichnen ein Indexwort, dessen Stellen 2-5 die Adresse eines zusammenhängenden Informationsblocks bilden.
Die Stellen 6-9 geben die Adresse des ersten Aufzeichnungs-Bestimmungswortes an.
Fig. 3 zeigt ein Aufzeichnungs-Bestimmungswort. Die Stellen 0-1 geben die Variante Zahl der Speicherplätze an, die sich zwischen den kleinen Informationsblocks, in die ein zusammenhängender großer Informationsblock aufgeteilt wird, befinden. Die Stellen 2-5 geben die Anfangsadresse und die Stellen 6-9 die Endadresse eines kleinen Informationsblocks an. Ein positives Vorzeichen zeigt an, daß ein weiteres Aufzeichnungs-Bestimmungswort folgt, während ein negatives Vorzeichen das letzte Aufzeichnungs-Bestimmungswort kennzeichnet.
Die Daten- und Befehlsworte sind im 2-aus-5-Code gemäß der folgenden Tabelle dargestellt:
Dezimalwerte 6 3 Bitwerte 1 0
2 X
0 X X X
1 X
2 X X X
3 X X
4 X
5 X X X
6 X X
7 X
8 X X X
9
Daten- und Befehlsworte werden auf verschiedenen in Fig. 1 dargestellten Wegen in dem Datenverarbeitungssystem übertragen. Die Sammelleitung 15 enthält dreiundfünfzig Leitungen, über die ein zehnstelliges Wort einschließlich Vorzeichen parallel während eines Speicherzyklus übertragen wird. Die Adressensammelleitung 40 enthält zwanzig Leitungen, über die eine vierstellige Adresse parallel übertragen wird. Die Sammelleitung 14 umfaßt dreiundfünfzig Leitungen, über die ein Wort parallel zu den internen Registern des Rechners übertragen wird. Einzelne Leitungen dienen gewöhnlich dazu, 2-aus-5-Code dargestellte Ziffern, Steuer- und Taktsignale 211 übertragen.
Die Adressierung des Speichers wird durch die Adressen-Kippstufen 23 gestärkt, in denen eine vierstellige Adresse gespeichert wird, die irgendeinen der 9990 Speicherplätze im Speicher 16 auswählt. Für Befehle, die die vorher erwähnten gestreuten Operationen betreffen, ist ein Programmregister 24 vorgesehen; dasselbe besteht aus einem Vorzeichenregister 25, einem zweistelligen Operationsregister 26, einem zweistelligen Indexregister 27, einem zweistelligen weiteren Indexregister 28 für die Anfangsadresse eines zusammenhängenden Informationsblocks und einem vierstelligen Adressenregister 29. Die Befehle, die gewöhnlich in aufeinanderfolgenden Speicherplätzen im Speicher 16 während einer vorausgehenden Ladeoperation gespeichert werden, werden von einem Eingabegerät, wie z. B. einer Band- oder Karteneinheit, die nicht dargestellt sind, geliefert.
Die Entschlüsselung eines Befehls für eine Routine wird durch die Operationsmatrix 33 bewirkt, die mit den Leitungen 34 und 35 verbunden ist, über die der Operationscode und die Adresseninformation übertragen werden. Die Auswahl der im Speicher befindlichen Befehle erfolgt mittels des Befehlszählers 36, der parallele Verbindungen zu den Adressen-Kippstufen 23 besitzt, die den Befehl im Speicher bezeichnen. Die Adressen-Kippstufen können ebenso durch die Adressensammelleitung 40 und die Schaltung 91 für das Einfügen von Nullen eingestellt werden.
Der Inhalt des Befehlszählers 36 wird gewöhnlich um Eins erhöht durch das Addierwerk 38, das über die Leitungen 37 und 39 mit dem Befehlszähler verbunden ist.
Zu den Steuerschaltungen für gestreutes Schreiben und Lesen gehört das Aufzeichnungs-Bestimmungsregister 51, welches das Vorzeichenregister 73, das Register 101 für die variable Anzahl der Speicherplätze zwischen den kleinen Informationsblocks, das vierstellige Startregister 52 und das vierstellige Stopregister 53 entfacht. Diese Register sind mit den Trommelleitungen 14 und 15 verbunden. Das Startregister 52 ist auch mit der Adressensammelleitung 40 und dem Hauptrechenwerk 103, dem Schalter 54, der Leitung 56, dem Schalter 57 und den Leitungen 58 und 59 verbunden. Das Startregister ist über die Eingabeleitung 65 rückgekoppelt. Das Stopregister 53 besitzt einen Rückkopplungspfad, der aus der Leitung 63, dem Schalter 64 und der Leitung 65 besteht. Das Stopregister 53 ist über den Schalter 94 mit dem Hauptrechenwerk 103 verbunden zur Bestimmung, ob die Startadresse kleiner als die Stopadresse ist.
Eine Vergleichseinheit 60 ist mit Start- und Stopregistern verbunden, um die jeweilige Adresse mit der Stopadresse zu vergleichen. Das Stopregister 53 ist mit der Vergleichseinheit über die Leitung 63, dem Schalter 64 und die Leitung 66 verbunden. Das Startregister 52 ist anfänglich mit der Vergleichseinheit 60 über die Leitungen 58 und 59 sowie den Schalter 57 verbunden. Während der der variablen Anzahl der Speicherplätze zwischen den Informationsblocks entsprechenden Zyklen ist das Startregister 52 mit der Vergleichseinheit 60 über das Addierwerk 103, Leitung 56, Schalter 57 und Leitung 59 verbunden. Wenn die Vergleichseinheit 60 über die Leitung 67 dem Schalter 68 ein Signal zuführt, das Gleichheit anzeigt und dieses Signal mit einem dem Schalter 68 über die Leitung 69 zugeführten Prüfsignal zeitlich zusammenfällt, kann das Prüfsignal den Schalter passieren, um über die Leitung 70 das Vorzeichen des Vorzeichen-
registers 73 zu prüfen. Das Vorzeichenregister, das durch die Eingangsleitung 74 der Sammelleitung 15 gesteuert wird, speichert das Vorzeichen des Aufzeichnungs-Bestimmungswortes.
Die Auswahl der Aufzeichnungs-Bestimmungsworte aus dem Speicher wird durch das vierstellige Adressen-Steuerregister 92 bewirkt, das mit der Adressensammelleitung 40 verbunden ist. Das Adressen-Steuerregister ist auch mit dem Addierwerk 93 verbunden, das jeweils zum eingegebenen Wert eine Eins addiert.
Verschiedene Ladeoperationen sind vor Ausführung irgend einer Programmoperation notwendig. Aufeinanderfolgende Speicherplätze nehmen die Aufzeichnungs-Bestimmungsworte auf. Diese Aufzeichnungs-Bestimmungsworte bestimmen die verschiedenen Bereiche im Speicher, in die die Daten im Falle einer gestauten Leseoperation eingelesen oder aus denen sie im Falle einer gestreuten Schreiboperation gesammelt werden sollen. Die Ladeoperation muß ebenso die Befehle in den Speicher einbringen, die das Hauptprogramm bilden.
Das Programm wird eingeleitet, indem die Anfangsadresse in den Befehlszähler 36 gebracht wird. Der Inhalt des durch den Befehlszähler 36 bezeichneten Speicherplatzes wird über die Sammelleitung 15 in das Programmregister 24 ausgelesen. Währenddessen wird der Inhalt des Befehlszählers 36 um Eins erhöht, um nach der Ausführung des ersten Programmbefehls den Speicher erneut zur Erlangung des nachsten Befehls zu adressieren. Das Programm ist durch die Befehle bestimmt, die sich im allgemeinen in aufeinanderfolgenden Speicherplätzen befinden.
Wenn ein Befehl für eine gestreute Operation in der Programmroutine auftritt, wird er über die Sammelleitung 15 in der gleichen Weise in das Programmregister 24 gegeben wie bei vorausgehenden Befehlsworten. Der Operationsteil, die Vorzeichenstelle, die Stellen 0 und 1 werden unmittelbar durch die Operationsmatrix 33 zur Einleitung der gestreuten Operation ausgewertet.
Zur Ausführung des Befehls für die gestreute Operation wird die Adresseninformation umgeordnet. Das Ergebnis dieser Umordnung ist folgendes:
Die Adresse des zusammenhängenden Informationsblocks befindet sich im Adressenregister 29. Die Adresse des zweiten Aufzeichnungs-Bestimmungswortes befindet sich im Adressen-Steuerregister 92. Das erste Aufzeichnungs-Bestimmungswort befindet sich im Aufzeichnungs-Bestimmungsregister 51.
Die Ausführung der gestreuten Operation geschieht folgendermaßen: Auslesen des Datenwortes aus dem durch das Adressenregister 29 angegebenen Speicherplatz in das arithmetische Register 104. Erhöhen des Inhaltes des Adressenregisters 29 um Eins. Speichern der Arbeitsadresse des Datenwortes (arithmetisches Register) im Startregister 52. Erhöhen der Arbeitsadresse um den Inhalt des Registers 101, in dem die variable Anzahl der zwischen den kleinen Informationsblocks frei bleibenden Speicherplätze angegeben ist und sogleich mit der Stopadresse (Stopregister 53).
Wiederholen der Ausführung, bis die Arbeitsadresse der Stopadresse gleicht, dann Auslesen des nächsten Befehls in das Programmregister 24 mittels des Befehlszählers 36.
Der Ersatz der in den Stellen 6-9 des Programmregisters befindlichen Adresse des Aufzeichnungs-Bestimmungswortes durch die Adresse des zusammenhängenden Informationsblocks geschieht in drei Stufen:
Übertragungssteuerung 1:
(a) Die Stellen 4-5 des Programmregisters bezeichnen die Adresse eines im Speicher befindlichen Indexwortes. Dieses Indexwort (Stellen 2-5 enthalten die Adresse des zusammenhängenden Informationsblocks) wird in das Aufzeichnungs-Bestimmungsregister gebracht.
(b) Die Adresse des zusammenhängenden Informationsblocks kommt in das Speicherplatzregister.
(c) Die Adresse des ersten Aufzeichnungs-Bestimmungswortes (Programmregister Stellen 6-9) gelangt über die Adressensammelleitung 40 in das Adressen-Steuerregister.
(d) Die Adresse des zusammenhängenden Informationsblocks gelangt aus dem Speicherplatzregister in die Stellen 6-9 des Programmregisters.
Übertragungssteuerung 2:
Die Adresse des ersten Aufzeichnungs-Bestimmungswortes gelangt über die Adressensammelleitung 40 in die Adressen-Kippstufen 23, um das erste Aufzeichnungs-Bestimmungswort in das Aufzeichnungs-Bestimmungsregister einzulesen. Der Inhalt des Adressen-Steuerregisters 92 wird durch das Addierwerk 93 um Eins erhöht und stellt damit die Adresse des zweiten Aufzeichnungs-Bestimmungswortes dar. Die Startadresse im Startregister 52 wird mit der Stopadresse im Stopregister 53 verglichen, um zu bestimmen, ob die Startadresse kleiner oder gleich der Stopadresse ist, indem die Startadresse in regulärer Form und die Stopadresse in komplementärer Form dem Hauptaddierwerk 103 zugeführt wird. Das Fehlen eines Übertragssignals zeigt an, daß die Startadresse kleiner als die Stopadresse ist; ein Übertragssignal zeigt an, daß ein Fehler im Aufzeichnungs-Bestimmungswort vorliegt.
Übertragungssteuerung 3:
Das erste Datenwort wird entsprechend der Adresse des zusammenhängenden Informationsblocks aus dem Speicher ausgelesen und entsprechend der Arbeitsadresse gespeichert. Die Arbeitsadresse wird um den im Register 101 gespeicherten Betrag erhöht und mit der Stopadresse verglichen. Die Durchführung des Befehls verläuft weiter wie oben erklärt, indem aufeinanderfolgende Worte aus dem zusammenhängenden Informationsblock an Speicherplätze gespeichert werden, deren Adressen sich um den durch das Register 101 gegebenen Betrag unterscheiden.
Wenn das erste Datenwort zu dem durch die Startadresse angegebenen Speicherplatz übertragen worden ist, wird die Startadresse im Addierwerk 103 um den im Register 101 gespeicherten Betrag erhöht und stellt damit die Adresse des nächsten Speicherplatzes im Speicher dar, in den das nächste Datenwort eingelesen werden soll. So wird bei jeder Wortübertragung im Speicher die Arbeitsadresse um den Betrag des Registers 101 erhöht. Bei jedem Zyklus findet ein
Vergleich der jeweils erhöhten Adresse mit der Stopadresse statt. Wenn die beiden Adressen gleich sind, findet eine Prüfung des Vorzeichens des Aufzeichnungswortes statt, um zu bestimmen, ob die gestreute Operation an einem anderen Speicherplatz fortgesetzt oder beendet werden soll. Ein positives Vorzeichen zeigt an, daß die Operation unter der Steuerung eines neuen, dem Speicher zu entnehmenden Aufzeichnungs-Bestimmungswortes fortgesetzt werden soll. Ein negatives Vorzeichen gibt das Ende der Streuoperation an.
Wenn das Vorzeichen positiv ist, gibt das Adressen-Steuerregister 32 eine neue Adresse an die Adressen-Kippstufen 23, die das nächste Aufzeichnungs-Bestimmungswort aus dem Speicher aufrufen. Das Adressen-Steuerregister ist mit einem Addierwerk verbunden, durch das die eingegebene Adresse jeweils um Eins erhöht wird.
In der dargestellten bevorzugten Ausführungsform werden Gültigkeitsprüfungen der auf den Sammelleitungen 14 und 15 übertragenen Daten durch die mit 82, 83 bezeichneten Schaltungen vorgenommen. Zugriff zu einem durch die Adressen-Kippstufen 23 bezeichneten Speicherplatz erhält man mittels der Inhibit-Treiberstufen 17, der Leseverstärker und Treiberstufen 18 sowie des Speicher-Pufferregisters 19. Das Speicher-Pufferregister ist mit der Sammelleitung 15 verbunden, um ein vollständiges Wort zu übertragen. Serienmäßig ablaufende arithmetische Operationen bedingen die Schalter 54, 57, 64 und 102. Sie sind im wesentlichen einstellige Pufferregister, die zusammen mit ihren zugehörigen Registern serienmäßig arbeitende Schieberegister bilden, die die Fähigkeit haben, Daten umlaufen zu lassen oder Ziffer für Ziffer zu ändern.

Claims (1)

  1. PATENTANSPRUCH:
    Elektronisches Datenverarbeitungssystem, bei dem unter Verwendung sogenannter Aufzeichnungs-Bestimmungsworte ein in aufeinanderfolgenden Speicherplätzen befindlicher Informationsblock in mehrere Informations-Teilblocks für verschiedene Speicherbereiche unterteilt bzw. aus mehreren solchen in verschiedenen Speicherbereichen befindlichen Teilblocks, deren Datenworte ebenfalls in aufeinanderfolgenden Speicherplätzen gespeichert sind, zusammengesetzt werden kann mittels einer Steuerschaltung aus je einem Register zur Aufnahme der Anfangs- und Endadresse eines Speicherbereichs für einen Teilblock, einem Programmregister sowie einer Vergleichsschaltung, dadurch gekennzeichnet, daß, um zwischen den Speicherplätzen für jeweils zwei Datenworte eines Teilblocks, die in aufeinanderfolgendon Speicherplätzen des Blocks gespeichert waren, eine beliebig wählbare Anzahl freier Speicherplätze zu haben, ein Register (101 in Fig. 1) vorgesehen ist, in dem die durch das Aufzeichnungs-Bestimmungswort angegebene gewünschte Anzahl freier Speicherplätze gespeichert ist, um den nach der Übertragung eines Datenwortes der Inhalt des Registers (52) für die Anfangs- bzw. laufende Adresse erhöht wird, und daß dieses Register (101) über eine Verriegelungsschaltung (102) sowie das Register (52) zur Aufnahme der Anfangs- bzw. der laufenden Adresse über eine weitere Verriegelungsschaltung mit dem Addierwerk (103) verbunden ist, um die im Register (52) stehende Adresse um den im Register (101) stehenden variablen Betrag zu erhöhen.
    Hierzu 1 Blatt Zeichnungen
DEJ21077A 1958-08-29 1961-12-23 Elektronisches Datenverarbeitungssystem Pending DE1146290B (de)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US758063A US2968027A (en) 1958-08-29 1958-08-29 Data processing system memory controls
US758064A US3077579A (en) 1958-08-29 1958-08-29 Operation checking system for data storage and processing machines
US758062A US3197740A (en) 1958-08-29 1958-08-29 Data storage and processing machine
US81961559A 1959-06-11 1959-06-11
US81961459A 1959-06-11 1959-06-11
US81961659A 1959-06-11 1959-06-11
US819729A US2950464A (en) 1958-08-29 1959-06-11 Error detection systems
US78678A US3163850A (en) 1958-08-29 1960-12-27 Record scatter variable
US81627A US3246299A (en) 1958-08-29 1961-01-09 Data processing system
US105645A US3209330A (en) 1958-08-29 1961-04-26 Data processing apparatus including an alpha-numeric shift register

Publications (1)

Publication Number Publication Date
DE1146290B true DE1146290B (de) 1963-03-28

Family

ID=27580923

Family Applications (4)

Application Number Title Priority Date Filing Date
DEI16899A Pending DE1151397B (de) 1958-08-29 1959-08-26 Programmgesteuerte Datenverarbeitungs-anlage mit gespeicherten Unterprogrammen
DEI16900A Pending DE1094496B (de) 1958-08-29 1959-08-26 Anordnung zur Speichersteuerung in Angaben-Bearbeitungssystemen
DEJ16904A Pending DE1151686B (de) 1958-08-29 1959-08-27 Speicherprogrammiertes elektronisches Datenverarbeitungssystem
DEJ21077A Pending DE1146290B (de) 1958-08-29 1961-12-23 Elektronisches Datenverarbeitungssystem

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DEI16899A Pending DE1151397B (de) 1958-08-29 1959-08-26 Programmgesteuerte Datenverarbeitungs-anlage mit gespeicherten Unterprogrammen
DEI16900A Pending DE1094496B (de) 1958-08-29 1959-08-26 Anordnung zur Speichersteuerung in Angaben-Bearbeitungssystemen
DEJ16904A Pending DE1151686B (de) 1958-08-29 1959-08-27 Speicherprogrammiertes elektronisches Datenverarbeitungssystem

Country Status (10)

Country Link
US (7) US2968027A (de)
BE (2) BE582113A (de)
CH (3) CH377131A (de)
DE (4) DE1151397B (de)
FR (1) FR1246227A (de)
GB (4) GB886889A (de)
IN (1) IN69632B (de)
IT (3) IT614744A (de)
NL (7) NL143054B (de)
SE (1) SE308219B (de)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL242717A (de) * 1958-08-29 1900-01-01
US3202970A (en) * 1958-08-29 1965-08-24 Ibm Scatter read/write operation using plural control words
US3202971A (en) * 1958-08-29 1965-08-24 Ibm Data processing system programmed by instruction and associated control words including word address modification
NL257033A (de) * 1959-11-05 1900-01-01
US3259881A (en) * 1959-12-31 1966-07-05 Ibm Computer including error or abnormal condition controlled immediate program interruption
US3238507A (en) * 1960-02-15 1966-03-01 Gen Electric Apparatus for transferring data between non-contiguous memory locations and a data handling means
US3242322A (en) * 1960-02-15 1966-03-22 Gen Electric Error checking apparatus for data processing system
US3144225A (en) * 1960-03-25 1964-08-11 Int Standard Electric Corp Arrangement for evaluating the pulses in railway axle-counting systems
US3202982A (en) * 1960-07-12 1965-08-24 Royal Mcbee Corp Code conversion apparatus
US3311885A (en) * 1960-11-21 1967-03-28 Gen Electric Electronic data processor
US3181119A (en) * 1960-11-30 1965-04-27 Control Data Corp Reading machine output controller responsive to reject signals
US3252144A (en) * 1960-12-30 1966-05-17 Ibm Data processing device
US3228006A (en) * 1961-01-06 1966-01-04 Burroughs Corp Data processing system
US3249927A (en) * 1961-02-13 1966-05-03 Monroe Int Transducer method and apparatus
US3253263A (en) * 1961-04-10 1966-05-24 Ibm Code to voice inquiry system and twospeed multi-unit buffer mechanism
GB938949A (de) * 1961-07-07 1900-01-01
NL283162A (de) * 1961-09-13
NL283852A (de) * 1961-10-06
NL125228C (de) * 1961-12-15 1969-01-15
US3247490A (en) * 1961-12-19 1966-04-19 Sperry Rand Corp Computer memory system
US3202972A (en) * 1962-07-17 1965-08-24 Ibm Message handling system
US3274560A (en) * 1962-09-12 1966-09-20 Ibm Message handling system
US3268649A (en) * 1962-09-19 1966-08-23 Teletype Corp Telegraph message preparation and switching center
BE638436A (de) * 1962-10-15
US3286236A (en) * 1962-10-22 1966-11-15 Burroughs Corp Electronic digital computer with automatic interrupt control
US3248697A (en) * 1962-11-27 1966-04-26 Ibm Error classification and correction system
US3293612A (en) * 1963-03-28 1966-12-20 Rca Corp Data processing
US3376550A (en) * 1963-05-17 1968-04-02 Lear Siegler Inc Code simulator
US3297998A (en) * 1963-06-10 1967-01-10 Beckman Instruments Inc List control
US3297997A (en) * 1963-06-10 1967-01-10 Beckman Instruments Inc List control
US3302181A (en) * 1963-06-17 1967-01-31 Gen Electric Digital input-output buffer for computerized systems
US3380033A (en) * 1963-07-17 1968-04-23 Vyzk Ustav Matemat Stroju Computer apparatus
US3308429A (en) * 1963-11-15 1967-03-07 Bell Telephone Labor Inc Cyclic and multiplication by 2 mod n permutation decoder for systematic codes
US3337849A (en) * 1963-11-26 1967-08-22 Bell Telephone Labor Inc Matrix control having both signal and crosspoint fault detection
GB1054725A (de) * 1964-04-06
US3343134A (en) * 1964-06-26 1967-09-19 Ibm Multiple section retrieval system
US3344402A (en) * 1964-06-26 1967-09-26 Ibm Multiple section search operation
US3350693A (en) * 1964-06-26 1967-10-31 Ibm Multiple section transfer system
GB1096617A (en) * 1964-11-16 1967-12-29 Standard Telephones Cables Ltd Data processing equipment
US3356996A (en) * 1965-01-07 1967-12-05 Scient Data Systems Inc Data transfer system
US3333253A (en) * 1965-02-01 1967-07-25 Ibm Serial-to-parallel and parallel-toserial buffer-converter using a core matrix
US3384875A (en) * 1965-09-27 1968-05-21 Ibm Reference selection apparatus for cross correlation
US3312954A (en) * 1965-12-08 1967-04-04 Gen Precision Inc Modular computer building block
US3417374A (en) * 1966-01-24 1968-12-17 Hughes Aircraft Co Computer-controlled data transferring buffer
US3495216A (en) * 1966-04-27 1970-02-10 Itt Apparatus to compare a standard image with a printed image
US3417377A (en) * 1966-09-13 1968-12-17 Burroughs Corp Shift and buffer circuitry
US3444528A (en) * 1966-11-17 1969-05-13 Martin Marietta Corp Redundant computer systems
US3487370A (en) * 1966-12-22 1969-12-30 Gen Electric Communications control apparatus in an information processing system
GB1220680A (en) * 1967-10-11 1971-01-27 Automatic Telephone & Elect Improvements relating to data transmission systems
US3524165A (en) * 1968-06-13 1970-08-11 Texas Instruments Inc Dynamic fault tolerant information processing system
US3576573A (en) * 1968-09-23 1971-04-27 Ibm System for selecting a substitute electrically operated element
GB1245072A (en) * 1969-02-17 1971-09-02 Automatic Telephone & Elect Improvements in or relating to checking and fault indicating arrangements
US3573445A (en) * 1969-07-07 1971-04-06 Ludmila Alexandrovna Korytnaja Device for programmed check of digital computers
US3611312A (en) * 1969-08-21 1971-10-05 Burroughs Corp Method and apparatus for establishing states in a data-processing system
US3610799A (en) * 1969-10-30 1971-10-05 North American Rockwell Multiplexing system for selection of notes and voices in an electronic musical instrument
US3619585A (en) * 1969-11-17 1971-11-09 Rca Corp Error controlled automatic reinterrogation of memory
BE758813A (fr) * 1969-11-28 1971-04-16 Burroughs Corp Structures de programme pour la mise en oeuvre de systemes de traitement d'information, communes a des langages de programme de niveau plus eleve
US3611324A (en) * 1969-12-29 1971-10-05 Texas Instruments Inc Dynamic fault tolerant information-processing system
US3737867A (en) * 1971-02-12 1973-06-05 D Cavin Digital computer with accumulator sign bit indexing
US3705423A (en) * 1971-02-19 1972-12-05 Seeburg Corp Arrangement for translating a train of pulses into logic words
NL7105512A (de) * 1971-04-23 1972-10-25
US3770948A (en) * 1972-05-26 1973-11-06 Gte Automatic Electric Lab Inc Data handling system maintenance arrangement
US3800139A (en) * 1972-07-03 1974-03-26 Westinghouse Air Brake Co Digital speed control apparatus for vehicles
US3870824A (en) * 1973-05-29 1975-03-11 Vidar Corp Redundant data transmission system
JPS5019312A (de) * 1973-06-21 1975-02-28
GB1572895A (en) * 1976-03-04 1980-08-06 Post Office Data processing equipment
GB1572894A (en) * 1976-03-04 1980-08-06 Post Office Data processing equipment
US4434502A (en) 1981-04-03 1984-02-28 Nippon Electric Co., Ltd. Memory system handling a plurality of bits as a unit to be processed
JP2592054B2 (ja) * 1986-01-31 1997-03-19 シャープ株式会社 データ記録方法
US6735685B1 (en) * 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US7093102B1 (en) * 2000-03-29 2006-08-15 Intel Corporation Code sequence for vector gather and scatter
CN111723920B (zh) * 2019-03-22 2024-05-17 中科寒武纪科技股份有限公司 人工智能计算装置及相关产品

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL102041C (de) * 1950-05-18
NL93063C (de) * 1950-09-07
US2797862A (en) * 1951-11-08 1957-07-02 Bell Telephone Labor Inc Digital computer
US2682573A (en) * 1952-03-21 1954-06-29 Eastman Kodak Co Means for detecting errors in apparatus for analyzing coded signals
FR1084147A (de) * 1952-03-31 1955-01-17
NL179534B (nl) * 1952-07-02 Lely Nv C Van Der Hooibouwmachine.
US2721990A (en) * 1952-10-17 1955-10-25 Gen Dynamics Corp Apparatus for locating information in a magnetic tape
US2696599A (en) * 1953-02-12 1954-12-07 Bell Telephone Labor Inc Check circuits
GB799705A (en) * 1953-11-20 1958-08-13 Nat Res Dev Improvements in or relating to electronic digital computing machines
NL193490A (de) * 1953-12-24
US2885659A (en) * 1954-09-22 1959-05-05 Rca Corp Electronic library system
FR1152543A (fr) * 1954-11-18 1958-02-19 Ibm Dispositif de traduction associé à une machine imprimante
USRE25120E (en) * 1954-12-08 1962-02-06 holmes
US2801406A (en) * 1955-03-30 1957-07-30 Underwood Corp Alphabetic-numeric data processor
US2872666A (en) * 1955-07-19 1959-02-03 Ibm Data transfer and translating system
US2914248A (en) * 1956-03-07 1959-11-24 Ibm Program control for a data processing machine
GB867603A (en) * 1957-04-24 1961-05-10 Int Computers & Tabulators Ltd Improvements in or relating to information reading arrangement
US3058658A (en) * 1957-12-16 1962-10-16 Electronique Soc Nouv Control unit for digital computing systems
US2939120A (en) * 1957-12-23 1960-05-31 Ibm Controls for memory devices
US3029414A (en) * 1958-08-11 1962-04-10 Honeywell Regulator Co Information handling apparatus
US3061192A (en) * 1958-08-18 1962-10-30 Sylvania Electric Prod Data processing system
NL242717A (de) * 1958-08-29 1900-01-01
US3058659A (en) * 1958-12-31 1962-10-16 Ibm Add address to memory instruction
US3105143A (en) * 1959-06-30 1963-09-24 Research Corp Selective comparison apparatus for a digital computer

Also Published As

Publication number Publication date
US3197740A (en) 1965-07-27
US3246299A (en) 1966-04-12
US2950464A (en) 1960-08-23
US3163850A (en) 1964-12-29
NL242717A (de) 1900-01-01
US3077579A (en) 1963-02-12
BE582071A (de) 1900-01-01
GB886889A (en) 1962-01-10
NL242718A (de) 1900-01-01
DE1094496B (de) 1960-12-08
SE308219B (de) 1969-02-03
US2968027A (en) 1961-01-10
CH401539A (de) 1965-10-31
DE1151686B (de) 1963-07-18
NL143054B (nl) 1974-08-15
BE582113A (de) 1900-01-01
IT614743A (de) 1900-01-01
NL247091A (de) 1900-01-01
NL135793C (de) 1900-01-01
CH377131A (de) 1964-04-30
CH378566A (de) 1964-06-15
FR1246227A (fr) 1960-10-10
DE1151397B (de) 1963-07-11
GB919964A (en) 1963-02-27
US3209330A (en) 1965-09-28
GB902778A (en) 1962-08-09
NL242716A (de) 1900-01-01
IT614742A (de) 1900-01-01
IN69632B (de) 1900-01-01
NL135792C (de) 1900-01-01
IT614744A (de) 1900-01-01
GB926181A (en) 1963-05-15

Similar Documents

Publication Publication Date Title
DE1146290B (de) Elektronisches Datenverarbeitungssystem
DE2410491C2 (de)
DE2455803A1 (de) Mehrprozessor-datenverarbeitungsanlage
DE1181461B (de) Adressenaddierwerk einer programm-gesteuerten Rechenmaschine
DE1424732A1 (de) Elektronische Ziffernrechenmaschine
DE1929010B2 (de) Modular aufgebaute datenverarbeitungsanlage
DE2854782C2 (de) Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher
DE1774870C3 (de) Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE1774164B1 (de) Datenverarbeitungsanlage mit mehreren gleichzeitig taetigen verarbeitungseinheiten
DE1806535A1 (de) Digitale Rechenanlage
DE1191145B (de) Elektronische Zifferrechenmaschine
DE1171650B (de) Maschine zur serienmaessigen Verarbeitung von Daten in binaerer Zeichenverschluesselung
DE1956460C3 (de) Datenverarbeitungsanlage mit Assoziativspeichern
DE1474376A1 (de) Verfahren und Anordnung zum schnellen Zugriff bei grossen seriellen Speichern
DE1221037C2 (de) Verfahren zur Speicherung hierarchisch geordneter Datenketten und Anordnung zur Durchfuehrung dieses Verfahrens
DE1549455A1 (de) Rechenmaschine
DE2403669B2 (de) SpezialComputer
DE1184122B (de) Addiervorrichtung
DE2331874A1 (de) Vorrichtung zum rechnerischen verarbeiten von kostenrechnungsaufzeichnungen
DE3341339C2 (de) Befehlsfolgegenerator
DE1549423A1 (de) Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DE3016738C2 (de) Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens
DE2747800C3 (de) Schaltungsanordnung zum Austauschen von Bits in einem Datenwort
DE1474090B2 (de) Datenverarbeitungsanlage