DE112019002299T5 - Variabel adaptiver integrierter computational digital low-dropout-regler - Google Patents

Variabel adaptiver integrierter computational digital low-dropout-regler Download PDF

Info

Publication number
DE112019002299T5
DE112019002299T5 DE112019002299.7T DE112019002299T DE112019002299T5 DE 112019002299 T5 DE112019002299 T5 DE 112019002299T5 DE 112019002299 T DE112019002299 T DE 112019002299T DE 112019002299 T5 DE112019002299 T5 DE 112019002299T5
Authority
DE
Germany
Prior art keywords
multiplexer
output
updating
power
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019002299.7T
Other languages
English (en)
Inventor
Khondker Ahmed
Harish Krishnamurthy
Krishnan Ravichandran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112019002299T5 publication Critical patent/DE112019002299T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Es wird ein Computational Digital Low Dropout (CDLDO) Regler beschrieben, der im Gegensatz zu herkömmlichen Rückkopplungs-Controllern eine erforderliche Lösung zum Regeln einer Ausgangsversorgung berechnet. Der CDLDO-Regler wird insofern dem Mooreschen Gesetz gerecht, als dass er mit Technologieknoten skaliert werden kann. Zum Beispiel verwendet der CDLDO-Regler von einigen Ausführungsformen einen digitalen Ansatz zur Spannungsregelung, der um Größenordnungen schneller als herkömmliche digitale LDOs ist und Regelung mit GHz-Geschwindigkeiten ermöglicht, wodurch schnelle dynamische DVFS zur Realität wird. Der CDLDO stellt auch autonom die Effekte von Prozess-Spannung-Temperatur (Process-Voltage-Temperature — PVT) und anderer Nichtidealitäten ab, wodurch die Einschwingzeit vollständig tolerant gegenüber Schwankungen wird.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/731,760 mit dem Titel „A Variable- Adaptive Integrated Computational Digital Low Dropout Regulator“, die am 14. September 2018 eingereicht wurde und durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Digitale Low-Dropout-Regler (DLDO) sind aufgrund der Einfachheit ihrer Integration und ihres Potenzials zur Ermöglichung fein abgestimmter Leistungsverwaltung mittlerweile ein wesentlicher Bestandteil von Systems-on-Chip (SOCs). Digitale LDOs ermöglichen den niedrigsten Dropout und stellen eine Gelegenheit zum Umwandeln eines Leistungsgatters in ein LDO dar, wodurch das Potenzial für aggressive Dynamic Voltage Frequency Scaling (DVFS — dynamische Spannungs- und Frequenzskalierung) maximiert wird.
  • Einer der grundlegenden Nachteile des DLDO ist indes die nichtlineare Veränderung des Leistungsgatterwiderstands aufgrund seiner inhärenten Quantisierung. Dies ergibt eine Schwankung der Bandbreite des Low-Dropout-Reglers (LDO) in Größenordnungen über einen breiten dynamischen Bereich der DVFS. Obgleich in der Literatur Proportional-Integral-Controller (PI) mit variablen Verstärkungserhöhungstechniken implementiert wurden, ist ihre Leistung aufgrund von Prozess-Spannung-Temperatur (Process-Voltage-Temperature — PVT) und anderer Nichtidealitäten noch immer begrenzt. Dieser grundlegende Gesichtspunkt begrenzt die Anwendbarkeit digitaler LDOs in vielen DVFS-Anwendungen, da die Einschwingzeiten für verschiedene „di/dt“-Ereignisse verschieden ist, was die Leistungsverwaltung viel mehr erschwert.
  • Figurenliste
  • Ein vollständigeres Verständnis der Offenbarung geht aus der folgenden ausführlichen Beschreibung und aus den begleiteten Zeichnungen von mehreren Ausführungsformen der Offenbarung hervor, die indes nicht als Begrenzung der Offenbarung auf die spezifischen Ausführungsformen sondern lediglich zur Erklärung und zum Verständnis dienen sollen.
    • 1 veranschaulicht eine grafische Darstellung, die Laststrom und Ausgangsspannung mit Leistungsparametern zeigt.
    • 2 veranschaulicht eine grafische Darstellung, die Leistung des Computational Digital Low-Dropout-Reglers (CDLDO) mit einem herkömmlichen DLDO während eines Lasttransientereignisses gemäß einigen Ausführungsformen vergleicht.
    • 3A bis 3C veranschaulichen schematische Darstellungen des CDLDO gemäß einigen Ausführungsformen.
    • 4A bis 4E veranschaulichen grafische Darstellungen, die das Ausgangsspannungsverhalten von CDLDO in Bezug auf einen herkömmlichen DLDO und verschiedene Schwellenwerte gemäß einigen Ausführungsformen zeigen.
    • 5 veranschaulicht eine Tabelle, die Optionen für einen Multiplexer des CDLDO gemäß einigen Ausführungsformen zeigt.
    • 6 veranschaulicht eine grafische Darstellung, die das Einschwingverhalten des CDLDO gemäß einigen Ausführungsformen veranschaulicht.
    • 7 veranschaulicht eine grafische Darstellung, die das Einschwingverhalten des CDLDO während eines Überschwingungsereignisses gemäß einigen Ausführungsformen zeigt.
    • 8 veranschaulicht eine grafische Darstellung, die das Einschwingverhalten des CDLDO während eines Referenzspannungserhöhungsereignisses gemäß einigen Ausführungsformen veranschaulicht.
    • 9 veranschaulicht eine grafische Darstellung, die das Einschwingverhalten des CDLDO während eines Referenzspannungsverminderungsereignisses gemäß einigen Ausführungsformen zeigt.
    • 10A und 10B veranschaulichen Zustandsdiagramme eines endlichen Automaten (Finite State Machine — FSM) des CDLDO zum Abschwächen von Abfall- beziehungsweise Überschwingungsereignissen gemäß einigen Ausführungsformen.
    • 11 veranschaulicht eine Schaltung zum Erzeugen eines Übergabesignals für den Übergang von einem rechnerischen Modus zu einem linearen Modus gemäß einigen Ausführungsformen.
    • 12 veranschaulicht ein Zeitdiagramm mit Verlauf der Timeout-Periode und Register-Reset gemäß einigen Ausführungsformen.
    • 13A und 13B veranschaulichen endliche Automaten zum Aktualisieren eines Abfallkoeffizienten beziehungsweise Überschwingungskoeffizienten gemäß einigen Ausführungsformen.
    • 14A und 14B veranschaulichen grafische Darstellungen, die DLDO-Schleifenregelungseigenschaften für einen linearen Controller zeigen.
    • 15A und 15B veranschaulichen grafische Darstellungen, die CDLDO-Schleifenregelungseigenschaften für einen Lastsprung von 500 mA gemäß einigen Ausführungsformen zeigen.
    • 16A und 16B veranschaulichen grafische Darstellungen, die CDLDO-Schleifenregelungseigenschaften für Lastsprünge von 150 mA beziehungsweise 400 mA gemäß einigen Ausführungsformen zeigen.
    • 17A bis 17D veranschaulichen grafische Darstellungen, die Referenz-Spannungserhöhungs- und Spannungsverminderungseinschwingverhalten mit einem großen sprunghaften Lastverminderungsereignis zeigen, die die linearen und rechnerischen Steuerungsmodi des CDLDO gemäß einigen Ausführungsformen vergleichen.
    • 18A und 18B veranschaulichen grafische Darstellungen, die den Effekt adaptiver Korrekturkoeffizienten gemäß einigen Ausführungsformen zeigen.
    • 19 veranschaulicht eine grafische Darstellung, die ein Einschwingen von Ausgangsspannung in einem Zyklus unter Verwendung eines CDLDO gemäß einigen Ausführungsformen zeigt.
    • 20 veranschaulicht eine grafische Darstellung, die ein Einschwingen der Ausgangsspannung in zwei Zyklen unter Verwendung des CDLDO gemäß einigen Ausführungsformen zeigt.
    • 21 veranschaulicht eine grafische Darstellung, die den Prozess des Findens einer Lösung für eine Anzahl von aktiven Leistungsgattern zeigt, um ein schnelles Einschwingen der Ausgangsspannung unter Verwendung eines CDLDO gemäß einigen Ausführungsformen zu erreichen.
    • 22A und 22B veranschaulichen ein Betriebsablaufdiagramm des CDLDO-Controller-Schemas gemäß einigen Ausführungsformen.
    • 23 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit CDLDO-Regler gemäß einigen Ausführungsformen.
    • 24 veranschaulicht eine weitere intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit CDLDO-Regler gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Von DLDOs wird erwartet, dass sie: (i) schnell auf große Lasttransienten (IL) reagieren, um Spannungsabfälle/überschwingungen zu minimieren; (ii) schnelle Änderung der Ausgangsspannung (Vout) und Anlauf mit schneller und deterministischer Einschwingzeit unterstützen, um effektive DVFS (Dynamic Voltage and Frequency Scaling — dynamische Spannungs- und Frequenzskalierung) und Leistungszustandsübergänge zu ermöglichen; und (iii) Verluste, Ausgangsrestwelligkeit und Entkopplungskapazität (cap) über einen breiten Betriebsbereich minimieren. Das DLDO-Einschwingverhalten ist grundlegend durch große Schwankungen in der Schleifenbandbreite des linearen Controllers über einen breiten dynamischen Bereich aufgrund nichtlinearer Schwankungen beim p-Typ-Leistungsgatterwiderstand (PG) begrenzt. Es wurde über Verbesserungen des Einschwingverhaltens über: (i) verminderte dynamische Stabilität; (ii) einen PI-Controller mit adaptiver Verstärkung; und (iii) ein ereignisgetriebenes Steuerungsschema berichtet, das direkte Messungen von Vout-Übergangszeiten über vordefinierte Schwellenwerte gemeinsam mit den Ausgangslastkapazitätsschätzungen verwendet. Es wurde ein sukzessives Approximationsschema basierend auf binärer Suche verwendet, um die Vout-Einschwingzeit anstatt 2N Taktzyklen in herkömmlicher Steuerung auf N Ereigniszyklen zu beschränken (wo N eine Anzahl von PG-Steuerbits ist).
  • Verschiedene Ausführungsformen beschreiben einen Computational Digital Low Dropout (CDLDO) Regler, der im Gegensatz zu herkömmlichen Rückkopplungs-Controllern eine erforderliche Lösung zum Regeln einer Ausgangsversorgung berechnet. Der CDLDO-Regler wird insofern dem Mooreschen Gesetz gerecht, als dass er mit Technologieknoten skaliert werden kann. Zum Beispiel verwendet der CDLDO-Regler von einigen Ausführungsformen einen digitalen Ansatz zur Spannungsregelung, der um Größenordnungen schneller als herkömmliche digitale LDOs ist und Regelung mit GHz-Geschwindigkeiten ermöglicht, wodurch schnelle dynamische DVFS zur Realität wird. Der CDLDO stellt auch autonom die Effekte von Prozess-Spannung-Temperatur (Process-Voltage-Temperature — PVT) und anderer Nichtidealitäten ab, wodurch die Einschwingzeit vollständig tolerant gegenüber Schwankungen gemacht wird.
  • Der CDLDO von verschiedenen Ausführungsformen ist in der Leistung (z. B. Einschwingzeit) besser als herkömmliche digitale LDOs. Zum Beispiel berechnen die CDLDOs von einigen Ausführungsformen eine exakte Lösung in zwei Lade-Entlade-Zyklen, die durch das Rückkopplungssystem bestimmt werden. An sich stellt der CDLDO eine beständige Einschwingzeit für beliebige Referenz- oder Lasttransienten bereit. Dieser technische Effekt allein ist um Größenordnungen besser als herkömmliche digitale LDOs mit PI- oder lediglich Integralsteuerungstechniken. Hier betrifft die Lösung allgemein einen Leistungsgattercode, der eine Anzahl aktivierter und deaktivierter Leistungsgatter bestimmt, die an eine Vout-Versorgungsschiene gekoppelt sind. Das Steuerungsschema des CDLDO stellt die Effekte von PVT und anderer Nichtidealitäten (z. B. Überschwingung, Spannungsabfall usw.) autonom ab, wodurch die Einschwingzeit tolerant gegenüber Schwankungen gemacht wird. Das Steuerungsschema des CDLDO stellt eine kurze Zykluszeit (z. B. Einschwingzeit von zwei Zyklen), die unabhängig von Weck- oder Sprungreferenz oder Lastsprung ist, über einen breiten dynamischen Bereich bereit, was das Ausgangsverhalten des LDO sehr deterministisch macht. Andere technische Effekte sind aus den verschiedenen Figuren und Ausführungsformen ersichtlich.
  • In der folgenden Beschreibung werden zahlreiche Einzelheiten erörtert, um eine vollständigere Erklärung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Der Fachmann wird indes verstehen, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten in der Praxis angewandt werden können. In anderen Beispielen werden gut bekannte Strukturen und Vorrichtungen anstatt im Detail in Blockdiagrammform gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung unverständlich werden.
  • Es sei erwähnt, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien dargestellt sind. Einige Linien können dicker sein, um bedeutendere Signalwege anzugeben, und/oder Pfeile an einem oder mehreren Enden aufweisen, um die Hauptrichtung des Informationsflusses anzugeben. Mit solchen Angaben wird keine Einschränkung beabsichtigt. Stattdessen werden die Linien in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um ein einfacheres Verständnis einer Schaltung oder eines Logikbausteins zu erleichtern. Jedes Signal, das dargestellt wird, wie von den Konstruktionsanforderungen oder Präferenzen vorgeschrieben, kann tatsächlich eines oder mehrere Signale aufweisen, die sich in beide Richtungen bewegen können und mit einem beliebigen geeigneten Typ von Signalschema ausgeführt sein können.
  • Über die Beschreibung hinweg und in den Ansprüchen ist mit dem Begriff „verbunden“ eine direkte Verbindung, wie beispielsweise eine elektrische, mechanische oder magnetische Verbindung, zwischen den verbundenen Elementen ohne dazwischenliegende Vorrichtungen gemeint.
  • Mit dem Begriff „gekoppelt“ ist entweder eine direkte oder indirekte Verbindung, wie beispielsweise eine direkte elektrische, mechanische oder magnetische Verbindung, zwischen den verbundenen Elementen oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen gemeint.
  • Der Begriff „Schaltung“ oder „Modul“ kann ein oder mehrere passive und/oder aktive Bauelemente bezeichnen, die angeordnet sind, um miteinander zusammenzuwirken, um eine gewünschte Funktion bereitzustellen. Der Begriff „Signal“ kann mindestens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten/Taktsignal bezeichnen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ beinhaltet die Pluralformen. Die Bedeutung von „in“ beinhaltet „in“ und „an/ auf.
  • Die Begriffe „im Wesentlichen“, „nahe an“, „ungefähr“, „in der Nähe von“ und „etwa“ bezeichnen allgemein innerhalb von +/- 10 % eines Zielwerts (wenn nicht spezifisch angegeben). Sofern nichts anderes angegeben ist, gibt die Verwendung der Aufzählungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Gegenstands lediglich an, dass verschiedene Exemplare von gleichen Gegenständen bezeichnet werden, und diese sollen nicht stillschweigend voraussetzen, dass die so beschriebenen Gegenstände in einer gegebenen zeitlichen, räumlichen, Rangfolge oder einer beliebigen anderen Reihenfolge sein müssen.
  • Zum Zweck der vorliegenden Offenbarung bedeuten die Ausdrücke „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Hier bezeichnet der Begriff „digitaler LDO“ allgemein Schaltungen, die eine LDO-Architektur mit mindestens einem Transistor aufweisen, die durch ein Rail-to-Rail-Signal steuerbar ist (z. B. ein Signal, das einen Spannungspegel aufweist, der eines vom Versorgungspegel oder Massepegel ist). Das Rail-to-Rail-Signal wird auch als ein digitales Signal bezeichnet. Hier bezeichnet der Begriff „digitales Signal“ allgemein eine Folge diskreter Signale, die zwei mögliche Werte aufweisen können — einen logisch hohen Wert gleich einem Versorgungsschienenpegel und einen logisch niedrigen Wert gleich einem Masseschienenpegel. Ein digitales Signal schaltet allgemein Rail-to-Rail (z. B. vom Versorgungspegel zum Massepegel) um.
  • Hier bezeichnet der Begriff „analoger LDO“ allgemein Schaltungen, die eine LDO-Architektur mit mindestens einem Transistor aufweisen, die durch ein Nicht-Rail-to-Rail-Signal steuerbar ist (z. B. ein Signal, das einen Spannungspegel aufweist, der zwischen einem Versorgungspegel und einem Massepegel ist). Das Nicht-Rail-to-Rail-Signal wird hier auch als ein analoges Signal bezeichnet. Hier bezeichnet der Begriff „analoges Signal“ allgemein ein kontinuierliches Signal, für das das zeitvariante Merkmal des Signals eine Darstellung von einer anderen zeitvarianten Größe ist. Zum Beispiel ist ein analoges Signal ein Vorspannungssignal, das einen kontinuierlichen Spannungspegel zwischen einem Versorgungspegel und einem Massepegel aufweist.
  • Zu Zwecken der Ausführungsformen sind die Transistoren in verschiedenen hier beschriebenen Schaltungen und Logikblöcken Metalloxid-Halbleitertransistoren (MOS) oder Ableitungen davon, wo die MOS-Transistoren Drain-, Source-, Gate- und Substratanschlüsse aufweisen. Die Transistoren und/oder die MOS-Transistor-Ableitungen können auch Tri-Gate- und FinFET-Transistoren, Gate All Around Cylindrical Transistoren, Tunneling FET (TFET), Square Wire oder Rectangular Ribbon Transistoren, ferroelektrische FET (FeFETs) oder andere Vorrichtungen aufweisen, die Transistorfunktionalität implementieren, wie beispielsweise Kohlenstoff-Nanoröhren oder Spintronikvorrichtungen. D. h. symmetrische MOSFET-Source- und Drain-Anschlüsse sind identische Anschlüsse und werden hier austauschbar verwendet. Eine TFET-Vorrichtung hingegen weist asymmetrische Source- und Drain-Anschlüsse auf. Der Fachmann wird verstehen, dass andere Transistoren, zum Beispiel Transistoren mit bipolarem Übergang — BJT PNP/NPN, BiCMOS, CMOS, eFET usw. verwendet werden können, ohne den Schutzbereich der Offenbarung zu verlassen. Der Begriff „MN“ gibt einen n-Typ-Transistor (z. B. NMOS, NPN BJT usw. an) und der Begriff „MP“ gibt einen p-Typ-Transistor (z. B. PMOS, PNP BJT usw.) an.
  • Es wird darauf hingewiesen, dass Elemente von Figuren, die die gleichen Bezugszeichen (oder Namen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige Weise betrieben werden oder funktionieren können, die der beschriebenen ähnlich ist, aber nicht darauf beschränkt ist.
  • 1 veranschaulicht die grafische Darstellung 100, die Laststrom (ILOAD) und Ausgangsspannung (VOUT) mit Leistungsparametern veranschaulicht. Hier ist T_TRAM die kürzeste VID(Spannungsidentifikations)-Übergangszeit für die Ausgangsspannung Vout zum Schalten von der Ausgangsspannung V1 zur Endspannung V2. T_S1 ist die kürzeste Einschwingzeit für eine Unterschwingung. T_S2 ist die kürzeste Einschwingzeit für eine Überschwingung. V_DRP ist der Mindestspannungsregelabfall und V_OS ist die Mindestüberschwingungsspannung.
  • 2 veranschaulicht die grafische Darstellung 200, die Leistung des Computational Digital Low-Dropout-Reglers (CDLDO) mit einem herkömmlichen DLDO während eines Lasttransientereignisses gemäß einigen Ausführungsformen vergleicht. Die grafische Darstellung 200 zeigt einen Vergleich einiger Ausführungsformen mit einem herkömmlichen DLDO im Hinblick auf die Abfallverwaltung, wenn eine Last angelegt wird.
  • In diesem Beispiel ist das System vor dem Zeitstempel ta stabil mit einem Lastwert „iload_ini“ und einer entsprechenden Anzahl eingeschalteter Leistungsgatter „pg_ini“ (gezeigt als die Leistungsgatter PG#). Wenn die Last von „iload_ini“ auf „iload_final“ erhöht wird, reichen die Leistungsgatter „pg_ini“ nicht mehr aus; daher beginnt die Ausgangsspannung zu fallen. Nachdem am Ausgang eines herkömmlichen DLDO eine Spannungsabweichung festgestellt wurde, leitet dessen Controller einen Prozess zum Erhöhen der Anzahl von eingeschalteten Leistungsgatterwerten ein. Die gebräuchlichste Architektur ermöglicht es dem Controller, die PG# an jeder Taktflanke um eins zu erhöhen (wie in der eingefügten Figur als Treppe dargestellt). Diese erhöhte PG# hilft dabei, die Spannung auf den Regelungspegel zurückzubringen. Dieser Endwert von PG#, der für die erhöhte Lastanforderung erforderlich ist (iload_final), ist „pg_final“. Daher wird ein herkömmlicher DLDO ungefähr „N“ Taktzyklen benötigen, wo „N“ die Differenz zwischen „pg_final“ und „pg_ini“ ist.
  • Während der herkömmliche DLDO den PG# an jedem Taktzyklus um eins ändert, erreicht der CDLDO von einigen Ausführungsformen die endgültige Lösung über einen nichtlinearen Ansatz. Nachdem der CDLDO das Ereignis festgestellt hat, leitet das Computational DLDO (CDLDO) System eine spezifische Menge von Operationen ein, wodurch es dem Controller ermöglicht wird, den Betrag des angelegten Laststroms zu messen und die erforderliche Lösung (pg_final) sehr viel schneller zu berechnen als der herkömmliche DLDO. Hier ist die CDLDO-Einschwingzeit (t_settle_cdldo) viel kürzer als diejenige des herkömmlichen DLDO (t_settle_trad_dldo). Es sei erwähnt, dass die „pg_ini“ und „pg_final“ für sowohl den herkömmlichen DLDO als auch den CDLDO gleich sind.
  • Eine weitere Überlegenheit des CDLDO besteht darin, dass die Einschwingzeit mit unterschiedlichen Lastsprüngen weitgehend fest bleibt, da die systemdefinierten Ereignisse und die erforderliche Rechenzeit unabhängig von Lastsprüngen sind. Im Gegensatz dazu führt bei einem herkömmlichen DLDO ein höherer Lastsprung zu einer längeren Einschwingzeit.
  • 3A bis 3C veranschaulichen schematische Darstellungen 300, 320 beziehungsweise 330 des CDLDO gemäß einigen Ausführungsformen. 3B beschreibt Einheiten eines Abfalllösers 320 (z. B. 302f) des CDLDO, während 3C die CDLDO-Gesamtarchitektur beschreibt. Die schematischen Darstellungen sind auch im Hinblick auf die grafischen Darstellungen von 4A bis 4D besser verständlich.
  • Der CDLDO 300 weist einen herkömmlichen DLD-Controller 301, die Schaltung 302 zur rechnerischen Transientenverwaltung, den ereignisbasierten Lösungsausführer 303, die Puffer 304, das Leistungsgatter (PG) 305, das an die Last 306 gekoppelt ist, den Analog-Digital-Wandler (ADC) 307 und/oder den Spannungsteiler auf (in CDLDO 300 nicht gezeigt).
  • In einigen Ausführungsformen weist der herkömmliche DLDO-Controller 301 einen Auf/Abwärtszähler 301a auf. Zum Beispiel weist der Auf/Abwärtszähler 301a einen 10-Bit-Zähler auf. Es kann indes eine beliebige Größe für den Zähler 301a verwendet werden.
  • In einigen Ausführungsformen weist die Schaltung 302 (oder der Controller 302) zur rechnerischen Transientenverwaltung einen adaptiven PG-Maximum(MAX)-Generator 302a, die rechnerische Genauigkeitsüberwacher- und Korrekturmaschine 302b, den Startlöser 302c, den Referenztransientenlöser 302d, den Überschwingungs- 302e, den Abfalllöser 302f, den Hochfrequenzoszillator 302h und den digitalen Komparator- und Ereignisdetektor 302g auf.
  • In verschiedenen Ausführungsformen weist der PG 305 mehrere Leistungsgatter auf (z. B. 0 bis und mit n, wobei „n“ eine Ganzzahl ist), die parallelgeschaltet sind. Die Leistungsgatter weisen die p-Typ-Transistoren MP0 bis MPn auf. Obgleich die schematische Darstellung einzelne p-Typ-Transistoren zeigt, die an die Eingangsleistungsversorgungsschiene Vin und Ausgangsleistungsversorgungsschiene Vout gekoppelt sind, sind auch andere Ausgestaltungen möglich. Zum Beispiel können reihengeschaltete p-Typ-Transistoren (die z. B. zwischen Vin und Vout gekoppelt sind), für jeden PG-Zweig verwendet werden. In einigen Ausführungsformen werden die Größen der Leistungsgatter binär gewichtet. In einigen Ausführungsformen sind die Größen der Leistungsgatter thermometergewichtet. Die Leistungsgatter sind an eine Eingangsleistungsversorgungsschiene Vin und eine Ausgangsleistungsversorgungsschiene Vout gekoppelt.
  • In einigen Ausführungsformen digitalisiert der ADC 307 die Ausgangsspannung pg von der Last 306 und stellt dem Komparator und Ereignisdetektor 302g einen digitalen Ausgang bereit. Die Ausgangsspannung pg kann auch eine heruntergeteilte Spannung sein. Zum Beispiel kann ein Spannungsteiler zum Herunterteilen der Spannung an Vout verwendet werden, bevor sie durch den ADC 307 als ein Eingang verwendet wird. Das ausgegebene pg ist ein analoges Signal und der Ausgang des ADC ist ein digitales Ausgangssignal. Ein analoges Signal ist ein beliebiges kontinuierliches Signal, für das das zeitvariante Merkmal (variabel) des Signals eine Darstellung einer anderen zeitvarianten Größe, d. h. analog zu einem anderen zeitvarianten Signal, ist. Ein digitales Signal ist ein physikalisches Signal, das eine Darstellung einer Folge diskreter Werte (ein quantifiziertes zeitdiskretes Signal) ist, zum Beispiel eines willkürlichen Bit-Stroms oder eines digitalisierten (abgetasteten und von analog in digital umgewandelten) analogen Signals.
  • Der ADC 307 ist eine Einrichtung, die kontinuierliche physikalische Größen (z. B. analoge Spannungen) in digitale Zahlen umwandelt, die die Amplitude der physikalischen Größen darstellen. In einigen Ausführungsformen wandelt der ADC 307 das analoge pg auf dem Knoten Vout in seine entsprechende digitale Darstellung um. Ein beliebiger ADC kann zum Implementieren des ADC 307 verwendet werden. Zum Beispiel ist der ADC 307 eines von: Direktumwandlungs-ADC (für Flash-ADC), zweistufiger Flash-ADC, sukzessiver Approximations-ADC (SAR ADC), Rampenvergleich-ADC, Wilkinson ADC, integrierender ADC, delta-codierter ADC oder Gegenrampe, Pipeline-ADC (auch Subranging-Quantisierer genannt), Sigma-Delta-ADC (auch als Delta-Sigma-ADC bekannt), zeitlich verschachtelter ADC, ADC mit FM-Zwischenstufe oder Zeitdehnungs-ADC.
  • In einigen Ausführungsformen vergleicht der Komparator 302g die abgetastete Ausgangsspannung an Vout mit einer digitalen VID. VID ist eine Spannungskennung, die allgemein ein Mehrbit-Signal ist, das den gewünschten Zielspannungspegel für Vout angibt. VID kann durch eine externe Power Management Integrated Circuit (PMIC) oder interne On-Die-Leistungsverwaltungsschaltungen erzeugt werden. Der Ausgang des Komparators 302g wird zum Auslösen des Auf- oder Abwärtszählens des Zählers 301a verwendet. Wenn zum Beispiel die Spannung auf Vout unter dem Ziel-VID-Pegel liegt, weist der Komparator 302g den Zähler 301a an, aufwärtszuzählen und mehr Leistungsgattertransistoren im PG 305 einzuschalten. Der Zähler 301a arbeitet bei einer niedrigeren Frequenz als andere Module der Schaltung 302. Zum Beispiel beträgt die Taktfrequenz für den Zähler 301a etwa 0,5 GHz, während der Hochfrequenztakt vom Oszillator 302h etwa 1,5 GHz beträgt. Der Ausgang des Oszillators 302h wird dem Startlöser 302c, dem Referenztransientenlöser 302d, dem Überschwingungslöser 302e und dem Abfalllöser 302f bereitgestellt.
  • Der Ausgang des Komparators 302g wird auch von der rechnerischen Genauigkeitsüberwacher- und Korrekturmaschine 302b, dem Hochfrequenzoszillator 302h, dem Abfalllöser 302f und dem ereignisbasierten Lösungsausführer 303 empfangen. In verschiedenen Ausführungsformen überwachen der digitale Komparator und der Ereignisdetektor 302g auch die Ausgangsspannung für den Abfall, die Überschwingung, den Referenztransienten und Start spezifischer Ereignisse. Ein Abfallereignis tritt auf, wenn die Spannung an Vout unter einen Schwellenwert fällt. Dies tritt allgemein auf, wenn der Prozessor (z. B. die Last 306) startet und einen hohen Ausgangsstrom bezieht. Ein Überschwingungsereignis tritt auf, wenn die Spannung an Vout plötzlich über einen normalen (oder Ziel-) Spannungspegel steigt. Überschwingung kann eine Reaktion auf einen Spannungsabfall sein. Eine lange Überschwingungsdauer kann Transistoren überlasten, was Zuverlässigkeitsprobleme für den Prozessor (oder die Last 306) zur Folge hat. Referenztransient- und Startereignisse beziehen sich auf das anfängliche Hochfahren von Vout.
  • Hier bezeichnet der Begriff Referenz einen Spannungssollwert oder eine Zielspannung für den Mikroprozessor (oder die Last 306). Der Spannungsregler bringt die Ausgangsspannung auf einen gegebenen Referenzwert oder den Spannungssollwert. Hier bezeichnet der Begriff Referenztransient eine dynamische Bewegung eines gegebenen Referenzwerts. Zum Beispiel kann der Mikroprozessor an einem Zeitpunkt bei 0,8 V (niedrigerer Referenzwert) arbeiten und am nächsten Zeitpunkt kann das Betriebssystem den Mikroprozessor für höhere Leistung anweisen, zu einem höheren Referenzwert überzugehen (z. B. 1,2 V). Während des Übergangs empfängt der Spannungsregler den neuen Referenzsollwert und versucht, die Ausgangsspannung auf einen neuen Sollwert, Referenztransienten zu bringen. Während des Starts springt der Referenzsollwert typischerweise von einem ausgeschalteten Zustand (z. B. 0 V) zu einem typischen Betriebswert (z. B. 1 V) und verhält sich so inhärent genau wie ein anderes Referenztransientenereignis.
  • Jedes Mal, wenn ein Ereignis (z. B. Abfall, Überschwingung, Referenztransient, Start) auftritt, schaltet der Ereignisdetektor 302g den entsprechenden Schaltungspfad für das Ereignis ein. Wenn zum Beispiel ein Abfall auftritt, wird der Abfalllöser 302f gemeinsam mit dem Hochfrequenzoszillator 302h aktiviert. Beim Berechnen der exakten Lösung (z. B. Anzahl von zu aktivierenden und deaktivierenden PG) wendet das System die Lösung auf die Leistungsstufe 305 an und das System schwingt mit den neuen Leistungsgatterwerten ein (z. B. Werten, die angeben, welche Leistungsgattertransistoren ein- oder ausgeschaltet werden). Wenn die angelegte Last 306 niedriger ist, derart dass sie keinen Abfall oder keine Überschwingung an Vout erzeugt, korrigiert das System sich über den herkömmlichen Auf/Abwärtszähler 301a selbst, der auch den Befehl von dem Komparator 302g empfängt.
  • Der Startlöser 302c ist dem Referenztransientenlöser 302d ähnlich. Während ein Startereignis dem anderen Transientenereignis ähnlich ist, da die Ausgangsspannung vor dem Start typischerweise 0 V beträgt, behandelt der Controller den Start etwas anders als die anderen Referenztransienten. Während des Starts schaltet der Controller das Leistungsgatter langsam, Bit für Bit, ein, bis die Spannung 75 % (oder einen anderen vorbestimmten oder Schwellenwert) des Zielreferenzwerts erreicht. Danach übernimmt der Computational Controller des Reglers und verhält sich identisch wie bei einem beliebigen anderen Referenztransientenereignis. Dieses langsame Einschalten verhindert Einschaltstrom, der sonst die Zuverlässigkeit der Transistoren verschlechtern könnte.
  • Auf ähnliche Weise wird, wenn ein Referenztransient festgestellt wird, der Referenztransientlöserpfad 302d aktiviert. Das gleiche gilt für die Überschwingungs- und Startpfade. In einigen Ausführungsformen verhält sich der Referenztransientenlöser 302d ähnlich wie der Abfalllöser 302f. Ein Aufwärtsreferenztransient löst ein Abfallereignis aus und ein Abwärtsreferenztransient löst ein Überschwingungsereignis aus und so werden entsprechende Rechenmaschinen aufgerufen. Der Referenztransientenlöser 302d identifiziert korrekt den Typ der Referenzbewegung und ruft die richtige Rechenmaschine auf.
  • Der CDLDO von einigen Ausführungsformen weist einen ereignisgetriebenen Computational Controller (CC) 302 auf, der automatisch bei der Feststellung eines großen Abfall- oder Überschwingungsereignisses auf Vout aktiviert wird, die durch große Lasttransienten in der Last 306 ausgelöst werden. Hier werden Signalnamen und Knotennamen miteinander austauschbar verwendet. Zum Beispiel kann Vout in Abhängigkeit vom Zusammenhang des Satzes den Knoten Vout (oder die Leistungsversorgungsschiene) oder das Signal Vout bezeichnen.
  • In verschiedenen Ausführungsformen misst der CC 302 die Vout-Transientendynamik und berechnet den PG-Code (der auf das Leistungsgatter 305 angewandt wird), um die Ausgangsspannung Vout zu stabilisieren. In einigen Ausführungsformen wird während dieser Messung und Berechnung nichtlineare Steuerung über Begrenzen/Nichtbegrenzen von Vout in voller Stärke (z. B. durch Einschalten sämtlicher Leistungsgattertransistoren) aufgerufen, um sicherzustellen, dass der/die maximal zulässige Abfall/Überschwingung von Vout sogar für den Transienten im schlimmsten Fall nicht überschritten wird. In einigen Ausführungsformen werden Auswirkungen von Prozess- und langsamen Laufzeitschwankungen auf die Berechnung des korrekten PG-Codes über adaptive Abstimmung der Codeberechnungskoeffizienten gemindert. In verschiedenen Ausführungsformen werden geringe und langsame Lasttransienten sowie die Regelung von Vout im eingeschwungenen Zustand mit minimaler Welligkeit durch einen herkömmlichen synchronen digitalen linearen Hochfrequenz-Controller (LC) 301 gehandhabt.
  • In einigen Beispielen implementiert der CDLDO ein binär gewichtetes 10-Bit-PG-Array 305 mit 5 Slices (Scheiben), das einen maximalen Laststrom von 2A bei einem Einschaltwiderstand (RON) von mindestens 25 mΩ liefert. Die Spannung auf Vout wird über einen Widerstandsteiler R1 und R2 (z. B. 0,75-fache Verstärkung) des Spannungsteilers 332 abgetastet und in den ADC 307 eingespeist. In diesem Beispiel weist der ADC 307 vier Komparatoren 307a bis und mit 307d mit den Referenzwerten Vref0 bis Vref3 auf, die durch vier identische DACs (nicht gezeigt) eingestellt werden. Ein DAC ist eine Einrichtung, die digitale Daten (z. B. binär oder thermometercodiert) in ein analoges Signal (Strom, Spannung oder elektrische Ladung) umwandelt. In einigen Ausführungsformen ist der DAC ein Pulsweitenmodulator-DAC. In anderen Ausführungsformen können zum Implementieren des DAC andere Typen von DACs verwendet werden. Zum Beispiel können interpolierende DACs (auch als Oversampling-DACs bekannt), binär gewichtete DACs (z. B. Schaltwiderstand-DACs, Schaltkondensator-DACs, Schaltstromquelle-DACs), R-2R-Ladder-DAC, thermometercodierter DAC, segmentierter DAC usw. zum Implementieren des DAC verwendet werden. Ein beliebiger DAC kann zum Implementieren des DAC verwendet werden. Obgleich die Ausführungsformen vier Komparatoren veranschaulichen, kann eine beliebige Anzahl von Komparatoren verwendet werden, um den ADC 307 zu implementieren, um eine gewünschte Auflösung des analogen Signals in seiner digitalen Darstellung zu erreichen.
  • In einigen Ausführungsformen verwendet ein endlicher Ereignisdetektions- und Sequentialisierungsautomat (Finite State Machine — FSM) 333g die Komparatorausgänge (z. B. comp0 bis und mit comp3), um die Betriebszone (z. B. Zonen [1] bis [5] von 4B) zu bestimmen, und stellt den Beginn großer Abfall/Überschwingungsereignisse fest. Wenn Vout in die Zone 1 oder 5 eintritt, aktiviert der FSM 333g die rechnerische Regelung, indem er den asynchronen Lauf von zwei Hochfrequenzoszillatoren (RO) 322b/c ermöglicht. Die Oszillatoren 322b/c können ein Oszillator mit 5 Zuständen oder einer beliebigen Anzahl von Stufen sein, um die gewünschte Frequenz zu erzeugen.
  • Ein Hochfrequenzzähler 322a/b oder 322a/c verwendet die RO-Impulse, um die Dauern T1 und T2 zu zählen, die durch Messungen von Vout-Transientendynamiken vor Ort erzeugt werden. Diese Dauern T1 und T2 werden dem Abfallpfad 322d und Überschwingungspfad 333d bereitgestellt. Die Rechenmaschine 322d verwendet T1 und T2, um den korrekten PG-Code (PG_slice) zu erzeugen, der die Spannung am Vout stabilisiert. Ein herkömmlicher linearer Hochfrequenz-Auf/Abwärtszähler 301a stellt Regelung in Zone 2 und 4 für kleine/langsame Transienten und in Zone 3 zum Betrieb im eingeschwungenen Zustand bereit. In verschiedenen Ausführungsformen werden die Steuersignale (S1, S0) für den Multiplexer 321 (z. B. 10b 4-zu-l-Multiplexer) asynchron durch den FSM 333g erzeugt, um die richtigen PG-Codes zur Leistungsstufe 305 zu treiben.
  • In einigen Ausführungsformen verwendet der CC 302 zwei Ereigniszyklen für Messungen von T1 und T2 vor Ort während großer Lasterhöhung/Lastverminderungstransienten oder Referenz-Spannungserhöhungs-/Spannungsverminderungsereignissen und berechnet den korrekten PG-Code. Die ratiometrische Berechnung des PG-Codes stellt sicher, dass er nicht anfällig auf gegebenenfalls vorhandene Ungenauigkeiten bei Lastkapazitätsschätzung oder Messung der absoluten Zeit ist, wodurch beim Vorhandensein von arbeitsbelastungsabhängigen Lastkapazitätsschwankungen bei Laufzeit ein robuster Betrieb ermöglicht wird.
  • Am Beginn eines großen Abfallereignisses schaltet der FSM 333g zum Beispiel sämtliche PGs EIN, um Vout in der Zeit T1 zur Regelungszone 3 zu treiben. Dann schaltet er sämtliche PGs AUS, wodurch bewirkt wird, dass Vout den Abfallschwellenwert in der Zeit T2 durchschreitet. Dann schaltet der FSM 333g erneut sämtliche PGs EIN, um Vout zurück zur Regelungszone zu bringen. Die Werte T1 und T2 werden während des ersten beziehungsweise zweiten Vout-Übergangs durch Register erfasst. Der zum Stabilisieren von Vout verwendete PG-Code wird unter Verwendung von T1, T2 und eines adaptiven Multiplikatorkoeffizients berechnet, der abgestimmt wird, um Prozess- und langsame Laufzeitschwankungsauswirkungen auf die Korrektheit des berechneten PG-Codes zu kompensieren.
  • Die Pipeline-Rechenmaschine beginnt die Berechnung, sobald T1 im ersten Zyklus gemessen wurde. Der CC 302 treibt den PG-Code direkt für zwei Zyklen und übergibt dann die Steuerung an den LC 301, der eine gegebenenfalls vorhandene kleine Ungenauigkeit, die aufgrund von Quantisierungsfehlern oder ungenauen Messungen in dem berechneten PG-Code vorhanden sein kann, automatisch korrigiert und dabei hilft, sie in einigen wenigen weiteren Taktzyklen auf den richtigen Wert einzuschwingen, ohne ein neues Ereignis auszulösen. Da die Berechnung das Verhältnis von T1/T2 verwendet, ist es möglich, dass die genaue Messung von absoluten Zeitwerten nicht akut ist und die Linearitätsanforderungen der Hochfrequenz-ROs gelockert werden können. Auch große Vout-Überschwingungsereignisse und Referenzspannungserhöhungs/verminderungstransienten werden durch den CC 302 auf eine ähnliche Weise gehandhabt. Die Hochfrequenz-ROs werden durch den FSM 333g während eines großen Transientenereignisses aktiviert, um die Stromeffizienz im eingeschwungenen Zustand zu verbessern. Zusätzlich ermöglicht der CC 302 die Verwendung eines einfachen Auf/Abwärtszählers als LC 301.
  • Eine reibungslose Übergabe des PG-Codes vom asynchronen CC 302 zum synchronen Hochfrequenz-LC 301 wird durch Erzeugen eines asynchron eingestellten, synchron zurückgesetzten sol_hold-Signals implementiert, das an der negativen Flanke des zweiten Ereigniszyklus eingestellt wird und gleichzeitig einen Taktimpulszähler aktiviert. Die PGs 305 werden dann während einiger Taktzyklen (z. B. 2 Taktzyklen) an dem berechneten PG-Code gehalten, während er im Voraus in den synchronen LC-Zähler geladen wird, wodurch sichergestellt wird, dass der Zähler nach den Taktimpulsen (z. B. 2 Taktimpulsen) mit dem korrekten Code vollständig entleert ist, wodurch gegebenenfalls vorhandene Metastabilität aufgrund von Taktkreuzung gelöst wird. Das Signal sol_hold wird nach den Taktimpulsen (z. B. 2 Taktimpulsen) zurückgesetzt und der LC 301 beginnt mit dem Treiben der PGs 305 mit dem bereits im Voraus von dem CC 302 geladenen PG-Code.
  • Die Wirksamkeit des CC 302 über Prozess- und langsame Laufzeitschwankungen und für kleinere dynamische Bereiche in Zuständen mit niedriger Leistung wird durch dynamisches Anpassen der Multiplikatorkoeffizienten α_drp (Abfallkoeffizient) und α_os (Überschwingungskoeffizient), die zur PG-Codeberechnung verwendet werden, basierend auf dem Ereignisverlauf aufrechterhalten. Wenn ein Ereignis sich während einer programmierbaren Timeout-Periode wiederholt, wird der Koeffizient um einen vorbestimmten oder programmierbaren Betrag (z. B. 10 %) angepasst. Der neue Koeffizient wird beibehalten und in anschließenden Ereignissen verwendet oder erneut bei der Feststellung eines anderen Ereignisses innerhalb des Timeout-Fensters angepasst. Er kann auch im Voraus für Referenzerhöhungs/verminderungsübergänge konfiguriert werden, um Berechnungs-Overheads zu minimieren.
  • 4A bis 4E veranschaulichen die grafischen Darstellungen 400, 420, 430, 440 beziehungsweise 450, die das Ausgangsspannungsverhalten des CDLDO in Bezug auf einen herkömmlichen DLDO und verschiedene Schwellenwerte gemäß einigen Ausführungsformen zeigen.
  • Unter Bezugnahme auf 4A wird die Last bei ta angelegt. Die Ausgangsspannung VOUT fällt und durchschreitet bei tb den Abfallfeststellungsschwellenwert und wird durch den Komparator 302g festgestellt. In diesem Fall bewirkt der FSM 333g, dass der Multiplexer 321 die Option 2 auswählt, die die Leistungsstufe 305 mit voller Stärke einschaltet („pg_max“ = alle einschalten). Da „pg_max“ konstruktionsbedingt stärker ist als die angelegte Last, kehrt die Ausgangsspannung Vout ihre Richtung um und steigt. Der Effektivstrom, der den Ausgangskondensator Cout während dieser Zeit lädt, beträgt I(pg_max) - iload.
  • Nachdem der Regelungspegel bei tc erreicht wurde, wendet das System die Mindestleistungsgatterstärke an („pg_min“ = alle ausgeschaltet). In diesem Fall bewirkt der FSM 333g, dass der Multiplexer 321 Option 1 auswählt, wodurch die Leistungsstufe 305 ausgeschaltet wird. Die Ausgangsspannung Vout beginnt, unter der Last zu fallen. Der Effektivstrom, der den Ausgangskondensator Cout während dieser Zeit entlädt, beträgt iload. Wenn bei td der Abfall zum zweiten Mal festgestellt wird, wird „pg_max“ erneut durch den Multiplexer 321 (über den FSM 333g) angewandt und beim Erreichen des Regelungspegels wird die Lösung angewandt. Die Lösung wird durch Abtasten der Hochfrequenz-Zählerwerte während tb bis tc (Zählerwert ist T1) und während tc bis td (Zählerwert ist T2) erreicht. Die arithmetische Einheit 322d berechnet die Lösung von der folgenden Gleichung: Pg_sol = pg_max * T1/(T1 + T2).
  • Messungen zeigen die Regelkreis-Lastregelung des CDLDO im LC-Basismodus für 0,5 bis 1,0 V Vout und 0,6 bis 1,2 V Vin für 0,4 bis 250 mA Laststromtransienten mit minimaler Ausgangsrestwelligkeit im eingeschwungenen Zustand. Messungen bei 1,2V VIN mit dem LC im Betrieb bei 500 MHz zeigen, dass der CDLDO automatisch große 0,15/0,4/0,5 A, 2A/ns Last/Lastverminderungstransienten feststellt, die Messungen T1 und T2 vor Ort in zwei Zyklen durchführt, den korrekten PG-Code zum Begrenzen des/der Spitzen-Vout-Abfalls/Überschwingung auf 100 mV/100 mV im Vergleich zu 670 mV/350 mV im linearen Modus berechnet und treibt. Die Vout-Einschwingzeit liegt innerhalb von 20 ns, was eine hohe Schleifenbandbreite und nahtlose Übergabe zwischen dem rechnerischen und dem linearen Modus zeigt. Ferner reagiert der CDLDO innerhalb von 2 Zyklen mit ungefähr der gleichen Einschwingzeit (z. B. weniger als 20 ns) für verschiedene Lasttransienten, während die Einschwingzeit im linearen Modus bis zu 20X länger ist.
  • Die Start- und Verminderungs/Erhöhungsreferenztransienten sind im CC-Modus mit dV/dt > 30mV/ns 5X schneller. Ein Lastverminderungstransientensprung von 1 A bis 100 mA zeigt ein großes VIN-Überschwingen, das durch Eingangs-PDN-Resonanz ausgelöst wird und der CC reagiert viel schneller als die Resonanzfrequenz. Erfolgreiche adaptive Abstimmung der Multipliziererkoeffizienten wird auch über eine Reihe von Referenzsprung-Transientenereignissen gezeigt. Vergleiche mit anderen DLDOs zeigen erhebliche Verbesserungen bei Einschwingverhalten, Einschwingzeit und FOM (Figure of Merit — Gütezahl).
  • 5 veranschaulicht die Tabelle 500, die Optionen für einen Multiplexer 321 des CDLDO gemäß einigen Ausführungsformen zeigt. Während eines Spannungsabfalls wählen die Steuersignale S1 und S0 des Multiplexers 321 den linearen Controller (LC) 301 durch Anwenden von Code 1,1 auf S1,S0 aus. Dann wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 1,0 aus, um sämtliche PGs 305 einzuschalten. Dann wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 0,1 aus, um sämtliche PGs 305 auszuschalten. Dann wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 1,0 aus, um sämtliche PGs 305 einzuschalten. Dann wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 0,1 aus, um sämtliche PGs 305 auszuschalten. An sich werden zwei Zyklen des Ein- und Ausschaltens der PGs 305 durchgeführt. Dann übergibt der Multiplexer 321 durch Auswählen von S1,S0 als 1,1 die Steuerung an den linearen Controller (LC) 301.
  • Während eines Überschwingungsereignisses wählen die Steuersignale S1 und S0 des Multiplexers 321 den linearen Controller (LC) 301 durch Anwenden des Codes 1,1 auf S1,S0 aus. Danach wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 0,1 aus, um sämtliche PGs 305 auszuschalten. Dann wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 1,0 aus, um sämtliche PGs 305 einzuschalten. Dann wählen die Multiplexer-Steuersignale S1 und S0 S1,S0 als 0,1 aus, um sämtliche PGs 305 auszuschalten. Dann wählen die Steuersignale S1 und S0 des Multiplexers 321 S1,S0 als 1,0, um sämtliche PGs 305 auszuschalten. An sich werden zwei Zyklen des Aus- und Einschaltens der PGs durchgeführt. Dann übergibt der Multiplexer 321 durch Auswählen von S1,S0 als 1,1 die Steuerung an den linearen Controller (LC) 301.
  • 6 veranschaulicht die grafische Darstellung 600, die das Einschwingverhalten des CDLDO gemäß einigen Ausführungsformen veranschaulicht. Während T1 sind alle Leistungsgatter EIN. Während T2 sind alle Leistungsgatter 305 AUS. Der Ladestrom des Ausgangskondensators Cout während T1 ist gleich IMAX minus ILOAD_FINAL. Der empfangene Ausgangsladebetrag (Q1) ist definiert durch: Q 1 = V D R P ∗ C o u t = ( I M A X − I L O A D _ F I N A L ) ∗ T 1
    Figure DE112019002299T5_0001
  • Der Ausgangskondensator-Entladestrom während T2 ist gleich ILOAD_FINAL. Die Ladung Q2 ist definiert als: Q 2 = V D R P ∗ C o u t = ( I L O A D _ F I N A L ) ∗ T 1
    Figure DE112019002299T5_0002
  • Da die Ausgangsspannung zum gleichen Pegel zurückkehrt, sind Q1 und Q2 gleich.
    Die Gleichungen 1 und 2 ergeben einen Laststromwert, der gegeben ist durch: I L O A D _ F I N A L = I M A X ∗ T 1 T 1 + T 2
    Figure DE112019002299T5_0003
  • Wo IMAX direkt proportional zu PGmax (Höchstwert der Leistungsgatter bei vollständigem Einschalten) ist, 1023 für 10-Bit-Konstruktion. Der entsprechende Wert des Leistungsgatters (PG_CODE), der zur Herstellung verwendet wird, ist als PGSOL­_DRP definiert, was die Lösung ist, die der Rechen-Controller berechnet. In diesem Beispiel ist PGSOL_DRP 421. PGSOL_DRP ist definiert als: P G S O L _ D R P = P G M A X ∗ T 1 T 1 + T 2
    Figure DE112019002299T5_0004
  • Der Abfallkoeffizient wird hinzugefügt, um den adaptiven Korrekturmechanismus zu implementieren, was die folgende Form ergibt: P G S O L _ D R P = α d r p ∗ P G M A X ∗ T L 1 T 1 + T 2
    Figure DE112019002299T5_0005
  • 7 veranschaulicht die grafische Darstellung 700, die das Einschwingverhalten des CDLDO während eines Überschwingungsereignisses gemäß einigen Ausführungsformen zeigt. Die grafische Darstellung 700 zeigt das Überschwingungsverhalten des CDLDO nach einem Lasttransienten. Aufgrund der Entlastung beginnt die Ausgangsspannung zu steigen und überschreitet den Überschwingungsfeststellungsschwellenwert an der Sequenz (Seq) 1 und der Computational Controller wird direkt danach aufgerufen. Die Rechenmaschine treibt dann das Leistungsgatter durch AUS-EIN-AUS-Sequenzen (Seq 1 bis und mit Seq 3), misst die Zeitdauer T1 und T2, berechnet die Lösung, wendet die Lösung an Seq 4 an und gibt nach der Übergabe die Steuerung an das lineare Controller-System ab (z. B. Seq 5).
  • 8 veranschaulicht die grafische Darstellung 800, die das Einschwingverhalten des CDLDO während eines Referenzspannungserhöhungsereignisses gemäß einigen Ausführungsformen veranschaulicht. Während des Referenz-Spannungserhöhungstransienten stellt der CDLDO einen Spannungsabfall ähnlich wie der Lasttransient fest und löst diesen unter Verwendung der gleichen Gleichung. Die grafische Darstellung 800 zeigt, dass der Unterschied zum Lasttransienten darin besteht, dass die zeitliche Dauer für den „Abfall“ länger als die zeitliche Dauer ist.
  • 9 veranschaulicht die grafische Darstellung 900, die das Einschwingverhalten des CDLDO während eines Referenzspannungsverminderungsereignisses gemäß einigen Ausführungsformen zeigt. Während des Referenz-Spannungsverminderungsstransienten stellt der CDLDO eine Spannungsüberschwingung ähnlich wie die Lastverminderung fest und löst diese unter Verwendung der gleichen Überschwingungsgleichung. Der Unterschied zum Lasttransienten besteht darin, dass die zeitliche Dauer für die „Überschwingung“ länger als die zeitliche Dauer T1 ist. Die grafische Darstellung 900 und die grafische Darstellung 800 zeigen, dass die Referenztransienten auf eine ähnliche Weise gelöst werden wie Lasttransienten.
  • 10A und 10B veranschaulichen Zustandsdiagramme 1000 beziehungsweise 1020 eines endlichen Automaten (Finite State Machine — FSM) 333g des CDLDO für Abfall- beziehungsweise Überschwingungsereignisse gemäß einigen Ausführungsformen. 10A veranschaulicht, dass, wenn kein Ereignis vorliegt, der CDLDO durch den linearen Controller (LC) 301 arbeitet und der FSM 333g sich somit im linearen (Lin) Zustand befindet. Während eines Spannungsabfallereignisses, oder wenn die Referenzspannung plötzlich steigt, geht der FSM 333g in den „ALLE EIN“-Zustand über, in dem sämtliche Leistungsgatter 305 eingeschaltet sind. Im nächsten Zyklus geht der FSM 333g in den „ALLE AUS“-Zustand über, in dem sämtliche Leistungsgatter 305 ausgeschaltet sind. Im nächsten Zyklus geht der FSM 333g in den „ALLE EIN“-Zustand über, in dem sämtliche Leistungsgatter eingeschaltet sind. Im nächsten Zyklus wird erwartet, dass eine Lösung erhalten werden wird, und der FSM 333g geht in den Lösungszustand „Lös“ über. Im anschließenden Zyklus geht der FSM 333g zurück zum linearen Controller 301 über.
  • 10B veranschaulicht, dass, wenn kein Ereignis vorliegt, der CDLDO durch den linearen Controller (LC) 301 arbeitet und der FSM 333g sich im linearen (Lin) Zustand befindet. Während eines Spannungsüberschwingungsereignisses, oder wenn die Referenzspannung plötzlich sinkt, geht der FSM 333g in den „ALLE AUS“-Zustand über, in dem sämtliche Leistungsgatter ausgeschaltet sind. Im nächsten Zyklus geht der FSM 333g in den „ALLE EIN“-Zustand über, in dem sämtliche Leistungsgatter EINgeschaltet sind. Im nächsten Zyklus geht der FSM in den „ALLE AUS“-Zustand über, in dem sämtliche Leistungsgatter ausgeschaltet sind. Im nächsten Zyklus wird erwartet, dass eine Lösung erhalten werden wird, und der FSM 333g geht in den Lösungszustand „Lös“ über. Im anschließenden Zyklus geht der FSM 333g zurück zum linearen Controller über.
  • 11 veranschaulicht die Schaltung 1100 zum Erzeugen eines Übergabesignals für den Übergang von einem rechnerischen Modus zu einem linearen Modus gemäß einigen Ausführungsformen. Die Schaltung 1100 weist die UND-Gatter 1101 und 1102, das ODER-Gatter 1103, den Taktzähler 1104 (z. B. 301a), den Zähler 1105 und SR-Latch 1106 auf, die gekoppelt sind wie gezeigt. Ein Fachmann würde verstehen, dass die Logikgatter unter Verwendung des De Morganschen Theorems mit beliebigen geeigneten Logikgattern ersetzt werden können. Abschnitte dieser Schaltung werden gemäß einigen Ausführungsformen durch den FSM 333g implementiert.
  • Wie vorhergehend erörtert, wird eine reibungslose Übergabe des PG-Codes vom asynchronen CC 302 zum synchronen Hochfrequenz-LC 301 durch Erzeugen eines asynchron eingestellten, synchron zurückgesetzten sol_hold-Signals durch den FSM 333g, das an der negativen Flanke des zweiten Ereigniszyklus eingestellt wird, und gleichzeitiges Aktivieren eines Taktimpulszählers implementiert. Die PGs 305 werden dann während einiger Taktzyklen (z. B. 2 Taktzyklen) an dem berechneten PG-Code gehalten, während er in im Voraus in den synchronen LC-Zähler 301a geladen wird, wodurch sichergestellt wird, dass der Zähler 301a nach 2 Taktimpulsen mit dem korrekten Code vollständig entleert ist, wodurch gegebenenfalls vorhandene Metastabilität aufgrund von Taktkreuzung gelöst wird. Sol_hold wird nach einigen Taktimpulsen (z. B. 2 Taktimpulsen) zurückgesetzt und der LC 301 beginnt mit dem Treiben der PGs 305 mit dem bereits im Voraus von dem CC 302 geladenen PG-Code.
  • 12 veranschaulicht das Zeitdiagramm 1200, das Verlaufs-Timeout-Periode und Register-Reset gemäß einigen Ausführungsformen zeigt. Das Verlaufs-Timeout-Signal wird durch den Controller verwendet, um zu bestimmen, ob in der vorherigen Berechnung ein Fehler vorhanden ist. Das Timeout-Signal geht nach einer vorprogrammierten Anzahl von Taktzyklen weg (in diesem Beispiel 50 Zyklen). Wenn das CDLDO-System ein anderes Ereignis feststellt, während das Timeout-Signal „hoch“ ist, korrigiert der Controller den Koeffizienten unter Verwendung des unter Bezugnahme auf 13A beschriebenen endlichen Automaten.
  • 13A und B veranschaulichen endliche Automaten (Finite State Machines — FSM) 1300 beziehungsweise 1320 zum Aktualisieren eines Abfallkoeffizienten beziehungsweise Überschwingungskoeffizienten gemäß einigen Ausführungsformen. Wie hier erörtert, wird die Wirksamkeit des CC 302 über Prozess- und langsame Laufzeitschwankungen und für kleinere dynamische Bereiche in Zuständen mit niedriger Leistung durch dynamisches Anpassen der Multiplikatorkoeffizienten α_drp und α_os, die zur PG-Codeberechnung verwendet werden, basierend dem Ereignisverlauf aufrechterhalten.
  • Zum Aktualisieren des Abfallkoeffizienten α_drp beginnt der FSM 1300 am Zustand 1301. Wenn keine Änderung im Abfallverlauf vorhanden ist, ändert der FSM 1300 seine Zustände vom Zustand 1301 zum Zustand 1302. Nach (einem) vordefinierten oder programmierbaren Taktzyklus/Taktzyklen ändert der FSM 1300 dann seinen Zustand von 1302 zu 1301.
  • Angesichts der mit Abfall verbundenen Verlaufsdaten, ändert der FSM 1300, wenn Abfallverlauf (droop_history) einen Abfall in der Vergangenheit angibt und der gegenwärtige Wert des Überschwingungszählers 322a gleich 1 ist, seinen Zustand vom Zustand 1301 zum Zustand 1303. Im Zustand 1303 wird der Abfallkoeffizient α_drp durch den Zähler 322a um 10 % vermindert und der aktualisierte Koeffizient wird im Register Tl_reg aktualisiert. Dann kehrt der FSM 1300 vom Zustand 1303 zum Zustand 1301 zurück.
  • Angesichts der mit Überschwingung verbundenen Verlaufsdaten, ändert der FSM 1300, wenn der Überschwingungsverlauf (overshoot_history) eine Überschwingung in der Vergangenheit angibt und der gegenwärtige Wert von droop_counter gleich 1 ist, dann seinen Zustand vom Zustand 1301 zum Zustand 1304. Im Zustand 1304 wird Überschwingung α_drp um 10 % erhöht und der aktualisierte Koeffizient wird im Register aktualisiert. Dann kehrt der FSM 1300 vom Zustand 1304 zum Zustand 1301 zurück.
  • Zum Aktualisieren des Überschwingungskoeffizienten (σ_drp beginnt der FSM 1320 am Zustand 1321. Wenn keine Änderung im Überschwingungsverlauf vorhanden ist, dann ändert der FSM 1320 seine Zustände vom Zustand 1321 zum Zustand 1322. Nach (einem) vordefinierten oder programmierbaren Taktzyklus/Taktzyklen ändert der FSM 1320 dann seinen Zustand von 1322 zu 1321.
  • Angesichts der mit Überschwingung verbundenen Verlaufsdaten ändert der FSM 1320, wenn der Überschwingungsverlauf (overshoot_history) eine Überschwingung in der Vergangenheit angibt und der gegenwärtige Wert des Überschwingungszählers 322a gleich 1 ist, dann seinen Zustand vom Zustand 1321 zum Zustand 1323. Im Zustand 1323 wird Überschwingung σ_drp durch den Zähler 322a um 10 % vermindert und der aktualisierte Koeffizient wird im Register T2_reg aktualisiert. Dann kehrt der FSM 1320 vom Zustand 1323 zum Zustand 1321 zurück.
  • Angesichts der mit Überschwingung verbundenen Verlaufsdaten, ändert der FSM 1300, wenn der Überschwingungsverlauf (overshoot_history) eine Überschwingung in der Vergangenheit angibt und der gegenwärtige Wert von droop_counter gleich 1 ist, dann seinen Zustand vom Zustand 1321 zum Zustand 1324. Im Zustand 1324 wird Überschwingung σ_drp um 10 % erhöht und der aktualisierte Koeffizient wird im Register aktualisiert. Dann kehrt der FSM 1320 vom Zustand 1324 zum Zustand 1321 zurück.
  • Wenn ein Ereignis sich während einer programmierbaren Timeout-Periode wiederholt, wird der Koeffizient um 10 % (oder einen anderen vorbestimmten oder programmierbaren Wert) angepasst. Der neue Koeffizient wird beibehalten und in anschließenden Ereignissen verwendet oder erneut bei der Feststellung eines anderen Ereignisses innerhalb des Timeout-Fensters angepasst. Er kann auch im Voraus für Referenzerhöhungs/verminderungsübergänge konfiguriert werden, um Berechnungs-Overheads zu minimieren.
  • 14A und 14B veranschaulichen die grafischen Darstellungen 1400 beziehungsweise 1420, die DLDO-Schleifenregelungseigenschaften für einen linearen Controller zeigen. Die von den grafischen Darstellungen 1400 und 1420 veranschaulichten Verhalten erfolgen bei ausgeschaltetem Computational Controller und zeigen den DLDO-Basisbetrieb, wie durch einen herkömmlichen Controller bewerkstelligt.
  • 15A und 15B veranschaulichen die grafischen Darstellungen 1500 beziehungsweise 1520, die CDLDO-Schleifenregelungseigenschaften für einen Lastsprung von 500 mA gemäß einigen Ausführungsformen zeigen. Die grafischen Darstellungen 1500 und 1520 zeigen den Vergleich des Verhaltens des Computational Controller (CC) gegenüber einem herkömmlichen linearen Controller (LC). Der Computational Controller löst den gleichen Lasttransienten mehr als 22X schneller und erzeugt im Vergleich zum herkömmlichen linearen Controller einen mehr als 6X kleineren Abfall.
  • 16A und 16B veranschaulichen die grafischen Darstellungen 1600 beziehungsweise 1620, die CDLDO-Schleifenregelungseigenschaften für Lastsprünge von 150 mA beziehungsweise 400 mA gemäß einigen Ausführungsformen zeigen. 16A zeigt, dass der CC die verschiedenen Lasttransientenereignisse mit der gleichen Einschwingzeit und der gleichen Abfallgröße löst, während ein herkömmlicher linearer Controller variierende Einschwingzeiten und Abfallwerte mit verschiedenen Größen erzeugt. 16B zeigt den Vergleich des Verhaltens des CC und des LC in einem Überschwingungsereignis. Der CC löst das Überschwingungsereignis im Vergleich zum Verhalten des LC 16 Mal schneller und erzeugt eine 3,6X kleinere Überschwingungsgröße.
  • 17A bis 17D veranschaulichen die grafischen Darstellungen 1700, 1720, 1730 beziehungsweise 1740, die Referenz-Spannungserhöhungs- und Spannungsverminderungseinschwingverhalten mit einem großen sprunghaften Lastverminderungsereignis zeigen und die den linearen und den rechnerischen Steuerungsmodus des CDLDO gemäß einigen Ausführungsformen vergleichen. Die grafischen Darstellungen 1700 und 1720 zeigen einen Vergleich des Verhaltens bei Referenz-Spannungserhöhungs- und Verminderungstransienten zwischen dem CC und dem LC. Der CC schwingt das System in beiden Szenarien schneller ein als der LC. Die grafischen Darstellungen 1730 und 1740 zeigen das Überschwingungsverhalten des CDLDO und dass der CC die Ausgangsspannung begrenzt, um Überspannungsbelastungen der Last zu verhindern.
  • 18A und 18B veranschaulichen die grafischen Darstellungen 1800 beziehungsweise 1820, die den Effekt adaptiver Korrekturkoeffizienten gemäß einigen Ausführungsformen zeigen. Die grafischen Darstellungen 1800 und 1820 zeigen die automatische Abstimmung des Abfallkoeffizienten und Überschwingungskoeffizienten während der ersten Abstimmphase (grafische Darstellung 1800) und nach Ereignissen, wenn der CC die bereits abgestimmten Koeffizienten verwendet und keine weitere Abstimmung erfordert.
  • 19 veranschaulicht eine grafische Darstellung 1900, die ein Einschwingen von Ausgangsspannung in einem Zyklus unter Verwendung eines CDLDO gemäß einigen Ausführungsformen zeigt. Die grafische Darstellung 1900 zeigt, dass konzeptuell, wenn der Wert des Ausgangskondensators und der Wert von T1 bekannt sind, die Lösung in einem Zyklus anstatt der zwei vorhergehend beschriebenen Zyklen berechnet werden kann.
  • 20 veranschaulicht die grafische Darstellung 2000, die ein Einschwingen von Ausgangsspannung in 2 Zyklen unter Verwendung eines CDLDO gemäß einigen Ausführungsformen zeigt. Die grafische Darstellung 2000 zeigt die gleiche Funktionalität wie 6, wenn die Lösung durch das CDLDO-System in zwei Ereigniszyklen erfolgt. Hier sind die Leistungsgatterwerte in analogem Maßstab gezeigt, um das Konzept auszuarbeiten.
  • 21 veranschaulicht die grafische Darstellung 2100, die den Prozess des Findens einer Lösung für eine Anzahl von aktiven Leistungsgattern zeigt, um ein schnelles Einschwingen der Ausgangsspannung unter Verwendung eines CDLDO gemäß einigen Ausführungsformen zu erreichen. Die grafische Darstellung 2100 zeigt die Anzahl von Schritten, die zum Finden einer Lösung verwendet werden, wenn eine näherungsbasierte Berechnung verwendet wird.
  • 22A und 22B veranschaulichen das Ablaufdiagramm 2200 beziehungsweise 2220 des CDLDO-Controller-Schemas gemäß einigen Ausführungsformen. Die Ablaufdiagramme verwenden die Computational Transient Management Circuit (CTMC) 302 gemeinsam mit einem herkömmlichen DLDO-Controller 301. Der herkömmliche DLDO-Controller 301 weist einen Aufwärts-/Abwärts-/konstanten Zähler auf, der aktiviert ist, wenn kein Ereignis festgestellt wird. Der Betrieb des Controllers 301 ist in 22B veranschaulicht. Der Betrieb des Controllers 302 ist in 22A veranschaulicht.
  • Nachdem in Block 2201 ein Ereignis festgestellt wurde, bestimmt der CTMC 302 am Block 2202, ob im jüngsten Verlauf ein anderes Ereignis vorhanden ist, das es dem System erlaubt, sich selbst zu rekalibrieren. Wenn nicht, nimmt das System basierend auf dem Typ des Ereignisses, das es festgestellt hat, entweder den Abfallpfad 2204 oder den Überschwingungspfad 2210. Anderenfalls wird, wenn nichts im jüngsten Verlauf ist, der Multiplexerkoeffizient am Block 2203 angepasst und das System nimmt basierend auf dem Typ des Ereignisses, das es festgestellt hat, entweder den Abfallpfad 2204 oder den Überschwingungspfad 2210.
  • Im Abfallpfad 2204 bewertet die Schaltung 302 ferner am Block 2205, ob dieses Ereignis aus einem Referenztransienten oder aufgrund eines Lasttransienten entsteht. Für ein Lasttransientereignis aktiviert das System am Block 2207 eine bestimmte Sequenz (EIN-AUS-EIN/Berechnen), um die Leistungsgatter 305 zu steuern und die Lösung zu berechnen. Nachdem die Lösung am Block 2208 angewandt wurde, ist das System stabil und der Prozess beginnt bei Block 2201 erneut.
  • Aufgrund der Schwankung der Betriebstemperatur oder Alterung oder einer anderen Quelle wird das System, wenn die berechnete Lösung sich wesentlich von der richtigen Lösung unterscheidet, kurz nachdem die Lösung angewendet wurde, ein weiteres Abfall/Überschwingungsereignis durchlaufen. Die kurze Dauer zwischen zwei aufeinanderfolgenden Ereignissen ist der Hinweis auf eine unrichtige Lösung und der Algorithmus passt den Multipliziererkoeffizienten in geeigneter Weise an, derart dass die nächste Lösung korrekt sein wird. Die Überschwingungsereignisverwaltung (z. B. Blöcke 2210, 2211 und 2213) unterscheidet sich von dem Abfallereignis (z. B. Blöcke 2204, 2205, 2207) in der Sequentialisierung, sie folgt der Sequenz AUS-EIN-AUS/Berechnen von Block 2213 und wendet die Lösung am Block 2208 an.
  • Für einen Referenzerhöhungstransienten oder während des Starts folgt das System der gleichen Sequenz wie auch die Abfallverwaltung 2204, mit der Ausnahme, dass, da der Referenztransient die Referenz sowie das Abfallfenster auf einen neuen Pegel bewegt, das System den für die Berechnung erforderlichen Zähler sperrt, bis er den neuen Abfallbereich erreicht, wie in Block 2206 angegeben. Sobald er sich innerhalb des neuen Abfallbereichs befindet, folgt es der gleichen Sequenz wie die Abfallverwaltung. Für einen Referenzverminderungstransienten folgt es der Überschwingungsverwaltungssequenz, nachdem es den Zähler gesperrt hat, bis er den neuen Überschwingungsbereich erreicht hat, wie in Block 2212 angegeben.
  • Wenn im Block 2201 kein Ereignis stattfindet, wird der herkömmliche LC 301 verwendet und der Prozess wird mit Block 2221 fortgesetzt. Am Block 2221 wird eine Bestimmung über den Spannungspegel von Vout in Bezug auf eine Referenzspannung Vref vorgenommen. Wenn Vout kleiner als Vref ist, wird der Prozess mit Block 2222 fortgesetzt und der Zähler 301a erhöht die Anzahl der aktiven PGs um 1. Wenn Vout kleiner als Vref ist, wird der Prozess mit Block 2223 fortgesetzt. Bei Block 2223 wird eine Bestimmung vorgenommen, die betrifft, ob Vout größer als Vref ist. Wenn dies der Fall ist, vermindert der Zähler 301a die Anzahl der aktiven PGs um 1, wie in Block 2224 angegeben. Anderenfalls bleibt der PG-Code unverändert und die Anzahl der aktiven und inaktiven Leistungsgatter bleibt gleich, wie in Block 2225 angegeben. Dann wird der Prozess bei Block 2201 neu gestartet.
  • 23 veranschaulicht eine intelligente Vorrichtung 2300 oder ein Computersystem oder ein SoC (System-on-Chip) mit CDLDO-Regler gemäß einigen Ausführungsformen. 23 veranschaulicht ein Blockdiagramm einer Ausführungsform einer mobilen Vorrichtung, in der Schnittstellenverbinder mit flacher Fläche verwendet werden könnten. In einigen Ausführungsformen stellt die Rechenvorrichtung 2300 eine mobile Rechenvorrichtung dar, wie beispielsweise ein Rechen-Tablet, ein Mobiltelefon oder Smartphone, einen drahtlosfähigen E-Reader oder eine andere drahtlose mobile Vorrichtung. Es versteht sich, dass bestimmte Bauelemente allgemein gezeigt sind und nicht alle Bauelemente einer solchen Vorrichtung in der Rechenvorrichtung 2300 gezeigt sind.
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 den ersten Prozessor 2310 mit CDLDO-Regler gemäß einigen erörterten Ausführungsformen auf. Andere Blöcke der Rechenvorrichtung 2300 können gemäß einigen Ausführungsformen auch den CDLDO-Regler aufweisen. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können auch eine Netzwerk-Schnittstelle innerhalb 2370 aufweisen, wie beispielsweise eine drahtlose Schnittstelle, derart dass eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen Personal Digital Assistant, aufgenommen werden kann.
  • In einigen Ausführungsformen kann der Prozessor 2310 eine oder mehrere physikalische Vorrichtungen, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikbausteine oder andere Verarbeitungsmittel, aufweisen. Die Verarbeitungsoperationen, die durch den Prozessor 2310 durchgeführt werden, weisen die Ausführung einer Betriebsplattform oder eines Betriebssystems auf, auf dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen weisen Operationen auf, die mit E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen verbunden sind, Operationen, mit die Leistungsverwaltung verbunden sind, und/oder Operationen, die mit dem Verbinden der Rechenvorrichtung 2300 mit einer anderen Vorrichtung verbunden sind. Die Verarbeitungsoperationen können auch Operationen aufweisen, die mit Audio-E/A und/oder Anzeige-E/A verbunden sind.
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 das Audio-Untersystem 2320 auf, das Hardware- (z. B. Audio-Hardware und Audioschaltungen) und Software-Komponenten (z. B. Treiber, Codecs) darstellt, die mit dem Bereitstellen von Audiofunktionen für die Rechenvorrichtung verbunden sind. Audiofunktionen können Lautsprecher- und/oder Kopfhörerausgabe sowie Mikrofoneingabe aufweisen. Vorrichtungen für solche Funktionen können in die Rechenvorrichtung 2300 integriert oder mit der Rechenvorrichtung 2300 verbunden sein. In einer Ausführungsform interagiert ein Benutzer mit der Rechenvorrichtung 2300, indem er Audio-Befehle bereitstellt, die durch den Prozessor 2310 empfangen und verarbeitet werden.
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 ein Anzeigeuntersystem 2330 auf. Das Anzeigeuntersystem 2330 stellt Hardware-(z. B. Anzeigevorrichtungen) und Software-Komponenten (z. B. Treiber) dar, die eine visuelle und/oder berührungsempfindliche Anzeige für einen Benutzer zum Interagieren mit der Rechenvorrichtung 2300 bereitstellen. Das Anzeigeuntersystem 2330 weist die Anzeigeschnittstelle 2332 auf, die den/die bestimmte/n Bildschirm oder Hardware-Vorrichtung aufweist, die zum Bereitstellen einer Anzeige für einen Benutzer verwendet wird. In einer Ausführungsform weist die Anzeigeschnittstelle 2332 Logik auf, die getrennt von dem Prozessor 2310 ist, um mindestens einen Teil der mit der Anzeige verbundenen Verarbeitung durchzuführen. In einer Ausführungsform weist das Anzeigeuntersystem 2330 eine Touchscreen-Vorrichtung (oder ein Touchpad) auf, die einem Benutzer sowohl Ausgabe als auch Eingabe bereitstellt.
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 den E/A-Controller 2340 auf. Der E/A-Controller 2340 stellt Hardware-Vorrichtungen und Software-Komponenten dar, die die Interaktion mit einem Benutzer betreffen. Der E/A-Controller 2340 ist betriebsfähig, um Hardware zu verwalten, die Teil des Audio-Untersystems 2320 und/oder Anzeigeuntersystems 2330 ist. Zusätzlich veranschaulicht der E/A-Controller 2340 einen Verbindungspunkt für zusätzliche Vorrichtungen, die sich mit der Rechenvorrichtung 2300 verbinden, durch die ein Benutzer mit dem System integrierten könnte. Zum Beispiel könnten Vorrichtungen, die an die Rechenvorrichtung 2300 angeschlossen werden können, Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie beispielsweise Kartenlesern oder anderen Vorrichtungen, aufweisen.
  • Wie vorhergehend erwähnt, kann der E/A-Controller 2340 mit dem Audio-Untersystem 2320 und/oder Anzeige-Untersystem 2330 interagieren. Zum Beispiel kann Eingabe durch ein Mikrofon oder eine andere Audio-Vorrichtung Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Rechenvorrichtung 2300 bereitstellen. Zusätzlich kann anstatt von oder zusätzlich zu Anzeigeausgabe Audio-Ausgabe bereitgestellt werden. Wenn in einem anderen Beispiel das Anzeige-Untersystem 2330 einen Touchscreen aufweist, funktioniert die Anzeigevorrichtung auch als eine Eingabevorrichtung, die mindestens teilweise durch den E/A-Controller 2340 verwaltet werden kann. Auf der Rechenvorrichtung 2300 können sich auch zusätzliche Knöpfe oder Schalter befinden, um E/A-Funktionen bereitzustellen, die durch den E/A-Controller 2340 verwaltet werden.
  • In einigen Ausführungsformen verwaltet der E/A-Controller 2340 Vorrichtungen, wie beispielsweise Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die die Rechenvorrichtung 2300 aufweisen kann. Die Eingabe kann Teil direkter Benutzerinteraktion sein sowie dem System Umgebungseingabe bereitstellen, um seinen Betrieb zu beeinflussen (wie beispielsweise Filtern von Geräuschen, Anpassen von Anzeigen an Helligkeitsfeststellung, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 Leistungsverwaltung 2350 auf, die die Batterieleistungsnutzung, das Laden der Batterie und Merkmale verwaltet, die den Energiesparbetrieb betreffen. Das Speicher-Untersystem 2360 weist Speichervorrichtungen zum Speichern von Informationen in der Rechenvorrichtung 2300 auf. Der Speicher kann eine nichtflüchtige (Zustand ändert sich nicht, wenn die Leistungsversorgung der Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtung sein (Zustand ist unbestimmt, wenn die Leistungsversorgung der Speichervorrichtung unterbrochen wird). Das Speicher-Untersystem 2360 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (entweder langfristig oder vorübergehend) speichern, die die Ausführung der Anwendungen und Funktionen der Rechenvorrichtung 2300 betreffen.
  • Elemente von Ausführungsformen sind auch als ein maschinenlesbarer Datenträger (z. B. Speicher 2360) zum Speichern der computerausführbaren Anweisungen bereitgestellt (z. B. Anweisungen zum Implementieren von beliebigen anderen hier erörterten Prozessen). Der maschinenlesbare Datenträger (z. B. der Speicher 2360) kann Flash-Speicher, optische Platten, CD-ROMs, DVD ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phase Change Memory (PCM) oder andere Typen von maschinenlesbaren Datenträgern aufweisen, die sich zum Speichern elektronischer oder computerausführbarer Anweisungen eignen, ist aber nicht darauf beschränkt. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) auf einen anfordernden Computer (z. B. einen Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzwerkverbindung) übertragen werden kann.
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 Verbindungsfähigkeit 2370 auf. Die Verbindungsfähigkeit 2370 weist Hardware-Vorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikations-Hardware) und Software-Komponenten (z. B. Treiber, Protokollstapel) auf, um es der Rechenvorrichtung 2300 zu ermöglichen, mit externen Vorrichtungen zu kommunizieren. Die Rechenvorrichtung 2300 könnte aus separaten Vorrichtungen bestehen, wie beispielsweise anderen Rechenvorrichtungen, drahtlosen Zugangspunkten oder Basisstationen sowie Peripheriegeräten, wie beispielsweise Kopfhörern, Druckern oder anderen Vorrichtungen.
  • Die Verbindungsfähigkeit 2370 kann mehrere unterschiedliche Typen von Verbindungsfähigkeit aufweisen. Zur Verallgemeinerung ist die Rechenvorrichtung 2300 mit zellularer Verbindungsfähigkeit 2372 und drahtloser Verbindungsfähigkeit 2374 veranschaulicht. Zellulare Verbindungsfähigkeit 2372 bezeichnet allgemein zellulare Netzwerk-Verbindungsfähigkeit, die durch drahtlose Träger, wie beispielsweise über GSM (Global System for Mobile communications) oder Varianten oder Ableitungen davon, CDMA (Code Division Multiple Access) oder Varianten oder Ableitungen davon, TDM (Time Division Multiplexing) oder Varianten oder Ableitungen davon oder andere zellulare Dienststandards, bereitgestellt wird. Die drahtlose Verbindungsfähigkeit (oder drahtlose Schnittstelle) 2374 bezeichnet drahtlose Verbindungsfähigkeit, die nicht zellular ist, und kann Personal Area Networks (wie beispielsweise Bluetooth, Nahfeld usw.), lokale Netzwerke (wie beispielsweise Wi-Fi) und/oder Weitbereichsnetze (wie beispielsweise WiMax) oder andere drahtlose Kommunikation aufweisen.
  • In einigen Ausführungsformen weist die Rechenvorrichtung 2300 Peripherieverbindungen 2380 auf. Die Peripherieverbindungen 2380 weisen Hardware-Schnittstellen und -Verbinder sowie Software-Komponenten (z. B. Treiber, Protokollstapel) auf, um Peripherieverbindungen herzustellen. Es versteht sich, dass die Rechenvorrichtung 2300 sowohl eine Peripherievorrichtung („zu“ 2382) von anderen Rechenvorrichtungen sein kann, sowie Peripherievorrichtungen („von“ 2384) aufweisen kann, die damit verbunden sind. Die Rechenvorrichtung 2300 weist allgemein einen „andockenden“ Verbinder auf, um sich mit anderen Rechenvorrichtungen zu Zwecken, wie beispielsweise der Verwaltung (z. B. Herunter- und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Rechenvorrichtung 2300 zu verbinden. Zusätzlich kann ein andockender Verbinder es der Rechenvorrichtung 2300 ermöglichen, sich mit bestimmten Peripherievorrichtungen zu verbinden, die es der Rechenvorrichtung 2300 erlauben, Ausgabe von Inhalt, zum Beispiel an audiovisuelle oder andere Systeme, zu steuern.
  • Zusätzlich zu einem proprietären andockenden Verbinder oder anderer proprietärer Verbindungs-Hardware kann die Rechenvorrichtung 2300 Peripherieverbindungen 2380 über allgemeine oder standardbasierte Verbinder herstellen. Allgemeine Typen können einen Universal Serial Bus (USB) Verbinder (der eine beliebige von einer Anzahl verschiedener Hardware-Schnittstellen aufweisen kann), DisplayPort einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen, aufweisen.
  • 24 veranschaulicht eine weitere intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) 2400 mit CDLDO-Regler gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen stellt die Vorrichtung 2400 eine geeignete Rechenvorrichtung, wie beispielsweise ein Rechen-Tablet, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-of-Things (IOT) Vorrichtung, einen Server, eine tragbare Vorrichtung, eine Set-Top-Box, einen drahtlosfähigen E-Reader oder dergleichen dar. Es versteht sich, dass bestimmte Bauelemente allgemein gezeigt sind und nicht alle Bauelemente einer solchen Vorrichtung in der Vorrichtung 2400 gezeigt sind.
  • In einem Beispiel weist die Vorrichtung 2400 ein SoC (System-on-Chip) 2401 auf. Eine beispielhafte Grenze des SOC 2401 ist in 24 unter Verwendung von punktierten Linien dargestellt, wobei einige beispielhafte Bauelemente in dem SOC 2401 enthalten dargestellt sind — das SOC 2401 kann indes beliebige geeignete Bauelemente der Vorrichtung 2400 aufweisen.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 den Prozessor 2404 auf. Der Prozessor 2404 kann eine oder mehrere physikalische Vorrichtungen, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikbausteine, Verarbeitungskerne oder andere Verarbeitungsmittel, aufweisen. Die Verarbeitungsoperationen, die durch den Prozessor 2404 durchgeführt werden, weisen die Ausführung einer Betriebsplattform oder eines Betriebssystems auf, auf dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen weisen Operationen, die mit E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen verbunden sind, Operationen, die mit Leistungsverwaltung verbunden sind, Operationen, die mit dem Verbinden der Rechenvorrichtung 2400 mit einer anderen Vorrichtung verbunden sind, und/oder dergleichen auf. Die Verarbeitungsoperationen können auch Operationen aufweisen, die mit Audio-E/A und/oder Anzeige-E/A verbunden sind.
  • In einigen Ausführungsformen weist der Prozessor 2404 mehrere Verarbeitungskerne (auch als Kerne bezeichnet) 2408a, 2408b, 2408c auf. Obgleich in 16 lediglich drei Kerne 2408a, 2408b, 2408c veranschaulicht sind, kann der Prozessor 2404 eine beliebige andere geeignete Anzahl von Verarbeitungskernen, z. B. Dutzende oder sogar Hunderte von Verarbeitungskernen, aufweisen. Die Prozessorkerne 2408a, 2408b, 2408c können auf einem einzigen integrierten Schaltungs-Chip (IC) implementiert werden. Darüber hinaus kann der Chip einen oder mehrere gemeinsam verwendete und/oder private Caches, Busse oder Zusammenschaltungen, Grafik- und/oder Speicher-Controller oder andere Bauelemente aufweisen.
  • In einigen Ausführungsformen weist der Prozessor 2404 den Cache 2406 auf. In einem Beispiel können Abschnitte des Caches 2406 für einzelne Kerne 2408 bestimmt sein (z. B. ein erster Abschnitt des Caches 2406 ist für den Kern 2408a bestimmt, ein zweiter Abschnitt des Caches 2406 ist für den Kern 2408b bestimmt und so weiter). In einem Beispiel können ein oder mehrere Abschnitte des Caches 2406 von zwei oder mehr der Kerne 2408 gemeinsam verwendet werden. Der Cache 2406 kann in verschiedene Ebenen aufgeteilt werden, z. B. Cache der Ebene 1 (L1), Cache der Ebene 2 (L2), Cache der Ebene 3 (L3) usw.
  • In einigen Ausführungsformen kann der Prozessorkern 2404 eine Abrufeinheit zum Abrufen von Anweisungen (die Anweisungen mit bedingten Sprüngen aufweisen) zur Ausführung durch den Kern 2404 aufweisen. Die Anweisungen können von beliebigen Speichervorrichtungen, wie beispielsweise dem Speicher 2430, abgerufen werden. Der Prozessorkern 2404 kann auch eine Decodiereinheit zum Decodieren der abgerufenen Anweisungen aufweisen. Zum Beispiel kann die Decodiereinheit die abgerufene Anweisung in mehrere Mikrooperationen decodieren. Der Prozessorkern 2404 kann eine Planungseinheit zum Durchführen verschiedener Operationen aufweisen, die mit dem Speichern decodierter Anweisungen verbunden sind. Zum Beispiel kann die Planungseinheit Daten von der Decodiereinheit halten, bis die Anweisungen zum Senden bereit sind, z. B. bis sämtliche Quellwerte einer decodierten Anweisung verfügbar werden. In einer Ausführungsform kann die Planungseinheit decodierte Anweisungen zur Ausführung planen und/oder an eine Ausführungseinheit ausgeben (oder senden).
  • Die Ausführungseinheit kann die gesendeten Anweisungen ausführen, nachdem sie (z. B. durch die Decodiereinheit) decodiert und (z. B. durch die Planungseinheit) gesendet wurden. In einer Ausführungsform kann die Ausführungseinheit mehr als eine Ausführungseinheit (wie beispielsweise eine Abbildungsberechnungseinheit, eine Grafikberechnungseinheit, eine Universalberechnungseinheit usw.) aufweisen. Die Ausführungseinheit kann verschiedene arithmetische Operationen, wie beispielsweise Addition, Subtraktion, Multiplikation und/oder Division, durchführen und kann eine oder mehrere arithmetisch-logische Einheiten (ALUs) aufweisen. In einer Ausführungsform kann ein Co-Prozessor (nicht gezeigt) verschiedene arithmetische Operationen in Verbindung mit der Ausführungseinheit durchführen.
  • Ferner kann die Ausführungseinheit Anweisungen out-of-order ausführen. So kann der Prozessorkern 2404 in einer Ausführungsform ein Out-of-order-Prozessorkern sein. Der Prozessorkern 2404 kann auch eine Retirement-Einheit aufweisen. Die Retirement-Einheit kann das Retirement von ausgeführten Anweisungen durchführen, nachdem sie festgeschrieben wurden. In einer Ausführungsform kann das Retirement der ausgeführten Anweisungen ergeben, dass der Prozessorzustand von der Ausführung der Anweisungen festgeschrieben wird, wobei physikalische Register, die von den Anweisungen verwendet werden, freigegeben werden usw. Der Prozessorkern 2404 kann auch eine Buseinheit aufweisen, um Kommunikation zwischen Komponenten des Prozessorkerns 2404 und anderen Komponenten über einen oder mehrere Busse zu ermöglichen. Der Prozessorkern 2404 kann auch ein oder mehrere Register zum Speichern von Daten aufweisen, auf die von verschiedenen Komponenten des Kerns 2404 zugegriffen wird (wie beispielsweise Werte, die zugewiesenen Anwendungsprioritäten und/oder Untersystemzustandsverbindung (Modi) betreffen).
  • In einigen Ausführungsformen weist die Vorrichtung 2400 Verbindungsfähigkeitsschaltungen 2431 auf. Zum Beispiel weisen die Verbindungsfähigkeitsschaltungen 2431 Hardware-Vorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikations-Hardware) und/oder Software-Komponenten (z. B. Treiber, Protokollstapel) auf, z. B. um es der Vorrichtung 2400 zu ermöglichen, mit externen Vorrichtungen zu kommunizieren. Die Vorrichtung 2400 kann separat von den externen Vorrichtungen, wie beispielsweise anderen Rechenvorrichtungen, drahtlosen Zugangspunkten oder Basisstationen usw., sein.
  • In einem Beispiel können die Verbindungsfähigkeitsschaltungen 2431 mehrere verschiedene Typen von Verbindungsfähigkeit aufweisen. Um zu verallgemeinern, die Verbindungsfähigkeitsschaltungen 2431 können zellulare Verbindungsfähigkeitsschaltungen, drahtlose Verbindungsfähigkeitsschaltungen usw. aufweisen. Zellulare Verbindungsfähigkeitsschaltungen der Verbindungsfähigkeitsschaltungen 2431 bezeichnen allgemein zellulare Netzwerk-Verbindungsfähigkeit, die durch drahtlose Träger bereitgestellt wird, wie beispielsweise über GSM (Global System for Mobile communications) oder Varianten oder Ableitungen davon, CDMA (Code Division Multiple Access) oder Varianten oder Ableitungen davon, TDM (Time Division Multiplexing) oder Varianten oder Ableitungen davon, 3rd Generation Partnership Project (3GPP) Universal Mobile Telecommunications Systems (UMTS) System oder Varianten oder Ableitungen davon, 3 GPP Long-Term Evolution (LTE) System oder Varianten oder Ableitungen davon, 3 GPP LTE-Advanced (LTE- A) System oder Varianten oder Ableitungen davon, das drahtlose Fifth Generation (5G) System oder Varianten oder Ableitungen davon, 5G-Mobilnetzsystem oder Varianten oder Ableitungen davon, 5G New Radio (NR) System oder Varianten oder Ableitungen davon oder andere zellulare Dienststandards bereitgestellt werden. Die drahtlosen Verbindungsfähigkeitsschaltungen (oder drahtlose Schnittstelle) der Verbindungsfähigkeitsschaltungen 2431 bezeichnen drahtlose Verbindungsfähigkeit, die nicht zellular ist, und können Personal Area Networks (wie beispielsweise Bluetooth, Nahfeld usw.), lokale Netzwerke (wie beispielsweise Wi-Fi) und/oder Weitbereichsnetze (wie beispielsweise WiMax) und/oder andere drahtlose Kommunikation aufweisen. In einem Beispiel können die Verbindungsfähigkeitsschaltungen 2431 eine Netzschnittstelle, wie beispielsweise eine drahtgebundene oder drahtlose Schnittstelle, aufweisen, z. B. derart, dass eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen Personal Digital Assistant, aufgenommen werden kann.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 den Control Hub 2432 auf, der Hardware-Vorrichtungen und/oder Software-Komponenten darstellt, die die Interaktion mit einer oder mehreren E/A-Vorrichtungen betreffen. Zum Beispiel kann der Prozessor 2404 über den Control Hub 2432 mit einem oder mehreren von der Anzeige 2422, einer oder mehreren Peripherievorrichtungen 2424, Speichervorrichtungen 2428, einer oder mehreren externen Vorrichtungen 2429 usw. kommunizieren. Der Control Hub 2432 kann ein Chipsatz, ein Platform Control Hub (PCH) und/oder dergleichen sein.
  • Zum Beispiel veranschaulicht der Control Hub 2432 einen oder mehrere Verbindungspunkte für zusätzliche Vorrichtungen, die sich mit der Vorrichtung 2400 verbinden, durch die z. B. ein Benutzer mit dem System interagieren könnte. Zum Beispiel weisen Vorrichtungen (z. B. die Vorrichtungen 2429), die an die Vorrichtung 2400 angeschlossen werden können, Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Audiosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie beispielsweise Kartenlesern oder anderen Vorrichtungen, auf.
  • Wie vorhergehend erwähnt, kann der Control Hub 2432 mit Audiovorrichtungen, der Anzeige 2422 usw. interagieren. Zum Beispiel kann Eingabe durch ein Mikrofon oder eine andere Audio-Vorrichtung Eingabe oder Befehle für eine oder mehr Anwendungen oder Funktionen der Vorrichtung 2400 bereitstellen. Zusätzlich kann anstatt von oder zusätzlich zu Anzeigeausgabe Audio-Ausgabe bereitgestellt werden. Wenn in einem anderen Beispiel die Anzeige 2422 einen Touchscreen aufweist, wirkt die Anzeige 2422 auch als eine Eingabevorrichtung, die mindestens teilweise durch den Control Hub 2432 verwaltet werden kann. Auf der Rechenvorrichtung 2400 können sich auch zusätzliche Knöpfe oder Schalter befinden, um E/A-Funktionen bereitzustellen, die durch den Control Hub 2432 verwaltet werden. In einer Ausführungsform verwaltet der Control Hub 2432 Vorrichtungen, wie beispielsweise Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die die Vorrichtung 2400 aufweisen kann. Die Eingabe kann Teil direkter Benutzerinteraktion sein sowie dem System Umgebungseingabe bereitstellen, um seinen Betrieb zu beeinflussen (wie beispielsweise Filtern von Geräuschen, Anpassen von Anzeigen an Helligkeitsfeststellung, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
  • In einigen Ausführungsformen kann der Control Hub 2432 sich unter Verwendung eines beliebigen geeigneten Kommunikationsprotokolls, z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI), Firewire usw., an verschiedene Vorrichtungen koppeln.
  • In einigen Ausführungsformen stellt die Anzeige 2422 Hardware-(z. B. Anzeigevorrichtungen) und Software-Komponenten (z. B. Treiber) dar, die eine visuelle und/oder berührungsempfindliche Anzeige für einen Benutzer zum Interagieren mit der Vorrichtung 2400 bereitstellen. Die Anzeige 2422 kann eine Anzeigeschnittstelle, einen Anzeigebildschirm und/oder eine Hardware-Vorrichtung aufweisen, die zum Bereitstellen einer Anzeige für einen Benutzer verwendet wird bzw. werden. In einigen Ausführungsformen weist die Anzeige 2422 eine Touchscreen-Vorrichtung (oder ein Touchpad) auf, die einem Benutzer sowohl Ausgabe als auch Eingabe bereitstellt. In einem Beispiel kann die Anzeige 2422 direkt mit dem Prozessor 2404 kommunizieren. Die Anzeige 2422 kann eines oder mehrere von einer internen Anzeigevorrichtung, wie beispielsweise in einer mobilen elektronischen Vorrichtung oder einer Laptop-Vorrichtung, oder einer externen Anzeigevorrichtung sein, die über eine Anzeigeschnittstelle angeschlossen ist (z. B. DisplayPort usw.). In einer Ausführungsform kann die Anzeige 2422 ein Datenhelm (Head Mounted Display — HMD), wie beispielsweise eine stereoskopische Anzeigevorrichtung, zur Verwendung in Virtual Reality (VR) Anwendungen oder Augmented Reality (AR) Anwendungen sein.
  • In einigen Ausführungsformen und obgleich dies nicht in der Figur veranschaulicht ist, kann die Vorrichtung 2400 zusätzlich zum (oder anstatt des) Prozessor/s 2404 eine Grafikverarbeitungseinheit (Graphics Processing Unit — GPU) aufweisen, die einen oder mehrere Grafikverarbeitungskerne aufweist, die einen oder mehrere Gesichtspunkte des Anzeigens von Inhalten auf der Anzeige 2422 steuern kann bzw. können.
  • Der Control Hub 2432 (oder der Platform Controller Hub) kann Hardware-Schnittstellen und Verbinder sowie Software-Komponenten (z. B. Treiber, Protokollstapel) aufweisen, um Peripherieverbindungen, z. B. mit Peripherievorrichtungen 2424, herzustellen.
  • Es versteht sich, dass die Vorrichtung 2400 sowohl eine Peripherievorrichtung von anderen Rechenvorrichtungen sein kann, sowie Peripherievorrichtungen aufweisen kann, die damit verbunden sind. Die Vorrichtung 2400 kann allgemein einen „andockenden“ Verbinder aufweisen, um sich mit anderen Rechenvorrichtungen zu Zwecken, wie beispielsweise der Verwaltung (z. B. Herunter- und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Vorrichtung 2400, zu verbinden. Zusätzlich kann ein andockender Verbinder es der Vorrichtung 2400 ermöglichen, sich mit bestimmten Peripheriegeräten zu verbinden, die es der Rechenvorrichtung 2400 erlauben, Ausgabe von Inhalt, zum Beispiel an audiovisuelle oder andere Systeme, zu steuern.
  • Zusätzlich zu einem proprietären andockenden Verbinder oder anderer proprietärer Verbindungs-Hardware kann die Vorrichtung 2400 Peripherieverbindungen über allgemeine oder standardbasierte Verbinder herstellen. Allgemeine Typen können einen Universal Serial Bus (USB) Verbinder (der eine beliebige von einer Anzahl verschiedener Hardware-Schnittstellen aufweisen kann), DisplayPort einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen, aufweisen.
  • In einigen Ausführungsformen können die Verbindungsfähigkeitsschaltungen 2431 z. B. zusätzlich zu oder anstatt direkt an den Prozessor 2404 gekoppelt zu sein, an den Control Hub 2432 gekoppelt sein. In einigen Ausführungsformen kann die Anzeige 2422, z. B. zusätzlich zu oder anstatt direkt an den Prozessor 2404 gekoppelt zu sein, an den Control Hub 2432 gekoppelt sein.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 Speicher 2430 auf, der über die Speicherschnittstelle 2434 an den Prozessor 2404 gekoppelt ist. Der Speicher 2430 weist Speichervorrichtungen zum Speichern von Informationen in der Vorrichtung 2400 auf.
  • In einigen Ausführungsformen weist der Speicher 2430 Einrichtungen zum Aufrechterhalten eines stabilen Taktens auf, wie unter Bezugnahme auf verschiedene Ausführungsformen beschrieben. Der Speicher kann nichtflüchtige (Zustand ändert sich nicht, wenn die Leistungsversorgung der Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtungen aufweisen (Zustand ist unbestimmt, wenn die Leistungsversorgung der Speichervorrichtung unterbrochen wird). Die Speichervorrichtung 2430 kann eine Dynamic Random Access Memory (DRAM) Vorrichtung, eine Static Random Access Memory (SRAM) Vorrichtung, Flash-Speichervorrichtung, Phase-Change Memory Vorrichtung oder eine beliebige andere Speichervorrichtung sein, die geeignete Leistung aufweist, um als ein Prozessspeicher zu dienen. In einer Ausführungsform kann der Speicher 2430 als Systemspeicher für die Vorrichtung 2400 arbeiten, um Daten und Anweisungen zu speichern, die zu verwenden sind, wenn der eine oder die mehreren Prozessoren 2404 eine Anwendung oder einen Prozess ausführt bzw. ausführen. Der Speicher 2430 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (entweder langfristig oder vorübergehend) speichern, die mit der Ausführung der Anwendungen und Funktionen der Vorrichtung 2400 verbunden sind.
  • Elemente von verschiedenen Ausführungsformen und Beispielen sind auch als ein maschinenlesbarer Datenträger (z. B. Speicher 2430) zum Speichern der computerausführbaren Anweisungen bereitgestellt (z. B. Anweisungen zum Implementieren von beliebigen anderen hier erörterten Prozessen). Der maschinenlesbare Datenträger (z. B. der Speicher 2430) kann Flash-Speicher, optische Platten, CD-ROMs, DVD ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phase Change Memory (PCM) oder andere Typen von maschinenlesbaren Datenträgern, die sich zum Speichern elektronischer oder computerausführbarer Anweisungen eignen, aufweisen, ist aber nicht darauf beschränkt. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) auf einen anfordernden Computer (z. B. einen Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzwerkverbindung) übertragen werden kann.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 Temperaturmessungsschaltungen 2440, z. B. zum Messen der Temperatur verschiedener Bauelemente der Vorrichtung 2400, auf. In einem Beispiel können die Temperaturmessungsschaltungen 2440 eingebettet oder an verschiedene Bauelemente gekoppelt oder angeschlossen sein, deren Temperaturen zu messen und zu überwachen sind. Zum Beispiel können die Temperaturmessungsschaltungen 2440 die Temperatur von (oder innerhalb von) einem oder mehreren von den Kernen 2408a, 2408b, 2408c, dem Spannungsregler 2414, Speicher 2430, einer Hauptplatine von SOC 2401 und/oder einem beliebigen geeigneten Bauelement der Vorrichtung 2400 messen.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 Leistungsmessungsschaltungen 2442, z. B. zum Messen der durch ein oder mehrere Bauelemente der Vorrichtung 2400 verbrauchten Leistung, auf. In einem Beispiel können die Leistungsmessungsschaltungen 2442 zusätzlich oder anstatt die Leistung zu messen, Spannung und/oder Strom messen. In einem Beispiel können die Leistungsmessungsschaltungen 2442 eingebettet oder an verschiedene Bauelemente gekoppelt oder angeschlossen sein, deren Leistungs-, Spannungs- und/oder Stromverbrauch zu messen und zu überwachen sind. Zum Beispiel können die Leistungsmessungsschaltungen 2442 Leistung, Strom und/oder Spannung, die durch einen oder mehrere Spannungsregler 2414 zugeführt werden, Leistung, die dem SOC 2401 zugeführt wird, Leistung, mit der die Vorrichtung 2400 versorgt wird, Leistung, die durch den Prozessor 2404 (oder irgendein anderes Bauelement) der Vorrichtung 2400 verbraucht wird usw., messen.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 eine oder mehrere Spannungsreglerschaltungen auf, die allgemein als Spannungsregler (VR) 2414 bezeichnet werden. Der VR 2414 kann den CDLDO-Regler von verschiedenen Ausführungsformen aufweisen. Der VR 2414 erzeugt Signale mit geeigneten Spannungspegeln, die geliefert werden können, um beliebige geeignete Bauelemente der Vorrichtung 2400 zu betreiben. Rein beispielhaft liefert der veranschaulichte VR 2414 Signale an den Prozessor 2404 der Vorrichtung 2400. In einigen Ausführungsformen empfängt der VR 2414 ein oder mehrere Voltage Identification (VID) Signale und erzeugt das Spannungssignal auf einem geeigneten Pegel basierend auf den VID-Signalen. Für den VR 2414 können verschiedene Typen von VRs genutzt werden. Zum Beispiel kann der VR 2414 einen „Buck“ VR, „Boost“ VR, eine Kombination aus Buck und Boost VRs, Low Dropout (LDO) Regler, DC-DC-Schaltregler usw. aufweisen Der Buck VR wird allgemein in Leistungsversorgungsanwendungen verwendet, in denen eine Eingangsspannung mit einem Verhältnis in eine Ausgangsspannung umgewandelt werden muss, das kleiner als Eins ist. Der Boost VR wird allgemein in Leistungsversorgungsanwendungen verwendet, in denen eine Eingangsspannung mit einem Verhältnis in eine Ausgangsspannung umgewandelt werden muss, das größer als Eins ist. In einigen Ausführungsformen weist jeder Prozessorkern seinen eigenen VR auf, der durch den PCU 2410a/b und/oder PMIC 2412 gesteuert wird. In einigen Ausführungsformen weist jeder Kern ein Netz von verteilten LDOs auf, um wirksame Steuerung zur Leistungsverwaltung bereitzustellen. Die LDOs können digitale, analoge oder eine Kombination aus digitalen und analogen LDOs sein.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 eine oder mehrere Taktgeneratorschaltungen auf, die allgemein als Taktgenerator 2416 bezeichnet werden. Der Taktgenerator 2416 erzeugt Taktsignale mit geeigneten Frequenzpegeln, die an beliebige geeignete Bauelemente der Vorrichtung 2400 geliefert werden können. Rein beispielhaft liefert der veranschaulichte Taktgenerator 2416 Taktsignale an den Prozessor 2404 der Vorrichtung 2400. In einigen Ausführungsformen empfängt der Taktgenerator 2416 ein oder mehrere Frequency Identification (FID) Signale und erzeugt die Taktsignale mit einer geeigneten Frequenz basierend auf den FID-Signalen.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 die Batterie 2418 auf, die verschiedene Bauelemente der Vorrichtung 2400 mit Leistung versorgt. Rein beispielhaft versorgt die veranschaulichte Batterie 2418 den Prozessor 2404 mit Leistung. Obgleich dies nicht in den Figuren veranschaulicht ist, kann die Vorrichtung 2400 Ladeschaltungen aufweisen, z. B. um die Batterie basierend auf von einem AC-Adapter empfangener Wechselstrom-Leistungsversorgung (AC) wiederaufzuladen.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 den Leistungsregler (Power Control Unit — PCU) 2410 auf (auch als Power Management Unit (PMU), Leistungs-Controller usw. bezeichnet). In einem Beispiel können einige Abschnitte des PCU 2410 durch einen oder mehrere Verarbeitungskerne 2408 implementiert werden und diese Abschnitte des PCU 2410 sind symbolisch unter Verwendung eines punktierten Kästchens veranschaulicht und mit PCU 2410a beschriftet. In einem Beispiel können einige andere Abschnitte des PCU 2410 außerhalb der Verarbeitungskerne 2408 implementiert werden und diese Abschnitte des PCU 2410 sind symbolisch unter Verwendung eines punktierten Kästchens veranschaulicht und mit PCU 2410b beschriftet. Der PCU 2410 kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 implementieren. Der PCU 2410 kann Hardware-Schnittstellen, Hardware-Schaltungen, Verbinder, Register usw. sowie Software-Komponenten (z. B. Treiber, Protokollstapel) aufweisen, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 zu implementieren.
  • In einigen Ausführungsformen weist die Vorrichtung 2400 die Power Management Integrated Circuit (PMIC) 2412 auf, z. B. zum Implementieren verschiedener Leistungsverwaltungsoperationen für die Vorrichtung 2400. In einigen Ausführungsformen ist die PMIC 2412 eine Reconfigurable Power Management ICs (RPMICs) und/oder eine IMVP (Intel® Mobile Voltage Positioning). In einem Beispiel befindet sich die PMIC innerhalb eines IC-Chips separat von dem Prozessor 2404. Diese kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 implementieren. Die PMIC 2412 kann Hardware-Schnittstellen, Hardware-Schaltungen, Verbinder, Register usw. sowie Software-Komponenten (z. B. Treiber, Protokollstapel) aufweisen, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 zu implementieren.
  • In einem Beispiel weist die Vorrichtung 2400 eines von dem PCU 2410 oder der PMIC 2412 oder beides auf. In einem Beispiel ist es möglich, dass eines von dem PCU 2410 oder der PMIC 2412 nicht in der Vorrichtung 2400 vorhanden ist und somit sind diese Bauelemente unter Verwendung punktierter Linien veranschaulicht.
  • Verschiedene Leistungsverwaltungsoperationen der Vorrichtung 2400 können durch den PCU 2410, durch die PMIC 2412 oder durch eine Kombination des PCU 2410 und der PMIC 2412 durchgeführt werden. Zum Beispiel kann bzw. können der PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. P-Zustand) für verschiedene Bauelemente der Vorrichtung 2400 auswählen. Zum Beispiel kann bzw. können der PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. gemäß der ACPI (Advanced Configuration and Power Interface) Spezifikation) für verschiedene Bauelemente der Vorrichtung 2400 auswählen. Rein beispielhaft kann bzw. können der PCU 2410 und/oder die PMIC 2412 den Übergang verschiedener Bauelemente der Vorrichtung 2400 in einen Schlafzustand, in einen aktiven Zustand, in einen geeigneten C-Zustand (z. B. C0-Zustand oder einen anderen geeigneten C-Zustand gemäß der ACPI-Spezifikation) usw. bewirken. In einem Beispiel können der PCU 2410 und/oder die PMIC 2412 einen Spannungsausgang durch den VR 2414 und/oder eine Frequenz eines Taktsignals steuern, das durch den Taktgenerator ausgegeben wird, z. B. jeweils durch Ausgeben des VID-Signals und/oder des FID-Signals. In einem Beispiel kann der PCU 2410 und/oder PMIC 2412 die Batterieleistungsnutzung, das Laden der Batterie 2418 und Merkmale steuern, die den Energiesparbetrieb betreffen.
  • Der Taktgenerator 2416 kann eine Phasenregelschleife (Phase Locked Loop — PLL), Frequenzregelschleife (Frequency Locked Loop — FLL) oder eine beliebige geeignete Taktquelle aufweisen. In einigen Ausführungsformen weist jeder Kern des Prozessors 2404 seine eigene Taktquelle auf. An sich kann jeder Kern bei einer Frequenz betrieben werden, die unabhängig von der Frequenz des Betriebs des anderen Kerns ist. In einigen Ausführungsformen führt bzw. führen der PCU 2410 und/oder die PMIC 2412 adaptive oder dynamische Frequenzskalierung oder -anpassung durch. Zum Beispiel kann die Taktfrequenz eines Prozessorkerns erhöht werden, wenn der Kern nicht bei seinem bzw. seiner maximalen Energieverbrauchsschwellenwert oder -grenze betrieben wird. In einigen Ausführungsformen bestimmt bzw. bestimmen der PCU 2410 und/oder die PMIC 2412 den Betriebszustand von jedem Kern eines Prozessors und passt bzw. passen die Frequenz und/oder Leistungsversorgungsspannung dieses Kerns opportunistisch ohne die Kerntaktquelle (z. B. PLL dieses Kerns) an, wodurch die Verriegelung verloren geht, wenn der PCU 2410 und/oder die PMIC 2412 bestimmt bzw. bestimmen, dass der Kern unter einem Zielleistungspegel betrieben wird. Wenn zum Beispiel ein Kern Strom von einer Leistungsversorgungsschiene bezieht, der niedriger als ein für diesen Kern oder Prozessor 2404 zugewiesener Gesamtstrom ist, dann kann bzw. können der bzw. der PCU 2410 und/oder PMIC 2412 den Leistungsbezug für diesen Kern oder Prozessor 2404 zeitweilig erhöhen (z. B. durch Erhöhen der Taktfrequenz und/oder des Leistungsversorgungsspannungspegels), derart dass der Kern oder Prozessor 2404 bei einem höheren Leistungspegel arbeiten kann. An sich kann bzw. können Spannung und/oder Frequenz vorübergehend für den Prozessor 2404 erhöht werden, ohne die Zuverlässigkeit des Produkts zu verletzen.
  • In einem Beispiel kann bzw. können der PCU 2410 und/oder die PMIC 2412 Leistungsverwaltungsoperationen z. B. basierend auf mindestens teilweise dem Empfang von Messungen von Leistungsmessungsschaltungen 2442, Temperaturmessungsschaltungen 2440, Ladezustand der Batterie 2418 und/oder beliebigen anderen Informationen durchführen, die zur Leistungsverwaltung verwendet werden können. Zu diesem Zweck ist die PMIC 2412 kommunikativ an einen oder mehrere Sensoren gekoppelt, um verschiedene Werte/Schwankungen bei einem oder mehreren Faktoren abzutasten/festzustellen, die sich auf das Leistungs/Temperaturverhalten des/der Systems/Plattform auswirken. Beispiele für den einen oder die mehreren Faktoren weisen elektrischen Strom, Spannungsabfall, Temperatur, Betriebsfrequenz, Betriebsspannung, Leistungsverbrauch, Kommunikationstätigkeit zwischen Kernen usw. auf. Einer oder mehrere dieser Sensoren können in physikalischer Nähe (und/oder thermischem Kontakt/Kopplung) mit einem oder mehreren Bauelementen oder Logik/IP-Blöcken eines Rechensystems bereitgestellt werden. Zusätzlich kann/können (ein) Sensor/en in mindestens einer Ausführungsform direkt an dem PCU 2410 und/oder die PMIC 2412 gekoppelt sein, um es dem PCU 2410 und/oder der PMIC 2412 zu ermöglichen, Prozessorkernenergie mindestens teilweise basierend auf (einem) Wert/en zu verwalten, die von einem oder mehreren von den Sensoren festgestellt wird bzw. werden.
  • Auch veranschaulicht ist ein beispielhafter Software-Stapel der Vorrichtung 2400 (obgleich nicht sämtliche Elemente des Software-Stapels veranschaulicht sind). Rein beispielhaft können die Prozessoren 2404 Anwendungsprogramme 2450, Betriebssysteme 2452, ein oder mehrere spezifische Anwendungsprogramme für Power Management (PM) (z. B. allgemein als PM-Anwendungen 2458 bezeichnet) und/oder dergleichen ausführen. Die PM-Anwendungen 2458 können auch durch den PCU 2410 und/oder die PMIC 2412 ausgeführt werden. Das OS 2452 kann auch eine oder mehrere PM-Anwendungen 2456a, 2456b, 2456c aufweisen. Das OS 2452 kann auch verschiedene Treiber 2454a, 2454b, 2454c usw. aufweisen, von denen einige für Leistungsverwaltungszwecke spezifisch sind. In einigen Ausführungsformen kann die Vorrichtung 2400 ferner ein Basic Input/Output System (BIOS) 2420 aufweisen. Das BIOS 2420 kann (z. B. über einen oder mehrere Treiber 2454) mit dem OS 2452 kommunizieren, mit den Prozessoren 2404 kommunizieren usw.
  • Zum Beispiel können eines oder mehrere von den PM-Anwendungen 2458, 2456, Treibern 2454, BIOS 2420 usw. verwendet werden, um leistungsverwaltungsspezifische Aufgaben zu implementieren, z. B. zum Steuern von Spannung und/oder Frequenz von verschiedenen Bauelementen der Vorrichtung 2400, zum Steuern des Weckzustands, Schlafzustands und/oder beliebigen anderen geeigneten Leistungszustands von verschiedenen Bauelementen der Vorrichtung 2400, Steuern der Batterieleistungsnutzung, Laden der Batterie 2418, Merkmale in Verbindung mit Energiesparbetrieb usw.
  • Wenn in der Beschreibung die Ausdrücke „eine Ausführungsform“, „einer Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ verwendet werden, ist damit gemeint, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die in Verbindung mit den Ausführungsformen beschrieben wird, in mindestens einigen Ausführungsformen, aber nicht notwendigerweise in allen Ausführungsformen enthalten ist. Die verschiedenen Erwähnungen von „eine Ausführungsform“, „einer Ausführungsform“ oder „einigen Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsformen. Wenn die Beschreibung angibt, dass sie ein Bauelement, ein Merkmal, eine Struktur oder eine Eigenschaft aufweisen „kann“ oder „könnte“, ist es nicht notwendig, dass sie diese/s bestimmte Bauelement, Merkmal, Struktur oder Eigenschaft aufweisen muss. Wenn die Beschreibung oder ein Anspruch sich auf „ein“ Element bezieht, bedeutet dies nicht, dass nur eines der Elemente vorhanden ist. Wenn die Beschreibung oder Ansprüche sich auf ein „zusätzliches“ Element beziehen, schließt dies nicht das Vorhandensein von mehr als einem von dem zusätzlichen Element aus.
  • Darüber hinaus können die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften in einer oder mehreren Ausführungsformen auf eine beliebige zweckmäßige Art und Weise kombiniert werden. Zum Beispiel kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften, die mit den zwei Ausführungsformen verbunden sind, sich nicht gegenseitig ausschließen.
  • Obgleich die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind für den Durchschnittsfachmann angesichts der vorhergehenden Beschreibung viele Alternativen, Abwandlungen und Änderungen zu/an solchen Ausführungsformen ersichtlich. Es wird beabsichtigt, dass die Ausführungsformen der Offenbarung alle solchen Alternativen, Abwandlungen und Änderungen aufweisen, die unter den breiten Schutzbereich der beigefügten Ansprüche fallen.
  • Darüber hinaus kann es sein, dass gut bekannte Leistung/Masse-Verbindungen mit integrierten Schaltungs-Chips (IC) und anderen Bauelementen innerhalb der dargestellten Figuren der Einfachheit der Veranschaulichung und Erörterung halber und, um die Offenbarung nicht unverständlich zu machen, gezeigt oder nicht gezeigt sind. Ferner kann es sein, dass Anordnungen in Blockdiagrammform gezeigt werden, um zu vermeiden, dass die Offenbarung unverständlich gemacht wird, und auch im Hinblick auf die Tatsache, dass spezifische Details in Bezug auf die Implementierung solcher Blockdiagrammanordnungen in hohem Maße von dem Plattform abhängig sind, in der die vorliegende Offenbarung zu implementieren ist (d. h. es kann sein, dass solche spezifischen Details sich durchaus im Zuständigkeitsbereich des Fachmanns befinden). Wo spezifische Details (z. B. Schaltungen) dargelegt werden, um Ausführungsbeispiele der Offenbarung zu beschreiben, wird der Fachmann verstehen, dass die Offenbarung ohne oder mit einer Änderung dieser spezifischen Details in der Praxis angewandt werden kann. Die Beschreibung ist somit als veranschaulichend und nicht als einschränkend zu betrachten.
  • Die folgenden Beispiele werden bereitgestellt, um einige Ausführungsformen zu veranschaulichen. Diese Beispiele können auf eine beliebige geeignete Weise kombiniert werden.
  • Beispiel 1: Eine Einrichtung, die aufweist: mehrere Leistungsgatter, die an eine erste Leistungsversorgungsschiene und eine zweite Leistungsversorgungsschiene gekoppelt sind; einen Multiplexer, der einen Ausgang zum Steuern der mehreren Leistungsgatter aufweist; einen ersten Controller zum Erzeugen eines ersten Ausgangs, der an einen ersten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem ersten Ausgang im normalen Modus bestimmt ist; und einen zweiten Controller zum Erzeugen eines zweiten Ausgangs, der an einen zweiten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem zweiten Ausgang in einem von Folgendem gekoppelt ist: ein Überschwingungsereignis auf der zweiten Leistungsversorgungsschiene oder ein Abfallereignis auf der zweiten Leistungsversorgungsschiene.
  • Beispiel 2: Die Einrichtung von Beispiel 1, wobei der erste Controller einen Zähler aufweist, der bei einer Frequenz arbeitet, die langsamer ist als ein Zähler des zweiten Controllers.
  • Beispiel 3: Die Einrichtung von Beispiel 1 weist einen Analog-Digital-Wandler (ADC) auf, der einen Eingang, der über einen Spannungsteiler an die zweite Leistungsversorgungsschiene gekoppelt ist, und einen Ausgang aufweist, der an den zweiten Controller gekoppelt ist.
  • Beispiel 4: Die Einrichtung von Beispiel 1, wobei der zweite Controller einen Komparator zum Vergleichen des Ausgangs des ADC mit einem Spannungsidentifikationscode (Voltage Identification Code — VID) aufweist.
  • Beispiel 5: Die Einrichtung von Beispiel 4, wobei ein Ausgang des Komparators zum Erzeugen von Auswahlsteuerung für den Multiplexer zum Auswählen von einem von dem ersten oder dem zweiten Ausgang verwendet wird.
  • Beispiel 6: Die Einrichtung von Beispiel 1, wobei in einem Fall des Abfallereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer ersten Sequenz aktualisiert.
  • Beispiel 7: Die Einrichtung von Beispiel 6, wobei die erste Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  • Beispiel 8: Die Einrichtung von Beispiel 1, wobei in einem Fall des Überschwingungsereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer zweiten Sequenz aktualisiert.
  • Beispiel 9: Die Einrichtung von Beispiel 5, wobei die zweite Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  • Beispiel 10: Die Einrichtung von Beispiel 1 weist eine Last auf, die an die zweite Leistungsversorgungsschiene gekoppelt ist.
  • Beispiel 11: Die Einrichtung von Beispiel 10, wobei die Last einen Prozessorkern aufweist.
  • Beispiel 12: Eine Einrichtung, die aufweist: mehrere Leistungsgatter, die an eine erste Leistungsversorgungsschiene und eine zweite Leistungsversorgungsschiene gekoppelt sind; einen Analog-Digital-Wandler (ADC), der an die zweite Leistungsversorgungsschiene gekoppelt ist, wobei der ADC zum Bereitstellen einer digitalen Darstellung einer Spannung auf der zweiten Leistungsversorgungsschiene bestimmt ist; Logik zum Empfangen der digitalen Darstellung der Spannung und zum Erzeugen von einer oder mehreren Steuerungen; und einen Multiplexer zum Empfangen von einer von der einen oder den mehreren Steuerungen und zum selektiven Bereitstellen eines digitalen Codes zum Ein- oder Ausschalten von einem oder mehreren von den mehreren Leistungsgattern, wobei der Multiplexer dazu bestimmt ist, gemäß der Steuerung den digitalen Code zu erzeugen, um zu bewirken, dass sämtliche von den mehreren Leistungsgattern eingeschaltet werden, um zu bewirken, dass sämtliche von den Leistungsgattern ausgeschaltet werden, die mehreren Leistungsgatter linear zu steuern oder einen berechneten digitalen Code gemäß einem Ereignis auf der zweiten Leistungsversorgungsschiene bereitzustellen.
  • Beispiel 13: Die Einrichtung von Beispiel 12 weist einen Puffer auf, der an einen Ausgang des Multiplexers und die mehreren Leistungsgatter gekoppelt ist.
  • Beispiel 14: Die Einrichtung von Beispiel 12, wobei, wenn das Ereignis ein Spannungsabfallereignis auf der zweiten Leistungsversorgungsschiene ist, die Logik dazu bestimmt ist, den Multiplexer derart zu steuern, dass der Multiplexer Aktualisierungen des digitalen Codes in einer ersten Sequenz bereitstellt.
  • Beispiel 15: Die Einrichtung von Beispiel 14, wobei die erste Sequenz aufweist: Aktualisieren des digitalen Codes durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des digitalen Codes zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes mit einem berechneten Code; und Aktualisieren des digitalen Codes durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren.
  • Beispiel 16: Die Einrichtung von Beispiel 12, wobei, wenn das Ereignis ein Spannungsüberschwingungsereignis auf der zweiten Leistungsversorgungsschiene ist, die Logik dazu bestimmt ist, den Multiplexer derart zu steuern, dass der Multiplexer Aktualisierungen des digitalen Codes in einer zweiten Sequenz bereitstellt.
  • Beispiel 17: Die Einrichtung von Beispiel 16, wobei die zweite Sequenz aufweist: Aktualisieren des digitalen Codes durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des digitalen Codes zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes mit einem berechneten Code; und Aktualisieren des digitalen Codes durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren.
  • Beispiel 18: Ein System, das aufweist: einen Speicher; einen Prozessorkern, der an den Speicher gekoppelt ist; und Spannungsregelungsschaltungen, die an den Prozessorkern gekoppelt sind, wobei die Spannungsregelungsschaltungen aufweisen: mehrere Leistungsgatter, die an eine erste Leistungsversorgungsschiene und eine zweite Leistungsversorgungsschiene gekoppelt sind; einen Multiplexer, der einen Ausgang zum Steuern der mehreren Leistungsgatter aufweist; einen ersten Controller zum Erzeugen eines ersten Ausgangs, der an einen ersten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem ersten Ausgang im normalen Modus bestimmt ist; und einen zweiten Controller zum Erzeugen eines zweiten Ausgangs, der an einen zweiten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem zweiten Ausgang in einem von Folgendem gekoppelt ist: ein Überschwingungsereignis auf der zweiten Leistungsversorgungsschiene oder ein Abfallereignis auf der zweiten Leistungsversorgungsschiene.
  • Beispiel 19: Das System von Beispiel 18, wobei in einem Fall des Abfallereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer ersten Sequenz aktualisiert.
  • Beispiel 20: Das System von Beispiel 19, wobei die erste Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  • Beispiel 21: Das System von Beispiel 18, wobei in einem Fall des Überschwingungsereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer zweiten Sequenz aktualisiert.
  • Beispiel 22: Das System von Beispiel 21, wobei die zweite Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  • Es wird eine Zusammenfassung bereitgestellt, die es dem Leser ermöglichen wird, das Wesen und den Hauptpunkt der technischen Offenbarung zu ermitteln. Die Zusammenfassung wird mit dem Verständnis hinterlegt, dass sie nicht verwendet werden wird, um den Schutzbereich oder die Bedeutung der Ansprüche zu beschränken. Daher werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch alleine für eine separate Ausführungsform steht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62731760 [0001]

Claims (22)

  1. Einrichtung, die aufweist: mehrere Leistungsgatter, die an eine erste Leistungsversorgungsschiene und eine zweite Leistungsversorgungsschiene gekoppelt sind; einen Multiplexer, der einen Ausgang zum Steuern der mehreren Leistungsgatter aufweist; einen ersten Controller zum Erzeugen eines ersten Ausgangs, der an einen ersten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem ersten Ausgang im normalen Modus bestimmt ist; und einen zweiten Controller zum Erzeugen eines zweiten Ausgangs, der an einen zweiten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem zweiten Ausgang in einem von Folgendem bestimmt ist: ein Überschwingungsereignis auf der zweiten Leistungsversorgungsschiene oder ein Abfallereignis auf der zweiten Leistungsversorgungsschiene.
  2. Einrichtung nach Anspruch 1, wobei der erste Controller einen Zähler aufweist, der bei einer Frequenz arbeitet, die langsamer ist als ein Zähler des zweiten Controllers.
  3. Einrichtung nach Anspruch 1, die einen Analog-Digital-Wandler (ADC) aufweist, der einen Eingang, der über einen Spannungsteiler an die zweite Leistungsversorgungsschiene gekoppelt ist, und einen Ausgang aufweist, der an den zweiten Controller gekoppelt ist.
  4. Einrichtung nach Anspruch 1, wobei der zweite Controller einen Komparator zum Vergleichen des Ausgangs des ADC mit einem Spannungsidentifikationscode (Voltage Identification Code — VID) aufweist.
  5. Einrichtung nach Anspruch 4, wobei ein Ausgang des Komparators zum Erzeugen von Auswahlsteuerung für den Multiplexer zum Auswählen von einem von dem ersten oder dem zweiten Ausgang verwendet wird.
  6. Einrichtung nach Anspruch 1, wobei in einem Fall des Abfallereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer ersten Sequenz aktualisiert.
  7. Einrichtung nach Anspruch 6, wobei die erste Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  8. Einrichtung nach Anspruch 1, wobei in einem Fall des Überschwingungsereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer zweiten Sequenz aktualisiert.
  9. Einrichtung nach Anspruch 5, wobei die zweite Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  10. Einrichtung nach Anspruch 1, die eine Last aufweist, die an die zweite Leistungsversorgungsschiene gekoppelt ist.
  11. Einrichtung nach Anspruch 10, wobei die Last einen Prozessorkern aufweist.
  12. Einrichtung, die aufweist: mehrere Leistungsgatter, die an eine erste Leistungsversorgungsschiene und eine zweite Leistungsversorgungsschiene gekoppelt sind; einen Analog-Digital-Wandler (ADC), der an die zweite Leistungsversorgungsschiene gekoppelt ist, wobei der ADC zum Bereitstellen einer digitalen Darstellung einer Spannung auf der zweiten Leistungsversorgungsschiene bestimmt ist; Logik zum Empfangen der digitalen Darstellung der Spannung und zum Erzeugen von einer oder mehreren Steuerungen; und einen Multiplexer zum Empfangen von einer von der einen oder den mehreren Steuerungen und zum selektiven Bereitstellen eines digitalen Codes zum Ein- oder Ausschalten von einem oder mehreren von den mehreren Leistungsgattern, wobei der Multiplexer dazu bestimmt ist, gemäß der Steuerung den digitalen Code zu erzeugen, um zu bewirken, dass sämtliche von den mehreren Leistungsgattern eingeschaltet werden, um zu bewirken, dass sämtliche von den mehreren Leistungsgattern ausgeschaltet werden, die mehreren Leistungsgatter linear zu steuern oder einen berechneten digitalen Code gemäß einem Ereignis auf der zweiten Leistungsversorgungsschiene bereitzustellen.
  13. Einrichtung nach Anspruch 12, die einen Puffer aufweist, der an einen Ausgang des Multiplexers und die mehreren Leistungsgatter gekoppelt ist.
  14. Einrichtung nach Anspruch 12, wobei, wenn das Ereignis ein Spannungsabfallereignis auf der zweiten Leistungsversorgungsschiene ist, die Logik dazu bestimmt ist, den Multiplexer derart zu steuern, dass der Multiplexer Aktualisierungen des digitalen Codes in einer ersten Sequenz bereitstellt.
  15. Einrichtung nach Anspruch 14, wobei die erste Sequenz aufweist: Aktualisieren des digitalen Codes durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des digitalen Codes zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes mit einem berechneten Code; und Aktualisieren des digitalen Codes durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren.
  16. Einrichtung nach Anspruch 12, wobei, wenn das Ereignis ein Spannungsüberschwingungsereignis auf der zweiten Leistungsversorgungsschiene ist, die Logik dazu bestimmt ist, den Multiplexer derart zu steuern, dass der Multiplexer Aktualisierungen des digitalen Codes in einer zweiten Sequenz bereitstellt.
  17. Einrichtung nach Anspruch 16, wobei die zweite Sequenz aufweist: Aktualisieren des digitalen Codes durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des digitalen Codes zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des digitalen Codes mit einem berechneten Code; und Aktualisieren des digitalen Codes durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren.
  18. System, das aufweist: einen Speicher; einen Prozessorkern, der an den Speicher gekoppelt ist; und Spannungsregelungsschaltungen, die an den Prozessorkern gekoppelt sind, wobei die Spannungsregelungsschaltungen aufweisen: mehrere Leistungsgatter, die an eine erste Leistungsversorgungsschiene und eine zweite Leistungsversorgungsschiene gekoppelt sind; einen Multiplexer, der einen Ausgang zum Steuern der mehreren Leistungsgatter aufweist; einen ersten Controller zum Erzeugen eines ersten Ausgangs, der an einen ersten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem ersten Ausgang im normalen Modus bestimmt ist; und einen zweiten Controller zum Erzeugen eines zweiten Ausgangs, der an einen zweiten Eingang des Multiplexers gekoppelt ist, wobei der Multiplexer zum Steuern der mehreren Leistungsgatter mit dem zweiten Ausgang in einem von Folgendem bestimmt ist: ein Überschwingungsereignis auf der zweiten Leistungsversorgungsschiene oder ein Abfallereignis auf der zweiten Leistungsversorgungsschiene.
  19. System nach Anspruch 18, wobei in einem Fall des Abfallereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer ersten Sequenz aktualisiert.
  20. System nach Anspruch 19, wobei die erste Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
  21. System nach Anspruch 18, wobei in einem Fall des Überschwingungsereignisses auf der zweiten Leistungsversorgungsschiene der zweite Controller zum Steuern des Multiplexers bestimmt ist, derart dass der Multiplexer den Ausgang des Multiplexers in einer zweiten Sequenz aktualisiert.
  22. System nach Anspruch 21, wobei die zweite Sequenz aufweist: Aktualisieren des Ausgangs des Multiplexers durch eine lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang; Aktualisieren des Ausgangs des Multiplexers zum Ausschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers zum Einschalten sämtlicher von den mehreren Leistungsgattern; Aktualisieren des Ausgangs des Multiplexers mit einem berechneten Code; und Aktualisieren des Ausgangs des Multiplexers durch die lineare Steuerung von dem einen oder den mehreren Leistungsgattern von den mehreren über den ersten Ausgang.
DE112019002299.7T 2018-09-14 2019-09-06 Variabel adaptiver integrierter computational digital low-dropout-regler Pending DE112019002299T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862731760P 2018-09-14 2018-09-14
US62/731,760 2018-09-14
PCT/US2019/050037 WO2020055695A1 (en) 2018-09-14 2019-09-06 A variable-adaptive integrated computational digital low dropout regulator

Publications (1)

Publication Number Publication Date
DE112019002299T5 true DE112019002299T5 (de) 2021-03-18

Family

ID=69778626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019002299.7T Pending DE112019002299T5 (de) 2018-09-14 2019-09-06 Variabel adaptiver integrierter computational digital low-dropout-regler

Country Status (3)

Country Link
US (1) US11675379B2 (de)
DE (1) DE112019002299T5 (de)
WO (1) WO2020055695A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115021B3 (de) 2021-06-10 2022-07-07 Infineon Technologies Ag Elektronische vorrichtung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11703897B2 (en) * 2020-03-05 2023-07-18 Stmicroelectronics S.R.L. LDO overshoot protection in a cascaded architecture
US20210334187A1 (en) * 2020-04-28 2021-10-28 Intel Corporation Real-time power meter for optimizing processor power management
CN116057805A (zh) * 2020-08-31 2023-05-02 谷歌有限责任公司 具有电池反馈控制的并行充电器电路
CN114895740B (zh) * 2022-05-31 2022-12-20 上海大学 一种双环路无电容数字低压差线性稳压器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143876B2 (en) * 2009-03-03 2012-03-27 Infineon Technologies Ag Digital regulator in power management
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
WO2015094252A1 (en) * 2013-12-18 2015-06-25 Intel Corporation Digital synthesizable low dropout regulator with adaptive gain
US20160282889A1 (en) * 2015-03-26 2016-09-29 Tarun Mahajan Linear and non-linear control for digitally-controlled low-dropout circuitry
KR102395603B1 (ko) 2016-01-11 2022-05-09 삼성전자주식회사 오버슛과 언더슛을 억제할 수 있는 전압 레귤레이터와 이를 포함하는 장치들
US10108211B2 (en) 2017-02-03 2018-10-23 SK Hynix Inc. Digital low drop-out regulator
CN106708153B (zh) * 2017-03-08 2019-03-12 长江存储科技有限责任公司 一种高带宽低压差线性稳压器
US10175655B2 (en) * 2017-03-17 2019-01-08 Intel Corporation Time-to-digital converter
KR20190041330A (ko) * 2017-10-12 2019-04-22 에스케이하이닉스 주식회사 전원 게이팅 회로를 포함하는 반도체 장치
US20200399574A1 (en) * 2017-12-13 2020-12-24 3M Innovative Properties Company Water-reconstitutable culture medium resistant to liquefaction by microorganisms
US10216209B1 (en) * 2018-06-11 2019-02-26 SK Hynix Inc. Digital low drop-out regulator and operation method thereof
US11099591B1 (en) * 2018-09-11 2021-08-24 University Of South Florida Method and apparatus for mitigating performance degradation in digital low-dropout voltage regulators (DLDOs) caused by limit cycle oscillation (LCO) and other factors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115021B3 (de) 2021-06-10 2022-07-07 Infineon Technologies Ag Elektronische vorrichtung
US11831306B2 (en) 2021-06-10 2023-11-28 Infineon Technologies Ag Electronic device

Also Published As

Publication number Publication date
US11675379B2 (en) 2023-06-13
WO2020055695A1 (en) 2020-03-19
US20210271277A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
DE112019002299T5 (de) Variabel adaptiver integrierter computational digital low-dropout-regler
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
US9651961B2 (en) Multi-mode voltage regulation with feedback
DE102016101808A1 (de) Spannungswandler für Leistungsverwaltung
DE102020132721A1 (de) Vollständig digitaler spannungsmonitor (advm) mit einzelzykluslatenz
EP3907866B1 (de) Vorrichtung und verfahren zur genauen laststrommessung
DE102013114331A1 (de) Vorhersagende Stromerfassung
DE112020003722T5 (de) Digital-linearer hybrid-schaltkondensator-spannungsregler
US11444532B2 (en) Non-linear clamp strength tuning method and apparatus
CN114204810A (zh) 无缝非线性电压调节控制到线性控制的装置和方法
US11742754B2 (en) Enhanced constant-on-time buck intellectual property apparatus and method
DE102020134347A1 (de) Leistungsfeldeffekttransistor-topologie und bootstrapschaltung für invertierenden buck-boost-gs-gs-wandler
DE102021119677A1 (de) Low power hybrid reverse-bandlückenreferenz und -digitaltemperatursensor
CN113804954A (zh) 快速响应负载电流感测设备及方法
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE112020001948T5 (de) Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite
CN115378253A (zh) 计算型电流传感器
DE102021132804A1 (de) Ospm-richtlinienverfahren und -einrichtung zur dynamischen usb-c-modusauswahl
DE112019000479T5 (de) Vorrichtung zur verbesserung einer einrastzeit einer frequenzregelschleife
US11336270B2 (en) Fuse-less self-start controller
DE102020134682A1 (de) Niederleistungsvorrichtung und verfahren zur vervielfachung der frequenz eines takts
DE112020002809T5 (de) Einrichtung und verfahren zum aufrechterhalten stabiler taktung
DE102022105671A1 (de) Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren
DE102022103790A1 (de) Einrichtung und verfahren zum detektieren einer leistungsversorgungssicherheitsanpassung und risikominderung
DE102021123826A1 (de) Verstärker mit niedriger leistung und bereichseffizienter verstärkungsbandbreite-verdreifachung