DE112020001948T5 - Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite - Google Patents

Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite Download PDF

Info

Publication number
DE112020001948T5
DE112020001948T5 DE112020001948.9T DE112020001948T DE112020001948T5 DE 112020001948 T5 DE112020001948 T5 DE 112020001948T5 DE 112020001948 T DE112020001948 T DE 112020001948T DE 112020001948 T5 DE112020001948 T5 DE 112020001948T5
Authority
DE
Germany
Prior art keywords
coupled
chain
power supply
inverter
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020001948.9T
Other languages
English (en)
Inventor
Rinkle Jain
Jonathan Douglas
Shivadarshan Rajeurs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112020001948T5 publication Critical patent/DE112020001948T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Offenbart ist ein resonanter N: 1-Sterntopologiewandler (wobei N eine ganze Zahl ist, wie etwa 3 oder größer) zum Erzeugen einer Eingangsversorgung (z. B. 1,8 V) für einen Prozessor (z. B. ein System-on-Chip (SoC)) aus einer Versorgungsquelle mit höherer Leistung (z. B. 12,6 V), wie etwa einer Batterie oder einer anderen Quelle. Der auf resonanter Sterntopologie basierende Regler kann durch eine Kombination von On-Die- und On-Package-Komponenten realisiert werden, im Gegensatz zu Spannungsreglern auf einer Hauptplatine mit diskretem induktiven Element und Kondensatoren. In einem Beispiel sind Kondensatoren der resonanten N:1-Sterntopologie als Mehrschichtkeramikkondensatoren (MLCC) implementiert. Die Architektur des auf resonanter N:1-Sterntopologie basierenden Reglers führt zu einer hohen Bandbreite. Im Vergleich zu herkömmlichen Abwärtsspannungsreglern zeigt der Regler auf Basis der resonanten N:1-Sterntopologie zum Beispiel eine zehnmal höhere Bandbreite.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Nr. 16/440,901 , eingereicht am 13. Juni 2019 mit dem Titel „ON-PACKAGEHIGH-BANDWIDTH RESONANT SWITCHED CAPACITOR VOLTAGE REGULATOR“, die durch Bezugnahme in ihrer Gesamtheit für alle Zwecke aufgenommen wird.
  • HINTERGRUND
  • Spannungsregler werden umfangreich in einem Computersystem eingesetzt. Zum Beispiel wird eine Versorgungsspannung von einer Wand oder einer Batterie zuerst durch einen Abwärtswandler oder Regler auf einen Versorgungspegel heruntergewandelt, der in einen Prozessor eingegeben werden kann. Bei einem Beispiel werden mehrere Abwärtsspannungsregler verwendet, um die Batterie- oder Wandleistungsversorgung in eine Eingangsversorgung für einen Prozessor umzuwandeln. Heutzutage sind Spannungsregler, die zum Erzeugen einer abwärtsgeregelten Spannung verwendet werden, Abwärts- oder Abwärts-abgeleitete DC-DC-Wandler mit Bandbreite von wenigen Hundert kHz (Kilohertz) und erfordern große passive Komponenten, die auf einer Hauptplatine montiert sind.
  • Figurenliste
  • Ein umfassenderes Verständnis der Ausführungsformen der Offenbarung geht aus der folgenden ausführlichen Beschreibung und aus den beigefügten Zeichnungen verschiedener Ausführungsformen der Offenbarung hervor, die jedoch nicht so aufgefasst werden sollten, dass sie die Offenbarung auf die spezifischen Ausführungsformen beschränken, sondern lediglich zur Erläuterung und zum Verständnis dienen.
    • 1 veranschaulicht ein System mit einer resonanten Schaltkondensator-Sterntopologie zum Bereitstellen einer Eingangsleistungsversorgung für einen Prozessor oder ein System-on-Chip gemäß einigen Ausführungsformen.
    • 2 veranschaulicht eine resonante 7:1-Schaltkondensator-Sterntopologie gemäß einigen Ausführungsformen der Offenbarung.
    • 3 veranschaulicht ein Layout der aktiven Vorrichtungen der resonanten 7:1-Schaltkondensator-Sterntopologie gemäß einigen Ausführungsformen.
    • 4 veranschaulicht eine Draufsicht eines Die, der Schalttransistoren und Off-Die-Kondensatoren für die resonante 6:1-Schaltkondensator-Sterntopologie umfasst, gemäß einigen Ausführungsformen.
    • 5 veranschaulicht eine funktionale Ansicht eines Pegelumsetzers zum Erzeugen von Schaltsteuersignalen für die aktiven Vorrichtungen der resonanten 7:1-Schaltkondensator-Sterntopologie gemäß einigen Ausführungsformen der Offenbarung.
    • 6 veranschaulicht eine resonante 7:1-Schaltkondensator-Sterntopologie mit verteiltem Empfangsende gemäß einigen Ausführungsformen der Offenbarung.
    • 7 veranschaulicht ein abgeglichenes Layout der resonanten 7:1-Schaltkondensator-Sterntopologie aus 6 gemäß einigen Ausführungsformen.
    • 8 veranschaulicht eine grafische Darstellung, die einen Anlaufbetrieb und Charakteristika der resonanten 7:1-Schaltkondensator-Sterntopologie gemäß einigen Ausführungsformen zeigt.
    • 9 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip), das Leistung von dem resonanten Schaltkondensator-VR mit hoher Bandbreite empfängt, gemäß einigen Ausführungsformen der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Einige Ausführungsformen offenbaren eine resonante N: 1-Sterntopologie (wobei N eine ganze Zahl ist, wie etwa 3 oder größer), um eine Eingangsversorgung (z. B. 1,8 V) für einen Prozessor (z. B. ein System-on-Chip (SoC)) aus einer Versorgungsquelle mit höherer Leistung (z. B. 12,6 V), wie etwa einer Batterie oder einer anderen Quelle, zu erzeugen. Herkömmliche Schaltkondensatorschaltungen leiden unter Lade-Entlade-Verlusten. Diese Verluste werden durch parasitäre Induktivitäten eliminiert, die einen hohen Umwandlungswirkungsgrad ermöglichen.
  • Die resonante N: 1-Sterntopologie verwendet Kondensatoren mit hoher Eigenresonanzfrequenz und ein kleines induktives Element, das zum Beispiel bei 200 MHz schaltet. Bei einigen Ausführungsformen kann das kleine induktive Element durch eine parasitäre Induktivität realisiert werden. Die Architektur der resonanten N:1-Sterntopologie ermöglicht das Unterbringen von passiven Vorrichtungen (z. B. Kondensatoren) auf einem Package. Von daher kann der auf resonanter Sterntopologie basierende Regler durch eine Kombination von On-Die- und On-Package-Komponenten realisiert werden, im Gegensatz zu Spannungsreglern auf einer Hauptplatine mit diskretem induktiven Element und Kondensatoren. Bei einigen Ausführungsformen sind die Kondensatoren der resonanten N: 1-Sterntopologie als Mehrschichtkeramikkondensatoren (MLCC) implementiert. Bei einigen Ausführungsformen können, wenn N eine kleine Zahl ist (z. B. 2, 3), die Kondensatoren on-Die gefertigt werden. Die Architektur des auf resonanter N: 1-Sterntopologie basierenden Reglers führt zu einer hohen Bandbreite. Im Vergleich zu herkömmlichen Abwärtsspannungsreglern zeigt der auf resonanter N: 1-Sterntopologie basierende Regler zum Beispiel eine zehnmal höhere Bandbreite. Andere technische Auswirkungen werden anhand der verschiedenen Ausführungsformen und Figuren ersichtlich.
  • In der folgenden Beschreibung werden zahlreiche Einzelheiten besprochen, um eine ausführlichere Erläuterung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Es wird jedoch für einen Fachmann offensichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten umgesetzt werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform anstatt ausführlich gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung verdeckt werden.
  • Es wird angemerkt, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien repräsentiert sind. Einige Linien können dicker sein, um mehr zugehörige Signalpfade anzugeben, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Solche Angaben sollen nicht einschränkend sein. Vielmehr werden die Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um ein einfacheres Verständnis einer Schaltung oder einer Logikeinheit zu unterstützen. Ein beliebiges repräsentiertes Signal kann, wie durch Designerfordernisse oder Präferenzen vorgegeben, tatsächlich ein oder mehrere Signale umfassen, die sich in beide Richtungen bewegen können und mit einem beliebigen geeigneten Typ von Signalschema implementiert werden können.
  • In der Spezifikation und in den Ansprüchen bedeutet der Ausdruck „verbunden“ durchweg eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung, zwischen den Gegenständen, die verbunden sind, ohne irgendwelche dazwischengeschaltete Vorrichtungen.
  • Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Gegenständen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive dazwischengeschaltete Vorrichtungen.
  • Der Begriff „angrenzend“ bezieht sich hier allgemein auf eine Position eines Gegenstands, der sich neben (z. B. unmittelbar neben oder nahe dazu mit einem oder mehreren Gegenständen dazwischen) oder benachbart zu einem anderen Gegenstand (z. B. daran anliegend) befindet.
  • Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die zum Zusammenwirken miteinander angeordnet sind, um eine gewünschte Funktion bereitzustellen.
  • Der Begriff „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“, „einer“ und „der“, „die“, „das“ beinhaltet Bezüge auf den Plural. Die Bedeutung von „in“ beinhaltet „in“ und „auf“.
  • Der Begriff „Skalieren“ bezieht sich im Allgemeinen auf das Umwandeln eines Designs (Schaltbild oder Layout) von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche reduziert werden. In einigen Fällen bezieht sich der Begriff „Skalieren“ auch auf das Vergrößern eines Designs von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche vergrößert werden. Der Ausdruck „Skalieren“ bezieht sich im Allgemeinen auch auf das Verkleinern oder Vergrößern des Layouts und von Vorrichtungen innerhalb desselben Technologieknotens. Der Ausdruck „Skalieren“ kann sich auch auf das Anpassen (z. B. Verlangsamen oder Beschleunigen - d. h. Abwärtsskalieren bzw. Aufwärtsskalieren) einer Signalfrequenz in Bezug auf einen anderen Parameter, zum Beispiel den Leistungsversorgungspegel, beziehen. Die Ausdrücke „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe von“ und „etwa“ beziehen sich im Allgemein auf einen Bereich innerhalb von +/- 10 % eines Zielwerts.
  • Sofern nicht anders spezifiziert, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass auf unterschiedliche Instanzen von gleichen Objekten Bezug genommen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Abfolge vorliegen müssen, weder zeitlich, räumlich, in der Rangfolge noch auf eine beliebige andere Art und Weise.
  • Für die Zwecke der vorliegenden Offenbarung bedeuten die Formulierungen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden für beschreibende Zwecke verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen.
  • Es wird darauf hingewiesen, dass die Elemente der Figuren, die die gleichen Bezugszahlen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige der beschriebenen ähnliche Weise arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • Für Zwecke der Ausführungsformen sind die Transistoren in diversen Schaltungen und Logikblöcken, die hier beschrieben sind, Metalloxid-Halbleiter (MOS)-Transistoren oder ihre Derivate, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse beinhalten. Die Transistoren und/oder die MOS-Transistorderivate beinhalten auch Tri-Gate- und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunnel-FET (TFET), Square-Wire- oder Rectangular-Ribbon-Transistoren, ferroelektrische FET (FeFET) oder andere Vorrichtungen, die Transistorfunktionalität umsetzen, wie Kohlenstoff-Nanoröhren oder Spintronik-Vorrichtungen. Symmetrische MOSFET-Source- und -Drain-Anschlüsse sind identische Anschlüsse und werden hier austauschbar verwendet. Andererseits weist eine TFET-Vorrichtung asymmetrische Source- und Drain-Anschlüsse auf. Fachleute erkennen, dass andere Transistoren, zum Beispiel Bipolar-Transistoren (BJT-PNP/NPN), BiCMOS, CMOS usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen.
  • 1 veranschaulicht ein System 100 mit einer resonanten Schaltkondensator-Sterntopologie zum Bereitstellen einer Eingangsleistungsversorgung für einen Prozessor oder ein System-on-Chip gemäß einigen Ausführungsformen. Das System 100 umfasst die Leistungsquelle 101 (z. B. eine Batterie- oder 12,6-V-Versorgung), den resonanten N: 1-Schaltkondensator-Spannungswandler (z. B. die resonante 7:1-Schaltkondensator-Sterntopologie) und eine Last (z. B. den Prozessor oder SoC 105). Die Leistungsquelle 101 stellt die Eingangsleistungsversorgungsspannung Vin auf der Versorgungsschiene 103 für den Wandler 102 bereit. Diese Eingangsleistungsversorgungsspannung Vin wird dann auf zum Beispiel 1,8 V abgesenkt und durch den Wandler 102 als geregelte Ausgangsleistungsversorgung Vout auf der Ausgangsversorgungsschiene 104 bereitgestellt. Vout wird dann als Eingangsversorgung Vin von der Last (z. B. dem Prozessor 105 oder dem SoC) verwendet. Die Eingangsversorgung wird von einem Regler, wie etwa einem Low-Dropout-Regler (LDO) oder einen vollintegrierten Schaltspannungsregler (FIVR) 105a, empfangen, und eine geregelte Ausgangsversorgung Vout wird einer oder mehreren Leistungsdomänen des Prozessors 105 bereitgestellt. Diese Leistungsdomänen können Logik 105b, wie etwa Prozessorkern, Cache, E/A-Schaltungen usw., beinhalten.
  • 2 veranschaulicht eine resonante N: 1-Schaltkondensator-Sterntopologie 200 gemäß einigen Ausführungsformen der Offenbarung. In diesem Beispiel ist N = 7. In Abhängigkeit von der Eingangsversorgungsspannung und der gewünschten Ausgangsversorgungsspannung kann N jedoch eine andere Zahl sein. Bei einigen Ausführungsformen umfasst die resonante 7:1-Schaltkondensator-Sterntopologie 200 Eingangsabschnitte oder Sendeenden 201. In diesem Beispiel sind sechs Eingangsabschnitte 2011-6 gezeigt, die in einer Leiterformation miteinander gekoppelt sind. Jeder Abschnitt oder jede Stufe der Leiterkonfiguration umfasst einen ersten und einen zweiten Inverter und einen Kondensator, der zwischen zwei unterschiedlichen Leistungsversorgungsschienen gekoppelt ist. Der Ausgang jedes Inverters ist auch mit einem entsprechenden Kondensator gekoppelt. Bei einigen Ausführungsformen werden die Vorrichtungen (z. B. Transistoren der Inverter) in einem Thick-Gate-Prozess gefertigt. Das dicke Gate ermöglicht, dass die Transistoren bei einer hohen Gate-Spannung (z. B. 1,8 V) arbeiten. Bei anderen Ausführungsformen können andere Typen von Prozesstechniken zum Bereitstellen von Vorrichtungen verwendet werden, die hohe Spannungen, wie etwa 1,8 V, betreiben oder handhaben können. Bei einigen Ausführungsformen sind der eine oder die mehreren Kondensatoren zwischen den Leistungsversorgungsschienen als On-Die-Kondensatoren implementiert.
  • Zum Beispiel sind die Kondensatoren C1 - C7 als Metall-Isolator-Metall (MIM)-Kondensatoren, Metallkondensatoren, ferroelektrische Kondensatoren, transistorbasierte Kondensatoren oder eine Kombination von diesen implementiert. Diese On-Die-Kondensatoren C1 - C7 sind auf demselben Die wie die Transistoren der verschiedenen Logik der resonanten N: 1-Schaltkondensator-Sterntopologie 200 gebildet.
  • Bei einigen Ausführungsformen sitzen die n-Typ-Transistoren der Inverter in einer p-Wanne (PW) innerhalb einer tiefen n-Wanne (DNW). Bei einigen Ausführungsformen sitzen die p-Typ-Transistoren der Inverter in einer n-Wanne (NW) innerhalb der DNW. Für jeden Abschnitt der Leiter sind die NW/PW und die DNW auf die Leistungsversorgungsschiene vorgespannt, die die höhere Spannung in diesem Abschnitt bereitstellt. Hier werden parasitäre antiparallele Dioden mit den FETs (Feldeffekttransistor) ermöglicht, wie für Freilaufpfade gezeigt ist, die eine Phasenverschiebungssteuerung ermöglichen. Bei verschiedenen Ausführungsformen können sich die n-Typ- und p-Typ-Vorrichtung der Leiter, deren Source-Gebiete an einen Leiterknoten gebunden sind, auch eine DNW gemeinsam nutzen, die auf die Leiterspannungen vorgespannt ist.
  • Der erste Eingangsabschnitt 2011 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C1, die mit einer ersten Leistungsversorgungsschiene (z. B. einer Schiene, die 12,6 V aus der Batterie oder Leistungsquelle 101 bereitstellt) und einer zweiten Leistungsversorgungsschiene (z. B. einer Schiene, die 10,8 V bereitstellt) gekoppelt sind. Der erste Inverter umfasst einen p-Typ-Transistor MPla und einen n-Typ-Transistor MN1a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MPlb und einen n-Typ-Transistor MN1b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clk126 (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkb126 steuerbar ist, wobei clk126 ein Inverses von clkb126 ist. Die Schaltsignale clk126 und clkb126 schalten zwischen den Spannungen der ersten und zweiten Versorgungsschiene um. Zum Beispiel schalten clk126 und clkb126 zwischen 12,6 V und 10,8 V um. Der Ausgang des ersten Inverters ist mit einem ersten Anschluss des Kondensators C1a gekoppelt, während der Ausgang des zweiten Inverters mit einem ersten Anschluss des Kondensators C1b gekoppelt ist.
  • Der zweite Eingangsabschnitt 2012 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C2, die mit der zweiten Leistungsversorgungsschiene (z. B. einer Schiene, die 10,8 V bereitstellt) und einer dritten Leistungsversorgungsschiene (z. B. einer Schiene, die 9 V bereitstellt) gekoppelt sind. Der erste Inverter des zweiten Abschnitts 2012 umfasst einen p-Typ-Transistor MP2a und einen n-Typ-Transistor MN2a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MP2b und einen n-Typ-Transistor MN2b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clk108 (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkb108 steuerbar ist, wobei clk108 ein Inverses von clkb108 ist. Die Schaltsignale clk108 und clkb108 schalten zwischen den Spannungen der zweiten und der dritten Versorgungsschiene um. Zum Beispiel schalten clk108 und clkb108 zwischen 10,8 V und 9 V um. Der Ausgang des ersten Inverters ist mit einem ersten Anschluss des Kondensators C2a gekoppelt, während der Ausgang des zweiten Inverters mit einem ersten Anschluss des Kondensators C2b gekoppelt ist.
  • Der dritte Eingangsabschnitt 2013 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C3, die mit der dritten Leistungsversorgungsschiene (z. B. einer Schiene, die 9 V bereitstellt) und einer vierten Leistungsversorgungsschiene (z. B. einer Schiene, die 7,2 V bereitstellt) gekoppelt sind. Der erste Inverter des zweiten Abschnitts 2013 umfasst einen p-Typ-Transistor MP3a und einen n-Typ-Transistor MN3a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MP3b und einen n-Typ-Transistor MN3b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clk9 (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkb9 steuerbar ist, wobei clk9 ein Inverses von clkb9 ist. Die Schaltsignale clk9 und clkb9 schalten zwischen den Spannungen der dritten und der vierten Versorgungsschiene um. Zum Beispiel schalten clk9 und clkb9 zwischen 9 V und 7,2 V um. Der Ausgang des ersten Inverters ist mit einem ersten Anschluss des Kondensators C3a gekoppelt, während der Ausgang des zweiten Inverters mit einem ersten Anschluss des Kondensators C3b gekoppelt ist.
  • Der vierte Eingangsabschnitt 2014 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C4, die mit der vierten Leistungsversorgungsschiene (z. B. einer Schiene, die 7,2 V bereitstellt) und einer fünften Leistungsversorgungsschiene (z. B. einer Schiene, die 5,4 V bereitstellt) gekoppelt sind. Der erste Inverter des zweiten Abschnitts 2014 umfasst einen p-Typ-Transistor MP4a und einen n-Typ-Transistor MN4a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MP4b und einen n-Typ-Transistor MN4b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clk72 (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkb72 steuerbar ist, wobei clk72 ein Inverses von clkb72 ist. Die Schaltsignale clk72 und clkb72 schalten zwischen den Spannungen der vierten und der fünften Versorgungsschiene um. Zum Beispiel schalten clk72 und clkb72 zwischen 7,2 V und 5,4 V um. Der Ausgang des ersten Inverters ist mit einem ersten Anschluss des Kondensators C4a gekoppelt, während der Ausgang des zweiten Inverters mit einem ersten Anschluss des Kondensators C4b gekoppelt ist.
  • Der fünfte Eingangsabschnitt 2015 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C5, die mit der fünften Leistungsversorgungsschiene (z. B. einer Schiene, die 5,4 V bereitstellt) und einer sechsten Leistungsversorgungsschiene (z. B. einer Schiene, die 3,6 V bereitstellt) gekoppelt sind. Der erste Inverter des zweiten Abschnitts 2015 umfasst einen p-Typ-Transistor MP5a und einen n-Typ-Transistor MN5a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MP5b und einen n-Typ-Transistor MN4b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clk54 (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkb54 steuerbar ist, wobei clk54 ein Inverses von clkb54 ist. Die Schaltsignale clk54 und clkb54 schalten zwischen den Spannungen der fünften und der sechsten Versorgungsschiene um. Zum Beispiel schalten clk54 und clkb54 zwischen 5,4V und 3,6V um. Der Ausgang des ersten Inverters ist mit einem ersten Anschluss des Kondensators C5a gekoppelt, während der Ausgang des zweiten Inverters mit einem ersten Anschluss des Kondensators C5b gekoppelt ist.
  • Der sechste Eingangsabschnitt 2016 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C6, die mit der sechsten Leistungsversorgungsschiene (z. B. einer Schiene, die 3,6 V bereitstellt) und einer siebten Leistungsversorgungsschiene (z. B. einer Schiene, die 1,8 V Ausgangsspannung bereitstellt) gekoppelt sind. Der erste Inverter des zweiten Abschnitts 2016 umfasst einen p-Typ-Transistor MP6a und einen n-Typ-Transistor MN6a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MP6b und einen n-Typ-Transistor MN6b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clk36 (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkb36 steuerbar ist, wobei clk36 ein Inverses von clkb36 ist. Die Schaltsignale clk36 und clkb36 schalten zwischen den Spannungen der sechsten und der siebten Versorgungsschiene um. Zum Beispiel schalten clk36 und clkb36 zwischen 3,6V und 1,8V um. Der Ausgang des ersten Inverters ist mit einem ersten Anschluss des Kondensators C6a gekoppelt, während der Ausgang des zweiten Inverters mit einem ersten Anschluss des Kondensators C6b gekoppelt ist.
  • Bei verschiedenen Ausführungsformen ist der letzte Eingabeabschnitt in der Leiter, in diesem Beispiel der Abschnitt 2016, mit einem Ausgabeabschnitt oder Empfangsende 202 gekoppelt. Der Ausgangsabschnitt 202 umfasst einen ersten und einen zweiten Inverter und einen Kondensator C7, die mit der siebten Leistungsversorgungsschiene (z. B. einer Schiene, die die geregelte Ausgangsspannung Vout von 1,8 V hat) und einer Masseleistungsversorgungsschiene gekoppelt sind. Der erste Inverter des Ausgangsabschnitts 202 umfasst einen p-Typ-Transistor MP7a und einen n-Typ-Transistor MN7a, die in Reihe gekoppelt sind. Der zweite Inverter umfasst einen p-Typ-Transistor MP7b und einen n-Typ-Transistor MN7b, die in Reihe gekoppelt sind. Der erste Inverter ist durch das Schaltsignal clkr (z. B. ein Taktsignal) steuerbar, während der zweite Inverter durch das Schaltsignal clkbr steuerbar ist, wobei clkr ein Inverses von clkbr ist. Die Schaltsignale clkr und clkbr schalten zwischen den Spannungen der Vout- und der Masseversorgungsschiene um. Zum Beispiel schalten clkr und clkbr zwischen 1,8 V und 0 V um. Der Ausgang des ersten Inverters ist mit den zweiten Anschlüssen der Kondensatoren C1a, C2a, C32, C4a, C5a und C6a gekoppelt. Der Ausgang des zweiten Inverters ist mit den zweiten Anschlüssen der Kondensatoren C1a, C2a, C32, C4a, C5a und C6a gekoppelt. Hier ist Lp die parasitäre Induktivität, die einen hohe Umwandlungswirkungsgrad ermöglicht.
  • Bei verschiedenen Ausführungsformen werden die Schaltsignale clk126, clk108, clk9, clk72, clk54, clk36 bzw. ihre komplementären Schaltsignale clkb126, clkb108, clkb9, clkb72, clkb54, clkb36 durch einen Pegelumsetzer erzeugt. Der Signalhub dieser Schaltsignale beträgt in diesem Beispiel 1,8 V. Bei anderen Beispielen können andere Spannungspegel für die Leistungsversorgungsschienen verwendet werden, und die Differenz dieser Spannungen (die den Signalhub der Schaltsignale bestimmt) ist derart, dass sie von den Invertertransistoren toleriert werden kann. Die resonante N: 1-Schaltkondensator-Sterntopologie 200 ist die Treiberseite des Reglers. Ein Fachmann würde erkennen, dass andere Komponenten, wie etwa Schaltsignalgeneratoren, eine Regelschleife von Vout zu einem Rückkopplungssystem, das die Phase von clkr und clkbr anpasst, nicht gezeigt sind, aber vorhanden sind. Durch Anpassen der Phasen von clkr und clkbr relativ zu anderen Schaltsignalen (z. B. clk126, clk108, clk9, clk72, clk54, clk36 bzw. deren komplementären Schaltsignalen clkb126, clkb108, clkb9, clkb72, clkb54, clkb36) wird Vout angepasst.
  • Obwohl 2 unter Bezugnahme auf N = 7 beschrieben ist, können bei einigen Ausführungsformen, wenn N eine kleine Zahl (z. B. 2, 3) ist, alle passiven Elemente (z. B. Kondensatoren) vollständig on-Die gefertigt werden.
  • 3 veranschaulicht ein Layout 300 der aktiven Vorrichtungen der resonanten 7:1-Schaltkondensator-Sterntopologie gemäß einigen Ausführungsformen. Das Layout 300 zeigt die Replikation von Zellen, die die aktiven Vorrichtungen des Leiterabschnitts bilden. Die n-Typ-Vorrichtungen der Inverter der Leiter sitzen in einer p-Wanne (PW) 304 innerhalb einer tiefen n-Wanne (DNW) 301. Bei einigen Ausführungsformen sitzen die p-Typ-Transistoren der Inverter in einer n-Wanne (NW) 302 innerhalb der DNW 301. Die p-aktiven und die n-aktiven Diffusionsgebiete sind durch das Muster 303 angedeutet. Für jeden Abschnitt der Leiter sind die DNW 301 und die NW/PW 302/304 über Abgriffe 305, die die höhere Spannung in diesem Abschnitt bereitstellen, auf die Leistungsversorgungsschiene vorgespannt. Bei verschiedenen Ausführungsformen können die n-Typ- und die p-Typ-Vorrichtung der Leiter, deren Source-Gebiete an einen Leiterknoten gebunden sind, auch eine DNW gemeinsam nutzen, die auf die Leiterspannungen vorgespannt ist. Bei verschiedenen Ausführungsformen wird ein Abgleich von Vorrichtungen durch Verwenden identischer Layoutzellen, wie gezeigt, erreicht.
  • 4 veranschaulicht eine Draufsicht 400 eines Die, der Schalttransistoren und Off-Die-Kondensatoren für die resonante 6:1-Schaltkondensator-Sterntopologie umfasst, gemäß einigen Ausführungsformen. Die aktiven Vorrichtungen 401 sind in der Mitte gefertigt, während die Kondensatoren C2a, C3a, C4a, C5a und C6a, die als 402 gezeigt sind, die Kondensatoren C2b, C3b, C4b, C5b und C6b, die als 403 gezeigt sind, auf beiden Seiten von 401 positioniert sind. Die Kondensatoren C2 - C7 sind bei diesem Beispiel auch außerhalb der aktiven Vorrichtungen positioniert. Die Kondensatoren können gemäß einigen Ausführungsformen auf einem Package positioniert sein. Da dieses Beispiel ein 6:1 ist, stellt die erste Leistungsversorgungsschiene 10,8 V bereit.
  • 5 veranschaulicht eine funktionale Ansicht 500 eines Pegelumsetzers zum Erzeugen von Schaltsteuersignalen für die aktiven Vorrichtungen der resonanten 7:1-Schaltkondensator-Sterntopologie gemäß einigen Ausführungsformen der Offenbarung. Bei verschiedenen Ausführungsformen werden Schaltsignale durch den Pegelumsetzer 501, der ein Eingangstaktsignal oder ein Eingangsschaltsignal und die verschiedenen Leistungsversorgungen (z. B. die erste, zweite, dritte, vierte, fünfte, sechste und siebte Leistungsversorgungsschiene) empfängt, und der Schaltsignale erzeugt, die zwischen Spannungen gewisser Leistungsversorgungsschienen umschalten, so dass der Schiene-zu-Schiene-Hub für jedes Schaltsignal gleich ist (z. B. 1,8 V). Hier werden die Schaltsignale clk126, clk108, clk9, clk72, clk54, clk36 bzw. ihre komplementären Schaltsignale clkb126, clkb108, clkb9, clkb72, clkb54, clkb36 durch den Pegelumsetzer 501 erzeugt. Bei einigen Ausführungsformen sind die Phasen jedes Schaltsignals ausgerichtet. Zum Beispiel sind die Phasen der Schaltsignale clk126, clk108, clk9, clk72, clk54 und clk36 zueinander ausgerichtet, während die Phasen der Schaltsignale clkb126, clkb108, clkb9, clkb72, clkb54 und clkb36 zueinander ausgerichtet sind.
  • 6 veranschaulicht eine resonante 7:1-Schaltkondensator-Sterntopologie 600 mit verteiltem Empfangsende gemäß einigen Ausführungsformen der Offenbarung. Die Topologie 600 ist funktional äquivalent zu der Topologie 200, führt aber zu einem besseren Abgleich im Layout. Hier ist der Empfangsendabschnitt 202 aufgeteilt und auf jeden Abschnitt der Leiter verteilt. In diesem Beispiel sind sechs Leiterabschnitte 6011 bis 6016 gezeigt. Für eine resonante N:1-Schaltkondensator-Sterntopologie wird die Leiter jedoch N Abschnitte aufweisen. Bei einigen Ausführungsformen sind die Inverter des Abschnitts 202 aufgeteilt und mit den zweiten Anschlüssen der Kondensatoren C1a bis C6a und den Kondensatoren C1b durch die Kondensatoren C6b gekoppelt, wie gezeigt ist. Dabei ist Lp die parasitäre Induktivität. Bei dieser Ausführungsform ist anstelle des Koppelns der zweiten Anschlüsse der Kondensatoren C1a, C2a, C3a, C4a, C5a und C6a der zweite Anschluss jedes dieser Kondensatoren mit einer aufgeteilten Version des ersten Inverters des Abschnitts 202 gekoppelt. Gleichermaßen ist anstelle des Koppelns der zweiten Anschlüsse der Kondensatoren C1b, C2b, C3b, C4b, C5b und C6b der zweite Anschluss jedes dieser Kondensatoren mit einer aufgeteilten Version des zweiten Inverters des Abschnitts 202 gekoppelt.
  • Zum Beispiel ist im Abschnitt 6011 der Eingang eines ersten Inverters des Empfangsendes, der die Transistoren MP7a und MN7a umfasst, der durch das Taktsignal clkr gesteuert wird, mit dem zweiten Anschluss des Kondensators C1a gekoppelt; im Abschnitt 6012 ist der Eingang eines ersten Inverters des Empfangsendes, der die Transistoren MP8a und MN8a umfasst, der durch das Taktsignal clkr gesteuert wird, mit dem zweiten Anschluss des Kondensators C2a gekoppelt; im Abschnitt 6013 ist der Eingang eines ersten Inverters des Empfangsendes, der die Transistoren MP9a und MN9a umfasst, der durch das Taktsignal clkr gesteuert wird, mit dem zweiten Anschluss des Kondensators C3a gekoppelt; im Abschnitt 6014 ist der Eingang eines ersten Inverters des Empfangsendes, der die Transistoren MP10a und MN10a umfasst, der durch das Taktsignal clkr gesteuert wird, mit dem zweiten Anschluss des Kondensators C4a gekoppelt; im Abschnitt 6015 ist der Eingang eines ersten Inverters des Empfangsendes, der die Transistoren MP11a und MN11a umfasst, der durch das Taktsignal clkr gesteuert wird, mit dem zweiten Anschluss des Kondensators C5a gekoppelt; und im Abschnitt 6015 ist der Eingang eines ersten Inverters des Empfangsendes, der die Transistoren MP12a und MN12a umfasst, der durch das Taktsignal clkr gesteuert wird, mit dem zweiten Anschluss des Kondensators C6a gekoppelt.
  • Unter Fortsetzung dieses Beispiels: Im Abschnitt 6011 ist der Eingang eines zweiten Inverters des Empfangsendes, der die Transistoren MP7b und MN7b umfasst, der durch das Taktsignal clkbr gesteuert wird, mit dem zweiten Anschluss des Kondensators C1b gekoppelt; im Abschnitt 6012 ist der Eingang eines zweiten Inverters des Empfangsendes, der die Transistoren MP8b und MN8b umfasst, der durch das Taktsignal clkbr gesteuert wird, mit dem zweiten Anschluss des Kondensators C2b gekoppelt; im Abschnitt 6013 ist der Eingang eines zweiten Inverters des Empfangsendes, der die Transistoren MP9b und MN9b umfasst, der durch das Taktsignal clkbr gesteuert wird, mit dem zweiten Anschluss des Kondensators C3b gekoppelt; im Abschnitt 6014 ist der Eingang eines zweiten Inverters des Empfangsendes, der die Transistoren MP10b und MN10b umfasst, der durch das Taktsignal clkbr gesteuert wird, mit dem zweiten Anschluss des Kondensators C4b gekoppelt; im Abschnitt 6015 ist der Eingang eines zweiten Inverters des Empfangsendes, der die Transistoren MP1 1b und MN11b umfasst, der durch das Taktsignal clkbr gesteuert wird, mit dem zweiten Anschluss des Kondensators C5b gekoppelt; und im Abschnitt 6015 ist der Eingang eines zweiten Inverters des Empfangsendes, der die Transistoren MP12b und MN12b umfasst, der durch das Taktsignal clkbr gesteuert wird, mit dem zweiten Anschluss des Kondensators C6b gekoppelt.
  • 7 veranschaulicht ein abgeglichenes Layout 700 der resonanten 7:1-Schaltkondensator-Sterntopologie aus 6 mit vier verketteten Phasen gemäß einigen Ausführungsformen. Im Vergleich zu dem Layout 400 führen hier Kondensatoren und aktive Vorrichtungen zu kleinen Stromschleifen, was weniger Interferenz und ein optimaleres Layout ergibt. Ein PMOS-NMOS-Paar mit Einheitsgröße zusammen mit seinen Treibern ist im Layout optimiert, die dann so angeordnet werden, dass sie sowohl die Strompfade mit hoher Spannung als auch die Strompfade mit niedriger Spannung bilden. Die Wannenabgriffe sind auf die höchste Spannung des Strompfads vorgespannt, wie gezeigt, was zu einem gut abgeglichenen und symmetrischen Layout führt. Ein gut abgeglichenes Layout führt zu weniger Varianten von Vorrichtung zu Vorrichtung und zu besser vorhersagbaren Ergebnissen. Hier ist das Layout symmetrisch entlang der Mitte, was eine Wiederverwendung von Layoutzellen gestattet.
  • 8 veranschaulicht ein Kurvenbild 800, das einen Anlaufbetrieb und Charakteristiken der resonanten 7:1-Schaltkondensator-Sterntopologie zeigt, gemäß einigen Ausführungsformen. Hier ist die x-Achse die Zeit, und die y-Achse ist die Spannung. Eine 1,8-V-E/A-Versorgung versorgt ein Anlaufschema, das alle Knotenspannungen lädt, während dessen die Eingangsversorgung mit Leistung angesteuert wird. Sobald sich der höchste Knoten innerhalb einer akzeptablen Grenze dem Eingangsversorgungspegel angenähert hat, wird die Eingangsversorgung angelegt. Das Kurvenbild 800 zeigt, dass jeder Leiterabschnitt seine internen Knoten lädt, ohne Spannungsgrenzen für die Transistoren zu verletzen. Der Kurvenverlauf 801 veranschaulicht die Spannung am Kondensatorknoten C1 des Abschnitts 6011, der mit der zweiten Versorgungsschiene gekoppelt ist; der Kurvenverlauf 802 veranschaulicht die Spannung am Kondensatorknoten C2 des Abschnitts 6012, der mit der dritten Versorgungsschiene gekoppelt ist; der Kurvenverlauf 803 veranschaulicht die Spannung am Kondensatorknoten C3 des Abschnitts 6013, der mit dem vierten Versorgungsknoten gekoppelt ist; der Kurvenverlauf 804 veranschaulicht die Spannung am Kondensatorknoten C4 des Abschnitts 6014, der mit dem fünften Versorgungsknoten gekoppelt ist; der Kurvenverlauf 805 veranschaulicht die Spannung am Kondensatorknoten C5 des Abschnitts 6015, der mit der fünften Leistungsversorgungsschiene gekoppelt ist; und der Kurvenverlauf 806 veranschaulicht die Spannung am Kondensatorknoten C6 des Abschnitts 6016, der mit der sechsten Leistungsversorgungsschiene gekoppelt ist. Hier verwendet das Hochfahren der Schaltung die 1,8-V-Leistungsversorgung.
  • 9 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip), das Leistung von dem resonanten Schaltkondensator-VR mit hoher Bandbreite empfängt, gemäß einigen Ausführungsformen der Offenbarung. Es wird darauf hingewiesen, dass die Elemente von 9, die die gleichen Bezugszahlen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige der beschriebenen ähnliche Weise arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • In manchen Ausführungsformen repräsentiert die Vorrichtung 2400 eine zweckmäßige Rechenvorrichtung, wie etwa ein Rechentablet, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-der Dinge-Vorrichtung (Internet-of-Things, IoT), einen Server, eine Wearable-Vorrichtung, eine Set-Top-Box, einen drahtlosfähigen e-Reader oder dergleichen. Es versteht sich, dass gewisse Komponenten allgemein gezeigt sind, und nicht alle Komponenten einer derartigen Vorrichtung sind in der Vorrichtung 2400 gezeigt.
  • Bei einem Beispiel umfasst die Vorrichtung 2400 ein SoC (System-on-Chip) 2401. Eine Beispielabgrenzung des SoC 2401 ist unter Verwendung der gestrichelten Linien in 9 veranschaulicht, wobei einige Beispielkomponenten als innerhalb des SoC 2401 enthalten veranschaulicht sind - allerdings kann das SoC 2401 beliebige zweckmäßige Komponenten der Vorrichtung 2400 beinhalten.
  • Bei einigen Ausführungsformen beinhaltet die Vorrichtung 2400 einen Prozessor 2404. Der Prozessor 2404 kann eine oder mehrere physische Vorrichtungen, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen, Verarbeitungskerne oder andere Verarbeitungsmittel, beinhalten. Die durch den Prozessor 2404 durchgeführten Verarbeitungsoperationen beinhalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der bzw. dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen beinhalten Operationen in Bezug auf die E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen in Bezug auf das Leistungsmanagement, Operationen in Bezug auf das Verbinden der Rechenvorrichtung 2400 mit einer anderen Vorrichtung und/oder Ähnliches. Die Verarbeitungsoperationen können auch Operationen in Bezug auf Audio-E/A und/oder Anzeige-E/A beinhalten.
  • Bei einigen Ausführungsformen beinhaltet der Prozessor 2404 mehrere Verarbeitungskerne (auch als Kerne bezeichnet) 2408a, 2408b, 2408c. Obgleich lediglich drei Kerne 2408a, 2408b, 2408c in 9 veranschaulicht sind, kann der Prozessor 2404 eine beliebige andere zweckmäßige Anzahl von Verarbeitungskernen beinhalten, z. B. dutzende oder sogar hunderte von Verarbeitungskernen. Die Prozessorkerne 2408a, 2408b, 2408c können auf einem einzelnen Chip mit integrierter Schaltung (IC) implementiert sein. Darüber hinaus kann der Chip einen oder mehrere gemeinsam genutzte und/oder private Caches, Busse oder Verschaltungen, Grafik- und/oder Speichersteuerungen oder andere Komponenten beinhalten.
  • Bei einigen Ausführungsformen beinhaltet der Prozessor 2404 einen Cache 2406. In einem Beispiel können Abschnitte des Cache 2406 für einzelne Kerne 2408 vorgesehen sein (z. B. kann ein erster Abschnitt des Cache 2406 für den Kern 2408a vorgesehen sein, ein zweiter Abschnitt des Cache 2406 für den Kern 2408b vorgesehen sein und so weiter). Bei einem Beispiel können ein oder mehrere Abschnitte des Cache 2406 unter zwei oder mehr Kernen 2408 gemeinsam genutzt werden. Der Cache 2406 kann in verschiedene Level aufgeteilt sein, z. B. Level 1 (L1)-Cache, Level 2 (L2)-Cache, Level 3 (L3)-Cache usw.
  • Bei einigen Ausführungsformen kann der Prozessorkern 2404 eine Abrufeinheit zum Abrufen von Anweisungen (einschließlich Anweisungen mit bedingten Verzweigungen) zur Ausführung durch den Kern 2404 beinhalten. Die Anweisungen können aus beliebigen Speicherungsvorrichtungen, wie etwa dem Speicher 2430, abgerufen werden. Der Prozessorkern 2404 kann auch eine Decodiereinheit zum Decodieren der abgerufenen Anweisungen beinhalten. Zum Beispiel kann die Decodiereinheit die abgerufene Anweisung in mehrere Mikrooperationen decodieren. Der Prozessorkern 2404 kann eine Planungseinheit zum Durchführen verschiedener Operationen beinhalten, die mit dem Speichern von decodierten Anweisungen assoziiert sind. Zum Beispiel kann die Planungseinheit Daten aus der Decodiereinheit halten, bis die Anweisungen zum Versenden bereit sind, z. B. bis alle Quellwerte einer decodierten Anweisung verfügbar werden. Bei einer Ausführungsform kann die Planungseinheit decodierte Anweisungen planen und/oder diese an eine Ausführungseinheit zur Ausführung ausgeben (oder verenden).
  • Die Ausführungseinheit kann die übermittelten Anweisungen ausführen, nachdem sie (z. B. durch die Decodiereinheit) decodiert und (z. B. durch die Planungseinheit) versendet wurden. Bei einer Ausführungsform kann die Ausführungseinheit mehr als eine Ausführungseinheit beinhalten (wie etwa eine Bildgebungsrecheneinheit, eine Grafikrecheneinheit, eine Allzweckrecheneinheit usw.). Die Ausführungseinheit kann auch verschiedene arithmetische Operationen, wie etwa Addition, Subtraktion, Multiplikation und/oder Division, durchführen und kann eine oder mehrere arithmetische Logikeinheiten (ALUs, Arithmetic Logic Units) beinhalten. Bei einer Ausführungsform kann ein (nicht gezeigter) Co-Prozessor verschiedene arithmetische Operationen zusammen mit der Ausführungseinheit durchführen.
  • Ferner kann die Ausführungseinheit Anweisungen Out-Of-Order (nicht in Reihenfolge) ausführen. Daher kann der Prozessorkern 2404 bei einer Ausführungsform ein Out-Of-Order-Prozessorkern sein. Der Prozessorkern 2404 kann auch eine Retirement-Einheit beinhalten. Die Retirement-Einheit kann ausgeführte Anweisungen zurückziehen, nachdem sie übergeben wurden. In einer Ausführungsform kann das Zurückziehen der ausgeführten Anweisungen dazu führen, dass der Prozessorzustand von der Ausführung der Anweisungen übergeben wird, physische Register, die von den Anweisungen verwendet werden, freigegeben werden usw. Der Prozessorkern 2404 kann auch eine Buseinheit beinhalten, um Kommunikation zwischen Komponenten des Prozessorkerns 2404 und anderen Komponenten über einen oder mehrere Busse zu ermöglichen. Der Prozessorkern 2404 kann auch ein oder mehrere Register zum Speichern von Daten beinhalten, auf die durch verschiedene Komponenten des Kerns 2404 zugegriffen wird (wie etwa Werte, die sich auf zugewiesene App-Prioritäten und/oder eine Zuordnung von Untersystemzuständen (-modi) beziehen).
  • In einigen Ausführungsformen umfasst die Vorrichtung 2400 Konnektivitätsschaltungsanordnungen 2431. Zum Beispiel beinhalten die Konnektivitätsschaltungsanordnungen 2431 Hardwarevorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikationshardware) und/oder Softwarekomponenten (z. B. Treiber, Protokollstapel), um der Vorrichtung 2400 z. B. zu ermöglichen, mit externen Vorrichtungen zu kommunizieren. Die Vorrichtung 2400 kann von den externen Vorrichtungen, wie etwa anderen Rechenvorrichtungen, Drahtloszugangspunkten oder Basisstationen usw., getrennt sein.
  • Bei einem Beispiel können die Konnektivitätsschaltungsanordnungen 2431 mehrere unterschiedliche Konnektivitätstypen beinhalten. Verallgemeinert können die Konnektivitätsschaltungsanordnungen 2431 Mobilfunkkonnektivitätsschaltungsanordnungen, Drahtloskonnektivitätsschaltungsanordnungen usw. einschließen. Mobilfunkkonnektivitätsschaltungsanordnungen der Konnektivitätsschaltungsanordnungen 2431 bezieht sich allgemein auf Mobilfunknetzwerkkonnektivität, die durch drahtlose Träger bereitgestellt wird, wie über GSM (Global System for Mobile Communications) oder Varianten oder Derivative, CDMA (Code Division Multiple Access) oder Varianten oder Derivative, TDM (Time Division Multiplexing) oder Varianten oder Derivative, ein 3rd Generation Partnership Project (3GPP) Universal Mobile Telecommunications Systems (UMTS)-System oder Varianten oder Derivative, ein 3GPP Long-Term Evolution (LTE)-System oder Varianten oder Derivative, ein 3GPP LTE-Advanced (LTE-A)-System oder Varianten oder Derivative, ein drahtloses System der fünften Generation (5G) oder Varianten oder Derivative, ein 5G-Mobilfunknetz-System oder Varianten oder Derivative, ein 5GNew Radio (NR)-System oder Varianten oder Derivative oder andere Mobilfunkdienststandards bereitgestellt. Drahtloskonnektivitätsschaltungsanordnungen (oder eine Drahtlosschnittstelle) der Konnektivitätsschaltungsanordnungen 2431 bezieht sich auf eine Drahtloskonnektivität, die nicht zellular ist, und kann Personal Area Networks (wie etwa Bluetooth, Nahfeld usw.), Local Area Networks (wie WiFi) und/oder Weitverkehrsnetzwerke (wie WiMax) und/oder eine andere drahtlose Kommunikation einschließen. Bei einem Beispiel können die Konnektivitätsschaltungsanordnungen 2431 eine Netzwerkschnittstelle, wie etwa z. B. eine drahtgebundene oder drahtlose Schnittstelle, beinhalten, so dass eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen Personal Digital Assistant, integriert sein kann.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 den Steuerhub 2432, der Hardwarevorrichtungen und/oder Softwarekomponenten repräsentiert, die in Beziehung zu einer Interaktion mit einer oder mehreren E/A-Vorrichtungen stehen. Der Prozessor 2404 kann zum Beispiel mit einer Anzeige 2422, einer oder mehreren Peripherievorrichtungen 2424, Speichervorrichtungen 2428, einer oder mehreren anderen externen Vorrichtungen 2429 usw. über den Steuerhub 2432 kommunizieren. Der Steuerhub 2432 kann ein Chipsatz, ein Platform Control Hub (PCH) und/oder dergleichen sein.
  • Zum Beispiel veranschaulicht der Steuerhub 2432 einen oder mehrere Verbindungspunkte für zusätzliche Vorrichtungen, die mit der Vorrichtung 2400 verbinden, über die z. B. ein Benutzer mit dem System interagieren könnte. Vorrichtungen (z. B. die Vorrichtungen 2429), die an die Vorrichtung 2400 angeschlossen werden können, beinhalten zum Beispiel Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Audiovorrichtungen, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie etwa Kartenlesegeräte oder andere Vorrichtungen.
  • Wie oben erwähnt, kann der Steuerhub 2432 mit Audiovorrichtungen, der Anzeige 2422 usw. interagieren. Zum Beispiel kann eine Eingabe durch ein Mikrofon oder eine andere Audiovorrichtung eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Vorrichtung 2400 bereitstellen. Zusätzlich dazu kann eine Audioausgabe anstelle einer Anzeigeausgabe oder zusätzlich dazu bereitgestellt werden. Falls die Anzeige 2422 einen Touchscreen beinhaltet, agiert die Anzeige 2422 bei einem anderen Beispiel auch als eine Eingabevorrichtung, die wenigstens teilweise durch den Steuerhub 2432 gemanagt werden kann. Es können auch zusätzliche Tasten oder Schalter an der Rechenvorrichtung 2400 vorhanden sein, um durch den Steuerhub 2432 gemanagte E/A-Funktionen bereitzustellen. Bei einer Ausführungsform managt der Steuerhub 2432 Vorrichtungen, wie etwa Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren, oder andere Hardware, die in der Vorrichtung 2400 beinhaltet sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein, sowie dem System Umgebungseingaben zur Beeinflussung seiner Operationen bereitstellen (wie etwa Rauschfilterung, Anpassen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
  • Bei einigen Ausführungsformen kann der Steuerhub 2432 mit verschiedenen Vorrichtungen unter Verwendung eines beliebigen geeigneten Kommunikationsprotokolls koppeln, z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI), Firewire usw.
  • In einigen Ausführungsformen repräsentiert die Anzeige 2422 Hardwarekomponenten (z. B. Anzeigevorrichtungen) und Softwarekomponenten (z. B. Treiber), die eine visuelle und/oder taktile Anzeige für einen Benutzer zum Interagieren mit der Vorrichtung 2400 bereitstellen. Die Anzeige 2422 kann eine Anzeigeschnittstelle, einen Anzeigebildschirm und/oder eine Hardwarevorrichtung beinhalten, die zum Bereitstellen einer Anzeige für einen Benutzer verwendet werden. Bei einigen Ausführungsformen beinhaltet die Anzeige 2422 eine Touchscreen (oder Touchpad)-Vorrichtung, die einem Benutzer sowohl Ausgaben als auch Eingaben bereitstellt. In einem Beispiel kann die Anzeige 2422 direkt mit dem Prozessor 2404 kommunizieren. Die Anzeige 2422 kann eine oder mehrere einer internen Anzeigevorrichtung, wie etwa in einer mobilen elektronischen Vorrichtung oder einer Laptopvorrichtung, oder einer externen Anzeigevorrichtung sein, die über eine Anzeigeschnittstelle (z. B. DisplayPort usw.) angebracht ist. Bei einer Ausführungsform kann die Anzeige 2422 ein Head-Mounted Display (HMD) sein, wie etwa eine stereoskopische Anzeigevorrichtung zur Verwendung in Virtual Reality (VR)-Anwendungen oder Augmented Reality (AR)-Anwendungen.
  • Bei einigen Ausführungsformen und obwohl dies in der Figur nicht veranschaulicht ist, kann die Vorrichtung 2400 zusätzlich zu (oder anstelle) dem Prozessor 2404 eine Grafikverarbeitungseinheit (GPU, Graphics Processing Unit) beinhalten, die einen oder mehrere Grafikverarbeitungskerne umfasst, die einen oder mehrere Aspekte des Anzeigens von Contents auf der Anzeige 2422 steuern können.
  • Der Steuerhub 2432 (oder der Platform Controller Hub) kann Hardwareschnittstellen und -verbinder sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um Peripherieverbindungen z. B. mit den Peripherievorrichtungen 2424 herzustellen.
  • Es versteht sich, dass die Vorrichtung 2400 sowohl eine Peripherievorrichtung zu anderen Rechenvorrichtungen sein kann, als auch Peripherievorrichtungen aufweisen kann, die mit ihr verbunden sind. Die Vorrichtung 2400 kann einen „Docking“-Verbinder zum Verbinden mit anderen Rechenvorrichtungen für Zwecke wie etwa das Managen (z. B. Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Content auf der Vorrichtung 2400 aufweisen. Zusätzlich dazu kann ein Dockingverbinder der Vorrichtung 2400 gestatten, eine Verbindung mit gewissen Peripheriegeräten herzustellen, die es der Rechenvorrichtung 2400 ermöglichen, die Content-Ausgabe zum Beispiel an audiovisuelle oder andere Systeme, zu steuern.
  • Zusätzlich zu einem proprietären Dockingverbinder oder einer anderen proprietären Verbindungshardware kann die Vorrichtung 2400 Peripherieverbindungen über übliche oder standardbasierte Verbinder herstellen. Übliche Typen können einen Universal-Serial-Bus (USB)-Verbinder (der eine beliebige einer Reihe verschiedener Hardwareschnittstellen beinhalten kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen beinhalten.
  • In einigen Ausführungsformen können die Konnektivitätsschaltungsanordnungen 2431 mit dem Steuerhub 2432 gekoppelt sein, z. B. zusätzlich zu oder anstelle von direkter Kopplung mit dem Prozessor 2404. Bei einigen Ausführungsformen kann die Anzeige 2422 mit dem Steuerhub 2432 gekoppelt sein, z. B. zusätzlich zu oder anstelle von direkter Kopplung mit dem Prozessor 2404.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 einen Speicher 2430, der über eine Speicherschnittstelle 2434 mit dem Prozessor 2404 gekoppelt ist. Der Speicher 2430 beinhaltet Speichervorrichtungen zum Speichern von Informationen in der Vorrichtung 2400.
  • Bei einigen Ausführungsformen beinhaltet der Speicher 2430 eine Einrichtung zum Beibehalten einer stabilen Taktgebung, wie mit Bezug auf verschiedene Ausführungsformen beschrieben. Speicher kann nichtflüchtige (keine Zustandsänderung bei Unterbrechung der Leistungszufuhr zur Speichervorrichtung) und/oder flüchtige (unbestimmter Zustand bei Unterbrechung der Leistungszufuhr zur Speichervorrichtung) Speichervorrichtungen beinhalten. Die Speichervorrichtung 2430 kann eine dynamische Direktzugriffsspeicher (DRAM)-Vorrichtung, eine statische Direktzugriffsspeicher (SRAM)-Vorrichtung, eine Flash-Speichervorrichtung, eine Phasenwechselspeichervorrichtung oder eine andere Speichervorrichtung sein, die eine geeignete Leistungsfähigkeit aufweist, um als ein Prozessspeicher zu dienen. Bei einer Ausführungsform kann der Speicher 2430 als Systemspeicher für die Vorrichtung 2400 betrieben werden, um Daten und Anweisungen zu speichern, die verwendet werden, wenn der eine oder die mehreren Prozessoren 2404 eine Anwendung oder einen Prozess ausführen. Der Speicher 2430 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (egal ob langfristig oder temporär) speichern, die zur Ausführung der Anwendungen und Funktionen der Vorrichtung 2400 in Beziehung stehen.
  • Elemente von verschiedenen Ausführungsformen und Beispielen sind auch als ein maschinenlesbares Medium (z. B. der Speicher 2430) zum Speichern der computerausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hierin erörterter Prozesse) bereitgestellt. Das maschinenlesbare Medium (z. B. der Speicher 2430) kann unter anderem Flash-Speicher, optische Platten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Typen zur Speicherung elektronischer oder computerausführbarer Anweisungen geeigneter maschinenlesbarer Medien beinhalten. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) mittels Datensignalen über einen Kommunikationslink (z. B. ein Modem oder eine Netzwerkverbindung) an einen anfordernden Computer (z. B. einen Client) übertragen werden kann.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 Temperaturmessschaltungsanordnungen 2440, z. B. zum Messen der Temperatur verschiedener Komponenten der Vorrichtung 2400. In einem Beispiel können die Temperaturmessschaltungsanordnungen 2440 eingebettet sein, oder an verschiedene Komponenten, deren Temperatur gemessen und überwacht werden soll, gekoppelt oder an solchen angebracht sein. Zum Beispiel können die Temperaturmessschaltungsanordnungen 2440 die Temperatur eines oder mehrerer (oder innerhalb) der Kerne 2408a, 2408b, 2408c, des Spannungsreglers 2414, des Speichers 2430, einer Hauptplatine des SoC 2401 und/oder einer beliebigen geeigneten Komponente der Vorrichtung 2400 messen.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 Leistungsmessschaltungsanordnungen 2442, z. B. zum Messen einer von einer oder mehreren Komponenten der Vorrichtung 2400 verbrauchten Leistung. Bei einem Beispiel können die Leistungsmessschaltungsanordnungen 2442 zusätzlich zu oder anstelle des Messens der Leistung Spannung und/oder Strom messen. Bei einem Beispiel können die Leistungsmessschaltungsanordnungen 2442 eingebettet sein oder mit verschiedenen Komponenten gekoppelt oder an solchen angebracht sein, deren Leistungs-, Spannungs- und/oder Stromverbrauch gemessen und überwacht werden soll. Zum Beispiel können die Leistungsmessschaltungsanordnungen 2442 Leistung, Strom und/oder Spannung, die durch einen oder mehrere Spannungsregler 2414 zugeführt werden, Leistung, die dem SoC 2401 zugeführt wird, Leistung, die der Vorrichtung 2400 zugeführt wird, Leistung, die durch den Prozessor 2404 (oder eine beliebige andere Komponente) der Vorrichtung 2400 verbraucht wird, usw. messen.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine oder mehrere Spannungsreglerschaltungsanordnungen, die im Allgemeinen als Spannungsregler (VR) 2414 bezeichnet werden. Der VR 2414 erzeugt Signale mit zweckmäßigen Spannungspegeln, die zum Betreiben beliebiger zweckmäßiger Komponenten der Vorrichtung 2400 zugeführt werden können. Lediglich als ein Beispiel ist der VR 2414 derart veranschaulicht, dass er dem Prozessor 2404 der Vorrichtung 2400 Signale zuführt. In einigen Ausführungsformen empfängt der VR 2414 ein oder mehrere Spannungsidentifikations (VID, Voltage Identification)-Signale und erzeugt basierend auf den VID-Signalen das Spannungssignal mit einem geeigneten Pegel. Verschiedene Typen von VRs können für den VR 2414 genutzt werden. Der VR 2414 kann zum Beispiel einen „Abwärts“-VR, einen „Aufwärts“-VR, eine Kombination von Abwärts- und Aufwärts-VRs, Low-Dropout (LDO)-Regler, schaltende DC-DC-Regler usw. beinhalten. Ein Abwärts-VR wird im Allgemeinen in Leistungsabgabeanwendungen verwendet, bei denen eine Eingangsspannung in einem Verhältnis, das kleiner als eins ist, in eine Ausgangsspannung transformiert werden muss. Ein Aufwärts-VR wird im Allgemeinen in Leistungsabgabeanwendungen verwendet, bei denen eine Eingangsspannung in Verhältnis, das größer als eins ist, in eine Ausgangsspannung transformiert werden muss. Bei einigen Ausführungsformen weist jeder Prozessorkern seinen eigenen VR auf, der durch die PCU 2410a/b und/oder die PMIC 2412 gesteuert wird. Bei einigen Ausführungsformen weist jeder Kern ein Netzwerk von verteilten LDOs auf, um eine effiziente Steuerung zum Leistungsmanagement bereitzustellen. Die LDOs können digital, analog oder eine Kombination von digitalen oder analogen LDOs sein.
  • Jeder Spannungsregler der Vorrichtung 2400 empfängt eine Eingangsversorgung Vin und erzeugt eine geregelte Leistungsversorgungsspannung für eine spezifische Leistungsdomäne. Bei verschiedenen Ausführungsformen wird die Eingangsversorgung Vin durch die N:1-Sterntopologie 102 (z. B. 200, 600) erzeugt, die eine hohe Spannung (z. B. 12,6) aus einer externen Quelle, wie etwa der Batterie 2418, empfängt.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine oder mehrere Taktgeneratorschaltungsanordnungen, die im Allgemeinen als Taktgenerator 2416 bezeichnet werden. Der Taktgenerator 2416 erzeugt Taktsignale mit geeigneten Frequenzpegeln, die beliebigen geeigneten Komponenten der Vorrichtung 2400 zugeführt werden können. Lediglich als ein Beispiel ist der Taktgenerator 2416 derart dargestellt, dass er dem Prozessor 2404 der Vorrichtung 2400 Taktsignale zuführt. Bei einigen Ausführungsformen empfängt der Taktgenerator 2416 ein oder mehrere Frequenzidentifikations (FID)-Signale und erzeugt basierend auf den FID-Signalen die Taktsignale mit einer geeigneten Frequenz.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine Batterie 2418, die verschiedenen Komponenten der Vorrichtung 2400 über den Wandler 102 Leistung zuführt. Lediglich als ein Beispiel ist veranschaulicht, dass die Batterie 2418 dem Prozessor 2404 Leistung über den Wandler 102 zuführt. Wenngleich in den Figuren nicht veranschaulicht, kann die Vorrichtung 2400 eine Ladeschaltungsanordnung umfassen, z. B. zum Wiederaufladen der Batterie auf Basis einer von einem AC-Adapter empfangenen Wechselstrom (AC)-Leistungsversorgung.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine Leistungssteuereinheit (PCU, Power Control Unit) 2410 (auch als Leistungsmanagementeinheit (PMU, Power Management Unit), Leistungssteuerung usw. bezeichnet). Bei einem Beispiel können einige Abschnitte der PCU 2410 durch einen oder mehrere Verarbeitungskerne 2408 implementiert sein, und diese Abschnitte der PCU 2410 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 2410a gekennzeichnet. Bei einem Beispiel können einige andere Abschnitte der PCU 2410 außerhalb der Verarbeitungskerne 2408 implementiert sein, und diese Abschnitte der PCU 2410 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 2410b gekennzeichnet. Die PCU 2410 kann verschiedene Leistungsmanagementoperationen für die Vorrichtung 2400 implementieren. Die PCU 2410 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Leistungsmanagementoperationen für die Vorrichtung 2400 zu implementieren.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine integrierte Leistungsmanagementschaltung (PMIC, Power Management Integrated Circuit) 2412, z. B. zum Implementieren verschiedener Leistungsmanagementoperationen für die Vorrichtung 2400. Bei einigen Ausführungsformen ist die PMIC 2412 eine rekonfigurierbare Leistungsmanagement-IC (RPMIC, Reconfigurable Power Management IC) und/oder ein IMVP (Intel® Mobile Voltage Positioning). Bei einem Beispiel befindet sich die PMIC in einem von dem Prozessor 2404 getrennten IC-Chip. Es kann verschiedene Leistungsmanagementoperationen für die Vorrichtung 2400 implementieren. Die PMIC 2412 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Leistungsmanagementoperationen für die Vorrichtung 2400 zu implementieren.
  • Bei einem Beispiel umfasst die Vorrichtung 2400 eine oder beide der PCU 2410 oder der PMIC 2412. In einem Beispiel kann eine von der PCU 2410 oder der PMIC 2412 in der Vorrichtung 2400 fehlen, und somit sind diese Komponenten unter Verwendung von gestrichelten Linien veranschaulicht.
  • Verschiedene Leistungsmanagementoperationen der Vorrichtung 2400 können durch die PCU 2410, durch die PMIC 2412 oder durch eine Kombination der PCU 2410 und der PMIC 2412 durchgeführt werden. Zum Beispiel können die PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. einen P-Zustand) für verschiedene Komponenten der Vorrichtung 2400 auswählen. Zum Beispiel können die PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. gemäß der ACPI (Advanced Configuration and Power Interface)-Spezifikation) für verschiedene Komponenten der Vorrichtung 2400 auswählen. Lediglich als ein Beispiel: Die PCU 2410 und/oder die PMIC 2412 können verschiedene Komponenten der Vorrichtung 2400 veranlassen, in einen Schlafzustand, in einen Aktivzustand, in einen geeigneten C-Zustand (z. B. C0-Zustand oder einen anderen geeigneten C-Zustand gemäß der ACPI-Spezifikation) usw. überzugehen. Bei einem Beispiel können die PCU 2410 und/oder die PMIC 2412 eine Spannungsausgabe durch den VR 2414 und/oder eine Frequenz einer Taktsignalausgabe durch den Taktgenerator steuern, z. B. durch Ausgeben des VID-Signals bzw. des FID-Signals. Bei einem Beispiel können die PCU 2410 und/oder die PMIC 2412 die Batterieleistungsnutzung, das Laden der Batterie 2418 und Merkmale im Zusammenhang mit einem Leistungssparbetrieb steuern.
  • Der Taktgenerator 2416 kann eine Phasenregelschleife (PLL, Phase Locked Loop), eine Frequenzregelschleife (FLL, Frequency Locked Loop) oder eine beliebige geeignete Taktquelle umfassen. Bei einigen Ausführungsformen weist jeder Kern des Prozessors 2404 seine eigene Taktquelle auf. Deshalb kann jeder Kern bei einer von der Betriebsfrequenz des anderen Kerns unabhängigen Frequenz arbeiten. Bei einigen Ausführungsformen führen die PCU 2410 und/oder die PMIC 2412 eine adaptive oder dynamische Frequenzskalierung oder -anpassung durch. Die Taktfrequenz eines Prozessorkerns kann zum Beispiel erhöht werden, falls der Kern nicht bei seiner Maximalleistungsverbrauchsschwellenwert oder -grenze betrieben wird. Bei einigen Ausführungsformen bestimmen die PCU 2410 und/oder die PMIC 2412 die Betriebsbedingung jedes Kerns eines Prozessors und passt die Frequenz und/oder die Leistungsversorgungsspannung dieses Kerns opportunistisch an, ohne dass die Kerntaktquelle (z. B. die PLL dieses Kerns) die Verriegelung verliert, wenn die PCU 2410 und/oder die PMIC 2412 bestimmen, dass der Kern unterhalb eines Zielleistungsfähigkeitspegels arbeitet. Falls zum Beispiel ein Kern Strom von einer Leistungsversorgungsschiene bezieht, der geringer als ein Gesamtstrom ist, der für diesen Kern oder Prozessor 2404 zugewiesen ist, dann kann die PCU 2410 und/oder die PMIC 2412 temporär die Leistungsaufnahme für diesen Kern oder Prozessor 2404 erhöhen (z. B. durch Erhöhen der Taktfrequenz und/oder des Leistungsversorgungsspannungspegels), so dass der Kern oder der Prozessor 2404 auf einem höheren Leistungsfähigkeitspegel arbeiten kann. Deshalb kann die Spannung und/oder die Frequenz temporär für den Prozessor 2404 erhöht werden, ohne die Produktzuverlässigkeit zu verletzen.
  • Bei einem Beispiel können die PCU 2410 und/oder die PMIC 2412 Leistungsmanagementoperationen ausführen, z. B. zumindest teilweise basierend auf dem Empfang von Messwerten aus der Leistungsmessschaltungsanordnungen 2442, den Temperaturmessschaltungsanordnungen 2440, dem Ladepegel der Batterie 2418 und/oder beliebigen anderen geeigneten Informationen, die für das Leistungsmanagement verwendet werden können. Zu diesem Zweck ist die PMIC 2412 kommunizierend mit einem oder mehreren Sensoren gekoppelt, um verschiedene Werte/Varianten eines oder mehrerer Faktoren zu erfassen/detektieren, die sich auf das Leistungs-/Wärmeverhalten des Systems/der Plattform auswirken. Beispiele für den einen oder die mehreren Faktoren schließen elektrischen Strom, Spannungsabfall, Temperatur, Betriebsfrequenz, Betriebsspannung, Leistungsverbrauch, Zwischenkernkommunikationsaktivität usw. ein. Einer oder mehrere dieser Sensoren können in physischer Nähe (und/oder in thermischem Kontakt/thermischer Kopplung) mit einer oder mehreren Komponenten oder Logik-/IP-Blöcken eines Rechensystems bereitgestellt sein. Zusätzlich können ein oder mehrere Sensoren bei mindestens einer Ausführungsform direkt mit der PCU 2410 und/oder der PMIC 2412 gekoppelt sein, um der PCU 2410 und/oder der PMIC 2412 zu gestatten, die Energie des Prozessorkerns zumindest teilweise basierend auf einem oder mehreren Werten, die durch einen oder mehrere der Sensoren detektiert werden, zu managen.
  • Außerdem ist ein beispielhafter Softwarestapel der Vorrichtung 2400 veranschaulicht (wenngleich nicht alle Elemente des Softwarestapels veranschaulicht sind). Lediglich als ein Beispiel: Die Prozessoren 2404 können Anwendungsprogramme 2450, ein Betriebssystem 2452, ein oder mehrere für das Leistungsmanagement (PM, Power Management) spezifische Anwendungsprogramme (z. B. generisch als PM-Anwendungen 2458 bezeichnet) und/oder dergleichen ausführen. Die PM-Anwendungen 2458 können auch durch die PCU 2410 und/oder die PMIC 2412 ausgeführt werden. Das OS 2452 kann auch eine oder mehrere PM-Anwendungen 2456a, 2456b, 2456c beinhalten. Das OS 2452 kann auch verschiedene Treiber 2454a, 2454b, 2454c usw. beinhalten, von denen einige für Leistungsmanagementzwecke spezifisch sein können. Bei einigen Ausführungsformen kann die Vorrichtung 2400 ferner ein Basic Input/Output System (BIOS) 2420 umfassen. Das BIOS 2420 kann mit dem OS 2452 (z. B. über einen oder mehrere Treiber 2454) kommunizieren, mit Prozessoren 2404 kommunizieren usw.
  • Eines oder mehrere von den PM-Anwendungen 2458, 2456, den Treibern 2454, dem BIOS 2420 usw. können zum Beispiel zum Implementieren von leistungsmanagementspezifischen Aufgaben verwendet werden, z. B. zum Steuern von Spannung und/oder Frequenz verschiedener Komponenten der Vorrichtung 2400, zum Steuern eines Reaktivierungszustands, eines Schlafzustands und/oder eines beliebigen anderen geeigneten Leistungszustands verschiedener Komponenten der Vorrichtung 2400, zum Steuern der Batterieleistungsnutzung, des Ladens der Batterie 2418, von auf den Leistungssparbetrieb bezogenen Merkmalen usw.
  • Eine Bezugnahme in der Spezifikation auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass ein spezielles Merkmal, Struktur oder Charakteristik, die in Verbindung mit den Ausführungsformen beschrieben werden, in zumindest einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen beinhaltet ist. Die verschiedenen Vorkommen von „eine Ausführungsform“ oder „einige Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Falls die Spezifikation angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Charakteristik enthalten sein „kann“ oder „könnte“, muss diese spezielle Komponente, Merkmal, Struktur oder Charakteristik nicht notwendigerweise enthalten sein. Falls sich die Spezifikation oder der Anspruch auf „ein“ Element bezieht, bedeutet dies nicht, dass nur eines der Elemente vorhanden ist. Falls sich die Spezifikation oder der Anspruch auf „ein zusätzliches“ Element bezieht, schließt dies nicht aus, dass es mehr als eines des zusätzlichen Elements gibt.
  • Des Weiteren können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristik in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Weise kombiniert sein. Zum Beispiel kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die speziellen Merkmale, Strukturen, Funktionen oder Charakteristik, die mit den zwei Ausführungsformen assoziiert sind, nicht gegenseitig ausschließen.
  • Obwohl die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind für Fachleute angesichts der vorangegangenen Beschreibung viele Alternativen, Modifikationen und Varianten derartiger Ausführungsformen ersichtlich. Die Ausführungsformen der Offenbarung sollen alle derartigen Alternativen, Modifikationen und Varianten als in den breiten Schutzumfang der angehängten Ansprüche fallend einschließen.
  • Zusätzlich können wohlbekannte Leistungs-/Masseverbindungen zu Chips mit integrierter Schaltung (IC) und anderen Komponenten in den dargelegten Figuren gezeigt sein oder nicht, um die Veranschaulichung und die Erörterung zu vereinfachen und die Offenbarung nicht unklar zu machen. Des Weiteren können Anordnungen in Blockdiagrammform gezeigt sein, um zu vermeiden, dass die Offenbarung unklar wird, und auch angesichts dessen, dass Spezifika hinsichtlich der Implementierung derartiger Blockdiagrammanordnungen in hohem Maße von der Plattform abhängen, innerhalb der die vorliegende Offenbarung implementiert werden soll (d. h. derartige Spezifika sollten im Kenntnisbereich von Fachleuten liegen). Dort, wo spezifische Details (z. B. Schaltungen) dargelegt sind, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte es Fachleuten ersichtlich sein, dass die Offenbarung ohne diese spezifischen Details oder mit einer Variante davon umgesetzt werden kann. Die Beschreibung ist somit als veranschaulichend statt als beschränkend aufzufassen.
  • Die folgenden Beispiele werden zur Veranschaulichung der verschiedenen Ausführungsformen bereitgestellt. Diese Beispiele können auf beliebige geeignete Weise voneinander abhängen.
  • Beispiel 1: Eine Einrichtung, die Folgendes umfasst: eine Kette von wenigstens vier Schaltungsanordnungen, die in Reihe gekoppelt sind, wobei jede Schaltungsanordnung der Kette Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen einer ersten Leistungsversorgungsschiene und einer zweiten Leistungsversorgungsschiene gekoppelt sind, wobei der erste Inverter dazu dient, ein erstes Taktsignal zu empfangen, wobei der zweite Inverter dazu dient, ein zweites Taktsignal zu empfangen, das ein Inverses des ersten Taktsignals ist, wobei das erste und das zweite Taktsignal dazu dienen, zwischen den Spannungen der ersten und der zweiten Leistungsversorgungsschiene umzuschalten; und einen Kondensator, der mit der ersten und der zweiten Leistungsversorgungsschiene gekoppelt ist; eine Empfängerschaltungsanordnung, die mit einer letzten Schaltungsanordnung der Kette gekoppelt ist, wobei die Empfängerschaltungsanordnung Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind; und einen Kondensator, der mit der zweiten Leistungsversorgung der letzten Schaltungsanordnung der Kette und Masse gekoppelt ist; und einen Pegelumsetzer, der mit der Kette gekoppelt ist, wobei der Pegelumsetzer dazu dient, ein Eingangstaktsignal zu empfangen und das erste und das zweite Taktsignal aus dem Eingangstaktsignal zu erzeugen.
  • Beispiel 2: Die Einrichtung nach Beispiel 1, wobei ein Ausgang des ersten Inverters und ein Ausgang des zweiten Inverters jeder Schaltungsanordnung der Kette mit einem ersten Kondensator bzw. einem zweiten Kondensator gekoppelt sind.
  • Beispiel 3: Die Einrichtung nach Beispiel 2, wobei ein Ausgang des ersten Inverters und ein Ausgang des zweiten Inverters der Empfängerschaltungsanordnung mit dem ersten und dem zweiten Kondensator jeder Schaltungsanordnung der Kette gekoppelt sind.
  • Beispiel 4: Die Einrichtung nach Beispiel 1, wobei der erste Inverter der Empfängerschaltungsanordnung dazu dient, ein drittes Taktsignal zu empfangen, wobei der zweite Inverter des Empfängers dazu dient, ein viertes Taktsignal zu empfangen, das invers zu dem dritten Taktsignal ist, wobei das dritte und das vierte Taktsignal dazu dienen, zwischen Spannungen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse umzuschalten.
  • Beispiel 5: Die Einrichtung nach Beispiel 4, wobei die Phasen des dritten und des vierten Taktsignals relativ zu den Phasen des ersten und des zweiten Taktsignals anpassbar sind.
  • Beispiel 6: Die Einrichtung nach Beispiel 5 umfasst eine Steuerung zum Steuern von Phasen des dritten und des vierten Taktsignals, um eine Ausgangsleistungsversorgung zu regeln.
  • Beispiel 7: Die Einrichtung nach Beispiel 1, wobei der Kondensator jeder Schaltungsanordnung der Kette off-Die positioniert ist und wobei der Kondensator der Empfängerschaltungsanordnung Off-Die positioniert ist.
  • Beispiel 8: Eine Einrichtung, die Folgendes umfasst: eine Kette von wenigstens vier Schaltungsanordnungen, die in Reihe gekoppelt sind, wobei jede Schaltungsanordnung der Kette Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen einer ersten Leistungsversorgungsschiene und einer zweiten Leistungsversorgungsschiene gekoppelt sind, wobei der erste Inverter dazu dient, ein erstes Taktsignal zu empfangen, wobei der zweite Inverter dazu dient, ein zweites Taktsignal zu empfangen, das ein Inverses des ersten Taktsignals ist, wobei das erste und das zweite Taktsignal dazu dienen, zwischen den Spannungen der ersten und der zweiten Leistungsversorgungsschiene umzuschalten; und einen Kondensator, der mit der ersten und der zweiten Leistungsversorgungsschiene gekoppelt ist; einen ersten Satz von Invertern, die zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind, wobei jeder Inverter des ersten Satzes von Invertern mit einem entsprechenden ersten Inverter einer Schaltungsanordnung der Kette über einen ersten Kondensator gekoppelt ist; und einen zweiten Satz von Invertern, die zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind, wobei jeder Inverter des zweiten Satzes von Invertern mit dem zweiten Inverter einer entsprechenden Schaltungsanordnung der Kette über einen zweiten Kondensator gekoppelt ist.
  • Beispiel 9: Die Einrichtung nach Beispiel 8, wobei jeder Inverter des ersten Satzes dazu dient, ein drittes Taktsignal zu empfangen, wobei jeder Inverter des zweiten Satzes dazu dient, ein viertes Taktsignal zu empfangen, das ein Inverses des dritten Taktsignals ist, wobei das dritte und das vierte Taktsignal dazu dienen, zwischen den Spannungen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse umzuschalten.
  • Beispiel 10: Die Einrichtung nach Beispiel 9, wobei die Phasen des dritten und des vierten Taktsignals relativ zu den Phasen des ersten und des zweiten Taktsignals anpassbar sind.
  • Beispiel 11: Die Einrichtung nach Beispiel 10 umfasst eine Steuerung zum Steuern von Phasen des dritten und des vierten Taktsignals, um eine Ausgangsleistungsversorgung zu regeln.
  • Beispiel 12: Die Einrichtung nach Beispiel 8 umfasst einen Pegelumsetzer, der mit der Kette gekoppelt ist, wobei der Pegelumsetzer dazu dient, ein Eingangstaktsignal zu empfangen und das erste und das zweite Taktsignal aus dem Eingangstaktsignal zu erzeugen.
  • Beispiel 13: Ein System, das Folgendes umfasst: eine Batterie oder eine Leistungsversorgung; einen ersten Spannungsregler, der Folgendes umfasst: eine Kette von mindestens vier Schaltungsanordnungen, die in Reihe gekoppelt sind, wobei jede Schaltungsanordnung der Kette Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen einer ersten Leistungsversorgungsschiene und einer zweiten Leistungsversorgungsschiene gekoppelt sind, wobei der erste Inverter dazu dient, ein erstes Taktsignal zu empfangen, wobei der zweite Inverter dazu dient, ein zweites Taktsignal zu empfangen, das ein Inverses des ersten Taktsignals ist, wobei das erste und das zweite Taktsignal dazu dienen, zwischen Spannungen der ersten und der zweiten Leistungsversorgungsschiene umzuschalten; und einen Kondensator, der mit der ersten und der zweiten Leistungsversorgungsschiene gekoppelt ist; einen ersten Satz von Invertern, die zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind, wobei jeder Inverter des ersten Satzes von Invertern mit einem entsprechenden ersten Inverter einer Schaltungsanordnung der Kette über einen ersten Kondensator gekoppelt ist; und einen zweiten Satz von Invertern, die zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind, wobei jeder Inverter des zweiten Satzes von Invertern mit dem zweiten Inverter einer entsprechenden Schaltungsanordnung der Kette über einen zweiten Kondensator gekoppelt ist; einen Prozessor, der mit einem Ausgang des ersten Spannungsreglers gekoppelt ist, wobei der erste Spannungsregler dazu dient, eine geregelte Eingangsleistungsversorgung für den Prozessor bereitzustellen; und einen Speicher, der mit dem Prozessor gekoppelt ist.
  • Beispiel 14: Das System nach Beispiel 13, wobei der Prozessor einen Spannungsregler oder einen Low-Dropout-Regler beinhaltet, die die geregelte Eingangsleistungsversorgung von dem ersten Spannungsregler empfangen.
  • Beispiel 15: Das System nach Beispiel 13, wobei jeder Inverter des ersten Satzes dazu dient, ein drittes Taktsignal zu empfangen, wobei jeder Inverter des zweiten Satzes dazu dient, ein viertes Taktsignal zu empfangen, das ein Inverses des dritten Taktsignals ist, wobei das dritte und das vierte Taktsignal dazu dienen, zwischen Spannungen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse umzuschalten.
  • Beispiel 16: Das System nach Beispiel 15, wobei die Phasen des dritten und des vierten Taktsignals relativ zu den Phasen des ersten und des zweiten Taktsignals anpassbar sind.
  • Beispiel 17: Das System nach Beispiel 15 umfasst eine Steuerung zum Steuern von Phasen des dritten und des vierten Taktsignals, um eine Ausgangsleistungsversorgung zu regeln.
  • Beispiel 18: Das System nach Beispiel 13, wobei der erste Spannungsregler einen Pegelumsetzer umfasst, der mit der Kette gekoppelt ist, wobei der Pegelumsetzer dazu dient, ein Eingangstaktsignal zu empfangen und das erste und das zweite Taktsignal aus dem Eingangstaktsignal zu erzeugen.
  • Beispiel 19: Eine Einrichtung, die Folgendes umfasst: eine erste Kette von p-Typ- und n-Typ-Vorrichtungen, die in Reihe gekoppelt sind, wobei die erste Kette vier p-Typ- und vier n-Typ-Vorrichtungen umfasst, wobei eine erste p-Typ-Vorrichtung der ersten Kette mit einer ersten Leistungsversorgungsschiene gekoppelt ist und wobei eine letzte n-Typ-Vorrichtung der ersten Kette mit einer zweiten Leistungsversorgungsschiene gekoppelt ist; eine zweite Kette von p-Typ- und n-Typ-Vorrichtungen, die in Reihe gekoppelt sind, wobei die zweite Kette vier p-Typ-Vorrichtungen und vier n-Typ-Vorrichtungen umfasst, wobei eine erste p-Typ-Vorrichtung der zweiten Kette mit der ersten Leistungsversorgungsschiene gekoppelt ist, und wobei eine letzte n-Typ-Vorrichtung der zweiten Kette mit der zweiten Leistungsversorgungsschiene gekoppelt ist; und einen Empfänger, der mit der zweiten Leistungsversorgungsschiene und Masse gekoppelt ist, wobei der Empfänger Folgendes umfasst: einen ersten Inverter, der mit der letzten n-Typ-Vorrichtung der ersten Kette gekoppelt ist; und einen zweiten Inverter, der mit der letzten n-Typ-Vorrichtung der zweiten Kette gekoppelt ist.
  • Beispiel 20: Die Einrichtung nach Beispiel 19, wobei die erste Kette Folgendes umfasst: einen ersten Inverter, der die erste p-Typ-Vorrichtung und eine erste n-Typ-Vorrichtung, die mit der ersten p-Typ-Vorrichtung in Reihe gekoppelt ist, umfasst; und einen zweiten Inverter, der die zweite p-Typ-Vorrichtung und eine zweite n-Typ-Vorrichtung, die in Reihe mit der zweiten p-Typ-Vorrichtung gekoppelt ist, umfasst, wobei die erste n-Typ-Vorrichtung der ersten Kette mit der zweiten p-Typ-Vorrichtung der zweiten Kette an einer dritten Leistungsversorgungsschiene gekoppelt ist.
  • Es wird eine Zusammenfassung bereitgestellt, die es dem Leser gestattet, die Art und den Kern der technischen Offenbarung zu erfassen. Die Zusammenfassung wird mit dem Verständnis vorgelegt, dass sie nicht dazu verwendet wird, den Schutzumfang oder die Bedeutung der Ansprüche einzuschränken. Die folgenden Ansprüche werden hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform steht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 16/440901 [0001]

Claims (20)

  1. Einrichtung, die Folgendes umfasst: eine Kette von wenigstens vier Schaltungsanordnungen, die in Reihe gekoppelt sind, wobei jede Schaltungsanordnung der Kette Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen einer ersten Leistungsversorgungsschiene und einer zweiten Leistungsversorgungsschiene gekoppelt sind, wobei der erste Inverter dazu dient, ein erstes Taktsignal zu empfangen, wobei der zweite Inverter dazu dient, ein zweites Taktsignal zu empfangen, der ein Inverses des ersten Taktsignals ist, wobei das erste und das zweite Taktsignal dazu dienen, zwischen Spannungen der ersten und der zweiten Leistungsversorgungsschiene umzuschalten; und einen Kondensator, der mit der ersten und der zweiten Leistungsversorgungsschiene gekoppelt ist; eine Empfängerschaltungsanordnung, die mit einer letzten Schaltungsanordnung der Kette gekoppelt ist, wobei die Empfängerschaltungsanordnung Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind; und einen Kondensator, der mit der zweiten Leistungsversorgung der letzten Schaltungsanordnung der Kette und Masse gekoppelt ist; und einen Pegelumsetzer, der mit der Kette gekoppelt ist, wobei der Pegelumsetzer dazu dient, ein Eingangstaktsignal zu empfangen und das erste und das zweite Taktsignal aus dem Eingangstaktsignal zu erzeugen.
  2. Einrichtung nach Anspruch 1, wobei ein Ausgang des ersten Inverters und ein Ausgang des zweiten Inverters jeder Schaltungsanordnung der Kette mit einem ersten Kondensator bzw. einem zweiten Kondensator gekoppelt ist.
  3. Einrichtung nach Anspruch 2, wobei ein Ausgang des ersten Inverters und ein Ausgang des zweiten Inverters der Empfängerschaltungsanordnung mit dem ersten und dem zweiten Kondensator jeder Schaltungsanordnung der Kette gekoppelt sind.
  4. Einrichtung nach Anspruch 1, wobei der erste Inverter der Empfängerschaltungsanordnung dazu dient, ein drittes Taktsignal zu empfangen, wobei der zweite Inverter des Empfängers dazu dient, ein viertes Taktsignal zu empfangen, das invers zu dem dritten Taktsignal ist, und wobei das dritte und das vierte Taktsignal dazu dienen, zwischen Spannungen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse umzuschalten.
  5. Einrichtung nach Anspruch 4, wobei die Phasen des dritten und des vierten Taktsignals relativ zu den Phasen des ersten und des zweiten Taktsignals anpassbar sind.
  6. Einrichtung nach Anspruch 5, die eine Steuerung zum Steuern der Phasen des dritten und des vierten Taktsignals umfasst, um eine Ausgangsleistungsversorgung zu regeln.
  7. Einrichtung nach einem der Ansprüche 1 bis 6, wobei der Kondensator jeder Schaltungsanordnung der Kette off-Die positioniert ist und wobei der Kondensator der Empfängerschaltungsanordnung off-Die positioniert ist.
  8. Einrichtung, die Folgendes umfasst: eine Kette von wenigstens vier Schaltungsanordnungen, die in Reihe gekoppelt sind, wobei jede Schaltungsanordnung der Kette Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen einer ersten Leistungsversorgungsschiene und einer zweiten Leistungsversorgungsschiene gekoppelt sind, wobei der erste Inverter dazu dient, ein erstes Taktsignal zu empfangen, wobei der zweite Inverter dazu dient, ein zweites Taktsignal zu empfangen, der ein Inverses des ersten Taktsignals ist, und wobei das erste und das zweite Taktsignal dazu dienen, zwischen Spannungen der ersten und der zweiten Leistungsversorgungsschiene umzuschalten; und einen Kondensator, der mit der ersten und der zweiten Leistungsversorgungsschiene gekoppelt ist; einen ersten Satz von Invertern, die zwischen der zweiten Leistungsversorgungsschiene einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind, wobei jeder Inverter des ersten Satzes von Invertern über einen ersten Kondensator mit einem entsprechenden ersten Inverter einer Schaltungsanordnung der Kette gekoppelt ist; und einen zweiten Satz von Invertern, die zwischen der zweiten Leistungsversorgungsschiene einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind, wobei jeder Inverter des zweiten Satzes von Invertern über einen zweiten Kondensator mit dem zweiten Inverter einer entsprechenden Schaltungsanordnung der Kette gekoppelt ist.
  9. Einrichtung nach Anspruch 8, wobei jeder Inverter des ersten Satzes dazu dient, ein drittes Taktsignal zu empfangen, wobei jeder Inverter des zweiten Satzes dazu dient, ein viertes Taktsignal zu empfangen, das ein Inverses des dritten Taktsignals ist, wobei das dritte und das vierte Taktsignal dazu dienen, zwischen den Spannungen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse umzuschalten.
  10. Einrichtung nach Anspruch 9, wobei die Phasen des dritten und des vierten Taktsignals relativ zu den Phasen des ersten und des zweiten Taktsignals anpassbar sind.
  11. Einrichtung nach Anspruch 10, die eine Steuerung zum Steuern der Phasen des dritten und des vierten Taktsignals umfasst, um eine Ausgangsleistungsversorgung zu regeln.
  12. Einrichtung nach einem der Ansprüche 8 bis 11, die einen Pegelumsetzer umfasst, der mit der Kette gekoppelt ist, wobei der Pegelumsetzer dazu dient, ein Eingangstaktsignal zu empfangen und das erste und das zweite Taktsignal aus dem Eingangstaktsignal zu erzeugen.
  13. System, das Folgendes umfasst: eine Batterie oder eine Leistungsversorgung; einen Spannungsregler, der eine Einrichtung nach einem der Ansprüche 1 bis 7 umfasst; einen Prozessor, der mit einem Ausgang des Spannungsreglers gekoppelt ist, wobei der Spannungsregler dazu dient, dem Prozessor eine geregelte Eingangsleistungsversorgung bereitzustellen; und einen Speicher, der mit dem Prozessor gekoppelt ist.
  14. System, das Folgendes umfasst: eine Batterie oder eine Leistungsversorgung; einen Spannungsregler, der eine Einrichtung nach einem der Ansprüche 8 bis 12 umfasst; einen Prozessor, der mit einem Ausgang des Spannungsreglers gekoppelt ist, wobei der Spannungsregler dazu dient, dem Prozessor eine geregelte Eingangsleistungsversorgung bereitzustellen; und einen Speicher, der mit dem Prozessor gekoppelt ist.
  15. Einrichtung, die Folgendes umfasst: eine erste Kette von p-Typ- und n-Typ-Vorrichtungen, die in Reihe gekoppelt sind, wobei die erste Kette vier p-Typ- und vier n-Typ-Vorrichtungen umfasst, wobei eine erste p-Typ-Vorrichtung der ersten Kette mit einer ersten Leistungsversorgungsschiene gekoppelt ist und wobei eine letzte n-Typ-Vorrichtung der ersten Kette mit einer zweiten Leistungsversorgungsschiene gekoppelt ist; eine zweite Kette von p-Typ- und n-Typ-Vorrichtungen, die in Reihe gekoppelt sind, wobei die zweite Kette vier p-Typ- und vier n-Typ-Vorrichtungen umfasst, wobei eine erste p-Typ-Vorrichtung der zweiten Kette mit der ersten Leistungsversorgungsschiene gekoppelt ist und wobei eine letzte n-Typ-Vorrichtung der zweiten Kette mit der zweiten Leistungsversorgungsschiene gekoppelt ist; und einen Empfänger, der mit der zweiten Leistungsversorgungsschiene und Masse gekoppelt ist, wobei der Empfänger Folgendes umfasst: einen ersten Inverter, der mit der letzten n-Typ-Vorrichtung der ersten Kette gekoppelt ist; und einen zweiten Inverter, der mit der letzten n-Typ-Vorrichtung der zweiten Kette gekoppelt ist.
  16. Einrichtung nach Anspruch 15, wobei die erste Kette Folgendes umfasst: einen ersten Inverter, der die erste p-Typ-Vorrichtung und eine erste n-Typ-Vorrichtung, die mit der ersten p-Typ-Vorrichtung in Reihe gekoppelt ist, umfasst; und einen zweiten Inverter, der die zweite p-Typ-Vorrichtung und eine zweite n-Typ-Vorrichtung umfasst, die in Reihe mit der zweiten p-Typ-Vorrichtung gekoppelt ist, wobei die erste n-Typ-Vorrichtung der ersten Kette mit der zweiten p-Typ-Vorrichtung der zweiten Kette an einer dritten Leistungsversorgungsschiene gekoppelt ist.
  17. System, das Folgendes umfasst: eine Batterie oder eine Leistungsversorgung; einen Spannungsregler, der eine Einrichtung nach einem der Ansprüche 15 bis 16 umfasst; einen Prozessor, der mit einem Ausgang des Spannungsreglers gekoppelt ist, wobei der Spannungsregler dazu dient, dem Prozessor eine geregelte Eingangsleistungsversorgung bereitzustellen; und einen Speicher, der mit dem Prozessor gekoppelt ist.
  18. Verfahren, das Folgendes umfasst: eine Kette von wenigstens vier Schaltungsanordnungen in Reihe zu koppeln, wobei jede Schaltungsanordnung der Kette Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen einer ersten Leistungsversorgungsschiene und einer zweiten Leistungsversorgungsschiene gekoppelt sind, wobei der erste Inverter dazu dient, ein erstes Taktsignal zu empfangen, wobei der zweite Inverter dazu dient, ein zweites Taktsignal zu empfangen, der ein Inverses des ersten Taktsignals ist, wobei das erste und das zweite Taktsignal dazu dienen, zwischen Spannungen der ersten und der zweiten Leistungsversorgungsschiene umzuschalten; und einen Kondensator, der mit der ersten und der zweiten Leistungsversorgungsschiene gekoppelt ist; eine Empfängerschaltungsanordnung mit einer letzten Schaltungsanordnung der Kette zu koppeln, wobei die Empfängerschaltungsanordnung Folgendes umfasst: einen ersten und einen zweiten Inverter, die parallel zwischen der zweiten Leistungsversorgung einer letzten Schaltungsanordnung der Kette und Masse gekoppelt sind; und einen Kondensator, der mit der zweiten Leistungsversorgung der letzten Schaltungsanordnung der Kette und Masse gekoppelt ist; und einen Pegelumsetzer mit der Kette zu koppeln; ein Eingangstaktsignal durch den Pegelumsetzer zu empfangen; und das erste und das zweite Taktsignal aus dem Eingangstaktsignal zu erzeugen.
  19. Verfahren nach Anspruch 18, das umfasst, einen Ausgang des ersten Inverters und einen Ausgang des zweiten Inverters jeder Schaltungsanordnung der Kette mit einem ersten Kondensator bzw. einem zweiten Kondensator zu koppeln.
  20. Verfahren nach Anspruch 19, das umfasst, einen Ausgang des ersten Inverters und einen Ausgang des zweiten Inverters der Empfängerschaltungsanordnung mit dem ersten und dem zweiten Kondensator jeder Schaltungsanordnung der Kette zu koppeln.
DE112020001948.9T 2019-06-13 2020-05-13 Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite Pending DE112020001948T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/440,901 US11271475B2 (en) 2019-06-13 2019-06-13 On-package high-bandwidth resonant switched capacitor voltage regulator
US16/440,901 2019-06-13
PCT/US2020/032729 WO2020251717A1 (en) 2019-06-13 2020-05-13 On-package high-bandwidth resonant switched capacitor voltage regulator

Publications (1)

Publication Number Publication Date
DE112020001948T5 true DE112020001948T5 (de) 2022-01-13

Family

ID=73745233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020001948.9T Pending DE112020001948T5 (de) 2019-06-13 2020-05-13 Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite

Country Status (6)

Country Link
US (1) US11271475B2 (de)
JP (1) JP2022536583A (de)
KR (1) KR20220019668A (de)
CN (1) CN113767561A (de)
DE (1) DE112020001948T5 (de)
WO (1) WO2020251717A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442484B2 (en) 2019-01-04 2022-09-13 Silergy Semiconductor Technology (Hangzhou) Ltd Voltage regulator
CN109782839B (zh) * 2019-01-04 2020-07-07 南京矽力微电子技术有限公司 电压调节器
CN115882567A (zh) * 2023-01-05 2023-03-31 昂宝电子（上海）有限公司 用于usb快充充电器的快充控制芯片
CN116014848A (zh) * 2023-01-05 2023-04-25 昂宝电子（上海）有限公司 用于usb快充充电器的快充控制芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760010B2 (en) 2007-10-30 2010-07-20 International Business Machines Corporation Switched-capacitor charge pumps
US9634577B2 (en) 2008-11-11 2017-04-25 Massachusetts Institute Of Technology Inverter/power amplifier with capacitive energy transfer and related techniques
US8289074B2 (en) 2010-03-22 2012-10-16 Qualcomm Incorporated Discrete time operational transconductance amplifier for switched capacitor circuits
EP2705597B1 (de) * 2011-05-05 2018-08-15 Arctic Sand Technologies Inc. Dc-dc-wandler mit modularen stufen
US10381924B2 (en) * 2011-05-05 2019-08-13 Psemi Corporation Power converters with modular stages
US8724353B1 (en) 2013-03-15 2014-05-13 Arctic Sand Technologies, Inc. Efficient gate drivers for switched capacitor converters
US9806604B2 (en) * 2013-09-19 2017-10-31 Philips Lighting Holding B.V. Compact power conversion device with continuous output regulation range
KR101697855B1 (ko) 2015-03-30 2017-01-19 숭실대학교산학협력단 H-브리지 멀티 레벨 인버터
US10333477B2 (en) * 2016-09-08 2019-06-25 The Regents Of The University Of California Switched capacitor house of cards power amplifier

Also Published As

Publication number Publication date
KR20220019668A (ko) 2022-02-17
WO2020251717A1 (en) 2020-12-17
JP2022536583A (ja) 2022-08-18
US11271475B2 (en) 2022-03-08
US20200395845A1 (en) 2020-12-17
CN113767561A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
DE112020001948T5 (de) Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
DE112019002883T5 (de) Vorrichtung und verfahren für proaktives leistungsmanagement
DE102013114097B4 (de) Vorgelagerte Schaltregler-Steuereinheit zum vorübergehenden Speichern von Strom
DE112019002524T5 (de) Drosseln von komponenten über prioritätenreihenfolgen
DE102020134347A1 (de) Leistungsfeldeffekttransistor-topologie und bootstrapschaltung für invertierenden buck-boost-gs-gs-wandler
DE112015000530B4 (de) Master-Slave-Digitalspannungsregler
DE112013007290T5 (de) Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler
DE112020003722T5 (de) Digital-linearer hybrid-schaltkondensator-spannungsregler
DE102020131640A1 (de) Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen
DE102021119677A1 (de) Low power hybrid reverse-bandlückenreferenz und -digitaltemperatursensor
DE102018214578B4 (de) Dc-dc-wandler mit einer dynamisch angepassten lastkennlinie
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE112019002319T5 (de) Niederleistungstakt-gate-schaltung
DE102020131690A1 (de) Energieverwaltung für usb-typ-c-subsysteme
DE112016004479T5 (de) Mehrphasen-abwärtswandler mit fehlerrückkopplung individueller phasenausgangsspannungen mit transkonduktanzverstärker
DE112019000265T5 (de) Zuverlässiger digitaler regler mit niedriger abfallspannung
DE102021119090A1 (de) Einrichtung und verfahren für energieeffiziente kernspannungsauswahl
DE102021134615A1 (de) Vorrichtung und verfahren für kontextbasiertes aufladen von batterien
DE102021132804A1 (de) Ospm-richtlinienverfahren und -einrichtung zur dynamischen usb-c-modusauswahl
DE102021121216A1 (de) Einrichtung und Verfahren zum Steuern eines Prozessorspitzensttroms
DE102021119048A1 (de) Einrichtung und verfahren für eine einheitliche halte- und reaktivierungsklemme
DE102021130628A1 (de) Sicherheitsverriegelungseinrichtung und verfahren für geistiges eigentum
DE102020134682A1 (de) Niederleistungsvorrichtung und verfahren zur vervielfachung der frequenz eines takts
DE112018004116T5 (de) Adaptive taktung mit geringer latenz