DE112018008195T5 - Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben - Google Patents

Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE112018008195T5
DE112018008195T5 DE112018008195.8T DE112018008195T DE112018008195T5 DE 112018008195 T5 DE112018008195 T5 DE 112018008195T5 DE 112018008195 T DE112018008195 T DE 112018008195T DE 112018008195 T5 DE112018008195 T5 DE 112018008195T5
Authority
DE
Germany
Prior art keywords
area
region
conductivity type
trench
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018008195.8T
Other languages
English (en)
Inventor
Rina Tanaka
Katsutoshi Sugawara
Yutaka Fukui
Hideyuki HATTA
Yusuke Miyata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018008195T5 publication Critical patent/DE112018008195T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Drift-Schicht (2) besteht aus Siliciumcarbid und weist einen ersten Leitfähigkeitstyp auf. Zumindest ein Graben (6) weist eine erste seitliche Oberfläche (SD1), die einem Schottky-Barrieren-Diodenbereich (RD) gegenüberliegt, sowie eine zweite seitliche Oberfläche (SD2) auf, die sich in einem Transistorbereich (RT) erstreckt und sich in Kontakt mit einem Source-Bereich (3), einem Körperbereich (5) und der Drift-Schicht (2) befindet. Ein erster Schutzbereich (51) ist unter dem zumindest einen Graben (6) angeordnet, weist einen zweiten Leitfähigkeitstyp auf und weist eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps auf als der Körperbereich (5). Ein zweiter Schutzbereich (52) erstreckt sich von dem ersten Schutzbereich (51) aus, reicht bis zu zumindest einer/einem von der ersten seitlichen Oberfläche (SD1) und einem Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2), der mit der ersten seitlichen Oberfläche (SD1) zusammenhängend ist, weist einen obersten Bereich auf, der sich höher als ein unterster Bereich des Körperbereichs (5) befindet, und weist eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps auf als der Körperbereich (5).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit sowie auf ein Verfahren zur Herstellung derselben, insbesondere auf eine Siliciumcarbid-Halbleitereinheit mit einem Graben-Gate sowie auf ein Verfahren zur Herstellung derselben.
  • STAND DER TECHNIK
  • Eine bekannte Leistungshalbleitereinheit weist eine Konfiguration auf, bei der eine Schottky-Barrieren-Diode (SBD) als eine unipolare Freilaufdiode in einem unipolaren Halbleiterschaltelement angeordnet ist, wie beispielsweise einem Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET). Insbesondere ist eine Schottky-Elektrode an einer Oberfläche eines vorgegebenen Bereichs in einem Chip angeordnet, so dass der vorgegebene Bereich als die SBD betrieben wird. Dadurch wird eine Kostenreduktion im Vergleich zu einem Fall erreicht, in dem ein als eine Diode fungierender Bereich extern an einem MOSFET-Chip angebracht ist.
  • Insbesondere dann, wenn Siliciumcarbid (SiC) als ein Basismaterial für den MOSFET verwendet wird, erzielt ein Anordnen der unipolaren Schottky-Barrieren-Diode in dem MOSFET einen Vorteil in Bezug auf das Unterbinden eines bipolaren Betriebs durch eine parasitäre pn-Diode, die zu dem MOSFET gehört. Der Grund dafür ist, dass eine aus dem bipolaren Betrieb resultierende Ladungsträger-Rekombinationsenergie in der Siliciumcarbid-Halbleitereinheit eine Ausbreitung von Kristalldefekten hervorruft, so dass dadurch ein Risiko in Bezug auf eine Beeinträchtigung der Zuverlässigkeit eines Elements verursacht wird.
  • Anders als ein planarer MOSFET, das heißt, anders als ein MOSFET mit einer Gate-Elektrode, die auf einer planaren Oberfläche ausgebildet ist, weist ein MOSFET mit einer Gate-Elektrode, die in einem Graben ausgebildet ist, das heißt, ein MOSFET mit Graben-Gate, einen Kanal auf, der an einer seitlichen Oberfläche des Grabens ausgebildet ist. Dadurch wird eine Kanalbreitendichte erhöht, so dass eine Reduktion des EIN-Widerstands (des Widerstands in einem EIN-Zustand) ermöglicht wird. Andererseits entsteht ein Risiko in Bezug auf die Konzentration eines elektrischen Felds am Boden des Grabens in einem AUS-Zustand.
  • Dieses Risiko wird insbesondere dann gravierend, wenn eine Drift-Schicht des MOSFET aus SiC besteht. Der Grund dafür ist, dass es die hohe Festigkeit gegenüber einem Isolationsdurchschlag von SiC wahrscheinlich macht, was durch die Konzentration eines elektrischen Felds am Boden des Grabens ein Durchschlag einer Gate-Isolierschicht verursacht wird, bevor ein Lawinendurchbruch in der Drift-Schicht auftritt.
  • Die Konzentration eines elektrischen Felds am Boden des Grabens wird durch ein gängiges Verfahren abgeschwächt, bei dem ein Schutzbereich mit einem Leitfähigkeitstyp, der sich von jenem der Drift-Schicht unterscheidet, unter dem Graben angeordnet wird. Eine Halbleitereinheit vom Typ mit einem Graben weist eine Mehrzahl von Gräben auf, die im Allgemeinen mit einem vorgegebenen Abstand in einer Anordnungsrichtung orthogonal zu einer Richtung angeordnet sind, in der sich jeder der Gräben erstreckt. Jeder Schutzbereich wirkt nicht nur dahingehend, ein elektrisches Feld in einem Graben direkt über diesem Schutzbereich zu relaxieren, sondern kann auch dahingehend wirken, ein elektrisches Feld in einem Graben benachbart zu dem Graben direkt über diesem Schutzbereich zu relaxieren.
  • Demzufolge kann der Effekt der Relaxation eines elektrischen Felds unter Verwendung des Schutzbereichs bei Vergrößerung des vorstehenden Abstands (das heißt, des Abstands von Graben zu Graben) geringer werden. Aus diesem Grund ist im Hinblick auf den Effekt der Relaxation eines elektrischen Felds unter Verwendung des Schutzbereichs gewünscht, dass der Abstand von Graben zu Graben nicht übermäßig vergrößert wird.
  • Wenn zwischen den Gräben, die in der vorstehenden Anordnungsrichtung benachbart zueinander sind, eine Schottky-Barrieren-Diode eingesetzt ist, so existiert für die Abmessung des Schottky-Barrieren-Diodenbereichs in der Anordnungsrichtung eine Beschränkung, um eine übermäßige Vergrößerung des Abstands von Graben zu Graben zu verhindern. Dadurch entsteht eine Schwierigkeit in Bezug auf die Sicherstellung einer ausreichenden Fläche für den Schottky-Barrieren-Diodenbereich, so dass die Erzielung eines hohen Schottky-Strom erschwert wird.
  • Im Hinblick darauf kann der Schottky-Barrieren-Diodenbereich anstelle einer derartigen Anordnung benachbart zu einem Endbereich eines Grabens in einer Richtung angeordnet werden, in der sich der Graben erstreckt. Durch diese Anordnung wird das Problem einer übermäßigen Vergrößerung des Abstands von Graben zu Graben in der Anordnungsrichtung vermieden. Eine derartige Anordnung ist zum Beispiel in der Japanischen Patentanmeldungsoffenlegungsschrift 2003-229 570 offenbart (Patentdokument 1).
  • DOKUMENT ZUM STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungsoffenlegungsschrift JP 2003-229 570 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Wenn eine Anordnung, wie beispielsweise die vorstehend beschriebene, verwendet wird, ist es jedoch wahrscheinlich, dass die Konzentration eines elektrischen Felds an einem Endbereich eines Grabens in einer Ausdehnungsrichtung desselben zu einem Problem wird, das gelöst werden muss. Es ist wahrscheinlich, dass die Konzentration eines elektrischen Felds an dem Endbereich des Grabens auftritt, insbesondere an einer Grenze zwischen einer seitlichen Oberfläche des Grabens und dem Boden des Grabens, das heißt, an einer Ecke des Grabens. Eine derartige Konzentration eines elektrischen Felds verursacht ein Risiko in Bezug auf einen Durchschlag einer Gate-Isolierschicht an dem Endbereich des Grabens.
  • Um zu bewirken, dass eine Stromverteilung und eine Verteilung des elektrischen Felds innerhalb eines Chips so gleichmäßig wie möglich sind, sollte der Schottky-Barrieren-Diodenbereich nicht ungleichmäßig nur an der äußeren Peripherie des Chips angeordnet sein, sondern es ist erforderlich, dass er auch in einem Transistorbereich eingefügt ist. Gibt es eine derartige Anforderung, so wurde bisher die Entwicklung eines Verfahrens zur Verhinderung eines Durchschlags der Gate-Isolierschicht bei Sicherstellung einer ausreichenden Fläche für den Schottky-Barrieren-Diodenbereich nicht angemessen in Betracht gezogen.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehende Problem zu lösen, und es ihre Aufgabe, eine Siliciumcarbid-Halbleitereinheit anzugeben, die einen ausreichenden Schottky-Barrieren-Diodenbereich aufweist und bei der die Zuverlässigkeit einer Gate-Isolierschicht verbessert werden kann.
  • Mittel zum Lösen des Problems
  • Eine Siliciumcarbid-Halbleitereinheit der vorliegenden Erfindung weist einen Transistorbereich auf, in dem ein Schottky-Barrieren-Diodenbereich in zumindest einer Richtung eingefügt ist, die in einer Richtung in der Ebene enthalten ist. Die Siliciumcarbid-Halbleitereinheit weist Folgendes auf: eine Halbleiterschicht, eine Gate-Elektrode, eine Gate-Isolierschicht sowie eine Schottky-Elektrode. Die Halbleiterschicht weist Folgendes auf: eine Drift-Schicht, einen Körperbereich, einen Source-Bereich, zumindest einen Graben, einen ersten Schutzbereich sowie einen zweiten Schutzbereich.
  • Die Drift-Schicht erstreckt sich über den Transistorbereich und den Schottky-Barrieren-Diodenbereich hinweg, reicht bis zu einer Oberfläche der Halbleiter schicht in dem Schottky-Barrieren-Diodenbereich, besteht aus Siliciumcarbid und weist einen ersten Leitfähigkeitstyp auf. Der Körperbereich ist auf der Drift-Schicht in dem Transistorbereich angeordnet und weist einen zweiten Leitfähig keitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  • Der Source-Bereich ist auf dem Körperbereich angeordnet und weist den ersten Leitfähigkeitstyp auf. Der zumindest eine Graben weist eine erste seitliche Oberfläche, die dem Schottky-Barrieren-Diodenbereich gegenüberliegt, und eine zweite seitliche Oberfläche auf, die sich in dem Transistorbereich erstreckt und sich in Kontakt mit dem Source-Bereich, dem Körperbereich und der Drift-Schicht befindet. Der erste Schutzbereich ist unter dem zumindest einen Graben angeordnet, weist den zweiten Leitfähigkeitstyp auf und weist eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps auf als der Körperbereich.
  • Der zweite Schutzbereich erstreckt sich von dem ersten Schutzbereich aus, reicht bis zumindest einer/einem von der ersten seitlichen Oberfläche und einem End bereich der zweiten seitlichen Oberfläche, die mit der ersten seitlichen Oberfläche zusammenhängend ist, weist einen obersten Bereich auf, der sich höher als ein unterster Bereich des Körperbereichs befindet, weist den zweiten Leitfähigkeitstyp auf und weist eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps auf als der Körperbereich.
  • Die Gate-Elektrode ist in dem zumindest einen Graben angeordnet. Die Gate-Isolierschicht trennt die Halbleiterschicht und die Gate-Elektrode in dem zumindest einen Graben voneinander. Die Schottky-Elektrode befindet sich in dem Schottky-Barrieren-Diodenbereich in Kontakt mit der Halbleiterschicht.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung schützt ein Relaxationsbereich für ein elektrisches Feld, der durch den ersten Schutzbereich und den zweiten Schutz bereich gebildet wird, ein unteres Ende des Grabens und die Umgebung des unteren Endes des Grabens an einem Grabenendbereich benachbart zu der Schottky-Elektrode. Dadurch wird das Auftreten eines Isolationsdurchschlags der Gate-Isolierschicht an dem unteren Ende des Grabens und in der Umgebung des unteren Endes des Grabens reduziert, der durch die Konzentration eines elektrischen Felds verursacht wird. Im Ergebnis wird eine Erhöhung der Zuverlässigkeit der Gate-Isolierschicht ermöglicht.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine perspektivische Querschnittsansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt, wobei die Darstellung eines Teils der Konfiguration weggelassen ist;
    • 2 eine schematische Querschnittsteilansicht entlang einer Linie II-II in 1;
    • 3 eine schematische Querschnittsteilansicht entlang einer Linie III-III in 1;
    • 4 eine Querschnittsteilansicht entlang einer Linie IV-IV in 5, die einen ersten Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie II-II (1) entspricht;
    • 5 eine Querschnittsteilansicht, die den ersten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht;
    • 6 eine Querschnittsteilansicht entlang der Linie IV-IV in 5, die einen zweiten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie II-II (1) entspricht;
    • 7 eine Querschnittsteilansicht, die den zweiten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht.
    • 8 eine Querschnittsteilansicht entlang der Linie IV-IV in 5, die einen dritten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie II-II (1) entspricht;
    • 9 eine Querschnittsteilansicht, die den dritten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht;
    • 10 eine Querschnittsteilansicht entlang der Linie IV-IV in 5, die einen vierten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie II-II (1) entspricht;
    • 11 eine Querschnittsteilansicht, die den vierten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht;
    • 12 eine Querschnittsteilansicht, die einen Schritt einer Modifikation des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht;
    • 13 eine perspektivische Querschnittsansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einem Vergleichsbeispiel aus einem Blickwinkel zeigt, der 3 entspricht;
    • 14 ein Verteilungsdiagramm, das ein Simulationsergebnis in Bezug auf die Intensitätsverteilung eines elektrischen Felds in einem AUS-Zustand hinsichtlich der Siliciumcarbid-Halbleitereinheit gemäß dem Vergleichsbeispiel zeigt;
    • 15 ein Diagramm, das ein Simulationsergebnis in Bezug auf die Intensitätsverteilung eines elektrischen Felds in einem AUS-Zustand gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 16 eine Teilansicht von oben, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt, wobei die Darstellung eines Teils der Konfiguration weggelassen ist;
    • 17 eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 3 entspricht;
    • 18 eine graphische Darstellung, die ein Simulationsergebnis in Bezug auf eine Potentialverteilung an einem pn-Übergang und in dessen Umgebung zeigt, der durch einen ersten Schutzbereich gemäß jeweils der ersten Ausführungsform und der zweiten Ausführungsform der vorliegenden Erfindung gebildet wird;
    • 19 eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 17 entspricht;
    • 20 eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer vierten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 17 entspricht;
    • 21 eine Querschnittsteilansicht, die einen Schritt einer Modifikation eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der vierten Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht;
    • 22 eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer fünften Ausführungsform der vorliegenden Erfindung schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 17 entspricht; und
    • 23 eine perspektivische Querschnittsansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer sechsten Ausführungsform der vorliegenden Erfindung schematisch zeigt, wobei die Darstellung eines Teils der Konfiguration weggelassen ist.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN)
  • Im Folgenden werden Ausführungsform der vorliegenden Erfindung auf der Basis der Zeichnungen beschrieben. In den Zeichnungen, auf die nachstehend Bezug genommen wird, sind entsprechende oder vergleichbare Bereiche mit den gleichen Bezugszeichen versehen. Derartige Bereiche werden nicht wiederholt beschrieben. In einigen der Zeichnungen ist der Zweckmäßigkeit der Beschreibung halber ein xyz-Koordinatensystem als ein orthogonales Koordinatensystem gezeigt. In der vorliegenden Beschreibung ist mit einer „Störstellenkonzentration“ in einem jeweiligen Bereich (oder einer jeweiligen Schicht) ein Maximum einer Störstellenkonzentration in diesem Bereich (oder in dieser Schicht) gemeint.
  • Erste Ausführungsform
  • Konfiguration
  • 1 ist eine perspektivische Querschnittsansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit gemäß einer ersten Ausführungsform schematisch zeigt, wobei die Darstellung eines Teils der Konfiguration weggelassen ist. 2 ist eine schematische Querschnittsteilansicht entlang einer Linie II-II in 1. 3 ist eine schematische Querschnittsteilansicht entlang einer Linie III-III in 1. Eine Siliciumcarbid-Halbleitereinheit 91 weist einen Transistorbereich RT auf, in dem ein Schottky-Barrieren-Diodenbereich RD in der y-Richtung (zumindest in einer Richtung) eingefügt ist, die in einer Richtung in der xy-Ebene enthalten ist.
  • Die Siliciumcarbid-Halbleitereinheit 91 weist Folgendes auf: ein Substrat 1, eine Halbleiterschicht SL, eine Gate-Elektrode 8, eine Gate-Isolierschicht 7, eine Schottky-Elektrode 10, eine Source-Elektrode 9, eine Drain-Elektrode 11 sowie eine Zwischenisolierschicht 12. Bei dem Substrat 1 handelt es sich um ein SiC-Substrat, das einen n-Typ (einen ersten Leitfähigkeitstyp) aufweist. Die Halbleiterschicht SL ist auf der oberen Oberfläche des Substrats 1 angeordnet.
  • Die Halbleiterschicht SL kann in ihrer Gesamtheit aus SiC bestehen. Die Halbleiterschicht SL weist Folgendes auf: eine Drift-Schicht 2, einen Körperbereich 5, einen Source-Bereich 3, einen Körperkontaktbereich 4, eine Mehrzahl von Gräben 6 (zumindest einen Graben), einen ersten Schutzbereich 51, einen zweiten Schutzbereich 52 sowie einen dritten Schutzbereich 53A.
  • Die Drift-Schicht 2 erstreckt sich über den Transistorbereich RT und den Schottky-Barrieren-Diodenbereich RD hinweg und reicht in dem Schottky-Barrieren-Diodenbereich RD bis zu einer Oberfläche der Halbleiterschicht SL. Die Drift-Schicht 2 besteht aus SiC und weist einen n-Typ auf. Die Drift-Schicht 2 weist eine geringere Konzentration von Störstellen des n-Typs auf (Donator-Konzentration) als das Substrat 1.
  • Der Körperbereich 5 ist in dem Transistorbereich RT auf der Drift-Schicht 2 angeordnet und weist einen p-Typ auf (einen zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet). Der Source-Bereich 3 ist auf dem Körperbereich 5 angeordnet und weist den n-Typ auf. Der Körperkontaktbereich 4 ist mit dem Körperbereich 5 zusammenhängend und reicht bis zu der Oberfläche der Halbleiterschicht SL. Der Körperkontaktbereich 4 weist den p-Typ auf und ist zur Reduzierung des Kontaktwiderstands zu der Source-Elektrode 9 mit einer geringeren Konzentration von Störstellen des p-Typs vorgegeben (Akzeptor-Konzentration) als der Körperbereich 5.
  • Der Graben 6 ist an der oberen Oberfläche der Halbleiterschicht SL ausgebildet. Der Graben 6 weist eine erste seitliche Oberfläche SD1 und eine zweite seitliche Oberfläche SD2 auf. Der Graben 6 weist paarweise seitliche Oberflächen auf, die einander gegenüberliegen. Die eine dieser seitlichen Oberflächen ist als zweite seitliche Oberfläche SD2 dargestellt. Die eine und die andere dieser paarweisen seitlichen Oberflächen sind durch die erste seitliche Oberfläche SD1 verbunden.
  • Eine Konfiguration, die durch die eine der paarweisen seitlichen Oberflächen (die zweite seitliche Oberfläche SD2) definiert ist, und eine Konfiguration, die durch die andere seitliche Oberfläche definiert ist, können in einer im Wesentlichen symmetrischen Weise im Wesentlichen gleich zueinander angeordnet sein.
  • Die erste seitliche Oberfläche SD1 liegt dem Schottky-Barrieren-Diodenbereich RD in der y-Richtung gegenüber. Die zweite seitliche Oberfläche SD2 erstreckt sich in der y-Richtung in dem Transistorbereich RT und befindet sich in Kontakt mit dem Source-Bereich 3, dem Körperbereich 5 und der Drift-Schicht 2. Somit erstreckt sich der Graben 6 in dem Transistorbereich RT von einer Oberfläche des Source-Bereichs 3 aus, durchdringt den Körperbereich 5 und reicht bis zu der Drift-Schicht 2. In dem Transistorbereich RT bilden der Source-Bereich 3, der Körperbereich 5 und die Drift-Schicht 2 sowie die Gate-Elektrode 8, die dem Source-Bereich 3, dem Körperbereich 5 und der Drift-Schicht 2 über die Gate-Isolierschicht 7 hinweg gegenüberliegt, eine MOS-Struktur.
  • Der Schottky-Barrieren-Diodenbereich RD ist in einer Richtung, in der sich der Graben 6 erstreckt (der y-Richtung), in dem Graben 6 eingefügt. Mit anderen Worten, es ist der Graben 6 in seiner Ausdehnungsrichtung (der y-Richtung) unterteilt, wie in 1 gezeigt, und der Schottky-Barrieren-Diodenbereich RD ist zwischen den Gräben 6 eingefügt, die durch die Unterteilung definiert sind. Die Gräben 6 sind in der x-Richtung ausgerichtet, so dass dadurch eine Anordnung der Gräben 6 in Streifenform ausgebildet ist. Bei einem Bereich, der sich von dem Schottky-Barrieren-Diodenbereich RD unterscheidet und der den Graben 6 aufweist, handelt es sich um den Transistorbereich RT.
  • Der erste Schutzbereich 51 weist den p-Typ auf und weist eine höhere Konzentration von Störstellen des p-Typs auf als der Körperbereich 5. Der erste Schutzbereich 51 ist unter dem Graben 6 angeordnet. Zumindest ein Teil des ersten Schutzbereichs 51 überlappt im Hinblick auf eine Position in der Richtung in der xy-Ebene mit dem Graben 6. Der erste Schutzbereich 51 ist von dem Substrat 1 getrennt.
  • Der erste Schutzbereich 51 befindet sich bevorzugt in Kontakt mit einem Boden BT des Grabens 6. Der erste Schutzbereich 51 kann weiter in die Drift-Schicht 2 vorstehen als die seitliche Oberfläche des Grabens 6. Als eine Modifikation kann der erste Schutzbereich 51 von dem Graben 6 getrennt sein. Insbesondere können der Boden BT des Grabens 6 und der erste Schutzbereich 51 durch die Drift-Schicht 2 voneinander getrennt sein.
  • Der zweite Schutzbereich 52 erstreckt sich von einer seitlichen Oberfläche des ersten Schutzbereichs 51 aus. Bei der in 3 gezeigten Konfiguration befindet sich der zweite Schutzbereich 52 in Kontakt mit der seitlichen Oberfläche des ersten Schutzbereichs 51, er befindet sich bevorzugt nur in Kontakt mit einem Bereich der seitlichen Oberfläche des ersten Schutzbereichs 51, der von der Unterseite des ersten Schutzbereichs 51 getrennt sein soll.
  • Der zweite Schutzbereich 52 weist einen obersten Bereich auf, der sich höher als ein unterster Bereich des Körperbereichs 5 befindet (2). Bei dem in 3 dargestellten Beispiel reicht der oberste Bereich des zweiten Schutzbereichs 52 bis zu der Oberfläche der Halbleiterschicht SL. Der zweite Schutzbereich 52 weist den p-Typ auf und weist eine höhere Konzentration von Störstellen des p-Typs auf als der Körperbereich 5.
  • Die zweite seitliche Oberfläche SD2 des Grabens 6 (1) weist einen Endbereich SD2b, der mit der ersten seitlichen Oberfläche SD1 des Grabens 6 zusammenhängend ist, sowie einen Hauptbereich SD2a auf, der durch den Endbereich SD2b von der ersten seitlichen Oberfläche SD1 getrennt ist. Der Hauptbereich SD2a der zweiten seitlichen Oberfläche SD2 weist eine Funktion als ein Graben-Gate eines MOSFET auf. Bei dem Endbereich SD2b der zweiten seitlichen Oberfläche SD2 handelt es sich dagegen um einen Endbereich des Grabens 6 ohne eine Funktion als ein Graben-Gate des MOSFET. Üblicherweise erstreckt sich der Hauptbereich SD2a der zweiten seitlichen Oberfläche SD2 bis zu einer Position, bis zu welcher der Source-Bereich 3 reicht, der sich in Richtung zu dem Schottky-Barrieren-Diodenbereich RD erstreckt.
  • Der Endbereich SD2b erstreckt sich zwischen dem Hauptbereich SD2a und der ersten seitlichen Oberfläche SD1. Der zweite Schutzbereich 52 reicht bis zu zumindest einer/einem von der ersten seitlichen Oberfläche SD1 und dem Endbereich SD2b der zweiten seitlichen Oberfläche SD2, bei der ersten Ausführungsform reicht er sowohl bis zu der ersten seitlichen Oberfläche SD1 als auch bis zu dem Endbereich SD2b.
  • Der dritte Schutzbereich 53A ist zumindest teilweise in dem Schottky-Barrieren-Diodenbereich RD angeordnet. Bei der in 1 gezeigten Konfiguration erstreckt sich der dritte Schutzbereich 53A über den Schottky-Barrieren-Diodenbereich RD und den Transistorbereich RT hinweg. Der dritte Schutzbereich 53A befindet sich in der x-Richtung benachbart zu dem zweiten Schutzbereich 52. Der dritte Schutzbereich 53A ist in einer Richtung (in der x-Richtung gemäß 1), die sich mit der Ausdehnungsrichtung des Grabens (der y-Richtung) kreuzt, zumindest teilweise in dem zweiten Schutzbereich 52 eingefügt. Der dritte Schutzbereich 53A weist einen untersten Bereich an einer Position auf, die sich höher als jene eines untersten Bereichs des zweiten Schutzbereichs 52 befindet.
  • Der dritte Schutzbereich 53A weist den p-Typ auf und weist eine höhere Konzentration von Störstellen des p-Typs auf als der Körperbereich 5. Der dritte Schutzbereich 53A reicht bevorzugt bis zu der Oberfläche der Halbleiterschicht SL. Der dritte Schutzbereich 53A kann weggelassen werden, und bei einem entsprechenden Bereich kann es sich um einen Bereich der Drift-Schicht 2 handeln.
  • Die Gate-Elektrode 8 ist in dem Graben 6 angeordnet. Die Gate-Isolierschicht 7 ist an der inneren Oberfläche des Grabens 6 ausgebildet (an einer Oberfläche, die durch die seitliche Oberfläche und den Boden definiert ist), um die Halbleiterschicht SL und die Gate-Elektrode 8 in dem Graben 6 voneinander zu trennen. Mit anderen Worten ist die Gate-Elektrode 8 in dem Graben 6 über der Gate-Isolierschicht 7 ausgebildet.
  • Ein Bereich der Gate-Isolierschicht 7 an der zweiten seitlichen Oberfläche SD2 des Grabens 6 befindet sich teilweise in Kontakt mit der Drift-Schicht 2. Ein Bereich der Gate-Isolierschicht 7 an der ersten seitlichen Oberfläche SD1 des Grabens 6 kann sich teilweise mit der Drift-Schicht 2 in Kontakt befinden oder nicht in Kontakt befinden. Wie in 2 gezeigt, ist die Gate-Elektrode 8 mit der Zwischenisolierschicht 12 bedeckt.
  • Die Schottky-Elektrode 10 befindet sich in dem Schottky-Barrieren-Diodenbereich RD in Kontakt mit der Halbleiterschicht SL, so dass ein Schottky-Kontakt gebildet wird. Bei der ersten Ausführungsform befindet sich die Schottky-Elektrode 10 in dem Schottky-Barrieren-Diodenbereich RD in Kontakt mit einer Oberfläche der Drift-Schicht 2. Die erste seitliche Oberfläche SD1 des Grabens 6 weist eine Oberseite auf, die in der y-Richtung von der Schottky-Elektrode 10 beabstandet ist und dieser gegenüberliegt.
  • Wie in 3 gezeigt, kann sich die Schottky-Elektrode 10 in Kontakt mit dem zweiten Schutzbereich 52 befinden. In diesem Fall wird ein elektrisches Feld an einem Rand der Schottky-Elektrode 10 relaxiert. Alternativ kann die Schottky-Elektrode 10 von dem zweiten Schutzbereich 52 getrennt sein. Dadurch wird die Sicherstellung eines breiteren Strompfads in einer SBD ermöglicht.
  • Die Source-Elektrode 9 ist auf der Halbleiterschicht SL angeordnet und befindet sich in Kontakt mit dem Source-Bereich 3 und dem Körperkontaktbereich 4. Die Source-Elektrode 9 besteht aus einem Metallsilicid, wie beispielsweise Siliciden von Ni oder Ti, so dass ein ohmscher Kontakt mit dem Source-Bereich 3 und dem Körperkontaktbereich 4 gebildet wird. Die Drain-Elektrode 11 ist an der unteren Oberfläche des Substrats 1 angeordnet. Bei der Drain-Elektrode 11 handelt es sich um eine Metallelektrode, die zum Beispiel aus Ni besteht.
  • Als Nächstes werden exemplarische Störstellenkonzentrationen beschrieben. Die Drift-Schicht 2 weist eine Konzentration von Störstellen des n-Typs von 1,0 × 1014 cm-3 bis 1,0 × 1017 cm-3 auf. Diese Konzentration wird auf der Basis der Durchschlagspannung der Siliciumcarbid-Halbleitereinheit 91 etc. vorgegeben. Der Körperbereich 5 weist eine Konzentration von Störstellen des p-Typs von 1,0 × 1014 cm-3 bis 1,0 × 1018 cm-3 auf.
  • Der Source-Bereich 3 weist eine Konzentration von Störstellen des n-Typs von 1,0 × 1018 cm-3 bis 1,0 × 1021 cm-3 auf. Der Körperkontaktbereich 4 weist eine Konzentration von Störstellen des p-Typs von 1,0 × 1018 cm-3 bis 1,0 × 1021 cm-3 auf. Der erste Schutzbereich 51 und der zweite Schutzbereich 52 weisen jeweils eine Konzentration von Störstellen des p-Typs von 1,0 × 1014 cm-3 bis 1,0 × 1020 cm-3 auf. Es ist nicht erforderlich, dass Konzentrationsprofile dieser Störstellenkonzentrationen gleichmäßig sind.
  • Betrieb
  • Als Nächstes wird der Betrieb der Siliciumcarbid-Halbleitereinheit 91 in einfacher Weise beschrieben. Wenn eine Spannung, die gleich einer Schwellenspannung oder höher als diese ist, an die Gate-Elektrode 8 angelegt wird, bildet sich ein Bereich mit einem umgekehrten Leitfähigkeitstyp, das heißt ein Kanal vom n-Typ, in dem Körperbereich 5 in dem Transistorbereich RT derart, dass er sich entlang der zweiten seitlichen Oberfläche SD2 des Grabens 6 erstreckt. Somit bildet sich ein Strompfad mit einem einzigen Leitfähigkeitstyp von der Source-Elektrode 9 zu der Drain-Elektrode 11.
  • Dadurch bildet sich ein Zustand aus, der das Fließen eines Stroms zwischen diesen Elektroden ermöglicht, das heißt, ein EIN-Zustand des MOSFET. Wenn dagegen eine Spannung, die niedriger als die Schwellenspannung ist, an die Gate-Elektrode 8 angelegt wird, bildet sich in dem Körperbereich 5 kein Kanal aus. In diesem Fall bildet sich ein Strompfad wie beispielsweise jener nicht aus, der sich im EIN-Zustand ausbildet. Dadurch bildet sich ein Zustand aus, und zwar ein AUS-Zustand des MOSFET, in dem es auch bei einem Vorhandensein einer zwischen diesen Elektroden angelegten Spannung im Wesentlichen keinem Strom ermöglicht wird, zwischen der Drain-Elektrode 11 und der Source-Elektrode 9 zu fließen.
  • Das Steuern einer an die Gate-Elektrode 8 anzulegenden Spannung ermöglicht die Ausführung eines Schaltbetriebs zwischen dem EIN-Zustand und dem AUS-Zustand. In Reaktion auf das Anlegen einer Durchlassspannung an die in dem Schottky-Barrieren-Diodenbereich RD angeordnete SBD im AUS-Zustand fließt ein unipolarer Strom zwischen der Schottky-Elektrode 10 und der Drain-Elektrode 11.
  • Herstell ungsverfahren
  • Als Nächstes wird im Folgenden unter Bezugnahme auf die 4 bis 11 ein Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit 91 beschrieben. Die 4, 6, 8 und 10 sind Querschnittsteilansichten, die jeweils einen ersten bis vierten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit 91 gemäß der ersten Ausführungsform schematisch aus einem Blickwinkel zeigen, welcher der Linie II-II (1) entspricht, mit anderen Worten, aus dem Blickwinkel gemäß 2.
  • Die 5, 7, 9 und 11 sind Querschnittsteilansichten, die jeweils den ersten bis vierten Schritt des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit 91 gemäß der ersten Ausführungsform schematisch aus einem Blickwinkel zeigen, welcher der Linie III-III (1) entspricht, mit anderen Worten, aus dem Blickwinkel gemäß 3.
  • Bezugnehmend auf die 4 und 5 wird das Substrat 1 hergestellt, auf dem die aus SiC bestehende Drift-Schicht 2 als Halbleiterschicht SL gebildet wird. Mit anderen Worten, es wird die Drift-Schicht 2 hergestellt, die sich über den Transistorbereich RT und den Schottky-Barrieren-Diodenbereich RD hinweg erstreckt. Die Drift-Schicht 2 kann durch epitaxiales Aufwachsen auf dem Substrat 1 gebildet werden.
  • Bezugnehmend auf die 6 und 7 wird der Körperbereich 5 vom p-Typ in dem Transistorbereich RT auf der Drift-Schicht 2 vom n-Typ gebildet. Ferner werden der Körperkontaktbereich 4 vom p-Typ und der Source-Bereich 3 vom n-Typ auf dem Körperbereich 5 gebildet. Diese Bereiche können mittels Ionenimplantation gebildet werden. Für die Ionenimplantation zur Bildung des Bereichs vom n-Typ werden Donator-Ionen verwendet, wie beispielsweise N(Stickstoff)- oder P(Phosphor)- Ionen.
  • Für die Ionenimplantation zur Bildung des Bereichs vom p-Typ werden Akzeptor-Ionen verwendet, wie beispielsweise Al(Aluminium)- oder Bor(B)-Ionen. Diese Bereiche werden in irgendeiner beliebigen Reihenfolge gebildet. Sämtliche oder einige dieser Bereiche können durch epitaxiales Aufwachsen anstelle der Ionenimplantation gebildet werden.
  • Bezugnehmend auf die 8 und 9 wird eine Maske 32 mit einer Öffnung auf der Halbleiterschicht SL gebildet. Der Graben 6 wird durch reaktives Ionenätzen (RIE) unter Verwendung der Maske 32 gebildet. Der Graben 6 ist in der Ausdehnungsrichtung (der y-Richtung) desselben unterteilt, so dass darin ein Bereich als der Schottky-Barrieren-Diodenbereich RD definiert ist (9).
  • Bezugnehmend auf die 10 und 11 werden Ionen vom p-Typ in den Boden BT des Grabens 6 implantiert, um den ersten Schutzbereich 51 unter dem Graben 6 zu bilden. Bei dem in den Zeichnungen dargestellten Beispiel befindet sich der erste Schutzbereich 51 in Kontakt mit dem Boden BT des Grabens 6. Als eine Modifikation kann der Graben 6 mit einer größeren Tiefe gebildet werden, die der Dicke des ersten Schutzbereichs 51 entspricht, und dann kann der erste Schutzbereich 51 durch epitaxiales Aufwachsen in dem Graben 6 gebildet werden.
  • Der zweite Schutzbereich 52 wird mittels Ionenimplantation gebildet. Dabei werden Ionen bevorzugt mittels einer schrägen Ionenimplantation in die erste seitliche Oberfläche SD1 (siehe 11) und den Endbereich SD2b der zweiten seitlichen Oberfläche SD2 (siehe 1) implantiert. Mittels der Implantation der schrägen Ionenimplantation kann der zweite Schutzbereich 52 gleichzeitig auf der ersten seitlichen Oberfläche SD1 und dem Endbereich SD2b der zweiten seitlichen Oberfläche SD2 gebildet werden.
  • Wie unter erneuter Bezugnahme auf die 2 und 3 ersichtlich, wird die Gate-Isolierschicht 7 auf dem Boden BT, an der ersten seitlichen Oberfläche SD1 und an der zweiten seitlichen Oberfläche SD2 des Grabens 6 gebildet. Die Gate-Elektrode 8 wird so gebildet, dass sie über der Gate-Isolierschicht 7 in dem Graben 6 eingebettet ist. Die Zwischenisolierschicht 12 wird so gebildet, dass sie die Gate-Elektrode 8 bedeckt. Die Schottky-Elektrode 10 wird so gebildet, dass sie sich in dem Schottky-Barrieren-Diodenbereich RD in Kontakt mit der Drift-Schicht 2 befindet.
  • Die Source-Elektrode 9 wird so gebildet, dass sie sich in Kontakt mit der Oberfläche des Source-Bereichs 3 und einer Oberfläche des Körperkontaktbereichs 4 befindet. Die Drain-Elektrode 11 wird an der rückwärtigen Oberfläche des Substrats 1 gebildet. Durch die vorstehend beschriebenen Schritte kann die Siliciumcarbid-Halbleitereinheit 91 gebildet werden.
  • 12 ist eine Querschnittsteilansicht, die einen Schritt einer Modifikation des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit 91 gemäß der ersten Ausführungsform schematisch aus einem Blickwinkel zeigt, welcher der Linie III-III (1) entspricht. In den vorstehenden Schritten wird der erste Schutzbereich 51 nach der Bildung des Grabens 6 gebildet. Alternativ kann der erste Schutzbereich 51 vor der Bildung des Grabens 6 gebildet werden.
  • Insbesondere kann die Drift-Schicht 2, wie in 12 gezeigt, durch epitaxiales Aufwachsen einer Schicht 2a und epitaxiales Aufwachsen einer Schicht 2b abgeschieden werden, und der erste Schutzbereich 51 kann durch Einbetten in der Drift-Schicht 2 zwischen diesen Abscheidungsschritten gebildet werden. In diesem Fall kann es sich bei einem Verfahren zur Bildung des ersten Schutzbereichs 51 entweder um Ionenimplantation oder epitaxiales Aufwachsen handeln.
  • Der zweite Schutzbereich 52 kann in einer ähnlichen Weise durch Implantieren von Ionen vertikal zu der Oberfläche der Halbleiterschicht SL vor der Bildung des Grabens 6 gebildet werden, wobei eine Implantationsmaske mit einer Öffnung verwendet wird, die in der Umgebung eines Bereichs ausgebildet ist, der zu der ersten seitlichen Oberfläche SD1 werden soll. Dann wird der Graben 6 gebildet, wobei die erste seitliche Oberfläche SD1 mit dem zweiten Schutzbereich 52 bedeckt ist.
  • Simulation der Intensität eines elektrischen Felds
  • 13 ist eine perspektivische Querschnittsansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 90 gemäß einem Vergleichsbeispiel aus einem Blickwinkel zeigt, der 3 entspricht. Die Siliciumcarbid-Halbleitereinheit 90 weist eine zweite Schutzschicht 52 (3: erste Ausführungsform) nicht auf. Dadurch wird in einem großen Bereich ein Kontakt zwischen der ersten seitlichen Oberfläche SD1 der Siliciumcarbid-Halbleitereinheit 90 und der Drift-Schicht 2 hergestellt. Demzufolge liegt die auf der ersten seitlichen Oberfläche SD1 ausgebildete Gate-Isolierschicht 7 in einem großen Bereich zu der Drift-Schicht 2 hin frei.
  • 14 ist ein Verteilungsdiagramm, das ein Simulationsergebnis in Bezug auf die Intensitätsverteilung eines elektrischen Felds in einem AUS-Zustand hinsichtlich der Siliciumcarbid-Halbleitereinheit 90 gemäß dem Vergleichsbeispiel (13) zeigt. 15 ist ein Diagramm, das ein Simulationsergebnis in Bezug auf die Intensitätsverteilung eines elektrischen Felds in einem AUS-Zustand gemäß der ersten Ausführungsform (3) zeigt.
  • In jeder dieser Zeichnungen kennzeichnet ein hellerer Bereich einen Bereich mit einer höheren Intensität des elektrischen Felds, und ein dunklerer Bereich kennzeichnet einen Bereich mit einer geringeren Intensität des elektrischen Felds. In jeder der Zeichnungen entspricht ein bedeckter Bereich einer Oberseite in dem Schottky-Barrieren-Diodenbereich RD der linken Hälfte einer Schottky-Grenzschi cht.
  • Der in jeder dieser Zeichnungen gezeigte Transistorbereich RT weist lediglich die erste seitliche Oberfläche SD1 und deren Umgebung auf. Anders als in 14 ist in 15 der zweite Schutzbereich 52 angeordnet. Insbesondere sind die erste seitliche Oberfläche SD1 des Grabens 6 und die Drift-Schicht 2 in dem Schottky-Barrieren-Diodenbereich RD durch den zweiten Schutzbereich 52 voneinander getrennt, wie in 3 (erste Ausführungsform) gezeigt.
  • Aus diesem Grund befindet sich die erste seitliche Oberfläche SD1 nicht in Kontakt mit der Drift-Schicht 2, während sich die erste seitliche Oberfläche SD1 in Kontakt mit dem zweiten Schutzbereich 52 befindet. Mit Ausnahme des Vorhandenseins oder des Fehlens des zweiten Schutzbereichs 52 ist die Simulationsbedingung in den 14 und 15 gleich.
  • Wie aus dem Simulationsergebnis in Bezug auf das Vergleichsbeispiel ersichtlich (14), liegt in Reaktion auf das Anliegen einer Drain-Spannung in einem AUS-Zustand ein hohes elektrisches Feld an einem Bereich der Gate-Isolierschicht 7, die eine Grabenecke (eine Grenze zwischen der ersten seitlichen Oberfläche SD1 und dem Boden BT) bedeckt, und an einer unteren Ecke (einer Grenze zwischen der seitlichen Oberfläche und der Unterseite) des ersten Schutzbereichs 51 an. Die Konzentration des elektrischen Felds wird insbesondere in diesen Bereichen beobachtet. Insbesondere liegt ein elektrisches Feld bis zu 3 MV/cm an die Gate-Isolierschicht 7 an.
  • Wie aus dem Simulationsergebnis in Bezug auf die erste Ausführungsform ersichtlich (15), wird dagegen in Reaktion auf das Anliegen einer Drain-Spannung in einem AUS-Zustand das an der Gate-Isolierschicht 7 anliegende elektrische Feld so reduziert, dass es 0,5 MV/cm als Maximum nicht überschreitet, wobei eine Konzentration eines elektrischen Felds bis zu einem bestimmten Grad beobachtet wird. Dieses Ergebnis zeigt, dass die maximale Intensität des an der Gate-Isolierschicht 7 anliegenden elektrischen Felds durch das Vorhandensein des zweiten Schutzbereichs 52 signifikant reduziert wird.
  • Die vorstehende Simulation wird bei einer Ausdehnung des zweiten Schutzbereichs 52 bis zu der oberen Oberfläche der Halbleiterschicht LS (siehe 3) durchgeführt. Im Hinblick darauf tritt eine Konzentration des elektrischen Felds an der Gate-Isolierschicht 7 am unteren Ende der ersten seitlichen Oberfläche SD 1 und in dessen Umgebung auf. Somit ist es nicht immer erforderlich, dass sich der oberste Bereich des zweiten Schutzbereichs 52 bis zu der oberen Oberfläche der Halbleiterschicht SL erstreckt, sondern es wird in Betracht gezogen, dass ein signifikanter Effekt in Bezug auf eine Relaxation des elektrischen Felds an der Gate-Isolierschicht 7 erzielt wird, solange sich der oberste Bereich des zweiten Schutzbereichs 52 bis zu einer Tiefenposition erstreckt, die sich zumindest höher als der unterste Bereich des Körperbereichs 5 befindet (2).
  • Es wird jedoch in Betracht gezogen, dass der Effekt zuverlässiger erzielt wird, wenn sich der zweite Schutzbereich 52 bis zu der oberen Oberfläche der Halbleiterschicht SL erstreckt. Es wird in Betracht gezogen, dass der Effekt noch zuverlässiger erzielt wird, wenn die erste seitliche Oberfläche SD1 und die Drift-Schicht 2 durch den zweiten Schutzbereich 52 voneinander getrennt sind (wenn sich die erste seitliche Oberfläche SD1 nicht in Kontakt mit der Drift-Schicht 2 befindet).
  • Effekt
  • Gemäß der ersten Ausführungsform erstreckt sich der zweite Schutzbereich 52 der Halbleiterschicht SL (3) von der seitlichen Oberfläche des ersten Schutzbereichs 51 bis zu der ersten seitlichen Oberfläche SD1 des Grabens 6 und weist den obersten Bereich derart auf, dass sich dieser höher als der unterste Bereich des Körperbereichs 5 befindet. Dadurch wird unter Verwendung des ersten Schutzbereichs 51 und des zweiten Schutzbereichs 52 für ein Schützen des unteren Endes der zweiten seitlichen Oberfläche SD2 des Grabens 6 und dessen Umgebung ein Relaxationsbereich für ein elektrisches Feld gebildet.
  • Dadurch wird das Auftreten eines Isolationsdurchschlags der Gate-Isolierschicht 7 am unteren Ende der zweiten seitlichen Oberfläche SD2 des Grabens 6 und dessen Umgebung aufgrund der Konzentration eines elektrischen Felds reduziert. Somit kann die Isolationszuverlässigkeit der Gate-Isolierschicht 7 erhöht werden. Im Ergebnis wird eine Erhöhung der Durchschlagspannung der Siliciumcarbid-Halbleitereinheit 91 möglich.
  • Ein ausreichend hoher Schottky-Strom kann erreicht werden, indem die Breitenabmessung des Schottky-Barrieren-Diodenbereichs RD (die Abmessung desselben in der y-Richtung gemäß 3) bei Bedarf vergrößert wird. In diesem Fall verursacht das Fehlen des zweiten Schutzbereichs 52 (siehe 13) ein Risiko in Bezug auf eine Reduzierung des Effekts einer Relaxation des elektrischen Felds an der Gate-Isolierschicht 7, der durch den ersten Schutzbereich 51 erreicht werden soll; bei der ersten Ausführungsform wird die Gate-Isolierschicht 7 durch den Beitrag des zweiten Schutzbereichs 52 ausreichend geschützt. Auf diese Weise kann die Isolationszuverlässigkeit der Gate-Isolierschicht 7 erhöht werden, wobei ein ausreichender Schottky-Barrieren-Diodenbereich RD angeordnet ist.
  • Der Schottky-Barrieren-Diodenbereich RD und der Transistorbereich RT sind in der y-Richtung benachbart, nicht in der x-Richtung. Dadurch wird eine dichte Anordnung einer Mehrzahl der Gräben 6 in der x-Richtung ohne Einfügen des Schottky-Barrieren-Diodenbereichs RD zwischen den Gräben 6 ermöglicht. Dadurch wird eine Reduzierung eines Abstands zwischen den Grabenstreifen ermöglicht.
  • Mit anderen Worten, es kann der Zellenabstand reduziert werden. Dadurch wird eine Reduktion des an der Gate-Isolierschicht 7 anliegenden maximalen elektrischen Felds auch im Inneren des Transistorbereichs RT erreicht. Im Ergebnis kann die Isolationszuverlässigkeit der Gate-Isolierschicht 7 in einem größeren Maß erhöht werden.
  • Das Vorhandensein des zweiten Schutzbereichs 52 ermöglicht einen bestimmten Grad einer Abschwächung der Konzentration des elektrischen Felds an der unteren Ecke des ersten Schutzbereichs 51 (siehe die 14 und 15). Dadurch wird ferner eine Reduktion des Auftretens eines Isolationsdurchschlags der Halbleiterschicht SL an der unteren Ecke des ersten Schutzbereichs 51 ermöglicht.
  • Das Vorhandensein des dritten Schutzbereichs 53A ermöglicht eine Reduktion der Intensität des elektrischen Felds an dem zweiten Schutzbereich 52. Dadurch wird ferner eine Reduktion der Intensität des elektrischen Felds an einer Schottky-Grenzschicht ermöglicht, die durch die Schottky-Elektrode 10 definiert ist. Im Ergebnis wird eine Erhöhung der Zuverlässigkeit der Gate-Isolierschicht 7 in einem größeren Maß ermöglicht.
  • Modifikation der Konfiguration
  • 16 ist eine Teilansicht von oben, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 91V gemäß einer Modifikation der ersten Ausführungsform schematisch zeigt. Der Zweckmäßigkeit der Beschreibung halber sind die Darstellungen der Source-Elektrode 9, der Zwischenisolierschicht 12 und der Schottky-Elektrode 10 weggelassen. Zur Verbesserung der Anschaulichkeit der Zeichnung sind Schraffuren in der Zeichnung hinzugefügt.
  • Gemäß dieser Modifikation weist der Graben 6 eine Mehrzahl von benachbarten Gräben 6a sowie einen Verbindungsgraben 6b auf. Jeder der benachbarten Gräben 6a erstreckt sich in der y-Richtung. Die benachbarten Gräben 6a sind in der x-Richtung (einer Richtung orthogonal zu der y-Richtung) benachbart zueinander. Der Verbindungsgraben 6b erstreckt sich in der x-Richtung (einer Richtung, die sich mit der y-Richtung kreuzt) und verbindet die benachbarten Gräben 6a miteinander.
  • Bei dem in 16 dargestellten Beispiel ist der Verbindungsgraben 6b an einer Grenze zwischen dem Transistorbereich RT und dem Schottky-Barrieren-Diodenbereich RD angeordnet. Dabei handelt es sich nicht um die einzige Anordnung des Verbindungsgrabens 6b, sondern der Verbindungsgraben 6b kann auch von dem Schottky-Barrieren-Diodenbereich RD getrennt sein. Während bei dem in 16 dargestellten Beispiel ein Verbindungsgraben 6b, der sich in einer Richtung erstreckt, drei benachbarte Gräben 6a verbindet, kann auch eine andere Konfiguration eingesetzt werden.
  • Zum Beispiel kann ein erster Verbindungsgraben angeordnet sein, der die benachbarten Gräben 6a auf der rechten Seite und in der Mitte verbindet, und es kann ein zweiter Verbindungsgraben angeordnet sein, der die benachbarten Gräben 6a in der Mitte und auf der linken Seite verbindet. In diesem Fall können die Positionen des ersten und des zweiten Verbindungsgrabens in der y-Richtung zueinander verschoben sein.
  • Zweite Ausführungsform
  • 17 ist eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 92 gemäß einer zweiten Ausführungsform schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 3 entspricht. Die Halbleiterschicht SL in der Siliciumcarbid-Halbleitereinheit 92 weist einen ersten Bereich 61 mit einem geringen Widerstand auf.
  • Der erste Bereich 61 mit einem geringen Widerstand weist den n-Typ auf und weist eine höhere Konzentration von Störstellen des n-Typs auf als die Drift-Schicht 2. Der erste Bereich 61 mit einem geringen Widerstand ist über dem zweiten Schutzbereich 52 über der ersten seitlichen Oberfläche SD1 angeordnet.
  • Der erste Bereich 61 mit einem geringen Widerstand weist einen untersten Bereich auf, der bevorzugt bis in die gleiche Tiefe wie zumindest der unterste Bereich des zweiten Schutzbereichs 52 reicht. Bevorzugter weist der erste Bereich 61 mit einem geringen Widerstand bei der zweiten Ausführungsform einen Ausdehnungsbereich auf, der einen Ausdehnungsbereich des zweiten Schutzbereichs 52 in einer Tiefenrichtung (einer Längsrichtung in der Zeichnung) abdeckt.
  • Der erste Bereich 61 mit einem geringen Widerstand befindet sich bevorzugt in Kontakt mit der gesamten seitlichen Oberfläche des zweiten Schutzbereichs 52, wobei er einem Bereich unter der Schottky-Elektrode 10 gegenüberliegt. Dies wird unter Bezugnahme auf 17 beschrieben.
  • Der erste Bereich 61 mit einem geringen Widerstand auf der linken Seite befindet sich bevorzugt in Kontakt mit der gesamten rechten seitlichen Oberfläche des zweiten Schutzbereichs 52, und der erste Bereich 61 mit einem geringen Widerstand auf der rechten Seite befindet sich in Kontakt mit der gesamten linken seitlichen Oberfläche des zweiten Schutzbereichs 52.
  • Ähnlich wie bei der Bildung des zweiten Schutzbereichs 52 (11) kann der erste Bereich 61 mit einem geringen Widerstand mittels einer schrägen Ionenimplantation gebildet werden. Hierbei handelt es sich bei den zu implantierenden Ionen um Störstellenionen des n-Typs. Bei dieser Implantation wird eine höhere Energie als jene verwendet, die bei der Bildung des zweiten Schutzbereichs 52 eingesetzt wird.
  • Während dieser Implantation kann die Maske 32 belassen werden, oder sie kann entfernt werden. Als eine Modifikation kann der zweite Schutzbereich 52 durch Bilden einer Implantationsmaske mit einer breiteren Öffnung als jener für den Graben 6 und anschließendes Implantieren von Ionen in die Oberfläche der Halbleiterschicht SL in einer vertikalen Richtung gebildet werden.
  • Die Konfiguration mit Ausnahme der vorstehenden Konfiguration ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen ersten Ausführungsform. Somit ist ein entsprechendes oder vergleichbares Element mit dem gleichen Bezugszeichen versehen und wird nicht wiederholt beschrieben.
  • Während des Betriebs einer durch die Schottky-Elektrode 10 gebildeten SBD wird eine Widerstandskomponente in einem Strompfad in der SBD gemäß der zweiten Ausführungsform um den zweiten Schutzbereich 52 herum durch das Vorhandensein des ersten Bereichs 61 mit einem geringen Widerstand reduziert. Dadurch wird die Erzielung eines höheren Schottky-Stroms ermöglicht.
  • Darüber hinaus wird durch das Vorhandensein des ferner in der Umgebung des ersten Schutzbereichs 51 ausgebildeten ersten Bereichs 61 mit einem geringen Widerstand die Unterbindung eines bipolaren Betriebs durch eine parasitäre pn-Diode erreicht. Dadurch wird die Erzielung eines noch höheren Schottky-Stroms ermöglicht, dessen Ursache im Folgenden beschrieben wird.
  • 18 ist eine graphische Darstellung, die ein Simulationsergebnis in Bezug auf eine Potentialverteilung an einem durch den ersten Schutzbereich 51 gemäß jeder von der Siliciumcarbid-Halbleitereinheit 91 (3: erste Ausführungsform) und der Siliciumcarbid-Halbleitereinheit 92 (17: zweite Ausführungsform) gebildeten pn-Übergang und in dessen Umgebung zeigt. Eine Potentialverteilung E1 und eine Potentialverteilung E2 in der Zeichnung entsprechen der Siliciumcarbid-Halbleitereinheit 91 beziehungsweise der Siliciumcarbid-Halbleitereinheit 92.
  • Verglichen mit einem Potential (Potential E1) bei Fehlen des ersten Bereichs 61 mit einem geringen Widerstand ist ein Potential um den durch den ersten Schutzbereich 51 gebildeten pn-Übergang herum bei Vorhandensein des ersten Bereichs 61 mit einem geringen Widerstand (Potential E2) erhöht. In Reaktion auf die Bandlücke von SiC wird eine aus SiC bestehende pn-Diode normalerweise bei etwa 3,5 V eingeschaltet.
  • Wenn ein Potential in einem Bereich vom n-Typ erhöht wird, wird die pn-Diode jedoch nicht eingeschaltet, wenn nicht eine höhere Vorspannung angelegt wird. Das heißt, wenn eine Durchlassspannung an die Diode angelegt wird, wird die Diode nicht eingeschaltet, bis eine höhere Spannung an den pn-Übergang angelegt wird, der durch den ersten Schutzbereich 51 in der Nähe des ersten Bereichs 61 mit einem geringen Widerstand gebildet wird, so dass dadurch ein bipolarer Betrieb unterbunden wird.
  • Durch das Anlegen einer Vorspannung, die einer Schottky-Barriere entspricht, kann die SBD dagegen eingeschaltet werden. Die SBD kann üblicherweise bei einer Spannung von etwa 1 V bis 2 V niedriger als die Spannung für die pn-Diode eingeschaltet werden. Während des Anliegens der Durchlassspannung bewirkt die SBD zunächst, dass ein Schottky-Strom als ein unipolarer Strom beginnt zu fließen. In Reaktion auf das Anlegen einer höheren Vorspannung bewirkt die pn-Diode, dass ein bipolarer Strom beginnt zu fließen.
  • Wie aus dem Vorstehenden ersichtlich, bedeutet eine Erschwernis beim Einschalten der pn-Diode, dass durch die SBD bewirkt werden kann, dass bevorzugt ein unipolarer Strom fließt, bis eine höhere Spannung angelegt wird. Auf diese Weise wird ein Betrieb durch die parasitäre pn-Diode (die Körperdiode) unterbunden, so dass bevorzugter ein Betrieb der SBD ermöglicht wird.
  • Dritte Ausführungsform
  • 19 ist eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 93 gemäß einer dritten Ausführungsform schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 17 entspricht. Die Halbleiterschicht SL in der Siliciumcarbid-Halbleitereinheit 93 weist einen zweiten Bereich 62 mit einem geringen Widerstand auf. Der zweite Bereich 62 mit einem geringen Widerstand weist den n-Typ auf und weist eine höhere Konzentration von Störstellen des n-Typs auf als die Drift-Schicht 2. Der zweite Bereich 62 mit einem geringen Widerstand befindet sich in Kontakt mit der Schottky-Elektrode 10 und der Drift-Schicht 2.
  • Der zweite Bereich 62 mit einem geringen Widerstand trennt bevorzugt die Schottky-Elektrode 10 und die Drift-Schicht 2 voneinander. Mit anderen Worten ist der zweite Bereich 62 mit einem geringen Widerstand bevorzugt an der gesamten Grenzschicht zwischen der Schottky-Elektrode 10 und der Drift-Schicht 2 in der Siliciumcarbid-Halbleitereinheit 91 (3: erste Ausführungsform) ausgebildet.
  • Der zweite Bereich 62 mit einem geringen Widerstand kann mittels Ionenimplantation unter Verwendung einer Implantationsmaske mit einer Öffnung gebildet werden, die zumindest in dem Schottky-Barrieren-Diodenbereich RD ausgebildet ist. Bei dieser Ionenimplantation kann es sich um eine vertikale Ionenimplantation handeln (eine Ionenimplantation vertikal zu der Oberfläche der Halbleiterschicht SL).
  • Alternativ können der erste Bereich 61 mit einem geringen Widerstand und der zweite Bereich 62 mit einem geringen Widerstand mittels einer schrägen Ionenimplantation unter Verwendung einer Implantationsmaske mit einer Öffnung gleichzeitig gebildet werden, die in dem Schottky-Barrieren-Diodenbereich RD und in der Nähe der ersten seitlichen Oberfläche SD1 in dem Transistorbereich RT ausgebildet ist. Als weitere Alternative kann der zweite Bereich 62 mit einem geringen Widerstand durch epitaxiales Aufwachsen auf einem Oberflächenschichtbereich der Drift-Schicht 2 gebildet werden.
  • Die Konfiguration mit Ausnahme der vorstehenden Konfiguration ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen zweiten Ausführungsform. Somit ist ein entsprechendes oder vergleichbares Element mit dem gleichen Bezugszeichen versehen und wird nicht wiederholt beschrieben. Hierbei kann der erste Bereich 61 mit einem geringen Widerstand weggelassen werden.
  • Gemäß der dritten Ausführungsform wird eine Ladungsträgerkonzentration unter einer Schottky-Grenzschicht durch das Vorhandensein des zweiten Bereichs 62 mit einem geringen Widerstand erhöht. Dadurch wird eine Reduktion des Widerstands in einer SBD erreicht. Im Ergebnis wird die Erzielung eines noch höheren Schottky-Stroms ermöglicht.
  • Vierte Ausführungsform
  • 20 ist eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 94 gemäß einer vierten Ausführungsform schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 17 entspricht. Die Halbleiterschicht SL in der Siliciumcarbid-Halbleitereinheit 94 weist einen dritten Bereich 63 mit einem geringen Widerstand auf. Der dritte Bereich 63 mit einem geringen Widerstand weist den n-Typ auf und weist eine höhere Konzentration von Störstellen des n-Typs auf als die Drift-Schicht 2. Der dritte Bereich 63 mit einem geringen Widerstand befindet sich in Kontakt mit der Unterseite des ersten Schutzbereichs 51.
  • Der dritte Bereich 63 mit einem geringen Widerstand kann durch Implantieren von Ionen des n-Typs in den Boden BT des Grabens 6 gebildet werden. Die Implantationsenergie dieser Ionenimplantation ist höher als die Implantationsenergie der Ionenimplantation zur Bildung des ersten Schutzbereichs 51. Alternativ können der erste Bereich 61 mit einem geringen Widerstand und der dritte Bereich 63 mit einem geringen Widerstand durch eine schräge Ionenimplantation unter Verwendung einer Implantationsmaske mit einer Öffnung gleichzeitig gebildet werden, die in dem Schottky-Barrieren-Diodenbereich RD und der Umgebung der ersten seitlichen Oberfläche SD1 in dem Transistorbereich RT ausgebildet ist.
  • Als eine weitere Alternative kann der dritte Bereich 63 mit einem geringen Widerstand vor der Bildung des Grabens 6 gebildet werden. Wie in 21 gezeigt, kann die Drift-Schicht 2 insbesondere durch epitaxiales Aufwachsen der Schicht 2a und epitaxiales Aufwachsen der Schicht 2b gebildet werden, und der dritte Bereich 63 mit einem geringen Widerstand kann durch Einbetten in der Drift-Schicht 2 zwischen diesen zwei Abscheidungsschritten gebildet werden.
  • Bei einem Verfahren zur Bildung des dritten Bereichs 63 mit einem geringen Widerstand kann es sich in diesem Fall entweder um eine Ionenimplantation oder ein epitaxiales Aufwachsen handeln.
  • Die Konfiguration mit Ausnahme der vorstehenden Konfiguration ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen zweiten Ausführungsform. Somit ist ein entsprechendes oder vergleichbares Element mit dem gleichen Bezugszeichen versehen und wird nicht wiederholt beschrieben. Hierbei kann der erste Bereich 61 mit einem geringen Widerstand weggelassen werden. Der zweite Bereich 62 mit einem geringen Widerstand (19: dritte Ausführungsform) kann hinzugefügt werden.
  • Gemäß der vierten Ausführungsform wird während des Betriebs einer durch die Schottky-Elektrode 10 gebildeten SBD ein Potential in dem Bereich vom n-Typ, welcher der Unterseite des ersten Schutzbereichs 51 gegenüberliegt, durch das Vorhandensein des dritten Bereichs 63 mit einem geringen Widerstand erhöht. Somit kann ein bipolarer Betrieb durch die parasitäre pn-Diode aus dem gleichen Grund wie jenem bei der zweiten Ausführungsform beschriebenen unterbunden werden. Im Ergebnis wird die Erzielung eines noch höheren Schottky-Strom ermöglicht.
  • Wenn sich der MOSFET in einem EIN-Zustand befindet, wird der Widerstand in einem unteren Bereich des ersten Schutzbereichs 51 durch das Vorhandensein des dritten Bereichs 63 mit einem geringen Widerstand reduziert. Auf diese Weise wird ein MOSFET-Strom in den unteren Bereich des ersten Schutzbereichs 51 verbreitet. Dadurch wird eine Reduktion des EIN-Widerstands in dem MOSFET ermöglicht.
  • Fünfte Ausführungsform
  • 22 ist eine Querschnittsteilansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 95 gemäß einer fünften Ausführungsform schematisch aus einem Blickwinkel zeigt, der dem Blickwinkel gemäß 17 entspricht. Die Halbleiterschicht SL in der Siliciumcarbid-Halbleitereinheit 95 weist den ersten Bereich 61 mit einem geringen Widerstand und einen dritten Schutzbereich 53B auf. Ähnlich wie bei der zweiten Ausführungsform (17) reicht der unterste Bereich des ersten Bereichs 61 mit einem geringen Widerstand bevorzugt bis zu der gleichen Tiefe wie zumindest der unterste Bereich des zweiten Schutzbereichs 52.
  • Der dritte Schutzbereich 53B weist den p-Typ auf und weist eine höhere Konzentration von Störstellen des p-Typs auf als der Körperbereich 5. Der dritte Schutzbereich 53B weist einen Bereich auf, der zwischen der Schottky-Elektrode 10 und dem ersten Bereich 61 mit einem geringen Widerstand angeordnet ist. Der dritte Schutzbereich 53B weist einen untersten Bereich an einer Position auf, die sich höher als jene des untersten Bereichs des zweiten Schutzbereichs 52 befindet. Der dritte Schutzbereich 53B ist in der x-Richtung, die sich mit der Ausdehnungsrichtung des Grabens (der y-Richtung) kreuzt, teilweise in den zweiten Schutzbereich 52 eingefügt (siehe gestrichelte Bereiche in 22).
  • Der dritte Schutzbereich 53B kann zum Beispiel mittels des Ionenimplantationsschritts zur Bildung des Körperkontaktbereichs 4 gleichzeitig mit dem Körperkontaktbereich 4 gebildet werden. Dies kann durch Verwenden einer Implantationsmaske mit einer Öffnung erreicht werden, die außer in einem Bereich, in dem der Körperkontaktbereich 4 gebildet werden soll, in einem Bereich ausgebildet ist, in dem der dritte Schutzbereich 53B gebildet werden soll. Alternativ kann eine in Richtung zu der ersten seitlichen Oberfläche SD1 schräge Ionenimplantation durchgeführt werden, um den zweiten Schutzbereich 52 und den dritten Schutzbereich 53B gleichzeitig zu bilden.
  • Die Konfiguration mit Ausnahme der vorstehenden Konfiguration ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen zweiten Ausführungsform. Somit ist ein entsprechendes oder vergleichbares Element mit dem gleichen Bezugszeichen versehen und wird nicht erneut beschrieben. Zumindest einer von dem zweiten Bereich 62 mit einem geringen Widerstand (19: dritte Ausführungsform) und dem dritten Bereich 63 mit einem geringen Widerstand (20: vierte Ausführungsform) kann hinzugefügt werden.
  • Gemäß der fünften Ausführungsform wird eine Konzentration des elektrischen Felds an einem Rand der Schottky-Elektrode 10 durch das Vorhandensein des dritten Schutzbereichs 53B zwischen der Schottky-Elektrode 10 und dem ersten Bereich 61 mit einem geringen Widerstand reduziert. Dadurch wird das Unterbinden eines Sperrleckstroms in der Schottky-Elektrode 10 ermöglicht. In einer Reaktion auf das Anlegen einer hohen Spannung während des AUS-Zustands eines MOSFET liegt im Allgemeinen ein hohes elektrisches Feld an einer Schottky-Grenzschicht am Rand der Schottky-Elektrode 10 an.
  • Dadurch wird ein Leckstrom von der Schottky-Grenzschicht anfälliger für eine Zunahme am Rand der Schottky-Elektrode 10. Dieses Problem wird insbesondere dann deutlicher, wenn ein die Schottky-Grenzschicht bildender Halbleiter eine höhere Konzentration von Störstellen des n-Typs aufweist. Bei Fehlen des dritten Schutzbereichs 53B wird dieses Problem resultierend aus der hohen Konzentration von Störstellen des n-Typs in dem ersten Bereich 61 mit einem geringen Widerstand deutlicher. Gemäß der fünften Ausführungsform kann das vorstehende Problem durch Anordnen des dritten Schutzbereichs 53B zwischen der Schottky-Elektrode 10 und dem ersten Bereich 61 mit einem geringen Widerstand vermieden werden.
  • Sechste Ausführungsform
  • 23 ist eine perspektivische Querschnittsansicht, welche die Konfiguration einer Siliciumcarbid-Halbleitereinheit 96 gemäß einer sechsten Ausführungsform schematisch zeigt. Der Zweckmäßigkeit der Beschreibung halber sind die Darstellungen der Source-Elektrode 9, der Zwischenisolierschicht 12 und der Schottky-Elektrode 10 weggelassen. Die Drift-Schicht 2 ist so gezeigt, dass lediglich der äußere Rand derselben unter Verwendung von abwechselnd mit einem langen und zwei kurzen Strichen gestrichelten Linien gezeichnet ist. Um die Anschaulichkeit der Zeichnung zu verbessern, sind Schraffuren in der Zeichnung hinzugefügt.
  • Der zweite Schutzbereich 52 erstreckt sich von der seitlichen Oberfläche des ersten Schutzbereichs 51 aus nach oben. Der zweite Schutzbereich 52 in der Siliciumcarbid-Halbleitereinheit 96 ist an dem Endbereich SD2b der zweiten seitlichen Oberfläche SD2 des Grabens 6 angeordnet. Daher erstreckt sich der zweite Schutzbereich 52 von dem ersten Schutzbereich 51 aus derart, dass er bis zu dem Endbereich SD2b der zweiten seitlichen Oberfläche SD2 reicht. Bei der sechsten Ausführungsform ist der zweite Schutzbereich 52 bevorzugt nicht an der ersten seitlichen Oberfläche SD1 angeordnet.
  • Mit anderen Worten, es weist der zweite Schutzbereich 52 bevorzugt keinen Bereich auf, welcher der ersten seitlichen Oberfläche SD1 zugewandt ist. Bei der sechsten Ausführungsform ist es jedoch möglich, dass der zweite Schutzbereich 52 nur an einem Bereich der ersten seitlichen Oberfläche SD1 angeordnet ist. Der zweite Schutzbereich 52 kann bis zu einer Grenze zwischen der ersten seitlichen Oberfläche SD1 und der zweiten seitlichen Oberfläche SD2 des Grabens 6 reichen.
  • In diesem Fall reicht der zweite Schutzbereich 52 bis zu der ersten seitlichen Oberfläche SD1 (insbesondere bis an einen Rand der ersten seitlichen Oberfläche SD1) des Grabens 6. Alternativ ist es möglich, dass der zweite Schutzbereich 52 nicht bis zu der ersten seitlichen Oberfläche SD1 reicht. Bei der sechsten Ausführungsform befindet sich die Drift-Schicht 2 in Kontakt mit der ersten seitlichen Oberfläche SD1 des Grabens 6. Mit anderen Worten befindet sich zumindest ein Bereich der ersten seitlichen Oberfläche SD1 in Kontakt mit der Drift-Schicht 2.
  • Bei der sechsten Ausführungsform weist die Halbleiterschicht SL einen dritten Schutzbereich 53C auf. Der dritte Schutzbereich 53C weist den p-Typ auf und weist eine höhere Konzentration von Störstellen des p-Typs auf als der Körperbereich 5. Der dritte Schutzbereich 53C befindet sich in Kontakt mit der ersten seitlichen Oberfläche SD1 des Grabens 6 und erstreckt sich in der x-Richtung, die sich mit der Ausdehnungsrichtung des Grabens 6 (der y-Richtung) kreuzt.
  • Der dritte Schutzbereich 53C weist einen untersten Bereich an einer Position auf, die sich höher als jene des untersten Bereichs des zweiten Schutzbereichs 52 befindet. Der dritte Schutzbereich 53C ist in der x-Richtung, die sich mit der Ausdehnungsrichtung des Grabens (der y-Richtung) kreuzt, teilweise in dem zweiten Schutzbereich 52 eingefügt.
  • Der zweite Schutzbereich 52 kann gebildet werden, indem eine in Richtung zu der zweiten seitlichen Oberfläche SD2 schräge Ionenimplantation unter Verwendung einer Implantationsmaske mit einer Öffnung durchgeführt wird, durch die zum Beispiel der Endbereich SD2b der zweiten seitlichen Oberfläche SD2 des Grabens 6 freiliegt. Der dritte Schutzbereich 53C kann zum Beispiel mittels des Ionenimplantationsschritts zur Bildung des Körperkontaktbereichs 4 gleichzeitig mit dem Körperkontaktbereich 4 gebildet werden.
  • Dies kann durch Verwenden einer Implantationsmaske mit einer Öffnung erreicht werden, die außer in einem Bereich, in dem der Körperkontaktbereich 4 gebildet werden soll, in einem Bereich ausgebildet ist, in dem der dritte Schutzbereich 53C gebildet werden soll.
  • Die Konfiguration mit Ausnahme der vorstehenden Konfiguration ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen ersten Ausführungsform. Somit ist ein entsprechendes oder vergleichbares Element mit dem gleichen Bezugszeichen versehen und wird nicht wiederholt beschrieben. Bei der sechsten Ausführungsform kann zumindest einer von dem zweiten Bereich 63 mit einem geringen Widerstand (19: dritte Ausführungsform) und dem dritten Bereich 63 mit einem geringen Widerstand (20: vierte Ausführungsform) eingesetzt werden.
  • Gemäß der sechsten Ausführungsform fehlt der zweite Schutzbereich 52 an zumindest einem Bereich der ersten seitlichen Oberfläche SD1 des Grabens 6. Dadurch wird die Sicherstellung eines breiten Bereichs vom n-Typ unter der Schottky-Elektrode 10 ermöglicht.
  • Darüber hinaus wird die Ausdehnung einer Verarmungsschicht von dem zweiten Schutzbereich 52 in die Drift-Schicht 2 hinein in dem Schottky-Barrieren-Diodenbereich RD bei Anliegen einer Vorspannung reduziert. Im Ergebnis kann ein Ausmaß der durch den zweiten Schutzbereich 52 verursachten Verengung eines Schottky-Strompfads reduziert werden. Somit wird die Erzielung eines noch höheren Schottky-Stroms ermöglicht.
  • Durch das Vorhandensein des dritten Schutzbereichs 53C wird eine Konzentration des elektrischen Felds an einem Rand der Schottky-Elektrode 10 unterbunden. Dadurch wird eine Reduktion eines Sperrleckstroms in der Schottky-Elektrode 10 erreicht.
  • Bei jeder der vorstehend im Detail beschriebenen Ausführungsformen entspricht der erste Leitfähigkeitstyp dem n-Typ, und der zweite Leitfähigkeitstyp entspricht dem p-Typ. Diese Leitfähigkeitstypen können jedoch vertauscht werden.
  • Die Ausführungsformen der vorliegenden Erfindung können frei miteinander kombiniert werden, und jede Ausführungsform kann innerhalb eines Bereichs der Erfindung gegebenenfalls modifiziert oder dabei Merkmale weggelassen werden. Wenngleich die Erfindung im Detail gezeigt und beschrieben ist, so ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und soll die Erfindung nicht beschränken. Daher versteht es sich, dass zahlreiche Modifikationen und Variationen möglich sind, ohne vom Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • RD
    Schottky-Barrieren-Diodenbereich
    BT
    Boden
    SD1
    erste seitliche Oberfläche
    SD2
    zweite seitliche Oberfläche
    SL
    Halbleiterschicht
    RT
    Transistorbereich
    SD2a
    Hauptbereich
    SD2b
    Endbereich
    1
    Substrat
    2
    Drift-Schicht
    3
    Source-Bereich
    4
    Körperkontaktbereich
    5
    Körperbereich
    6
    Graben
    6a
    benachbarter Graben
    6b
    Verbindungsgraben
    7
    Gate-Isolierschicht
    8
    Gate-Elektrode
    9
    Source-Elektrode
    10
    Schottky-Elektrode
    11
    Drain-Elektrode
    12
    Zwischenisolierschicht
    32
    Maske
    51
    erster Schutzbereich
    52
    zweiter Schutzbereich
    53, 53A bis 53C
    dritter Schutzbereich
    61
    erster Bereich mit einem geringen Widerstand
    62
    zweiter Bereich mit einem geringen Widerstand
    63
    dritter Bereich mit einem geringen Widerstand
    91, 91V, 92 bis 96
    Siliciumcarbid-Halbleitereinheit
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2003229570 A [0010]

Claims (11)

  1. Siliciumcarbid-Halbleitereinheit (91, 91V, 92 bis 96) mit einem Transistorbereich (RT), in dem ein Schottky-Barrieren-Diodenbereich (RD) in zumindest einer Richtung eingefügt ist, die in einer Richtung in der Ebene enthalten ist, wobei die Siliciumcarbid-Halbleitereinheit (91, 91V, 92 bis 96) Folgendes aufweist: - eine Halbleiterschicht (SL), die sich über den Transistorbereich (RT) und den Schottky-Barrieren-Diodenbereich (RD) hinweg erstreckt, wobei die Halbleiterschicht (SL) Folgendes aufweist: - eine Drift-Schicht (2), die sich über den Transistorbereich (RT) und den Schottky-Barrieren-Diodenbereich (RD) hinweg erstreckt, bis zu einer Oberfläche der Halbleiterschicht (SL) in dem Schottky-Barrieren-Diodenbereich (RD) reicht, aus Siliciumcarbid besteht und einen ersten Leitfähigkeitstyp aufweist, - einen Körperbereich (5), der in dem Transistorbereich (RT) auf der Drift-Schicht (2) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, - einen Source-Bereich (3), der auf dem Körperbereich (5) angeordnet ist und den ersten Leitfähigkeitstyp aufweist, - zumindest einen Graben (6), der eine erste seitliche Oberfläche (SD1), die dem Schottky-Barrieren-Diodenbereich (RD) gegenüberliegt, sowie eine zweite seitliche Oberfläche (SD2) aufweist, die sich in dem Transistorbereich (RT) erstreckt und sich in Kontakt mit dem Source-Bereich (3), dem Körperbereich (5) und der Drift-Schicht (2) befindet, - einen ersten Schutzbereich (51), der unter dem zumindest einen Graben (6) angeordnet ist, den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5), und - einen zweiten Schutzbereich (52), der sich von dem ersten Schutzbereich (51) aus erstreckt, bis zu zumindest einer/einem von der ersten seitlichen Oberfläche (SD1) und einem Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2) reicht, wobei der Endbereich (SD2b) mit der ersten seitlichen Oberfläche (SD1) zusammenhängend ausgebildet ist, wobei der zweite Schutzbereich (52) einen obersten Bereich aufweist, der sich höher als ein unterster Bereich des Körperbereichs (5) befindet, den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5); - eine Gate-Elektrode (8), die in dem zumindest einen Graben (6) angeordnet ist, - eine Gate-Isolierschicht (7), welche die Halbleiterschicht (SL) und die Gate-Elektrode in dem zumindest einen Graben (6) voneinander trennt; und - eine Schottky-Elektrode (10), die sich in Kontakt mit der Halbleiterschicht (SL) in dem Schottky-Barrieren-Diodenbereich (RD) befindet.
  2. Siliciumcarbid-Halbleitereinheit (91, 95, 96) nach Anspruch 1, wobei die Halbleiterschicht (SL) einen dritten Schutzbereich (53A bis 53C) aufweist, wobei der dritte Schutzbereich (53A bis 53C) zumindest in dem Schottky-Barrieren-Diodenbereich (RD) angeordnet ist, in einer Richtung, die sich mit der einen Richtung kreuzt, zumindest teilweise in dem zweiten Schutzbereich (52) eingefügt ist, einen untersten Bereich an einer Position aufweist, die sich höher als jene eines untersten Bereichs des zweiten Schutzbereichs (52) befindet, den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5).
  3. Siliciumcarbid-Halbleitereinheit (92) nach Anspruch 1 oder 2, wobei die Halbleiterschicht (SL) einen ersten Bereich (61) mit einem geringen Widerstand aufweist, wobei der erste Bereich (61) mit einem geringen Widerstand über dem zweiten Schutzbereich (52) über der ersten seitlichen Oberfläche (SD1) des zumindest einen Grabens (6) angeordnet ist, den ersten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist als die Drift-Schicht (2).
  4. Siliciumcarbid-Halbleitereinheit (93) nach einem der Ansprüche 1 bis 3, wobei die Halbleiterschicht (SL) einen zweiten Bereich (62) mit einem geringen Widerstand aufweist, wobei sich der zweite Bereich (62) mit einem geringen Widerstand in Kontakt mit der Schottky-Elektrode (10) und der Drift-Schicht (2) befindet, den ersten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist als die Drift-Schicht (2).
  5. Siliciumcarbid-Halbleitereinheit (94) nach einem der Ansprüche 1 bis 4, wobei die Halbleiterschicht (SL) einen dritten Bereich (63) mit einem geringen Widerstand aufweist, wobei sich der dritte Bereich (63) mit einem geringen Widerstand in Kontakt mit der Unterseite des ersten Schutzbereichs (51) befindet, den ersten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist als die Drift-Schicht (2).
  6. Siliciumcarbid-Halbleitereinheit (95) nach Anspruch 1, wobei die Halbleiterschicht (SL) Folgendes aufweist: - einen ersten Bereich (61) mit einem geringen Widerstand, der über dem zweiten Schutzbereich (52) über der ersten seitlichen Oberfläche (SD1) des zumindest einen Grabens (6) angeordnet ist, den ersten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist als die Drift-Schicht (2); und - einen dritten Schutzbereich (53B), der zwischen der Schottky-Elektrode (10) und dem ersten Bereich (61) mit einem geringen Widerstand angeordnet ist, den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5).
  7. Siliciumcarbid-Halbleitereinheit (96) nach Anspruch 1, - wobei der Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2) des zumindest einen Grabens (6) mit der ersten seitlichen Oberfläche (SD1) des zumindest einen Grabens (6) zusammenhängend ausgebildet ist, der zweite Schutzbereich (52) an dem Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2) des zumindest einen Grabens (6) angeordnet ist und - wobei sich die Drift-Schicht (2) in Kontakt mit der ersten seitlichen Oberfläche (SD1) des zumindest einen Grabens (6) befindet.
  8. Siliciumcarbid-Halbleitereinheit (96) nach Anspruch 7, wobei die Halbleiterschicht (SL) einen dritten Schutzbereich (53C) aufweist, wobei sich der dritte Schutzbereich (53C) in Kontakt mit der ersten seitlichen Oberfläche (SD1) des zumindest einen Grabens (6) befindet, sich in einer Richtung erstreckt, die sich mit der einen Richtung kreuzt, den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5).
  9. Siliciumcarbid-Halbleitereinheit (91V) nach einem der Ansprüche 1 bis 8, wobei der zumindest eine Graben (6) eine Mehrzahl von benachbarten Gräben (6a), die in einer Richtung orthogonal zu der einen Richtung benachbart zueinander sind, sowie einen Verbindungsgraben (6b) aufweist, der sich in einer Richtung erstreckt, die sich mit der einen Richtung kreuzt, und die benachbarten Gräben (6a) miteinander verbindet.
  10. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit (91, 91V, 92 bis 96) mit einem Transistorbereich (RT), in dem in zumindest einer Richtung, die in einer Richtung in der Ebene enthalten ist, ein Schottky-Barrieren-Diodenbereich (RD) eingefügt ist, wobei das Verfahren Folgendes umfasst: - Herstellen einer Drift-Schicht (2), wobei sich die Drift-Schicht (2) über den Transistorbereich (RT) und den Schottky-Barrieren-Diodenbereich (RD) hinweg erstreckt, aus Siliciumcarbid besteht und einen ersten Leitfähigkeitstyp aufweist; - Bilden eines Körperbereichs (5) mit einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet, auf der Drift-Schicht (2) in dem Transistorbereich (RT); - Bilden eines Source-Bereichs (3) mit dem ersten Leitfähigkeitstyp auf dem Körperbereich (5); - Bilden von zumindest einem Graben (6), wobei der zumindest eine Graben (6) eine erste seitliche Oberfläche (SD1) aufweist, die dem Schottky-Barrieren-Diodenbereich (RD) gegenüberliegt, und eine zweite seitliche Oberfläche (SD2) aufweist, die sich in dem Transistorbereich (RT) erstreckt und sich in Kontakt mit dem Source-Bereich (3), dem Körperbereich (5) und der Drift-Schicht (2) befindet; - Bilden eines ersten Schutzbereichs (51) unter dem zumindest einen Graben (6), wobei der erste Schutzbereich (51) den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5); - Bilden einer Schottky-Elektrode (10), die sich in dem Schottky-Barrieren-Diodenbereich (RD) in Kontakt mit der Drift-Schicht (2) befindet; und - Bilden eines zweiten Schutzbereichs (52) mittels Ionenimplantation, wobei sich der zweite Schutzbereich (52) von dem ersten Schutzbereich (51) aus erstreckt und bis zu zumindest einer/einem von der ersten seitlichen Oberfläche (SD1) und einem Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2) reicht, wobei der Endbereich (SD2b) mit der ersten seitlichen Oberfläche (SD1) zusammenhängend ist, wobei der zweite Schutzbereich (52) einen obersten Bereich aufweist, der sich höher als ein unterster Bereich des Körperbereichs (5) befindet, den zweiten Leitfähigkeitstyp aufweist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der Körperbereich (5).
  11. Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit (91) nach Anspruch 10, - wobei der Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2) des zumindest einen Grabens (6) mit der ersten seitlichen Oberfläche (SD1) des zumindest einen Grabens (6) zusammenhängend ausgebildet ist, und - wobei das Bilden des zweiten Schutzbereichs (52) das Durchführen einer schrägen Ionenimplantation in die erste seitliche Oberfläche und den Endbereich (SD2b) der zweiten seitlichen Oberfläche (SD2) hinein aufweist.
DE112018008195.8T 2018-12-10 2018-12-10 Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben Pending DE112018008195T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/045278 WO2020121371A1 (ja) 2018-12-10 2018-12-10 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112018008195T5 true DE112018008195T5 (de) 2021-10-14

Family

ID=71077230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018008195.8T Pending DE112018008195T5 (de) 2018-12-10 2018-12-10 Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben

Country Status (5)

Country Link
US (1) US11848358B2 (de)
JP (1) JP6995221B2 (de)
CN (1) CN113169229B (de)
DE (1) DE112018008195T5 (de)
WO (1) WO2020121371A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020188686A1 (ja) * 2019-03-18 2020-09-24 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN113410284A (zh) * 2021-05-11 2021-09-17 松山湖材料实验室 碳化硅半导体结构和碳化硅半导体器件
WO2023193875A1 (en) * 2022-04-04 2023-10-12 Huawei Digital Power Technologies Co., Ltd. Elementary cell for a trench-gate semiconductor device, trench-gate semiconductor device and method for producing such elementary cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229570A (ja) 2001-11-27 2003-08-15 Nissan Motor Co Ltd 炭化珪素半導体を用いた電界効果トランジスタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP2006012967A (ja) 2004-06-23 2006-01-12 Toshiba Corp 半導体装置
KR101396611B1 (ko) * 2010-04-28 2014-05-16 닛산 지도우샤 가부시키가이샤 반도체 장치
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
US8431470B2 (en) * 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
JP5852555B2 (ja) * 2012-12-26 2016-02-03 株式会社豊田中央研究所 半導体装置
JP2016009712A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 炭化珪素半導体装置
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE112016004718B4 (de) * 2015-10-16 2022-12-08 Mitsubishi Electric Corporation Halbleitereinheit
JP7151076B2 (ja) * 2017-12-11 2022-10-12 富士電機株式会社 絶縁ゲート型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229570A (ja) 2001-11-27 2003-08-15 Nissan Motor Co Ltd 炭化珪素半導体を用いた電界効果トランジスタ

Also Published As

Publication number Publication date
US11848358B2 (en) 2023-12-19
WO2020121371A1 (ja) 2020-06-18
JPWO2020121371A1 (ja) 2021-09-02
CN113169229B (zh) 2023-12-01
US20220037474A1 (en) 2022-02-03
JP6995221B2 (ja) 2022-01-14
CN113169229A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102018203693A1 (de) Halbleitervorrichtung
DE112016006380B4 (de) Halbleiterbauelement
DE10261464A1 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE112013004146T5 (de) Halbleitervorrichtung
DE112015007172T5 (de) Siliciumcarbid-halbleitereinheit
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE112020002535T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE102016224697A1 (de) Schottky-Diode und Verfahren zur Herstellung derselben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112016006503B4 (de) Halbleiterschaltelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence