DE112018007114T5 - Siliciumcarbid-halbleitereinheit - Google Patents

Siliciumcarbid-halbleitereinheit Download PDF

Info

Publication number
DE112018007114T5
DE112018007114T5 DE112018007114.6T DE112018007114T DE112018007114T5 DE 112018007114 T5 DE112018007114 T5 DE 112018007114T5 DE 112018007114 T DE112018007114 T DE 112018007114T DE 112018007114 T5 DE112018007114 T5 DE 112018007114T5
Authority
DE
Germany
Prior art keywords
region
area
trench
silicon carbide
relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018007114.6T
Other languages
English (en)
Inventor
Takaaki TOMINAGA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018007114T5 publication Critical patent/DE112018007114T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Element-Bereich (RE) und einem Nicht-Element-Bereich (RN) weist eine Siliciumcarbid-Halbleitereinheit (701) eine Drift-Schicht (10) auf, die einen ersten Leitfähigkeitstyp aufweist und auf einem Siliciumcarbid-Halbleitersubstrat (11) angeordnet ist. In dem Element-Bereich (RE) weist die Siliciumcarbid-Halbleitereinheit (701) einen ersten Graben (12), der bis zu der Drift-Schicht (10) reicht, sowie eine Gate-Elektrode (1) auf, die durch eine Gate-Isolierschicht (2) in dem ersten Graben (12) angeordnet ist und mit einer Gate-Kontaktstellen-Elektrode (4) elektrisch verbunden ist. In dem Nicht-Element-Bereich (RN) weist die Siliciumcarbid-Halbleitereinheit (701) Folgendes auf: einen zweiten Graben (112), dessen Bodenfläche bis zu der Drift-Schicht reicht, einen zweiten Relaxationsbereich (103), der einen zweiten Leitfähigkeitstyp aufweist und unterhalb des zweiten Grabens (112) angeordnet ist, eine Isolierschicht (102) an der inneren Oberfläche, die auf einer seitlichen Oberfläche und auf der Bodenfläche des zweiten Grabens (112) angeordnet ist, sowie einen Bereich (101) mit einem geringen Widerstand, der durch die Isolierschicht (102) an der inneren Oberfläche in dem zweiten Graben (112) angeordnet ist und von der Gate-Kontaktstellen-Elektrode (14) elektrisch isoliert ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit.
  • STAND DER TECHNIK
  • Als ein Schaltelement, das in einer Wechselrichterschaltung oder dergleichen verwendet wird, wird häufig eine vertikale Leistungshalbleitereinheit eingesetzt, und insbesondere wird häufig eine vertikale Leistungshalbleitereinheit mit einer Metall-Oxid-Halbleiter(MOS)-Struktur verwendet. Typischerweise werden ein Bipolartransistor mit isoliertem Gate (IGBT) sowie ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) eingesetzt.
  • Die WO 2010/098294 A1 (Patentdokument1) offenbart zum Beispiel einen MOSFET, und die Japanische Patentanmeldungs-Offenlegungsschrift JP 2004-273 647 A (Patentdokument 2) offenbart einen IGBT. Das genannte Patentdokument 1 offenbart insbesondere einen vertikalen MOSFET mit n-Kanal, bei dem Siliciumcarbid (SiC) als Halbleitermaterial verwendet wird.
  • Ferner offenbart die WO 2012/077617 Al (Patentdokument 3) einen MOSFET mit Graben-Gate mit dem Ziel einer weiteren Reduzierung der Ein-Spannung eines vertikalen MOSFET mit n-Kanal, bei dem Siliciumcarbid eingesetzt wird.
  • Der MOSFET mit n-Kanal weist eine Drift-Schicht vom n-Typ sowie eine Mulde vom p-Typ auf, die auf der Drift-Schicht vom n-Typ angeordnet ist. Wenn der MOSFET von einem Ein-Zustand in einen Aus-Zustand geschaltet wird, nimmt die Drain-Spannung des MOSFET, d.h. die Spannung der Drain-Elektrode, von nahezu null Volt auf mehrere hundert Volt stark zu.
  • In diesem Fall wird durch eine parasitäre Kapazität, die zwischen der Mulde vom p-Typ und der Drift-Schicht vom n-Typ vorhanden ist, ein Verschiebungsstrom erzeugt. Ein auf der Seite der Drain-Elektrode erzeugter Verschiebungsstrom fließt zu der Drain-Elektrode, und ein auf der Seite der Source-Elektrode erzeugter Verschiebungsstrom fließt durch die Mulde vom p-Typ zu der Source-Elektrode.
  • Hierbei sind in dem vertikalen MOSFET mit n-Kanal typischerweise zusätzlich zu der Mulde vom p-Typ, die eine MOSFET-Zelle bildet, die faktisch als MOSFET fungiert, in einem äußeren peripheren Bereich eines Chips weitere Mulden vom p-Typ angeordnet. Beispiele für derartige weitere Mulden vom p-Typ weisen eine solche auf, die unmittelbar unterhalb einer Gate-Kontaktstelle positioniert ist.
  • Diese Mulden vom p-Typ in dem äußeren peripheren Bereich weisen üblicherweise eine signifikant größere Querschnittsfläche in der horizontalen Ebene (Fläche im Ebenen-Layout) auf als die Mulde vom p-Typ in der MOSFET-Zelle.
  • Dementsprechend muss der vorstehend erwähnte Verschiebungsstrom in den Mulden vom p-Typ in dem äußeren peripheren Bereich auf einem langen Pfad fließen, bis er die Source-Elektrode erreicht. Die Mulden vom p-Typ weisen somit als Strompfade für den Verschiebungsstrom einen hohen elektrischen Widerstand auf. Im Ergebnis kann in den Mulden vom p-Typ ein nicht hinnehmbarer hoher Potentialabfall auftreten.
  • Somit wird in den Mulden vom p-Typ an einer Position, die sich in der Richtung in der Ebene weit entfernt von einer Position befindet, die mit der Source-Elektrode verbunden ist, eine relativ hohe Potentialdifferenz in Bezug auf ein Source-Potential erzeugt. Dadurch können Bedenken in Bezug auf das Auftreten eines dielektrischen Durchschlags aufgrund der Potentialdifferenz aufkommen.
  • In den letzten Jahren hat man damit begonnen, eine Halbleitereinheit, bei der Siliciumcarbid mit einer Bandlücke eingesetzt wird, die ungefähr drei Mal so groß wie die Bandlücke von Silicium ist, dem allgemein üblichsten Halbleitermaterial, als ein Schaltelement einer Wechselrichterschaltung zu verwenden, und insbesondere hat man einen MOSFET mit n-Kanal eingesetzt.
  • Die Verwendung eines Halbleiters mit einer großen Bandlücke ermöglicht eine Reduktion von Verlusten einer Wechselrichterschaltung. Um die Verluste weiter zu reduzieren, ist es erforderlich, ein Schaltelement mit einer höheren Geschwindigkeit zu treiben.
  • Mit anderen Worten, es ist zur Reduktion der Verluste erforderlich, dV/dt weiter zu erhöhen, wodurch eine Variation einer Drain-Spannung V in Bezug auf eine Zeit t wiedergegeben wird. In einem derartigen Fall wird auch der Verschiebungsstrom erhöht, der durch eine parasitäre Kapazität in die Mulde vom p-Typ fließt. Darüber hinaus ist die Durchführung einer Behandlung zur Reduktion des elektrischen Widerstands mittels Dotierens bei Siliciumcarbid schwieriger als bei Silicium.
  • Wenn Siliciumcarbid verwendet wird, besteht somit die Tendenz, dass die Mulde vom p-Typ einen hohen parasitären Widerstand aufweist. Ein derartiger hoher parasitärer Widerstand kann leicht zu einem hohen Potentialabfall in der Mulde vom p-Typ führen. Unter diesen Umständen, wie vorstehend beschrieben, können durch die Verwendung von Siliciumcarbid größere Bedenken in Bezug auf den vorstehend erwähnten dielektrischen Durchlag aufkommen.
  • Bei der vorstehend beschriebenen Technologie gemäß der WO 2010/098294 A1 ist eine Halbleiterschicht vom p-Typ mit einem geringen Widerstand auf der gesamten oberen Oberfläche oder auf einem Teil der oberen Oberfläche der Mulde vom p-Typ angeordnet, die unterhalb der Gate-Kontaktstelle in dem äußeren peripheren Bereich positioniert ist.
  • Dadurch wird eine Reduktion der Spannungsverteilung in der Mulde vom p-Typ aufgrund eines Potentialabfalls ermöglicht, der auftritt, wenn ein Verschiebungsstrom in der unterhalb der Gate-Kontaktstelle positionierten Mulde vom p-Typ fließt. Demzufolge wird eine Potentialdifferenz zwischen der Mulde vom p-Typ und der Gate-Elektrode reduziert. Demzufolge wird ein Durchschlag einer Gate-Isolierschicht reduziert.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: WO 2010/098294 Al
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2004-273 647 A
    • Patentdokument 3: WO 2012/077617 A1
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Ein planarer MOSFET und ein Graben-MOSFET weisen üblicherweise unterschiedliche Konfigurationen ihrer äußeren peripheren Bereiche auf (mit einem allgemeineren Begriff: ihrer „Nicht-Element-Bereiche“). Die vorstehend beschriebene Technologie gemäß der WO 2010/098294 bezieht sich auf einen planaren MOSFET und ist somit nicht zwangsläufig zutreffend für den Graben-Typ.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehend beschriebene Problem zu lösen, und hat die Aufgabe, eine Siliciumcarbid-Halbleitereinheit mit Graben anzugeben, durch die ein Element-Durchschlag zum Zeitpunkt eines Schaltens reduziert werden kann, indem ein Potentialabfall reduziert wird, der dann auftritt, wenn ein Verschiebungsstrom fließt.
  • Mittel zum Lösen des Problems
  • Bei einer Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden Erfindung handelt es sich um eine Siliciumcarbid-Halbleitereinheit, die einen Element-Bereich, der auf einem Siliciumcarbid-Halbleitersubstrat angeordnet ist, und einen Nicht-Element-Bereich aufweist, der außerhalb des Element-Bereichs angeordnet ist, wobei eine Gate-Kontaktstellen-Elektrode, die mit dem Außenbereich verbunden ist und der eine Gate-Spannung aus dem Außenbereich zugeführt wird, in dem Nicht-Element-Bereich angeordnet ist.
  • In dem Element-Bereich und dem Nicht-Element-Bereich weist die Siliciumcarbid-Halbleitereinheit eine Drift-Schicht auf, die einen ersten Leitfähigkeitstyp aufweist und auf dem Siliciumcarbid-Halbleitersubstrat angeordnet ist.
  • In dem Element-Bereich weist die Siliciumcarbid-Halbleitereinheit einen ersten Graben, dessen Bodenfläche bis zu der Drift-Schicht reicht, sowie eine Gate-Elektrode auf, die durch eine Gate-Isolierschicht in dem ersten Graben angeordnet ist und mit der Gate-Kontaktstellen-Elektrode elektrisch verbunden ist. In dem Nicht-Element-Bereich weist die Siliciumcarbid-Halbleitereinheit Folgendes auf: zumindest einen zweiten Graben, dessen Bodenfläche bis zu der Drift-Schicht reicht, zumindest einen zweiten Relaxationsbereich, der einen zweiten Leitfähigkeitstyp aufweist und unterhalb des zumindest einen zweiten Grabens angeordnet ist, eine Isolierschicht an der inneren Oberfläche, die auf einer seitlichen Oberfläche und auf der Bodenfläche des zumindest einen zweiten Grabens angeordnet ist, sowie einen Bereich mit einem geringen Widerstand, der durch die Isolierschicht an der inneren Oberfläche in dem zumindest einen zweiten Graben angeordnet ist und von der Gate-Kontaktstellen-Elektrode elektrisch isoliert ist.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung bildet sich infolge der Anordnung des Bereichs mit einem geringen Widerstand in dem zweiten Graben durch die Isolierschicht an der inneren Oberfläche eine Kapazität aus. Demzufolge kann erreicht werden, dass sich zum Zeitpunkt eines Schaltens der Siliciumcarbid-Halbleitereinheit mit einer hohen Geschwindigkeit ein Verschiebungsstrom, der durch den zweiten Relaxationsbereich unterhalb des zweiten Grabens fließt, durch eine kapazitive Kopplung in den Bereich mit einem geringen Widerstand verzweigt. Demzufolge kann die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms reduziert werden.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Draufsicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt;
    • 2 eine schematische Querschnittsteilansicht entlang einer Linie II-II gemäß 1;
    • 3 eine schematische Querschnittsteilansicht entlang einer Linie III-III gemäß 1;
    • 4 eine schematische Querschnittsteilansicht entlang einer Linie IV-IV gemäß 1;
    • 5 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung entlang einer Linie V-V gemäß 6 schematisch darstellt;
    • 6 eine perspektivische Querschnittsteilansicht, die eine Konfiguration der Siliciumcarbid-Einheit gemäß der Modifikation der ersten Ausführungsform der vorliegenden Erfindung ohne eine Teilkonfiguration auf der Seite einer oberen Oberfläche schematisch darstellt;
    • 7 eine Draufsicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung schematisch darstellt;
    • 8 eine schematische Querschnittsteilansicht entlang einer Linie VIII-VIII gemäß 7;
    • 9 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist;
    • 10 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer vierten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist;
    • 11 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer fünften Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 12 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer sechsten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 13 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer Modifikation der sechsten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist;
    • 14 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer siebten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 15 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer achten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 16 eine Querschnittsteilansicht entlang einer Linie XVI-XVI gemäß 15;
    • 17 eine Teildraufsicht, die eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer neunten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 18 eine Querschnittsteilansicht entlang einer Linie XVIII-XVIII gemäß 17;
    • 19 eine Teildraufsicht, die eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer Modifikation der neunten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 20 eine Teildraufsicht, die eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer zehnten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass gleiche oder äquivalente Bereiche in den folgenden Zeichnungen mit den gleichen Bezugszeichen bezeichnet werden und eine Beschreibung derselben nicht wiederholt wird.
  • Erste Ausführungsform
  • Konfiguration
  • 1 ist eine Draufsicht, die eine Konfiguration eines MOSFET 701 (Siliciumcarbid-Halbleitereinheit) gemäß einer ersten Ausführungsform schematisch darstellt. Der MOSFET 701 weist einen Element-Bereich RE, der auf einem Substrat 11 (Siliciumcarbid-Halbleitersubstrat) angeordnet ist, sowie einen Nicht-Element-Bereich RN auf, der außerhalb des Element-Bereichs RE angeordnet ist. Bei dem MOSFET 701 ist eine Gate-Kontaktstellen-Elektrode 14, die mit dem Außenbereich verbunden ist und der eine Gate-Spannung aus dem Außenbereich zugeführt wird, in dem Nicht-Element-Bereich RN angeordnet.
  • Ein Draht, der aus einem Metall besteht, wie beispielsweise Aluminium, wird durch Ultraschall-Verbinden oder dergleichen mit der Gate-Kontaktstellen-Elektrode 14 verbunden. Der Nicht-Element-Bereich RN kann einen Anschlussbereich des MOSFET 701 aufweisen. Der Element-Bereich RE weist einen Bereich auf, in dem durch Gate-Elektroden gesteuerte Kanäle angeordnet ist, und es handelt sich typischerweise um einen Bereich, in dem eine MOSFET-Zelle angeordnet ist, die faktisch als ein MOSFET fungiert.
  • 2 und 3 stellen unterschiedliche Teilquerschnitte in dem Element-Bereich RE entlang einer Linie II-II bzw. einer Linie III-III gemäß 1 schematisch dar. 4 stellt einen Teilquerschnitt in dem Nicht-Element-Bereich RN entlang einer Linie IV-IV gemäß 1 schematisch dar. Es ist anzumerken, dass in diesen Querschnittsdarstellungen und weiteren Querschnittsdarstellungen, die später noch zu beschreiben sind, die Bereiche, die einen p-Typ (einen zweiten Leitfähigkeitstyp) aufweisen, punktiert sind.
  • In dem Element-Bereich RE und dem Nicht-Element-Bereich RN weist der MOSFET 701 eine Drift-Schicht 10 auf, die einen n-Typ (einen ersten Leitfähigkeitstyp) aufweist und auf dem Substrat 11 angeordnet ist. Ferner weist der MOSFET 701 in dem Element-Bereich RE einen ersten Graben 12, dessen Bodenfläche bis zu der Drift-Schicht 10 reicht, sowie eine Gate-Elektrode 1 auf, die durch eine Gate-Isolierschicht 2 in dem ersten Graben angeordnet ist und mit der Gate-Kontaktstellen-Elektrode 14 elektrisch verbunden ist.
  • Ferner weist der MOSFET 701 in dem Nicht-Element-Bereich RN Folgendes auf: zumindest einen zweiten Graben 112, dessen Bodenfläche bis zu der Drift-Schicht reicht, zumindest einen zweiten Relaxationsbereich 103, der einen p-Typ (einen zweiten Leitfähigkeitstyp) aufweist und unterhalb des zweiten Grabens 112 angeordnet ist, eine Isolierschicht 102 an der inneren Oberfläche, die auf einer seitlichen Oberfläche und auf der Bodenfläche des zweiten Grabens 112 angeordnet ist, sowie einen Bereich 101 mit einem geringen Widerstand, der durch die Isolierschicht 102 an der inneren Oberfläche in dem zweiten Graben 112 angeordnet ist und von der Gate-Kontaktstellen-Elektrode 14 elektrisch isoliert ist. Auf dem Substrat 11 ist eine epitaxiale Schicht 30 (Siliciumcarbid-Halbleiter-schicht) angeordnet.
  • Die epitaxiale Schicht 30 weist Folgendes auf: eine Drift-Schicht 10, einen Basis-Bereich 7, einen Source-Bereich 8, einen Bereich 6 mit einer hohen Konzentration, einen ersten Relaxationsbereich 3, einen zweiten Relaxationsbereich 103 sowie einen Verbindungsbereich 9. In der epitaxialen Schicht 30 sind der erste Graben 12 (2 und 3) und der zweite Graben (4) angeordnet. Ferner weist der MOSFET 701 eine Source-Kontaktstellen-Elektrode 4, eine Drain-Elektrode 104, eine Zwischenisolierschicht 5 sowie einen Bereich 101 mit einem geringen Widerstand auf.
  • Das Substrat 11 erstreckt sich über den Element-Bereich RE und den Nicht-Element-Bereich RN hinweg. Das Substrat 11 weist einen n-Typ auf (einen ersten Leitfähigkeitstyp). Die epitaxiale Schicht 30 wird durch epitaxiales Aufwachsen auf dem Substrat 11 angeordnet und erstreckt sich über den Element-Bereich RE und den Nicht-Element-Bereich RN hinweg.
  • Die Drift-Schicht 10 ist so auf dem Substrat 11 angeordnet, dass sie sich über den Element-Bereich RE und den Nicht-Element-Bereich RN hinweg erstreckt. Die Drift-Schicht 10 besteht aus Siliciumcarbid. Die Drift-Schicht 10 weist den n-Typ auf und weist eine Donator-Konzentration von 1 × 1014 cm-3 bis 1 × 1017 cm-3 auf. Es ist bevorzugt, dass die Donator-Konzentration der Drift-Schicht 10 geringer als die Donator-Konzentration des Substrats 11 ist.
  • Der Basis-Bereich 7 ist in dem Element-Bereich RE angeordnet und ist auf der Drift-Schicht 10 angeordnet. Der Basis-Bereich 7 weist einen p-Typ auf (einen zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet) und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des Basis-Bereichs 7 nicht gleichmäßig sein müssen. Der Source-Bereich 8 ist in dem Element-Bereich RE angeordnet und ist auf dem Basis-Bereich 7 angeordnet.
  • Der Source-Bereich 8 weist den n-Typ auf, weist eine Donator-Konzentration auf, die höher als die Donator-Konzentration der Drift-Schicht 10 ist, und weist insbesondere eine Donator-Konzentration von 1 × 1018 cm-3 bis 1 × 1020 cm-3 auf. Der Bereich 6 mit einer hohen Konzentration ist in dem Element-Bereich RE angeordnet, durchdringt den Source-Bereich 8 und reicht bis zu dem Basis-Bereich 7. Der Bereich 6 mit einer hohen Konzentration weist den p-Typ auf, weist eine Akzeptor-Konzentration auf, die höher als die Akzeptor-Konzentration des Basis-Bereichs 7 ist, und weist insbesondere eine Akzeptor-Konzentration von 1 × 1019 cm-3 bis 1 × 1021 cm-3 auf.
  • Wie in 2 dargestellt, ist bei der vorliegenden Ausführungsform eine Mehrzahl von ersten Gräben 12 mit Abständen in dem Element-Bereich RE angeordnet. Es ist anzumerken, dass die Mehrzahl von ersten Gräben 12 wie jene in 2 dargestellten in einem bestimmten Querschnitt in dem Ebenen-Layout miteinander verbunden sein können. Der erste Graben 12 weist eine seitliche Oberfläche und eine Bodenfläche auf. Die seitliche Oberfläche des ersten Grabens 12 durchdringt den Source-Bereich 8 und den Basis-Bereich 7. Die seitliche Oberfläche des ersten Grabens 12 reicht in dem Querschnitt gemäß 2 bis zu der Drift-Schicht 10.
  • Auf diese Weise werden in dem Querschnitt gemäß 2 Kanäle des MOSFET konfiguriert. Der erste Relaxationsbereich 3 ist unterhalb des ersten Grabens 12 angeordnet und befindet sich in Kontakt mit der Drift-Schicht 10. Typischerweise befindet sich der erste Relaxationsbereich 3 in Kontakt mit der Bodenfläche des ersten Grabens 12. Der erste Relaxationsbereich 3 weist den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des ersten Relaxationsbereichs 3 nicht gleichmäßig sein müssen.
  • Die Gate-Isolierschicht 2 ist auf der seitlichen Oberfläche und auf der Bodenfläche des ersten Grabens 12 angeordnet. Die Dicke (die horizontale Abmessung gemäß 2 und 3) der Gate-Isolierschicht 2 auf der seitlichen Oberfläche des ersten Grabens 12 ist zum Beispiel gleich 10 nm oder größer und gleich 300 nm oder geringer.
  • Die Dicke (die vertikale Abmessung gemäß 2 und 3) der Gate-Isolierschicht 2 auf der Bodenfläche des ersten Grabens 12 ist zum Beispiel gleich 10 nm oder größer und gleich 300 nm oder geringer. Die Gate-Isolierschicht 2 besteht hauptsächlich zum Beispiel aus Siliciumdioxid. Zumindest ein Bereich der Gate-Elektrode 1 ist durch die Gate-Isolierschicht 2 in dem ersten Graben 12 angeordnet.
  • Die Source-Kontaktstellen-Elektrode 4 ist mittels eines ohmschen Übergangs oder eines Schottky-Übergangs mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, befindet sich die Source-Kontaktstellen-Elektrode 4 in Kontakt mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration. Es ist anzumerken, dass ein Bereich der Source-Kontaktstellen-Elektrode 4, um mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration in Kontakt zu kommen, silicidiert sein kann.
  • Mit anderen Worten, es kann die Source-Kontaktstellen-Elektrode 4 eine Silicid-Schicht in Kontakt mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration aufweisen. Die Source-Kontaktstellen-Elektrode 4 ist durch die Zwischenisolierschicht 5 von der Gate-Elektrode 1 getrennt.
  • Die Source-Kontaktstellen-Elektrode 4 ist mit dem ersten Relaxationsbereich 3 elektrisch verbunden. Bei der vorliegenden Ausführungsform ist die Source-Kontaktstellen-Elektrode 4 nur durch einen den p-Typ aufweisenden Halbleiterbereich mit dem ersten Relaxationsbereich 3 verbunden, der den p-Typ aufweist.
  • Wie in 3 dargestellt, ist die Source-Kontaktstellen-Elektrode 4 insbesondere durch den Bereich 6 mit einer hohen Konzentration, den Basis-Bereich 7 sowie den Verbindungsbereich 9 mit dem ersten Relaxationsbereich 3 verbunden. Um eine derartige elektrische Verbindung in einem Bereich zwischen dem Basis-Bereich 7 und der Bodenfläche des ersten Grabens 12 zu erreichen, ist der Verbindungsbereich 9 benachbart zu der seitlichen Oberfläche des ersten Grabens 12 angeordnet.
  • Wie vorstehend beschrieben, weist der Verbindungsbereich 9 den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des Verbindungsbereichs 9 nicht gleichmäßig sein müssen. In dem Ebenen-Layout kann eine Mehrzahl von Verbindungsbereichen 9 getrennt voneinander angeordnet sein.
  • Wenngleich in 3 der Verbindungsbereich 9 auf beiden Seiten des ersten Grabens 12 angeordnet ist, so ist es auch möglich, dass der Verbindungsbereich 9 lediglich auf einer von beiden Seiten angeordnet ist. Ferner können eine Anordnung des einen Verbindungsbereichs 9, der auf der einen Seite des ersten Grabens 12 angeordnet ist, und eine Anordnung des anderen Verbindungsbereichs 9, der auf der anderen Seite des ersten Grabens 12 angeordnet ist, in der longitudinalen Richtung des ersten Grabens 12 unterschiedlich sein.
  • Die Gate-Kontaktstellen-Elektrode 14 ist in dem Nicht-Element-Bereich RN angeordnet und ist mittels eines ohmschen Übergangs oder eines Schottky-Übergangs mit der Gate-Elektrode 1 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Gate-Elektrode 1 zum Beispiel einen Bereich auf, der sich von dem Element-Bereich RE bis zu dem Nicht-Element-Bereich RN erstreckt, und dieser sich erstreckende Bereich befindet sich in Kontakt mit der Gate-Kontaktstellen-Elektrode 14 in dem Nicht-Element-Bereich RN. Auf diese Weise ist ein ohmscher Kontakt oder ein Schottky-Kontakt zwischen der Gate-Kontaktstellen-Elektrode 14 und der Gate-Elektrode 1 angeordnet.
  • In dem Nicht-Element-Bereich RN ist eine obere Oberfläche (eine Oberfläche, in welcher der zweite Graben 112 angeordnet ist) der epitaxialen Schicht 30 durch die Zwischenisolierschicht 5 von der Gate-Kontaktstellen-Elektrode 14 isoliert.
  • Der zweite Graben 112 (4) ist in dem Nicht-Element-Bereich RN angeordnet. Der zweite Graben 112 weist eine seitliche Oberfläche und eine Bodenfläche auf.
  • Bei der vorliegenden Ausführungsform ist es möglich, dass die seitliche Oberfläche des zweiten Grabens 112 nur der Drift-Schicht 10 gegenüberliegt. Der zweite Graben 112 kann eine Tiefe aufweisen, welche die gleiche wie die Tiefe des ersten Grabens 12 ist. Wie in 4 dargestellt, ist bei der vorliegenden Ausführungsform eine Mehrzahl von zweiten Gräben 112 mit Abständen angeordnet.
  • Es ist anzumerken, dass die Mehrzahl von zweiten Gräben 112 wie jene in 4 dargestellten in einem bestimmten Querschnitt in dem Ebenen-Layout miteinander verbunden sein kann. Es ist bevorzugt, dass die Abstände, in denen die zweiten Gräben 112 angeordnet sind, gleich den Abständen oder geringer als jene sind, in denen die ersten Gräben 12 angeordnet sind.
  • Der zweite Relaxationsbereich 103 ist unterhalb des zweiten Grabens 112 angeordnet und befindet sich in Kontakt mit der Drift-Schicht 10. Typischerweise befindet sich der zweite Relaxationsbereich 103 in Kontakt mit der Bodenfläche des zweiten Grabens 112. Der zweite Relaxationsbereich 103 weist den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des zweiten Relaxationsbereichs 103 nicht gleichmäßig sein müssen. Der zweite Relaxationsbereich 103 kann auch eine Akzeptor-Konzentration aufweisen, welche die gleiche wie die Akzeptor-Konzentration des ersten Relaxationsbereichs 3 ist.
  • Es ist anzumerken, dass es bevorzugt ist, dass der zweite Relaxationsbereich 103 bei der vorliegenden Ausführungsform mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden ist, der zweite Relaxationsbereich 103 kann jedoch von der Source-Kontaktstellen-Elektrode 4 auch isoliert sein. Ferner ist es bevorzugt, dass der zweite Relaxationsbereich 103 mit dem ersten Relaxationsbereich 3 elektrisch verbunden ist, der zweite Relaxationsbereich 103 kann jedoch von dem ersten Relaxationsbereich 3 auch isoliert sein. Ferner kann der zweite Relaxationsbereich 103 mit dem ersten Relaxationsbereich 3 direkt verbunden sein.
  • Die Isolierschicht 102 an der inneren Oberfläche ist auf der seitlichen Oberfläche und auf der Bodenfläche des zweiten Grabens 112 angeordnet. Die Dicke (die horizontale Abmessung gemäß 4) der Isolierschicht 102 an der inneren Oberfläche auf der seitlichen Oberfläche des zweiten Grabens 112 ist zum Beispiel gleich 10 nm oder größer und gleich 300 nm oder geringer. Die Dicke (die vertikale Abmessung gemäß 4) der Isolierschicht 102 an der inneren Oberfläche auf der Bodenfläche des zweiten Grabens 112 ist zum Beispiel gleich 10 nm oder größer und gleich 300 nm oder geringer. Die Isolierschicht 102 an der inneren Oberfläche besteht hauptsächlich zum Beispiel aus Siliciumdioxid.
  • Das Material der Isolierschicht 102 an der inneren Oberfläche kann das gleiche Material wie jenes der Gate-Isolierschicht 2 sein (2: erste Ausführungsform). Ferner kann die Dicke der Isolierschicht 102 an der inneren Oberfläche, die auf der seitlichen Oberfläche des zweiten Grabens 112 angeordnet ist, die gleiche wie die Dicke der Gate-Isolierschicht 2 sein, die auf der seitlichen Oberfläche des ersten Grabens 12 angeordnet ist. Ferner kann die Dicke der Isolierschicht 102 an der inneren Oberfläche auf der Bodenfläche des zweiten Grabens 112 die gleiche wie die Dicke der Gate-Isolierschicht 2 auf der Bodenfläche des ersten Grabens 12 sein.
  • Zumindest ein Bereich des Bereichs 101 mit einem geringen Widerstand ist durch die Isolierschicht 102 an der inneren Oberfläche in dem zweiten Graben 112 angeordnet. Der Bereich 101 mit einem geringen Widerstand besteht aus einem Metall oder einem dotierten Halbleiter. Mit anderen Worten, es besteht der Bereich 101 mit einem geringen Widerstand aus einem Leiter. Dementsprechend kann der Bereich 101 mit einem geringen Widerstand einen geringen spezifischen elektrischen Widerstand aufweisen. Bei einem Material des Bereichs 101 mit einem geringen Widerstand kann es sich um das gleiche Material wie jenes der Gate-Elektrode 1 handeln (2: erste Ausführungsform). Der Bereich 101 mit einem geringen Widerstand ist durch die Zwischenisolierschicht 5 von der Gate-Kontaktstellen-Elektrode 14 elektrisch isoliert.
  • Es ist anzumerken, dass es bevorzugt ist, dass der Bereich 101 mit einem geringen Widerstand bei der vorliegenden Ausführungsform mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden ist, der Bereich 101 mit einem geringen Widerstand kann jedoch von der Source-Kontaktstellen-Elektrode 4 auch isoliert sein. Im letzteren Fall kann ein Floating-Potential als Potential des Bereichs 101 mit einem geringen Widerstand eingesetzt werden, indem der Bereich 101 mit einem geringen Widerstand so angeordnet wird, dass er nicht mit anderen Elementen verbunden ist.
  • Die Drain-Elektrode 104 ist auf einer Oberfläche (einer unteren Oberfläche gemäß 2 bis 4) des Substrats 11 angeordnet, die einer Oberfläche gegenüberliegt, auf der die Drift-Schicht 10 angeordnet ist. Auf diese Weise ist die Drain-Elektrode 104 durch das Substrat 11, das den n-Typ aufweist, mit der den n-Typ aufweisenden Drift-Schicht 10 elektrisch verbunden.
  • Insbesondere ist zwischen der Drain-Elektrode 104 und der Drift-Schicht 10 zumindest eine Grenzschicht (bei der vorliegenden Ausführungsform sind es zwei Grenz-schichten) angeordnet, die einen ohmschen Übergang bildet, oder eine Grenz-schicht angeordnet, die einen Schottky-Übergang bildet. Es ist anzumerken, dass der Übergangsbereich zwischen der Drain-Elektrode 104 und der Drift-Schicht 10 ein Silicid aufweisen kann.
  • Es ist anzumerken, dass es sich bei dem ersten Leitfähigkeitstyp bei der vorliegenden Ausführungsform um einen n-Typ und bei dem zweiten Leitfähigkeitstyp um einen p-Typ handelt. Bei einer Modifikation können diese Leitfähigkeitstypen jedoch auch umgekehrt sein. In einem derartigen Fall sind die bei der vorstehenden Beschreibung in Bezug auf Störstellenkonzentrationen verwendeten Begriffe „Donator-Konzentration“ und „Akzeptor-Konzentration“ auszutauschen. Ferner ist das in 1 dargestellte Ebenen-Layout lediglich illustrativ, und für den Nicht-Element-Bereich RN kann in dem Ebenen-Layout irgendeine beliebige Anordnung eingesetzt werden.
  • Effekte
  • Gemäß der vorliegenden Ausführungsform bildet sich infolge der Anordnung des Bereichs 101 mit einem geringen Widerstand durch die Isolierschicht 102 an der inneren Oberfläche in dem zweiten Graben 112 eine Kapazität aus. Die Isolierschicht 102 an der inneren Oberfläche in dem zweiten Graben 112 kann so gebildet werden, dass sie eine geringe Dicke aufweist, wobei ihre Isolationszuverlässigkeit aufrechterhalten wird. Auf diese Weise kann die Kapazität pro Flächeneinheit erhöht werden.
  • Demzufolge kann bewirkt werden, dass sich zum Zeitpunkt eines Schaltens des MOSFET 701 mit einer hohen Geschwindigkeit ein Verschiebungsstrom, der durch den zweiten Relaxationsbereich 103 unterhalb des zweiten Grabens 112 fließt, durch eine ausreichende kapazitive Kopplung ausreichend in den Bereich 101 mit einem geringen Widerstand verzweigt. Dadurch wird der effektive Flächenwiderstand für den Verschiebungsstrom reduziert. Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, reduziert.
  • Unter dem vorstehenden Blickwinkel ist es bevorzugt, dass die Kapazität hoch ist, die sich durch die Isolierschicht 102 an der inneren Oberfläche ausbildet. Dementsprechend ist es bevorzugt, dass die Dicke der Isolierschicht 102 an der inneren Oberfläche so gering wie möglich ist, ohne an Zuverlässigkeit zu verlieren. Wenn die Isolierschicht 102 an der inneren Oberfläche in dem gleichen Prozess wie die Gate-Isolierschicht 2 gebildet wird, kann die Isolierschicht 102 an der inneren Oberfläche gebildet werden, die eine hohe Zuverlässigkeit und eine geringe Dicke aufweist.
  • Ferner kann ein gemeinsames Nutzen des gleichen Prozesses die Herstellungskosten reduzieren. In einem derartigen Fall wird die Dicke der Isolierschicht 102 an der inneren Oberfläche mit im Wesentlichen der gleichen Dicke wie jener der Gate-Isolierschicht 2 gebildet.
  • Um die durch die Isolierschicht 102 an der inneren Oberfläche gebildete Kapazität zu erhöhen, ist es ferner bevorzugt, dass die absolute Dielektrizitätskonstante der Isolierschicht 102 an der inneren Oberfläche hoch ist. Dazu kann ein Material mit einer absoluten Dielektrizitätskonstanten, die höher als die absolute Dielektrizitätskonstante von Siliciumdioxid ist, als ein Material für die Isolierschicht 102 an der inneren Oberfläche gewählt werden. Ferner kann ein Material mit einer absoluten Dielektrizitätskonstanten, die höher als die absolute Dielektrizitätskonstante des Materials für die Gate-Isolierschicht 2 ist, als ein Material für die Isolierschicht 102 an der inneren Oberfläche gewählt werden.
  • Modifikation
  • 5 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 701V (Siliciumcarbid-Einheit) gemäß einer Modifikation der ersten Ausführungs-form entlang einer Linie V-V gemäß 6 schematisch darstellt. 6 ist eine perspektivische Querschnittsteilansicht, die eine Konfiguration des MOSFET 701V ohne eine Teilkonfiguration auf der Seite einer oberen Oberfläche schematisch darstellt.
  • Um eine elektrische Verbindung zwischen der Source-Kontaktstellen-Elektrode 4 und dem ersten Relaxationsbereich 3 zu erreichen, verbindet ein Halbleiterbereich vom p-Typ, wie beispielsweise der Verbindungsbereich 9, die Source-Kontaktstellen-Elektrode 4 und den ersten Relaxationsbereich 3 in dem MOSFET 701 miteinander (3). Bei dieser Modifikation (5) befindet sich jedoch die Source-Kontaktstellen-Elektrode 4 in Kontakt mit dem ersten Relaxationsbereich 3. Infolge dieses Kontakts ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem ersten Relaxationsbereich 3 angeordnet.
  • Dieser Kontakt wird durch eine Konfiguration erreicht, bei der ein Kontakt 15, der sich in der Zwischenisolierschicht 5 erstreckt, so in der Source-Kontaktstellen-Elektrode 4 angeordnet ist, dass er bis zu dem ersten Relaxationsbereich 3 reicht. Der Kontakt 15 kann in einem Graben angeordnet sein, der in der epitaxialen Schicht 30 angeordnet ist. Der Graben kann in dem Elementbereich RE angeordnet sein und kann mit dem ersten Graben 12 integriert sein, wie in der Figur.
  • Es ist anzumerken, dass in dem in 5 dargestellten Querschnitt eine Mehrzahl von ersten Relaxationsbereichen 3 voneinander getrennt ist, diese in dem Ebenen-Layout jedoch miteinander verbunden sind.
  • Zweite Ausführungsform
  • 7 ist eine Draufsicht, die eine Konfiguration eines MOSFET 702 (Siliciumcarbid-Halbleitereinheit) gemäß einer zweiten Ausführungsform schematisch darstellt. In der Draufsicht weist der MOSFET 702 einen Kontaktbereich RC zwischen dem Elementbereich RE und dem Nicht-Element-Bereich RN auf.
  • 8 ist eine schematische Querschnittsteilansicht entlang einer Linie VIII-VIII gemäß 7. In dem Kontaktbereich RC sind eine Drift-Schicht 10, die den n-Typ (den ersten Leitfähigkeitstyp) aufweist und auf dem Substrat 11 angeordnet ist, ein dritter Graben 212, dessen Bodenfläche bis zu der Drift-Schicht 10 reicht, sowie ein dritter Relaxationsbereich 203 angeordnet.
  • Bei der vorliegenden Ausführungs-form ist der dritte Graben 212 in der epitaxialen Schicht 30 zumindest in einem Bereich des Kontaktbereichs RC angeordnet. Der dritte Graben 212 weist eine seitliche Oberfläche und eine Bodenfläche auf. Der dritte Graben 212 kann eine Tiefe aufweisen, welche die gleiche wie die Tiefe des ersten Grabens 12 ist.
  • Der MOSFET 702 weist einen dritten Relaxationsbereich 203 auf, der in dem Kontaktbereich RC angeordnet ist. Insbesondere ist der dritte Relaxationsbereich 203 unterhalb des dritten Grabens 212 angeordnet und befindet sich in Kontakt mit der Drift-Schicht 10. Typischerweise befindet sich der dritte Relaxationsbereich 203 in Kontakt mit der Bodenfläche des dritten Grabens 212. Der dritte Relaxationsbereich 203 weist den p-Typ auf. Der dritte Relaxationsbereich 203 kann eine Akzeptor-Konzentration aufweisen, welche die gleiche wie die Akzeptor-Konzentration des ersten Relaxationsbereichs 3 ist.
  • Der dritte Relaxationsbereich 203 ist mit dem zweiten Relaxationsbereich 103 elektrisch verbunden. Insbesondere ist der dritte Relaxationsbereich 203 in dem Querschnitt gemäß 8 von dem zweiten Relaxationsbereich 103 getrennt, ist jedoch in dem Ebenen-Layout mit dem zweiten Relaxationsbereich 103 verbunden. Es ist anzumerken, dass es bevorzugt ist, dass der dritte Relaxationsbereich 203 in dem Ebenen-Layout mit dem ersten Relaxationsbereich 3 verbunden ist, der dritte Relaxationsbereich 203 muss jedoch nicht mit dem ersten Relaxationsbereich 3 verbunden sein.
  • Der dritte Relaxationsbereich 203 ist mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Source-Kontaktstellen-Elektrode 4 in dem dritten Graben 212 typischerweise einen Kontakt 215 auf, der sich in der Zwischenisolierschicht 5 erstreckt und bis zu dem dritten Relaxationsbereich 203 reicht. Befindet sich der Kontakt 215 in Kontakt mit dem dritten Relaxationsbereich 203, sind die Source-Kontaktstellen-Elektrode 4 und der dritte Relaxationsbereich 203 mittels eines ohmschen Übergangs oder eines Schottky-Übergangs verbunden. Es ist anzumerken, dass die Source-Kontaktstellen-Elektrode 4 in dem Übergangsbereich zwischen der Source-Kontaktstellen-Elektrode 4 und dem dritten Relaxationsbereich 203 ein Silicid aufweisen kann.
  • Die vorstehende Konfiguration ermöglicht eine elektrische Verbindung des zweiten Relaxationsbereichs 103 mit der Source-Kontaktstellen-Elektrode 4. Insbesondere ist der zweite Relaxationsbereich 103, der den p-Typ aufweist, nur durch den dritten Relaxationsbereich 203, der den p-Typ aufweist, mit der Source-Kontaktstellen-Elektrode 4 verbunden.
  • Es ist anzumerken, dass ein Bereich der Gate-Elektrode 1 und ein Bereich der Gate-Kontaktstellen-Elektrode 14 in dem dritten Graben 212 in Kontakt miteinander angeordnet sein können. Auf diese Weise wird eine elektrische Verbindung zwischen der Gate-Elektrode 1 und der Gate-Kontaktstellen-Elektrode 14 erreicht.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der zweite Relaxationsbereich 103 durch den dritten Relaxationsbereich 203 mit der Source-Kontaktstellen-Elektrode 4 verbunden. Auf diese Weise kann bewirkt werden, dass ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 fließt, ausreichend zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließt. Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms weiter reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls weiter reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, sicherer reduziert.
  • Es ist anzumerken, dass das in 7 dargestellte Ebenen-Layout lediglich illustrativ ist und in dem Ebenen-Layout irgendeine beliebige Anordnung für den Nicht-Element-Bereich RN eingesetzt werden kann. Ferner ist die Konfiguration für ein Erreichen einer elektrischen Verbindung zwischen der Source-Kontaktstellen-Elektrode 4 und dem zweiten Relaxationsbereich 103 nicht auf die in 8 dargestellte Konfiguration beschränkt, und diese können sich zum Beispiel in Kontakt miteinander befinden.
  • Dritte Ausführungsform
  • 9 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 703 (Siliciumcarbid-Halbleitereinheit) gemäß einer dritten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. In der Draufsicht (siehe 7) weist der MOSFET 703 zwischen dem Elementbereich RE und dem Nicht-Element-Bereich RN einen Kontaktbereich RC auf, in dem ein Bereich des Bereichs 101 mit einem geringen Widerstand (9) angeordnet ist. Bei der Konfiguration gemäß 9 weist der Bereich 101 mit einem geringen Widerstand einen Bereich auf, der in dem dritten Graben 212 angeordnet ist, der in dem Kontaktbereich RC angeordnet ist, und dieser Bereich ist mit einem Bereich des Bereichs 101 mit einem geringen Widerstand verbunden, der in dem zweiten Graben 112 angeordnet ist.
  • In dem Kontaktbereich RC sind der Bereich 101 mit einem geringen Widerstand und die Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Source-Kontaktstellen-Elektrode 4 typischerweise in dem Kontaktbereich RC einen Kontakt 216 auf, der sich in der Zwischenisolierschicht 5 erstreckt und bis zu dem Bereich 101 mit einem geringen Widerstand reicht. Befindet sich der Kontakt 216 in Kontakt mit dem Bereich 101 mit einem geringen Widerstand, ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem Bereich 101 mit einem geringen Widerstand angeordnet. Auf diese Weise sind der Bereich 101 mit einem geringen Widerstand und die Source-Kontaktstellen-Elektrode 4 in dem Kontaktbereich RC elektrisch verbunden.
  • Es ist anzumerken, dass der Kontakt 215 (8: zweite Ausführungsform) bei der vorliegenden Ausführungsform nicht angeordnet ist. Es ist anzumerken, dass der dritte Relaxationsbereich 203 ähnlich wie bei der zweiten Ausführungsform mit dem zweiten Relaxationsbereich 103 elektrisch verbunden ist. Insbesondere ist der dritte Relaxationsbereich 203 in dem Querschnitt gemäß 9 getrennt von dem zweiten Relaxationsbereich 103, ist jedoch in dem Ebenen-Layout mit dem zweiten Relaxationsbereich 103 verbunden.
  • Es ist anzumerken, dass es bevorzugt ist, dass der dritte Relaxationsbereich 203 in dem Ebenen-Layout mit dem ersten Relaxationsbereich 3 verbunden ist, der dritte Relaxationsbereich 203 muss jedoch nicht mit dem ersten Relaxationsbereich 3 verbunden sein.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten oder zweiten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der Bereich 101 mit einem geringen Widerstand mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Wenn ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 fließt, durch eine kapazitive Kopplung der Isolierschicht 102 an der inneren Oberfläche in dem Bereich 101 mit einem geringen Widerstand fließt, kann auf diese Weise bewirkt werden, dass der Strom ausreichend zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließt.
  • Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms weiter reduziert. Demzufolge wird die Höhe einer Spannung zwischen dem Potential des zweiten Relaxationsbereichs 103 und dem Gate-Potential aufgrund des Potentialabfalls weiter reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, sicherer reduziert.
  • Vierte Ausführungsform
  • 10 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 704 (Siliciumcarbid-Halbleitereinheit) gemäß einer vierten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. Ähnlich wie bei dem MOSFET 703 (8: dritte Ausführungs-form) ist bei dem MOSFET 704 ein Bereich des Bereichs 101 mit einem geringen Widerstand in dem Kontaktbereich RC angeordnet.
  • Befindet sich der Kontakt 216 in Kontakt mit dem Bereich 101 mit einem geringen Widerstand in dem Kontaktbereich RC, ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem Bereich 101 mit einem geringen Widerstand angeordnet. Ferner sind der Bereich 101 mit einem geringen Widerstand und die Source-Kontaktstellen-Elektrode 4 bei dem MOSFET 704 (10) durch den Kontakt 215 in dem Kontaktbereich RC elektrisch verbunden. Wie vorstehend beschrieben, sind bei dem MOSFET 704 sowohl der Kontakt 215, der bei der zweiten Ausführungsform beschrieben ist, als auch der Kontakt 216 angeordnet, der bei der dritten Ausführungsform beschrieben ist.
  • Diese Konfiguration ruft Effekte sowohl der zweiten als auch der dritten Ausführungsform hervor. Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen zweiten oder dritten Ausführungsform ist, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Fünfte Ausführungsform
  • 11 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 705 (Siliciumcarbid-Einheit) gemäß einer fünften Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Der MOSFET 705 weist eine Konfiguration auf, bei der ein erster Störstellenbereich 107, der den p-Typ aufweist, zu der Konfiguration der ersten Ausführungsform (4) hinzugefügt ist. Der erste Störstellenbereich 107 ist auf der Drift-Schicht 10 in dem Nicht-Element-Bereich RN angeordnet. Bei der vorliegenden Ausführungsform ist der erste Störstellenbereich 107 auf einer Oberfläche der epitaxialen Schicht 30 angeordnet und ist mit der Zwischenisolierschicht 5 bedeckt.
  • Es ist bevorzugt, dass der erste Störstellenbereich 107 mit der Source-Kontaktstellen-Elektrode 4 verbunden ist, der erste Störstellenbereich 107 muss jedoch nicht mit der Source-Kontaktstellen-Elektrode 4 verbunden sein. Ferner ist es bevorzugt, dass der erste Störstellenbereich 107 mit dem Basis-Bereich 7 verbunden ist, der erste Störstellenbereich 107 muss jedoch nicht mit dem Basis-Bereich 7 verbunden sein. Es ist bevorzugt, dass der erste Störstellenbereich 107 eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 aufweist.
  • Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des ersten Störstellenbereichs 107 nicht gleichmäßig sein müssen. Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten bis vierten Ausführungsform, und somit sind gleiche oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform kann infolge der Anordnung des ersten Störstellenbereichs 107 ein elektrisches Feld, das an der Zwischenisolierschicht 5 und der Isolierschicht 102 an der inneren Oberfläche anliegt, zum Zeitpunkt eines Ausschaltens des MOSFET 705 reduziert werden. Demzufolge kann ein dielektrischer Durchschlag derselben reduziert werden.
  • Ferner fließt zum Zeitpunkt eines Schaltens des MOSFET 705 mit einer hohen Geschwindigkeit ein Verschiebungsstrom, der in dem Bereich 101 mit einem geringen Widerstand und dem zweiten Relaxationsbereich 103 fließt, durch eine kapazitive Kopplung der Isolierschicht 102 an der inneren Oberfläche auch in dem ersten Störstellenbereich 107. Demzufolge wird die Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls reduziert. Demzufolge wird der dielektrische Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, reduziert.
  • Sechste Ausführungsform
  • 12 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 706 (Siliciumcarbid-Halbleitereinheit) gemäß einer sechsten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Der MOSFET 706 weist einen Verbindungsbereich 109 auf. Der Verbindungsbereich 109 ist benachbart zu der seitlichen Oberfläche des zweiten Grabens 112 angeordnet und ist mit dem zweiten Relaxationsbereich 103 und dem ersten Störstellenbereich 107 verbunden.
  • Der Verbindungsbereich 109 weist den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass der MOSFET 706, wie in 12 dargestellt, einen Querschnitt aufweisen kann, in dem der Verbindungsbereich 109 nicht angeordnet ist. Wenngleich der Verbindungsbereich 109 in 12 auf beiden Seiten des zweiten Grabens 112 angeordnet ist, ist es ferner möglich, dass der Verbindungsbereich 109 lediglich auf einer von beiden Seiten desselben angeordnet ist.
  • Ferner können sich eine Anordnung des einen Verbindungsbereichs 109, der auf der einen Seite des zweiten Grabens 112 angeordnet ist, und eine Anordnung des anderen Verbindungs-Bereichs 109, der auf der anderen Seite des zweiten Grabens 112 angeordnet ist, in der longitudinalen Richtung des zweiten Grabens 112 unterscheiden. Die Akzeptor-Konzentration und die Dicke des Verbindungsbereichs 109 müssen nicht gleichmäßig sein.
  • Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen fünften Ausführungsform ist, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Die vorliegende Ausführungsform ruft Effekte ähnlich jenen der fünften Ausführungsform hervor. Ferner fließt zum Zeitpunkt eines Schaltens des MOSFET 706 mit einer hohen Geschwindigkeit ein Verschiebungsstrom, der in dem Bereich 101 mit einem geringen Widerstand und dem zweiten Relaxationsbereich 103 fließt, auch in dem Verbindungsbereich 109.
  • Demzufolge wird die Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 reduziert. Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, reduziert.
  • 13 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 706V (Siliciumcarbid-Einheit) gemäß einer Modifikation der sechsten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. Bei dieser Modifikation wird die vorstehend beschriebene Konfiguration gemäß 12 bei der zweiten Ausführungsform (8) eingesetzt, und es wird ein Verbindungsbereich 109V angeordnet. Der Verbindungsbereich 109V wird auf einer seitlichen Oberfläche des dritten Grabens 212 angeordnet, die dem Nicht-Element-Bereich RN gegenüberliegt. Der Verbindungsbereich 109V verbindet den dritten Relaxationsbereich 203 und den ersten Störstellenbereich 107 miteinander.
  • Der Verbindungsbereich 109V weist den p-Typ auf. Es ist bevorzugt, dass die Akzeptor-Konzentration des Verbindungsbereichs 109V in einen Bereich von 1 × 1014 cm-3 bis 1 × 1018 cm-3 fällt, und die Akzeptor-Konzentration kann die gleiche wie jene des Verbindungsbereichs 109 sein. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des Verbindungsbereichs 109V nicht gleichmäßig sein müssen.
  • Gemäß dieser Modifikation kann ein Verschiebungsstrom, der in dem zweiten Relaxationsbereich 103 fließt, durch den Verbindungsbereich 109, den ersten Störstellenbereich 107 und den Verbindungsbereich 109V in den dritten Relaxationsbereich 203 fließen. Demzufolge kann der Strom in die Source-Kontaktstellen-Elektrode 4 in dem Kontakt 215 in Kontakt mit dem dritten Relaxationsbereich 203 fließen. Demzufolge kann die Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 weiter reduziert werden.
  • Siebte Ausführungsform
  • 14 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 707 (Siliciumcarbid-Einheit) gemäß einer siebten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Der MOSFET 707 weist eine Konfiguration auf, bei der ein zweiter Störstellenbereich 108, der den n-Typ aufweist, zu der Konfiguration der fünften Ausführungsform (11) hinzugefügt ist. Der zweite Störstellenbereich 108 ist auf dem ersten Störstellenbereich 107 angeordnet. Mit anderen Worten, es ist der erste Störstellenbereich 107 auf der Drift-Schicht 10 an einer Position unmittelbar unterhalb des zweiten Störstellenbereichs 108 angeordnet. Es ist bevorzugt, dass der zweite Störstellenbereich 108 eine Donator-Konzentration von 1 × 1018 cm-3 bis 1 × 1020 cm-3 aufweist.
  • Es ist anzumerken, dass die Donator-Konzentration und die Dicke des zweiten Störstellenbereichs 108 nicht gleichmäßig sein müssen. Ferner ist es bevorzugt, dass der zweite Störstellenbereich 108 mit der Source-Kontaktstellen-Elektrode 4 verbunden ist, der zweite Störstellenbereich 108 muss jedoch nicht mit der Source-Kontaktstellen-Elektrode 4 verbunden sein.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen fünften oder sechsten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform kann ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens des MOSFET 707 mit einer hohen Geschwindigkeit in dem Bereich 101 mit einem geringen Widerstand und dem zweiten Relaxationsbereich 103 fließt, durch eine kapazitive Kopplung der Isolierschicht 102 an der inneren Oberfläche in den ersten Störstellenbereich 107 und den zweiten Störstellenbereich 108 fließen.
  • Wenn der zweite Störstellenbereich 108 mit der Source-Kontaktstellen-Elektrode 4 verbunden ist, können Elektronen insbesondere von dem zweiten Störstellenbereich 108 in die Source-Kontaktstellen-Elektrode 4 fließen. Auch wenn der zweite Störstellenbereich 108 nicht mit der Source-Kontaktstellen-Elektrode 4 verbunden ist, können Elektronen ferner durch den zweiten Störstellenbereich 108 und den ersten Störstellenbereich 107 in dieser Reihenfolge fließen und in die Source-Kontaktstellen-Elektrode 4 fließen.
  • Demzufolge kann die Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 weiter reduziert werden. Demzufolge wird die Höhe einer Spannung zwischen dem Potential des zweiten Relaxationsbereichs 103 und dem Gate-Potential aufgrund des Potentialabfalls weiter reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, sicherer reduziert.
  • Achte Ausführungsform
  • 15 ist eine Teildraufsicht, die eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 708 (Siliciumcarbid-Einheit) gemäß einer achten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. 16 ist eine Querschnittsteilansicht entlang einer Linie XVI-XVI gemäß 15.
  • Bei der vorliegenden Ausführungsform ist eine Mehrzahl von zweiten Gräben 112 mit Abständen angeordnet. Insbesondere erstreckt sich in 15 jeder derselben in der vertikalen Richtung, und in der horizontalen Richtung sind sie mit Abständen voneinander getrennt. Der zweite Relaxationsbereich 103 ist unterhalb des zweiten Grabens 112 angeordnet, und er ist insbesondere auf der Bodenfläche desselben angeordnet. Auf diese Weise ist die Mehrzahl von zweiten Relaxationsbereichen 103 so angeordnet, dass sie voneinander getrennt sind.
  • In 15 erstreckt sich jeder derselben in der vertikalen Richtung, und in der horizontalen Richtung sind sie durch die Drift-Schicht 10 voneinander getrennt. Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten bis siebten Ausführungsform ist, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform, wie in 15 dargestellt, kann als Ebenen-Layout des nicht-Element-Bereichs RN ein einfaches Ebenen-Layout verwendet werden. Insbesondere kann ein Linien-und-Zwischenraum-Ebenen-Layout verwendet werden, das ein Feld in einer Richtung aufweist (der horizontalen Richtung in 15). Dadurch wird eine Verbesserung der Zuverlässigkeit des MOSFET ermöglicht.
  • Neunte Ausführungsform
  • 17 ist eine Teildraufsicht, die eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 709 (Siliciumcarbid-Einheit) gemäß einer neunten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. 18 ist eine Querschnittsteilansicht entlang einer Linie XVIII-XVIII gemäß 17.
  • Bei dem MOSFET 709 weist der zweite Relaxationsbereich 103 eine Mehrzahl von sich erstreckenden Relaxationsbereichen 103X und zumindest einen Verbindungs-Relaxationsbereich 103Y auf. Die Mehrzahl von sich erstreckenden Relaxationsbereichen 103X ist getrennt voneinander, und jeder derselben erstreckt sich in einer Richtung (der vertikalen Richtung in der Figur). Der Verbindungs-Relaxationsbereich 103Y verbindet benachbarte der Mehrzahl von sich erstreckenden Relaxationsbereichen 103X miteinander. Bei dem MOSFET 709 ist der Verbindungs-Relaxationsbereich 103Y in sämtlichen von benachbarten Paaren von den sich erstreckenden Relaxationsbereichen 103X angeordnet.
  • 19 ist eine Teildraufsicht auf eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 709V (Siliciumcarbid-Einheit) gemäß einer Modifikation der neunten Ausführungsform in dem Nicht-Element-Bereich RN bei einer Betrachtung unter einem Blickwinkel ähnlich jenem gemäß 17. Bei dem MOSFET 709V ist der Verbindungs-Relaxationsbereich 103Y nur in zumindest einem Bereich von benachbarten Paaren von den sich erstreckenden Relaxationsbereichen 103X angeordnet.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen achten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der Verbindungs-Relaxationsbereich 103Y in dem zweiten Relaxationsbereich 103 angeordnet. Dadurch wird die Ungleichmäßigkeit der Verteilung eines Verschiebungsstroms reduziert, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem Bereich 101 mit einem geringen Widerstand und dem zweiten Relaxationsbereich 103 in dem Nicht-Element-Bereich RN fließt.
  • Demzufolge wird die Ungleichmäßigkeit der Verteilung der Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 reduziert. Demzufolge wird eine lokale Erhöhung einer Spannung zwischen dem zweiten Relaxationsbereich 103 und der Gate-Kontaktstellen-Elektrode 14 aufgrund des Potentialabfalls reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und der Gate-Kontaktstellen-Elektrode 14 sicherer reduziert.
  • Zehnte Ausführungsform
  • 20 ist eine Teildraufsicht, die eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 710 (Siliciumcarbid-Einheit) gemäß einer zehnten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Bei der vorliegenden Ausführungsform weist jeder der sich erstreckenden Relaxationsbereiche 103X eine Mehrzahl von Bereichen auf, die in ihrer Ausdehnungsrichtung (der vertikalen Richtung in der Figur) voneinander getrennt sind. Mit anderen Worten, es erstreckt sich jeder der sich erstreckenden Relaxationsbereiche 103X nicht kontinuierlich, sondern erstreckt sich diskret.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen neunten Ausführungsform (19), und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Die vorliegende Ausführungsform ruft außerdem infolge der Anordnung des Verbindungs-Relaxationsbereichs 103Y Effekte ähnlich jenen der neunten Ausführungsform hervor.
  • Es ist anzumerken, dass jede der Ausführungsformen bei der vorliegenden Erfindung frei mit einer anderen kombiniert werden kann und jede der Ausführungsformen modifiziert werden kann oder dabei Merkmale weggelassen werden können, soweit innerhalb des Umfangs der Erfindung angemessen. Obwohl die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in sämtlichen Aspekten illustrativ und nicht restriktiv. Daher versteht es sich, dass zahlreiche nicht dargestellte Modifikationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • RC
    Kontaktbereich
    RE
    Element-Bereich
    RN
    Nicht-Element-Bereich
    1
    Gate-Elektrode
    2
    Gate-Isolierschicht
    3
    erster Relaxationsbereich
    4
    Source-Kontaktstellen-Elektrode
    5
    Zwischenisolierschicht
    6
    Bereich mit einer hohen Konzentration
    7
    Basis-Bereich
    8
    Source-Bereich
    109
    Verbindungsbereich
    10
    Drift-Schicht
    11
    Substrat (Siliciumcarbid-Halbleitersubstrat)
    12
    erster Graben
    14
    Gate-Kontaktstellen-Elektrode
    30
    epitaxiale Schicht
    101
    Bereich mit einem geringen Widerstand
    102
    Isolierschicht an der inneren Oberfläche
    103
    zweiter Relaxationsbereich
    104
    Drain-Elektrode
    107
    erster Störstellenbereich
    108
    zweiter Störstellenbereich
    112
    zweiter Graben
    203
    dritter Relaxationsbereich
    212
    dritter Graben
    701 bis 710, 701V, 706V, 709V
    MOSFET (Siliciumcarbid-Halbleitereinheit)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2010/098294 A1 [0003, 0015]
    • JP 2004273647 A [0003, 0016]
    • WO 2012/077617 [0004]
    • WO 2010/098294 [0016, 0017]
    • WO 2012/077617 A1 [0016]

Claims (13)

  1. Siliciumcarbid-Halbleitereinheit (701 bis 710, 701V, 706V, 709V), die einen Element-Bereich (RE), der auf einem Siliciumcarbid-Halbleitersubstrat (11) angeordnet ist, und einen Nicht-Element-Bereich (RN) aufweist, der außerhalb des Element-Bereichs (RE) angeordnet ist, wobei eine Gate-Kontaktstellen-Elektrode (14), die mit dem Außenbereich verbunden ist und der eine Gate-Spannung aus dem Außenbereich zugeführt wird, in dem Nicht-Element-Bereich (RN) angeordnet ist, wobei die Siliciumcarbid-Halbleitereinheit (701 bis 710, 701V, 706V, 709V) in dem Element-Bereich (RE) und dem Nicht-Element-Bereich (RN) eine Drift-Schicht (10) aufweist, die einen ersten Leitfähigkeitstyp aufweist und auf dem Siliciumcarbid-Halbleitersubstrat (11) angeordnet ist, und ferner in dem Element-Bereich (RE) Folgendes aufweist: - einen ersten Graben (12), dessen Bodenfläche bis zu der Drift-Schicht (10) reicht; und - eine Gate-Elektrode (1), die durch eine Gate-Isolierschicht (2) in dem ersten Graben (12) angeordnet ist und mit der Gate-Kontaktstellen-Elektrode (14) elektrisch verbunden ist, und ferner in dem Nicht-Element-Bereich (RN) Folgendes aufweist: - zumindest einen zweiten Graben (112), dessen Bodenfläche bis zu der Drift-Schicht reicht; - zumindest einen zweiten Relaxationsbereich (103), der einen zweiten Leitfähigkeitstyp aufweist und unterhalb des zumindest einen zweiten Grabens (112) angeordnet ist; - eine Isolierschicht (102) an der inneren Oberfläche, die auf einer seitlichen Oberfläche und auf der Bodenfläche des zumindest einen zweiten Grabens (112) angeordnet ist; und - einen Bereich (101) mit einem geringen Widerstand, der durch die Isolierschicht (102) an der inneren Oberfläche in dem zumindest einen zweiten Graben (112) angeordnet ist und von der Gate-Kontaktstellen-Elektrode (14) elektrisch isoliert ist.
  2. Siliciumcarbid-Halbleitereinheit (701 bis 710, 701V, 706V, 709V) nach Anspruch 1, die ferner in dem Element-Bereich (RE) Folgendes aufweist: - einen Basis-Bereich (7), der den zweiten Leitfähigkeitstyp aufweist und auf der Drift-Schicht (10) angeordnet ist; - einen Source-Bereich (8), der den ersten Leitfähigkeitstyp aufweist und auf dem Basis-Bereich (7) angeordnet ist; - einen ersten Relaxationsbereich (3), der den zweiten Leitfähigkeitstyp aufweist und unterhalb des ersten Grabens (12) angeordnet ist; und - eine Source-Kontaktstellen-Elektrode (4), die mit dem Source-Bereich (8) und dem ersten Relaxationsbereich (3) elektrisch verbunden ist, wobei der erste Graben (12) den Source-Bereich (8) und den Basis-Bereich (7) durchdringt.
  3. Siliciumcarbid-Halbleitereinheit (702, 704, 706V) nach Anspruch 1 oder 2, die ferner einen Kontaktbereich (RC) zwischen dem Element-Bereich (RE) und dem Nicht-Element-Bereich (RN) aufweist, ferner in dem Kontaktbereich (RC) Folgendes aufweist: - die Drift-Schicht (10), die den ersten Leitfähigkeitstyp aufweist und auf dem Siliciumcarbid-Halbleitersubstrat (11) angeordnet ist; - einen dritten Graben (212), dessen Bodenfläche bis zu der Drift-Schicht (10) reicht; und - eine dritte Relaxationsschicht (203), die den zweiten Leitfähigkeitstyp aufweist, unterhalb des dritten Grabens (212) angeordnet ist und jeweils mit der Source-Kontaktstellen-Elektrode (4) und dem zumindest einen zweiten Relaxationsbereich (103) elektrisch verbunden ist.
  4. Siliciumcarbid-Halbleitereinheit (704) nach Anspruch 3, wobei ein Bereich des Bereichs (101) mit einem geringen Widerstand in dem Kontaktbereich (RC) angeordnet ist und der Bereich (101) mit einem geringen Widerstand und die Source-Kontaktstellen-Elektrode (4) in dem Kontaktbereich (RC) elektrisch verbunden sind.
  5. Siliciumcarbid-Halbleitereinheit (703, 704) nach Anspruch 1 oder 2, die ferner einen Kontaktbereich (RC) zwischen dem Element-Bereich (RE) und dem Nicht-Element-Bereich (RN) aufweist, wobei ein Bereich des Bereichs (101) mit einem geringen Widerstand in dem Kontaktbereich (RC) angeordnet ist und der Bereich (101) mit einem geringen Widerstand und die Source-Kontaktstellen-Elektrode (4) in dem Kontaktbereich (RC) elektrisch verbunden sind.
  6. Siliciumcarbid-Halbleitereinheit (701 bis 710, 701V, 706V, 709V) nach einem der Ansprüche 1 bis 5, wobei die Dicke der Gate-Isolierschicht (2), die auf einer seitlichen Oberfläche des ersten Grabens (12) angeordnet ist, und die Dicke der Isolierschicht (102) an der inneren Oberfläche, die auf der seitlichen Oberfläche des zumindest einen zweiten Grabens (112) angeordnet ist, gleich sind.
  7. Siliciumcarbid-Halbleitereinheit (705, 706, 706V) nach einem der Ansprüche 1 bis 6, die ferner einen ersten Störstellenbereich (107), der den zweiten Leitfähigkeitstyp aufweist und auf der Drift-Schicht (10) angeordnet ist, in dem Nicht-Element-Bereich (RN) aufweist.
  8. Siliciumcarbid-Halbleitereinheit (706, 706V) nach Anspruch 7, die ferner einen Verbindungsbereich (109) aufweist, der den zweiten Leitfähigkeitstyp aufweist, benachbart zu der seitlichen Oberfläche des zumindest einen zweiten Grabens (112) angeordnet ist und mit dem zumindest einen zweiten Relaxationsbereich (103) und dem ersten Störstellenbereich (107) verbunden ist.
  9. Siliciumcarbid-Halbleitereinheit (707) nach Anspruch 7 oder 8, die ferner einen zweiten Störstellenbereich (108) aufweist, der den ersten Leitfähigkeitstyp aufweist und auf dem ersten Störstellenbereich (107) angeordnet ist.
  10. Siliciumcarbid-Halbleitereinheit (708) nach einem der Ansprüche 1 bis 9, wobei der zumindest eine zweite Relaxationsbereich (103) eine Mehrzahl von zweiten Relaxationsbereichen (103) aufweist und die Mehrzahl von zweiten Relaxationsbereichen (103) so angeordnet ist, dass diese voneinander getrennt sind.
  11. Siliciumcarbid-Halbleitereinheit (709, 709V) nach einem der Ansprüche 1 bis 9, wobei der zumindest eine zweite Relaxationsbereich (103) eine Mehrzahl von sich erstreckenden Relaxationsbereichen (103X), die voneinander getrennt sind, sowie einen Verbindungs-Relaxationsbereich (103Y) aufweist, der benachbarte der Mehrzahl von sich erstreckenden Relaxationsbereichen (103X) miteinander verbindet.
  12. Siliciumcarbid-Halbleitereinheit (701 bis 710, 701V, 706V, 709V) nach einem der Ansprüche 1 bis 11, wobei der erste Graben (12) und der zumindest eine zweite Graben (112) die gleiche Tiefe aufweisen.
  13. Siliciumcarbid-Halbleitereinheit (701 bis 710, 701V, 706V, 709V) nach einem der Ansprüche 1 bis 12, wobei der zumindest eine zweite Graben (112) eine Mehrzahl von zweiten Gräben (112) aufweist und die Mehrzahl von zweiten Gräben (112) in dem Nicht-Element-Bereich (RN) angeordnet ist.
DE112018007114.6T 2018-02-19 2018-02-19 Siliciumcarbid-halbleitereinheit Pending DE112018007114T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/005693 WO2019159351A1 (ja) 2018-02-19 2018-02-19 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112018007114T5 true DE112018007114T5 (de) 2020-10-29

Family

ID=67619784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018007114.6T Pending DE112018007114T5 (de) 2018-02-19 2018-02-19 Siliciumcarbid-halbleitereinheit

Country Status (5)

Country Link
US (1) US11121250B2 (de)
JP (1) JP6937883B2 (de)
CN (1) CN111712926B (de)
DE (1) DE112018007114T5 (de)
WO (1) WO2019159351A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172317B2 (ja) * 2018-09-11 2022-11-16 富士電機株式会社 半導体装置
JP2022007788A (ja) 2020-06-26 2022-01-13 富士電機株式会社 半導体装置
US11610991B2 (en) 2020-10-28 2023-03-21 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
US20220130998A1 (en) * 2020-10-28 2022-04-28 Cree, Inc. Power semiconductor devices including angled gate trenches
US11769828B2 (en) 2020-10-28 2023-09-26 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
TWI773029B (zh) * 2020-12-17 2022-08-01 國立清華大學 具有溝槽式接面蕭基位障二極體的半導體結構
JP7062143B1 (ja) * 2021-05-27 2022-05-02 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432332B2 (ja) 2003-03-06 2010-03-17 サンケン電気株式会社 半導体素子及びその製造方法
JP4404709B2 (ja) * 2004-07-12 2010-01-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5528424B2 (ja) 2009-02-24 2014-06-25 三菱電機株式会社 炭化珪素半導体装置
DE112011104322T5 (de) 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
JP5701913B2 (ja) * 2013-01-09 2015-04-15 トヨタ自動車株式会社 半導体装置
JP6143490B2 (ja) * 2013-02-19 2017-06-07 ローム株式会社 半導体装置およびその製造方法
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015211159A (ja) * 2014-04-28 2015-11-24 住友電気工業株式会社 炭化珪素半導体装置
WO2016006263A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US20170018657A1 (en) * 2015-07-14 2017-01-19 United Silicon Carbide, Inc. Vertical jfet made using a reduced mask set
JP2017055007A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置およびその製造方法
WO2017064887A1 (ja) * 2015-10-16 2017-04-20 三菱電機株式会社 半導体装置
DE112016006380B4 (de) * 2016-02-09 2023-03-09 Mitsubishi Electric Corporation Halbleiterbauelement
WO2018038133A1 (ja) 2016-08-25 2018-03-01 三菱電機株式会社 炭化珪素半導体装置
JP6926869B2 (ja) * 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
US11444193B2 (en) 2018-02-19 2022-09-13 Mitsubishi Electric Corporation Silicon carbide semiconductor device

Also Published As

Publication number Publication date
US11121250B2 (en) 2021-09-14
JPWO2019159351A1 (ja) 2020-09-03
WO2019159351A1 (ja) 2019-08-22
CN111712926B (zh) 2024-02-02
US20200388704A1 (en) 2020-12-10
CN111712926A (zh) 2020-09-25
JP6937883B2 (ja) 2021-09-22

Similar Documents

Publication Publication Date Title
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112015007172B4 (de) Siliciumcarbid-halbleitereinheit
DE112009004071T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE202012013723U1 (de) Halbleiterbauteil
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102015116611B4 (de) Transistorbauelement
DE102017221950B4 (de) Halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE102004029435A1 (de) Feldplattentrenchtransistor
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE112016006503B4 (de) Halbleiterschaltelement
WO2009150636A1 (de) Hochvolt leistungstransistor in soi-technologie
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102019129109A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence