DE112016006777T5 - Halbleitereinheit und Verfahren zur Herstellung derselben - Google Patents

Halbleitereinheit und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112016006777T5
DE112016006777T5 DE112016006777.1T DE112016006777T DE112016006777T5 DE 112016006777 T5 DE112016006777 T5 DE 112016006777T5 DE 112016006777 T DE112016006777 T DE 112016006777T DE 112016006777 T5 DE112016006777 T5 DE 112016006777T5
Authority
DE
Germany
Prior art keywords
semiconductor element
semiconductor
conductive plate
bonding material
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016006777.1T
Other languages
English (en)
Inventor
Motoru YOSHIDA
Yoshiyuki Suehiro
Kazuyuki Sugahara
Yosuke Nakanishi
Yoshinori Yokoyama
Shinnosuke Soda
Komei Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016006777T5 publication Critical patent/DE112016006777T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Es wird eine Halbleitereinheit angegeben, die eine hohe Wärmeleitfähigkeit und eine hohe Produktivität aufweist. Eine Halbleitereinheit (101) weist Folgendes auf: ein isolierendes Substrat (13), ein Halbleiterelement (11), ein Substrat-Bondmaterial (22), ein Verbindungsmaterial (23) sowie eine Kühlvorrichtung (12). Das isolierende Substrat (13) weist Folgendes auf: eine isolierende Keramik (6), eine leitfähige Platte (5), die auf der einen Oberfläche der isolierenden Keramik (6) angeordnet ist, sowie eine leitfähige Platte (7), die auf der anderen Oberfläche der isolierenden Keramik (6) angeordnet ist. Das Halbleiterelement (11) ist durch das Substrat-Bondmaterial (22) auf der leitfähigen Platte (5) angeordnet. Das Substrat-Bondmaterial (22) enthält ein gesintertes Metall. Das Halbleiterelement (11) weist einen Grad an Biegefestigkeit von 700 MPa oder mehr auf und weist eine Dicke von 0,05 mm oder mehr und von 0,1 mm oder weniger auf. Die Kühlvorrichtung (12) ist durch das Verbindungsmaterial (23 mit der leitfähigen Platte (7) verbunden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Halbleitereinheiten sowie auf Verfahren zur Herstellung derselben.
  • STAND DER TECHNIK
  • In Halbleitereinheiten, die als Leistungsmodule dienen, werden Halbleiterelemente verwendet, die zum Beispiel aus Silicium (Si) oder Siliciumcarbid (SiC) hergestellt sind. Wärme von einem derartigen Element, dessen Temperatur auf oder unterhalb einer vorgegebenen Temperatur gehalten werden muss, sollte effizient abgeführt werden.
  • Im Hinblick auf eine Wärmeabführung hat man herkömmlicherweise ein Leistungsmodul vorgeschlagen, das eine Kühlvorrichtung aufweist, die mit dem Halbleiterelement verbunden ist, wobei ein isolierendes Substrat zwischen diesen eingefügt ist. Das isolierende Substrat weist eine einteilige Struktur auf, die aus einer isolierenden Keramikplatte mit einer hohen Wärmeleitfähigkeit und leitfähigen Platten aus einem Metall mit einer hohen Wärmeleitfähigkeit besteht, die an beiden Oberflächen der isolierenden Keramikplatte angeordnet sind.
  • Die isolierende Keramikplatte ist zum Beispiel aus Siliciumnitrid, Aluminiumnitrid oder Aluminiumoxid hergestellt. Die leitfähige Platte ist zum Beispiel aus Aluminium (einschließlich einer Aluminium-Legierung o. dgl.) oder Kupfer (einschließlich einer Kupfer-Legierung o. dgl.) hergestellt.
  • Das Halbleiterelement ist mit der einen Oberfläche des isolierenden Substrats verbunden, wobei ein gesintertes Metall, wie beispielsweise gesintertes Ag, zwischen diesen eingefügt ist. Die Kühlvorrichtung ist direkt oder indirekt mit der anderen Oberfläche des isolierenden Substrats verbunden, wobei ein verbindendes Material, wie beispielsweise ein Lot, zwischen diesen eingefügt ist.
  • Indessen hat man Halbleiterelemente zum Reduzieren der Verformung eines Harzes vorgeschlagen, das die Halbleitereinheit abdichtet. Diese Verformung resultiert zum Beispiel aus Temperaturänderungen in der äußeren Umgebung. Zum Beispiel wird ein Halbleiterelement mit einem Grad an Biegefestigkeit von 100 MPa oder mehr und 1000 MPa oder weniger als eine Spannungsabbau-Einrichtung vorgesehen.
  • Eine Spannungsabbau-Einrichtung gemäß dem Patentdokument 1 besteht aus einem Halbleiterelement, das an einer Hauptoberfläche eines isolierenden Substrats angeordnet ist und einen Grad an Biegefestigkeit von 100 MPa oder mehr und 1000 MPa oder weniger aufweist.
  • DOKUMENT DES STANDS DER TECHNIK
  • Patentdokument
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2015-15 412 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Die vorstehend erwähnte Konfiguration ist möglicherweise nicht in der Lage, über eine erforderliche Lebensdauer hinweg ein ausreichendes Wärmeabführungs-Leistungsvermögen aufrechtzuerhalten, auch wenn sie im Hinblick auf eine Wärmeabführung vorgeschlagen worden ist. Eine derartige Fehlfunktion wird durch thermische Spannungen verursacht, die unter bestimmten Betriebsbedingungen durch einen Unterschied zwischen den thermischen Ausdehnungskoeffizienten des Halbleiterelements und der Kühlvorrichtung hervorgerufen werden, und wird durch eine Rissbildung in dem Halbleiterelement oder dem Verbindungsmaterial zwischen dem Halbleiterelement und der Kühlvorrichtung aufgrund der resultierenden thermischen Spannungen verursacht.
  • Das Patentdokument 1 offenbart zum Beispiel eine Halbleitervorrichtung, welche eine Spannungsabbau-Einrichtung aufweist. Eine solche Halbleitereinheit weist ein Problem in einem direkten Kühlmodul auf, das eine Kühlvorrichtung und das isolierende Substrat aufweist, die mit einem Lot direkt miteinander verbunden sind. Das isolierende Substrat ist mit einem Bereich aus gesintertem Ag versehen, der mit dem Halbleiterelement verbunden ist (z.B. einem SiC-Chip).
  • Üblicherweise ist SiC in einer gewünschten Weise unempfindlich gegenüber einer Übergangstemperatur, die höher als jene von Si ist. Erwärmungszyklen mit sich wiederholenden hohen Temperaturen und niedrigen Temperaturen bringen zum Zeitpunkt einer hohen Temperatur eine Temperatur von 175 °C oder eine höhere Temperatur mit sich. Der Bereich aus gesintertem Ag kann eine Rissbildung aufweisen, wenn er in derartigen Erwärmungszyklen betrieben wird.
  • Um dieses Problem zu lösen, besteht die Aufgabe der vorliegenden Erfindung darin, eine Halbleitereinheit mit einer hohen Wärmeleitfähigkeit und einer hohen Produktivität anzugeben, sowie ein Verfahren zur Herstellung einer derartigen Halbleitereinheit anzugeben.
  • Mittel zum Lösen des Problems
  • Eine Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: ein isolierendes Substrat mit einer isolierenden Platte;
    • eine erste leitfähige Platte, die an der einen Oberfläche der isolierenden Platte angeordnet ist; sowie
    • eine zweite leitfähige Platte, die an der anderen Oberfläche der isolierenden Platte angeordnet ist.
  • Ferner weist die Halbleitereinheit Folgendes auf:
    • ein gesintertes Metall;
    • ein Halbleiterelement, das durch das gesinterte Metall an der ersten leitfähigen Platte angebracht ist, wobei das Halbleiterelement eine Dicke von 0,05 mm oder mehr und von 0,1 mm oder weniger aufweist;
    • ein Verbindungsmaterial; sowie
    • eine Kühlvorrichtung, die durch das Verbindungsmaterial mit der zweiten leitfähigen Platte verbunden ist.
  • Das Halbleiterelement weist eine Rissausbreitungsrate in die Tiefe von 30 % oder weniger einer Chip-Dicke auf.
  • Ein Verfahren zur Herstellung einer Halbleitereinheit gemäß der vorliegenden Erfindung weist die folgenden Schritte auf:
    1. (a) Herstellen eines isolierenden Substrats mit einer isolierenden Platte, einer ersten leitfähigen Platte, die an der einen Oberfläche der isolierenden Platte angeordnet wird, sowie einer zweiten leitfähigen Platte, die an der anderen Oberfläche der isolierenden Platte angeordnet wird;
    2. (b) Anordnen eines Halbleiterelements durch ein gesintertes Metall an der ersten leitfähigen Platte; und
    3. (c) Verbinden einer Kühlvorrichtung mit der zweiten leitfähigen Platte durch ein erstes Verbindungsmaterial. Das Halbleiterelement weist eine Dicke von 0,05 mm oder mehr und von 0,1 mm oder weniger auf und weist eine Rissausbreitungsrate in die Tiefe von 30 % oder weniger der Dicke auf.
  • Effekte der Erfindung
  • Die Halbleitereinheit gemäß der vorliegenden Erfindung absorbiert in dem Halbleiterelement thermische Spannungen, die aus einem Unterschied zwischen dem linearen thermischen Ausdehnungskoeffizienten des Halbleiterelements und dem thermischen Ausdehnungskoeffizienten der Kühlvorrichtung resultieren. Dadurch werden Spannungen abgebaut, die in dem Verbindungsmaterial hervorgerufen werden, und es wird eine hohe Produktivität erzielt, während eine hohe Wärmeleitfähigkeit erzielt wird. Das Verfahren zur Herstellung einer Halbleitereinheit gemäß der vorliegenden Erfindung trägt zu der Herstellung der Halbleitereinheit gemäß der vorliegenden Erfindung bei.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine Querschnittsansicht des Aufbaus einer Halbleitereinheit gemäß einer ersten Ausführungsform;
    • 2 bis 5 Querschnittsansichten von jeweiligen aufeinanderfolgenden Schritten zur Herstellung eines Halbleiterelements;
    • 6 eine Querschnittsansicht eines Schritts nach der Herstellung des Halbleiterelements und vor der Bildung der Halbleitereinheit;
    • 7 graphische Darstellungen, die Relationen zwischen der Lebensdauer eines Substrat-Bondmaterials und linearen Ausdehnungskoeffizienten eines isolierenden Substrats zeigen;
    • 8 eine SAT-Abbildung, die eine Ablösung in dem Substrat-Bondmaterial zeigt;
    • 9 eine Querschnittsabbildung eines Halbleiterelements 11 nach einer Chip-Vereinzelung (Dicing) bei einer Betrachtung durch ein Mikroskop;
    • 10 eine Querschnittsabbildung des Halbleiterelements 11 nach einer Chip-Vereinzelung bei einer Betrachtung durch ein Mikroskop;
    • 11 graphische Darstellungen, die Relationen zwischen kumulativen Fehlfunktionsraten und Graden an Biegefestigkeit des Halbleiterelements zeigen;
    • 12 graphische Darstellungen, die Grade an Spannungen zeigen, die an dem Halbleiterelement in der Halbleitereinheit anliegen;
    • 13 graphische Darstellungen, die Relationen zwischen Zuständen bei der Chip-Vereinzelung und Rissausbreitungsraten in die Tiefe zeigen;
    • 14 eine Querschnittsansicht des Aufbaus einer Halbleitereinheit gemäß einer zweiten Ausführungsform;
    • 15 eine Querschnittsansicht von einem von aufeinanderfolgenden Schritten zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 16 eine Querschnittsansicht eines weiteren von aufeinanderfolgenden Schritten zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 17 eine Querschnittsansicht des Aufbaus einer Halbleitereinheit gemäß einer dritten Ausführungsform;
    • 18 eine Querschnittsansicht des Aufbaus einer weiteren Halbleitereinheit gemäß der dritten Ausführungsform;
    • 19 eine Querschnittsansicht des Aufbaus einer Halbleitereinheit gemäß einer vierten Ausführungsform;
    • 20 bis 22 Querschnittsansichten von jeweiligen aufeinanderfolgenden Schritten zur Herstellung der Halbleitereinheit gemäß der vierten Ausführungsform.
  • BESCHREIBUNG EINER AUSFÜHRUNGSFORM (VON AUSFÜHRUNGSFORMEN)
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht des Aufbaus einer Halbleitereinheit 101 gemäß einer ersten Ausführungsform. Die Halbleitereinheit 101 weist Folgendes auf: ein Halbleiterelement 11, ein Substrat-Bondmaterial 22, ein isolierendes Substrat 13, ein Verbindungsmaterial 23 sowie eine Kühlvorrichtung 12.
  • Das Halbleiterelement 11 ist durch das Substrat-Bondmaterial 22 mit der einen Oberfläche des isolierenden Substrats 13 verbunden. Die Kühlvorrichtung 12 ist durch das Verbindungsmaterial 23 mit der anderen Oberfläche des isolierenden Substrats 13 verbunden. Das isolierende Substrat 13 weist Folgendes auf: eine isolierende Keramik 6, die als eine isolierende Platte wirkt, eine leitfähige Platte 5, die an der einen Oberfläche der isolierenden Keramik 6 angeordnet ist, sowie eine leitfähige Platte 7, die an der anderen Oberfläche der isolierenden Keramik 6 angeordnet ist.
  • Mit anderen Worten, das isolierende Substrat 13 weist die leitfähigen Platten 5 und 7 sowie die isolierende Keramik 6 auf, die sandwichartig zwischen der leitfähigen Platte 5 und der leitfähigen Platte 7 angeordnet ist. Diese Komponenten werden vorab mit einem Material integriert, wie beispielsweise einem Wachs, um das isolierende Substrat 13 zu bilden.
  • Die leitfähige Platte 5 befindet sich in Kontakt mit dem Substrat-Bondmaterial 22. Somit ist das Halbleiterelement 11 durch das Substrat-Bondmaterial 22 an der leitfähigen Platte 5 angeordnet und ist insbesondere mit der leitfähigen Platte 5 verbunden. Es ist anzumerken, dass das Halbleiterelement 11 durch einen direkten Verbindungsprozess, wie beispielsweise Bonding durch Diffusion von Cu aus der festen Phase oder Ultraschall-Bonding, ohne das Substrat-Bondmaterial 22 mit dem isolierenden Substrat 13 verbunden werden kann. Die leitfähige Platte 7 liegt der Kühlvorrichtung 12 gegenüber und ist durch das Verbindungsmaterial 23 mit der Kühlvorrichtung 12 verbunden.
  • Das Halbleiterelement 11 weist eine Halbleiter-Basis 11a sowie eine Verdrahtungselektrode 11b auf, die mit der Halbleiter-Basis 11a elektrisch verbunden ist. Das Halbleiterelement 11 weist ferner eine externe Ausgangselektrode 11c an der Rückseite auf einer Oberfläche des Halbleiterelements 11 auf (auf die im Folgenden als eine „zweite Hauptoberfläche“ Bezug genommen wird), die sich gegenüber von einer Oberfläche befindet (auf die im Folgenden als eine „erste Hauptoberfläche“ Bezug genommen wird), die mit der Verdrahtungselektrode 11b versehen ist (in der Zeichnung befindet sich die zweite Oberfläche im unteren Bereich).
  • Die Halbleiter-Basis 11a ist zum Beispiel aus SiC hergestellt. SiC ist ein sog. Halbleiter mit breiter Bandlücke. Die Verwendung eines Halbleiters mit breiter Bandlücke, der eine breitere Bandlücke als Si aufweist, als Halbleiter-Basis 11a ist von Vorteil für eine Erhöhung der elektrischen Feldstärke des Halbleiterelements 11 gegen einen dielektrischen Durchschlag und für einen Betrieb des Halbleiterelements 11 bei einer hohen Temperatur von 175 °C oder einer höheren Temperatur. Im Folgenden ist ein Fall beschrieben, in dem die Halbleiter-Basis 11a aus SiC hergestellt ist.
  • Die Verdrahtungselektrode 11b ist zum Beispiel aus einer Metallschicht gebildet, die ein Material von Cu, Al, AlSi, Ni und Au oder eine Kombination dieser Metallschichten enthält. Bei der vorliegenden Ausführungsform ist die externe Ausgangselektrode 11c an der Rückseite zum Beispiel aus einer Metallschicht gebildet, die eines von Al, AlSi, Ni und Au oder eine Kombination dieser Metallschichten enthält.
  • Das Substrat-Bondmaterial 22 kann zum Beispiel aus einem bei niedriger Temperatur gesinterten Material, das Silber-Nanopartikel enthält, aus einem Bondingmaterial durch Diffusion aus der flüssigen Phase (wie beispielsweise Cu-Sn oder Ag-Sn) oder aus einem Verbindungsmaterial hergestellt sein, bei dem es sich um einen guten elektrischen Leiter und einen guten Wärmeleiter handelt, wie beispielsweise aus einem Lot. Im Folgenden ist ein Fall beschrieben, in dem das Substrat-Bondmaterial 22 aus einem gesinterten Metall hergestellt ist. Ein Beispiel für das gesinterte Metall ist gesintertes Ag.
  • Das Halbleiterelement 11 absorbiert thermische Spannungen, die während eines Erwärmungszyklus-Tests durch einen Unterschied der thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterelement 11 und der Kühlvorrichtung 12 hervorgerufen werden. Wenn sich die Halbleitereinheit 101 im Ganzen verzieht oder verwirft, so verzieht oder verwirft sich auch das Substrat-Bondmaterial 22 und weist somit Spannungen auf. Das Substrat-Bondmaterial 22 muss unempfindlich gegenüber diesen Spannungen sein.
  • Wenn das Substrat-Bondmaterial 22 eine Dicke von weniger als 3 µm aufweist, weist es keine Unempfindlichkeit gegenüber derartigen Spannungen auf, die während des Erwärmungszyklus-Tests hervorgerufen werden, so dass es eine Rissbildung aufweist. Das Substrat-Bondmaterial 22, das eine Dicke von weniger als 3 µm aufweist, weist somit eine nicht ausreichende Festigkeit auf. Wenn das Substrat-Bondmaterial 22 eine Dicke von mehr als 100 µm aufweist, tritt möglicherweise eine Rissbildung während seiner Herstellungsprozesse auf.
  • Dementsprechend weist das Substrat-Bondmaterial 22 wünschenswerterweise eine Dicke von 3 µm oder mehr auf, um eine ausreichende Festigkeit aufzuweisen, und weist wünschenswerterweise eine Dicke von 100 µm oder weniger auf, um eine Rissbildung während seiner Herstellungsprozesse zu vermeiden.
  • Die leitfähigen Platten 5 und 7 können jeweils zum Beispiel aus einem Leiter gebildet sein, wie beispielsweise Kupfer oder Aluminium. Wenn die leitfähigen Platten 5 und 7 aus Kupfer hergestellt sind, weisen sie zum Beispiel jeweils eine Dicke von 0,2 bis 1,0 mm und einen linearen Ausdehnungskoeffizienten von 17 ppm auf.
  • Die isolierende Keramik 6 kann aus einer Keramik gebildet sein, zum Beispiel aus Siliciumnitrid, Aluminiumnitrid oder Aluminiumoxid, bei denen es sich um einen elektrischen Isolator und einen guten Wärmeleiter handelt. Wenn die isolierende Keramik 6 aus Siliciumnitrid hergestellt ist, weist sie zum Beispiel eine Dicke von 0,1 mm bis 1,00 mm und einen linearen Ausdehnungskoeffizienten von 2,5 ppm auf. Das isolierende Substrat 13 als Ganzes, das die leitfähigen Platten 5 und 7 auf-weist, weist zum Beispiel vermutlich einen linearen Ausdehnungskoeffizienten von 5,7 ppm bis 8,9 ppm auf.
  • Das Verbindungsmaterial 23 kann zum Beispiel aus einem bei niedriger Temperatur gesinterten Material, das Silber-Nanopartikel enthält, aus einem Bondingmaterial durch Diffusion aus der flüssigen Phase (wie beispielsweise Cu-Sn oder Ag-Sn) oder aus einem Verbindungsmaterial hergestellt sein, bei dem es sich um einen guten Wärmeleiter handelt, wie beispielsweise aus einem Lot. Für eine Lot-Verbindung wird wünschenswerterweise die Fließgrenze eines Lot-Materials berücksichtigt, und es wird bevorzugt ein Lot mit hoher Festigkeit verwendet, wie beispielsweise Sn-Cu-Sb.
  • Die Kühlvorrichtung 12 ist aus einem Metallmaterial mit einer guten thermischen Leitfähigkeit hergestellt, wie beispielsweise aus Kupfer oder Aluminium.
  • Eine derartige Konfiguration liefert einen geringen Wärmewiderstand von dem Halbleiterelement 11 zu der Kühlvorrichtung 12. Somit wird die Wärme, die von dem Halbleiterelement 11 erzeugt wird, dank eines hohen Wärmetransfer-Leistungsvermögens zu der Kühlvorrichtung 12 transferiert. Darüber hinaus absorbiert eine plastische Verformung des Halbleiterelements 11 einen Großteil der thermischen Spannungen, die aus dem Unterschied der thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterelement 11 und der Kühlvorrichtung 12 resultieren. Dies verbessert die Zuverlässigkeit einer Verbindung zwischen dem isolierenden Substrat 13 und der Kühlvorrichtung 12 ausreichend.
  • Unter Bezugnahme auf die 2 bis 5 werden im Folgenden in einfacher Weise Schritte zur Herstellung des Halbleiterelements 11 und insbesondere Schritte zur Herstellung des Halbleiterelements 11 mit einer Dicke t von 100 µm oder einer geringeren Dicke beschrieben. Die 2 bis 5 sind Querschnittsansichten von aufeinanderfolgenden Schritten zur Herstellung des Halbleiterelements 11. Zunächst wird auf der ersten Hauptoberfläche eine Oberfläche einer Einheit gebildet. Bei der Oberfläche der Einheit handelt es sich zum Beispiel um eine Source-Oberfläche in einem MOSFET. In diesem Schritt (vgl. 2) wird die Verdrahtungselektrode 11b gebildet.
  • Als Nächstes wird die zweite Hauptoberfläche einem Schleifvorgang unterzogen, so dass die Halbleiter-Basis 11a zum Beispiel eine Dicke von 50 µm oder mehr und von 100 µm oder weniger aufweist. Das Schleifen wird zum Beispiel mittels einer Schleifvorrichtung unter Verwendung eines Schleifsteins durchgeführt, der verglaste gebundene Diamant-Schleifkörner enthält. Bei dem Schleifen wird die erste Hauptoberfläche der Halbleiter-Basis 11a der Anbringung eines Schutzstreifens unterzogen, um die Oberfläche der Einheit vor dem Schleifen zu schützen. Alternativ kann die erste Hauptoberfläche der Anbringung eines Wachses oder anderen Arten einer Anbringung unterzogen werden, gefolgt von der Anbringung eines Trägersubstrats, um die Oberfläche der Einheit zu schützen.
  • Nach dem Schleifen wird zur Bildung eines Silicids auf der zweiten Hauptoberfläche eine Metallschicht 11d aufgebracht. Die Metallschicht 11d ist zum Beispiel aus Ni hergestellt. Als Nächstes wird die Metallschicht 11d zur Bildung einer Silicid-Schicht einer Reaktion mit der Halbleiter-Basis 11a unterzogen, und es wird eine Kontaktelektrode gebildet. Eine derartige Reaktion wird durch eine Einstrahlung von Laserlicht auf die Metallschicht 11d durchgeführt.
  • Als Nächstes wird eine Oberfläche der Kontaktelektrode einem Ätz-Vorgang unterzogen, um eine Oxidschicht und andere Dinge auf der Oberfläche zu entfernen. Das Ätzen wird zum Beispiel durch ein Trockenätzen mit Ar+-Ionen durchgeführt. Dabei ist es möglich, dass ein Teil der Metallschicht 11d nichtreagiert verbleibt.
  • Nach dem Entfernen der Oxidschicht auf der Oberfläche wird die externe Ausgangselektrode 11c an der Rückseite auf der Oberfläche der Kontaktelektrode gebildet (5) Zwecks einer einfachen Darstellung ist die Kontaktelektrode in der Zeichnung nicht gezeigt. Wie die externe Ausgangselektrode 11c an der Rückseite zu bilden ist, beeinflusst ihre Haftung beträchtlich. Bei der vorliegenden Ausführungsform wird die externe Ausgangselektrode 11c an der Rückseite durch Gleichstrom-Sputtern gebildet. Durch einen dabei eingesetzten elektrischen Strom ergibt sich eine Abscheidungstemperatur von 100 °C oder eine höhere Temperatur.
  • Typischerweise wird eine Mehrzahl von Halbleiterelementen 11 auf demselben Halbleiter-Wafer hergestellt. So stellen die 2 bis 5 Schritte zur Herstellung von einem der Mehrzahl von Halbleiterelementen 11 dar, die parallel hergestellt werden. Der Halbleiter-Wafer dient als Halbleiter-Basis 11a der Mehrzahl von Halbleiterelementen 11. Unmittelbar nach der Herstellung wird die Mehrzahl von Halbleiterelementen 11 miteinander gekoppelt, wobei die Halbleiterbasis 11a dazwischen eingefügt ist. Dementsprechend werden die gekoppelten Halbleiterelemente 11 einer Chip-Vereinzelung in einzelne Stücke unterzogen.
  • 6 ist eine Querschnittsansicht eines Schritts nach der Herstellung jedes Halbleiterelements 11 und vor der Fertigstellung der Halbleitereinheit 101. Das isolierende Substrat 13 ist hergestellt, das, wie vorstehend erwähnt, aus den leitfähigen Platten 5 und 7 und der isolierenden Keramik 6 gebildet ist, wie sie vorab miteinander integriert wurden. Dann ist das Halbleiterelement 11 durch das Substrat-Bondmaterial 22 mit der leitfähigen Platte 5 auf der zweiten Hauptoberfläche verbunden. Die Kühlvorrichtung 12 wird durch das Verbindungsmaterial 23 mit der leitfähigen Platte 7 verbunden. Wie vorstehend erwähnt, ist die Halbleitereinheit 101 hergestellt (1). Das heißt, diese Herstellungsschritte tragen zu der Herstellung der Halbleitereinheit 101 bei.
  • Bei einem Erwärmungszyklus-Test ruft ein Unterschied der linearen Ausdehnungskoeffizienten zwischen der Kühlvorrichtung 12, bei der es sich um einen guten Wärmeleiter handelt, und dem isolierenden Substrat 13 und dem Halbleiterelement 11 üblicherweise ein Verziehen oder Verwerfen in der Halbleitereinheit 101 hervor. Demensprechend verursacht ein stärkeres Verziehen oder Verwerfen größere Spannungen, die in dem Substrat-Bondmaterial 22 hervorgerufen werden.
  • In einem Direkt-Kühlmodul-Aufbau bei der vorliegenden Ausführungsform ist die Kühlvorrichtung 12 direkt mit dem Verbindungsmaterial 23 verbunden, wobei ein Beispiel für dieses ein Lot ist. Darüber hinaus ist die Kühlvorrichtung 12 als Substrat-Bondverbindung durch das Verbindungsmaterial 23 mit dem isolierenden Substrat 13 verbunden, welches das Halbleiterelement 11 aufweist. Demzufolge ist es wahrscheinlich, dass der Unterschied der linearen Ausdehnungskoeffizienten zwischen der Kühlvorrichtung 12 und dem isolierenden Substrat 13 und dem Halbleiterelement 11 ein Verziehen oder Verwerfen hervorruft.
  • Bei einem typischen Modul-Aufbau ist eine Basis-Platte aus Kupfer (nicht gezeigt) durch Fett mit der Kühlvorrichtung 12 verbunden. Die Basis-Platte ist ferner als Substrat-Bondverbindung durch ein Verbindungsmaterial, wie beispielsweise ein Lot, mit dem isolierenden Substrat 13 verbunden, welches das Halbleiterelement 11 aufweist. So bauen das Fett und die Basis-Platte das Verziehen oder Verwerfen ab, das aus dem Unterschied in dem linearen Ausdehnungskoeffizienten zwischen der Kühlvorrichtung 12 und dem isolierenden Substrat 13 und dem Halbleiterelement 11 resultiert, so dass das Verziehen oder Verwerfen im Vergleich mit einem Direkt-Kühlmodul-Aufbau abgebaut wird. Mit anderen Worten, das Substrat-Bondmaterial 22 weist geringe Spannungen auf.
  • Im Folgenden wird eine Berechnung beschrieben, um einen für verringerte Spannungen in dem Substrat-Bondmaterial 22 wünschenswerten linearen Ausdehnungskoeffizienten für das isolierende Substrat 13 zu erhalten.
  • 7 veranschaulicht graphische Darstellungen, die Relationen zwischen der Lebensdauer des Substrat-Bondmaterials 22 und linearen Ausdehnungskoeffizienten des isolierenden Substrats 13 insgesamt zeigen, das durch das Substrat-Bondmaterial 22 mit dem Halbleiterelement 11 verbunden ist. Die graphischen Darstellungen setzen die Dicke t des Halbleiterelements 11 als einen Parameter in den Relationen ein und liefern Fälle, in denen dessen Werte gleich 100 µm, 200 µm und 300 µm sind.
  • Es ist anzumerken, dass diese graphischen Darstellungen die Ergebnisse einer Analyse sind, die mittels einer computerunterstützten Technik (CAE) durchgeführt wird. Als das Substrat-Bondmaterial 22 wird gesintertes Ag verwendet. Das isolierende Substrat 13 ist durch das Substrat-Bondmaterial 22 mit dem Halbleiterelement 11 verbunden. Die Kühlvorrichtung 12 ist durch das Verbindungsmaterial 23 mit dem isolierenden Substrat 13 verbunden.
  • Die horizontale Achse in 7 bezeichnet den linearen Ausdehnungskoeffizienten des isolierenden Substrats 13 als Ganzes (in der Zeichnung ist nur „linearer Ausdehnungskoeffizient des isolierenden Substrats 13“ formuliert) in der Einheit ppm. Die vertikale Achse in 7 bezeichnet die Lebensdauer des Substrat-Bondmaterials 22, das heißt, die Anzahl von Zyklen, die durchgeführt werden, bis das Substrat-Bondmaterial 22 bei einem Erwärmungszyklus-Test eine Fehlfunktion aufweist. Bei dem Erwärmungszyklus-Test handelt es sich hier um einen Temperaturzyklus-Test, bei dem die Temperatur der äußeren Umgebung der Halbleitereinheit 101 von -(minus)40 °C über 175 °C bis erneut -(minus)40 °C geändert wird.
  • Bei der folgenden Beschreibung ist die bei dem Direkt-Kühlmodul-Aufbau verwendete Kühlvorrichtung 12 aus Al hergestellt und weist einen linearen Ausdehnungskoeffizienten von 23 ppm auf; darüber hinaus ist das Halbleiterelement 11 aus SiC hergestellt und weist einen linearen Ausdehnungskoeffizienten von 4,6 ppm auf.
  • Je größer der lineare Ausdehnungskoeffizient des isolierenden Substrats 13 ist, desto geringer ist der Unterschied der linearen Ausdehnungskoeffizienten zwischen dem isolierenden Substrat 13 und der Kühlvorrichtung 12. Somit weist das Verbindungsmaterial 23, das sich zwischen dem isolierenden Substrat 13 und der Kühlvorrichtung 12 befindet, geringere Spannungen auf. Je größer jedoch der lineare Ausdehnungskoeffizient des isolierenden Substrats 13 ist, desto größer ist der Unterschied der linearen Ausdehnungskoeffizienten zwischen dem isolierenden Substrat 13 und dem Halbleiterelement 11.
  • Somit weist das Substrat-Bondmaterial 22 größere Spannungen auf, die aus einem Verziehen oder Verwerfen in dem isolierenden Substrat 13 resultieren. Je größer der lineare Ausdehnungskoeffizient des isolierenden Substrats 13 ist, desto kürzer ist infolgedessen die Lebensdauer des Substrat-Bondmaterials 22.
  • Je kleiner der lineare Ausdehnungskoeffizient des isolierenden Substrats 13 ist, desto größer sind umgekehrt die Spannungen des Verbindungsmaterials 23 aufgrund eines Verziehens oder Verwerfens in der Kühlvorrichtung 12 und desto geringer sind die Spannungen des Substrat-Bondmaterials 22. Somit weist das Substrat-Bondmaterial 22 eine längere Lebensdauer auf.
  • Soweit es eine Verbesserung der Lebensdauer des Substrat-Bondmaterials 22 betrifft, weist das Halbleiterelement 11, wenn es zum Beispiel SiC enthält, einen linearen Ausdehnungskoeffizienten von 4,6 ppm auf, und das isolierende Substrat 13 weist vorteilhafterweise einen linearen Ausdehnungskoeffizienten auf, der näher bei 4,6 ppm liegt. Es ist anzumerken, dass die Kühlvorrichtung 12, wenn sie zum Beispiel Al enthält, einen linearen Ausdehnungskoeffizienten von 23 ppm aufweist.
  • Dementsprechend ruft das isolierende Substrat 13, wenn es einen linearen Ausdehnungskoeffizienten aufweist, der näher bei jenem des Halbleiterelements 11 liegt, einen größeren Unterschied der linearen Ausdehnungskoeffizienten zwischen dem isolierenden Substrat 13 und der Kühlvorrichtung 12 hervor, und somit weist das Verbindungsmaterial 23 aufgrund des Verziehens oder Verwerfens in der Kühlvorrichtung 12 größere Spannungen auf.
  • Wie in 7 gezeigt, ergab eine Testberechnung innerhalb eines Bereichs, der das Bondingmaterial 23 nicht beeinflusst, dass der Unterschied der linearen Ausdehnungskoeffizienten des isolierenden Substrats 13 eine geringe Auswirkung auf die Erwärmungszyklus-Lebensdauer des Substrat-Bondmaterials 22 hat.
  • Die graphischen Darstellungen ergaben, dass eine Reduzierung der Dicke t des Halbleiterelements 11 die Lebensdauer des Substrat-Bondmaterials 22 bei dem jeweiligen in 7 dargestellten linearen Ausdehnungskoeffizienten des isolierenden Substrats 13 verbessert. Dies liegt daran, dass das Halbleiterelement 11 vermutlich um so mehr dazu tendiert, dem Verziehen oder Verwerfen in der Kühlvorrichtung 12 zu folgen, je dünner das Halbleiterelement 11 ist, so dass die in dem Substrat-Bondmaterial 22 hervorgerufenen Spannungen abgebaut werden. Demzufolge wird die Dicke des Halbleiterelements 11 in der Halbleitereinheit 101 zwecks einer Verbesserung der Lebensdauer des Substrat-Bondmaterials 22 wünschenswerterweise reduziert.
  • 8 ist eine Scanning-Acoustic-Tomograph(SAT)-Abbildung, die eine in dem Substrat-Bondmaterial 22 auftretende Ablösung zeigt. Diese Ablösung wird durch einen Erwärmungszyklus-Test verursacht. In dieser SAT-Abbildung wird die Halbleitereinheit 101 von der ersten Hauptoberfläche des Halbleiterelements 11 aus betrachtet. Bereiche 11g an den Ecken des Halbleiterelements 11 weisen weiße Bereiche auf, die für einen Zustand einer Ablösung indikativ sind.
  • Die Tiefen-Position der SAT-Abbildung ist mit der Position des Substrat-Bondmaterials 22 vorgegeben. Dementsprechend reflektieren diese weißen Bereiche den Zustand einer Ablösung des Substrat-Bondmaterials 22. Die Dicke t des Halbleiterelements 11 wird wünschenswerterweise reduziert, um die Anzahl von Erwärmungszyklen vor dem Auftreten einer derartigen Ablösung in dem Substrat-Bondmaterial 22 zu erhöhen.
  • Wie aus 7 ersichtlich, beträgt die Erwärmungszyklus-Lebensdauer etwa 3000 bis 7000 Zyklen, wenn die Dicke t gleich 100 µm ist; wenn die Dicke t gleich 200 µm ist, beträgt diese etwa 400 bis 600 Zyklen; und wenn die Dicke t gleich 300 µm ist, beträgt diese etwa 200 bis 300 Zyklen. Das heißt, die Erwärmungszyklus-Lebensdauer des Substrat-Bondmaterials 22 verbessert sich bei einer Dicke t von 100µm im Vergleich zu Dicken t von 200 µm und 300 µm um die Größen-ordnung einer Stelle. Im Gegensatz dazu verbessert sich die Erwärmungszyklus-Lebensdauer des Substrat-Bondmaterials 22 bei einer Dicke t von 200 µm im Vergleich zu einer Dicke t von 300 µm nur um die Größenordnung eines Faktors 2.
  • So weist das Halbleiterelement 11 wünschenswerterweise eine Dicke t von 100 µm oder weniger auf, um die Erwärmungszyklus-Lebensdauer deutlich zu verbessern. Andererseits weist das Halbleiterelement 11 im Hinblick auf die Ausbeute bei Herstellungsprozessen wünschenswerterweise eine Dicke t von 50 µm oder mehr auf. Dementsprechend liegt ein wünschenswerter Bereich der Dicke t des Halbleiterelements 11 bei 50 µm oder mehr und bei 100 µm oder weniger (d.h. 0,05 mm oder mehr und 0,1 mm oder weniger).
  • Um dem Verziehen oder Verwerfen in der Kühlvorrichtung 12 zu folgen, muss das Halbleiterelement 11 Spannungen standhalten, die an ihm anliegen. Dementsprechend wird im Folgenden ein wünschenswerter Bereich einer Biegefestigkeit in dem Halbleiterelement 11 beschrieben.
  • Das Halbleiterelement 11 wird 1000 Zyklen des Erwärmungszyklus-Tests unterzogen, wie unter Bezugnahme auf 7 beschrieben. In diesem Fall weist das Halbleiterelement 11 eine Rissbildung von einer Kante des Chips aus auf, wenn es einen Grad an Biegefestigkeit von 100 MPa bis weniger als 700 MPa aufweist. Andererseits zeigt das Halbleiterelement 11 keine derartige Rissbildung, wenn es einen Grad an Biegefestigkeit von 700 MPa oder mehr aufweist. So weist das Halbleiterelement wünschenswerterweise einen Grad an Biegefestigkeit von 700 MPa oder mehr auf.
  • Die Biegefestigkeit des Halbleiterelements 11 beruht auf Prozessen zur Herstellung des Halbleiterelements 11 und dessen Dicke t. Insbesondere handelt es sich bei Zuständen bei der Chip-Vereinzelung der Halbleiterelemente 11 um wichtige Parameter. Die 9 und 10 sind Querschnittsabbildungen des Halbleiterelements 11 nach einer Chip-Vereinzelung bei einer Betrachtung durch ein Mikroskop. Es ist anzumerken, dass sich die Zustände bei der Chip-Vereinzelung zwischen einer Probe in 9 und einer Probe in 10 voneinander unterscheiden.
  • 9 zeigt einen Riss K an der Kante. Dieser Riss K löst bei der Beurteilung einer Biegefestigkeit eine Rissbildung aus. Der Riss K ist für eine Verbesserung der Biegefestigkeit somit unvorteilhaft.
  • 10 zeigt keine Risse. Das Halbleiterelement 11 ohne Risse reduziert Auslöser, die bei der Beurteilung einer Biegefestigkeit zu einer Zerstörung führen. Das heißt, die Halbleitereinheit 101, die das Halbleiterelement 11 aufweist, bietet eine hohe Produktivität. Die Probe in 10 ist für eine verbesserte Biegefestigkeit erwünschter als die Probe in 9.
  • Das heißt, eine Chip-Vereinzelung wird wünschenswerterweise in einem Zustand bei der Chip-Vereinzelung durchgeführt, der keine Risse mit sich bringt. Spezifisch wird eine Verbesserung von Zuständen bei der Chip-Vereinzelung durch eine geeignete Wahl von Typen und Dicken von Klingen, die bei einer Chip-Vereinzelung verwendet werden, Typen eines Chip-Vereinzelungs-Streifens per se und Typen eines Klebemittels erzielt, das in dem Chip-Vereinzelungs-Streifen enthalten ist.
  • Zum Beispiel ist es wünschenswert, dass die Klinge eine geringe Dicke aufweist. Eine derartige geringe Dicke reduziert zusätzliche Risse, die bei einer Chip-Vereinzelung hervorgerufen werden. Außerdem ist es wünschenswert, dass das in dem Chip-Vereinzelungs-Streifen enthaltene Klebemittel wünschenswerterweise ein hohes Haftvermögen aufweist. Ein derartiges hohes Haftvermögen verhindert, dass das Zielobjekt (hier das Halbleiterelement 11) durch Spannungen verformt wird, die bei einer Chip-Vereinzelung unter Verwenden der Klinge hervorgerufen werden.
  • 11 veranschaulicht graphische Darstellungen, die Relationen zwischen der kumulativen Fehlfunktionsrate und der Biegefestigkeit des Halbleiterelements 11 zeigen, und veranschaulicht graphische Darstellungen, die einen sogenannten Weibull-Plot verwenden. Die rechte vertikale Achse bezeichnet die kumulativen Fehlfunktionsraten F(t) des Halbleiterelements 11 auf der Basis eines Prozentsatzes. Die linke vertikale Achse bezeichnet ln-Werte (ln(1/(1l-F(t)), wobei der Wert In einen natürlichen Logarithmus wiedergibt, wobei ein Wert t in dem Wert F(t) die Zeit wiedergibt. Die horizontale Achse in 11 bezeichnet den Grad an Biegefestigkeit des Halbleiterelements 11 in der Einheit MPa.
  • Es ist anzumerken, dass ein aus SiC hergestellter MOSFET als Halbleiterelement 11 verwendet wird und dass die Dicke t des Halbleiterelements 11 gleich 100 µm ist. Der Grad an Biegefestigkeit wird durch einen Drei-Punkt-Biegefestigkeits-Test erhalten. 11 zeigt Regressionslinien J1 und J2, die jeweils das Halbleiterelement 11, das in einem ersten Zustand bei der Chip-Vereinzelung hergestellt wurde, und das Halbleiterelement 11 zeigen, das in einem zweiten Zustand bei der Chip-Vereinzelung hergestellt wurde, der sich von dem ersten Zustand bei der Chip-Vereinzelung unterscheidet.
  • In dem zweiten Zustand bei der Chip-Vereinzelung ist die Dicke der Klinge geringer, und es weist das in dem Chip-Vereinzelungs-Streifen enthaltene Klebemittel ein höheres Haftvermögen auf als in dem ersten Zustand bei der Chip-Vereinzelung. Wie durch die Regressionslinie J1 angezeigt, weist das Halbleiterelement 11, das in dem ersten Zustand bei der Chip-Vereinzelung hergestellt wurde, einen Grad an Biegefestigkeit von etwa 100 bis 800 MPa auf. Wie durch die Regres-sionslinie J2 angezeigt, weist das Halbleiterelement 11, das in dem zweiten Zustand bei der Chip-Vereinzelung hergestellt wurde, einen Grad an Biegefestigkeit von etwa 700 bis 1100 MPa auf.
  • Wie aus dem Vorstehenden ersichtlich, besteht bei dem zweiten Zustand bei der Chip-Vereinzelung stärker die Tendenz, das Halbleiterelement 11 mit einer hohen Biegefestigkeit zu erzielen, als in dem ersten Zustand bei der Chip-Vereinzelung. Darüber hinaus verdeutlicht der Unterschied zwischen den Regressionslinien J1 und J2, dass der zweite Zustand bei der Chip-Vereinzelung eine geringere Schwankung des Grads an Biegefestigkeit mit sich bringt als der erste Zustand bei der Chip-Vereinzelung.
  • 12 veranschaulicht graphische Darstellungen, die einen Grad an Spannung in einer Dickenrichtung (einen Grad an vertikaler Spannung) zeigen, die an dem Halbleiterelement 11 in der Halbleitereinheit 101 anliegt. Diese graphischen Darstellungen sind die Ergebnisse einer Berechnung, die mittels einer computerunterstützen Technik (CAE) durchgeführt wurde. Die vertikale Achse zeigt Werte für die Spannung an, die an dem Halbleiterelement 11 anliegt.
  • Die horizontale Achse zeigt Werte für den linearen Ausdehnungskoeffizienten des isolierenden Substrats 13 an, das durch das Substrat-Bondmaterial 22 mit dem Halbleiterelement 11 verbunden ist. Es ist anzumerken, dass die Dicke t des Halbleiterelements 11 ein Parameter ist und dessen Werte gleich 100 µm, 200 µm und 300 µ sind.
  • Die Berechnungsergebnisse in 12 ergaben, dass der Wert der Spannung, die an dem Halbleiterelement 11 anliegt, geringer als 400 MPa in Bezug auf den linearen Ausdehnungskoeffizienten bei irgendeiner Dicke t des Halbleiterelements 11 ist. Dementsprechend weist das Halbleiterelement 11 vermutlich eine Rissbildung auf, wenn es einen Grad an Biegefestigkeit von weniger als 400 MPa aufweist; darüber hinaus weist das Halbleiterelement 11 vermutlich keine Defekte auf, wenn es einen Grad an Biegefestigkeit von 400 MPa oder mehr aufweist.
  • Die Berechnungsergebnisse in 12 sind konsistent mit der Tatsache, dass das Halbleiterelement 11, wenn es einen Grad an Biegefestigkeit von 700 MPa oder mehr aufweist, auch bei 1000 Zyklen des Erwärmungszyklus-Tests keine Defekte aufweist, wie beispielsweise eine Rissbildung.
  • Die Berechnungsergebnisse ergaben außerdem, dass das Halbleiterelement 11 eine um so höhere Spannung aufnimmt, je geringer die Dicke t ist. Mit anderen Worten, das Halbleiterelement 11 muss eine um so höhere Biegefestigkeit aufweisen, je geringer die Dicke t ist. Wie unter Bezugnahme auf 7 beschrieben, verbessert sich die Erwärmungszyklus-Lebensdauer des Substrat-Bondmaterials 22 um so mehr, je geringer die Dicke t ist.
  • Ferner weist das Halbleiterelement 11 mit den kumulativen Fehlfunktionsraten F(t) in den graphischen Darstellungen in 11 eine Dicke t von 100 µm auf. Dementsprechend weist das Halleiterelement 11 im Hinblick auf Herstellungsschwankungen ferner wünschenswerterweise einen Grad an Biegefestigkeit von 1000 MPa oder mehr auf.
  • 13 veranschaulicht graphische Darstellungen, die Relationen zwischen den Zuständen bei der Chip-Vereinzelung und Rissausbreitungsraten in die Tiefe zeigen. Jede Rissausbreitungsrate in die Tiefe zeigt die Größe eines in der Endoberfläche eines Chips hervorgerufenen Risses nach einer Chip-Vereinzelung an. Unter Bezugnahme auf 9 ist jede Rissausbreitungsrate in die Tiefe als ein Verhältnis der Tiefe d des Risses zu der Dicke L des Chips auf der Basis eines Prozentsatzes definiert (100 x d/L[%]). Ausdrücke „vor einer Verbesserung“ und „nach einer Verbesserung“ in 13 entsprechen jeweils dem ersten Zustand bei der Chip-Vereinzelung und dem zweiten Zustand bei der Chip-Vereinzelung.
  • Wie aus 13 ersichtlich, sind die Rissausbreitungsraten in die Tiefe in dem zweiten Zustand bei der Chip-Vereinzelung geringer als in dem ersten Zustand bei der Chip-Vereinzelung. Die Rissausbreitungsraten in die Tiefe liegen in dem ersten Zustand bei der Chip-Vereinzelung über 30 %, was eine Reduktion der Festigkeit in 11 mit sich bringt. Dementsprechend muss die Rissausbreitungsrate in die Tiefe gleich 30 % oder geringer sein.
  • Die Halbleitereinheit 101 absorbiert in dem Halbleiterelement 11 die thermischen Spannungen, die aus dem Unterschied zwischen dem linearen thermischen Ausdehnungskoeffizienten des Halbleiterelements 11 und dem linearen thermischen Ausdehnungskoeffizienten der Kühlvorrichtung 12 resultieren. Dadurch werden die in dem Verbindungsmaterial 23 hervorgerufenen Spannungen abgebaut.
  • Demzufolge wird die Halbleitereinheit 101 erzielt, die eine hohe Wärmeleitfähigkeit, eine hohe Produktivität sowie eine hohe Zuverlässigkeit aufweist. Darüber hinaus verschlechtert die untere Grenze in der Dicke des Halbleiterelements 11 die Ausbeute des Halbleiterelements 11 bei Herstellungsprozessen nicht, so dass keine störende Erhöhung von Kosten involviert ist.
  • Zweite Ausführungsform
  • 14 ist eine Querschnittsansicht des Aufbaus einer Halbleitereinheit 102 gemäß einer zweiten Ausführungsform. Im Gegensatz zu dem Aufbau der Halbleitereinheit 101 bei der ersten Ausführungsform weist die Halbleitereinheit 102 einen Aufbau auf, bei dem das isolierende Substrat 13 durch ein isolierendes Substrat 14 ersetzt ist. Die anderen Komponenten sind die gleichen wie jene der Halbleitereinheit 101. Es ist anzumerken, dass diese Zeichnung die Halbleiter-Basis 11a, die Verdrahtungselektrode 11b und die externe Ausgangselektrode 11c an der Rückseite in dem Halbleiterelement 11 nicht differenziert darstellt.
  • Das isolierende Substrat 14 weist die isolierende Keramik 6, Kupfer-Platten 51 und 71, Aluminium-Platten 52 und 72 auf. Die Kupfer-Platten 51 und 71 sind aus Kupfer hergestellt. Die Aluminium-Platten 52 und 72 sind aus Aluminium hergestellt.
  • Die Aluminium-Platten 52 und 72 befinden sich in Kontakt mit der isolierenden Keramik 6. Die Kupfer-Platte 51 und die Kupfer-Platte 71 befinden sich jeweils in Kontakt mit der Aluminium-Platte 52 und der Aluminium-Platte 72. Die Aluminium-Platte 52 ist sandwichartig zwischen der isolierenden Keramik 6 und der Kupfer-Platte 51 angeordnet. Die Aluminium-Platte 72 ist sandwichartig zwischen der isolierenden Keramik 6 und der Kupfer-Platte 71 angeordnet. Die Kupfer-Platte 51 ist durch das Substrat-Bondmaterial 22 mit dem Halbleiterelement 11 verbunden. Die Kupfer-Platte 71 ist durch das Verbindungsmaterial 23 mit der Kühlvorrichtung 12 verbunden.
  • Dementsprechend können die Kupfer-Platte 51 und die Aluminium-Platte 52 als Ganzes, der ersten Ausführungsform folgend, als die leitfähige Platte 5 angesehen werden. In einer ähnlichen Weise können die Kupfer-Platte 71 und die Aluminium-Platte 72 als Ganzes der ersten Ausführungsform folgend als die leitfähige Platte 7 angesehen werden.
  • Wie vorstehend beschrieben, weist die leitfähige Platte 7 eine Stapel-Struktur aus Kupfer, das eine hohe Wärmeleitfähigkeit aufweist, und Aluminium auf, das empfindlich für eine plastische Verformung ist. Eine derartige leitfähige Platte 7 verbessert die Zuverlässigkeit einer Verbindung zwischen dem isolierenden Substrat 14 und der Kühlvorrichtung 12 im Vergleich mit einer leitfähigen Platte 7 einzig aus Kupfer. Diese Verbesserung ist geeignet dafür, die Kühlvorrichtung 12 unter Verwendung von Aluminium herzustellen.
  • Dies liegt daran, dass thermische Spannungen gleichmäßig an den Elementen anliegen, die das Verbindungsmaterial 23 sandwichartig anordnen, d.h. an der Kühlvorrichtung 12 und der leitfähigen Platte 7. Ein derartiger Effekt ist insbesondere dann besonders zu erkennen, wenn das Verbindungsmaterial 23 aus einem Lot hergestellt ist.
  • Es ist wünschenswert, dass die Aluminium-Platte 72 aus reinem Aluminium hergestellt wird, das einen Reinheitsgrad von zumindest 99,5 % oder höher aufweist und das bevorzugt einen Reinheitsgrad von 99,9 % oder höher aufweist. Dies ermöglicht, dass der lineare thermische Ausdehnungskoeffizient des isolierenden Substrats 14 als Ganzes nahe bei dem linearen thermischen Ausdehnungskoeffizienten von Aluminium liegt, so dass auf das Verbindungsmaterial 23 einwirkende Spannungen reduziert werden. Eine derartige Reduktion der Spannungen ist für eine verbesserte Zuverlässigkeit einer Verbindung zwischen dem isolierenden Substrat 14 und der Kühlvorrichtung 12 wünschenswert.
  • Es ist außerdem wünschenswert, dass die Aluminium-Platte 52 aus reinem Aluminium hergestellt wird, das einen Reinheitsgrad von zumindest 99,5 % oder höher aufweist und das bevorzugt einen Reinheitsgrad von 99,9 % oder höher aufweist, damit der linear thermische Ausdehnungskoeffizient des isolierenden Substrats 14 als Ganzes nahe bei dem linearen thermischen Ausdehnungskoeffizienten von Aluminium liegt.
  • Die 15 und 16 sind Querschnittsansichten aufeinanderfolgender Schritte zur Herstellung der Halbleitereinheit 102. Bezugnehmend auf 15 wird zunächst das isolierende Substrat 14 hergestellt. Der Begriff „hergestellt“ bedeutet hier, dass das isolierende Substrat 14 hergestellt wird, das eine isolierende Platte, die bei dieser Ausführungsform die isolierende Keramik 6 ist, und die leitfähigen Platten 5 und 7 aufweist, die auf beiden Oberflächen der isolierenden Keramik 6 angeordnet sind, und bedeutet nicht zwangsläufig die Erzeugung des isolierenden Substrats 14. Die Kühlvorrichtung 12 wird ebenfalls in diesem Stadium hergestellt, was nicht gezeigt ist.
  • 16 stellt einen Schritt dar, bei dem das Halbleiterelement 11 durch das Substrat-Bondmaterial 22 an dem isolierenden Substrat 14 (insbesondere an der Kupfer-Platte 51) angeordnet wird. Dann wird die Kühlvorrichtung 12 durch das Verbindungsmaterial 23 mit der Kupfer-Platte 71 in dem isolierenden Substrat 14 verbunden. Die Kupfer-Platte 71 befindet sich auf einer Seite, die sich gegenüber von der Seite befindet, auf der das Halbleiterelement 11 angeordnet wird. Dies ergibt die in 14 dargestellte Konfiguration.
  • Dritte Ausführungsform
  • 17 ist eine Querschnittsansicht des Aufbaus einer Halbleitereinheit 103 gemäß einer dritten Ausführungsform. Im Gegensatz zu der Halbleitereinheit 101 gemäß der ersten Ausführungsform weist die Halbleitereinheit 103 eine Konfiguration auf, bei der sowohl die externe Ausgangselektrode 11c an der Rückseite als auch die leitfähige Platte 5 aus Kupfer hergestellt sind und das Substrat-Bondmaterial 22 nicht enthalten ist. Das heißt, die externe Ausgangselektrode 11c an der Rückseite und die leitfähige Platte 5 sind ohne das Substrat-Bondmaterial 22 miteinander verbunden. Die anderen Komponenten sind die gleichen wie jene der Halbleitereinheit 101.
  • Bei einer derartigen Konfiguration werden die externe Ausgangselektrode 11c an der Rückseite und die leitfähige Platte 5 mittels Bonding durch Diffusion aus der flüssigen Phase oder Bonding durch Diffusion aus der festen Phase miteinander verbunden. Die Verbindung unter einem derartigen Aspekt verbessert die Unempfindlichkeit gegenüber Spannungen. Dadurch wird die Zuverlässigkeit einer Verbindung zwischen dem isolierenden Substrat 13 und dem Halbleiterelement 11 verbessert.
  • 18 ist eine Querschnittsansicht des Aufbaus einer weiteren Halbleitereinheit 104 gemäß der vorliegenden Ausführungsform. Im Gegensatz zu der Halbleitereinheit 102 gemäß der zweiten Ausführungsform weist die Halbleitereinheit 104 eine Konfiguration auf, bei der die externe Ausgangselektrode 11c an der Rückseite aus Kupfer hergestellt ist und das Substrat-Bondmaterial 22 nicht enthalten ist. Das heißt, die externe Ausgangselektrode 11c an der Rückseite und die Kupfer-Platte 51 sind ohne das Substrat-Bondmaterial 22 miteinander verbunden. Die anderen Komponenten sind die gleichen wie jene der Halbleitereinheit 102.
  • Bei einer derartigen Konfiguration werden die externe Ausgangselektrode 11c an der Rückseite und die Kupfer-Platte 51 mittels Bonding durch Diffusion aus der flüssigen Phase oder Bonding durch Diffusion aus der festen Phase miteinander verbunden. Die Verbindung unter einem derartigen Aspekt verbessert die Unempfindlichkeit gegenüber Spannungen. Dadurch wird die Zuverlässigkeit einer Verbindung zwischen dem isolierenden Substrat 14 und dem Halbleiterelement 11 verbessert.
  • Zum Beispiel ermöglicht ein sogenanntes Verfahren mit direkt gebondetem Kupfer zur Bildung der leitfähigen Platte 5 des isolierenden Substrats 13 oder der Kupfer-Platte 51 des isolierenden Substrats 14 eine Verbindung des Halbleiterelements 11 mit dem isolierenden Substrat 13 oder eine Verbindung des Halbleiterelements 11 mit dem isolierenden Substrat 14 mittels Bonding durch Diffusion aus der festen Phase oder Bonding durch Diffusion aus der flüssigen Phase.
  • Selbstverständlich kann das Halbleiterelement 11 durch das Substrat-Bondmaterial 22 mit dem isolierenden Substrat 13 verbunden werden, wobei die externe Ausgangselektrode 11c an der Rückseite und die leitfähige Platte 5 aus Kupfer hergestellt sind. Die leitfähige Platte 7 kann ebenfalls aus Kupfer hergestellt sein.
  • Vierte Ausführungsform
  • 19 ist eine Querschnittsansicht des Aufbaus einer Halbleitereinheit 105 gemäß einer vierten Ausführungsform. Im Gegensatz zu der bei der ersten Ausführungsform beschriebenen Halbleitereinheit 101 weist die Halbleitereinheit 105 zusätzlich einen Leiter 3, ein Verbindungsmaterial 4 sowie ein Abdichtungsharz 17 auf. Es ist anzumerken, dass die Kühlvorrichtung 12 bei der vorliegenden Ausführungsform Wärmeabführungsrippen 12a aufweist. Es ist außerdem anzumerken, dass diese Zeichnung die Halbleiter-Basis 11a, die Verdrahtungselektrode 11b und die externe Ausgangselektrode 11c an der Rückseite in dem Halbleiterelement 11 nicht differenziert darstellt.
  • Das Verbindungsmaterial 4 ist mit dem Halbleiterelement 11 so verbunden, dass es sich entfernt von dem Substrat-Bondmaterial 22 befindet (d.h. das Verbindungsmaterial 4 ist mit der ersten Hauptoberfläche verbunden). Der Leiter 3 ist durch das Verbindungsmaterial 4 mit dem Halbleiterelement 11 verbunden. Das Abdichtungsharz 17 ist auf der Kühlvorrichtung 12 angeordnet und dichtet den Leiter 3, das Verbindungsmaterial 4, das Halbleiterelement 11, das isolierende Substrat 13, das Substrat-Bondmaterial 22 und das Verbindungsmaterial 23 ab.
  • Mit einer derartigen Konfiguration kann die Halbleitereinheit 105 bei einer Temperatur von über 175 °C betrieben werden, wobei sie das aus SiC hergestellte Halbleiterelement 11 aufweist. Darüber hinaus reduziert eine derartige Konfiguration einen thermischen Widerstand zwischen dem Halbleiterelement 11 und der Kühlvorrichtung 12, so dass die Halbleitereinheit 105 verkleinert und somit die allgemeine Flexibilität vergrößert werden kann. Dies trägt zu der Verkleinerung zum Beispiel eines Wechselrichters bei, der die Halbleitereinheit 105 aufweist.
  • Die 20 bis 22 sind Querschnittsansichten aufeinanderfolgender Schritte zur Herstellung der Halbleitereinheit 105 gemäß der vorliegenden Ausführungsform. Zunächst wird das isolierende Substrat 13 hergestellt, das aus den leitfähigen Platten 5 und 7 und der isolierenden Keramik 6 gebildet wird, wie sie vorab miteinander integriert worden sind. Als Nächstes wird die zweite Hauptoberfläche des Halbleiterelements 11 durch das Substrat-Bondmaterial 22 (vgl. 20) mit der leitfähigen Platte 5 verbunden. Ferner wird die Kühlvorrichtung 12 durch das Verbindungsmaterial 23 (vgl. 21) mit der leitfähigen Platte 7 verbunden.
  • Im Anschluss daran wird das Verbindungsmaterial 4 mit der ersten Hauptoberfläche des Halbleiterelements 11 verbunden, und des Weiteren wird der Leiter 3 mit dem Verbindungsmaterial 4 auf einer Seite verbunden, die sich gegenüber von der Seite befindet, auf der das Halbleiterelement 11 angeordnet ist (vgl. 22). Danach wird das Abdichtungsharz 17 angeordnet. Durch diese Prozessschritte wird die in 19 dargestellte Konfiguration erzielt. Mit anderen Worten, diese Prozessschritte tragen zu der Herstellung der Halbleitereinheit 105 bei.
  • Es ist anzumerken, dass die einzelnen Ausführungsformen bei der vorliegenden Erfindung innerhalb des Umfangs der Erfindung frei kombiniert werden können oder, soweit erforderlich, innerhalb des Umfangs der Erfindung modifiziert oder dabei Merkmale weggelassen werden können.
  • Bei den Ausführungsformen sind die Materialien und Qualitäten eines Materials der einzelnen Komponenten, die Leistungsbedingungen und andere Dinge illustrativ und nicht beschränkend.
  • Obwohl die Erfindung im Detail gezeigt und beschrieben ist, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 3
    Leiter
    4, 23
    Verbindungsmaterial
    5, 7
    leitfähige Platte
    6
    isolierende Keramik
    11
    Halbleiterelement
    11a
    Halbleiter-Basis
    12
    Kühlvorrichtung
    13, 14
    isolierendes Substrat
    17
    Abdichtungsharz
    22
    Substrat-Bondverbindung
    51, 71
    Kupfer-Platte
    52, 72
    Aluminium-Platte
    101 bis 105
    Halbleitereinheit
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015015412 A [0008]

Claims (10)

  1. Halbleitereinheit (101 bis 105), die Folgendes aufweist: - ein isolierendes Substrat (13, 14), das eine isolierende Platte (6), eine erste leitfähige Platte (5), die auf der einen Oberfläche der isolierenden Platte angeordnet ist, sowie eine zweite leitfähige Platte (7), die auf der anderen Oberfläche der isolierenden Platte angeordnet ist; - ein gesintertes Metall (22); - ein Halbleiterelement (11), das durch das gesinterte Metall auf der ersten leitfähigen Platte angeordnet ist, wobei das Halbleiterelement (11) einen Grad an Biegefestigkeit von 700 MPa oder mehr aufweist und eine Dicke von 0,05 mm oder mehr und von 0,1 mm oder weniger aufweist; - ein Verbindungsmaterial (23); und - eine Kühlvorrichtung (12), die durch das Verbindungsmaterial mit der zweiten leitfähigen Platte verbunden ist.
  2. Halbleitereinheit (101 bis 105) nach Anspruch 1, wobei das Halbleiterelement (11) einen Grad an Biegefestigkeit von 100 MPa oder mehr aufweist.
  3. Halbleitereinheit (101 bis 105), die Folgendes aufweist: - ein isolierendes Substrat (13, 14), das eine isolierende Platte (6), eine erste leitfähige Platte (5), die auf der einen Oberfläche der isolierenden Platte angeordnet ist, sowie eine zweite leitfähige Platte (7) aufweist, die auf der anderen Oberfläche der isolierenden Platte angeordnet ist; - ein gesintertes Metall (22); - ein Halbleiterelement (11), das durch das gesinterte Metall auf der ersten leitfähigen Platte angeordnet ist, wobei das Halbleiterelement (11) eine Rissausbreitungsrate in die Tiefe von 30 % oder weniger der Chip-Dicke aufweist und eine Dicke von 0,05 mm oder mehr und von 0,1 mm oder weniger aufweist; - ein Verbindungsmaterial (23); und - eine Kühlvorrichtung (12), die durch das Verbindungsmaterial mit der zweiten leitfähigen Platte verbunden ist.
  4. Halbleitereinheit (101 bis 105) nach Anspruch 1 oder 3, wobei das gesinterte Metall (22) eine Dicke von 3 µm oder mehr und von 100 µm oder weniger aufweist.
  5. Halbleitereinheit (101 bis 105) nach Anspruch 1 oder 3, wobei die isolierende Platte (6) aus Siliciumnitrid, Aluminiumnitrid oder Aluminiumoxid hergestellt ist.
  6. Halbleitereinheit (102) nach Anspruch 1 oder 3, wobei die zweite leitfähige Platte (7) eine Stapelstruktur aus Kupfer oder einer Legierung aus Kupfer (71) und Aluminium oder einer Legierung aus Aluminium (72) aufweist.
  7. Halbleitereinheit (102) nach Anspruch 6, wobei die Kühlvorrichtung (12) aus Aluminium oder einer Legierung aus Aluminium hergestellt ist.
  8. Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei das Halbleiterelement (11) eine Halbleiter-Basis (11a) aufweist, die aus SiC hergestellt ist.
  9. Verfahren zur Herstellung einer Halbleitereinheit, das folgende Schritte aufweist: (a) Herstellen eines isolierenden Substrats (3), das eine isolierende Platte (6), eine erste leitfähige Platte (5), die auf der einen Oberfläche der isolierenden Platte angeordnet wird, sowie eine zweite leitfähige Platte (7) aufweist, die auf der anderen Oberfläche der isolierenden Platte angeordnet wird; (b) Anordnen eines Halbleiterelements (11) durch ein gesintertes Metall (22) an der ersten leitfähigen Platte; und (c) Verbinden einer Kühlvorrichtung (12) durch ein erstes Verbindungsmaterial (23) mit der zweiten leitfähigen Platte.
  10. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 9, das ferner die folgenden Schritte aufweist: (d) Verbinden eines Leiters (3) durch ein zweites Verbindungsmaterial (4) mit dem Halbleiterelement (11) auf einer Seite, die sich gegenüber von der Seite befindet, auf der das gesinterte Metall (22) angeordnet ist; und (e) Abdichten des Halbleiterelements, des isolierenden Substrats (13) sowie des Leiters mit einem Abdichtungsharz (17).
DE112016006777.1T 2016-04-21 2016-10-31 Halbleitereinheit und Verfahren zur Herstellung derselben Pending DE112016006777T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-085068 2016-04-21
JP2016085068 2016-04-21
PCT/JP2016/082199 WO2017183222A1 (ja) 2016-04-21 2016-10-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112016006777T5 true DE112016006777T5 (de) 2019-01-03

Family

ID=60116867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006777.1T Pending DE112016006777T5 (de) 2016-04-21 2016-10-31 Halbleitereinheit und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US10707146B2 (de)
JP (1) JP6440903B2 (de)
CN (1) CN109075159B (de)
DE (1) DE112016006777T5 (de)
WO (1) WO2017183222A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package
JP6803106B1 (ja) * 2020-09-18 2020-12-23 株式会社半導体熱研究所 半導体デバイスの接合部材
JP2022099858A (ja) * 2020-12-23 2022-07-05 株式会社 日立パワーデバイス 半導体装置およびその製造方法
US20230078615A1 (en) * 2021-09-16 2023-03-16 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015412A (ja) 2013-07-08 2015-01-22 富士電機株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
JP3604988B2 (ja) 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
JP4198966B2 (ja) * 2002-10-17 2008-12-17 株式会社東芝 半導体装置の製造方法
US7619302B2 (en) * 2006-05-23 2009-11-17 International Rectifier Corporation Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules
KR20110033117A (ko) * 2008-06-06 2011-03-30 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
JP5526686B2 (ja) * 2009-09-30 2014-06-18 Ｄｉｃ株式会社 ジフルオロベンゼン誘導体及びこれを含有する液晶組成物。
JP5707885B2 (ja) * 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2012197496A (ja) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合部材
EP2816593B1 (de) 2012-02-14 2020-01-15 Mitsubishi Materials Corporation Lötverbindungsstruktur, leistungsmodul, an einem kühlkörper befestigtes substrat für ein leistungsmodul, verfahren zur herstellung dieses substrats und paste zur herstellung einer lötunterschicht
JP5915233B2 (ja) 2012-02-14 2016-05-11 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
KR101581610B1 (ko) * 2012-03-22 2016-01-11 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5780191B2 (ja) * 2012-03-28 2015-09-16 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
JP5688782B2 (ja) * 2012-04-24 2015-03-25 株式会社東京精密 ダイシングブレード
JP5748914B2 (ja) * 2012-06-15 2015-07-15 株式会社東京精密 ダイシング装置及びダイシング方法
JP2014103182A (ja) 2012-11-19 2014-06-05 Mitsubishi Electric Corp 電力用半導体装置
JP6062330B2 (ja) * 2013-07-16 2017-01-18 カルソニックカンセイ株式会社 文字板照明構造
JP6069135B2 (ja) 2013-08-30 2017-02-01 株式会社日立製作所 電力用半導体装置及びその製造方法、並びに、そのための半田
JP6220657B2 (ja) * 2013-12-04 2017-10-25 株式会社Ｓｃｒｅｅｎホールディングス 画像記録装置および画像記録方法
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
CN103922748B (zh) * 2014-03-14 2015-09-16 河海大学 一种多孔氮化硅陶瓷的制备方法
JP6191775B2 (ja) * 2014-07-18 2017-09-06 富士電機株式会社 半導体装置
JP6462715B2 (ja) * 2014-11-07 2019-01-30 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
CN105140193A (zh) * 2015-05-04 2015-12-09 嘉兴斯达半导体股份有限公司 一种覆铜陶瓷散热基板的功率模块焊接结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015412A (ja) 2013-07-08 2015-01-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20190122955A1 (en) 2019-04-25
CN109075159A (zh) 2018-12-21
JPWO2017183222A1 (ja) 2018-08-09
WO2017183222A1 (ja) 2017-10-26
CN109075159B (zh) 2021-12-17
US10707146B2 (en) 2020-07-07
JP6440903B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112012006692B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112015004770T5 (de) Leistungsmodul
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE112017002961T5 (de) Leistungs-halbleitereinheit
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE112015005654T5 (de) Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
DE112017002530T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102011083927A1 (de) Leistungsmodul und Verfahren zur Herstellung desselben
DE112017007098T5 (de) Halbleitervorrichtung
DE102013221954A1 (de) Halbleitereinheit
EP3208841B1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE112018008167T5 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE112017006866T5 (de) Isoliertes wärmeabfuhrsubstrat
DE102017209119B4 (de) Halbleitermodul und Leistungswandler
DE102016216033A1 (de) Leistungshalbleitermodul und Verfahren zum Herstellen desselben
DE60217059T2 (de) Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren
DE112014006349T5 (de) Bond-Material, Bond-Verfahren und Halbleitervorrichtung für elektrische Energie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication