DE112015004798T5 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112015004798T5
DE112015004798T5 DE112015004798.0T DE112015004798T DE112015004798T5 DE 112015004798 T5 DE112015004798 T5 DE 112015004798T5 DE 112015004798 T DE112015004798 T DE 112015004798T DE 112015004798 T5 DE112015004798 T5 DE 112015004798T5
Authority
DE
Germany
Prior art keywords
insulating film
silicon carbide
atoms
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015004798.0T
Other languages
English (en)
Other versions
DE112015004798B4 (de
Inventor
Shunsuke Yamada
Daisuke Hamajima
Masayuki Kobayashi
Maki Hamada
So Tanaka
Shinji Kimura
Masaki Kijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Original Assignee
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Renesas Electronics Corp filed Critical Sumitomo Electric Industries Ltd
Publication of DE112015004798T5 publication Critical patent/DE112015004798T5/de
Application granted granted Critical
Publication of DE112015004798B4 publication Critical patent/DE112015004798B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Siliziumkarbid-Halbleitervorrichtung (1) weist ein Siliziumkarbid-Substrat (10), einen Gate-Isolierfilm (15), eine Gate-Elektrode (27) und einen Zwischenschicht-Isolierfilm (2) auf. Das Siliziumkarbid-Substrat (10) weist eine Hauptfläche (10a) auf. Der Gate-Isolierfilm (15) ist auf der Hauptfläche (10a) des Siliziumkarbid-Substrats (10) vorgesehen. Die Gate-Elektrode (27) ist auf dem Gate-Isolierfilm (15) vorgesehen. Der Zwischenschicht-Isolierfilm (2) ist vorgesehen, um die Gate-Elektrode (27) zu bedecken. Der Zwischenschicht-Isolierfilm (2) umfasst einen ersten Isolierfilm (2a), der mit der Gate-Elektrode (27) in Kontakt ist, Siliziumatome enthält und weder Phosphoratome noch Boratome enthält, einen zweiten Isolierfilm (2b), der auf dem ersten Isolierfilm (2a) vorgesehen ist, Siliziumatome enthält und Phosphoratome und/oder Boratome enthält, und einen dritten Isolierfilm (2c), der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält. Der zweite Isolierfilm (2b) umfasst eine erste Fläche (2b1), die mit dem ersten Isolierfilm (2a) in Kontakt ist, eine zweite Fläche (2b2) gegenüber der ersten Fläche (2b1) und eine dritte Fläche (2b3), die die erste Fläche (2b1) und die zweite Fläche (2b2) verbindet. Der dritte Isolierfilm (2c) ist mit der zweiten Fläche (2b2) und/oder der dritten Fläche (2b3) in Kontakt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung.
  • Stand der Technik
  • Zur Erzielung einer hohen Durchbruchspannung und eines geringen Verlusts in einer Halbleitervorrichtung und zur Verwendung derselben in einer Hochtemperaturumgebung wurde in letzter Zeit Siliziumkarbid weitgehend als ein Material zur Bildung einer Halbleitervorrichtung verwendet. Beispielsweise wurde in Mitsuo Okamoto et al., ”Reduction of Instability in Vth of 4H-SiC Carbon Face MOSFETs,” the 59th Spring Meeting, Proceedings, The Japan Society of Applied Physics, Spring 2012, S. 15–309 (NPD 1) erwähnt, dass ein Siliziumkarbid-Metalloxidhalbleiterfeldeffekttransistor (MOSFET) aufgrund einer Gate-Vorspannungsbelastung Schwankungen im Schwellenwert unterliegt. Dieses Dokument offenbart ein Verfahren zum Glühen eines Siliziumkarbid-Substrats mit einem darauf gebildeten Gate-Oxidfilm in einer Wasserstoffatmosphäre, um die Schwankungen in der Schwellenspannung zu verringern.
  • Zitationsliste
  • Nicht-Patentdokument
    • NPD 1: Mitsuo Okamoto et al., ”Reduction of Instability in Vth of 4H-SiC Carbon Face MOSFETs,” the 59th Spring Meeting, Proceedings, The Japan Society of Applied Physics, Spring 2012, S. 15–309
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Beim Glühen in einer Wasserstoffatmosphäre kann jedoch, obwohl die Schwankungen in der Schwellenspannung vorübergehend verringert werden können, der Effekt der Verringerung dieser Schwankungen in der Schwellenspannung verloren gehen, wenn beispielsweise ein Substrat in einem nachfolgenden Schritt zum Bilden einer Ohmschen Elektrode oder dergleichen einer hohen Temperatur ausgesetzt wird. Das heißt, obwohl die Schwankungen der Schwellenspannung zum Zeitpunkt der Bildung einer Gate-Elektrode auf dem Substrat verringert werden können, müssen die Schwankungen in der Schwellenspannung zum Zeitpunkt der Fertigstellung der Vorrichtung nicht verringert sein.
  • Es ist somit eine Aufgabe der vorliegenden Erfindung eine Siliziumkarbid-Halbleitervorrichtung bereitzustellen, in der Schwankungen in der Schwellenspannung verringert werden können.
  • Lösung des Problems
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat, einen Gate-Isolierfilm, eine Gate-Elektrode und einen Zwischenschicht-Isolierfilm. Das Siliziumkarbid-Substrat weist eine Hauptfläche auf. Der Gate-Isolierfilm ist auf der Hauptfläche des Siliziumkarbid-Substrats vorgesehen. Die Gate-Elektrode ist auf dem Gate-Isolierfilm vorgesehen. Der Zwischenschicht-Isolierfilm ist derart ausgebildet, dass er die Gate-Elektrode bedeckt. Der Zwischenschicht-Isolierfilm umfasst einen ersten Isolierfilm, der in Kontakt mit der Gate-Elektrode ist, Siliziumatome enthält und weder Phosphoratome noch Boratome enthält, einen zweiten Isolierfilm, der auf dem ersten Isolierfilm vorgesehen ist und Siliziumatome enthält sowie Phosphoratome und/oder Boratome enthält, und einen dritten Isolierfilm, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält. Der zweite Isolierfilm umfasst eine erste Fläche, die in Kontakt mit dem ersten Isolierfilm ist, eine zweite Fläche gegenüber der ersten Fläche und eine dritte Fläche, die die erste Fläche und die zweite Fläche miteinander verbindet. Der dritte Isolierfilm ist in Kontakt mit der zweiten Fläche und/oder der dritten Fläche.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß dem obigen Aspekt wird eine Siliziumkarbid-Halbleitervorrichtung bereitgestellt, in der die Schwankungen in der Schwellenspannung verringert werden können.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine schematische Querschnittsansicht, die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt.
  • 2 zeigt eine schematische Querschnittsansicht, die einen ersten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 3 zeigt eine schematische Querschnittsansicht, die einen zweiten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 4 zeigt eine schematische Querschnittsansicht, die einen dritten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 5 zeigt eine schematische Querschnittsansicht, die einen vierten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 6 zeigt eine schematische Querschnittsansicht, die einen fünften Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 7 zeigt eine schematische Querschnittsansicht, die einen sechsten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 8 zeigt eine schematische Querschnittsansicht, die einen siebten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 9 zeigt eine schematische Querschnittsansicht, die einen achten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 10 zeigt eine schematische Querschnittsansicht, die einen neunten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 11 zeigt eine schematische Querschnittsansicht, die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt.
  • 12 zeigt eine schematische Querschnittsansicht, die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt.
  • 13 zeigt eine schematische Querschnittsansicht, die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellt.
  • 14 zeigt eine schematische Querschnittsansicht, die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einer fünften Ausführungsform darstellt.
  • 15 zeigt eine schematische Querschnittsansicht, die eine Struktur einer Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der fünften Ausführungsform darstellt.
  • 16 zeigt eine Ansicht zur Darstellung einer ersten Schwellenspannung und einer zweiten Schwellenspannung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 17 zeigt eine schematische Querschnittsansicht, die eine Struktur eines MOS-Kondensators gemäß einem Beispiel darstellt.
  • 18 zeigt eine schematische Querschnittsansicht, die eine Struktur eines MOS-Kondensators gemäß einem Vergleichsbeispiel darstellt.
  • 19 zeigt eine Ansicht, die die Beziehung zwischen einer Elementkonzentration und einer Tiefe von einer Oberfläche in dem MOS-Kondensator gemäß dem Beispiel darstellt.
  • 20 zeigt eine Ansicht, die die Beziehung zwischen einer Elementkonzentration und einer Tiefe von einer Oberfläche in dem MOS-Kondensator gemäß dem Vergleichsbeispiel darstellt.
  • 21 zeigt eine schematische perspektivische Ansicht zur Darstellung einer Natriumatomkonzentration.
  • Beschreibung der Ausführungsformen
  • [Beschreibung der Ausführungsformen]
  • Zunächst werden die Ausführungsformen anhand einer Auflistung beschrieben.
    • (1) Eine Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat 10, einen Gate-Isolierfilm 15, eine Gate-Elektrode 27 und einen Zwischenschicht-Isolierfilm 2. Das Siliziumkarbid-Substrat 10 weist eine Hauptfläche 10a auf. Der Gate-Isolierfilm 15 ist auf der Hauptfläche 10a des Siliziumkarbid-Substrats 10 vorgesehen. Die Gate-Elektrode 27 ist auf dem Gate-Isolierfilm 15 vorgesehen. Der Zwischenschicht-Isolierfilm 2 ist derart ausgebildet, dass er die Gate-Elektrode 27 bedeckt. Der Zwischenschicht-Isolierfilm 2 umfasst einen ersten Isolierfilm 2a, der in Kontakt mit der Gate-Elektrode 27 ist, Siliziumatome enthält, und weder Phosphoratome noch Boratome enthält, einen zweiten Isolierfilm 2b, der auf dem ersten Isolierfilm 2a vorgesehen ist und Siliziumatome enthält und Phosphoratome und/oder Boratome enthält, und einen dritten Isolierfilm 2c, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält. Der zweite Isolierfilm 2b umfasst eine erste Fläche 2b1, die in Kontakt mit dem ersten Isolierfilm 2a ist, eine zweite Fläche 2b2 gegenüber der ersten Fläche 2b1 und eine dritte Fläche 2b3, die die erste Fläche 2b1 und die zweite Fläche 2b2 miteinander verbindet. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 und/oder der dritten Fläche 2b3.
  • Die Erfinder haben sorgfältige Untersuchungen über Verfahren zur Unterdrückung von Schwankungen in der Schwellenspannung aufgrund einer Gate-Vorspannungsbelastung durchgeführt und die nachfolgenden Ergebnisse erhalten.
  • Bei dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung haften Metallverunreinigungen von Alkalimetallen, wie beispielsweise Natrium (Na) und Kalium (K), die in einer Atmosphäre vorhanden sind, an einer Oberfläche eines Zwischenschicht-Isolierfilms, der auf einer Gate-Elektrode vorgesehen ist. Die Metallverunreinigungen, wie beispielsweise Natrium dringen aufgrund der Wärmebehandlung in dem Schritt des Bildens einer Source-Elektrode und in einem Schritt, der dem Schritt des Bildens einer Source-Elektrode nachfolgt, durch die Oberfläche des Zwischenschicht-Isolierfilms in die Gate-Elektrode ein und diffundieren in die Nähe eines Gate-Isolierfilms. Die Metallverunreinigungen, wie beispielsweise Natrium, führen Ladungen während eines Betriebs eines MOSFETs zu, wodurch sich eine Schwellenspannung verringert und tendenziell Strom fließt. Folglich wird erwartet, dass die Schwellenspannung vor und nach einer Gate-Vorspannungsbelastung Schwankungen unterliegt.
  • Die Erfinder haben zunächst die Verwendung eines Isolierfilms, der Phosphor oder Bor enthält, wie beispielsweise Phosphosilikatglas (PSG) oder Borosilikatglas (BSG) als einen Abschnitt eines Zwischenschicht-Isolierfilms untersucht. Phosphor bzw. Bor weist eine hohe Affinität für Alkalimetalle, wie beispielsweise Natrium, auf und somit können Metallverunreinigungen, wie beispielsweise Natrium, in dem Isolierfilm, der Phosphor oder Bor enthält, eingeschlossen werden. Dementsprechend kann eine Diffusion von Metallverunreinigungen, die an der Oberfläche des Zwischenschicht-Isolierfilms haften, in der Nähe des Gate-Isolierfilms unterdrückt werden. Folglich können Schwellenspannungsschwankungen verringert werden.
  • Wird andererseits der Isolierfilm, der Phosphor oder Bor enthält, als ein Abschnitt des Zwischenschicht-Isolierfilms verwendet, gibt es Bedenken dahingehend, dass ein Kontaktloch, in dem eine Source-Elektrode gebildet werden soll, durch Phosphor oder Bor oder eine Verbindung, die Phosphor oder Bor enthält, verunreinigt wird, wodurch sich ein Kontaktwiderstand zwischen der Source-Elektrode und einem Siliziumkarbid-Substrat erhöhen kann. Genauer gesagt, wird ein Fall erwartet, bei dem während des Trockenätzens oder des Nassätzens Phosphor oder Bor aus dem Isolierfilm, der Phosphor oder Bor enthält, eluiert oder verdampft wird, und eine Oberfläche des Siliziumkarbid-Substrats, das an einem Kontaktlochabschnitt freigelegt ist, verunreinigt. Alternativ wird erwartet, dass in einem Fall, bei dem eine Filmbildung, eine Plasmabehandlung oder eine Wärmebehandlung in einem Schritt nach dem obigen Ätzschritt durchgeführt wird, Phosphor oder Bor von dem Isolierfilm, der Phosphor oder Bor enthält, verdampft, gesputtert oder thermisch diffundiert wird, und die Oberfläche des Siliziumkarbid-Substrats oder die Innenseite eines Kristalls des Siliziumkarbid-Substrats verunreinigt. Es ist auch denkbar, dass eine Kombination der obigen zwei Fälle auftreten kann. Als Ergebnis sorgfältiger Studien haben die Erfinder entschieden, einen Zwischenschicht-Isolierfilm aus einem ersten Isolierfilm, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält, einen zweiten Isolierfilm, der auf dem ersten Isolierfilm vorgesehen ist und Siliziumatome enthält und Phosphoratome und/oder Boratome enthält, und einen dritten Isolierfilm, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält, zu bilden. Ferner haben die Erfinder entschieden, den dritten Isolierfilm derart auszubilden, dass dieser in Kontakt mit einer oberen Fläche und/oder einer Seitenfläche des zweiten Isolierfilms ist. Dadurch kann eine Verunreinigung eines Kontaktlochs durch Phosphoratome oder Boratome, die in dem zweiten Isolierfilm enthalten sind, unterdrückt werden. Folglich kann eine Zunahme des Kontaktwiderstands zwischen der Source-Elektrode und dem Siliziumkarbid-Substrat unterdrückt werden.
  • Gemäß dem Siliziumkarbid-Halbleitersubstrat 1 gemäß dem zuvor beschriebenen Punkt (1) umfasst der Zwischenschicht-Isolierfilm 2 den ersten Isolierfilm 2a, der in Kontakt mit der Gate-Elektrode 27 ist, Siliziumatome enthält und weder Phosphoratome noch Boratome enthält, den zweiten Isolierfilm 2b, der auf dem ersten Isolierfilm 2a vorgesehen ist, Siliziumatome enthält und Phosphoratome und/oder Boratome enthält, und den dritten Isolierfilm 2c, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält. Der zweite Isolierfilm 2b umfasst eine erste Fläche 2b1, die in Kontakt mit dem ersten Isolierfilm 2a ist, eine zweite Fläche 2b2, die der ersten Fläche 2b1 gegenüberliegt, und eine dritte Fläche 2b3, die die erste Fläche 2b1 und die zweite Fläche 2b2 verbindet. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 und/oder der dritten Fläche 2b3. Somit können Schwankungen in der Schwellenspannung der Siliziumkarbid-Halbleitervorrichtung 1 verringert werden. Ferner kann eine Erhöhung des Kontaktwiderstands zwischen der Source-Elektrode und dem Siliziumkarbid-Substrat 10 unterdrückt werden.
    • (2) Vorzugsweise ist in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß dem zuvor beschriebenem Punkt (1) der zweite Isolierfilm 2b von einem durch den ersten Isolierfilm 2a und dem dritten Isolierfilm 2c gebildeten Raum begrenzt. Dadurch kann eine Verunreinigung eines Kontaktlochs durch Phosphoratome oder Boratome, die in dem zweiten Isolierfilm 2b enthalten sind, unterdrückt werden. Folglich kann eine Erhöhung des Kontaktwiderstands zwischen der Source-Elektrode und dem Siliziumkarbid-Substrat 10 effizient unterdrückt werden.
    • (3) Vorzugsweise ist in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß dem obigen Punkt (1) der dritte Isolierfilm 2c in Kontakt mit der zweiten Fläche 2b2. Dadurch kann eine Diffusion von Natrium von der Seite der zweiten Fläche 2b2 in Richtung des Gate-Isolierfilms 15 unterdrückt werden.
    • (4) Vorzugsweise umfasst in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß obigem Punkt (1) der erste Isolierfilm 2a eine vierte Fläche 2a1, die in Kontakt mit dem Gate-Isolierfilm 15 ist, eine fünfte Fläche 2a2 gegenüber der vierten Fläche 2a1 und eine sechste Fläche 2a3, die die vierte Fläche 2a1 und die fünfte Fläche 2a2 miteinander verbindet. Der dritte Isolierfilm 2c ist in Kontakt mit der dritten Fläche 2b3 und der sechsten Fläche 2a3. Dadurch wird eine Diffusion von Natrium von der Seite der dritten Fläche 2b3 und der Seite der sechsten Fläche 2a3 in Richtung des Gate-Isolierfilms 15 unterdrückt.
    • (5) Vorzugsweise ist in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß obigem Punkt (1) der zweite Isolierfilm 2b an der dritten Fläche 2b3 in Kontakt mit der Hauptfläche 10a. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 und durch den zweiten Isolierfilm 2b entfernt von dem ersten Isolierfilm 2a angeordnet. Dadurch kann eine Diffusion von Natrium von der Seite der zweiten Fläche 2b2 in Richtung des Gate-Isolierfilms 15 unterdrückt werden.
    • (6) Vorzugsweise umfasst in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (5) der erste Isolierfilm 2a SiO2, SiN oder SiON. Dadurch kann die Isoliereigenschaft des Zwischenschicht-Isolierfilms 2 wirksam verbessert werden.
    • (7) Vorzugsweise umfasst in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (6) der zweite Isolierfilm 2b PSG, BSG und Borophosphosilikatglas (BPSG). PSG ist SiO2 mit P2O5 oder P2O3, das ein mit Phosphor (P) versetzter Oxidfilm ist. BSG ist SiO2 mit B2O5, das ein mit Bor (B) versetzter Oxidfilm ist. BPSG ist SiO2 mit B2O5, das ein mit Bor (B) versetzter Oxidfilm ist, und mit P2O5 oder P2O3, das ein mit Phosphor (P) versetzter Oxidfilm ist. Zur Bildung von PSG-, BSG- und BPSG-Filmen kann ein durch Silan (SiH4) oder Disilan (Si2H6) dargestelltes Hydrid verwendet werden, oder es kann ein durch Tetraethylorthosilicat (TEOS) dargestelltes organisches Rohmaterial verwendet werden. Auf diese Weise kann Natrium effizient durch den zweiten Isolierfilm 2b eingeschlossen werden.
    • (8) Vorzugsweise umfasst in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (7) der dritte Isolierfilm 2c SiO2, SiN oder SiON. Dadurch kann die Isoliereigenschaft des Zwischenschicht-Isolierfilms 2 effizient verbessert werden.
    • (9) Vorzugsweise beträgt in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (8) ein Höchstwert einer Natriumatomkonzentration in dem Gate-Isolierfilm 15 gleich oder weniger als 1 × 1016 cm–3. Auf diese Weise können Schwankungen in der Schwellenspannung in der Siliziumkarbid-Halbleitervorrichtung 1 auf effiziente Weise verringert werden.
    • (10) Vorzugsweise ist in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (9) der Höchstwert einer Natriumatomkonzentration in dem zweiten Isolierfilm 2b höher als der Höchstwert einer Natriumatomkonzentration in dem ersten Isolierfilm 2a. Es kann eine Diffusion von Natrium in den Gate-Isolierfilm 15 unterdrückt werden, indem eine große Menge an Natriumatomen durch den zweiten Isolierfilm 2b eingeschlossen werden.
    • (11) Vorzugsweise ist in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (10) ein Höchstwert einer Natriumatomkonzentration in dem zweiten Isolierfilm 2b höher als der Höchstwert einer Natriumatomkonzentration in dem Gate-Isolierfilm 15. Eine Diffusion von Natrium in den Gate-Isolierfilm 15 kann durch Einschließen einer großen Menge an Natriumatomen durch den zweiten Isolierfilm 2b unterdrückt werden.
    • (12) Vorzugsweise umfasst die Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (11) eine Source-Elektrode 16, die in Kontakt mit dem Siliziumkarbid-Substrat 10 ist und Aluminium enthält, und eine Sperrschicht 17, die zwischen der Source-Elektrode 16 und dem Zwischenschicht-Isolierfilm 2 vorgesehen ist. Dadurch kann eine Diffusion von Aluminium, das in der Source-Elektrode 16 enthalten ist, in den Zwischenschicht-Isolierfilm 2 unterdrückt werden.
    • (13) Vorzugsweise umfasst in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß obigem Punkt (12) die Sperrschicht 17 TiN. Dadurch kann eine Diffusion von Aluminium, das in der Source-Elektrode enthalten ist, in den Zwischenschicht-Isolierfilm 2 auf wirksame Weise unterdrückt werden.
    • (14) Vorzugsweise umfasst in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß obigen Punkt (12) oder (13) die Source-Elektrode 16 TiAlSi. Dadurch kann ein Kontaktwiderstand zwischen der Source-Elektrode 16 und dem Siliziumkarbid-Substrat 10 verringert werden.
    • (15) Vorzugsweise sind in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (14) der erste Isolierfilm 2a und der zweite Isolierfilm 2b wiederholt in dem Zwischenschicht-Isolierfilm 2 gestapelt. Dadurch kann die Diffusion von Natrium in den Gate-Isolierfilm 15 effizient unterdrückt werden. Folglich können Schwellenspannungsschwankungen in der Siliziumkarbid-Halbleitervorrichtung 1 effizient verringert werden.
    • (16) Vorzugsweise ist in der Siliziumkarbid-Halbleitervorrichtung 1 gemäß einem der obigen Punkte (1) bis (15) in einem ersten Belastungstest, bei dem eine Gate-Spannung von –5 V an die Gate-Elektrode für 100 Stunden bei einer Temperatur von 175°C angelegt wird, ein Absolutwert einer Differenz zwischen einer ersten Schwellenspannung und einer zweiten Schwellenspannung kleiner oder gleich 0,5 V, wobei eine Schwellenspannung vor dem ersten Belastungstest als eine erste Schwellenspannung definiert ist, und eine Schwellenspannung nach dem ersten Belastungstest als die zweite Schwellenspannung definiert ist. Dadurch können Schwellenspannungsschwankungen in der Siliziumkarbid-Halbleitervorrichtung 1 effizient verringert werden.
  • [Ausführliche Beschreibung der Ausführungsformen]
  • Im Nachfolgenden werden Ausführungsformen mit Bezug auf die Zeichnungen beschrieben. Es sollte beachtet werden, dass in den nachfolgenden Zeichnungen gleiche oder sich entsprechende Teile mit den gleichen Bezugszeichen bezeichnet werden und eine Beschreibung derselben nicht wiederholt wird. Hinsichtlich der kristallographischen Bezeichnung in der vorliegenden Beschreibung wird eine einzelne Orientierung durch [] dargestellt, eine Gruppenorientierung durch <> dargestellt, eine einzelne Ebene durch () dargestellt und eine Gruppenebene durch {} dargestellt. Darüberhinaus wird für gewöhnlich ein negativer Index kristallographisch durch Setzen eines ”-” (Strich) über einer Zahl dargestellt, wobei in der vorliegenden Beschreibung dieser durch Setzen eines negativen Vorzeichens vor der Zahl dargestellt wird.
  • (Erste Ausführungsform)
  • Zunächst wird ein Aufbau eines MOSFETs 1 als eine Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben.
  • Wie in 1 gezeigt, umfasst der MOSFET 1 gemäß der ersten Ausführungsform im Wesentlichen das Siliziumkarbid-Substrat 10, die Gate-Elektrode 27, den Gate-Isolierfilm 15, den Zwischenschicht-Isolierfilm 2, die Sperrschicht 17, die Source-Elektrode 16, eine Vorderflächenschutzelektrode 19, eine Drain-Elektrode 20, und eine Rückflächenschutzelektrode 23. Das Siliziumkarbid-Substrat 10 umfasst eine erste Hauptfläche 10a und eine zweite Hauptfläche 10b gegenüber der ersten Hauptfläche 10a. Das Siliziumkarbid-Substrat 10 umfasst im Wesentlichen ein Siliziumkarbid-Einkristallsubstrat 11, das die zweite Hauptfläche 10b bildet, und eine Siliziumkarbid-Epitaxieschicht 5, die auf dem Siliziumkarbid-Einkristallsubstrat 11 vorgesehen ist und die erste Hauptfläche 10a bildet.
  • Das Siliziumkarbid-Einkristallsubstrat 11 ist beispielsweise aus einem hexagonalen Siliziumkarbid-Einkristall mit einem Polytyp 4H hergestellt. Der Höchstdurchmesser der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 ist größer als 100 mm, und vorzugsweise größer als oder gleich 150 mm und noch bevorzugter größer oder gleich 200 mm. Die erste Hauptfläche 10a des Siliziumkarbid-Substrats 10 ist beispielsweise eine {0001}-Ebene oder eine Ebene, mit einem Abweichungswinkel von gleich oder weniger als 8° von der {0001}-Ebene. Insbesondere ist beispielsweise die erste Hauptfläche 10a eine (0001)-Ebene oder eine Fläche mit einem Abweichungswinkel von gleich oder weniger als etwa 8° von der (0001)-Ebene und die zweite Hauptfläche 10b ist eine (000-1)-Ebene oder eine Ebene mit einem Abweichungswinkel von gleich oder weniger als etwa 8° von der (000-1)-Ebene. Die Dicke des Siliziumkarbid-Substrats 10 beträgt beispielsweise gleich oder weniger als 700 μm, und noch bevorzugter gleich oder mehr als 250 μm und gleich oder weniger als 500 μm.
  • Die Siliziumkarbid-Epitaxieschicht 5 weist einen Driftbereich 12, ein Körpergebiet 13, ein Sourcegebiet 14 und ein Kontaktgebiet 18 auf. Der Driftbereich 12 umfasst eine n-Verunreinigung, wie beispielsweise Stickstoff, und weist einen n-Leitfähigkeitstyp auf (einen ersten Leitfähigkeitstyp). Eine Konzentration der n-Verunreinigung in dem Driftbereich 12 beträgt beispielsweise etwa 5,0 × 1015 cm–3. Das Körpergebiet 13 umfasst eine p-Verunreinigung, wie beispielsweise Aluminium oder Bor, und weist einen p-Leitfähigkeitstyp (einen zweiten Leitfähigkeitstyp) auf. Eine Konzentration der p-Verunreinigung, die in dem Körpergebiet 13 enthalten ist, beträgt beispielsweise etwa 1 × 1017 cm–3.
  • Das Sourcegebiet 14 umfasst eine n-Verunreinigung, wie beispielsweise Phosphor, und weist einen n-Leitfähigkeitstyp auf. Das Sourcegebiet 14 ist innerhalb des Körpergebiets 13 ausgebildet, so dass es von dem Körpergebiet 13 umgeben ist. Eine Konzentration der n-Verunreinigung, die in dem Sourcegebiet 14 enthalten ist, ist höher als die Konzentration der n-Verunreinigung, die in dem Driftbereich 12 enthalten ist. Die Konzentration der n-Verunreinigung, die in dem Sourcegebiet 14 enthalten ist, beträgt beispielsweise 1 × 1020 cm–3. Das Sourcegebiet 14 ist durch das Körpergebiet 13 von dem Driftbereich 12 entfernt angeordnet.
  • Das Kontaktgebiet 18 umfasst eine p-Verunreinigung, wie beispielsweise Aluminium, und weist einen p-Leitfähigkeitstyp auf. Das Kontaktgebiet 18 umfasst Seitenflächen, die derart ausgebildet sind, dass sie von dem Sourcegebiet 14 umgeben sind, und eine Bodenfläche, die in Kontakt mit dem Körpergebiet 13 ist. Eine Konzentration der p-Verunreinigung, die in dem Kontaktgebiet 18 enthalten ist, ist höher als die Konzentration der p-Verunreinigung, die in dem Körpergebiet 13 enthalten ist. Die Konzentration der p-Verunreinigung in dem Kontaktgebiet 18 beträgt beispielsweise 1 × 1020 cm–3.
  • Der Gate-Isolierfilm 15 ist auf der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 vorgesehen. Der Gate-Isolierfilm 15 ist an der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 in Kontakt mit dem Sourcegebiet 14, dem Körpergebiet 13 und dem Driftbereich 12. Der Gate-Isolierfilm 15 ist beispielsweise aus Siliziumdioxid gebildet. Eine Dicke a des Gate-Isolierfilms 15 beträgt beispielsweise gleich oder mehr als 40 nm und gleich oder weniger als 60 nm. Vorzugsweise beträgt ein Höchstwert einer Natriumatomkonzentration in dem Gate-Isolierfilm 15 gleich oder weniger als 1 × 1016 Atome/cm3.
  • Wie in 1 gezeigt, ist eine Grenzfläche zwischen dem Gate-Isolierfilm 15 und der Gate-Elektrode 27 als eine erste Grenzfläche 15c definiert, und ein Gebiet gegenüber der ersten Grenzfläche 15c in einer Grenzfläche zwischen dem Gate-Isolierfilm 15 und dem Siliziumkarbid-Substrat 10 ist als eine zweite Grenzfläche 15b definiert. Wie in 1 und 21 gezeigt, ist ein Gebiet, das zwischen einer ersten virtuellen Fläche 4c und einer zweiten virtuellen Fläche 4b angeordnet ist, als ein Grenzflächengebiet definiert, wobei die erste virtuelle Fläche 4c in Richtung der Gate-Elektrode 27 durch die Dicke a des Isolierfilms 15 entlang einer Richtung einer Normalen zur ersten Grenzfläche 15c entfernt von der ersten Grenzfläche 15c angeordnet ist, und die zweite virtuelle Fläche 4b in Richtung des Siliziumkarbid-Substrats 10 durch die Dicke a des Gate-Isolierfilms 15 entlang einer Richtung einer Normalen zur zweiten Grenzfläche 15b entfernt von der zweiten Grenzfläche 15b angeordnet ist. Ein Wert, der durch Dividieren einer Gesamtanzahl an Natrium, das in dem Grenzflächengebiet enthalten ist, durch eine Fläche der ersten Grenzfläche 15c (das heißt, die Oberflächendichte der Natriumatome) berechnet wird, beträgt beispielsweise gleich oder weniger als 1 × 1010 Atome/cm–2. Wie in 21 gezeigt, stellt die Oberflächendichte der Natriumatome die Anzahl der Natriumatome in dem Grenzflächengebiet pro Einheitsfläche (1 cm2) der ersten Grenzfläche 15c dar. Mit anderen Worten stellt die Oberflächendichte der Natriumatome eine Gesamtanzahl an Natriumatomen, die in einem rechteckigen Parallelepiped enthalten sind, wie in 21 gezeigt, dar. Es sollte beachtet werden, dass die Gesamtanzahl an Natriumatomen mit einem sekundären Ionenmikrosonden-Massenspektrometer (SIMS) gemessen werden kann.
  • Die Gate-Elektrode 27 ist auf dem Gate-Isolierfilm 15 vorgesehen. Der Gate-Isolierfilm 15 ist zwischen der Gate-Elektrode 27 und der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 angeordnet. Die Gate-Elektrode 27 ist derart vorgesehen, dass sie jeweils dem Sourcegebiet 14, dem Körpergebiet 13 und dem Driftbereich 12 gegenüberliegt. Die Gate-Elektrode 27 ist beispielsweise aus einem Leiter, wie Polysilizium, das mit einer Verunreinigung oder Al dotiert ist, hergestellt.
  • Die Source-Elektrode 16 ist in Kontakt mit dem Siliziumkarbid-Substrat 10. Die Source-Elektrode 16 ist an der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 in Kontakt mit dem Sourcegebiet 14. Vorzugsweise ist die Source-Elektrode 16 an der ersten Hauptfläche 10a sowohl mit dem Sourcegebiet 14 als auch mit dem Kontaktgebiet 18 in Kontakt. Die Source-Elektrode 16 umfasst beispielsweise Aluminium, und vorzugsweise TiAlSi. Die Source-Elektrode 16 ist in Ohmschem Kontakt mit dem Sourcegebiet 14. Vorzugsweise ist die Source-Elektrode 16 in Ohmschem Kontakt mit sowohl dem Sourcegebiet 14 als auch dem Kontaktgebiet 18. Die Vorderflächenschutzelektrode 19 enthält einen Leiter, wie beispielsweise Aluminium, und ist in Kontakt mit der Source-Elektrode 16. Die Vorderflächenschutzelektrode 19 ist über die Source-Elektrode 16 mit dem Sourcegebiet 14 elektrisch verbunden.
  • Der Zwischenschicht-Isolierfilm 2 ist vorgesehen, um die Gate-Elektrode 27 zu bedecken. Der Zwischenschicht-Isolierfilm 2 umfasst einen ersten Isolierfilm 2a, einen zweiten Isolierfilm 2b und einen dritten Isolierfilm 2c. Der erste Isolierfilm 2a ist in Kontakt mit der Gate-Elektrode 27. Die Gate-Elektrode 27 ist zwischen dem ersten Isolierfilm 2a und dem Gate-Isolierfilm 15 angeordnet. Der erste Isolierfilm 2a ist aus einem Material hergestellt, das Siliziumatome und keine Phosphoratome oder Boratome enthält. Vorzugsweise umfasst der erste Isolierfilm 2a SiO2, SiN oder SiON. Der erste Isolierfilm 2a umfasst die vierte Fläche 2a1, die in Kontakt mit dem Gate-Isolierfilm 15 ist, die fünfte Fläche 2a2 gegenüber der vierten Fläche 2a1, und die sechste Fläche 2a3, die die vierte Fläche 2a1 und die fünfte Fläche 2a2 verbindet. Die vierte Fläche 2a1 ist beispielsweise eine untere Fläche des ersten Isolierfilms 2a. Die fünfte Fläche 2a2 ist beispielsweise eine obere Fläche des ersten Isolierfilms 2a. Die sechste Fläche 2a3 ist beispielsweise eine Seitenfläche des ersten Isolierfilms 2a. Die vierte Fläche 2a1 des ersten Isolierfilms 2a kann in Kontakt mit dem Gate-Isolierfilm 15 sein.
  • Der zweite Isolierfilm 2b ist auf dem ersten Isolierfilm 2a vorgesehen. Der zweite Isolierfilm 2b ist aus einem Material hergestellt, das Siliziumatome und Phosphoratome und/oder Boratome enthält. Das heißt, der zweite Isolierfilm 2b kann Siliziumatome und Phosphoratome enthalten, kann Siliziumatome und Boratome enthalten oder kann Siliziumatome, Phosphoratome und Boratome enthalten. Vorzugsweise umfasst der zweite Isolierfilm 2b PSG, BSG oder BPSG. Vorzugsweise beträgt eine Phosphoratomkonzentration in dem zweiten Isolierfilm 2b gleich oder mehr als 2 Atom% und gleich oder weniger als 20 Atom%. Ein typischer Wert für die Phosphoratomkonzentration in dem zweiten Isolierfilm 2b beträgt 7,5 Atom%. Vorzugsweise beträgt die Boratomkonzentration in dem zweiten Isolierfilm 2b gleich oder mehr als 1 Atom% und gleich oder weniger als 10 Atom%. Ein typischer Wert der Boratomkonzentration in dem zweiten Isolierfilm 2b beträgt 4 Atom%. Der zweite Isolierfilm 2b umfasst die erste Fläche 2b1, die in Kontakt mit dem ersten Isolierfilm 2a ist, die zweite Fläche 2b2 gegenüber der ersten Fläche 2b1 und die dritte Fläche 2b3, die die erste Fläche 2b1 und die zweite Fläche 2b2 verbindet. Die erste Fläche 2b1 ist eine Grenzfläche zwischen dem ersten Isolierfilm 2a und dem zweiten Isolierfilm 2b. Die erste Fläche 2b1 ist beispielsweise eine untere Fläche des zweiten Isolierfilms 2b. Die zweite Fläche 2b2 ist beispielsweise eine obere Fläche des zweiten Isolierfilms 2b. Die dritte Fläche 2b3 ist beispielsweise eine Seitenfläche des zweiten Isolierfilms 2b.
  • Obwohl keine Natriumatome im Inneren des ersten Isolierfilms 2a und des zweiten Isolierfilms 2b während der Bildung des ersten Isolierfilms 2a und des zweiten Isolierfilms 2b enthalten sind, können, wie später beschrieben wird, Natriumatome im Inneren des ersten Isolierfilms 2a und des zweiten Isolierfilms 2b nach Fertigstellung des MOSFETs 1 vorhanden sein. Nach Fertigstellung des MOSFETs 1 kann ein Höchstwert einer Natriumatomkonzentration in dem zweiten Isolierfilm 2b höher als ein Höchstwert einer Natriumatomkonzentration in dem ersten Isolierfilm 2a sein. Nach Fertigstellung des MOSFETs 1 kann der Höchstwert der Natriumatomkonzentration in dem zweiten Isolierfilm 2b höher als der Höchstwert der Natriumatomkonzentration in dem Gate-Isolierfilm 15 sein.
  • Der dritte Isolierfilm 2c ist aus einem Material hergestellt, das Siliziumatome und keine Phosphoratome und Boratome enthält. Vorzugsweise umfasst der dritte Isolierfilm 2c SiO2, SiN oder SiON. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 des zweiten Isolierfilms 2b und/oder der dritten Fläche 2b3 des zweiten Isolierfilms 2b. Vorzugsweise ist der dritte Isolierfilm 2c in Kontakt mit sowohl der zweiten Fläche 2b2 als auch der dritten Fläche 2b3. In der vorliegenden Ausführungsform ist der dritte Isolierfilm 2c in Kontakt mit sowohl der zweiten Fläche 2b2 als auch der dritten Fläche 2b3 des zweiten Isolierfilms 2b und in Kontakt mit der sechsten Fläche 2a3 des ersten Isolierfilms 2a. Der dritte Isolierfilm 2c kann oder kann nicht in Kontakt mit einer Seitenfläche 15a des Gate-Isolierfilms 15 sein. Der dritte Isolierfilm 2c ist an der ersten Hauptfläche 10a in Kontakt mit dem Sourcegebiet 14. Der zweite Isolierfilm 2b ist innerhalb eines Raums, der durch den ersten Isolierfilm 2a und des dritten Isolierfilm 2c gebildet wird, begrenzt. Das heißt, sowohl die zweite Fläche 2b2 als auch die dritte Fläche 2b3 des zweiten Isolierfilms 2b sind vollständig in Kontakt mit dem dritten Isolierfilm 2c, und die erste Fläche 2b1 des zweiten Isolierfilms 2b ist vollständig in Kontakt mit dem ersten Isolierfilm 2a.
  • Die Sperrschicht 17 ist zwischen der Source-Elektrode 16 und dem Zwischenschicht-Isolierfilm 2 vorgesehen. Vorzugsweise umfasst die Sperrschicht 17 TiN. Die Sperrschicht 17 ist in Kontakt mit der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10. Vorzugsweise ist die Sperrschicht 17 in Kontakt mit einer Seitenfläche des dritten Isolierfilms 2c des Zwischenschicht-Isolierfilms 2. Vorzugsweise ist die Sperrschicht 17 derart vorgesehen, dass sie dem zweiten Isolierfilm 2b, der Phosphoratome und/oder Boratome enthält, gegenüberliegt. Die Sperrschicht 17 wird gebildet, um zu verhindern, dass die Boratome oder die Phosphoratome ein Kontaktloch verunreinigen. Die Sperrschicht 17 kann zwischen dem dritten Isolierfilm 2c und der Vorderflächenschutzelektrode 19 angeordnet sein.
  • Die Drain-Elektrode 20 ist derart vorgesehen, dass sie in Kontakt mit der zweiten Hauptfläche 10b des Siliziumkarbid-Substrats 10 ist. Die Drain-Elektrode 20 kann aus einem anderen Material, wie beispielsweise Nickelsilizid (NiSi) gebildet sein, das einen Ohmschen Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 11, das eine n-Leitfähigkeit aufweist, herstellt. Die Drain-Elektrode 20 ist elektrisch mit dem Siliziumkarbid-Einkristallsubstrat 11 verbunden. Die Rückflächenschutzelektrode 23 ist derart ausgebildet, dass sie mit einer Hauptfläche der Drain-Elektrode 20 gegenüber dem Siliziumkarbid-Einkristallsubstrat 11 in Kontakt ist. Die Rückflächenschutzelektrode 23 umfasst beispielsweise Ti, Pt und Au.
  • Im Nachfolgenden wird eine Definition einer Schwellenspannung (Vth) einer Siliziumkarbid-Halbleitervorrichtung beschrieben. Zunächst wird ein Drain-Strom (das heißt, ein Source-Drain-Strom Id) unter Änderung einer Gate-Spannung (das heißt, einer Gate-Source-Spannung Vgs) gemessen. Ist die Gate-Spannung niedriger als die Schwellenspannung, wird ein pn-Übergang zwischen dem Körpergebiet 13 und dem Driftbereich 12, der direkt unter dem Gate-Isolierfilm 15 angeordnet ist, in Sperrrichtung vorgespannt und befindet sich in einem nichtleitenden Zustand (Aus-Zustand). Somit fließt im Wesentlichen kein Drain-Strom zwischen der Source-Elektrode 16 (einer ersten Elektrode) und der Drain-Elektrode 20 (einer zweiten Elektrode). Wird andererseits eine Spannung, die gleich oder höher als die Schwellenspannung ist, an die Gate-Elektrode 27 angelegt, bildet sich eine Inversionsschicht in einem Kanalgebiet CH (siehe 1) um ein Gebiet des Körpergebiets 13, das in Kontakt mit dem Gate-Isolierfilm 15 ist. Folglich werden das Sourcegebiet 14 und der Driftbereich 12 elektrisch miteinander verbunden, so dass ein Drain-Strom zwischen der Source-Elektrode 16 und der Drain-Elektrode 20 zu fließen beginnt. Das heißt, die Schwellenspannung bezieht sich auf eine Gate-Spannung, bei der ein Drain-Strom zu fließen beginnt. Genauer gesagt, bezieht sich die Schwellenspannung auf eine Gate-Spannung, bei der ein Drain-Strom 300 μA erreicht, wenn eine Spannung (Vds) zwischen dem Source und dem Drain bei 10 V liegt.
  • Im Nachfolgenden werden anhand 16 die Schwankungen in der Schwellenspannung der Siliziumkarbid-Halbleitervorrichtung beschrieben. Zunächst wird ein Drain-Strom unter Änderung einer Gate-Spannung, die an die Siliziumkarbid-Halbleitervorrichtung angelegt wird, gemessen und die Beziehung 3a zwischen der Gate-Spannung und dem Drain-Strom aufgetragen. Eine Gate-Spannung, bei der ein Drain-Strom 300 μA erreicht, wenn eine Spannung zwischen dem Source und dem Drain 10 V beträgt, wird als eine erste Schwellenspannung (Vth1) definiert. Anschließend wird ein Belastungstest, bei dem eine negative Spannung an die Gate-Elektrode 27 der Siliziumkarbid-Halbleitervorrichtung für eine bestimmte Zeitdauer angelegt wird, durchgeführt. Anschließend wird ein Drain-Strom unter Änderung einer Gate-Spannung, die an die Siliziumkarbid-Halbleitervorrichtung angelegt wird, gemessen und eine Beziehung 3b zwischen der Gate-Spannung und dem Drain-Strom aufgetragen. Eine Gate-Spannung, bei der ein Drain-Strom 300 μA erreicht, wenn eine Spannung zwischen dem Source und dem Drain bei 10 V liegt, wird als eine zweite Schwellenspannung (Vth2) definiert. Wie in 16 gezeigt, kann die Schwellenspannung nach dem Belastungstest schwanken. Insbesondere kann, wenn die Schwellenspannung in Richtung einer negativen Seite schwankt, ein Schaltvorgang, der ein selbstsperrender Vorgang sein soll, ein selbstleitender Vorgang sein.
  • In dem MOSFET 1 gemäß der vorliegenden Ausführungsform beträgt in einem Belastungstest, in dem eine Gate-Spannung von –5 V an eine Gate-Elektrode 27 für 100 Stunden bei einer Temperatur von 175°C angelegt wird, ein Absolutwert einer Differenz zwischen einer ersten Schwellenspannung und einer zweiten Schwellenspannung (mit anderen Worten, die Schwankungshöhe in der Schwellenspannung) gleich oder weniger als 0,5 V, vorzugsweise gleich oder weniger als 0,3 V, und noch bevorzugter gleich oder weniger als 0,1 V, wobei eine Schwellenspannung vor dem ersten Belastungstest als die erste Schwellenspannung bezeichnet wird und eine Schwellenspannung nach dem ersten Belastungstest als die zweite Schwellenspannung bezeichnet wird. Die zweite Schwellenspannung kann höher oder niedriger als die erste Schwellenspannung sein.
  • Vorzugsweise beträgt in dem ersten Belastungstest, bei dem eine Gate-Spannung von –5 V an eine Gate-Elektrode 27 für 300 Stunden bei einer Temperatur von 175°C angelegt wird, ein Absolutwert einer Differenz zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung gleich oder weniger als 0,5 V, vorzugsweise gleich oder weniger als 0,3 V, und noch bevorzugter gleich oder weniger als 0,1 V, wobei eine Schwellenspannung vor dem ersten Belastungstest als die erste Schwellenspannung bezeichnet wird und eine Schwellenspannung nach dem ersten Belastungstest als die zweite Schwellenspannung bezeichnet wird. Die zweite Schwellenspannung kann höher oder niedriger als die erste Schwellenspannung sein.
  • Vorzugsweise beträgt in dem ersten Belastungstest, bei dem eine negative Vorspannung von gleich oder mehr als 5 V in Absolutwerten an die Gate-Elektrode 27 für 300 Stunden bei einer Temperatur von 175°C angelegt wird, ein Absolutwert einer Differenz zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung gleich oder weniger als 0,5 V, vorzugsweise gleich oder weniger als 0,3 V, und noch bevorzugter gleich oder weniger als 0,1 V, wobei eine Schwellenspannung vor dem ersten Belastungstest als die erste Schwellenspannung und eine Schwellenspannung nach dem ersten Belastungstest als die zweite Schwellenspannung definiert werden. Die zweite Schwellenspannung kann höher oder niedriger als die erste Schwellenspannung sein.
  • Vorzugsweise beträgt in einem zweiten Belastungstest, bei dem eine Gate-Spannung von –10 V an die Gate-Elektrode 27 für 100 Stunden bei einer Temperatur von 150°C angelegt wird, ein Absolutwert einer Differenz zwischen einer dritten Schwellenspannung und einer vierten Schwellenspannung (mit anderen Worten, eine Schwankungshöhe in der Schwellenspannung) gleich oder weniger als 0,1 V, wobei eine Schwellenspannung vor dem zweiten Belastungstest als die dritte Schwellenspannung definiert wird und eine Schwellenspannung nach dem zweiten Belastungstest als die vierte Schwellenspannung definiert wird. Die vierte Schwellenspannung kann höher oder niedriger als die dritte Schwellenspannung sein.
  • Vorzugsweise beträgt in dem zweiten Belastungstest, bei dem eine Gate-Spannung von –10 V an eine Gate-Elektrode 27 für 300 Stunden bei einer Temperatur von 150°C angelegt wird, ein Absolutwert einer Differenz zwischen der dritten Schwellenspannung und der vierten Schwellenspannung gleich oder weniger als 0,1 V, wobei eine Schwellenspannung vor dem zweiten Belastungstest als die dritte Schwellenspannung und eine Schwellenspannung nach dem zweiten Belastungstest als die vierte Schwellenspannung bezeichnet werden. Die vierte Schwellenspannung kann höher oder niedriger als die dritte Schwellenspannung sein.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des MOSFETs 1 als die Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Zunächst wird ein Siliziumkarbid-Substrat-Herstellungsschritt durchgeführt. Das Siliziumkarbid-Einkristallsubstrat 11 wird beispielsweise durch Schneiden eines Ingots aus einem hexagonalen Siliziumkarbid-Einkristall mit einem Polytyp von 4H, der durch ein Sublimationsverfahren gebildet wird, hergestellt. Anschließend wird die Siliziumkarbid-Epitaxieschicht 12 auf dem Siliziumkarbid-Einkristallsubstrat 11 beispielsweise durch ein chemisches Dampfabscheidungsverfahren (CVD-Verfahren) gebildet. Insbesondere wird ein Trägergas, das Wasserstoff (H2) enthält, und ein Quellengas, das Monosilan (SiH4), Propan (C3H8), Stickstoff (N2) und dergleichen enthält, von oben dem Siliziumkarbid-Einkristallsubstrat 11 zugeführt, und das Siliziumkarbid-Einkristallsubstrat 11 wird beispielsweise auf gleich oder mehr als etwa 1500°C und gleich oder weniger als etwa 1700°C erhitzt. Auf diese Weise wird, wie in 2 gezeigt, die Siliziumkarbid-Epitaxieschicht 12 auf dem Siliziumkarbid-Einkristallsubstrat 11 gebildet. Die Siliziumkarbid-Epitaxieschicht 12 umfasst eine n-Verunreinigung, wie beispielsweise Stickstoff, und weist einen n-Leitfähigkeitstyp auf. Das Siliziumkarbidsubstrat 10 mit der ersten Hauptfläche 10a und der zweiten Hauptfläche 10b gegenüber der ersten Hauptfläche 10a wird wie zuvor beschrieben hergestellt. Das Siliziumkarbid-Substrat 10 umfasst ein Siliziumkarbid-Einkristallsubstrat 11, das die zweite Hauptfläche 10b bildet, und eine Siliziumkarbid-Epitaxieschicht 12, die auf dem Siliziumkarbid-Einkristallsubstrat 11 vorgesehen ist und die erste Hauptfläche 10a bildet.
  • Anschließend wird ein Ionenimplantationsschritt durchgeführt. Insbesondere wird, wie in 3 gezeigt, eine Ionenimplantation auf der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 durchgeführt. Beispielsweise werden Aluminium(Al)-Ionen in die erste Hauptfläche 10a des Siliziumkarbid-Substrats 10 implantiert, um das Körpergebiet 13 mit der p-Leitfähigkeit in der Siliziumkarbid-Epitaxieschicht 5 zu bilden. Anschließend werden beispielsweise Phosphor(P)-Ionen in das Körpergebiet 13 bis zu einer Tiefe, die geringer als eine Implantationstiefe der Al-Ionen ist, implantiert, um das Sourcegebiet 14 mit der n-Leitfähigkeit zu bilden. Anschließend werden beispielsweise erneut Al-Ionen in das Sourcegebiet 14 und das Körpergebiet 13 implantiert, um das Kontaktgebiet 18 zu bilden, das das Sourcegebiet 14 durchdringt, in Kontakt mit dem Körpergebiet 13 ist und die p-Leitfähigkeit aufweist. Ein Bereich in der Siliziumkarbid-Epitaxieschicht 5, in dem weder das Körpergebiet 13, das Sourcegebiet 14 noch das Kontaktgebiet 18 gebildet sind, wird als Driftbereich 12 definiert. Das Körpergebiet 13, das Sourcegebiet 14 und das Kontaktgebiet 18 werden, wie zuvor beschrieben, auf der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 gebildet.
  • Anschließend wird ein Aktivierungsglühschritt durchgeführt. Insbesondere wird das Siliziumkarbid-Substrat 10 beispielsweise bei einer Temperatur von gleich oder mehr als 1600°C und gleich oder weniger als 2000°C für etwa 30 Minuten erhitzt. Auf diese Weise werden die Verunreinigungen in dem Körpergebiet 13, dem Sourcegebiet 14 und dem Kontaktgebiet 18, die in dem Ionenimplantationsschritt gebildet wurden, aktiviert und die gewünschten Träger erzeugt.
  • Anschließend wird ein Gate-Isolierfilm-Bildungsschritt durchgeführt. Wie in 4 gezeigt, wird beispielsweise der Gate-Isolierfilm 15 aus Siliziumdioxid gebildet, um die erste Hauptfläche 10a des Siliziumkarbid-Substrats 10 zu bedecken, indem das Siliziumkarbidsubstrat 10 in einer Atmosphäre, die Sauerstoff enthält, bei einer Temperatur von etwa 1350°C für etwa 1 Stunde erhitzt wird. Insbesondere wird der Gate-Isolierfilm 15 derart gebildet, dass er an der ersten Hauptfläche 10a in Kontakt mit dem Driftbereich 12, dem Körpergebiet 13, dem Sourcegebiet 14 und dem Körpergebiet 18 ist.
  • Anschließend wird ein Nitrierungsglühschritt durchgeführt. Das Siliziumkarbid-Substrat 10 mit dem darauf gebildeten Gate-Isolierfilm 15 wird in einem Atmosphärengas, das Stickstoff, wie beispielsweise Stickstoffmonoxid, Distickstoffoxid oder Stickstoffdioxid oder Ammoniak enthält, beispielsweise bei einer Temperatur von gleich oder mehr als 1300°C und gleich oder weniger als 1500°C für etwa 1 Stunde gehalten. Auf diese Weise werden die Stickstoffatome, die sich in der Nähe der Grenzfläche zwischen dem Gate-Isolierfilm 15 und dem Driftbereich 12 befinden, an Fangstellen eingeschlossen. Folglich wird eine Bildung eines Grenzflächenzustands in der Nähe der Grenzfläche unterdrückt.
  • Anschließend wird ein Ar-Glühschritt durchgeführt. Insbesondere wird das Siliziumkarbid-Substrat 10 mit dem darauf ausgebildeten Gate-Isolierfilm 15 in einem Argon-Gas bei einer Temperatur von gleich oder mehr als 1100°C und gleich oder weniger als 1500°C für etwa 1 Stunde gehalten. Vorzugsweise wird das Siliziumkarbid-Substrat 10 mit dem darauf gebildeten Gate-Isolierfilm 15 bei einer Temperatur von gleich oder mehr als 1300°C und gleich oder weniger als 1500°C gehalten. Auf diese Weise wird überschüssiger Kohlenstoff in der Nähe der Grenzfläche zwischen dem Siliziumkarbidsubstrat 10 und dem Gate-Isolierfilm 15 verringert. Folglich können Loch-Fangstellen in der Nähe der Grenzfläche verringert werden.
  • Anschließend wird ein Gate-Elektroden-Bildungsschritt durchgeführt. Die Gate-Elektrode 27, die in Kontakt mit dem Gate-Isolierfilm 15 ist und aus Polysilizium, das eine Verunreinigung aufweist, gebildet ist, wird beispielsweise durch ein chemisches Niederdruck-Dampfabscheidungsverfahren (LPCVD-Verfahren) gebildet. Die Gate-Elektrode 27 wird derart ausgebildet, dass sie dem Driftbereich 12, dem Sourcegebiet 14 und dem Körpergebiet 13 gegenüberliegt, wobei der Gate-Isolierfilm 15 dazwischen angeordnet ist.
  • Anschließend wird ein Zwischenschicht-Isolierfilm-Bildungsschritt durchgeführt. Wie in 5 gezeigt, wird ein erster Isolierfilm 2a, der die Gate-Elektrode 27 bedeckt und in Kontakt mit sowohl der Gate-Elektrode 27 als auch dem Gate-Isolierfilm 15 ist, beispielsweise durch das CVD-Verfahren gebildet. Der erste Isolierfilm 2a enthält Siliziumatome und enthält keine Phosphoratome oder Boratome. Vorzugsweise umfasst der erste Isolierfilm 2a SiO2, SiN oder SiON. Anschließend wird der zweite Isolierfilm 2b auf dem ersten Isolierfilm 2a beispielsweise durch das CVD-Verfahren gebildet. Der erste Isolierfilm 2a und der zweite Isolierfilm 2b werden bei einer Temperatur von gleich oder mehr als 600°C und gleich oder weniger als 800°C gebildet. Üblicherweise werden der erste Isolierfilm 2a und der zweite Isolierfilm 2b bei einer Temperatur von 700°C gebildet. Der zweite Isolierfilm 2b enthält Siliziumatome und Phosphoratome und/oder Boratome. Das heißt, der zweite Isolierfilm 2b kann Siliziumatome und Phosphoratome enthalten, kann Siliziumatome und Boratome enthalten, oder kann Siliziumatome, Phosphoratome und Boratome enthalten. Vorzugsweise umfasst der zweite Isolierfilm 2b PSG, BSG und BPSG. Nach der Bildung des zweiten Isolierfilms 2b kann eine Verdichtung des zweiten Isolierfilms 2b durchgeführt werden. Die Verdichtung des zweiten Isolierfilms 2b wird bei einer Temperatur von gleich oder mehr als 650°C und gleich oder weniger als 1100°C durchgeführt. Üblicherweise wird die Verdichtung des zweiten Isolierfilms 2b bei einer Temperatur von 900°C für 30 Minuten durchgeführt. Durch das Verdichten des zweiten Isolierfilms 2b können die Ecken der oberen Fläche des zweiten Isolierfilms 2b abgerundet werden. Es sollte beachtet werden, dass die Verdichtung des zweiten Isolierfilms 2b ausgelassen werden kann. Direkt nach der Bildung des zweiten Isolierfilms 2b und vor Durchführung der Wärmebehandlung am zweiten Isolierfilm 2b diffundieren keine Natriumatome in den zweiten Isolierfilm 2b. Durch Durchführen der Wärmebehandlung am zweiten Isolierfilm 2b diffundieren die Natriumatome, die sich außerhalb des zweiten Isolierfilms 2b befinden, ins Innere des zweiten Isolierfilms 2b.
  • Anschließend wird eine erste Öffnung gebildet. Beispielsweise wird eine Ätzmaske 5a auf dem zweiten Isolierfilm 2b gebildet. Die Ätzmaske 5a weist eine Öffnung an einer Position gegenüber dem Sourcegebiet 14 und dem Kontaktgebiet 18 auf. Die Ätzmaske 5a ist beispielsweise aus einem Photolack gebildet. Durch Verwenden der Ätzmaske 5a werden Abschnitte des zweiten Isolierfilms 2b, des ersten Isolierfilms 2a und des Gate-Isolierfilms 15 entfernt, um eine erste Öffnung C1 über der ersten Hauptfläche 10a (siehe 6) zu bilden. Anschließend wird die Ätzmaske 5a über dem zweiten Isolierfilm 2b entfernt.
  • Anschließend wird der dritte Isolierfilm 2c beispielsweise durch das CVD-Verfahren gebildet. Wie in 7 gezeigt, wird der dritte Isolierfilm 2c derart gebildet, dass er in Kontakt mit dem Siliziumkarbidsubstrat 10, dem Gate-Isolierfilm 15, dem ersten Isolierfilm 2a und dem zweiten Isolierfilm 2b ist. Der dritte Isolierfilm 2c ist in Kontakt mit sowohl dem Sourcegebiet 14 als auch dem Kontaktgebiet 18 an der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10. Der dritte Isolierfilm 2c ist an der ersten Öffnung C1 in Kontakt mit dem Gate-Isolierfilm 15, dem ersten Isolierfilm 2a und dem zweiten Isolierfilm 2b. Der dritte Isolierfilm 2c enthält Siliziumatome und enthält keine Phosphoratome oder Boratome. Vorzugsweise umfasst der dritte Isolierfilm 2c SiO2, SiN oder SiON.
  • Anschließend wird eine zweite Öffnung gebildet. Beispielsweise wird eine Ätzmaske 5b auf dem dritten Isolierfilm 2c gebildet. Die Ätzmaske 5b weist eine Öffnung an einer Position gegenüber dem Sourcegebiet 14 und dem Kontaktgebiet 18 auf. Die Ätzmaske 5b ist beispielsweise aus einem Photolack gebildet. Durch Verwenden der Ätzmaske 5b wird ein Abschnitt des dritten Isolierfilms 2c entfernt, um eine zweite Öffnung C2 über der ersten Hauptfläche 10a (siehe 8) zu bilden. Anschließend wird die Ätzmaske 5b über dem dritten Isolierfilm 2c entfernt. Es sollte beachtet werden, dass als Verfahren zur Bildung der zweiten Öffnung C2 ein anderes Verfahren als zuvor verwendet werden kann, und es ist zudem möglich, eine Öffnung ohne die Verwendung der Ätzmaske 5b zu bilden, indem ein Oxidfilm-Ätzverfahren, das in einer vertikalen Richtung hoch anisotrop ist, verwendet wird.
  • Anschließend wird eine Sperrschicht gebildet. Beispielsweise wird eine Sperrschicht, die in Kontakt mit einer oberen Fläche und einer Seitenfläche des dritten Isolierfilms 2c und der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 ist, gebildet. Anschließend wird die Sperrschicht entlang einer Richtung senkrecht zu ersten Hauptfläche 10a geätzt, wodurch ein Abschnitt der Sperrschicht auf dem dritten Isolierfilm 2c und ein Abschnitt der Sperrschicht auf der ersten Hauptfläche 10a entfernt werden. Auf diese Weise bleibt die Sperrschicht 17, die in Kontakt mit der Seitenfläche des dritten Isolierfilms 2c und der ersten Hauptfläche 10a ist, erhalten.
  • Anschließend wird ein Source-Elektroden-Bildungsschritt durchgeführt. Die Source-Elektrode 16 wird beispielsweise durch ein Sputterverfahren gebildet, so dass diese an der ersten Hauptfläche 10a in Kontakt mit sowohl dem Kontaktgebiet 18 als auch dem Sourcegebiet 14 ist. Die Source-Elektrode 16 ist beispielsweise aus einem Material, das Aluminium enthält, gebildet. Vorzugsweise umfasst die Source-Elektrode 16 TiAlSi. Wie in 9 gezeigt, ist die Source-Elektrode 16 derart ausgebildet, dass sie durch die Sperrschicht 17 von dem dritten Isolierfilm 2c entfernt angeordnet ist. Anschließend wird ein Legierungsglühschritt durchgeführt. Das Siliziumkarbidsubstrat 10 mit der darauf gebildeten Source-Elektrode 16 wird beispielsweise bei einer Temperatur von gleich oder mehr als 900°C und gleich oder weniger als 1100°C für etwa 15 Minuten erhitzt. Typischerweise wird das Legierungsglühen bei 1000°C durchgeführt. Dabei wird wenigstens ein Abschnitt der Source-Elektrode 16 silizidiert, und die Source-Elektrode 16 wird in Ohmschem Kontakt mit dem Sourcegebiet 14 gebracht. Vorzugsweise ist die Source-Elektrode 16 auch in Ohmschem Kontakt mit dem Kontaktgebiet 18.
  • Anschließend wird eine Vorderflächenschutzelektrode 19 in Kontakt mit der Source-Elektrode 16 ausgebildet. Wie in 10 gezeigt, wird die Vorderflächenschutzelektrode 19 ausgebildet, um den dritten Isolierfilm 2c zu bedecken. Die Vorderflächenschutzelektrode 19 ist ein Draht, der Aluminium enthält. Nach der Bildung der Vorderflächenschutzelektrode 19 wird eine Sinterbehandlung bei einer Temperatur von gleich oder mehr als 300°C und gleich oder weniger als 500°C durchgeführt. Typischerweise wird die Sinterbehandlung bei 400°C durchgeführt. Anschließend wird die Drain-Elektrode 20 in Kontakt mit der zweiten Hauptfläche 10b des Siliziumkarbid-Substrats 10 gebildet. Die Drain-Elektrode 20 ist aus einem Material, das NiSi enthält, gebildet. Anschließend wird die Rückflächenschutzelektrode 23 in Kontakt mit der Drain-Elektrode 20 gebildet. Wie zuvor beschrieben, wird auf diese Weise der MOSFET 1 gemäß der ersten Ausführungsform hergestellt (siehe 1).
  • Im Nachfolgenden werden die Funktion und die Wirkung des MOSFETs als Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Gemäß dem MOSFET 1 gemäß der ersten Ausführungsform umfasst der Zwischenschicht-Isolierfilm 2 den ersten Isolierfilm 2a, der in Kontakt mit der Gate-Elektrode 27 ist, Siliziumatome enthält, und keine Phosphoratome und Boratome enthält, den zweiten Isolierfilm 2b, der auf dem ersten Isolierfilm 2a vorgesehen ist und Siliziumatome sowie Phosphoratome und/oder Boratome enthält, und den dritten Isolierfilm 2c, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält. Der zweite Isolierfilm 2b umfasst die erste Fläche 2b1, die in Kontakt mit dem ersten Isolierfilm 2a ist, die zweite Fläche 2b2 gegenüber der ersten Fläche 2b1 und die dritte Fläche 2b3, die die erste Fläche 2b1 und die zweite Fläche 2b2 verbindet. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 und/oder der der dritten Fläche 2b3. Dabei werden Schwellenspannungsschwankungen in der Siliziumkarbid-Halbleitervorrichtung 1 verringert. Ferner kann eine Erhöhung des Kontaktwiderstands zwischen der Source-Elektrode 16 und dem Siliziumkarbidsubstrat 10 unterdrückt werden.
  • Ferner ist gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der zweite Isolierfilm 2b innerhalb eines Raums, der durch den ersten Isolierfilm 2a und den dritten Isolierfilm 2c gebildet wird, begrenzt. Auf diese Weise kann eine Verunreinigung eines Kontaktlochs durch die Phosphoratome oder die Boratome, die sich in dem zweiten Isolierfilm 2b befinden, unterdrückt werden. Folglich kann eine Erhöhung des Kontaktwiderstands zwischen der Source-Elektrode 16 und dem Siliziumkarbidsubstrat 10 wirksam unterdrückt werden.
  • Ferner umfasst gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der erste Isolierfilm 2a SiO2, SiN oder SiON. Dadurch wird die Isoliereigenschaft des Zwischenschicht-Isolierfilms 2 wirksam verbessert.
  • Ferner umfasst gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der zweite Isolierfilm 2b PSG, BSG oder BPSG. Dadurch wird Natrium durch den zweiten Isolierfilm 2b effizient eingeschlossen.
  • Ferner umfasst gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der dritte Isolierfilm 2c SiO2, SiN oder SiON. Dadurch wird die Isoliereigenschaft des Zwischenschicht-Isolierfilms 2 wirksam verbessert.
  • Ferner beträgt gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der Höchstwert der Natriumatomkonzentration in dem Gate-Isolierfilm 15 gleich oder weniger als 1 × 1016 Atome/cm–3. Dadurch werden Schwellenspannungsschwankungen der Siliziumkarbid-Halbleitervorrichtung 1 wirksam verringert.
  • Ferner ist gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der Höchstwert der Natriumatomkonzentration in dem zweiten Isolierfilm 2b höher als der Höchstwert der Natriumatomkonzentration in dem ersten Isolierfilm 2a. Die Diffusion von Natrium in den Gate-Isolierfilm 15 kann durch Einschließen einer großen Menge an Natriumatomen durch den zweiten Isolierfilm 2b unterdrückt werden.
  • Ferner ist gemäß dem MOSFET 1 gemäß der ersten Ausführungsform der Höchstwert der Natriumatomkonzentration in dem zweiten Isolierfilm 2b höher als der Höchstwert der Natriumatomkonzentration in dem Gate-Isolierfilm 15. Somit kann eine Diffusion von Natrium in den Gate-Isolierfilm 15 durch Einschließen einer großen Menge an Natriumatomen durch den zweiten Isolierfilm 2b unterdrückt werden.
  • Ferner umfasst der MOSFET 1 gemäß der ersten Ausführungsform die Source-Elektrode 16, die in Kontakt mit dem Siliziumkarbidsubstrat 10 ist und Aluminium enthält, und die Sperrschicht 17, die zwischen der Source-Elektrode 16 und dem Zwischenschicht-Isolierfilm 2 vorgesehen ist. Dadurch kann eine Diffusion von Aluminium, das in der Source-Elektrode 16 enthalten ist, in den Zwischenschicht-Isolierfilm 2 unterdrückt werden.
  • Ferner umfasst gemäß dem MOSFET 1 gemäß der ersten Ausführungsform die Sperrschicht 17 TiN. Dadurch kann eine Diffusion von Aluminium, das in der Source-Elektrode 16 enthalten ist, in den Zwischenschicht-Isolierfilm 2 wirksam unterdrückt werden.
  • Ferner umfasst gemäß dem MOSFET 1 gemäß der ersten Ausführungsform die Source-Elektrode 16 TiAlSi. Dadurch kann ein Kontaktwiderstand zwischen der Source-Elektrode 16 und dem Siliziumkarbidsubstrat 10 verringert werden.
  • Ferner beträgt gemäß dem MOSFET 1 gemäß der ersten Ausführungsform in einem ersten Belastungstest, in dem eine Gate-Spannung von –5 V an die Gate-Elektrode 27 für 100 Stunden bei einer Temperatur von 175°c angelegt wird, ein Absolutwert einer Differenz zwischen einer ersten Schwellenspannung und einer zweiten Schwellenspannung gleich oder weniger als 0,5 V, wobei eine Schwellenspannung vor dem ersten Belastungstest als die erste Schwellenspannung definiert wird und eine Schwellenspannung nach dem ersten Belastungstest als die zweite Schwellenspannung definiert wird. Dabei werden Schwellenspannungsschwankungen der Siliziumkarbid-Halbleitervorrichtung 1 wirksam verringert.
  • (Zweite Ausführungsform)
  • Im Nachfolgenden wird ein Aufbau eines MOSFETs als eine Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform beschrieben. Der MOSFET 1 gemäß der zweiten Ausführungsform unterscheidet sich von dem MOSFET gemäß der ersten Ausführungsform dahingehend, dass der dritte Isolierfilm 2c nicht in Kontakt mit der dritten Fläche 2b3 des zweiten Isolierfilms 2b ist. Abgesehen davon ist der Aufbau des MOSFETs 1 gemäß der zweiten Ausführungsform im Wesentlichen identisch zu jedem des MOSFETs gemäß der ersten Ausführungsform. Dementsprechend werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet und eine Beschreibung derselben nicht wiederholt.
  • Wie in 11 gezeigt, ist der dritte Isolierfilm 2c in Kontakt mit der zweiten Fläche 2b2 des zweiten Isolierfilms 2b und nicht in Kontakt mit der dritten Fläche 2b3. Das heißt, der dritte Isolierfilm 2c ist lediglich auf der oberen Flächenseite des zweiten Isolierfilms 2b und nicht auf der Seitenflächenseite des zweiten Isolierfilms 2b vorgesehen. Die Sperrschicht 17 ist in Kontakt mit der Seitenfläche 15a des Gate-Isolierfilms 15, der sechsten Fläche 2a3 des ersten Isolierfilms 2a, der dritten Fläche 2b3 des zweiten Isolierfilms 2b und der Seitenfläche des dritten Isolierfilms 2c. Der zweite Isolierfilm 2b ist von dem ersten Isolierfilm 2a, dem dritten Isolierfilm 2c von der Sperrschicht 17 umgeben. Dadurch wird eine Verunreinigung eines Kontaktlochs durch Phosphor oder Bor, die in dem Isolierfilm 2b enthalten sind, verhindert.
  • Gemäß dem MOSFET 1 gemäß der zweiten Ausführungsform ist der dritte Isolierfilm 2c in Kontakt mit der zweiten Fläche 2b2. Dadurch wird eine Diffusion von Natrium von der Seite der zweiten Fläche 2b2 in Richtung des Gate-Isolierfilms 15 unterdrückt.
  • (Dritte Ausführungsform)
  • Im Nachfolgenden wird ein Aufbau eines MOSFETs als eine Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform beschrieben. Der MOSFET 1 gemäß der dritten Ausführungsform unterscheidet sich vom MOSFET gemäß der ersten Ausführungsform dahingehend, dass der dritte Isolierfilm 2c nicht in Kontakt mit der zweiten Fläche 2b2 des zweiten Isolierfilms 2b ist. Abgesehen davon ist der Aufbau des MOSFETs 1 gemäß der dritten Ausführungsform im Wesentlichen identisch zu jedem des MOSFETs gemäß der ersten Ausführungsform. Dementsprechend werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet und die Beschreibung derselben nicht wiederholt.
  • Wie in 12 gezeigt, ist der dritte Isolierfilm 2c in Kontakt mit der dritten Fläche 2b3 des zweiten Isolierfilms 2b und nicht in Kontakt mit der zweiten Fläche 2b2. Das heißt, der dritte Isolierfilm 2c ist lediglich auf der Seite der Seitenfläche des zweiten Isolierfilms 2b, aber nicht auf der Seite der oberen Fläche des zweiten Isolierfilms 2b vorgesehen. Der erste Isolierfilm 2a umfasst die vierte Fläche 2a1, die in Kontakt mit dem Gate-Isolierfilm 15 ist, die fünfte Fläche 2a2 gegenüber der vierten Fläche 2a1 und die sechste Fläche 2a3, die die vierte Fläche 2a1 und die fünfte Fläche 2a2 verbindet. Der dritte Isolierfilm 2c ist in Kontakt mit der dritten Fläche 2b3 des zweiten Isolierfilms 2b und der sechsten Fläche 2a3 des ersten Isolierfilms 2a. Der dritte Isolierfilm 2c kann oder kann nicht in Kontakt mit der Seitenfläche 15a des Gate-Isolierfilms 15 sein. Die Vorderflächenschutzelektrode 19 ist derart vorgesehen, dass sie in Kontakt mit der zweiten Fläche 2b2 des zweiten Isolierfilms 2b ist. Die Sperrschicht 17 muss nicht zwischen dem dritten Isolierfilm 2c und der Source-Elektrode 16 vorgesehen sein.
  • Gemäß dem MOSFET 1 gemäß der dritten Ausführungsform umfasst der ersten Isolierfilm 2a die vierte Fläche 2a1, die in Kontakt mit dem Gate-Isolierfilm 15 ist, die fünfte Fläche 2a2 gegenüber der vierten Fläche 2a1 und die sechste Fläche 2a3, die die vierte Fläche 2a1 und die fünfte Fläche 2a2 verbindet. Der dritte Isolierfilm 2c ist in Kontakt mit der dritten Fläche 2b3 und der sechsten Fläche 2a3. Dadurch wird eine Diffusion von Natrium von der Seite der dritten Fläche 2b3 und der Seite der sechsten Fläche 2a3 in Richtung des Gate-Isolierfilms 15 unterdrückt.
  • (Vierte Ausführungsform)
  • Im Nachfolgenden wird ein Aufbau eines MOSFETs als eine Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform beschrieben. Der MOSFET 1 gemäß der vierten Ausführungsform unterscheidet sich vom MOSFET gemäß der ersten Ausführungsform dahingehend, dass der zweite Isolierfilm 2b in Kontakt mit der ersten Hauptfläche 10a an der dritten Fläche 2b3 ist. Abgesehen davon ist der Aufbau des MOSFETs 1 gemäß der vierten Ausführungsform im Wesentlichen gleich wie jener des MOSFETs gemäß der ersten Ausführungsform. Dementsprechend werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen versehen und die Beschreibung derselben nicht wiederholt.
  • Wie in 13 gezeigt, ist der zweite Isolierfilm 2b an der dritten Fläche 2b3 in Kontakt mit der ersten Hauptfläche 10a. Die erste Fläche 2b1 des zweiten Isolierfilms 2b ist eine Fläche, die in Kontakt mit dem ersten Isolierfilm 2a und dem Gate-Isolierfilm 15 ist. Die dritte Fläche 2b3 des zweiten Isolierfilms 2b ist eine Fläche, die in Kontakt mit dem dritten Isolierfilm 2c ist. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 und durch den zweiten Isolierfilm 2b von dem ersten Isolierfilm 2a entfernt angeordnet. Der zweite Isolierfilm 2b ist an der ersten Hauptfläche 10a in Kontakt mit dem Sourcegebiet 14. Die Barriereschicht 17 muss nicht zwischen dem dritten Isolierfilm 2c und der Source-Elektrode 16 vorgesehen sein. Der zweite Isolierfilm 2b ist von dem ersten Isolierfilm 2a, dem dritten Isolierfilm 2c und der ersten Hauptfläche 10a umgeben.
  • Gemäß dem MOSFET 1 gemäß der vierten Ausführungsform, ist der zweite Isolierfilm 2b an der dritten Fläche 2b3 in Kontakt mit der Hauptfläche 10a. Der dritte Isolierfilm 2c ist in Kontakt mit der zweiten Fläche 2b2 und durch den zweiten Isolierfilm 2b von dem ersten Isolierfilm 2a entfernt angeordnet. Dadurch kann eine Diffusion von Natrium von der Seite der zweiten Fläche 2b2 in Richtung des Gate-Isolierfilms 15 unterdrückt werden.
  • (Fünfte Ausführungsform)
  • Im Nachfolgenden wird ein Aufbau eines MOSFETs als eine Siliziumkarbid-Halbleitervorrichtung gemäß einer fünften Ausführungsform beschrieben. Der MOSFET 1 gemäß der fünften Ausführungsform unterscheidet sich vom MOSFET gemäß der ersten Ausführungsform dahingehend, dass der Zwischenschicht-Isolierfilm 2 einen vierten Isolierfilm 2d und einen fünften Isolierfilm 2e aufweist. Abgesehen davon ist der Aufbau des MOSFETs 1 gemäß der fünften Ausführungsform im Wesentlichen identisch zu jenem des MOSFETs gemäß der ersten Ausführungsform. Dementsprechend werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen versehen und deren Beschreibung nicht wiederholt.
  • Wie in 14 gezeigt, umfasst der Zwischenschicht-Isolierfilm 2 ferner den vierten Isolierfilm 2d und den fünften Isolierfilm 2e. Der vierte Isolierfilm 2d enthält Siliziumatome und Phosphoratome und/oder Boratome. Vorzugsweise ist der vierte Isolierfilm 2d aus demselben Material wie der zweite Isolierfilm 2b hergestellt. Der fünfte Isolierfilm 2e enthält Siliziumatome und keine Phosphoratome und Boratome. Vorzugsweise ist der fünfte Isolierfilm 2e aus dem gleichen Material wie der dritte Isolierfilm 2c hergestellt. Der vierte Isolierfilm 2d ist in Kontakt mit sowohl der oberen Fläche als auch der Seitenfläche des dritten Isolierfilms 2c. Der vierte Isolierfilm 2d ist an der ersten Hauptfläche 10a in Kontakt mit dem Sourcegebiet 14. Der fünfte Isolierfilm 2e ist in Kontakt mit sowohl der oberen Fläche als auch der Seitenfläche des vierten Isolierfilms 2d. Der fünfte Isolierfilm 2e ist an der ersten Hauptfläche 10a in Kontakt mit dem Sourcegebiet 14.
  • Wie in 15 gezeigt, ist der vierte Isolierfilm 2d durch den dritten Isolierfilm 2c von dem zweiten Isolierfilm 2b entfernt angeordnet, und der dritte Isolierfilm 2c ist durch den zweiten Isolierfilm 2b von dem ersten Isolierfilm 2a entfernt angeordnet. Der fünfte Isolierfilm 3e ist derart vorgesehen, dass er den ersten Isolierfilm 2a, den zweiten Isolierfilm 2b, den dritten Isolierfilm 2c und den vierten Isolierfilm 2d vollständig bedeckt. Der fünfte Isolierfilm 2e ist in Kontakt mit der Seitenfläche 2a3 des ersten Isolierfilms 2a, der Seitenfläche 2b3 des zweiten Isolierfilms 2b, der Seitenfläche des dritten Isolierfilms 2c und der Seitenfläche des vierten Isolierfilms 2d. Das Material für den dritten Isolierfilm 2c kann das gleiche Material wie jenes für den ersten Isolierfilm 2a sein, das Material des vierten Isolierfilms 2d kann das gleiche Material wie das für den zweiten Isolierfilm 2b sein, und das Material für den fünften Isolierfilm 2e kann das gleiche Material wie das für den dritten Isolierfilm 2c sein. Das heißt, der erste Isolierfilm 2a und der zweite Isolierfilm 2b können in sich wiederholender Weise abwechselnd entlang der Richtung senkrecht zur ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 gestapelt werden, wobei der dritte Isolierfilm 2c als letztes ausgebildet wird, um den Filmstapel zu bedecken. In dem Fall, in dem der erste Isolierfilm 2a und der zweite Isolierfilm 2b wiederholt abwechselnd, wie zuvor beschrieben, gestapelt werden, können verschiedene zweite Isolierfilme 2b hinsichtlich des Materials, der Zusammensetzung und der Dicke gleich oder unterschiedlich ausgebildet sein. Beispielsweise kann der untere zweite Isolierfilm 2b aus PSG und der obere zweite Isolierfilm (das heißt, der vierte Isolierfilm 2d) aus BPSG gebildet sein.
  • Wie zuvor beschrieben können in dem Zwischenschicht-Isolierfilm 2 der zweite Isolierfilm 2b und der dritte Isolierfilm 2c wiederholt gestapelt sein, oder der erste Isolierfilm 2a und der zweite Isolierfilm 2b können wiederholt gestapelt sein. Der zweite Isolierfilm 2b und der dritte Isolierfilm 2c können entlang der Richtung senkrecht zur ersten Hauptfläche 10a wiederholt gestapelt sein, oder können entlang einer Richtung parallel zur ersten Hauptfläche 10a wiederholt gestapelt sein. In ähnlicher Weise können der erste Isolierfilm 2a und der zweite Isolierfilm 2b entlang der Richtung senkrecht zur ersten Hauptfläche 10a wiederholt gestapelt sein, oder können entlang der Richtung parallel zur ersten Hauptfläche 10a wiederholt gestapelt sein. Vorzugsweise beträgt die Anzahl der Wiederholungen zwei oder mehr. Der Zwischenschicht-Isolierfilm 2 kann eine Struktur mit fünf oder mehr Schichten aufweisen.
  • Gemäß dem MOSFET 1 gemäß der fünften Ausführungsform werden der erste Isolierfilm 2a und der zweite Isolierfilm 2b in dem Zwischenschicht-Isolierfilm 2 wiederholt gestapelt. Dadurch kann eine Diffusion von Natrium in den Gate-Isolierfilm 15 wirksam unterdrückt werden. Folglich können Schwellenspannungsschwankungen in der Siliziumkarbid-Halbleitervorrichtung 1 wirksam verringert werden.
  • Obwohl in jeder der zuvor beschriebenen Ausführungsformen beschrieben wurde, dass der erste Leitfähigkeitstyp ein n-Typ und der zweite Leitfähigkeitstyp ein p-Typ ist, sollte beachtet werden, dass der erste Leitfähigkeitstyp ein p-Typ und der zweite Leitfähigkeitstyp ein n-Typ sein kann. Obwohl ferner beschrieben wurde, dass die Siliziumkarbid-Halbleitervorrichtung ein MOSFET ist, kann die Siliziumkarbid-Halbleitervorrichtung beispielsweise ein Bipolartransistor mit isoliertem Gate (IGBT) oder dergleichen sein. Obwohl ferner beschrieben wurde, dass die Siliziumkarbid-Halbleitervorrichtung eine Vorrichtung mit ebener Struktur ist, kann die Siliziumkarbid-Halbleitervorrichtung eine Vorrichtung mit Grabenstruktur sein.
  • Beispiel
  • Zunächst wird ein MOS-Kondensator gemäß einem Beispiel (siehe 17) hergestellt. Wie in 17 gezeigt, wird ein Gate-Oxidfilm 15 durch thermisches Oxidieren der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 gebildet. Der Gate-Oxidfilm 15 weist eine Dicke von 50 nm auf. Die Gate-Elektrode 27 aus Polysilizium wird auf dem Gate-Oxidfilm 15 gebildet. Die Gate-Elektrode 27 weist eine Dicke von 300 nm auf. Der erste Isolierfilm 2a aus Siliziumdioxid wird auf der Gate-Elektrode 27 gebildet. Der erste Isolierfilm 2a weist eine Dicke von 250 nm auf. Der zweite Isolierfilm 2b aus PSG wird auf dem ersten Isolierfilm 2a gebildet. Der PSG hat eine Dicke von 250 nm. Der dritte Isolierfilm 2c aus Siliziumdioxid wird auf dem zweiten Isolierfilm 2b gebildet. Der dritte Isolierfilm 2c hat eine Dicke von 300 nm.
  • Anschließend wird ein MOS-Kondensator gemäß einem Vergleichsbeispiel (siehe 18) hergestellt. Wie in 18 gezeigt, wird der Gate-Oxidfilm 15 durch thermisches Oxidieren der ersten Hauptfläche 10a des Siliziumkarbid-Substrats 10 gebildet. Der Gate-Oxidfilm 15 hat eine Dicke von 50 nm. Die Gate-Elektrode 27 aus Polysilizium ist auf dem Gate-Oxidfilm 15 gebildet. Die Gate-Elektrode 27 hat eine Dicke von 300 nm. Der Zwischenschicht-Isolierfilm 2 aus Siliziumdioxid wird auf der Gate-Elektrode 27 gebildet. Der Zwischenschicht-Isolierfilm 2 hat eine Dicke von 900 nm.
  • Anschließend wird ein Glühschritt an sowohl dem MOS-Kondensator gemäß dem Beispiel als auch dem MOS-Kondensator gemäß dem Vergleichsbeispiel in einer Stickstoffatmosphäre durchgeführt. Insbesondere wird jeder MOS-Kondensator für 45 Minuten bei 400°C geglüht. Es sollte beachtet werden, dass in den Bedingungen für einen Sinterbehandlungsschritt in dem Schritt des Bildens der Rückflächenschutzelektrode oder in den Wärmebehandlungsschritten nach der Bildung des Gate-Oxidfilms 15, wie in den obigen Ausführungsformen beschrieben, diese Glühbedingung einer relativ gemäßigten Bedingung entspricht. Durch diesen Glühschritt wird Na, das während der Wafer-Herstellung und in einer Lagerungsumgebung oder bis zur Fertigstellung eines vorherigen Schritts an dem Zwischenschicht-Isolierfilm 2 anhaftet, in Richtung des Gate-Isolierfilms 15 diffundiert.
  • Die Konzentrationen und Intensitäten der in Natriumatome, der Kaliumatome und der Siliziumatome, die in den Materialien des MOS-Kondensators gemäß dem Beispiel und dem Vergleichsbeispiel enthalten sind, werden mittels SIMS gemessen. 19 und 20 zeigen die Messergebnisse des MOSFETs jeweils gemäß dem Beispiel und dem Vergleichsbeispiel. In 19 und 20 zeigt die X-Achse eine Tiefe (nm) von einer oberen Fläche des Zwischenschicht-Isolierfilms 2. Die Y-Achse auf der linken Seite zeigt die Konzentrationen der entsprechenden Atome. Die Y-Achse auf der rechten Seite zeigt die Intensitäten der entsprechenden Atome. Auf der oberen Seite einer jeden Zeichnung sind die Positionen der Materialien, die den MOS-Kondensator bilden, angegeben.
  • Wie in 20 gezeigt, beträgt der Höchstwert der Natriumatomkonzentration in der Gate-Elektrode 27 des MOS-Kondensators gemäß dem Vergleichsbeispiel etwa 1 × 1017 Atome/cm–3. Der Höchstwert der K-Atomkonzentration in der Gate-Elektrode 27 des MOS-Kondensators gemäß dem Vergleichsbeispiel ist etwa 1 × 1017 Atome/cm–3.
  • Wie in 19 gezeigt, beträgt der Höchstwert der Natriumatomkonzentration in der Gate-Elektrode 27 des MOS-Kondensators gemäß dem Beispiel gleich oder mehr als etwa 1 × 1016 Atome/cm–3 und gleich oder weniger als etwa 2 × 1016 Atome/cm–3. Der Höchstwert der K-Atomkonzentration in der Gate-Elektrode 27 des MOS-Kondensators gemäß dem Beispiel beträgt gleich oder mehr als etwa 1 × 1016 Atome/cm–3 und gleich oder weniger als etwa 2 × 1016 Atome/cm–3. Andererseits beträgt der Höchstwert der Natriumatomkonzentration in dem zweiten Isolierfilm 2b (PSG) des MOS-Kondensators gemäß dem Beispiel gleich oder mehr als etwa 1 × 1016 Atome/cm–3 und gleich oder weniger als etwa 2 × 1016 Atome/cm–3. Der Höchstwert der K-Atomkonzentration in dem zweiten Isolierfilm 2b (PSG) des MOS-Kondensators gemäß dem Beispiel beträgt gleich oder mehr als etwa 2 × 1016 Atome/cm–3 und gleich oder weniger als etwa 3 × 1016 Atome/cm–3.
  • Das heißt, die Konzentrationen der Natriumatome und der K-Atome in der Gate-Elektrode 27 werden verringert, indem der Zwischenschicht-Isolierfilm 2 mit dem zweiten Isolierfilm 2b aus PSG auf der Gate-Elektrode 27 gebildet wird. Ferner werden, wie in 19 gezeigt, sowohl die Na-Atome als auch die K-Atome in dem zweiten Isolierfilm 2b aus PSG eingeschlossen.
  • Anschließend wird eine zusätzliche Wärmebehandlung an dem MOS-Kondensator gemäß dem Beispiel und dem Vergleichsbeispiel bei einer Temperatur von 1000°C für 15 Minuten durchgeführt. Die Bedingung der zusätzlichen Wärmebehandlung entspricht der Bedingung für das Legierungsglühen der Source-Elektrode, wie in den obigen Ausführungsformen beschrieben. Nach der Durchführung der zusätzlichen Wärmebehandlung werden die in Na-Atomkonzentrationen, die in den Materialien des MOS-Kondensators gemäß dem Beispiel und dem Vergleichsbeispiel enthalten sind, mittels SIMS gemessen.
  • Gemäß dem Messergebnis mittels SIMS betragen die Höchstwerte der Na-Atomkonzentrationen in dem Zwischenschicht-Isolierfilm 2 und dem Gate-Isolierfilm 15 des MOS-Kondensators gemäß dem Vergleichsbeispiel jeweils etwa 1 × 1015 Atome/cm–3 und etwa 1 × 1017 Atome/cm–3.
  • Ferner betragen die Höchstwerte der K-Atomkonzentrationen davon jeweils weniger als 1 × 1016 Atome/cm–3 und etwa 5 × 1016 Atome/cm–3. Im Gegensatz dazu betragen die Höchstwerte der Na-Atomkonzentrationen in dem zweiten Isolierfilm 2b, dem ersten Isolierfilm 2a und dem Gate-Isolierfilm 15 des MOS-Kondensators gemäß dem Beispiel jeweils etwa 3 × 1016 Atome/cm–3, etwa 5 × 1015 Atome/cm–3 und etwa 1 × 1015 Atome/cm–3. Ferner betragen die Höchstwerte der K-Atomkonzentrationen davon jeweils etwa 4 × 1016 Atome/cm–3, etwa 2 × 1016 Atome/cm–3 und weniger als 1 × 1016 Atome/cm–3. Das heißt, in dem Fall des MOS-Kondensators gemäß dem Vergleichsbeispiel, der keinen zweiten Isolierfilm 2b aus PSG aufweist, diffundieren große Mengen an Na-Atomen und K-Atomen in den Gate-Isolierfilm 15. Im Gegensatz dazu werden in dem Fall des MOS-Kondensators gemäß dem Beispiel mit dem zweiten Isolierfilm 2b aus PSG die Na-Atome in dem zweiten Isolierfilm 2b aus PSG eingeschlossen, und somit kann die Na-Atomkonzentration in dem Gate-Isolierfilm 15 niedrig gehalten werden.
  • Es versteht sich, dass die Ausführungsformen und das hierin offenbarte Beispiel in jeder Hinsicht der Veranschaulichung dienen und in keinerlei Weise als einschränkend zu erachten sind. Der Umfang der vorliegenden Erfindung ist vielmehr durch den Umfang der Ansprüche als durch die obige Beschreibung definiert und soll jegliche Modifikationen innerhalb des Umfangs und der Bedeutung entsprechend dem Umfang der Ansprüche umfassen.
  • Bezugszeichenliste
    • 1
    Siliziumkarbid-Halbleiterbauelement (MOSFET)
    2
    Zwischenschicht-Isolierfilm
    2a
    Erster Isolierfilm
    2a1
    Vierte Fläche
    2a2
    Fünfte Fläche
    2a3
    Sechste Fläche
    2b
    Zweiter Isolierfilm
    2b1
    Erste Fläche
    2b2
    Zweite Fläche
    2b3
    Dritte Fläche
    2c
    Dritter Isolierfilm
    2d
    Vierte Isolierfolie
    2e
    Fünfter Isolierfilm
    5
    Siliziumkarbid-Epitaxieschicht
    5a, 5b
    Ätzmaske
    10
    Siliziumkarbid-Substrat
    10a
    Erste Hauptfläche (Hauptfläche)
    10b
    Zweite Hauptfläche
    11
    Siliziumkarbid-Einkristallsubstrat
    12
    Driftbereich (Siliziumkarbid-Epitaxieschicht)
    13
    Körpergebiet;
    14
    Sourcegebiet
    15
    Gate-Isolierfilm (Gate-Oxidfilm)
    15a
    Seitenfläche
    16
    Source-Elektrode
    17
    Sperrschicht
    18
    Kontaktgebiet
    19
    Vorderflächenschutzelektrode
    20
    Drain-Elektrode
    23
    Rückflächenschutzelektrode
    27
    Gate-Elektrode
    C1
    Erste Öffnung
    C2
    Zweite Öffnung
    CH
    Kanalbereich

Claims (16)

  1. Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbid-Substrat mit einer Hauptfläche; einen Gate-Isolierfilm, der auf der Hauptfläche des Siliziumkarbid-Substrats vorgesehen ist; eine Gate-Elektrode, die auf dem Gate-Isolierfilm vorgesehen ist; und einen Zwischenschicht-Isolierfilm, der vorgesehen ist, um die Gate-Elektrode zu bedecken, wobei der Zwischenschicht-Isolierfilm umfasst: einen ersten Isolierfilm, der mit der Gate-Elektrode in Kontakt steht, Siliziumatome enthält, und weder Phosphoratome noch Boratome enthält, einen zweiten Isolierfilm, der auf dem ersten Isolierfilm vorgesehen ist und Siliziumatome sowie Phosphoratomen und/oder Boratomen enthält, und einen dritten Isolierfilm, der Siliziumatome enthält und weder Phosphoratome noch Boratome enthält, wobei der zweite Isolierfilm eine erste Fläche, die mit dem ersten Isolierfilm in Kontakt ist, eine zweite Fläche gegenüber der ersten Fläche und eine dritte Fläche, die die erste Fläche und die zweite Fläche verbindet, umfasst, wobei der dritte Isolierfilm mit der zweiten Fläche und/oder der dritten Fläche in Kontakt ist
  2. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei der zweite Isolierfilm in einem durch den ersten Isolierfilm und den dritten Isolierfilm gebildeten Raum eingeschlossen ist.
  3. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei der dritte Isolierfilm mit der zweiten Fläche in Kontakt ist.
  4. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei der erste Isolierfilm eine vierte Fläche, die mit dem Gate-Isolierfilm in Kontakt ist, eine fünfte Fläche gegenüber der vierten Fläche und eine sechste Fläche, die die vierte Fläche und die fünfte Fläche verbindet, umfasst, und der dritte Isolierfilm mit der dritten Fläche und der sechsten Fläche in Kontakt ist.
  5. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei der zweite Isolierfilm mit der Hauptfläche an der dritten Fläche in Kontakt ist, und der dritte Isolierfilm mit der zweiten Fläche in Kontakt ist und von dem ersten Isolierfilm durch den zweiten Isolierfilm entfernt angeordnet ist.
  6. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der erste Isolierfilm SiO2, SiN oder SiON umfasst.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der zweite Isolierfilm PSG, BSG oder BPSG umfasst.
  8. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der dritte Isolierfilm SiO2, SiN oder SiON enthält.
  9. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei ein Höchstwert einer Natriumatomkonzentration im Gate-Isolierfilm gleich oder weniger als 1 × 1016 Atome/cm3 ist.
  10. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei ein Höchstwert einer Natriumatomkonzentration in dem zweiten Isolierfilm höher als ein Höchstwert einer Natriumatomkonzentration in dem ersten Isolierfilm ist.
  11. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei ein Höchstwert einer Konzentration von Natriumatomen in dem zweiten Isolierfilm höher als ein Höchstwert einer Natriumatomkonzentration in dem Gate-Isolierfilm ist.
  12. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 1 bis 11, ferner umfassend: eine Source-Elektrode, die mit dem Siliziumkarbid-Substrat in Kontakt ist und Aluminium enthält, und eine Sperrschicht, die zwischen der Source-Elektrode und dem Zwischenschicht-Isolierfilm vorgesehen ist.
  13. Siliziumkarbid-Halbleiterbauelement nach Anspruch 12, wobei die Sperrschicht TiN enthält.
  14. Siliziumkarbid-Halbleiterbauelement nach Anspruch 12 oder 13, wobei die Source-Elektrode TiAlSi enthält.
  15. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 1 bis 14, wobei der erste Isolierfilm und der zweite Isolierfilm wiederholt in dem Zwischenschicht-Isolierfilm gestapelt sind.
  16. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei bei einem ersten Belastungstest, bei dem eine Gate-Spannung von –5 V an die Gate-Elektrode für 100 Stunden bei einer Temperatur von 175°C angelegt wird, ein Absolutwert einer Differenz zwischen einer ersten Schwellenspannung und einer zweiten Schwellenspannung kleiner oder gleich 0,5 V ist, wobei eine Schwellenspannung vor dem ersten Belastungstest als erste Schwellenspannung definiert ist, und eine Schwellenspannung nach dem ersten Belastungstest als die zweite Schwellenspannung definiert ist.
DE112015004798.0T 2014-10-24 2015-08-31 Siliziumkarbid-Halbleitervorrichtung Active DE112015004798B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-217534 2014-10-24
JP2014217534A JP6267624B2 (ja) 2014-10-24 2014-10-24 炭化珪素半導体装置
PCT/JP2015/074671 WO2016063630A1 (ja) 2014-10-24 2015-08-31 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE112015004798T5 true DE112015004798T5 (de) 2017-07-20
DE112015004798B4 DE112015004798B4 (de) 2022-05-05

Family

ID=55760677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015004798.0T Active DE112015004798B4 (de) 2014-10-24 2015-08-31 Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10014258B2 (de)
JP (1) JP6267624B2 (de)
CN (1) CN106716609B (de)
DE (1) DE112015004798B4 (de)
WO (1) WO2016063630A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010881B (zh) * 2016-10-31 2021-03-16 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
JP6822089B2 (ja) * 2016-11-16 2021-01-27 富士電機株式会社 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
KR20180104236A (ko) * 2017-03-10 2018-09-20 매그나칩 반도체 유한회사 전력 반도체 소자의 제조 방법
JP6785202B2 (ja) * 2017-09-11 2020-11-18 株式会社豊田中央研究所 炭化珪素半導体装置
JP7006118B2 (ja) 2017-10-17 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
JP7155634B2 (ja) * 2018-06-12 2022-10-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109742020B (zh) * 2018-12-26 2021-09-28 芜湖启迪半导体有限公司 一种碳化硅器件的栅氧结构及其制备方法
JP7180425B2 (ja) 2019-02-06 2022-11-30 住友電気工業株式会社 炭化珪素半導体装置
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device
WO2024132170A1 (en) * 2022-12-22 2024-06-27 Dynex Semiconductor Limited Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893324A (ja) * 1981-11-30 1983-06-03 Nec Corp 半導体装置
US5559052A (en) 1994-12-29 1996-09-24 Lucent Technologies Inc. Integrated circuit fabrication with interlevel dielectric
JPH11345964A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd Ｍｏｓｆｅｔおよびその製造方法
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8350293B2 (en) * 2008-06-11 2013-01-08 Furukawa Electric Co., Ltd. Field effect transistor and method of manufacturing the same
JP5860580B2 (ja) * 2009-05-25 2016-02-16 日産自動車株式会社 半導体装置及びその製造方法
JP5893324B2 (ja) * 2011-09-30 2016-03-23 サンスター株式会社 メチルメルカプタン抑制剤
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2016063630A1 (ja) 2016-04-28
CN106716609A (zh) 2017-05-24
US20170309574A1 (en) 2017-10-26
DE112015004798B4 (de) 2022-05-05
JP2016086064A (ja) 2016-05-19
CN106716609B (zh) 2020-09-01
US10014258B2 (en) 2018-07-03
JP6267624B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE102008011648B4 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE1614540B2 (de) Halbleiteranordnung sowie verfahren zu seiner herstellung
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE202011111043U1 (de) Halbleiterbauteil
DE112015003959T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016209024A1 (de) Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014007144B4 (de) Siliziumkarbid-halbleitervorrichtung
DE112016000831T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102018121897A1 (de) Halbleitervorrichtung mit einem silizium und stickstoff enthaltenden bereich und herstellungsverfahren
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112017006972T5 (de) Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112017006965T5 (de) Epitaktisches Siliziumcarbidsubstrat und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final