DE112014000381T5

DE112014000381T5 - Halbleiterbauelement und Verfahren zu seiner Fertigung

Info

Publication number: DE112014000381T5
Application number: DE112014000381.6T
Authority: DE
Inventors: Mitsunari Sukekawa
Original assignee: PS5 Luxco SARL
Current assignee: Longitude Licensing Ltd
Priority date: 2013-01-09
Filing date: 2014-01-07
Publication date: 2015-09-24
Also published as: TW201442210A; US20150357336A1; WO2014109310A1; KR20150104121A

Abstract

Dieses Halbleiterbauelement ist mit Folgendem versehen: einer Siliziumsäule, die durch Graben von einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt ist; einer ersten Diffusionsschicht, die oberhalb der Siliziumsäule bereitgestellt ist; einer zweiten Diffusionsschicht, die von einem Unterabschnitt der Siliziumsäule zu einem Gebiet des Halbleitersubstrats bereitgestellt ist, wobei das eine Gebiet mit der Siliziumsäule zusammenhängt; einer Gate-Elektrode in Kontakt mit mindestens einer ersten Seitenoberfläche der Siliziumsäule mit einem Gate-Isolierfilm dazwischen; einem ersten einbettenden Isolierfilm, der die Gate-Elektrode umgibt; einem zweiten einbettenden Isolierfilm in Kontakt mit einer zweiten Seitenoberfläche der Siliziumsäule, wobei die zweite Seitenoberfläche der ersten Seitenoberfläche der Siliziumsäule zugewandt ist; und einer leitenden Schicht, die mit der zweiten Diffusionsschicht elektrisch verbunden ist und die in Kontakt mit dem zweiten einbettenden Isolierfilm an einer von der Siliziumsäule getrennten Position ist.

Description

Gebiet der Technik
Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu seiner Fertigung und betrifft insbesondere ein Halbleiterbauelement, das Transistoren mit eingebettetem Gate enthält, und ein Verfahren zu seiner Fertigung.
Stand der Technik
Ein Transistor mit eingebettetem Gate in einem zugehörigen Halbleiterbauelement besitzt eine Gate-Elektrode, die derart gebildet ist, dass sie mit der Einfügung eines Gate-Isolierfilms in einer in einem Halbleitersubstrat gebildeten Gate-Elektrodenrille eingebettet ist, und ein erstes störstellendiffundiertes Schichtgebiet und ein zweites störstellendiffundiertes Gebiet, die auf der Gegen-Oberflächenseite des Halbleitersubstrats derart gebildet sind, dass die Gate-Elektrodenrille sandwichartig positioniert ist. Ein Kanal ist entlang beiden Seitenoberflächen und der Unteroberfläche des Gates in diesem Transistor gebildet (siehe zum Beispiel Artikel 1 der Patentliteratur).
Ferner ist in einem anderen zugehörigen Halbleiterbauelement in einer so ähnlichen Ausgestaltung wie derjenigen des oben erörterten Transistors mit eingebettetem Gate eine zweite störstellendiffundierte Schicht an einem tiefen Platz derart gebildet, dass sie die Unteroberfläche des Gates bedeckt (siehe zum Beispiel Artikel 2 der Patentliteratur.)
Indessen sind MOS(Metall-Oxid-Isolator)-Transistoren, die von einem SOI(Silizium-auf-Isolator)-Substrat Gebrauch machen, als Planartransistoren entwickelt worden. Solche SOI-MOS-Transistoren sind dadurch gekennzeichnet, dass sie viele hervorragende Merkmale besitzen, zum Beispiel insofern als der Körper, der den Kanal bildet, vollständig verarmt werden kann, der AUS-Leckstrom geringer ist als in einem MOS-Transistor, der in einem massiven Substrat gebildet ist, der S(Subthreshold)-Koeffizient klein ist und die Stromansteuerungskraft groß ist.
Literatur zum Stand der Technik
Patentliteratur

Patentliteratur Artikel 1: Japanisches Patent Kokai 2012-99775 (insbesondere 2) oder US 2012/0112258 A1
Patentliteratur Artikel 2: Japanisches Patent Kokai 2012-134439 (insbesondere 16) oder US 2012/0132971 A1

Kurze Darstellung der Erfindung
Durch die Erfindung zu lösende Aufgaben
Das Halbleiterbauelement mit dem in Artikel 1 der Patentliteratur beschriebenen Aufbau weist das Problem auf, dass, weil ein in einem tiefer gelegenen Abschnitt des Transistors befindliches Gebiet des Halbleitersubstrats als Kanal genutzt wird, es schwierig ist, eine Verbesserung der Eigenschaften durch vollständiges Verarmen des Kanalgebiets zu erzielen.
Ferner weist das Halbleiterbauelement mit dem in Artikel 2 der Patentliteratur beschriebenen Aufbau das Problem auf, dass, falls ein Paar Transistoren (Zellentransistoren) mit einer gemeinsamen zweiten störstellendiffundierten Schicht ausgestaltet ist, ein Risiko besteht, dass zwischen benachbarten Zellen möglicherweise Leckdefekte auftreten.
Mittel zum Bewältigen der Aufgaben
Ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass es Folgendes umfasst: eine Siliziumsäule, die durch Exkavieren einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt ist; eine erste Diffusionsschicht, die in einem höher gelegenen Abschnitt der Siliziumsäule bereitgestellt ist; eine zweite Diffusionsschicht, die derart bereitgestellt ist, dass sie sich von einem Unterabschnitt der Siliziumsäule zu einem Gebiet des Halbleitersubstrats erstreckt, das eine Fortsetzung des Unterabschnitts ist; eine Gate-Elektrode in Kontakt mit mindestens einer ersten Seitenoberfläche der Siliziumsäule, mit der Einfügung eines Gate-Isolierfilms; einen ersten eingebetteten Isolierfilm, der die Gate-Elektrode umgibt; einen zweiten eingebetteten Isolierfilm in Kontakt mit einer der ersten Seitenoberfläche zugewandten zweiten Seitenoberfläche der Siliziumsäule; und eine leitende Schicht, die mit der zweiten Diffusionsschicht elektrisch verbunden und in Kontakt mit dem zweiten eingebetteten Isolierfilm an einem Platz ist, der von der Siliziumsäule entfernt ist.
Ein Halbleiterbauelement gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass es Folgendes umfasst: ein Paar von Siliziumsäulen, die durch Exkavieren einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt sind; ein Paar erster Diffusionsschichten, die jeweils in höher gelegenen Abschnitten des Paars von Siliziumsäulen bereitgestellt sind; eine zweite Diffusionsschicht, die derart bereitgestellt ist, dass sie sich von Unterabschnitten des Paars von Siliziumsäulen zu einem Gebiet des Halbleitersubstrats erstreckt, das eine Fortsetzung der Unterabschnitte ist; ein Paar von Gate-Elektroden, die auf beiden Seiten des Paars von Siliziumsäulen bereitgestellt sind, die je in Kontakt mit mindestens einer ersten Seitenoberfläche von jeder aus dem Paar von Siliziumsäulen sind, mit der Einfügung von Gate-Isolierfilmen; eine leitende Schicht, die zwischen dem Paar von Siliziumsäulen bereitgestellt und mit der zweiten Diffusionsschicht elektrisch verbunden ist; und ein Paar erster Isolierschichten, die jeweils zwischen jeder aus dem Paar von Siliziumsäulen und der leitenden Schicht bereitgestellt sind und die jeweils in Kontakt mit einer Seitenoberfläche der leitenden Schicht und mit den ersten Seitenoberflächen zugewandten zweiten Seitenoberflächen des Paars von Siliziumsäulen sind.
Ein Halbleiterbauelement gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass es Folgendes umfasst: ein Paar von Siliziumsäulen, die durch Exkavieren einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt sind; ein Paar erster Diffusionsschichten, die jeweils in höher gelegenen Abschnitten des Paars von Siliziumsäulen bereitgestellt sind; ein Paar zweiter Diffusionsschichten, die je derart bereitgestellt sind, dass sie sich von einem Unterabschnitt von jeder aus dem Paar von Siliziumsäulen zu einem Gebiet des Halbleitersubstrats erstrecken, das eine Fortsetzung des Unterabschnitts ist; ein Paar von Gate-Elektroden, die zwischen dem Paar von Siliziumsäulen derart bereitgestellt sind, dass sie einander zugewandt sind, und die je in Kontakt mit mindestens einer ersten Seitenoberfläche von jeder aus dem Paar von Siliziumsäulen sind, mit der Einfügung von Gate-Isolierfilmen; und ein Paar leitender Schichten, die jeweils in Kontakt mit den ersten Seitenoberflächen zugewandten zweiten Seitenoberflächen des Paars von Siliziumsäulen sind, mit der Einfügung erster Isolierschichten, und die jeweils mit dem Paar zweiter Diffusionsschichten elektrisch verbunden sind.
Ein Verfahren zum Fertigen eines Halbleiterbauelements gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass es Folgendes umfasst: einen Schritt zum Bilden eines Elementisoliergebiets und eines aktiven Gebiets durch Bilden einer sich in eine erste Richtung erstreckenden Elementisolierrille in einem Halbleitersubstrat und Einbetten eines ersten Isolierfilms in der Elementisolierrille; einen Schritt zum Bilden einer ersten Diffusionsschicht im aktiven Gebiet; einen Schritt zum im Halbleitersubstrat erfolgenden Bilden einer ersten Gate-Rille mit einer ersten Breite in eine zweite Richtung, die die erste Richtung schneidet, und einer zweiten Gate-Rille und einer dritten Gate-Rille mit einer zweiten Breite, die schmaler ist als die Breite der ersten Rille, benachbart zur ersten Rille und zum Bilden einer ersten Siliziumsäule zwischen der ersten Gate-Rille und der zweiten Gate-Rille und einer zweiten Siliziumsäule zwischen der zweiten Gate-Rille und der dritten Gate-Rille; einen Schritt zum Bilden einer Gate-Elektrode auf einer Seitenoberfläche der ersten Siliziumsäule, mit der Einfügung eines Gate-Isolierfilms; einen Schritt zum Füllen der ersten Gate-Rille und der zweiten Gate-Rille unter Nutzung eines eingebetteten Isolierfilms; einen Schritt zum Entfernen der zweiten Siliziumsäule; einen Schritt zum Bilden einer zweiten Diffusionsschicht in einem Unterabschnitt der ersten Siliziumsäule durch Diffundieren einer Störstelle aus dem Teil, aus dem die zweite Siliziumsäule entfernt wurde; und einen Schritt zum Einbetten eines leitenden Films in den Teil, aus dem die zweite Siliziumsäule entfernt wurde.
Vorteile der Erfindung
Indem eine erste Diffusionsschicht in einem höher gelegenen Abschnitt einer Siliziumsäule gebildet wird, die gebildet wird, indem eine Hauptoberfläche eines Halbleitersubstrats exkaviert wird, eine zweite Diffusionsschicht in einem Unterabschnitt der Siliziumsäule gebildet wird und eine Gate-Elektrode auf einer ersten Seitenoberfläche gebildet wird, mit der Einfügung eines Gate-Isolierfilms, ist es gemäß der vorliegenden Erfindung möglich, dass das Kanalgebiet vollständig verarmt wird, und eine große Stromansteuerungskraft und ein kleiner S-Koeffizient können erhalten werden. Ferner können durch Bilden einer leitenden Schicht, die mit der zweiten Diffusionsschicht elektrisch verbunden ist, an einem Platz, der von der Siliziumsäule entfernt ist, Leckströme zwischen Zellen reduziert werden.
Kurze Erläuterung der Zeichnungen
[1A] ist eine Draufsicht, die ein Ausgestaltungsbeispiel eines Halbleiterbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht.
[1B] ist eine Querschnittsansicht durch die Linie A-A' in 1A.
[1C] ist eine Querschnittsansicht durch die Linie B-B' in 1A.
[1D] ist eine Querschnittsansicht durch die Linie C-C' in 1B und 1C.
[2A] ist eine Draufsicht bei einem Schritt während der Fertigung des Halbleiterbauelements in den 1A bis 1D.
[2C] ist eine Querschnittsansicht durch die Linie B-B' in 2A.
[3A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 2A und 2C anschließt, genutzt wird.
[3B] ist eine Querschnittsansicht durch die Linie A-A' in 3A.
[4A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 3A und 3B anschließt, genutzt wird.
[4B] ist eine Querschnittsansicht durch die Linie A-A' in 4A.
[5A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 4A und 4B anschließt, genutzt wird.
[5B] ist eine Querschnittsansicht durch die Linie A-A' in 5A.
[5E] ist eine Querschnittsansicht durch die Linie D-D' in 5A.
[6A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 5A, 5B und 5E anschließt, genutzt wird.
[6B] ist eine Querschnittsansicht durch die Linie A-A' in 6A.
[6E] ist eine Querschnittsansicht durch die Linie D-D' in 6A.
[7A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 6A, 6B und 6E anschließt, genutzt wird.
[7B] ist eine Querschnittsansicht durch die Linie A-A' in 7A.
[8A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 7A und 7B anschließt, genutzt wird.
[8B] ist eine Querschnittsansicht durch die Linie A-A' in 8A.
[8E] ist eine Querschnittsansicht durch die Linie D-D' in 8A.
[9A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 8A, 8B und 8E anschließt, genutzt wird.
[9B] ist eine Querschnittsansicht durch die Linie A-A' in 9A.
[10A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 9A und 9B anschließt, genutzt wird.
[10B] ist eine Querschnittsansicht durch die Linie A-A' in 10A.
[10E] ist eine Querschnittsansicht durch die Linie D-D' in 10A.
[11A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 10A, 10B und 10E anschließt, genutzt wird.
[11B] ist eine Querschnittsansicht durch die Linie A-A' in 11A.
[12A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 11A und 11B anschließt, genutzt wird.
[12B] ist eine Querschnittsansicht durch die Linie A-A' in 12A.
[13A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 12A und 12B anschließt, genutzt wird.
[13B] ist eine Querschnittsansicht durch die Linie A-A' in 13A.
[14A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 13A und 13B anschließt, genutzt wird.
[14B] ist eine Querschnittsansicht durch die Linie A-A' in 14A.
[15A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 14A und 14B anschließt, genutzt wird.
[15B] ist eine Querschnittsansicht durch die Linie A-A' in 15A.
[16A] ist eine Draufsicht, die zum Beschreiben des Schritts, der sich dem Schritt in den 15A und 15B anschließt, genutzt wird.
[16B] ist eine Querschnittsansicht durch die Linie A-A' in 16A.
Ausführungsformen der Erfindung
Nunmehr werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen ausführlich beschrieben. Hier wird ein DRAM (Dynamic Random Access Memory) als ein Beispiel eines Halbleiterbauelements veranschaulicht.
1A ist eine Draufsicht, die ein Ausgestaltungsbeispiel eines Abschnitts, insbesondere eines Abschnitts eines Speicherzellenabschnitts, eines DRAM 100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht. Es sei angemerkt, dass in 1A zum besseren Verständnis der Zusammenstellungsbedingungen der Bestandteile die Außenperipherien von Kondensatoren, die sich auf Kondensatorkontaktsteckern befinden, unter Nutzung durchgezogener Linien veranschaulicht werden.
1B und 1C veranschaulichen jeweils einen Querschnitt durch die Linie A-A' und einen Querschnitt durch die Linie B-B' in 1. Ferner veranschaulicht 1D einen Querschnitt durch die Linie C-C' in 1B und 1C. Es sei angemerkt, dass die Links-Rechts-Richtung in 1B streng genommen eine Richtung ist, die bezüglich der X-Richtung schräg ist, sie wird jedoch als X-Richtung beschrieben.
Das DRAM 100 in dieser Ausführungsform weist ein Siliziumsubstrat 1 auf, das als Halbleitersubstrat dient, welches eine Basis bildet. In der folgenden Beschreibung wird manchmal der Oberbegriff Wafer nicht nur für Bezugnahmen auf das Halbleitersubstrat allein genutzt, sondern auch bei einer Bedingung, bei der ein Halbleiterbauelement gerade auf dem Halbleitersubstrat gefertigt wird, und bei einer Bedingung, bei der ein Halbleiterbauelement auf dem Halbleitersubstrat gebildet worden ist.
Eine Vielzahl aktiver Gebiete 2, die durch STIs (Shallow Trench Isolations) 5 voneinander isoliert sind, welche Elementisoliergebiete sind, wird im Siliziumsubstrat 1 definiert. Die STIs 5 werden gebildet, indem Isolierfilme in Elementisolierrillen 40, die im Siliziumsubstrat 1 gebildet sind, angeordnet werden. Die in den STIs 5 genutzten Isolierfilme können einschichtige Filme oder laminierte Filme sein.
Ein Paar eingebetteter MOS(Metall-Oxid-Halbleiter)-Transistoren ist in jedem aktiven Gebiet 2 bereitgestellt. 1B veranschaulicht vier eingebettete MOS-Transistoren, die in zwei aktiven Gebieten 2 gebildet sind. In einem Zellenmatrixabschnitt eines wirklichen DRAM sind mehrere tausend bis mehrere hunderttausend eingebettete MOS-Transistoren angeordnet. Es sei angemerkt, dass zwei MOS-Transistoren, die zueinander benachbart und jeweils in zwei benachbarten aktiven Gebieten 2 gebildet sind, auch als ein Paar bildende Transistoren angesehen werden können.
Jeder eingebettete MOS-Transistor weist eine Ausgestaltung auf, die einen Gate-Isolierfilm 7 umfasst, der einen Abschnitt einer Innenwand einer Wortleitungsrille 45, die an einem Ende bereitgestellt ist, in die X-Richtung, des aktiven Gebiets 2 bedeckt; einen leitenden Film 9, der eine Gate-Elektrode bildet und einen Seitenoberflächenabschnitt des Gate-Isolierfilms 7 bedeckt; und eine störstellendiffundierte Schicht 13 (zweite Diffusionsschicht), die eines der Elemente Source oder Drain bildet, im aktiven Gebiet 2 in der Nähe des tiefer gelegenen Endes des leitenden Films 9, und eine störstellendiffundierte Schicht 21 (erste Diffusionsschicht), die das andere der Elemente Source oder Drain bildet, in der Nähe des höher gelegenen Endes des leitenden Films 9.
Die Innenwand der Wortleitungsrille 45, die vom Gate-Isolierfilm 7 bedeckt wird, ist eine Seitenwand einer Siliziumsäule (nachstehend bezeichnet als Siliziumsäule 28), die vom Siliziumsubstrat 1 aufrecht vorsteht. Die Siliziumsäule 28 wird gebildet, indem die Hauptoberfläche des Siliziumsubstrats 1 exkaviert wird. Die Querschnittsform (ebene Form) der Siliziumsäule 28 ist rechteckig, und die Siliziumsäule 28 weist vier Seitenoberflächen auf. Eine der vier Seitenoberflächen (eine erste Seitenoberfläche) ist eine Innenwand der Wortleitungsrille 45. Die Seitenwand der Siliziumsäule 28, welche die Innenwand der Wortleitungsrille 45 darstellt, bildet das Kanalgebiet des eingebetteten MOS-Transistors.
Der leitende Film 9 und der Gate-Isolierfilm 7 sind nicht nur auf einer Seitenoberfläche (der ersten Seitenoberfläche), in die X-Richtung, der Siliziumsäule 28 bereitgestellt, sondern auch auf den zwei Seitenoberflächen in die Y-Richtung (der dritten und der vierten Seitenoberfläche). Mit anderen Worten, von den vier Seitenoberflächen der Siliziumsäule 28 werden drei Seitenoberflächen (mit Ausnahme einer zweiten Seitenoberfläche, die der ersten Seitenoberfläche zugewandt ist) vom leitenden Film 9 bedeckt (die Querschnittsform des leitenden Films 9 ist eine U-Form an der Peripherie der Siliziumsäule 28). Der leitende Film 9 wird nachstehend manchmal als eingebettete Wortleitung 11 bezeichnet.
Die aus Abschnitten der leitenden Filme 9 gebildeten Gate-Elektroden sind auf beiden Seiten des Paars von in jedem aktiven Gebiet 2 abgeschiedenen Siliziumsäulen angeordnet. Angenommen, zwei MOS-Transistoren, die jeweils in zwei benachbarten aktiven Gebieten 2 gebildet und zueinander benachbart sind, bilden ein Paar, kann ferner auch gesagt werden, dass die Gate-Elektroden zwischen dem Paar von Siliziumsäulen einander zugewandt angeordnet sind.
Die höher gelegene Oberfläche und die Seitenoberflächen jedes leitenden Films 9 werden von einem eingebetteten Isolierfilm 10 (dem ersten eingebetteten Isolierfilm) bedeckt, der sie gegen den benachbarten leitenden Film 9 isoliert, und die Unteroberfläche wird von einem eingebetteten Isolierfilm 38 (dem dritten eingebetteten Isolierfilm) bedeckt, der sie gegen das Siliziumsubstrat 1 isoliert.
Die störstellendiffundierten Schichten 13 bilden störstellendiffundierte Schichten, die den zwei benachbarten eingebetteten MOS-Transistoren, die in jedem aktiven Gebiet 2 angeordnet sind, gemeinsam sind. Mit anderen Worten, die störstellendiffundierten Schichten 13 sind so bereitgestellt, dass sie sich von den Unterabschnitten des Paars von Siliziumsäulen, die in jedem aktiven Gebiet angeordnet sind, zu einem Gebiet des Siliziumsubstrats 1 erstrecken. Die störstellendiffundierten Schichten 13 sind sandwichartig zwischen eingebetteten Isolierfilmen 38 positioniert, die in die X-Richtung zueinander benachbart sind. Die störstellendiffundierten Schichten 13 sind mit leitenden Schichten 14 verbunden, die in Bitkontaktrillen 47 eingebettet sind, die oberhalb der störstellendiffundierten Schichten 13 bereitgestellt sind.
Angenommen, zwei MOS-Transistoren, die jeweils in zwei benachbarten aktiven Gebieten 2 gebildet und zueinander benachbart sind, bilden ein Paar, kann ferner auch gesagt werden, dass jede aus dem Paar störstellendiffundierter Schichten 13 so bereitgestellt ist, dass sie sich von den Unterabschnitten der entsprechenden Säulen zu einem Gebiet des Siliziumsubstrats erstreckt. In diesem Fall kann gesagt werden, dass der eingebettete Isolierfilm 38 zwischen zwei störstellendiffundierten Gebieten 12 angeordnet ist.
Die Bitkontaktrillen 47, in welche die leitenden Schichten 14 eingebettet sind, sind an Plätzen bereitgestellt, welche die zentralen Abschnitte, in die X-Richtung, der aktiven Gebiete 2 überlappen. Eingebettete Isolierfilme 39 (zweite eingebettete Isolierfilme oder erste Isolierfilme) sind auf den Seitenoberflächenabschnitten, in die X-Richtung, der Bitkontaktrillen 47 angeordnet.
Jede leitende Schicht 14 ist zwischen zwei eingebetteten MOS-Transistoren angeordnet, die in einem aktiven Gebiet 2 in die X-Richtung angeordnet sind. Die höher gelegenen Oberflächen der leitenden Schichten 14 sind mit leitenden Filmen 15 verbunden. Die höher gelegenen Oberflächen der leitenden Schichten 15 werden von Maskierfilmen 16 bedeckt. Die leitenden Filme 15 und die Maskierfilme 16 werden nachstehend manchmal zusammenfassend als Bitleitungen 17 bezeichnet.
Im eingebetteten MOS-Transistor gemäß dieser Ausführungsform sind die Siliziumsäulen 28, die die Kanalgebiete bilden, zwischen den leitenden Filmen 9 (den eingebetteten Wortleitungen 11), die die Gate-Elektroden bilden, und den leitenden Schichten 14, die Bitkontaktstecker bilden, angeordnet. Die Siliziumsäulen 28 und die leitenden Schichten 14 sind mittels eingebetteter Isolierfilme 39 gegeneinander isoliert. Die Teile der leitenden Schichten 14, die in den Bitkontaktrillen 47 eingebettet sind, fungieren als Bitkontaktstecker, und die Teile, die sich oberhalb der Bitkontaktrillen 47 befinden, fungieren zusammen mit den leitenden Filmen 15, die auf den höher gelegenen Oberflächen der leitenden Schichten 14 bereitgestellt sind, als Bitleitungen.
Die störstellendiffundierten Schichten 21, die oberhalb der Kanalgebiete in den eingebetteten MOS-Transistoren angeordnet sind, sind über Kondensatorkontaktstecker 25, die auf den höher gelegenen Oberflächen der störstellendiffundierten Schichten 21 bereitgestellt sind, mit Kondensatoren 30 verbunden.
Die Kondensatorkontaktstecker 25 weisen einen laminierten Aufbau auf, der einen leitenden Film 22 und einen leitenden Film 24 umfasst, und Seitenflächenabschnitte der leitenden Filme 24 werden von Seitenwandisolierfilmen 20 bedeckt.
Die Bitleitungen 17 und die Kondensatorkontaktstecker 25 werden mittels Seitenwandisolierfilmen 48, eines Auskleidungsfilms 49 und eines ersten Zwischenschichtisolierfilms 12 eingebettet. Die höher gelegene Oberfläche des ersten Zwischenschichtisolierfilms 12 wird von den Kondensatoren 30 und einem einbettenden Film 31 bedeckt.
Die Kondensatoren 30 sind kronenartige Kondensatoren, die von einer tiefer gelegenen Elektrode, einem kapazitiven Isolierfilm und einer höher gelegenen Elektrode gebildet sind, welche in den Zeichnungen nicht gezeigt werden. Alle Kondensatoren 30 sind mittels des einbettenden Films 31 eingebettet, der ein Leiter ist, und eine Plattenelektrode (die in den Zeichnungen nicht gezeigt wird) ist auf der höher gelegenen Oberfläche des einbettenden Films 31 angeordnet. Ein Stützfilm 33 ist mit einem Abschnitt des Seitenoberflächenabschnitts jedes Kondensators 30 derart verbunden, dass benachbarte Kondensatoren 30 untereinander verhindern, dass sie einstürzen.
Die auf der höher gelegenen Oberfläche des einbettenden Films 31 angeordnete Plattenelektrode wird von einem zweiten Zwischenschichtisolierfilm bedeckt, der in den Zeichnungen nicht gezeigt wird, und ist über einen im zweiten Zwischenschichtisolierfilm bereitgestellten Kontaktstecker mit einer höher gelegenen Metallverdrahtungsleitung verbunden, die auf der höher gelegenen Oberfläche des zweiten Zwischenschichtisolierfilms bereitgestellt ist.
Das DRAM 100 gemäß dieser Ausführungsform ist so ausgestaltet wie oben beschrieben.
Gemäß dieser Ausführungsform ist das DRAM 100 mit den eingebetteten Wortleitungen 11 auf einem Seitenoberflächenabschnitt, in die X-Richtung, der Siliziumsäulen 28 versehen, welche die Kanalgebiete bilden, und die eingebetteten Wortleitungen 11 sind mittels der eingebetteten Isolierfilme 38 elektrisch gegen das Siliziumsubstrat 1 isoliert. Mit einer solchen Ausgestaltung kann der eingebettete Transistor als vollständig verarmter Transistor gebildet werden, indem die Dicke der Siliziumsäule 28 (die Größe des Querschnitts durch eine zur Hauptoberfläche des Siliziumsubstrats 1 parallele Ebene) zu einer Dicke gemacht wird, durch die eine vollständige Verarmung möglich ist. Auf diese Weise kann der EIN-Strom des eingebetteten Transistors im Vergleich zu einem Transistor mit der in 2 von Artikel 1 der Patentliteratur veranschaulichten Struktur verbessert werden. Ferner kann der S-Koeffizient des eingebetteten Transistors verbessert werden, indem drei Seitenoberflächen der Siliziumsäule von der eingebetteten Wortleitung umgeben werden.
Ferner ist das DRAM 100 gemäß dieser Ausführungsform mit den Siliziumsäulen 28, welche die Kanalgebiete bilden, zwischen den eingebetteten Wortleitungen 11 und den leitenden Schichten 14, welche die Bitkontaktstecker bilden, versehen und die leitenden Schichten 14 und die Siliziumsäulen 28 sind mittels der eingebetteten Isolierfilme 39 elektrisch gegeneinander isoliert. Mithin sind die leitenden Schichten 14 in dieser Ausführungsform von den Kanalgebieten entfernt mit der Einfügung der Isolierfilme 39 angeordnet, und deshalb kann die Häufigkeit des Auftretens von Leckdefekten zwischen benachbarten Zellen im Vergleich zu Transistoren mit der in 16 von Artikel 2 der Patentliteratur veranschaulichten Struktur reduziert werden. Wenn Transistoren die in 16 von Artikel 2 der Patentliteratur veranschaulichte Struktur aufweisen, besteht ein Risiko, dass Leckdefekte zwischen benachbarten Zellen als eine Folge dessen auftreten werden, dass in einem Transistor induzierte Elektronen in die Diffusionsschicht eines benachbarten Transistors implantiert werden, wenn der Transistor nicht betrieben wird.
Nunmehr wird ein Verfahren zum Fertigen des Halbleiterbauelements in dieser Ausführungsform ausführlich mit Bezug auf die 2A bis 16B beschrieben.
Die 2A bis 16B sind Prozesszeichnungen, die genutzt werden, um ein Verfahren zum Fertigen für den Fall zu beschreiben, dass das Halbleiterbauelement das DRAM 100 ist. Zeichnungen mit einem Bezugszeichen mit dem Zusatz ,A' (Figur A) sind Draufsichten auf das DRAM 100 bei jedem Fertigungsschritt. Zeichnungen mit einem Bezugszeichen mit dem Zusatz ,B' (Figur B) sind Querschnittsansichten durch die Linie A-A' in der entsprechenden Figur A. Zeichnungen mit einem Bezugszeichen mit dem Zusatz ,C' (Figur C) sind Querschnittsansichten durch die Linie B-B' in der entsprechenden Figur A. Zeichnungen mit einem Bezugszeichen mit dem Zusatz ,E' (Figur E) sind Querschnittsansichten durch die Linie D-D' in der entsprechenden Figur A. Es sei angemerkt, dass die folgende Beschreibung vorwiegend Figur A und Figur B oder Figur A und Figur C nutzt, jedoch bei Bedarf zusätzlich auf Figur E eingeht.
Zuerst wird ein Siliziumsubstrat 1 präpariert, und die höher gelegene Oberfläche davon wird durch Wärmeoxidation oxidiert, um einen Opferfilm (der in den Zeichnungen nicht gezeigt wird) zu bilden, bei dem es sich um einen Siliziumdioxidfilm handelt.
Als Nächstes, wie in den 2A und 2C veranschaulicht, wird eine Störstelle wie Phosphor (P) von der höher gelegenen Oberfläche des Siliziumsubstrats 1 durch Ionenimplantation implantiert, um störstellendiffundierte Schichten 21 in höher gelegenen Abschnitten des Siliziumsubstrats 1 zu bilden.
Dann werden Elementisolierrillen 40 im Siliziumsubstrat 1 gebildet. Die Elementisolierrillen 40 werden wie folgt gebildet.
Zuerst wird ein Maskierfilm (der in den Zeichnungen nicht gezeigt wird), bei dem es sich um einen Siliziumnitridfilm (SiN) handelt, durch CVD (chemische Gasphasenabscheidung) auf eine Dicke von zum Beispiel 50 nm laminiert. Der Maskierfilm und der Opferfilm werden dann durch Photolithographie und Trockenätzen strukturiert, um Öffnungsabschnitte (die in den Zeichnungen nicht gezeigt werden) zu bilden, wobei Abschnitte des Siliziumsubstrats 1 an den Unteroberflächen der Öffnungsabschnitte freigelegt werden. Hier sind die Öffnungsabschnitte in Form von Leitungen mit einer Breite Y1 angeordnet, die sich im Wesentlichen in die X-Richtung (eine zum A-A'-Querschnitt parallele Richtung) erstrecken, was in sich wiederholender Art mit einer vorgeschriebenen Beabstandung in die Y-Richtung erfolgt. Ferner beträgt die Breite Y1 der Öffnungsabschnitte zum Beispiel 20 nm.
Dann wird eine Trockenätzung durchgeführt, um Elementisolierrillen 40 mit einer Tiefe Z1 von zum Beispiel 250 nm im Siliziumsubstrat 1, das in den Öffnungsabschnitten freigelegt ist, zu bilden.
Ein Siliziumdioxidfilm wird dann durch CVD über die gesamte Oberfläche des Siliziumsubstrats 1 derart abgeschieden, dass die Elementisolierrillen 40 im Inneren gefüllt werden. Unnötiger Siliziumdioxidfilm auf der höher gelegenen Oberfläche des Siliziumsubstrats 1 wird dann durch CMP (chemisch-mechanisches Polieren) entfernt, wobei der Siliziumdioxidfilm (der erste Isolierfilm) in den Elementisolierrillen 40 gelassen wird. Auf diese Weise werden STIs 5 gebildet, die Elementisoliergebiete bilden. Es sei angemerkt, dass die Breite der STIs 5 in die Y-Richtung gleich der Breite Y1 der im Maskierfilm gebildeten Öffnungsabschnitte ist.
Der zurückbleibende Maskierfilm wird dann durch Nassätzen entfernt. Zu dieser Zeit stimmt der Platz der höher gelegenen Oberflächen der STIs 5 mit der höher gelegenen Oberfläche des Siliziumsubstrats 1 überein.
Die höher gelegene Oberfläche des Siliziumsubstrats 1 wird dann durch Wärmeoxidation oxidiert, um einen Isolierfilm (der in den Zeichnungen nicht gezeigt wird) zu bilden, bei dem es sich um einen Siliziumdioxidfilm handelt. Ein erster Maskierfilm 3, bei dem es sich um einen Siliziumnitridfilm handelt, wird dann durch CVD auf den Wafer auflaminiert, wie in den 3A und 3B veranschaulicht. Ein zweiter Maskierfilm 4, bei dem es sich um einen Film aus amorphem Kohlenstoff handelt (amorpher Kohlenstoff: nachstehend bezeichnet als AC), ein dritter Maskierfilm 6, bei dem es sich um einen Siliziumnitridfilm handelt, ein vierter Maskierfilm 8, bei dem es sich um amorphes Silizium handelt (amorphes Silizium: nachstehend bezeichnet als AS-Film), und ein fünfter Maskierfilm 18, bei dem es sich um einen Siliziumdioxidfilm handelt, werden dann durch CVD nacheinander laminiert.
Die Photolithographie wird dann zum Strukturieren des fünften Maskierfilms 18 genutzt. Auf diese Weise bildet der fünfte Maskierfilm 18 ein Linie-Abstand-Strukturbild (rechteckiges Strukturbild 18A), das sich in die Y-Richtung erstreckt und in sich wiederholender Art mit einer vorgeschriebenen Beabstandung im Wesentlichen in die X-Richtung (die Richtung entlang der Linie A-A') angeordnet ist. Die Breite X1 des rechteckigen Strukturbilds 18A in die X-Richtung beträgt zum Beispiel 15 nm.
Ein sechster Maskierfilm 19, bei dem es sich um einen Siliziumnitridfilm mit einer Dicke von zum Beispiel 15 nm handelt, wird dann durch CVD derart abgeschieden, dass die rechteckigen Strukturbilder 18A bedeckt werden. Das Vorhandensein der rechteckigen Strukturbilder 18A bewirkt, dass Abschnitte des sechsten Maskierfilms 19 vorstehende Formen bilden (nachstehend bezeichnet als vorstehende Abschnitte), die sich in die Y-Richtung erstrecken.
Ein siebter Maskierfilm 23, bei dem es sich um einen Siliziumdioxidfilm mit einer Dicke von zum Beispiel 15 nm handelt, wird dann durch CVD derart abgeschieden, dass der sechste Maskierfilm 19 bedeckt wird. Der siebte Maskierfilm 23 wird dann durch Trockenätzen so lange zurückgeätzt, bis die höher gelegene Oberfläche des sechsten Maskierfilms 19 freigelegt ist. Auf diese Weise bleiben rechteckige Strukturbilder 23A, bei denen es sich um Abschnitte des siebten Maskierfilms 23 handelt, auf den Seitenoberflächen, in die X-Richtung, der vorstehenden Abschnitte des sich in die Y-Richtung erstreckenden sechsten Maskierfilms 19 zurück.
Als Nächstes, wie in den 4A und 4B veranschaulicht, werden der freigelegte sechste Maskierfilm 19 und der vierte Maskierfilm 8, der unter dem freigelegten sechsten Maskierfilm 19 liegt, durch Trockenätzen entfernt. Auf diese Weise bleiben achte Maskierfilme 26, bei denen es sich um laminierte Filme handelt, die die rechteckigen Strukturbilder 18A und den vierten Maskierfilm 8, der von den rechteckigen Strukturbildern 18A bedeckt wird, umfassen, auf der höher gelegenen Oberfläche des sich in die Y-Richtung erstreckenden dritten Maskierfilms 6 zurück. Ferner bleiben neunte Maskierfilme 27, bei denen es sich um laminierte Filme handelt, die die rechteckigen Strukturbilder 23A, die sechsten Maskierfilme 19, die von den rechteckigen Strukturbildern 23A bedeckt werden, und die darunterliegenden vierten Maskierfilme 8 umfassen, zurück, welche sich in die Y-Richtung erstrecken. Es sei angemerkt, dass die Breite X2 der achten Maskierfilme 26, die Breite X3 der neunten Maskierfilme 27 und die Beabstandung X4 zwischen den achten Maskierfilmen 26 und den neunten Maskierfilmen 27 gemäß den oben erwähnten numerischen Beispielen je 15 nm betragen. Denn die Breite X1 der rechteckigen Strukturbilder 18A beträgt in den oben erwähnten numerischen Beispielen 15 nm, und die Dicken des sechsten Maskierfilms 19 und des siebten Maskierfilms 23 betragen je 15 nm.
Als Nächstes werden rechteckige Strukturbilder (die in den Zeichnungen nicht gezeigt werden), welche sich in die Y-Richtung erstrecken, durch Trockenätzen im dritten Maskierfilm 6 und im zweiten Maskierfilm 4 gebildet, wobei die vierten Maskierfilme 8, bei denen es sich um die am tiefsten gelegenen Schichten in den achten Maskierfilmen 26 und den neunten Maskierfilmen 27 handelt, als Ätzmaske genutzt werden. Dann, wie in den 5A und 5B veranschaulicht, werden Wortleitungsrillen 45 und 45A, die sich in die Y-Richtung erstrecken, durch Trockenätzen im ersten Maskierfilm 3 und im Siliziumsubstrat 1 gebildet, wobei die zweiten Maskierfilme 4, bei denen es sich um die am tiefsten gelegenen Schichten in den rechteckigen Strukturbildern handelt, die gebildet wurden, als Ätzmaske genutzt werden. Es sei angemerkt, dass die Wortleitungsrillen 45 Rillen sind (erste Wortleitungsrillen, Abschnitte davon werden später zu ersten Gate-Rillen), die zwischen zwei benachbarten neunten Maskierfilmen 27 (siehe 4B) gebildet werden, und die Wortleitungsrillen 45A Rillen sind (zweite Wortleitungsrillen, zweite und dritte Gate-Rillen), die zwischen benachbarten achten Maskierfilmen 26 und neunten Maskierfilmen 27 (siehe 4B) gebildet werden.
Die Tiefe Z2 der Wortleitungsrillen 45 beträgt zum Beispiel 200 nm. Die Tiefe Z3 der Wortleitungsrillen 45A ist kleiner als die Tiefe Z2 der Wortleitungsrillen 45. Denn die Breite X5 der Lücken zwischen benachbarten achten Maskierfilmen 26 und neunten Maskierfilmen 27 ist schmal, insofern als sie 15 nm beträgt, und deshalb ist der Ätzgasfluss schlecht.
Wie in 5E veranschaulicht, sind die Wortleitungsrillen 45 und 45A in den STIs 5 auch gleich geformt. Deshalb, wie anhand von 5A verständlich wird, werden das Siliziumsubstrat 1 und die STIs 5 auf den Seitenwänden der Wortleitungsrillen 45 freigelegt. Es sei angemerkt, dass das auf den Seitenwänden der Wortleitungsrillen 45 freigelegte Siliziumsubstrat 1 die Form von Säulen hat, deren Peripherie von den Wortleitungsrillen 45 und den STIs 5 umgeben wird. Die säulenförmigen Teile des Siliziumsubstrats 1, die unterhalb der achten Maskierfilme 26 gebildet werden (siehe 4B), werden nachstehend als Siliziumsäulen 28A (zweite Siliziumsäulen) bezeichnet, wie in 5B veranschaulicht. Ähnlich werden säulenförmige Teile des Siliziumsubstrats 1 auch unterhalb der neunten Maskierfilme 27 gebildet (siehe 4B). Diese Teile werden als Siliziumsäulen 28B (erste Siliziumsäulen) bezeichnet. Ferner werden die Siliziumsäulen 28A und 28B zusammenfassend als Siliziumsäulen 28 bezeichnet. Die Breite der Wortleitungsrillen 45 muss zum Beispiel so festgelegt werden, dass die Siliziumsäulen 28 eine Dicke (Querschnittsfläche in eine zur Hauptoberfläche des Siliziumsubstrats 1 parallele Richtung) aufweisen, durch die die Siliziumsäulen 28 vollständig verarmt werden können.
Ein eingebetteter Isolierfilm 39, bei dem es sich um einen Siliziumnitridfilm mit einer derartigen Dicke handelt, dass er die Wortleitungsrillen 45A ganz füllt, wird als Nächstes durch CVD gebildet, wie in den 6A und 6B veranschaulicht. Die Dicke des eingebetteten Isolierfilms 39 beträgt zum Beispiel 15 nm, was der Breite X5 der Wortleitungsrillen 45A entspricht. Die Wortleitungsrillen 45 werden nicht ganz vom eingebetteten Isolierfilm 39 gefüllt, doch die Innenoberflächen davon werden vom eingebetteten Isolierfilm 39 bedeckt.
Der eingebettete Isolierfilm 39, der die Innenoberflächen der Wortleitungsrillen 45 bedeckt, wird dann durch Nassätzen entfernt. Auf diese Weise werden die Seitenoberflächenabschnitte, in die X-Richtung, der Siliziumsäulen 28B und der STIs 5, die die Wortleitungsrillen 45 bilden, freigelegt. Indessen werden die Wortleitungsrillen 45A im Inneren vom eingebetteten Isolierfilm 39 gefüllt, und die Nassätzchemie-Flüssigkeit kann nicht darin hineinfließen. Der eingebettete Isolierfilm 39, der die Innenwände der Wortleitungsrillen 45A füllt, bleibt deshalb so, wie er ist. Es sei angemerkt, dass bezüglich jeder Siliziumsäule 28B die Seitenoberfläche, die näher bei der Wortleitungsrille 45 ist, manchmal als die eine Seitenoberfläche in die X-Richtung und die Seitenoberfläche, die näher bei der Wortleitungsrille 45A ist, manchmal als die andere Seitenoberfläche in die X-Richtung bezeichnet wird.
Als Nächstes, wie in 6E veranschaulicht, wird ein Abschnitt der STI 5, wobei es sich um den in den Wortleitungsrillen 45 freigelegten Siliziumdioxidfilm handelt, durch Nassätzen entfernt. Zu dieser Zeit bildet der zurückbleibende erste Maskierfilm 3, bei dem es sich um den zur Wortleitungsrille 45 benachbarten Siliziumnitridfilm handelt, einen überhängenden Abschnitt. Nachstehend wird auf Leerraumabschnitte 51 unterhalb der überhängenden Abschnitte eingegangen, wenn auf die Wortleitungsrillen 45 Bezug genommen wird.
Wie in den 7A und 7B veranschaulicht, wird ein eingebetteter Isolierfilm 38A, bei dem es sich um einen Siliziumnitridfilm mit einer Dicke von zum Beispiel 5 nm handelt, dann durch CVD derart abgeschieden, dass die Innenoberflächen der Wortleitungsrillen 45 bedeckt werden. Ein eingebetteter Isolierfilm 38B, bei dem es sich um einen Siliziumdioxidfilm handelt, wird dann durch CVD derart abgeschieden, dass die Wortleitungsrillen 45 im Inneren gefüllt werden. Die eingebetteten Isolierfilme 38A und 38B werden nachstehend zusammenfassend als eingebetteter Isolierfilm 38 bezeichnet.
Als Nächstes wird der eingebettete Isolierfilm 38, der auf den höher gelegenen Oberflächen der ersten Maskierfilme 3 und der eingebetteten Isolierfilme 39 gebildet ist, durch CMP entfernt, um zu bewirken, dass der Platz der höher gelegenen Oberfläche des eingebetteten Isolierfilms 38 mit dem Platz der höher gelegenen Oberfläche der ersten Maskierfilme 3 übereinstimmt. Als Nächstes werden Abschnitte der eingebetteten Isolierfilme 38B in den Wortleitungsrillen 45 durch Nassätzen entfernt, sodass die Tiefe Z4 von den höher gelegenen Oberflächen der Siliziumsäulen 28 her zum Beispiel 150 nm beträgt. Die eingebetteten Isolierfilme 38A, die durch Entfernen der eingebetteten Isolierfilme 38B freigelegt wurden, werden dann entfernt. Zu dieser Zeit wird bewerkstelligt, dass der Platz der höher gelegenen Oberflächen der zurückbleibenden eingebetteten Isolierfilme 38A mit dem Platz der höher gelegenen Oberflächen der eingebetteten Isolierfilme 38B übereinstimmt. Der Platz der höher gelegenen Oberflächen der eingebetteten Isolierfilme 38A (der Unteroberflächen der ersten Gate-Rillen) ist deshalb ein Platz, der über dem Platz der Unteroberflächen der Wortleitungsrillen 45A ist. Auch hier sind Abschnitte der STIs 5 und eine Seitenoberfläche, in die X-Richtung, der Siliziumsäulen 28B auf den Seitenoberflächen der Wortleitungsrillen 45 freigelegt.
Als Nächstes, wie in den 8A und 8B veranschaulicht, werden die Seitenoberflächen der Siliziumsäulen 28B, die in den Wortleitungsrillen 45 freigelegt sind, durch Lampentemperung oxidiert, um Gate-Isolierfilme 7 zu bilden. Als Nächstes wird ein leitender Film 9, bei dem es sich um Titannitrid (TiN) mit einer Dicke von zum Beispiel 15 nm handelt, durch CVD derart abgeschieden, dass die Innenoberflächen der Wortleitungsrillen 45 bedeckt werden. Wie in 8E veranschaulicht, ist der leitende Film 9 derart gebildet, dass die Leerraumabschnitte 51 ganz gefüllt werden. Als Nächstes wird ein Maskierfilm 52, bei dem es sich um einen Siliziumdioxidfilm handelt, durch Plasma-CVD auf die höher gelegene Oberfläche des leitenden Films 9 abgeschieden. Der Maskierfilm 52 wird durch Plasma-CVD mit schlechten Bedeckungseigenschaften abgeschieden, und deshalb wird von dem Maskierfilm 52 sehr wenig auf den Innenoberflächen der Wortleitungsrillen 45 abgeschieden, und der leitende Film 9 wird in den Wortleitungsrillen 45 im Inneren freigelegt.
Als Nächstes, wie in den 9A und 9B veranschaulicht, wird der leitende Film 9, der innerhalb der Wortleitungsrillen 45 freigelegt ist, durch Trockenätzen zurückgeätzt. Der leitende Film 9 wird mithin an den Plätzen der höher gelegenen Oberflächen der eingebetteten Isolierfilme 38B geteilt. Ein Opferfilm 53, bei dem es sich um einen Siliziumdioxidfilm handelt, wird dann durch CVD derart abgeschieden, dass die zurückbleibenden leitenden Filme 9 bedeckt werden. Zu dieser Zeit wird der Opferfilm 53 unter Nutzung von CVD mit hervorragenden Bedeckungseigenschaften gebildet, und deshalb füllt der Opferfilm 53 die Wortleitungsrillen 45 im Inneren.
Als Nächstes, wie in den 10A und 10B veranschaulicht, werden Abschnitte des Opferfilms 53 (siehe 9B) durch Trockenätzen derart entfernt, dass die Tiefe Z5 von der höher gelegenen Oberfläche der Siliziumsäulen 28 her zum Beispiel 100 nm beträgt. Die freigelegten leitenden Filme 9 werden dann durch Trockenätzen entfernt. Zu dieser Zeit werden höher gelegene Abschnitte der leitenden Filme 9, die in den Leerraumabschnitten 51 eingebettet sind (siehe 8E), ebenfalls entfernt, wie in 10E veranschaulicht, um neue Leerraumabschnitte 51A zu bilden. Die Höhe der leitenden Filme 9, die in den Leerraumabschnitten 51 zurückbleiben, entspricht der Höhe der anderen leitenden Filme 9, die in den Wortleitungsrillen 45 zurückbleiben. Als Nächstes werden die Opferfilme 53, die im Inneren der Wortleitungsrillen 45 zurückbleiben, durch Trockenätzen entfernt. Dadurch werden die aus den leitenden Filmen 9 gebildeten eingebetteten Wortleitungen 11 fertiggestellt. Zu dieser Zeit werden zwischen benachbarten eingebetteten Wortleitungen 11 neue Wortleitungsrillen 45B gebildet.
Wie in den 11A und 11B veranschaulicht, wird ein eingebetteter Isolierfilm 10, bei dem es sich um einen Siliziumnitridfilm mit einer Dicke von zum Beispiel 30 nm handelt, dann durch CVD derart abgeschieden, dass die Wortleitungsrillen 45B und die Leerraumabschnitte 51A gefüllt werden (siehe 10E). Als Nächstes werden Abschnitte des eingebetteten Isolierfilms 10 durch Photolithographie und Trockenätzen derart entfernt, dass die höher gelegenen Oberflächen der Siliziumsäulen 28A (siehe 10B) und der STIs 5 freigelegt werden, um Bitkontaktrillen 47 zu bilden, die sich in die Y-Richtung erstrecken und in denen die Breite X6 des Öffnungsabschnitts zum Beispiel 30 nm beträgt. Ferner werden die freigelegten Siliziumsäulen 28A durch Trockenätzen entfernt. Auf diese Weise werden Abschnitte der höher gelegenen Oberflächen des Siliziumsubstrats 1 in den Bitkontaktrillen 47 zusammen mit den STIs 5 freigelegt. Als Nächstes wird Arsen (As) oder Ähnliches als Störstelle unter Nutzung von Ionenimplantation in höher gelegene Abschnitte des Siliziumsubstrats 1 implantiert, das an den Unterabschnitten der Bitkontaktrillen 47 freigelegt wird, um störstellendiffundierte Schichten 13 zu bilden.
Als Nächstes, wie in den 12A und 12B veranschaulicht, wird eine leitende Schicht 14, bei der es sich um einen mit Phosphor dotierten Polysiliziumfilm handelt, durch CVD derart abgeschieden, dass die Bitkontaktrillen 47 gefüllt werden. Die leitende Schicht 14, die auf den höher gelegenen Oberflächen der eingebetteten Isolierfilme 10 gebildet ist, wird dann durch Trockenätzen zurückgeätzt, wobei die leitende Schicht 14, die als Bitkontaktstecker fungiert, in den Bitkontaktrillen 47 gelassen wird. Ein leitender Film 15, bei dem es sich um einen laminierten Film handelt, der Titannitrid (TiN) und Wolfram (W) umfasst, wird dann bis zu einer Gesamtdicke von zum Beispiel 20 nm auf den höher gelegenen Oberflächen der eingebetteten Isolierfilme 10 und der leitenden Schichten 14 durch Sputtern abgeschieden. Ein Maskierfilm 16, bei dem es sich um einen Siliziumnitridfilm mit einer Dicke von zum Beispiel 150 nm handelt, wird dann auf der höher gelegenen Oberfläche des leitenden Films 15 durch CVD abgeschieden.
Ein Resistfilm wird dann auf dem Maskierfilm 16 gebildet. Dann werden Abschnitte der Resistmaske durch Photolithographie entfernt, um Öffnungsabschnitte 54A zu bilden. Abschnitte des Maskierfilms 16 werden an den Unteroberflächen der Öffnungsabschnitte 54A freigelegt. Auf diese Weise werden Photoresistmasken 54, deren Breite X7 zum Beispiel 20 nm beträgt, auf dem Maskierfilm 16 gebildet. Die Photoresistmasken 54 werden derart gebildet, dass sie sich im Wesentlichen in die X-Richtung erstrecken, während sie sich so winden, dass sie keine Bereiche überlappen, in denen Kondensatorkontaktstecker, die nachstehend erörtert werden, angeordnet werden sollen. Die Photoresistmasken 54 beinhalten Teile, die oberhalb der leitenden Schichten 14 verlaufen, und Teile, die sich entlang den STIs 5 oberhalb der STIs 5 erstrecken.
Als Nächstes, wie in den 13A und 13B veranschaulicht, werden Abschnitte des freigelegten Maskierfilms 16 und des leitenden Films 15 und des eingebetteten Maskierfilms 10, die unter dem freigelegten Maskierfilm 16 liegen, durch Trockenätzen unter Nutzung der Photoresistmasken 54 als Maske entfernt. Weil die ersten Maskierfilme 3 auf den höher gelegenen Oberflächen der Siliziumsäulen 28B gelassen wurden, werden zu dieser Zeit die störstellendiffundierten Schichten 21 geschützt.
Die zurückbleibenden leitenden Filme 15 bilden Bitleitungen 17. Weil Abschnitte des Maskierfilms 16 ebenfalls auf den höher gelegenen Oberflächen der zurückbleibenden leitenden Filme 15 zurückbleiben, werden die zurückbleibenden leitenden Filme 15 und Maskierfilme 16 nachstehend zusammenfassend als Bitleitungen 17 bezeichnet.
Um einen Kurzschluss zwischen Kondensatorkontaktsteckern, die nachstehend erörtert werden, und den leitenden Schichten 14 zu verhindern, werden ferner Rillen (Aussparungen) 55 an Grenzabschnitten in der Nähe der höher gelegenen Abschnitte der eingebetteten Isolierfilme 39 und der leitenden Schichten 14 gebildet.
Als Nächstes, wie in den 14A und 14B veranschaulicht, wird ein Siliziumnitridfilm mit einer Dicke von zum Beispiel 5 nm durch CVD derart abgeschieden, dass die freigelegten Bitleitungen 17 und leitenden Schichten 14 bedeckt werden. Der abgeschiedene Siliziumnitridfilm wird dann zurückgeätzt, um Seitenwandisolierfilme 48, die aus dem Siliziumnitridfilm gebildet werden, auf Seitenoberflächenabschnitten der Bitleitungen 17 und der leitenden Schichten 14 zu bilden. Zu dieser Zeit werden die ersten Maskierfilme 3 (siehe 13B) auf den höher gelegenen Oberflächen der Siliziumsäulen 28B zusammen mit dem zurückgeätzten Siliziumnitridfilm entfernt. Ferner werden die Rillen (Aussparungen) 55 (siehe 13B) von den Seitenwandisolierfilmen 48 gefüllt. Hier wird der Siliziumnitridfilm unter Bedingungen mit einer hohen Ätzselektivität bezüglich der Siliziumsäulen 28B zurückgeätzt, wodurch die störstellendiffundierten Schichten 21 geschützt werden.
Als Nächstes wird ein Auskleidungsfilm 49, bei dem es sich um einen Siliziumnitridfilm mit einer Dicke von zum Beispiel 5 nm handelt, durch CVD derart abgeschieden, dass die eingebetteten Isolierfilme 10 und die Seitenwandisolierfilme 48 bedeckt werden. Ein erster Zwischenschichtisolierfilm 12, bei dem es sich um einen Siliziumdioxidfilm handelt, wird dann durch CVD derart abgeschieden, dass der Auskleidungsfilm 49 eingebettet wird. Ein Maskierfilm 56, bei dem es sich um einen Siliziumdioxidfilm mit einer Dicke von zum Beispiel 50 nm handelt, wird dann durch CVD derart abgeschieden, dass die höher gelegene Oberfläche des ersten Zwischenschichtisolierfilms 12 bedeckt wird. Ferner wird auf dem Maskierfilm 56 ein Photoresistfilm mit einer Dicke von zum Beispiel 30 nm gebildet. Im Photoresistfilm werden Öffnungsabschnitte 57A durch Photolithographie gebildet, um Photoresistmasken 57 zu bilden. Die Photoresistmasken 57 werden so, dass sie sich in die Y-Richtung erstrecken, oberhalb jedes der eingebetteten Isolierfilme 10 und jeder der Bitleitungen 17 angeordnet. Abschnitte des Maskierfilms 56 werden an den Unteroberflächen der Öffnungsabschnitte 57A freigelegt.
Als Nächstes, wie in den 15A und 15B veranschaulicht, werden der freigelegte Maskierfilm 56 und Abschnitte des ersten Zwischenschichtisolierfilms 12 und des Auskleidungsfilms 49, die unter den freigelegten Maskierfilmen 56 liegen, durch Trockenätzen unter Nutzung der Photoresistmasken 57 (siehe 14B) als Ätzmaske entfernt, um Kondensatorkontaktrillen 58 zu bilden, die die höher gelegenen Oberflächen der Siliziumsäulen 28B freilegen. Wenn der Auskleidungsfilm 49 entfernt wird, wird von Ätzbedingungen mit einer hohen Ätzselektivität bezüglich der Siliziumsäulen 28B Gebrauch gemacht, wodurch die störstellendiffundierten Schichten 21 geschützt werden. Als Nächstes wird ein leitender Film 22, bei dem es sich um einen mit Phosphor dotierten Polysiliziumfilm handelt, durch CVD derart abgeschieden, dass die Kondensatorkontaktrillen 58 gefüllt werden.
Als Nächstes, wie in den 16A und 16B veranschaulicht, wird der leitende Film 22 durch Trockenätzen derart zurückgeätzt, dass die höher gelegene Oberfläche des leitenden Films 22 an einem Platz ist, der tiefer gelegen ist als die Unteroberflächen der Bitleitungen 17. In den Unterabschnitten der Kondensatorkontaktrillen 58 bleiben Abschnitte des leitenden Films 22 zurück. Die zurückbleibenden leitenden Filme 22 bewirken, dass die Kondensatorkontaktrillen 58 flacher werden, wodurch neue Kondensatorkontaktrillen 58A gebildet werden.
Als Nächstes wird ein Siliziumnitridfilm mit einer Dicke von zum Beispiel 10 nm durch CVD derart abgeschieden, dass die Innenoberflächen der Kondensatorkontaktrillen 58A bedeckt werden. Der abgeschiedene Siliziumnitridfilm wird durch Trockenätzen dann zurückgeätzt, um Seitenwandisolierfilme 20 auf den Seitenoberflächenabschnitten der Kondensatorkontaktrillen 58A zu bilden.
Als Nächstes wird ein leitender Film 24, bei dem es sich um Wolfram handelt, durch CVD derart abgeschieden, dass die Kondensatorkontaktrillen 58A gefüllt werden. Der leitende Film 24 auf der höher gelegenen Oberfläche des ersten Zwischenschichtisolierfilms 12 wird durch CMP entfernt, wobei der leitende Film 24 in den Kondensatorkontaktrillen 58A gelassen wird. Die zurückbleibenden leitenden Filme 24 bilden zusammen mit den leitenden Filmen 22 Kondensatorkontaktstecker 25.
Anschließend werden bekannte Verfahren genutzt, um von den Kondensatoren 30 (siehe 1B) bis hin zu den höher gelegenen Metallverdrahtungsleitungen verschiedene Bestandteile, die in den Zeichnungen nicht gezeigt werden, zu bilden und einen Schutzfilm zu bilden, wodurch das DRAM 100 fertiggestellt wird.
Oben wurden Ausführungsformen der vorliegenden Erfindung beschrieben, jedoch können verschiedene Abwandlungen und Veränderungen im Schutzbereich der vorliegenden Erfindung vorgenommen werden, ohne dass dadurch die oben erwähnten Ausführungsformen der vorliegenden Erfindung eingeschränkt werden. Die oben erörterten Filmmaterialien, Filmdicken, Abscheidungsverfahren, Ätzverfahren und Ähnliches werden lediglich beispielhaft gezeigt, und es kann auch von anderen Materialien und Ähnlichem Gebrauch gemacht werden.
Diese Anmeldung basiert auf der japanischen Patentanmeldung Nr. 2013-1782 , eingereicht am 9. Januar 2013, und beansprucht ihr Prioritätsvorrecht, wobei ihre gesamte Offenbarung durch Bezugnahme hierin aufgenommen wird.
Bezugszeichenliste

1: Siliziumsubstrat
2: Aktives Gebiet
3: Erster Maskierfilm
4: Zweiter Maskierfilm
5: STI
6: Dritter Maskierfilm
7: Gate-Isolierfilm
8: Vierter Maskierfilm
9: Leitender Film
10: Eingebetteter Isolierfilm
11: Eingebettete Wortleitung
12: Erster Zwischenschichtisolierfilm
13: Störstellendiffundierte Schicht
14: Leitende Schicht
15: Leitender Film
16: Maskierfilm
17: Bitleitung
18: Fünfter Maskierfilm
18A: Rechteckiges Strukturbild
19: Sechster Maskierfilm
20: Seitenwandisolierfilm
21: Störstellendiffundierte Schicht
22: Leitender Film
23: Siebter Maskierfilm
23A: Rechteckiges Strukturbild
24: Leitender Film
25: Kondensatorkontaktstecker
26: Achter Maskierfilm
27: Neunter Maskierfilm
28: Siliziumsäule
28A: Siliziumsäule
28B: Siliziumsäule
30: Kondensator
31: Einbettender Film
33: Stützfilm
38: Eingebetteter Isolierfilm
38A: Eingebetteter Isolierfilm
38B: Eingebetteter Isolierfilm
39: Eingebetteter Isolierfilm
40: Elementisolierrille
45: Wortleitungsrille
45A: Wortleitungsrille
45B: Wortleitungsrille
47: Bitkontaktrille
48: Seitenwandisolierfilm
49: Auskleidungsfilm (Trägerfilm)
51: Leerraumabschnitt
51A: Leerraumabschnitt
52: Maskierfilm
53: Opferfilm
54: Photoresistmaske
54A: Öffnungsabschnitt
55: Rille (Aussparung)
56: Maskierfilm
57: Photoresistmaske
57A: Öffnungsabschnitt
58: Kondensatorkontaktrille
58A: Kondensatorkontaktrille
100: DRAM

Claims

Halbleiterbauelement, dadurch gekennzeichnet, dass es Folgendes umfasst: eine Siliziumsäule, die durch Exkavieren einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt ist; eine erste Diffusionsschicht, die in einem höher gelegenen Abschnitt der Siliziumsäule bereitgestellt ist; eine zweite Diffusionsschicht, die derart bereitgestellt ist, dass sie sich von einem Unterabschnitt der Siliziumsäule zu einem Gebiet des Halbleitersubstrats erstreckt, das eine Fortsetzung des Unterabschnitts ist; eine Gate-Elektrode in Kontakt mit mindestens einer ersten Seitenoberfläche der Siliziumsäule, mit der Einfügung eines Gate-Isolierfilms; einen ersten eingebetteten Isolierfilm, der die Gate-Elektrode umgibt; einen zweiten eingebetteten Isolierfilm in Kontakt mit einer der ersten Seitenoberfläche zugewandten zweiten Seitenoberfläche der Siliziumsäule; und eine leitende Schicht, die mit der zweiten Diffusionsschicht elektrisch verbunden und in Kontakt mit dem zweiten eingebetteten Isolierfilm an einem Platz ist, der von der Siliziumsäule entfernt ist.
Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Siliziumsäule eine dritte und eine vierte Seitenoberfläche aufweist, die eine Fortsetzung der ersten Seitenoberfläche und der zweiten Seitenoberfläche sind und die einander zugewandt sind; und die Gate-Elektrode in Kontakt mit der ersten, der dritten und der vierten Seitenoberfläche mit der Einfügung des Gate-Isolierfilms ist.
Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Siliziumsäule eine Dicke aufweist, durch die ein Teil davon zwischen der ersten Diffusionsschicht und der zweiten Diffusionsschicht vollständig verarmt werden kann.
Halbleiterbauelement nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die leitende Schicht mit Phosphor dotiertes Polysilizium umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass es zusätzlich eine mit der leitenden Schicht verbundene Bitleitung umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass es zusätzlich einen über einen Kondensatorkontaktstecker mit der ersten Diffusionsschicht verbundenen Kondensator umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der erste eingebettete Isolierfilm auch einen höher gelegenen Abschnitt der Gate-Elektrode bedeckt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass es zusätzlich einen dritten eingebetteten Isolierfilm in Kontakt mit einem tiefer gelegenen Abschnitt der Gate-Elektrode umfasst.
Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass der dritte eingebettete Isolierfilm ein Film mit einer Doppelschichtstruktur ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Gate-Elektrode in einer ersten Wortleitungsrille bereitgestellt ist und der zweite eingebettete Isolierfilm in einer zweiten Wortleitungsrille, die flacher ist als die erste Wortleitungsrille, bereitgestellt ist.
Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass ein sich in eine erste Richtung erstreckendes Elementisoliergebiet im Halbleitersubstrat gebildet ist und die erste Wortleitungsrille und die zweite Wortleitungsrille sich in eine zweite Richtung, die die erste Richtung schneidet, erstrecken.
Halbleiterbauelement, dadurch gekennzeichnet, dass es Folgendes umfasst: ein Paar von Siliziumsäulen, die durch Exkavieren einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt sind; ein Paar erster Diffusionsschichten, die jeweils in höher gelegenen Abschnitten des Paars von Siliziumsäulen bereitgestellt sind; eine zweite Diffusionsschicht, die derart bereitgestellt ist, dass sie sich von Unterabschnitten des Paars von Siliziumsäulen zu einem Gebiet des Halbleitersubstrats erstreckt, das eine Fortsetzung der Unterabschnitte ist; ein Paar von Gate-Elektroden, die auf beiden Seiten des Paars von Siliziumsäulen bereitgestellt sind, die je in Kontakt mit mindestens einer ersten Seitenoberfläche von jeder aus dem Paar von Siliziumsäulen sind, mit der Einfügung von Gate-Isolierfilmen; eine leitende Schicht, die zwischen dem Paar von Siliziumsäulen bereitgestellt und mit der zweiten Diffusionsschicht elektrisch verbunden ist; und ein Paar erster Isolierschichten, die jeweils zwischen jeder aus dem Paar von Siliziumsäulen und der leitenden Schicht bereitgestellt sind und die jeweils in Kontakt mit einer Seitenoberfläche der leitenden Schicht und mit den ersten Seitenoberflächen zugewandten zweiten Seitenoberflächen des Paars von Siliziumsäulen sind.
Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass jede aus dem Paar von Siliziumsäulen eine dritte und eine vierte Seitenoberfläche aufweist, die eine Fortsetzung der ersten Seitenoberfläche und der zweiten Seitenoberfläche sind und die einander zugewandt sind; und jede aus dem Paar von Gate-Elektroden in Kontakt mit der ersten, der dritten und der vierten Seitenoberfläche der entsprechenden Siliziumsäule ist, mit der Einfügung des Gate-Isolierfilms.
Halbleiterbauelement nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass jede aus dem Paar von Siliziumsäulen eine Dicke aufweist, durch die ein Teil davon zwischen der ersten Diffusionsschicht und der zweiten Diffusionsschicht vollständig verarmt werden kann.
Halbleiterbauelement nach Anspruch 12, 13 oder 14, dadurch gekennzeichnet, dass die leitende Schicht mit Phosphor dotiertes Polysilizium umfasst.
Halbleiterbauelement nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass es zusätzlich eine mit der leitenden Schicht verbundene Bitleitung umfasst.
Halbleiterbauelement nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass es zusätzlich Kondensatoren umfasst, die mit jeder aus dem Paar erster Diffusionsschichten über Kondensatorkontaktstecker verbunden sind.
Halbleiterbauelement nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass es zusätzlich einen ersten eingebetteten Isolierfilm umfasst, der die Seitenoberflächen und einen höher gelegenen Abschnitt von jeder aus dem Paar von Gate-Elektroden bedeckt.
Halbleiterbauelement nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass jede aus dem Paar von Gate-Elektroden in einer ersten Wortleitungsrille bereitgestellt ist und jeder aus dem Paar erster Isolierfilme in einer zweiten Wortleitungsrille, die flacher ist als die erste Wortleitungsrille, bereitgestellt ist.
Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, dass ein sich in eine erste Richtung erstreckendes Elementisoliergebiet im Halbleitersubstrat gebildet ist und die erste Wortleitungsrille und die zweite Wortleitungsrille sich in eine zweite Richtung, die die erste Richtung schneidet, erstrecken.
Halbleiterbauelement, dadurch gekennzeichnet, dass es Folgendes umfasst: ein Paar von Siliziumsäulen, die durch Exkavieren einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt sind; ein Paar erster Diffusionsschichten, die jeweils in höher gelegenen Abschnitten des Paars von Siliziumsäulen bereitgestellt sind; ein Paar zweiter Diffusionsschichten, die je derart bereitgestellt sind, dass sie sich von einem Unterabschnitt von jeder aus dem Paar von Siliziumsäulen zu einem Gebiet des Halbleitersubstrats erstrecken, das eine Fortsetzung des Unterabschnitts ist; ein Paar von Gate-Elektroden, die zwischen dem Paar von Siliziumsäulen so bereitgestellt sind, dass sie einander zugewandt sind, und die je in Kontakt mit mindestens einer ersten Seitenoberfläche von jeder aus dem Paar von Siliziumsäulen sind, mit der Einfügung von Gate-Isolierfilmen; und ein Paar leitender Schichten, die jeweils in Kontakt mit den ersten Seitenoberflächen zugewandten zweiten Seitenoberflächen des Paars von Siliziumsäulen sind, mit der Einfügung erster Isolierschichten, und die jeweils mit dem Paar zweiter Diffusionsschichten elektrisch verbunden sind.
Halbleiterbauelement nach Anspruch 21, dadurch gekennzeichnet, dass jede aus dem Paar von Siliziumsäulen eine dritte und eine vierte Seitenoberfläche aufweist, die eine Fortsetzung der ersten Seitenoberfläche und der zweiten Seitenoberfläche sind und die einander zugewandt sind; und jede aus dem Paar von Gate-Elektroden in Kontakt mit der ersten, der dritten und der vierten Seitenoberfläche der entsprechenden Siliziumsäule ist, mit der Einfügung des Gate-Isolierfilms.
Halbleiterbauelement nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass jede aus dem Paar von Siliziumsäulen eine Dicke aufweist, durch die ein Teil davon zwischen der ersten Diffusionsschicht und der zweiten Diffusionsschicht vollständig verarmt wird.
Halbleiterbauelement nach Anspruch 21, 22 oder 23, dadurch gekennzeichnet, dass es zusätzlich einen ersten eingebetteten Isolierfilm umfasst, der die Seitenoberflächen und die höher gelegenen Abschnitte des Paars von Gate-Elektroden bedeckt.
Halbleiterbauelement nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass das Paar von Gate-Elektroden in ersten Wortleitungsrillen bereitgestellt ist und die ersten Isolierfilme in zweiten Wortleitungsrillen, die flacher sind als die ersten Wortleitungsrillen, bereitgestellt sind.
Verfahren zum Fertigen eines Halbleiterbauelements, dadurch gekennzeichnet, dass es Folgendes umfasst: einen Schritt zum Bilden eines Elementisoliergebiets und eines aktiven Gebiets durch Bilden einer sich in eine erste Richtung erstreckenden Elementisolierrille in einem Halbleitersubstrat und Einbetten eines ersten Isolierfilms in der Elementisolierrille; einen Schritt zum Bilden einer ersten Diffusionsschicht im aktiven Gebiet; einen Schritt zum im Halbleitersubstrat erfolgenden Bilden einer ersten Gate-Rille mit einer ersten Breite in eine zweite Richtung, die die erste Richtung schneidet, und einer zweiten Gate-Rille und einer dritten Gate-Rille mit einer zweiten Breite, die schmaler ist als die Breite der ersten Rille, benachbart zur ersten Rille und zum Bilden einer ersten Siliziumsäule zwischen der ersten Gate-Rille und der zweiten Gate-Rille und einer zweiten Siliziumsäule zwischen der zweiten Gate-Rille und der dritten Gate-Rille; einen Schritt zum Bilden einer Gate-Elektrode auf einer Seitenoberfläche der ersten Siliziumsäule, mit der Einfügung eines Gate-Isolierfilms; einen Schritt zum Füllen der ersten Gate-Rille und der zweiten Gate-Rille unter Nutzung eines eingebetteten Isolierfilms; einen Schritt zum Entfernen der zweiten Siliziumsäule; einen Schritt zum Bilden einer zweiten Diffusionsschicht in einem Unterabschnitt der ersten Siliziumsäule durch Diffundieren einer Störstelle aus dem Teil, aus dem die zweite Siliziumsäule entfernt wurde; und einen Schritt zum Einbetten eines leitenden Films in den Teil, aus dem die zweite Siliziumsäule entfernt wurde.
Verfahren zum Fertigen eines Halbleiterbauelements nach Anspruch 26, dadurch gekennzeichnet, dass die erste Gate-Rille derart gebildet wird, dass sie flacher ist als die zweite Gate-Rille und die dritte Gate-Rille.
Verfahren zum Fertigen eines Halbleiterbauelements nach Anspruch 26 oder 27, dadurch gekennzeichnet, dass vor dem Schritt zum Bilden der Gate-Elektrode ein eingebetteter Isolierfilm in einem Unterabschnitt der ersten Gate-Rille gebildet wird.
Verfahren zum Fertigen eines Halbleiterbauelements nach Anspruch 26, 27 oder 28, dadurch gekennzeichnet, dass der Schritt zum Bilden der Gate-Elektrode derart durchgeführt wird, dass drei Seitenoberflächen der ersten Siliziumsäule bedeckt werden.
Verfahren zum Fertigen eines Halbleiterbauelements nach einem der Ansprüche 26 bis 29, dadurch gekennzeichnet, dass der Schritt zum Bilden der ersten Siliziumsäule derart durchgeführt wird, dass die erste Siliziumsäule eine Dicke aufweist, durch die ein Kanal eines Transistors, der aus der Gate-Elektrode, der ersten Diffusionsschicht und der zweiten Diffusionsschicht gebildet wird, vollständig verarmt wird.