DE112012005791T5 - Halbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112012005791T5
DE112012005791T5 DE112012005791.0T DE112012005791T DE112012005791T5 DE 112012005791 T5 DE112012005791 T5 DE 112012005791T5 DE 112012005791 T DE112012005791 T DE 112012005791T DE 112012005791 T5 DE112012005791 T5 DE 112012005791T5
Authority
DE
Germany
Prior art keywords
base plate
semiconductor device
ribs
insulating layer
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012005791.0T
Other languages
English (en)
Other versions
DE112012005791B4 (de
Inventor
c/o Mitsubishi Electric Corporation Yamamoto Kei
c/o Mitsubishi Electric Corpor Tada Kazuhiro
c/o Mitsubishi Electric Corporat Komori Hideki
c/o Mitsubishi Electric Corporatio Kimura Toru
c/o Mitsubishi Electric Corporat Goto Masaki
c/o Mitsubishi Electric Corpor Yoshihara Hiroyuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012005791T5 publication Critical patent/DE112012005791T5/de
Application granted granted Critical
Publication of DE112012005791B4 publication Critical patent/DE112012005791B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Aufgabe besteht darin, einen rippenintegrierten Typ Halbleiterbauteil und ein Verfahren zu dessen Herstellung bereitzustellen, das mit einer einfachen Struktur und guten Wärmeableitungseigenschaften und guter Qualität ausgestattet ist. Das Halbleiterbauteil weist auf: eine metallische Grundplatte, auf der in einem stehenden Zustand angeordnete Rippen auf einer ersten Hauptfläche durch Integralverarbeitung ausgebildet sind; eine Isolierschicht, die auf einer zweiten Hauptfläche der Grundplatte ausgebildet ist, wobei die zweite Hauptfläche der ersten Hauptfläche der Grundplatte entgegengesetzt ist; ein Schaltungsmuster, das an der Isolierschicht fixiert ist; und ein Halbleiterelement, das an das Schaltungsmuster angefügt ist. Die Rippen sind mit Schlitzen ausgebildet, die in der Dickenrichtung der Rippe hindurch verlaufen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Halbleiterbauteile und bezieht sich im Spezielleren auf ein Halbleiterbauteil, das mit Wärmeableitungsrippen versehen ist.
  • STAND DER TECHNIK
  • Ein Halbleiterbauteil ist mit einem Halbleiterelement bestückt, bei dem es sich um eine sich erwärmende Komponente handelt. Das Halbleiterelement leitet im Falle einer Ansteuerung des Halbleiterbauteils Wärme ab und erreicht eine hohe Temperatur. Um Wärmeableitungseigenschaften des Halbleiterbauteils zu steigern, wird ein dickes Metallsubstrat oder Keramiksubstrat, das mit einem Schaltungsmuster versehen ist, für ein Substrat verwendet, welches das Halbleiterelement fixiert. Es ist auch eine Auslegung bekannt, in der eine mit Wärmeableitungsrippen ausgebildete Rippenbasis an ein Metallsubstrat angefügt aufgeschraubt und die Wärmeableitungsfläche des Substrats vergrößert ist. Ein siliciumbasiertes Harzmaterial mit Isolationseigenschaften wie etwa Fett kommt zwischen der Rippenbasis und dem Metallsubstrat zum Einsatz.
  • Ein Leistungshalbleiterbauteil mit einer solchen Auslegung muss einen Prozess des Auftragens eines siliciumbasierten Harzmaterials auf die Vorderseite des Metallsubstrats, des Keramiksubstrats oder eines Wärmeableitungsteils erfahren. Die Verwendung des siliciumbasierten Harzmaterials lässt die Anzahl von Herstellungsprozessen ansteigen und darüber hinaus die Wärmeableitungseigenschaften schlechter werden.
  • Zum Beispiel ist Patentschrift 1 als ein technisches Verfahren bekannt, bei dem kein Harzmaterial zum Einsatz kommt. In diesem Fall wird ein Keramiksubstrat auf einem Metallsubstrat mit Rippen angebracht. Ein gesamtes Halbleiterbauteil wird mit einem Epoxidharz versiegelt. Patentschrift 2 befasst sich mit einem technischen Verfahren, das sich durch eine Methode zum Herstellen von Rippen auszeichnet.
  • DOKUMENTE AUS DEM STAND DER TECHNIK
  • PATENTSCHRIFTEN
    • Patentschrift 1: ungeprüfte japanische Patentveröffentlichung Nr. 2009-177038
    • Patentschrift 2: ungeprüfte japanische Patentveröffentlichung Nr. 2011-119488
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • PROBLEME, DIE DURCH DIE ERFINDUNG GELÖST WERDEN SOLLEN
  • Das durch einen Transferformungsprozess versiegelte Leistungshalbleiterbauteil ist von ausgezeichneter Massenproduktivität und/oder Langzeitzuverlässigkeit. Um die Zuverlässigkeit des Leistungshalbleiterbauteil weiter zu steigern, wird das Metallsubstrat mit Rippen bis zu den Seiten mit Harz bedeckt. In dem Fall, in dem eine Transferformung erfolgt, ohne ein Versiegelungsharz an konkav-konvexe Abschnitte von Rippen im Hinblick auf das Metallsubstrat mit Rippen austreten zu lassen, muss der Außenumfang des Metallsubstrats mit einem Formzeug in Kontakt kommen. Es besteht eine Maßtoleranz in der Höhe bis zum Ende der Rippen; und somit wird unter Berücksichtigung von dieser ein Spalt zwischen dem Formzeug und dem Ende der Rippen vorgesehen. Im Ergebnis entsteht eine Verformung im Metallsubstrat aufgrund von Temperatur und Formdruck während des Ausformens des Versiegelungsharzes, und entsprechend wird die Isolationszuverlässigkeit des Leistungshalbleiterbauteil herabgesetzt, wenn ein Riss in einer Isolierschicht entsteht.
  • Die vorliegende Anmeldung wird zum Lösen des vorstehenden Problems umgesetzt; und eine Aufgabe von dieser besteht darin, einen rippenintegrierten Typ Halbleiterbauteil und ein Verfahren zu dessen Herstellung bereitzustellen, das mit einer einfachen Struktur und guten Wärmeableitungseigenschaften und guter Qualität ausgestattet ist.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Nach der vorliegenden Erfindung wird ein Halbleiterbauteil bereitgestellt, das aufweist: eine metallische Grundplatte, auf der in einem stehenden Zustand angeordneten Rippen auf einer ersten Hauptfläche durch Integralverarbeitung ausgebildet sind; eine Isolierschicht, die auf einer zweiten Hauptfläche der Grundplatte ausgebildet ist, wobei die zweite Hauptfläche der ersten Hauptfläche der Grundplatte entgegengesetzt ist; ein Schaltungsmuster, das an der Isolierschicht fixiert ist; ein Halbleiterelement, das an das Schaltungsmuster angefügt ist; und ein Versiegelungsharz, das die Isolierschicht, das Schaltungsmuster und das Halbleiterelement versiegelt. Die Rippen sind mit Schlitzen ausgebildet, die in der Dickenrichtung der Rippen hindurch verlaufen.
  • VORTEILHAFTE WIRKUNG DER ERFINDUNG
  • Nach der vorliegenden Erfindung kann in einem Transferformungsprozess eines Prozesses zum Herstellen des Halbleiterbauteils ein Formzeug mit einer Struktur verwendet werden, die verhindert, dass die Metallgrundplatte durch Druck während der Ausformung des Versiegelungsharzes verformt und abgelenkt wird. Die Entstehung eines Risses der Isolierschicht aufgrund von Verformung kann unterbunden werden, und es kann verhindert werden, dass Wärmeableitungseigenschaften und eine Isolierzuverlässigkeit des Leistungshalbleiterbauteils schlechter werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine perspektivische Schnittansicht, welche die Seite eines Halbleiterbauteils nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 2 ist eine perspektivische Schnittansicht, welche die Front des Halbleiterbauteils nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 3 ist eine Projektionsansicht, welche die Rückseite einer Grundplatte nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 4 ist eine Ansicht, welche die Struktur eines Formzeugs nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 5 ist eine perspektivische Seitenansicht, die sich während der Harzausformung des Halbleiterbauteils nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 6 ist eine perspektivische Vorderansicht, die sich während der Harzausformung des Halbleiterbauteils nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 7 ist eine Ansicht, welche die Struktur eines Formzeugs nach Ausführungsform 2 der vorliegenden Erfindung zeigt;
  • 8 ist eine Ansicht, welche die Struktur eines anderen Formzeugs nach Ausführungsform 2 der vorliegenden Erfindung zeigt;
  • 9 ist eine Projektionsansicht, welche die Rückseite einer Grundplatte nach Ausführungsform 3 der vorliegenden Erfindung zeigt; und
  • 10 ist eine Schnittansicht, welche den Aufbau einer Grundplatte nach Ausführungsform 4 der vorliegenden Erfindung zeigt.
  • ART UND WEISE ZUR UMSETZUNG DER ERFINDUNG
  • Nachstehend werden Ausführungsformen eines Halbleiterbauteils und ein Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung im Detail mit Bezug auf die Zeichnungen beschrieben. Im Übrigen ist die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt, sondern kann zweckmäßig abgeändert werden, ohne vom Aussagegehalt und Umfang der vorliegenden Erfindung abzuweichen.
  • Ausführungsform 1
  • 1 ist eine schematische Seitenansicht, die den Gesamtaufbau eines Halbleiterbauteils nach Ausführungsform 1 der vorliegenden Verbindung zeigt. Das Halbleiterbauteil 1 umfasst: eine Grundplatte 2, eine Isolierschicht 3, ein Schaltungsmuster 4, ein Halbleiterelement 5, ein Versiegelungsharz 6 und dergleichen. Die Rückseite (erste Hauptfläche) der Grundplatte 2 ist mit mehreren konvexen Rippen 8 ausgebildet. Bei dem Versiegelungsharz 6 handelt es sich um ein Ausformungsteil, das aus einem Harz auf Epoxidbasis besteht und die Grundplatte 2, die Isolierschicht 3, das Schaltungsmuster 4 und das Halbleiterelement 5b bedeckt. Die Rippen 8 sind in einer Y-Richtung (Dickenrichtung der Rippen) in vorbestimmten Abständen ausgerichtet. Ein Endabschnitt 8a der Rippen 8 ist flach hergestellt.
  • Die Grundplatte 2 ist ein Grundsubstrat des Halbleiterbauteils 1 und nimmt an der Aufgabe der Wärmeableitungsrippen 8 teil, indem sie mit den Rippen 8 ausgebildet ist. Die Grundplatte 2 ist aus einem Metallmaterial wie etwa Aluminium, Kupfer o. dgl. hergestellt, das von einem hohen Wärmeleitfähigkeitskoeffizienten und guten Wärmeableitungseigenschaften ist. In diesem Fall erfolgt die Beschreibung über den Fall, in dem ein Metallsubstrat als die Grundplatte 2 verwendet wird; jedoch kann auch ein Keramiksubstrat verwendet werden. Die Grundplatte 2 ist mit einer Anbringungsfläche 2a ausgebildet. Die Rippen 8 können vorher eine ausreichende Länge haben; allerdings sind unter Berücksichtigung einer Massenproduktivität während der Ausformung die Rippen 8 in der Ausführungsform 1 so konzipiert, dass sie kurz sind.
  • Die Isolierschicht 3 ist direkt auf der Vorderseite der Grundplatte 2 ausgebildet. In dem Fall, in dem es sich bei der Isolierschicht 3 um ein Harz auf Epoxidbasis handelt, kann bzw. können, um die Wärmeableitungseigenschaften zu steigern, ein einzelnes oder mehrere kombinierte anorganische Pulver wie etwa Siliciumoxid, Aluminiumoxid, Bornitrid oder Aluminiumnitrid in das Harz gemischt sein, wobei das anorganische Pulver von hohem Wärmeleitfähigkeitskoeffizienten ist. Das Schaltungsmuster 4 wird auf der Isolierschicht 3 durch eine Ätzbearbeitung o. dgl. ausgebildet. Das Schaltungsmuster 4 wird mit einem elektronischen Bauteil wie etwa dem Halbleiterelement 5 mit Lötmetall o. dgl. bestückt.
  • Zusätzlich zu denjenigen, die aus Silicium (Si) gebildet sind, kann das Halbleiterelement 5 auch durch einen Halbleiter mit großer Bandlücke gebildet werden, der eine größere Bandlücke hat als Silicium. Als Halbleiter mit großer Bandlücke gibt es beispielsweise Siliciumcarbid (SiC), Material auf Gallium-Nitrid-Basis oder Diamant. In dem Fall, in dem der Halbleiter mit großer Bandlücke verwendet wird, ist die zulässige Stromdichte hoch und der Energieverlust ist auch gering; und deshalb kann eine Miniaturisierung eines Bauteils, das sich des Leistungshalbleiterelements bedient, erzielt werden.
  • 2 ist eine schematische Vorderansicht, die den Gesamtaufbau des in 1 gezeigten Halbleiterbauteils 1 zeigt. Das Schaltungsmuster 4 ist mit einem Kontaktierungsdraht 7 elektrisch an das Halbleiterelement 5 angeschlossen. Das Versiegelungsharz 6 dubliert ein Gehäuse des Halbleiterbauteils 1. Die Rippe 8 ist mit einem Schlitz 9 ausgebildet. Die Schlitze 9 gehen durch die mehreren Rippen 8 in der Y-Richtung hindurch, und deren Rückseiten sind offen. Die Basis 9a des Schlitzes 9 ist genauso hoch ausgebildet wie die Anbringungsfläche 2a der Grundplatte 2.
  • Ein mit dem Versiegelungsharz 6 bedeckter Bereich soll vorzugsweise nicht nur die Vorderseite der Grundplatte 2, sondern auch bis zu deren Seiten abdecken. Dies verhindert, dass das Halbleiterbauteil 1 eine Verwindung und einen Riss aufgrund von Wärmebelastung o. dgl. entwickelt, und führt zu einer Zunahme bei der Zuverlässigkeit. Ein Material des Versiegelungsharzes 6 ist nicht besonders eingeschränkt; um jedoch die Gesamtverwindung des Halbleiterbauteils 1 zu unterbinden, ist es vorzuziehen, dass das anorganische Pulver wie etwa Siliciumoxid eingefüllt wird, um einen Wärmedehnungskoeffizienten des Versiegelungsharzes 6 nahe an einen Wärmedehnungskoeffizienten von Kupfer, des Halbeiterelements u. dgl. heranzubringen.
  • 3 zeigt den Aufbau der Grundplatte 2 nach Ausführungsform 1 der vorliegenden Erfindung. Die in einem stehenden Zustand auf der Anbringungsfläche 2a der Grundplatte 2 angeordneten Rippen 8 erstrecken sich in einer X-Richtung (Längenrichtung) linear. Mehrere jeweils in den mehreren Rippen 8 ausgebildete Schlitze 9 verlaufen in einer geraden Linie durch die mehreren ausgerichteten Rippen 8 hindurch. Die Grundplatte 2 ist mit dem Rand 2b mit einer Breite in einer konstanten Breite von einem Außenumfangsendabschnitt ausgebildet. Die Anbringungsfläche 2a wird gegen ein Formzeug gepresst; und somit kann Harz ausgeformt werden, indem es bis zu den Seiten der Grundplatte 2 bedeckt, ohne das Versiegelungsharz auf die Rippen 8 austreten zu lassen, die auf der Rückseitenfläche der Grundplatte 2 ausgebildet sind (siehe 5 und 6).
  • Die Schlitze 9 verlaufen in der Y-Richtung hindurch, und somit ist eine Wirkung der vorliegenden Erfindung effektiver; jedoch können die Schlitze 9 auch nur über einen Teil hindurch verlaufen. Die näher an der Mitte der Grundplatte 2 ausgebildete Position der Schlitze 9 ist von einer stärkeren Wirkung, die eine Verformung während der Harzausformung unterdrücken kann; und somit sollte die Position der Schlitze 9 vorzugsweise an der Mitte, aber nicht speziell eingeschränkt ausgebildet werden. Die Anzahl von auszubildenden hindurchgehenden Schlitzen 9 sollte vorzugsweise auch eine Anzahl unter Berücksichtigung von Wärmeableitungseigenschaften sein; jedoch ist eine Vielzahl der auszubildenden Schlitze 9 von einer höheren Verformungsunterdrückungswirkung für die Grundplatte 2 während der Harzausformung, und somit können die Schlitze 9 in einer Vielzahl hergestellt werden.
  • Das Formzeug wird für einen Transferformungsprozess verwendet. 4 zeigt den schematischen Aufbau des Formzeugs nach Ausführungsform 1 der vorliegenden Erfindung. Das Formzeug setzt sich aus einer unteren Form und einer oberen Form zusammen; jedoch ist in diesem Fall nur eine untere Form 10a gezeigt. Die untere Form 10a ist mit einem Trennwandabschnitt 11 an einer den Schlitzen 9 entsprechenden Stelle ausgebildet. Der Trennwandabschnitt 1 ist in einem stehenden Zustand ausgehend von der Basis 13 der unteren Form 10a angeordnet.
  • Als Nächstes wird ein Verfahren zur Herstellung des Halbleiterbauteils 1 nach der so ausgelegten Ausführungsform 1 beschrieben. Zuerst werden linear gestaltete Rippen 8 an mehreren Stellen in vorbestimmten Abständen auf einer Fläche der Grundplatte 2 aus Aluminium o. dgl. ausgebildet. Die Rippen 8 werden jeweils mit den in der Dickenrichtung durchlaufenden Schlitzen 9 ausgebildet. Was die Tiefe des Schlitzes 9 betrifft, so ist die Basis 9a vom Gesichtspunkt des Transferformungsprozesses her vorzugsweise genauso hoch wie die Anbringungsfläche 2a der Grundplatte 2. Als Nächstes wird das Harz auf Epoxidbasis auf die Vorderseite (zweite Hauptfläche) der Grundplatte 2 aufgetragen, um die Isolierschicht 3 zu bilden; und das Schaltungsmuster 4, das beispielsweise aus Kupfer hergestellt ist, wird unter Verwendung eines Ätzprozesses o. dgl. auf der Isolierschicht 3 ausgebildet.
  • Als Nächstes wird Lötpaste auf eine vorbestimmte Stelle des Schaltungsmusters 4 aufgetragen. Ein elektronisches Bauteil wie etwa das Halbleiterelement 5 wird auf der Lötpaste angebracht, und anschließend erfolgt eine Wiederaufschmelzung (Reflow). Im Spezielleren wird die Grundplatte 2 mit den Rippen 8 auf eine hohe Temperatur erwärmt; und die aufgetragene Lötpaste wird bei der hohen Temperatur geschmolzen, um das elektronische Bauteil wie etwa das Halbleiterelement 5 elektrisch an das Schaltungsmuster 4 anzuschließen. Das Schaltungsmuster 4 wird mit dem Kontaktierungsdraht 7 elektrisch an das Halbleiterelement 5 angeschlossen.
  • Um die Einheit der Isolierschicht 3, des Schaltungsmusters 4, des Halbleiterelements 5 u. dgl. durch Transferformung zu versiegeln, wird das Ganze als Nächstes am Formzeug angeordnet, wie in 5 und 6 gezeigt ist, und das Versiegelungsharz vergossen. Es ist auch eine Vorgehensweise denkbar, bei der das mit dem Halbleiterelement 5 bestückte Schaltungsmuster 4 an der mit der Isolierschicht 3 ausgebildeten Grundplatte 2 angebracht und dann das Versiegelungsharz vergossen wird. Der Trennwandabschnitt 11 ist an der unteren Form 10a an der den Schlitzen 9 entsprechenden Stelle ausgebildet. Ein Endabschnitt 12 des Trennwandabschnitts 11 nach Ausführungsform 1 ist flach hergestellt. Ein leichter Spalt ist vorzugsweise zwischen dem Endabschnitt 12 und der Basis 9a der Grundplatte vorzusehen. Die Grundplatte 2 wird durch Strangpressen, Gesenkformen o. dgl. aus Aluminium hergestellt, um Kosten zu senken, und somit entsteht eine Toleranz bei den Außenabmessungen einschließlich den Rippen; jedoch ist eine Konzeption dergestalt, dass ein Spalt zwischen dem Endabschnitt 8a der Rippe 8 und der Basis 13 der unteren Form 10a entsteht.
  • Im Falle einer Versiegelung mit dem Harz kann das Harz auf Epoxidbasis in einer druckentlasteten Atmosphäre vergossen werden. Dies kann die Entstehung eines im Harz auf Epoxidbasis entstehenden Hohlraums unterbinden. Das vergossene Harz auf Epoxidbasis wird gehärtet, indem es auf eine Formzeugtemperatur erwärmt wird, und kann aus dem Formzeug 10 entnommen werden. Anschließend kann eine Wärmebehandlung durch einen Ofen o. dgl. erfolgen, um je nach Bedarf weiter zu härten.
  • Eine Beschreibung über eine Wirkung wird wiedergegeben, die mit den Schlitzen 9 ausgebildete Grundplatte 2 im Transferformungsprozess mit dem Harz auf Epoxidbasis zu verwenden. Im Harzausformungsprozess wird die Grundplatte 2 aus Aluminium o. dgl., nachdem sie auf das Formzeug 10 gesetzt wurde, bei einer hohen Temperatur aufgrund des Ausformungsdrucks des Harzes verformt. Auch wenn die Grundplatte 2 verformt wird, kommt der Trennwandabschnitt 11 in Kontakt mit der Basis 9a des Schlitzes 9; und deshalb wird die Verformung der Grundplatte 2 unterbunden. Ist hingegen der Trennwandabschnitt 11 nicht vorhanden, wird die Entstehung eines Risses, einer Ablösung u. dgl. der Isolierschicht durch eine Verwindungsverformung und Restbelastung der Grundplatte 2 während der Ausformung bewirkt und dementsprechend die Isolationszuverlässigkeit herabgesetzt.
  • Es ist auch eine Struktur denkbar, bei der der Endabschnitt 8a der Rippen 8 und die Basis 9a durch das Formzeug abgestützt werden, um eine Verformung der Grundplatte 2 während der Ausformung zu verhindern; jedoch ist eine Toleranz bei den Außenabmessungen der Grundplatte 2 vorhanden. Es wird eine Überlegung über den Fall angestellt, bei dem der Endabschnitt 8a der Rippe 8 dazu ausgelegt ist, gegen die Basis 13 des Formzeugs 10 gepresst zu werden. In dem Fall, in dem die Metallgrundplatte, die höher ist als der Trennwandabschnitt 11, eingesetzt wird, entsteht, obwohl die Höhe der Rippen sich innerhalb einer Maßtoleranz befindet, ein Spalt zwischen einem Außenumfangsabschnitt der Grundplatte und dem Formzeug, und dementsprechend entsteht ein Austreten des Harzes auf Epoxidbasis auf die konkav-konvexe Fläche der Rippen 8.
  • Auch im Falle einer Struktur, bei der die Basis 9a der Schlitze 9 durch den Trennwandabschnitt 11 abgestützt wird, wird zusätzlich zu dem zuvor erwähnten ähnlichen Problem ein Raum benötigt, in den der Trennwandabschnitt durch das Formzeug eingeführt wird. Darüber hinaus ist auch eine Struktur denkbar, bei der der Trennwandabschnitt 11 in einen Spalt zwischen den Rippen eingeführt wird. In jedem Fall nimmt die Anzahl von auszubildenden Linien ab, und dementsprechend werden die Wärmeableitungseigenschaften schlechter. Wegen dieser Probleme muss, um zu verhindern, dass Harz während der Ausformung austritt, eine Formgebung unter Verwendung des Formzeugs erfolgen, das so konzipiert ist, dass ein gewisser Betrag an einem Spalt zwischen dem Endabschnitt 8a der Rippen und der Basis 13 des Formzeugs bereitgestellt wird.
  • Die vorliegende Erfindung zeichnet sich dadurch aus, dass die Grundplatte verwendet wird, die mit der Schlitzstruktur ausgebildet ist. Die Schlitzstruktur wird durch das Formzeug abgestützt; und somit kann der Verformungsbetrag der Grundplatte gegen Druck während der Ausformung minimiert werden. Im Vergleich zum herkömmlichen Halbleiterbauteil wird die Entstehung eines Risses und eines Ablösens der Isolierschicht nach der Versiegelung mit dem Harz auf Epoxidbasis erheblich unterbunden und eine Langzeitzuverlässigkeit verbessert. Darüber hinaus ist die Schlitzform in einer vertikalen Richtung im Hinblick auf die Längenrichtung der Rippen ausgebildet; und somit kann eine Verformung der Metallgrundplatte während der Ausformung verhindert werden, ohne die Quantität der rippenförmigen konvexen Abschnitte zu reduzieren, die zur Wärmeableitung beitragen. Deshalb kann auch eine Herabsetzung der Wärmeableitungseigenschaften als Endprodukt minimiert werden.
  • Ausführungsform 2
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils in Ausführungsform 2 zeichnet sich durch einen Trennwandabschnitt 11 eines Formzeugs 10 aus. 7 bzw. 8 zeigt ein Beispiel für die Form eines Endabschnitts 12 des Trennwandabschnitts 11. Der Endabschnitt 12 des Trennwandabschnitts 11 ist in einer Halbkreisform (siehe 7) und einer Dreiecksform (siehe 8) ausgebildet. Mit Ausnahme dessen wird Ausführungsform 2 wie in Ausführungsform 1 hergestellt. Dieses Verfahren wird übernommen; und somit kann der Endabschnitt 12 des Formzeugs 10 gegen eine Basis 9a der Schlitze 9 gepresst werden. Im Übrigen ist die Endform des Trennwandabschnitts 11 nicht auf die Halbkreisform und die Dreiecksform beschränkt.
  • Eine durch den Endabschnitt 12a des Trennwandabschnitts 11 gegen die Basis 9a des Schlitzes 9 zu pressende Fläche ist verkleinert hergestellt; und somit gräbt sich der Endabschnitt 12 des Formzeugs 10 in eine Grundplatte 2, die sich aufgrund des Ausformungsdrucks verformt. In Ausführungsform 1 tritt, wenn eine Auslegung mit Abmessungen erfolgt, bei der das Formzeug gegen die Basis 9a der abzustützenden Schlitze 9 gepresst wird, ein Fall auf, in dem die Grundplatte 2 je nach Maßtoleranz durch den Endabschnitt 12 des Formzeugs 10 abgestützt und es dementsprechend vorstellbar wird, dass das Formzeug 10 während der Harzausformung verformt wird. In dem Fall, in dem die Schlitze 9 in einer geraden Linie vorgesehen sind, kann der Endabschnitt 12 des Formzeugs dazu ausgelegt sein, nahe an die Basis 9a des Schlitzes 9 bis zur äußersten Grenz heranzukommen, und der Verformungsbetrag während der Ausformung kann erheblich gesenkt werden.
  • In Ausführungsform 1 ist es vorzuziehen, den leichten Spalt zwischen dem Endabschnitt des Formzeugs und der Grundplatte vorzusehen. Nach Ausführungsform 2 wird eine Fläche, wo die Grundplatte durch den Endabschnitt gepresst wird, verkleinert. Die Auflagefläche des Endabschnitts wird verkleinert; und somit wird dieser Spalt weiter verengt; und in manchen Fällen kann die Formgebung mit einem gegen das Formzeug zu pressenden Auslegungswert erfolgen. Dies unterbindet die Entstehung eines Risses o. dgl. im Hinblick auf eine Isolierschicht nach einer Formzeugausformung des Halbleiterbauteils noch weiter.
  • Ausführungsform 3
  • Die Wärmeableitungseigenschaften eines Halbleiterbauteils 1 werden durch die Anzahl und den Flächeninhalt von linear ausgebildeten Rippen 8 bestimmt. In Ausführungsform 1 sind die nutartigen Schlitze 9 vertikal im Hinblick auf die linear angeordneten Rippen 8 ausgebildet. Der Trennwandabschnitt 11 des Formzeugs kann eine lineare Verformung verhindern und ist deshalb bei großer Verformung wirksam. Während hingegen in Ausführungsform 3 ein Herstellungsverfahren eingesetzt wird, in dem teilweise nicht zusammenhängende Rippen 8 in einem Mittelabschnitt einer Grundplatte 2 ausgebildet werden, wie in 9 gezeigt ist, und eine Abstützung durch diesen Abschnitt in einem Bereich erfolgt, in dem der Verformungsbetrag durch die Dicke der Grundplatte 2, den Ausformdruck aufgrund des Transferformungsprozesses u. dgl. gesenkt wird. Dies kann im Vergleich zum Aufbau von Ausführungsform 1 die Zuverlässigkeit einer Isolierschicht so weit wie möglich sicherstellen, ohne die Wärmeableitungsleistung des Halbleiterbauteils zu reduzieren.
  • Ausführungsform 4
  • Rippen 8, die auf einer Fläche einer Basisplatte 2 ausgebildet sind, können direkt als Wärmeableitungsrippen verwendet werden; um jedoch die Leistung der Wärmeableitungsrippen zu steigern, ist es denkbar, die Rippen 8 noch höher auszulegen. Wenn die Rippen 8 direkt höher ausgelegt werden, verschlechtert sich die Bearbeitungsgenauigkeit der Grundplatte 2 und auch die Bearbeitung selbst ist schwierig. Darüber hinaus muss, was einen Herstellungsprozess betrifft, die untere Form 10a im Ansprechen auf die Höhe der Rippen 8 der Grundplatte 2 tief eingeprägt werden, und ein Formzeug selbst wird größer, und dementsprechend ist die Produktivität verschlechtert. Um dies zu lösen, stellt Ausführungsform 4 eine Struktur bereit, bei der Wärmeableitungsrippen verbunden sind (Verbindungsstruktur von Rippen).
  • 10 ist eine Ansicht zur Erläuterung der Verbindungsstruktur von Rippen. Verbindungsrippen 14, die aus Aluminium o. dgl. hergestellt sind, werden nach dem Ausformen eines Versiegungsharzes auf die in Ausführungsform 1 erläuterten Rippen 8 aufgequetscht; und somit sind die Rippen 8 und die Verbindungsrippen 14 integriert. Die Wärmeableitungsfläche der Wärmeableitungsrippen wird größer, und es kann ein Halbleiterbauteil mit höheren Wärmeableitungseigenschaften erhalten werden. Was ein Epoxidharz zur Verwendung in einem Versiegelungsharz 6 betrifft, so ist es vorzuziehen, ein Harz auf Epoxidbasis zu verwenden, das in einem solchen Ausmaß über mechanische Festigkeit gegen Belastung verfügt, dass es nicht abplatzt wie etwa bei Anpressdruck im Falle von Aufquetschen.
  • Im Falle einer Verwendung von SiC für ein Halbleiterelement 5 lässt man ein Halbleiterbauteil 1 bei einer höheren Temperatur arbeiten als in Falle von Si, um dessen kennzeichnenden Eigenschaften zu nutzen. Das mit einem SiC-Bauteil bestückte Halbleiterbauteil wird für höhere Zuverlässigkeit als Halbleiterbauteil benötigt; und deshalb ist der Vorteil der vorliegenden Erfindung, der ein hochzuverlässiges Halbleiterbauteil erzielt, effektiver.
  • Im Übrigen wird in der vorliegenden Erfindung Aluminium oder Kupfer mit einem hohen Wärmeleitfähigkeitskoeffizienten als Grundplatte 2 verwendet. Diese Metalle mit einem hohen Wärmeleitfähigkeitskoeffizienten betragen oftmals weniger als oder gleich Hv200 Vickershärte; und dementsprechend ist es wahrscheinlich, dass die Metalle je nach Ausformungsdruck verformt werden. Die Größe der Grundplatte 2 beträgt 50 mm auf 70 mm, ist aber nicht auf diese Größe beschränkt. Die Dicke eines Flanschabschnitts (des Rand mit der Breite 2b) eines Außenumfangsabschnitts beträgt 5 mm; und die Gesamtdicke einschließlich der Rippen der Grundplatte 2 beträgt 10 mm. Wenn die äußere Größe der Grundplatte 2 gleich 50 mm oder mehr beträgt, ist es wahrscheinlich, dass eine Verwindungsverformung auftritt. Normalerweise wird die Dicke (Breite) der Rippe größer angesetzt als der Abstand zwischen den Rippen (siehe 3).
  • Darüber hinaus ist ein Modul des Transferformungstyps, bei dem eine Isolationsfolie an die Isolierschicht 3 angelegt wird, mit einem Füllmaterial mit hohem Wärmeleitfähigkeitskoeffizienten hochgefüllt, um einen Wärmeleitfähigkeitskoeffizienten der Isolationsfolie zu steigern. Also wird, um einen gewünschten Wärmeleitfähigkeitskoeffizienten zu erzielen, im Falle, dass eine Transferformung durchgeführt wird, ein hoher Ausformungsdruck benötigt. Was den Ausformungsdruck im Falle einer Versiegelung durch Transferformung betrifft, so erfolgt die Ausformung durch Anlegen eines Drucks von beispielsweise 100 kg/cm2, um die Leistung der mit dem Füllmaterial hochgefüllten Isolationsfolie sicherzustellen. Das durch Transferformung vergossene Harz auf Epoxidharz wird gehärtet, indem es auf eine Formzeugtemperatur erwärmt wird, und wird beispielsweise nach einer 2-minütigen Ausformung aus dem Formzeug entnommen. In diesem Fall kann außer einem am Formzeug ausgebildeten Trennwandabschnitt die Grundplatte (oder das Halbleiterbauteil) entnommen werden, indem ein Auswerferstift gedrückt wird, der dazu bestimmt ist, das Freisetzen der Grundplatte aus dem Formzeug zu unterstützen. Bei dem Auswerferstift handelt es sich um einen Stift, der bewegt werden kann.
  • Außerdem ist wie in Ausführungsform 2 gezeigt, ein Endabschnitt des Trennwandabschnitts als Kreisbogen oder spitzer Winkel hergestellt; und somit wird eine Fläche klein, in der der Endabschnitt des Trennwandabschnitts gegen die Basis von Schlitzen gepresst wird. Dies lässt den Endabschnitt des Formzeugs sich in die durch den Ausformungsdruck zu verformende Grundplatte graben. Wie in Ausführungsform 1, muss, wenn der Endabschnitt flach ist, beispielsweise ein Spalt von ungefähr 50 μm zwischen dem Endabschnitt des Trennwandabschnitts und der Basis der Schlitze unter Berücksichtigung einer Maßtoleranz der Basis der Grundplatte vorgesehen werden, um durch Anpressen des Formzeugs gegen die Basis der Schlitze abzustützen. Das Ende des Trennwandabschnitts ist als der Kreisbogen oder der spitze Winkel hergestellt; und somit kann dieser leichte Spalt weiter verengt werden. Wenn dieser Spalt verengt wird, ist davon auszugehen, dass das Ende des Trennwandabschnitts mit der Basis der Schlitze in Kontakt kommt und der Außenumfangsabschnitt der Grundplatte je nach der Maßtoleranz der Grundplatte mit dem Formzeug nicht in Kontakt kommt. Die Grundplatte wird jedoch durch den Ausformungsdruck im Falle, dass eine Transferformung erfolgt, gegen das Formzeug gepresst, und das Ende des Trennwandabschnitts gräbt sich in die Basis der Schlitze; und somit kommt der Außenumfangsabschnitt der Grundplatte mit dem Formzeug in Kontakt. Dieses kann eine Transferformung durchführen, ohne dass bewirkt wird, dass das Harz auf Epoxidbasis auf der Rückseite der Grundplatte austritt.
  • Im Übrigen kann die vorliegende Erfindung im Rahmen der vorliegenden Erfindung die jeweiligen Ausführungsformen frei kombinieren und die jeweiligen Ausführungsformen zweckmäßig verändern oder weglassen.
  • BESCHREIBUNG DER BEZUGSZAHLEN
    • 1 Halbleiterbauteil, 2 Grundplatte, 2a Anbringungsfläche, 3 Isolierschicht, 4 Schaltungsmuster, 5 Halbleiterelement, 6 Versiegelungsharz, 7 Kontaktierungsdraht, 8 Rippe, 8a Endabschnitt, 9 Schlitz, 9a Basis, 10 Formzeug, 11 Trennwandabschnitt, 13 Basis, 14 Verbindungsrippe.

Claims (13)

  1. Halbleiterbauteil, Folgendes aufweisend: eine metallische Grundplatte, auf der eine in einem stehenden Zustand angeordnete Rippe auf einer ersten Hauptfläche durch Integralverarbeitung ausgebildet ist; eine Isolierschicht, die auf einer zweiten Hauptfläche der Grundplatte ausgebildet ist, wobei die zweite Hauptfläche der ersten Hauptfläche der Grundplatte entgegengesetzt ist; ein Schaltungsmuster, das an der Isolierschicht fixiert ist; ein Halbleiterelement, das an das Schaltungsmuster angefügt ist; und ein Versiegelungsharz, das die Isolierschicht, das Schaltungsmuster und das Halbleiterelement versiegelt, wobei die Rippe mit einem Schlitz ausgebildet ist, der in der Dickenrichtung der Rippe hindurch verläuft.
  2. Halbleiterbauteil nach Anspruch 1, wobei die Grundplatte mit Rippen in einer Mehrzahl durch Integralverarbeitung ausgebildet ist, und die mehreren Rippen in einer konstanten Richtung ausgerichtet sind.
  3. Halbleiterbauteil nach Anspruch 2, wobei die mehreren Rippen jeweils mit den Schlitzen ausgebildet sind, und die Schlitze in einer geraden Linie angeordnet sind.
  4. Halbleiterbauteil nach Anspruch 1, wobei die Isolierschicht anorganisches Pulver enthält.
  5. Halbleiterbauteil nach Anspruch 1, darüber hinaus Metallplatten umfassend, die gequetscht ist, um an der Grundplatte fixiert zu sein.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, wobei zumindest ein Teil des Halbleiterelements durch einen Halbleiter mit großer Bandlücke gebildet ist.
  7. Halbleiterbauteil nach Anspruch 6, wobei der Halbleiter mit großer Bandlücke ein beliebiger Halbleiter aus Siliciumcarbid, einem Material auf Gallium-Nitrid-Basis oder Diamant ist.
  8. Halbleiterbauteil nach Anspruch 3, wobei die Dicke der mehreren Rippen größer ist als der Abstand zwischen den Rippen.
  9. Halbleiterbauteil nach Anspruch 3, wobei die erste Hauptfläche der Grundplatte mit dem Rand mit einer Breite ausgebildet ist, der die mehreren Rippen umgibt.
  10. Verfahren zum Herstellen eines Halbleiterbauteils, wobei das Verfahren umfasst: einen Schritt des Ausbildens einer metallischen Grundplatte, bei der Rippen in einem stehenden Zustand durch Integralverarbeitung angeordnet werden, und die Rippen mit Schlitzen ausgebildet werden, die in der Dickenrichtung der Rippen hindurch verlaufen; einen Schritt des Fixierens eines Halbleiterelements an der Grundplatte; einen Schritt des Platzierens einer Grundplatte, auf der das Halbleiterelement fixiert ist, wobei die Rippen zur Unterseite gewandt sind, an einem Formzeug, in dem ein Trennwandabschnitt in einem stehenden Zustand ausgehend von der Basis angeordnet ist; einen Schritt des versiegelnden Aufbringens eines Formharzes auf das Formzeug, an dem die Grundplatte platziert ist; und einen Schritt des Härtens des versiegelnd aufgebrachten Formharzes durch Erwärmen.
  11. Verfahren zum Herstellen des Halbleiterbauteils nach Anspruch 10, wobei das Ende des Trennwandabschnitts flach hergestellt ist.
  12. Verfahren zum Herstellen des Halbleiterbauteils nach Anspruch 10, wobei das Ende des Trennwandabschnitts als Kreisbogen hergestellt ist.
  13. Verfahren zum Herstellen des Halbleiterbauteils nach Anspruch 10, wobei das Ende des Trennwandabschnitts als spitzer Winkel hergestellt ist.
DE112012005791.0T 2012-01-31 2012-07-25 Halbleiterbauteil und Verfahren zu dessen Herstellung Active DE112012005791B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-017601 2012-01-31
JP2012017601 2012-01-31
PCT/JP2012/068864 WO2013114647A1 (ja) 2012-01-31 2012-07-25 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE112012005791T5 true DE112012005791T5 (de) 2014-10-16
DE112012005791B4 DE112012005791B4 (de) 2022-05-12

Family

ID=48904719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012005791.0T Active DE112012005791B4 (de) 2012-01-31 2012-07-25 Halbleiterbauteil und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US9390995B2 (de)
JP (1) JP5955343B2 (de)
CN (1) CN104145331B (de)
DE (1) DE112012005791B4 (de)
TW (1) TWI502695B (de)
WO (1) WO2013114647A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018201263B3 (de) 2018-01-29 2019-05-16 Zf Friedrichshafen Ag Ein verfahren und eine vorrichtung zum herstellen eines pin-fin-leistungsmoduls
DE102018201262A1 (de) * 2018-01-29 2019-08-01 Zf Friedrichshafen Ag Ein Verfahren zum Herstellen eines Pin-Fin-Leistungsmoduls

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073012A (ja) * 2013-10-03 2015-04-16 富士電機株式会社 半導体装置
JP6249829B2 (ja) * 2014-03-10 2017-12-20 三菱電機株式会社 半導体装置およびその製造方法
US9863882B2 (en) * 2015-01-30 2018-01-09 The United States Of America, As Represented By The Secretary Of Agriculture Variable thermodynamic raman spectroscopy system and method
JP6274709B2 (ja) 2016-01-21 2018-02-07 株式会社Uacj 熱交換器用ヒートシンク及び該ヒートシンクを備えた熱交換器
KR101821588B1 (ko) * 2016-04-22 2018-01-25 주식회사 코아비스 방열 성능을 개선한 연료펌프 모듈 및 이를 제조하는 연료펌프 모듈 제조방법
WO2018079396A1 (ja) * 2016-10-31 2018-05-03 三菱電機株式会社 半導体装置およびその製造方法
CN210296341U (zh) * 2016-11-15 2020-04-10 三菱电机株式会社 半导体模块以及半导体装置
JP7378277B2 (ja) * 2019-11-15 2023-11-13 三菱電機株式会社 樹脂成型用金型、樹脂成型用装置および樹脂成型部材の製造方法
DE102019135146B4 (de) * 2019-12-19 2022-11-24 Rogers Germany Gmbh Metall-Keramik-Substrat
WO2024076880A1 (en) * 2022-10-05 2024-04-11 Semiconductor Components Industries, Llc Integrated substrates and related methods
WO2024116851A1 (ja) * 2022-11-28 2024-06-06 ローム株式会社 半導体装置および電力変換ユニット

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475662U (de) * 1977-11-09 1979-05-29
JPS5475662A (en) 1977-11-30 1979-06-16 Matsushita Electric Works Ltd Drying method of soft textile plate
JPH0278255A (ja) 1988-09-14 1990-03-19 Hitachi Ltd 樹脂封止型半導体装置
JPH06198383A (ja) 1992-09-21 1994-07-19 Hideaki Serizawa 放熱板及びその製作方法
US5542176A (en) 1992-09-21 1996-08-06 Hideaki Serizawa Radiation plate and method of producing the same
JPH07312376A (ja) * 1994-05-19 1995-11-28 Hitachi Ltd 樹脂封止型半導体装置の製造方法
US5533257A (en) * 1994-05-24 1996-07-09 Motorola, Inc. Method for forming a heat dissipation apparatus
JPH0922970A (ja) * 1995-07-06 1997-01-21 Fujitsu Ten Ltd 電子部品
JP3552047B2 (ja) * 2000-10-25 2004-08-11 古河電気工業株式会社 ヒートシンク、その製造方法、および、押圧治具
JP2002190558A (ja) * 2000-12-22 2002-07-05 Fujikura Ltd ヒートシンクの製造方法
JP2003007935A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd ヒートシンク
US7286352B2 (en) * 2005-04-15 2007-10-23 Hewlett-Packard Development Company, L.P. Thermally expanding base of heatsink to receive fins
JP2008235852A (ja) * 2007-02-23 2008-10-02 Hitachi Metals Ltd セラミックス基板及びこれを用いた半導体モジュール
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
KR101186781B1 (ko) 2008-06-12 2012-09-27 미쓰비시덴키 가부시키가이샤 전력 반도체 회로 장치 및 그 제조 방법
EP2455991B1 (de) 2009-07-17 2017-05-10 Denka Company Limited Led-chip-anordnung, led-verpackung une herstellungsverfahren für led-verpackung
WO2011061779A1 (ja) * 2009-11-17 2011-05-26 三菱電機株式会社 放熱機器及び放熱機器の製造方法
JP5232761B2 (ja) 2009-12-04 2013-07-10 三菱電機株式会社 ヒートシンクの製造方法
JP2011258594A (ja) 2010-06-04 2011-12-22 Denso Corp 半導体モジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018201263B3 (de) 2018-01-29 2019-05-16 Zf Friedrichshafen Ag Ein verfahren und eine vorrichtung zum herstellen eines pin-fin-leistungsmoduls
DE102018201262A1 (de) * 2018-01-29 2019-08-01 Zf Friedrichshafen Ag Ein Verfahren zum Herstellen eines Pin-Fin-Leistungsmoduls
DE102018201262B4 (de) 2018-01-29 2022-10-13 Zf Friedrichshafen Ag Ein Verfahren zum Herstellen eines Pin-Fin-Leistungsmoduls

Also Published As

Publication number Publication date
CN104145331B (zh) 2017-09-29
CN104145331A (zh) 2014-11-12
TW201332066A (zh) 2013-08-01
DE112012005791B4 (de) 2022-05-12
US20140367702A1 (en) 2014-12-18
TWI502695B (zh) 2015-10-01
US9390995B2 (en) 2016-07-12
JP5955343B2 (ja) 2016-07-20
WO2013114647A1 (ja) 2013-08-08
JPWO2013114647A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
DE112012005791T5 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102009042600B4 (de) Herstellungsverfahren für ein Leistungshalbleitermodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE102013206480A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102009032973A1 (de) Leistungshalbleitervorrichtung
DE112017005498B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10221891A1 (de) Halbleitervorrichtung
DE112013001113T5 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102009055691A1 (de) Leistungshalbleitermodul
DE102011082781A1 (de) Halbleitervorrichtung
DE112014006653T5 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112016007464B4 (de) Halbleitervorrichtung
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112016004423T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102019200271A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112016006376B4 (de) Halbleitervorrichtung
EP0718886A1 (de) Leistungshalbleitermodul
DE102010043839B4 (de) Halbleitervorrichtung mit einem Isoliersubstrat
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE112014004101T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112018001239T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul
DE102015216962B4 (de) Halbleitervorrichtung
EP3038436B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE102018201263B3 (de) Ein verfahren und eine vorrichtung zum herstellen eines pin-fin-leistungsmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final