DE112012003228T5 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112012003228T5
DE112012003228T5 DE112012003228.4T DE112012003228T DE112012003228T5 DE 112012003228 T5 DE112012003228 T5 DE 112012003228T5 DE 112012003228 T DE112012003228 T DE 112012003228T DE 112012003228 T5 DE112012003228 T5 DE 112012003228T5
Authority
DE
Germany
Prior art keywords
bonding
electrode
semiconductor element
copper
hardness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012003228.4T
Other languages
English (en)
Other versions
DE112012003228B4 (de
Inventor
Kenji Ohtsu
Takeshi Araki
Taku Kusunoki
Hiroaki Tatsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012003228T5 publication Critical patent/DE112012003228T5/de
Application granted granted Critical
Publication of DE112012003228B4 publication Critical patent/DE112012003228B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Zum Zweck der Schaffung einer Halbleitervorrichtung, die einen Bondverbindungszustand mit ihrem Halbleiterelement selbst bei Betrieb bei hoher Temperatur über einen langen Zeitraum aufrechterhalten kann, besitzt die Halbleitervorrichtung ein Schaltungssubstrat (2), das mit einem isolierenden Substrat (21) ausgebildet ist, das aus einem Keramikmaterial gebildet ist und auf seiner einen Oberfläche mit einer aus einem Kupfermaterial gebildeten Elektrode (22, 23, 26) versehen ist, sowie ein Leistungshalbleiterelement (1), das mit der Elektrode unter Verwendung eines sinterbaren Silberpartikel-Bondverbindungsmaterials (4P) durch Bonden verbunden ist, wobei die Elektrode in ihrem Bereich (23, 26P) von der Bondverbindungsfläche (PB) mit dem Leistungshalbleiterelement (1) in Richtung auf das isolierende Substrat (21) bis auf eine Tiefe von 50 μm eine Vickershärte von 70 HV oder mehr aufweist und in ihrem Bereich (22, 26B) auf der zu dem isolierenden Substrat (21) hin gelegenen Seite eine Vickershärte von 50 HV oder weniger aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die ein Schaltungssubstrat verwendet, auf dem ein bei hoher Temperatur betreibbares Halbleiterelement angebracht ist, sowie auf ein Verfahren zum Herstellen derselben.
  • Stand der Technik
  • Als ein Substrat zum Anbringen eines Silicium-Leistungshalbleiterelements ist z. B. aus dem Patentdokument 1 ein Schaltungssubstrat bekannt, das ein aus einem gesinterten Aluminiumnitridelement, einem gesinterten Siliciumnitridelement oder dergleichen gebildetes Keramiksubstrat sowie eine aus Kupfer, einer Kupferlegierung oder dergleichen gebildete Metallplatte aufweist, die durch Hartlöten mit dem Keramiksubstrat bondverbunden ist.
  • Bei dem Patentdokument 1 ist die Metallplatte nach dem Bondverbindungsvorgang mit einer Vickershärte von 60 oder mehr ausgestattet, um das Auftreten von Rissbildungen in dem Keramiksubstrat aufgrund einer Differenz bei der Wärmeausdehnung zwischen dem Substrat und der Metallplatte zu verhindern.
  • Bei Leistungshalbleiterelementen, wie z. B. Schaltelementen (IGBT, MOSFET usw.), und Gleichrichterelementen, die für Leistungshalbleitervorrichtungen verwendet werden, wie z. B. Inverter, müssen die Leistungsverluste derselben reduziert werden. Daher sind in jüngerer Zeit Leistungshalbleiterelemente entwickelt worden, die Halbleiter mit großer Bandlücke verwenden,, wie z. B. Siliciumcarbid (SiC) und Galliumnitrid usw.
  • Da bei dem Halbleiterelement mit großer Bandlücke das Element an sich einen höheren thermischen Widerstand aufweist, ist es bei hoher Temperatur mit einem hohen Strom betreibbar; zur Realisierung einer derartigen Eigenschaft ist es jedoch erforderlich, dass das Leistungshalbleiterelement und das Schaltungssubstrat fest miteinander verbunden sind.
  • Die Verwendung eines Lötmaterials oder eines Hartlötmaterials für einen solchen Bondverbindungsvorgang als Bondverbindungsmaterial erfordert eine höhere Temperatur für den Bondverbindungsvorgang als die Betriebstemperatur des Elements, und daher ist es schwierig, ein solches Material bei einer Leistungshalbleitervorrichtung anzuwenden, die einen Halbleiter mit großer Bandlücke verwendet und bei einer hohen Temperatur arbeiten sollen.
  • Als Ergebnis hiervon werden Metall-Nanopartikel, die bei einer niedrigeren Temperatur als dem Schmelzpunkt des entsprechenden Hauptmetalls gesintert werden können und nach dem Sintern bis zu dem Schmelzpunkt des Hauptmetalls belastbar sind, zunehmend als Bondverbindungsmaterial für den Betriebseinsatz bei hohen Temperaturen verwendet.
  • Beispielsweise ist in dem Patentdokument 2 offenbart, dass Metall-Nanopartikel aus Gold, Silber, Kupfer oder dergleichen mit einer Größe von 50 nm oder weniger verwendet werden, wenn ein SiC-Halbleiter durch Bondverbinden mit einer Elektrode auf einem Substrat verbunden wird.
  • Liste zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP H08-102 570 A (Absätze [0026] bis [0042], 1, 2)
    • Patentdokument 2: Internationale Veröffentlichung Nr. WO2009/157160A1 (Absätze [0038] bis [0050], 1, 2)
  • Kurzbeschreibung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Wenn ein Betrieb bei hoher Temperatur aufgrund eines hohen Stroms bei einem Leistungshalbleiterelement in Betracht gezogen wird, das einen Halbleiter mit großer Bandlücke verwendet, ist die Verwendung eines dicken Kupferelements als auf dem Schaltungssubstrat zu bildende Elektrode geeignet. Ferner können das Kupferelement und das Halbleiterelement durch Silber, und zwar unter Verwendung von Silber-Nanopartikeln, als Bondverbindungsmaterial miteinander verbunden werden. Im Verlauf von Studien in dieser Hinsicht hat es sich herausgestellt, dass das Haftvermögen aufgrund der Silber-Bondverbindung, das anhand eines Wärmezyklustests bestimmt wird, von der Härte der Elektrode des Schaltungssubstrats abhängt.
  • Im Fall einer Elektrode, die durch Bondverbinden einer dicken Kupferplatte mit dem Schaltungssubstrat gebildet ist, wie es in Patentdokument 1 gezeigt ist, war es ferner aufgrund einer Verminderung der Härte des Kupfers nicht möglich, eine Härte aufrechtzuerhalten, die die Erfinder als notwendig festgestellt haben, so dass sich eine Schwankung bei der Bondverbindungs-Festigkeit ergab. Somit war es nicht möglich, eine Bondverbindung mit hoher Zuverlässigkeit und somit eine Leistungshalbleitervorrichtung mit hoher Lebensdauer und hoher Zuverlässigkeit zu erzielen.
  • Die vorliegende Erfindung ist zum Lösen der vorstehend geschilderten Probleme erfolgt, und ein Ziel der Erfindung besteht in der Schaffung einer Halbleitervorrichtung, die den Bondverbindungszustand mit dem Halbleiterelement über eine lange Zeitdauer auch bei Betrieb bei hoher Temperatur aufrechterhalten kann.
  • Mittel zum Lösen der Probleme
  • Eine Halbleitervorrichtung gemäß der Erfindung ist dadurch gekennzeichnet, dass sie Folgendes aufweist: ein Schaltungssubstrat, das ein isolierendes Substrat aufweist, das aus einem Keramikmaterial gebildet ist und auf seiner einen Oberfläche mit einer aus einem Kupfermaterial gebildeten Elektrode versehen ist; und ein Halbleiterelement, das unter Verwendung eines sinterbaren Silberpartikel-Bondverbindungsmaterials durch Bondverbinden mit der Elektrode verbunden ist; wobei die Elektrode in ihrem Bereich von einer Bondverbindungsfläche mit dem Halbleiterelement in Richtung auf das isolierende Substrat bis auf eine Tiefe von 50 μm eine Vickershärte von 70 HV oder mehr aufweist und in ihrem übrigen Bereich auf der zu dem isolierenden Substrat hin gelegenen Seite eine Vickershärte von 50 HV oder weniger aufweist.
  • Wirkungen der Erfindung
  • Da gemäß der vorliegenden Erfindung die Elektrode in ihrem Bereich von der Bondverbindungsfläche mit dem Halbleiterelement bis auf eine vorbestimmte Tiefe eine Vickershärte von 70 HV oder mehr aufweist und in ihrem übrigen Bereich auf der Seite zu dem isolierenden Substrat hin eine Vickershärte von 50 HV oder weniger aufweist, lässt sich eine Halbleitervorrichtung erzielen, die den Bondverbindungszustand des Halbleiterelements und des Schaltungssubstrats selbst bei Betrieb bei hoher Temperatur über einen langen Zeitraum aufrechterhalten kann.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine partielle Schnittdarstellung zur Erläuterung einer Konfiguration einer Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung;
  • 2 Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen eines Schaltungssubstrats gemäß Ausführungsbeispiel 1 der Erfindung;
  • 3 Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung;
  • 4 schematische Darstellungen zur Erläuterung der Bondverbindungs-Zuverlässigkeit der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung, wobei Querschnittszustände vor und nach einem Lebensdauertest jeweils für Beispiele und Vergleichsbeispiele dargestellt sind;
  • 5 ein Diagramm zur Erläuterung der Bondverbindungs-Zuverlässigkeit der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung, in dem eine Beziehung zwischen der Oberflächenhärte einer Kupferelektrode und der Haftfestigkeit veranschaulicht ist; und
  • 6 eine fragmentarische Schnittdarstellung zur Erläuterung einer Konfiguration einer Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 2 der Erfindung.
  • Verfahrensweise zum Ausführen der Erfindung
  • Ausführungsbeispiel 1
  • Eine Leistungshalbleitervorrichtung und ein Schaltungssubstrat zur Verwendung für die Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung werden im Folgenden anhand der Zeichnungen beschrieben. Die 1 bis 5 dienen zur Erläuterung der Leistungshalbleitervorrichtung und des Schaltungssubstrats gemäß Ausführungsbeispiel 1 der Erfindung.
  • In diesen Zeichnungen zeigt 1 eine partielle Schnittdarstellung der Leistungshalbleitervorrichtung, und 2 dient zur Erläuterung eines Verfahrens zum Herstellen des Schaltungssubstrats, wobei Schnittdarstellungen von jeweiligen Schritten in den 2(a) bis 2(c) dargestellt sind.
  • 3 dient zur Veranschaulichung, wie bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung ein Leistungshalbleiterelement durch Bondverbinden mit dem Schaltungssubstrat zu verbinden ist, wobei jeweilige Zustände in diesem Schritt in den 3(a) bis 3(c) veranschaulicht sind, und zwar in 3(a) in einer Draufsicht von oben und in 3(b) und 3(c) in Schnittdarstellungen.
  • Ferner dient 4 zur Erläuterung der Bondverbindungs-Zuverlässigkeit der Leistungshalbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel, wobei 4(a1) bis 4(a2) jeweilige Schnittdarstellungen eines als Beispiel hergestellten Bondverbindungsprodukts aus einem Schaltungssubstrat und einem Halbleiterelement vor sowie nach einem Lebensdauertest veranschaulichen, und wobei 4(b1) bis 4(b2) jeweilige Schnittdarstellungen eines als Vergleichsbeispiel hergestellten Bondverbindungsprodukts aus einem Schaltungssubstrat und einem Halbleiterelement vor sowie nach dem Lebensdauertest veranschaulichen.
  • Ferner dient 5 zur Veranschaulichung der Bondverbindungs-Zuverlässigkeit der Leistungshalbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel und zeigt eine graphische Darstellung zur Erläuterung einer Beziehung zwischen der Oberflächenhärte einer Kupferelektrode und der Haftfestigkeit derselben.
  • Wie in 1 gezeigt, ist bei der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 eine Basisplatte 3 durch Bondverbinden mit der einen Oberfläche eines Schaltungssubstrats 2 verbunden, und ein Leistungshalbleiterelement 1 ist mit der anderen Oberfläche desselben bondverbunden; außerdem ist eine Zuleitungsplatte 6 mit dem Leistungshalbleiterelement 1 auf der gegenüberliegenden Seite desselben von einer Bondverbindungsfläche PB mit dem Schaltungssubstrat 2 durch Bondverbinden verbunden. In der Zeichnung sind Bereiche an beiden Endseiten sowohl des Schaltungssubstrats 2 als auch der Basisplatte 3 sowie ein Bereich an der einen Endseite der Zuleitungsplatte 6 in der Darstellung weggelassen. Im Folgenden werden Details beschrieben.
  • Halbleiterelement
  • Bei einem Leistungshalbleiterelement und einer Steuerhalbleitervorrichtung handelt es sich grundsätzlich um Halbleiterelemente vom gleichen Typ. Im Fall eines Leistungshalbleiterelements muss jedoch zum Leiten eines Hauptstroms, d. h. zum Fließen eines hohen Stroms, das Schaltungssubstrat desselben eine andere Spezifikation aufweisen (Elektrodenleitfähigkeit und Wärmeabführungseigenschaft).
  • Dies führt zu einem Problem, wie es im eingangs geschilderten Stand der Technik beschrieben ist. Somit wird bei jedem Ausführungsbeispiel der Erfindung ein Leistungshalbleiterelement zum Steuern der Hauptleistung als Halbleiterelement verwendet.
  • Das Leistungshalbleiterelement 1 wird dadurch gebildet, dass ein Metallsilicid 12, eine erste Metallschicht (Ni) 13 und eine zweite Metallschicht (Au) 14 in dieser Reihenfolge auf die eine Oberfläche eines Halbleiterchips (Halbleitersubstrats) 11 geschichtet werden. Ferner wird auf der anderen Oberfläche eine Metallschicht 15 aus Nickel (Ni), Gold (Au) oder dergleichen gebildet. Als Leistungshalbleiterelement 1 wird ein solches Leistungshalbleiterelement verwendet, bei dem das Substrat beispielsweise aus Siliciumcarbid besteht, bei dem es sich um ein Halbleitermaterial mit großer Bandlücke handelt, und das eine Dicke von 500 μm aufweist.
  • Verwendbar als Leistungshalbleiterelement 1 sind eine Diode, die als Gleichrichterelement dient, ein IGBT (Bipolartransistor mit isoliertem Gate), der als Schaltelement dient, oder dergleichen, wobei die Metallschichten in Form eines bestimmten Schaltungsmusters ausgebildet sein können. Das Halbleitermaterial sowie die Struktur und das Material der Metallschichten sind nicht auf die genannten beschränkt, und auch die Größe des Leistungshalbleiterelements 1 unterliegt keinen besonderen Einschränkungen und kann nach Bedarf eingestellt werden.
  • Wie nachfolgend beschrieben, wird jedoch ein Halbleiter mit großer Bandlücke, der einen hohen Strom bewältigen kann und bei einer hohen Temperatur arbeiten kann, exemplarisch als bevorzugte Wahl für die Leistungshalbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel genannt, um seine Wirkung zu entfalten.
  • Schaltungssubstrat
  • Das Schaltungssubstrat 2, bei dem es sich um ein isolierendes Substrat mit angebrachter Elektrode handelt, wird durch Laminieren von Sputterschichten (Cu) 22a, 22b (die kollektiv als Metall-Dünnschicht 22 bezeichnet werden) und Plattierungselektroden (Cu) 23a, 23b (die kollektiv als Kupferplattierungs-Elektrode 23 bezeichnet werden) jeweils mit einer Dicke von 500 μm in dieser Reihenfolge jeweils auf beiden Oberflächen eines isolierenden Substrats (Siliciumnitrid) 21 gebildet.
  • Die Kupferplattierungs-Elektrode 23, deren bevorzugter Dickenbereich von 150 μm bis 500 μm beträgt, ist bei dem vorliegenden Ausführungsbeispiel mit jeweils 500 μm vorgegeben, wobei zumindest die Kupferplattierungs-Elektrode 23a auf der Seite der Bondverbindungsfläche PB mit dem Leistungshalbleiterelement 1 mit einer Vickershärte von 70 HV oder mehr ausgebildet wird.
  • Dabei kann bei dem Schaltungssubstrat 2 nicht nur Siliciumnitrid, sondern auch Aluminiumoxid, Aluminiumnitrid oder dergleichen für das isolierende Substrat 21 verwendet werden. In Anbetracht der Wärmeabführung von der Leistungshalbleitervorrichtung insgesamt, die eine große Menge Wärme erzeugt, ist die Verwendung eines Materials mit einer Wärmeleitfähigkeit von 20 W/m·K wünschenswert, wobei die Verwendung eines Materials mit einer Wärmeleitfähigkeit von 70 W/m·K oder mehr noch wünschenswerter ist.
  • Bondverbindungsmaterial
  • Das Leistungshalbleiterelement 1 und das Schaltungssubstrat 2 werden durch eine gesinterte Silber-Bondverbindungsschicht durch Bondverbinden miteinander verbunden. Die gesinterte Silber-Bondverbindungsschicht 4 wird durch Erwärmen eines sinterbaren Silberpartikel-Bondverbindungsmaterials (Silber-Nanopaste) gebildet, das durch Suspendieren von Silberpartikeln in einer organischen Basis in einen pastösen Zustand gebracht wird, um bei einer niedrigeren Temperatur als dem Schmelzpunkt von Silber gesintert zu werden, indem ein gegenseitiger Kontakt zwischen Oberflächen der Silberpartikel hervorgerufen wird, die mit der organischen Substanz bedeckt worden sind.
  • Leistungshalbleitervorrichtung
  • Nach der Bondverbindung des Leistungshalbleiterelements 1 mit der einen Oberfläche des Schaltungssubstrats 2 (auf der Seite des Bezugszeichens 23a in der Zeichnung) unter Verwendung der Silber-Nanopaste wird die Basisplatte (Cu usw.) 3 unter Verwendung eines Bondverbindungsmaterials 5, wie z. B. eines Lötmaterials, mit der Plattierungselektrode (Cu) 23b auf der anderen Oberfläche des Substrats (auf der Seite des Bezugszeichens 23b in der Zeichnung) unter Verwendung eines Bondverbindungsmaterials 5, wie z. B. eines Lötmaterials, bondverbunden.
  • Ferner wird die Zuleitungsplatte 6 unter Verwendung eines Bondverbindungsmaterials 7, wie z. B. eines Lötmaterials, mit der Metallschicht 15 (Elementelektrode) bondverbunden, die auf der gegenüberliegenden Oberfläche (aktive Oberfläche) von der dem Schaltungssubstrat 2 zugewandten Oberfläche des Leistungshalbleiterelements 1 gebildet ist, so dass eine Leistungshalbleitervorrichtung hinsichtlich der elektrischen Verbindungen vollständig gebildet ist. Anschließend wird die Vorrichtung einer gehäusemäßigen Einkapselung mit einem Harzmaterial oder dergleichen mittels einer allgemein verwendeten Kapselungstechnik unterzogen.
  • Als nächstes wird ein Verfahren zum Herstellen des Leistungshalbleiterelements 1 kurz beschrieben. Es wird ein Siliciumcarbid-Substrat 11 mit einem Durchmesser von mehreren Zentimetern bereitgestellt. Auf mindestens einer Oberfläche des Siliciumcarbid-Substrats 11 wird zum Zweck der Bondverbindung desselben mit der Zuleitungsplatte 6, die zum Herstellen von elektrischen Verbindungen nach außen dient, die als Elementelektrode dienende Metallschicht 15 aus Nickel, Gold oder dergleichen durch ein generell bekanntes Verfahren, wie z. B. Sputtern, gebildet.
  • Obwohl die Dicke der zu bildenden Metallschicht 15 keinen besonderen Einschränkungen unterliegt und in Übereinstimmung mit der Größe des herzustellenden Leistungshalbleiterelements passend eingestellt werden kann, beträgt sie typischerweise 10 nm bis 2000 nm oder weniger. Es ist darauf hinzuweisen, dass die Metallschicht 15 nicht erforderlich ist, um zu beschreiben, wie die Bondverbindung mit dem Schaltungssubstrat 2 herzustellen ist, so dass die Darstellung derselben in den nachfolgenden Zeichnungen weggelassen ist.
  • Danach wird eine Nickelschicht mit einer Dicke von 50 nm als Metallschicht zum Bilden des Metallsilicids 12 auf der Oberfläche des Siliciumcarbid-Substrats 11 auf der gegenüberliegenden Seite von der Oberfläche gebildet, auf der die Metallschicht 15 gebildet ist, d. h. auf der Oberfläche auf der mit dem Schaltungssubstrat 2 zu verbindenden Seite, die dann für eine Zeitdauer von 1 Stunde einer Wärmebehandlung bei 800°C unter einer Vakuumatmosphäre unterzogen wird, um dadurch eine Nickelsilicidschicht mit einer Dicke von etwa 50 nm als Metallsilicid 12 zu entwickeln.
  • Ferner wird unter Verwendung eines Sputterverfahrens eine Nickelschicht mit einer Dicke von 200 nm als erste Metallschicht 13 auf der Oberfläche des Metallsilicids 12 gebildet, und eine Goldschicht mit einer Dicke von 200 nm wird als zweite Metallschicht 14 auf der Oberfläche der Nickelschicht gebildet, wobei diese Vorgänge nacheinander erfolgen. Anschließend erfolgt eine Vereinzelung unter Zuschneiden auf eine Größe von 5,0 mm im Quadrat, wobei die getrennten Stücke nach einem Reinigungsvorgang als Leistungshalbleiterelement 1 verwendet werden.
  • Ein Verfahren zum Herstellen des Schaltungssubstrats 2 wird anhand der 2 beschrieben. Wie in 2(a) gezeigt, wird die Metall-Dünnschicht 22 mit einer Dicke von 200 nm durch Sputter-Bearbeitung in jeweiligen Bereichen mit einer Größe von 18 mm im Quadrat (18 mm × 18 mm) auf beiden Oberfläche des isolierenden Substrats 21 gebildet, das eine Größe von 20 mm im Quadrat (20 mm × 20 mm) und eine Dicke von 1,0 mm aufweist und aus Siliciumnitrid gebildet ist. Wie in 2(b) gezeigt, werden dann auf der in dieser Weise gebildeten Metall-Dünnschicht 22 Kupferplattierungsschichten 23aC und 23bC (die kollektiv als Kupferplattierungsschicht 23C bezeichnet werden) mit einer Dicke von jeweils etwa 600 μm gebildet.
  • Ein dickes Ausbilden der Kupferplattierungsschicht 23C führt im allgemeinen zu einer unebenen Dicke. Daher wird, wie in 2(c) dargestellt, die Oberfläche des Schaltungssubstrats 2 einem mechanischen Poliervorgang unterzogen, um auf diese Weise die Kupferplattierungs-Elektrode 23 mit einer gleichmäßigen Dicke von 500 μm zu bilden.
  • Die Dicke der Kupferplattierungs-Elektrode 23 liegt vorzugsweise in einem Bereich von 150 μm bis 500 μm. Durch das Sicherstellen, dass die Dicke der Kupferplattierungs-Elektrode 23 (genauer gesagt, die Dicke als leitfähiges Element) 150 μm oder mehr beträgt, ist es möglich, die aufgrund des hohen Stroms erzeugte Wärme in effizienter Weise abzuführen.
  • Obwohl die Dicke im Hinblick auf die Funktion auch mehr als 500 μm betragen kann, wenn alle Bereiche der Dicke wie bei dem vorliegenden Ausführungsbeispiel durch Plattieren gebildet werden, ist es im Hinblick auf das Material, die Formgebungsschritte und dergleichen wünschenswert, die Dicke innerhalb von 500 μm zu halten.
  • Ferner muss bei der Kupferplattierungs-Elektrode 23 zumindest derjenige Bereich der Kupferplattierungs-Elektrode 23a, der als Elektrode dient, die durch die gesinterte Silber-Bondverbindungsschicht 4 mit dem Leistungshalbleiterelement 1 durch Bondverbinden zu verbinden ist, eine Härte von 70 HV oder mehr gewährleisten.
  • Es ist darauf hinzuweisen, dass die Härte der Kupferplattierungs-Elektrode 23a in der Dickenrichtung sowie über alle darin enthaltenen Schichten nicht notwendigerweise gleichmäßig ist; jedoch muss ihr Bereich, der einer Dicke von 50 μm oder mehr auf der Seite in der Nähe des Leistungshalbleiterelements 1 entspricht, eine Härte von 70 HV oder mehr gewährleisten.
  • Wie später noch beschrieben wird, ist eine Härte von 70 HV oder mehr hinsichtlich der tatsächlichen Wirkung zwar ausreichend, jedoch ist es vom Standpunkt der Herstellungsgenauigkeit wünschenswert, einen Spielraum zu haben und damit sicherzustellen, dass die Härte 100 HV oder mehr beträgt.
  • Als Plattierungsbad zum Bilden der Kupferplattierungsschicht 23C wurde ein Bad mit hoher Tiefenstreuung, bestehend aus Kupfersulfat und Schwefelsäure sowie mit einem pH-Wert von 1,0 verwendet. Unter Verwendung einer Gleichstromquelle (Hokuto Denko Corporation; elektrochemisches Messsystem HZ-5000) wurde die Kupferplattierungsschicht 23C durch Konstantstrom-Elektrolyse unter Bedingungen mit einer Stromdichte von 1,0 A/dm2 und einer Badtemperatur von 25°C gebildet.
  • Es sei erwähnt, dass es wünschenswert ist, der Plattierungslösung ein Härtungsmittel zuzusetzen, wie z. B. ein Thioharnstoff-Derivat, um die Härte der Kupferplattierungsschicht 23C zu steigern. Nicht nur das vorstehend beschriebene Plattierungsbad, mit dem eine Härte von 70 HV oder mehr erzielt werden kann, sondern auch ein Plattierungsbad aus Kupferpyrophosphat, Kupferborfluorid und/oder Kupfercyanid kann verwendet werden.
  • Ein Verfahren zum Bondverbinden des Leistungshalbleiterelements 1 mit dem Schaltungssubstrat 2 mit der vorstehend beschriebenen Ausbildung wird unter Bezugnahme auf 3 beschrieben. Es ist darauf hinzuweisen, dass in der Zeichnung Bereiche des Schaltungssubstrats 2, die jenseits des isolierenden Substrats 21 zur Basisplatte 3 hin gelegen sind, in der Darstellung weggelassen sind.
  • Wie in 3(a) gezeigt, wurde auf der Oberfläche der Kupferplattierungs-Elektrode 23a unter Verwendung einer Maske M4 aus rostfreiem Stahl mit einer Öffnung OM4 mit einer Größe von 6 mm im Quadrat und einer Dicke von 0,2 mm eine Silber-Nanopaste 4P, bei der es sich um ein sinterbares Silberpartikel-Bondverbindungsmaterial handelt, in dem Bereich innerhalb der Öffnung OM4 durch Drucken aufgebracht.
  • Wie in 3(b) gezeigt, wurde das Leistungshalbleiterelement 1 in Bezug auf die Oberfläche der auf diese Weise aufgedruckten Silber-Nanopaste 4P positioniert und auf dieser befestigt, um ein provisorisches Bondverbindungsprodukt zu schaffen. Anschließend wurde das provisorische Bondverbindungsprodukt einer vorab erfolgenden Wärmebehandlung bei 100°C für eine Zeitdauer von 10 Minuten unterzogen, wobei es anschließend auf 350°C erwärmt wurde und dabei mit einem Druck von 5 MPa beaufschlagt wurde.
  • Nach dem Erreichen der Temperatur von 350°C wurde das Produkt 5 Minuten lang auf der Temperatur gehalten, so dass die organische Substanz, die die in der Silber-Nanopaste enthaltenen Silber-Nanopartikel (feine Partikel) bedeckt hat, abgebaut wurde und die somit freigelegten feinen Partikel miteinander versintert wurden, um dadurch die gesinterte Silber-Bondverbindungsschicht 4 zu bilden, wie dies in 3(c) gezeigt. Anschließend erfolgte ein Luft-Abkühlen, um auf diese Weise ein Bondverbindungsprodukt bzw. ein durch Bondverbindung verbundenes Produkt aus dem Schaltungssubstrat 2 und dem Leistungshalbleiterelement 1 zu bilden.
  • Anschließend kann durch weiteres Bondverbinden der Basisplatte 3 und der Zuleitungsplatte 6 mit dem Produkt in der vorstehend beschriebenen Weise die Leistungshalbleitervorrichtung gebildet werden. Als Silber-Nanopaste 4P kann z. B. von der DOWA Corporation hergestelltes T2W-A2 verwendet werden. Die vorstehend genannte Wärme-Bondverbindung erfolgte unter Verwendung einer Bondverbindungsvorrichtung (Athlete FA Corporation; Wärmekompressions-Bondverbindungseinheit).
  • Zum Auswerten der Bondverbindungs-Zuverlässigkeit zwischen dem Leistungshalbleiterelement 1 und dem Schaltungssubstrat 2 bei der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung wurde als nächstes ein Vergleichstest unter Verwendung von Teststücken (Beispiel) der Bondverbindungsprodukte gemäß dem vorliegenden Ausführungsbeispiel sowie weiteren Teststücken (Vergleichsbeispiel) der Bondverbindungsprodukte ausgeführt, die einem herkömmlichen Schaltungssubstrat entsprechen.
  • Vergleichs-Teststücke
  • Die Teststücke (Bondverbindungsprodukte) des Vergleichsbeispiels wurden folgendermaßen hergestellt.
  • Das Halbleiterelement derselben wurde mit dem gleichen Verfahren hergestellt wie die bei dem Ausführungsbeispiel 1 verwendete Leistungshalbleitervorrichtung 1. Wie in 4(b1) gezeigt, wurde als Schaltungssubstrat ein isolierendes Substrat 21 verwendet, das eine Größe von 20 mm im Quadrat und eine Dicke von 1,0 mm hatte, aus Siliciumnitrid bestand und mit Kupferplatten 25 mit einer Größe von jeweils 18 mm im Quadrat und einer Dicke von 500 μm versehen war, die mittels eines Hartlötmaterials 24 jeweils mit beiden Oberflächen des isolierenden Substrats 21 verbunden waren (wie bei 3 sind Bereiche, die sich auf der gegenüberliegenden Seite von der Bondverbindungsfläche PB mit dem Leistungshalbleiterelement befinden, in der Darstellung weggelassen).
  • Das Bondverbindungsverfahren (Herstellungsverfahren des Bondverbindungsprodukts) war ähnlich dem in Ausführungsbeispiel 1. Vorliegend wurden jeweils drei Teststücke des Beispiels ((SE1-1 bis SE1-3) sowie drei Teststücke des Vergleichsbeispiels (SC1-1 bis SC1-3) bereitgestellt.
  • Vergleichstest der Haltfestigkeit
  • Die Teststücke der in dieser Weise ausgebildeten Bondverbindungsprodukte wurden in einen Wärmeschock-Tester (ESPEC Corporation: Wärmeschock-Kammer TSA-101S-W) gegeben und anschließend in einen Behandlungszustand von –40°C bis 200°C versetzt (dabei umfasst ein Zyklus das Halten von –40°C über einen Zeitraum von 30 Minuten sowie das Halten von 200°C über einen Zeitraum von 30 Minuten).
  • Alle 200 Zyklen wurden die Haftfestigkeiten mittels eines Scher-Testgeräts gemessen (Dage Corporation: Scher-Testgerät HS4000). Bei der Auswertung der Haftfestigkeiten erfolgte eine Feststellung als ”kein Haftdefekt”, wenn auch bei Ausübung einer Kraft von 30 kp/Chip kein Abschälen auftrat, und eine Feststellung als ”reduzierte Festigkeit”, wenn bei Ausübung einer Kraft von weniger als 30 kp/Chip ein Abschälen auftrat.
  • Es sei erwähnt, dass die Oberflächenhärte der Kupferplattierungs-Elektrode 23a des Beispiels sowie der Kupferplatten-Elektrode 25a des Vergleichsbeispiels jeweils unter Verwendung eines Vickershärte-Testgeräts (Mitutoyo Corporation: MVK-H2) unter Bedingungen mit einer Messbelastung von 100 g und einer Messzeit von 10 Sekunden gemessen wurde. Vor dem Bondverbindungsvorgang betrug die Härte der Kupferplattierungs-Elektrode 23a des jeweiligen Teststücks des Beispiels 70 HV, während die Härte der Kupferplatten-Elektrode 25a des jeweiligen Teststücks des Vergleichsbeispiels 30 HV betrug.
  • In der Tabelle 1 ist das Resultat des Vergleichstests der Haftfestigkeiten veranschaulicht, wobei ”O” ”kein Haftdefekt” bedeutet und ”X” ”Festigkeitsreduzierung” bedeutet. Tabelle 1:
    Figure DE112012003228T5_0002
  • Wie in Tabelle 1 gezeigt, tritt bei den Teststücken des Beispiels, die jeweils die Kupferplattierungs-Elektrode 23a aufweisen, auch nach dem Durchlaufen von 1000 Zyklen kein Haftdefekt auf, so dass keine Reduzierung der Haftfestigkeit vorzufinden ist. Im Gegensatz dazu hat es sich bei den Teststücken des Vergleichsbeispiels, die jeweils die hartgelötete Kupferplatten-Elektrode 25a aufweisen, bestätigt, dass ein Haftdefekt vor 400 Zyklen aufgetreten ist, so dass die Haftfestigkeit vermindert ist.
  • Zum Vergleichen der Zustände der Teststücke des Beispiels sowie der Teststücke des Vergleichsbeispiels nach dem Vergleichstest der Haftfestigkeit wurden die jeweiligen Querschnittsflächen derselben unter Verwendung eines SEM (Rasterelektronenmikroskop (JEOL Ltd.: JXA-8530F) betrachtet. In den 4(a1) und (a2) sind die Querschnittszustände jedes Teststücks des Beispiels vor dem Start des Zyklus sowie nach dem Durchlaufen von 1000 Zyklen schematisch dargestellt, und in den 4(b1) und (b2) sind die Querschnittszustände jedes Teststücks des Vergleichsbeispiels vor dem Start des Zyklus sowie nach dem Durchlaufen von 400 Zyklen schematisch dargestellt.
  • Wie in den 4(a1) und 4(a2) gezeigt, ist bei Betrachtung der Querschnittsflächen der Teststücke des Beispiels kein Korngrenzengleiten an der Bondverbindungsfläche PB der mit dem Leistungshalbleiterelement 1 durch Bondverbindung verbundenen Kupferplattierungs-Elektrode 23a vorzufinden, wobei auch keine vertikale Rissbildung in der als Bondverbindungsteil dienenden gesinterten Silber-Bondverbindungsschicht 4 vorzufinden war.
  • Wie dagegen in 4(b1) und 4(b2) gezeigt, ist bei Betrachtung der Querschnittsfläche der bondverbundenen Teststücke des Vergleichsbeispiels, die nach dem Durchlaufen von 400 Zyklen eine reduzierte Haftfestigkeit zeigten, ein Korngrenzengleiten an der Bondverbindungsfläche PB der mit dem Leistungshalbleiterelement 1 durch Bondverbindung verbundenen Kupferplatten-Elektrode 25a vorzufinden, wobei ferner die Entwicklung von vertikaler Rissbildung CV in der gesinterten Silber-Bondverbindungsschicht 4, beginnend an dem Korngrenzen-Gleitbereich bzw. -Verschiebungsbereich, vorzufinden war.
  • Hierbei ist darauf hinzuweisen, dass es sich bei der Kupferelektrode der Teststücke des Beispiels jeweils um die durch Plattieren gebildete Kupferplattierungs-Elektrode 23 handelt und somit keine Wärmebehandlung für ein Hartlöten oder dergleichen erforderlich ist und selbst bei dem späteren Bondverbindungsvorgang mit dem Leistungshalbleiterelement 1 die Temperatur derselben niemals die normale Temper-Temperatur zum Tempern von Kupfer (400°C oder mehr) übersteigt. Dadurch kann eine hohe Härte (70 HV oder mehr) aufrechterhalten werden.
  • Dagegen handelt es sich bei der Kupferelektrode der Teststücke des Vergleichsbeispiels jeweils um die durch Hartlöten gebildete Kupferplatten-Elektrode 25a, so dass die Härte der Elektrodenoberfläche auf 30 HV weich wird und es unwahrscheinlich wird, dass die Härte bei dem Bondverbindungsvorgang mit dem Leistungshalbleiterelement 1 zunimmt.
  • Dabei ist nämlich Folgendes zu berücksichtigen: da bei den Teststücken des Beispiels die Härte der Kupferelektrode hoch ist, wird ein Korngrenzengleiten in der Elektrode durch einen Wärmeschocktest unterdrückt, und das Auftreten eines vertikalen Risses in der gesinterten Silber-Bondverbindungsschicht 4 aufgrund eines derartigen Gleitens wird verhindert; da im Gegensatz dazu bei den Teststücken des Vergleichsbeispiels die Härte der Kupferelektrode gering ist, kann ein Korngrenzengleiten nicht unterdrückt werden, so dass vertikale Rissbildung in Verbindung mit dem Korngrenzengleiten in der gesinterten Silber-Bondverbindungsschicht 4 auftritt und dies eine Reduzierung der Haftfestigkeit verursacht. Es wird nämlich davon ausgegangen, dass die Unterschiede in der Haftfestigkeit zwischen dem Beispiel und dem Vergleichsbeispiel aus Unterschieden bei der Härte der Kupferelektroden resultieren.
  • Um diese Überlegungen zu verifizieren, wurden Elektroden des gleichen Plattierungs-Typs mit Ausnahme der Härte derselben bereitgestellt, um dadurch eine Relation zwischen der Härte und der Haftfestigkeit zu überprüfen.
  • Ähnlich den Teststücken des Beispiels (SE1-1 bis SE1-3) bei dem Vergleichstest der Haftfestigkeit wird jede Plattierungselektrode durch Plattieren bis zu einer Dicke von etwa 600 μm gebildet, gefolgt von einem Schleifvorgang durch mechanisches Polieren auf eine Dicke von 500 μm. Obwohl die Härte unmittelbar nach dem Polieren 120 HV oder mehr betragen hat, wurde sie durch eine Wärmevorbehandlung in einer Stickstoffatmosphäre auf einen Wert in dem Bereich von 20 bis 120 HV eingestellt.
  • Ähnlich wie bei dem Vergleichstest der Haftfestigkeit wurde das Leistungshalbleiterelement dann mit der jeweiligen, hinsichtlich der Härte eingestellten Elektrode durch Bondverbinden verbunden, und es wurde ein Wärmeschocktest von –40°C auf 200°C durchgeführt, um dadurch die jeweilige Haftfestigkeit nach dem Durchlaufen von 400 Zyklen zu messen.
  • 5 veranschaulicht eine Beziehung zwischen der Oberflächenhärte der Kupferelektrode und der Haftfestigkeit, wobei entlang der Abszisse und entlang der Ordinate die Oberflächenhärte bzw. die Haftfestigkeit aufgetragen sind. Wie in der Zeichnung gezeigt, steigt in dem Bereich der Oberflächenhärte der Kupferelektrode von 60 HV bis 70 HV die Haftfestigkeit mit zunehmender Oberflächenhärte abrupt an, wobei sich bei mehr als 70 HV eine Haftfestigkeit von 100 kp/Chip oder mehr in stabiler Weise zeigt.
  • Es hat sich nämlich herausgestellt, dass die Haftfestigkeit nicht von dem Vorbereitungsverfahren abhängig ist, wie z. B., ob dies durch Plattieren oder durch Kupferplatten-Hartlöten erfolgt, sondern von der abschließenden Oberflächenhärte der Elektrode abhängig ist und dass eine starke Haftfestigkeit durch Halten der Oberflächenhärte auf 70 HV oder mehr aufrechterhalten werden kann. Dabei hat es sich im Hinblick auf Herstellungsschwankungen herausgestellt, dass die Oberflächenhärte der Plattierungselektrode unter dem Aspekt der Sicherstellung eines Spielraums wünschenswerterweise 100 HV oder mehr beträgt.
  • Ferner hat eine Rasterelektronenmikroskop-Betrachtung des kristallisierten Zustands der eine Härte von 70 HV aufweisenden Kupferelektroden mit höherer Haftfestigkeit gezeigt, dass nahezu alle Partikelgrößen in dem Bereich von 1 bis 10 μm lagen und dass ihre durchschnittliche Kristallkorngröße weniger als 10 μm betrug. Dagegen lag bei den Elektroden mit einer Härte von 30 HV oder weniger nahezu die gesamte Partikelgröße bei 50 μm oder mehr.
  • Wenn der Zustand der Elektrode durch eine durchschnittliche Kristallkorngröße gesteuert werden soll, wird somit davon ausgegangen, dass die durchschnittliche Kristallkorngröße wünschenswerterweise 10 μm oder weniger beträgt. Da ferner die Härte tendenziell zunimmt, während die durchschnittliche Kristallkorngröße kleiner wird, so wird ferner davon ausgegangen, dass die durchschnittliche Kristallkorngröße in noch stärker erwünschter Weise bei 5 μm oder weniger liegt.
  • Es ist darauf hinzuweisen, dass beim Ausführungsbeispiel 1 das Schaltungssubstrat 2 für den Fall beschrieben ist, dass die Kupferplattierungs-Elektroden 23a, 23b auf beiden Oberflächen desselben gebildet sind; jedoch ist die Erfindung nicht auf diesen Fall beschränkt. Wenn es sich bei der Oberfläche, die die Haftfestigkeit gegenüber der vorstehend genannten, gesinterten Silber-Bondverbindungsschicht 4 aufweisen muss, nur um die mit dem Leistungshalbleiterelement 1 zu verbindende Bondverbindungsfläche PB handelt, kann auch nur die Elektrode auf der mit dem Leistungshalbleiterelement 1 durch Bondverbinden zu verbindenden Oberfläche durch Plattieren gebildet werden.
  • Jedoch ist bei dem Ausführungsbeispiel 1 die Kupferplattierungs-Elektrode 23 an beiden Oberflächen des Schaltungssubstrats 2 vorgesehen, und somit kann beim Bondverbinden der Basisplatte 3 (wobei es sich anstelle derselben auch um einen Wärmeblock handeln kann) auf der entgegengesetzten Seite zu der zu dem Leistungshalbleiterelement 1 hin gelegenen Seite, wie es in 1 gezeigt ist, die Haftfestigkeit derselben ebenfalls verbessert werden.
  • Obwohl es ferner wünschenswert ist, dass die Kupferplattierungs-Elektrode 23 aus reinem Kupfer gebildet ist, kann auch eine Legierung davon, die einen geringen Zusatz eines anderen Elementes enthält, oder dergleichen verwendet werden. Ferner wird bei dem vorliegenden Ausführungsbeispiel eine vorbestimmte Härte (z. B. 70 HV oder mehr) erreicht, indem die Elektrode durch Plattieren gebildet wird; jedoch kann die Elektrode auch durch ein anderes Verfahren als Plattieren gebildet werden, sofern die vorbestimmte Härte erreicht wird.
  • Wie vorstehend beschrieben, handelt es sich bei dem Schaltungssubstrat 2 gemäß Ausführungsbeispiel 1 um ein Schaltungssubstrat 2, das die Bondverbindungsfläche PB aufweist, die unter Verwendung des sinterbaren Silberpartikel-Bondverbindungsmaterials 4P (oder über die gesinterte Silber-Bondverbindungsschicht 4) durch Bondverbinden mit dem Leistungshalbleiterelement 1 zu verbinden ist.
  • Das Schaltungssubstrat ist derart ausgebildet, dass es das isolierende Substrat 21 sowie die Kupferplattierungs-Elektrode 23a aufweist, bei der sich um eine Elektrode handelt, die auf der einen Oberfläche des isolierenden Substrats 21 angeordnet ist, sowie mit der Bondverbindungsfläche PB ausgebildet ist, die in Richtung derselben Seite des Substrats weist wie die genannte eine Oberfläche, wobei die Kupferplattierungs-Elektrode 23a eine Dicke von 150 μm oder mehr und eine Vickershärte von 70 HV oder mehr aufweist.
  • Auf diese Weise können das Fließen eines hohen Stroms, wie er für den Betrieb des Leistungshalbleiterelements 1 erforderlich ist, sowie eine Übertragung der durch den Betrieb erzeugten Wärme gewährleistet werden; außerdem lässt sich ein Korngrenzengleiten an dem Grenzflächenbereich zwischen der Kupferplattierungs-Elektrode 23a und der gesinterten Silber-Bondverbindungsschicht 4 unterdrücken, so dass der Bondverbindungszustand des Leistungshalbleiterelements 1 und des Schaltungssubstrats 2 selbst bei Betrieb bei hoher Temperatur über einen langen Zeitraum aufrechterhalten werden kann.
  • Es ist darauf hinzuweisen, dass eine Härte von 100 HV oder mehr einen Spielraum sicherstellt, so dass eine starke Bondverbindung selbst beim Auftreten von Herstellungsschwankungen sicher erreicht wird.
  • Da ferner die Elektrode durch Kupfer-Plattieren gebildet wird, kann die Härte der Elektrode in einfacher Weise auf einen vorbestimmten Wert oder mehr eingestellt werden.
  • Weiterhin umfasst das Verfahren zum Herstellen des Schaltungssubstrats 2 gemäß Ausführungsbeispiel 1 folgende Schritte: einen Schritt zum Bilden einer gesputterten Kupferschicht als Metall-Dünnschicht 22a durch Sputtern auf einem bestimmten Bereich (Struktur bzw. Muster) von wenigstens einer Oberfläche (der Oberfläche auf der mit dem Leistungshalbleiterelement 1 zu verbindenden Seite) des isolierenden Substrats 21; einen Schritt zum Bilden der Kupferplattierungsschicht 23aC mit einer Dicke von 150 μm oder mehr auf der Metall-Dünnschicht 22a; sowie einen Schritt zum Polieren der Oberfläche der Plattierungsschicht 23aC zum Entwickeln der mit dem Leistungshalbleiterelement 1 zu verbindenden Bondverbindungsfläche PB. Somit kann in einfacher Weise eine Elektrode mit einer beabsichtigten Dicke unter Aufrechterhaltung einer vorbestimmten Härte gebildet werden.
  • Weiterhin wird die Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 derart ausgebildet, dass sie das vorstehend beschriebene Schaltungssubstrat 2 sowie das Leistungshalbleiterelement 1 aufweist, das über das sinterbare Silberpartikel-Bondverbindungsmaterial 4P mit der Bondverbindungsfläche PB der Elektrode (Kupferplatten-Elektrode 23a) des Schaltungssubstrats 2 verbunden ist.
  • Auf diese Weise lässt sich eine Leistungshalbleitervorrichtung erzielen, die das Fließen eines hohen Stroms, wie er für den Betrieb des Leistungshalbleiterelements 1 erforderlich ist, sowie den Transfer der aufgrund des Betriebs erzeugten Wärme sicherstellen kann und die außerdem auch ein Korngrenzengleiten an dem Grenzflächenbereich zwischen der Kupferplattierungs-Elektrode 23a und der gesinterten Silber-Bondverbindungsschicht 4 unterdrücken kann, um dadurch den Bondverbindungszustand des Leistungshalbleiterelements 1 und des Schaltungssubstrats 2 auch bei Betrieb bei hohen Temperaturen über einen langen Zeitraum aufrecht zu erhalten.
  • Darüber hinaus umfasst das Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 1 folgende Schritte: einen Schritt zum Aufbringen des sinterbaren Silberpartikel-Bondverbindungsmaterials 4P auf einen bestimmten Bereich (Struktur) der Bondverbindungsfläche PB der Kupferplattierungs-Elektrode 23a des Schaltungssubstrats 2; einen Schritt zum Anbringen des Leistungshalbleiterelements 1 auf der Oberfläche des aufgebrachten sinterbaren Silberpartikel-Bondverbindungsmaterials 4P; sowie einen Schritt zum Sintern der Silberpartikel in dem sinterbaren Silberpartikel-Bondverbindungsmaterial 4P bei einer niedrigeren Temperatur als der Temper-Temperatur der Elektrode (Kupferplattierungs-Elektrode 23a), um dadurch das Leistungshalbleiterelement 1 durch Bondverbinden mit dem Schaltungssubstrat 2 zu verbinden.
  • Auf diese Weise lässt sich eine Leistungshalbleitervorrichtung schaffen, die die Härte der Kupferplattierungs-Elektrode 23a aufrechterhalten kann und damit ein Korngrenzengleiten an dem Grenzflächenbereich unterdrücken kann, so dass der Bondverbindungszustand des Leistungshalbleiterelements 1 und des Schaltungssubstrats 2 über eine lange Zeitdauer aufrechterhalten werden kann.
  • Ausführungsbeispiel 2
  • In dem Ausführungsbeispiel 1 ist die mit dem Leistungshalbleiterelement durch Bonden zu verbindende Elektrode für den Fall beschrieben worden, in dem alle Bereiche ihrer Dicke durch Plattieren gebildet sind. In dem Ausführungsbeispiel 2 wird eine Dicke ihres zum Aufrechterhalten der Härte erforderlichen Bereichs festgelegt, und der somit erforderliche Dickenbereich von der mit dem Halbleiterelement durch Bonden zu verbindenden Bondverbindungsfläche PB bis auf eine bestimmte Tiefe wird durch Plattieren gebildet, während ihr Bereich auf der Seite zu dem isolierenden Substrat hin aus einer Kupferplatte (durch Hartlöten) gebildet wird, deren Härte keinen Einschränkungen unterliegt. Die übrige Konfiguration ist die gleiche wie bei Ausführungsbeispiel 1.
  • 6 dient zur Erläuterung einer Leistungshalbleitervorrichtung und eines Schaltungssubstrats gemäß Ausführungsbeispiel 2 der Erfindung und zeigt eine partielle Schnittdarstellung der Leistungshalbleitervorrichtung. Die Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 2 unterscheidet sich von dem Ausführungsbeispiel 1 lediglich in der Konfiguration eines Schaltungssubstrats 202, so dass die Beschreibung des Leistungshalbleiterelements 1 sowie der Silber-Nanopaste 4P zum Bilden der gesinterten Silber-Bondverbindungsschicht 4 sowie die Beschreibung der Leistungshalbleitervorrichtung im allgemeinen an dieser Stelle weggelassen werden.
  • Schaltungssubstrat
  • Das Schaltungssubstrat 202, bei dem es sich um ein isolierendes Substrat mit angebrachter Elektrode handelt, wird gebildet durch Bondverbinden von Kupferplatten 26Ba, 26Bb als darunterliegende Schichten (die kollektiv als darunterliegende Kupferplatte 26B bezeichnet werden) mit jeweils einer Dicke von 500 μm sowie jeweils an beiden Oberflächen eines isolierenden Substrats (Siliciumnitrid) 21 unter Verwendung von Hartlötmaterialien 24a, 24b (die kollektiv als Hartlötmaterial 24 bezeichnet werden), gefolgt vom Bilden von Kupferplattierungsschichten 26Pa, 26Pb (die kollektiv als Kupferplattierungsschicht 26P bezeichnet werden) mit jeweils einer Dicke von 50 μm oder mehr auf der darunterliegenden Kupferplatte 26B.
  • Es werden nämlich die auf beiden Oberflächen des Schaltungssubstrats 202 gebildeten Kupferelektroden 26a, 26b (die kollektiv als Kupferelektrode 26 bezeichnet werden) mit der darunterliegenden Kupferplatte 26B ausgebildet, deren Harte nicht spezifiziert ist, und die Kupferplattierungsschicht 26P, deren Härte einen vorbestimmten Wert oder darüber (70 HV) aufweist, wird mit einer vorbestimmten Dicke oder mehr auf der darunterliegenden Kupferplatte gebildet.
  • Wenn die Dicke der Kupferplattierungsschicht 26P (genauer gesagt die Dicke der Schicht mit einer Härte von 70 HV oder mehr auf der Seite der mit dem Leistungshalbleiterelement 1 durch Bonden zu verbindenden Bondverbindungsfläche PB) mit 50 μm oder mehr vorgegeben wird, ist es unabhängig von der Härte der darunterliegenden Kupferplatte 26B möglich, ein Korngrenzengleiten an der Grenzfläche mit der gesinterten Silber-Bondverbindungsschicht 4 zu unterdrücken und damit das Auftreten einer vertikalen Rissbildung zu verhindern, so dass sich die Haftfestigkeit verbessern lässt.
  • Wenn nämlich die Dicke der Kupferplattierungsschicht 26P mit 50 μm oder mehr vorliegt, ist es möglich, den Einfluss der kristallinen Sprödigkeit der darunterliegenden Kupferplatte 26B gegenüber der Bondverbindungsfläche PB zu eliminieren, so dass eine höhere Bondverbindungs-Festigkeit aufrechterhalten werden kann. Wenn die Dicke der Kupferplattierungsschicht 26P mit 100 μm oder mehr vorgegeben ist, kann die Zuverlässigkeit noch weiter erhöht werden.
  • In dem bevorzugten Bereich der Dicke als Kupferelektrode liegt deren untere Grenze bei 150 μm und ist somit ähnlich dem Ausführungsbeispiel 1; jedoch kann ihre obere Grenze um den Wert höher liegen, der der Dicke der darunterliegenden Kupferplatte 26B entspricht. Es ist darauf hinzuweisen, dass die Dicke der Kupferplattierungsschicht 26P größer sein kann als die Dicke der darunterliegenden Kupferplatte 26B.
  • Es wird ein Verfahren zum Herstellen des Schaltungssubstrats 202 beschrieben. Die darunterliegenden Kupferplatten 26Ba, 26Bb mit jeweils einer Größe von 18 mm im Quadrat und einer Dicke von 500 μm werden mit beiden Oberflächen des aus Siliciumnitrid gebildeten isolierenden Substrats 21 mit einer Größe von 20 mm im Quadrat und einer Dicke von 1,0 mm durch Bondverbinden verbunden, und zwar unter Verwendung eines Silber-Lötmaterials bei einer Bondverbindungstemperatur von 700°C.
  • Anschließend wird auf der in dieser Weise durch Bondverbinden verbundenen, darunterliegenden Kupferplatte 26B die Kupferplattierungsschicht 26P mit einer Dicke von 50 μm gebildet.
  • Die Dicke der Kupferelektrode 26 (genauer gesagt die Dicke als leitfähiges Element) liegt vorzugsweise in einem Bereich von 150 μm oder mehr. Durch das Sicherstellen, dass die Dicke der Kupferelektrode 26 einen Wert von 150 μm oder mehr besitzt, ist es möglich, aufgrund des hohen Stroms erzeugte Wärme in effizienter Weise abzuführen.
  • Wie im Folgenden noch beschrieben wird, muss bei der Kupferelektrode 26 die Kupferplattierungsschicht 26P, die auf der Seite der mit dem Leistungshalbleiterelement 1 durch Bonden zu verbindenden Bondverbindungsfläche PB gebildet wird, eine Dicke von 50 μm oder mehr in demjenigen Bereich sichergestellt werden, in dem eine Härte von 70 HV oder mehr aufrechterhalten bleibt.
  • Es ist darauf hinzuweisen, dass es in Ausführungsbeispiel 2 aufgrund der Tatsache, dass nahezu die gesamte für die Kupferelektrode 26 erforderliche Dicke durch die darunterliegende Kupferplatte 26B geschaffen wird, ausreichend ist, dass die Dicke der Kupferplattierungsschicht 26P im Bereich von 50 μm liegt.
  • Somit weist die Oberfläche der Kupferelektrode 26 unmittelbar nach der Plattierung mit Sicherheit eine ausreichende Oberflächengenauigkeit auf, um diese durch Bonden mit dem Leistungshalbleiterelement 1 zu verbinden, so dass kein Polieren derselben erforderlich ist, um die Oberflächengenauigkeit wie bei Ausführungsbeispiel 1 herzustellen.
  • Ferner ist bei dem Ausführungsbeispiel 2 darauf hinzuweisen, dass die Härte von 70 HV oder mehr der Kupferplattierungsschicht 26P in der tatsächlichen Wirkung zwar ausreichend ist, es jedoch wünschenswert ist, einen Spielraum zu haben, so dass die Härte unter dem Gesichtspunkt der Herstellungsgenauigkeit auf 100 HV oder mehr gehalten wird.
  • Wie beim Ausführungsbeispiel 1 wurde als Plattierungsbad zum Bilden der Kupferplattierungsschicht 26P das Bad mit hoher Tiefenstreuung, bestehend aus Kupfersulfat und Schwefelsäure sowie mit einem pH-Wert von 1,0 verwendet. Unter Verwendung einer Gleichstromquelle (Hokuto Denko Corporation; elektrochemisches Messsystem HZ-5000) wurde die Kupferplattierungsschicht 26P durch Konstantstrom-Elektrolyse unter Bedingungen mit einer Stromdichte von 1,0 A/dm2 und einer Badtemperatur von 25°C gebildet.
  • Es sei erwähnt, dass es wünschenswert ist, der Plattierungslösung ein Härtungsmittel zuzusetzen, wie z. B. ein Thioharnstoff-Derivat, um die Härte der Kupferplattierungsschicht 23C zu steigern. Nicht nur das vorstehend beschriebene Plattierungsbad, mit dem eine Härte von 70 HV oder mehr erzielt werden kann, sondern auch ein Plattierungsbad aus Kupferpyrophosphat, Kupferborfluorid und/oder Kupferzyanid kann verwendet werden.
  • Ein Verfahren zum Bondverbinden des Leistungshalbleiterelements 1 mit dem Schaltungssubstrat 2 mit der vorstehend beschriebenen Ausbildung findet in ähnlicher Weise wie bei dem Ausführungsbeispiel 1 statt und wird unter Bezugnahme auf 3 beschrieben, wobei die Bezeichnungen und Bezugszeichen entsprechend zu ersetzen sind.
  • Wie in 3(a) gezeigt, wurde auf der Oberfläche der Kupferelektrode 26 unter Verwendung einer Maske M4 aus rostfreiem Stahl mit einer Öffnung OM4 mit einer Größe von 6 mm im Quadrat und einer Dicke von 0,2 mm eine Silber-Nanopaste 4P in dem Bereich innerhalb der Öffnung OM4 durch Drucken aufgebracht.
  • Wie in 3(b) gezeigt, wurde das Leistungshalbleiterelement 1 dann in Bezug auf die Oberfläche der auf diese Weise aufgedruckten Silber-Nanopaste 4P positioniert und auf dieser befestigt, um ein provisorisches Bondverbindungsprodukt zu schaffen. Anschließend wurde das provisorische Bondverbindungsprodukt einer vorab erfolgenden Wärmebehandlung bei 100°C für eine Zeitdauer von 10 Minuten unterzogen, wobei es anschließend auf 350°C erwärmt wurde und dabei mit einem Druck von 5 MPa beaufschlagt wurde.
  • Nach dem Erreichen der Temperatur von 350°C wurde das Produkt 5 Minuten lang auf der Temperatur gehalten, so dass die organische Substanz, die die in der Silber-Nanopaste enthaltenen Silber-Nanopartikel (feine Partikel) bedeckt hat, abgebaut wurde und die somit freigelegten feinen Partikel miteinander versintert wurden, um dadurch die gesinterte Silber-Bondverbindungsschicht 4 zu bilden, wie dies in 3(b) gezeigt ist. Anschließend erfolgte ein Luft-Abkühlen, um auf diese Weise ein Bondverbindungsprodukt bzw. ein durch Bondverbindung verbundenes Produkt aus dem Schaltungssubstrat 202 und dem Leistungshalbleiterelement 1 zu bilden.
  • Anschließend kann durch weiteres Bondverbinden der Basisplatte 3 und der Zuleitungsplatte 6 mit dem Produkt in der vorstehend beschriebenen Weise die Leistungshalbleitervorrichtung gebildet werden, wie sie in 6 dargestellt ist. Als Silber-Nanopaste 4P kann z. B. von der DOWA Corporation hergestelltes T2W-A2 verwendet werden. Die vorstehend genannte Wärme-Bondverbindung erfolgte unter Verwendung einer Bondverbindungsvorrichtung (Athlete FA Corporation; Wärmekompressions-Bondverbindungseinheit).
  • Zum Auswerten der Bondverbindungs-Zuverlässigkeit zwischen dem Leistungshalbleiterelement 1 und dem Schaltungssubstrat 202 bei der Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 2 der Erfindung wurde als nächstes ein Vergleichstest der Haftfestigkeit unter Verwendung von Teststücken (Beispiel) der Bondverbindungsprodukte gemäß dem vorliegenden Ausführungsbeispiel sowie weiteren Teststücken (Vergleichsbeispiel) der Bondverbindungsprodukte ausgeführt, die einem herkömmlichen Schaltungssubstrat entsprechen.
  • Teststücke
  • Die Teststücke (Bondverbindungsprodukte) des Vergleichsbeispiels waren ähnlich denen des Vergleichsbeispiels beim Ausführungsbeispiel 1, und als Schaltungssubstrat wurde ein isolierendes Substrat 21 mit einer Größe von 20 mm im Quadrat und einer Dicke von 1,0 Millimeter verwendet, das aus Siliciumnitrid bestand und mit Kupferplatten 25 mit einer Größe von jeweils 18 mm im Quadrat und einer Dicke von 500 μm versehen war, die mittels eines Hartlötmaterials 24 mit beiden Oberflächen des isolierenden Substrats 21 bondverbunden waren.
  • Das Bondverbindungsverfahren (Herstellungsverfahren eines Bondverbindungsprodukts) war ähnlich dem in den Ausführungsbeispielen 1 und 2. Es wurden jeweils drei Teststücke für das Beispiel (SE2-1 bis SE2-3) sowie drei Teststücke für das Vergleichsbeispiel (SC2-1 bis SC2-3) bereitgestellt.
  • Vergleichstest der Haftfestigkeit
  • Wie bei dem Vergleichstest der Haftfestigkeit beim Ausführungsbeispiel 1 wurden die Teststücke der in dieser Weise ausgebildeten Bondverbindungsprodukte in einen Wärmeschock-Tester (ESPEC Corporation: Wärmeschock-Kammer TSA-101S-W) gegeben und anschließend in einen Behandlungszustand von –40°C bis 200°C versetzt (dabei umfasst ein Zyklus das Halten von –40°C über einen Zeitraum von 30 Minuten sowie das Halten von 200°C über einen Zeitraum von 30 Minuten).
  • Alle 200 Zyklen wurden die Haftfestigkeiten mittels eines Scher-Testgeräts gemessen (Dage Corporation: Scher-Testgerät HS4000). Bei der Auswertung der Haftfestigkeiten erfolgte eine Feststellung als ”kein Haftdefekt”, wenn auch bei Ausübung einer Kraft von 30 kp/Chip oder mehr kein Abschälen auftrat, und eine Feststellung als ”reduzierte Festigkeit”, wenn bei Ausübung einer Kraft von weniger als 30 kp/Chip ein Abschälen auftrat.
  • Es sei erwähnt, dass die Oberflächenhärte der Kupferelektrode 26a des Beispiels sowie der Kupferplatten-Elektrode 25a des Vergleichsbeispiels jeweils unter Verwendung eines Vickershärte-Testgeräts (Mitutoyo Corporation: MVK-H2) unter Bedingungen mit einer Messbelastung von 100 g und einer Messzeit von 10 Sekunden gemessen wurde. Vor dem Bondverbindungsvorgang betrug die Härte der Kupferelektrode 26 des jeweiligen Teststücks des Beispiels 70 HV, während die Härte der Kupferplatten-Elektrode 25a des jeweiligen Teststücke des Vergleichsbeispiels 30 HV betrug.
  • In der Tabelle 2 ist das Resultat des Vergleichstests der Haftfestigkeit veranschaulicht, wobei ”O” ”kein Haftdefekt” bedeutet und ”X” ”Festigkeitsreduzierung” bedeutet. Tabelle 2:
    Figure DE112012003228T5_0003
  • Wie in Tabelle 2 gezeigt, tritt bei den Teststücken des Beispiels, die jeweils die Kupferplattierungs-Elektrode 26P dieses Beispiels aufweisen, auch nach dem Durchlaufen von 1000 Zyklen kein Haftdefekt auf, so dass keine Reduzierung der Haftfestigkeit vorzufinden ist. Im Gegensatz dazu hat es sich bei den Teststücken des Vergleichsbeispiels, die jeweils die hartgelötete Kupferplattierungs-Elektrode 25a aufweisen, bestätigt, dass ein Haftdefekt vor dem Durchlaufen von 400 Zyklen aufgetreten ist, so dass die Haftfestigkeit vermindert ist.
  • Wie bei dem Ausführungsbeispiel 1 wurden zum Vergleichen der Zustände der Teststücke des Beispiels sowie der Teststücke des Vergleichsbeispiels nach dem Vergleichstest der Haftfestigkeit die jeweiligen Querschnittsflächen derselben unter Verwendung eines SEM (Rasterelektronenmikroskop (JEOL Ltd.: JXA-8530F)) betrachtet. Als Ergebnis wurde auch bei dem Ausführungsbeispiel 2 bei der Kupferelektrode 26 kein Korngrenzengleiten an der Bondverbindungsfläche PB der mit dem Leistungshalbleiterelement 1 durch Bonden verbundenen Kupferplattierungsschicht 26P festgestellt, wobei auch keine vertikale Rissbildung in der als Bondverbindungsteil dienenden gesinterten Silber-Bondverbindungsschicht 4 vorzufinden war.
  • Dagegen hat die Betrachtung der Querschnittsflächen der Bondverbindungs-Teststücke des Vergleichsbeispiels, die nach dem Durchlaufen von 400 Zyklen eine reduzierte Haftfestigkeit zeigten, ein Korngrenzengleiten an der Bondverbindungsfläche PB der mit dem Leistungshalbleiterelement 1 durch Bonden verbundenen Kupferplatten-Elektrode 25a ergeben, wobei ferner die Entwicklung von vertikalen Rissen CV in der gesinterten Silber-Bondverbindungsschicht 4, beginnend an dem Korngrenzen-Gleitbereich bzw. -Verschiebungsbereich, vorzufinden war.
  • Zum Untersuchen einer Untergrenze der Dicke des Bereichs, der eine Härte mit einem vorbestimmten Wert (70 HV) oder mehr aufweist, wurden Teststücke jeweils mit der Kupferplattierungsschicht 26P bereitgestellt, deren Dicke als Parameter vorgegeben war, wobei diese dann einem Wärmeschocktest wie bei dem Vergleichstest der Haftfestigkeit unterzogen wurden, wie dies vorstehend beschrieben ist, um dadurch die jeweilige Anzahl von Zyklen festzustellen, in denen die Haftfestigkeit erhalten blieb.
  • Bei den Teststücken (Bondverbindungsprodukte) wurden die Schaltungssubstrate jeweils gebildet, indem die Kupferplatten 26B jeweils als darunterliegende Kupferschichten mit einer Größe von jeweils 18 mm im Quadrat und einer Dicke von 500 μm unter Verwendung des Hartlötmaterials 24 mit beiden Oberflächen des isolierenden Substrats 21 durch Bonden verbunden wurden, das eine Größe von 20 mm im Quadrat und eine Dicke von 1,0 mm besaß und aus Siliciumnitrid hergestellt war; danach wurden auf der Kupferplatte jeweils die Kupferplattierungsschichten 26P mit unterschiedlichen Dicken gebildet. Das Bondverbindungsverfahren (Herstellungsverfahren eines Bondverbindungsprodukts) war ähnlich dem in den Ausführungsbeispielen 1 und 2.
  • Als Teststücke mit den unterschiedlichen Dicken wurden jeweils drei Teststücke für jeweils acht Typen bereitgestellt: diese beinhalten die Typen SPT1 bis SPT3 mit Plattierungsdicken von 25 μm, 40 μm bzw. 45 μm, die dem Vergleichsbeispiel entsprechen; sowie die Typen SPT4 bis SPT8 mit Plattierungsdicken von 50 μm, 55 μm, 60 μm, 100 μm bzw. 150 μm, die dem Beispiel entsprechen. Die Vickershärte jedes Kupferplattierungsschichtbereichs 26P wurde auf 70 HV eingestellt.
  • In der Tabelle 3 ist das Resultat des Vergleichstests der Haftfestigkeit veranschaulicht, wobei ”O” ”kein Haftdefekt” bedeutet und ”X” ”Festigkeitsreduzierung” bedeutet. Tabelle 3:
    Figure DE112012003228T5_0004
  • Wie in Tabelle 3 veranschaulicht, wird mit zunehmender Dicke der Kupferplattierungsschicht 26P die Anzahl der Zyklen höher, während denen die Haftfestigkeit erhalten bleibt. Ferner hat es sich herausgestellt, dass bei Vorgabe der Dicke der Kupferplattierungsschicht 26P mit 50 μm oder mehr die Festigkeit selbst nach 2000 Zyklen ausreichend erhalten bleibt.
  • Im Gegensatz dazu hat es sich herausgestellt, dass bei einer geringeren Dicke als 50 μm die Anzahl der Zyklen, bei denen ein Defekt in der Haftfestigkeit hervorgerufen wird, mit abnehmender Dicke geringer wird und dass auch die Wahrscheinlichkeit von Schwankungen in den Testresultaten auftritt, so dass die Bondverbindungseigenschaften instabil werden.
  • Wie vorstehend beschrieben, handelt es sich bei dem Schaltungssubstrat 202 gemäß Ausführungsbeispiel 2 um ein Schaltungssubstrat 202, das die Bondverbindungsfläche PB zur Bondverbindung mit dem Leistungshalbleiterelement 1 unter Verwendung des sinterbaren Silberpartikel-Bondverbindungsmaterials 4P (oder mittels der gesinterten Silber-Bondverbindungsschicht 4) aufweist.
  • Das Schaltungssubstrat ist derart ausgebildet, dass es das isolierende Substrat 21 sowie die Kupferelektrode 26a aufweist, bei der sich um eine Elektrode handelt, die auf der einen Oberfläche (der Oberfläche auf der mit dem Leistungshalbleiterelement 1 durch Bondverbinden zu verbindenden Seite) des isolierenden Substrats 21 angeordnet ist und die mit der Bondverbindungsfläche PB ausgebildet ist, die zu derselben Seite des Substrats weist wie die genannte eine Oberfläche, wobei die Kupferelektrode 26a eine Dicke von 150 μm oder mehr aufweist, und die Kupferplattierungsschicht 26P, die einem Bereich in der vorgenannten Dicke von der Bondverbindungsfläche PB mit dem Leistungshalbleiterelement 1 in Richtung auf das isolierende Substrat 21 bis zu mindestens einer Tiefe von 50 μm entspricht, eine Vickershärte von 70 HV oder mehr aufweist.
  • Hierdurch können das Fließen eines hohen Stroms, wie er für den Betrieb des Leistungshalbleiterelements 1 erforderlich ist, sowie der Transfer der aufgrund des Betriebs erzeugten Wärme gewährleistet werden; auch kann ein Korngrenzengleiten an dem Grenzflächenbereich zwischen der Kupferelektrode 26a und der gesinterten Silber-Bondverbindungsschicht 4 unterdrückt werden, um dadurch einen Bondverbindungszustand des Leistungshalbleiterelements 1 und des Schaltungssubstrats 202 selbst bei einem Betrieb bei hoher Temperatur über einen langen Zeitraum aufrechtzuerhalten.
  • Ferner ist es bei dem Ausführungsbeispiel 2 ebenfalls möglich, eine Leistungshalbleitervorrichtung mit hoher Bondverbindungs-Zuverlässigkeit ähnlich dem Ausführungsbeispiel 1 zu erzielen.
  • Weiterhin ist das Verfahren zum Herstellen des Schaltungssubstrats 202 gemäß Ausführungsbeispiel 2 derart ausgebildet, dass es folgende Schritte aufweist: einen Schritt zum Bondverbinden einer vorbestimmten Formgebung der Kupferplatte 26Ba mit einer Dicke von 100 μm oder mehr als darunterliegendes Kupfer mit mindestens einer Oberfläche des isolierenden Substrats 21, wobei es sich bei dieser einen Oberfläche um die Oberfläche auf der mit dem Leistungshalbleiterelement 1 zu verbindenden Seite handelt; sowie einen Schritt zum Plattieren von Kupfer bis auf eine Dicke von 50 μm oder mehr auf die Oberfläche der durch Bonden verbundenen Kupferplatte 26Ba, und zwar zum Bilden der Kupferplattierungsschicht 26P zum Entwickeln der Bondverbindungsfläche PB (oder der diese Fläche aufweisenden Elektrode 26a) zur Bondverbindung mit dem Leistungshalbleiterelement 1.
  • Auf diese Weise ist es in einfacher Weise möglich, die Kupferelektrode 26a mit einer gewünschten Dicke sowie unter Aufrechterhaltung einer vorbestimmten Härte in ihrer Region entsprechend einem Bereich der gewünschten Dicke von der Bondverbindungsfläche PB bis auf eine erforderliche Tiefe zu bilden.
  • Da ferner der einer Dicke von 50 μm oder mehr entsprechende Bereich auf der Seite der Bondverbindungsfläche PB durch Plattieren gebildet ist, ist es in einfacher Weise möglich, die Härte des Bereichs von der Bondverbindungsfläche PB in Richtung auf das isolierende Substrat 21 bis zu mindestens einer Tiefe von 50 μm auf einen vorbestimmten Wert oder mehr einzustellen.
  • Da ferner die Dicke der Kupferplattierungs-Elektrode 26Pa mit einem Wert um etwa 50 μm vorgegeben ist, kann eine für die Bondverbindungsfläche PB erforderliche Oberflächengenauigkeit in einfacher Weise ohne mechanisches Polieren (oder Schneiden) sichergestellt werden. Dies soll selbstverständlich nicht bedeuten, dass ein Polieren der Kupferplattierungsschicht 26Pa für eine weitere Verbesserung der Oberflächengenauigkeit ausgeschlossen ist.
  • Ausführungsbeispiel 3
  • Es ist darauf hinzuweisen, dass bei der Kupferelektrode 26a gemäß Ausführungsbeispiel 2 aufgrund der Tatsache, dass die Kupferplatte 26Ba auf ihrer zu dem isolierenden Substrat 21 hin gelegenen Seite bei der Hartlötbearbeitung einer Temperung unterzogen worden ist, die Härte derselben niedriger ist als die Härte der Kupferplattierungsschicht 26Pa auf der zu dem Leistungshalbleiterelement 1 hin gelegenen Seite. Auf diese Weise kann die Kupferelektrode 26a eine Härteverteilung in der Tiefenrichtung aufweisen, so dass die Härte auf der zu dem isolierenden Substrat 21 hin gelegenen Seite niedriger gemacht wird.
  • Beispielsweise tritt in dem Fall, in dem die Härte über alle Regionen in der Dickenrichtung gleichmäßig ausgebildet ist und somit die Härte auf der zu dem isolierenden Substrat 21 hin gelegenen Seite hoch ist, in manchen Situationen eine Rissbildung in dem Keramikbereich des isolierenden Substrats 21 auf, wenn ein Wärmeschock darauf einwirkt.
  • Wenn dagegen die Kupferelektrode 26a gemäß Ausführungsbeispiel 2 verwendet wird, bei der die Härte der Elektrode auf ihrer zu dem isolierenden Substrat 21 hin gelegenen Seite niedriger ist als auf ihrer zu dem Leistungshalbleiterelement 1 hin gelegenen Seite, hat es sich herausgestellt, dass das Auftreten von Rissbildung vermindert wird. Es wird somit davon ausgegangen, dass eine Spannungsentlastung in den Bereichen mit geringerer Härte stattfindet.
  • Daher ist bei einer Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 3 die Kupferelektrode des Schaltungssubstrats 2 derart konfiguriert, dass die Härte auf ihrer zu dem isolierenden Substrat 21 hin gelegenen Seite niedriger ist als die Härte auf ihrer zu der Bondverbindungsfläche PB mit dem Leistungshalbleiterelement 1 hin gelegenen Seite. Zur Untersuchung einer Wirkung einer derartigen Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 3 wurde folgende Auswertung durchgeführt.
  • Zum exakten Nachbilden der Härte auf der zu dem isolierenden Substrat 21 hin gelegenen Seite, der Dicke des Bereichs mit dieser Härte und dergleichen wurde eine Elektrodenstruktur ähnlich der in Ausführungsbeispiel 1 gezeigten verwendet, so dass die Auswertung ausgeführt wurde, indem als Parameter die Härte und die Dicke der Sputterschicht 22a als Elektrodenelement auf der zu dem isolierenden Substrat 21 hin gelegenen Seite sowie die Härte und die Dicke der Kupferplattierungs-Elektrode 23a als Elektrodenelement auf der zu dem Leistungshalbleiterelement 1 hin gelegenen Seite verwendet wurden. Die Auswertung wurde also für die Konstruktion Kupferplattierungs-Elektrode 23a/Sputterschicht 22a/SiN (isolierendes Substrate) 21/Sputterschicht 22b/Kupferplattierungs-Elektrode ausgeführt.
  • Teststücke von Bondverbindungsprodukten wurden in ähnlicher Weise bereitgestellt wie bei den Beispielen in den Ausführungsbeispielen 1 und 2, bei denen die Dicke von jeder Sputterschicht 22a als Elektrodenelement auf der zu dem isolierenden Substrat 21 hin gelegenen Seite mit 10 μm vorgegeben war und die Vickershärte (30 HV, 40 HV, 50 HV, 60 HV, 70 HV) der Sputterschichten sowie die Dicke (50 μm, 100 μm, 200 μm) und die Härte (70 HV, 80 HV, 90 HV, 100 HV) der Kupferplattierungs-Elektroden als Parameter vorgegeben waren.
  • Die derart ausgebildeten Teststücke der Bondverbindungsprodukte wurden unter Bedingungen von –40°C bis 200°C (wobei ein Zyklus das Halten von –40°C für eine Zeitdauer von 30 Minuten sowie das Halten von 200°C für eine Zeitdauer von 30 Minuten beinhaltet) über 1000 Zyklen getestet, wobei anschließend ermittelt wurde, ob in dem SiN als Keramikmaterial Rissbildung aufgetreten ist oder nicht. Die Resultate dieses Tests sind in Tabelle 4 veranschaulicht, wobei ”O” ”keine Rissbildung” bedeutet und ”X” ”Rissbildung” bedeutet. Tabelle 4:
    Figure DE112012003228T5_0005
  • Wie in Tabelle 4 gezeigt, hat es sich bestätigt, dass bei den Teststücken, deren Sputterschicht 22a eine Vickershärte von 30 bis 50 HV besitzt, unabhängig von der Dicke und der Härte der Kupferplattierungs-Elektrode 23a (in der Tabelle als ”Kupferplattierungsschicht” bezeichnet und in Form einer einzelnen Elektrodenschicht ausgebildet) keine Rissbildung auf der zu dem Leistungshalbleiterelement 1 hin gelegenen Seite auftritt. Dagegen ist bei den Teststücken mit 60 HV oder mehr das Auftreten von Rissen festzustellen.
  • Es wird daher angenommen, dass bei einer Härte des Elektrodenelements auf der zu dem isolierenden Substrat 21 hin gelegenen Seite von 50 HV oder weniger während der Wärmezyklen erzeugte Spannungsbelastungen zwischen dem isolierenden Substrat 21 und der Elektrode entspannt werden, so dass das Entstehen von Rissbildung verhindert wird. Ein ähnlicher Test wurde für die Sputterschicht mit einer verminderten Dicke bis 5 μm durchgeführt, wobei das Resultat desselben in Tabelle 5 veranschaulicht ist. Tabelle 5: Resultate der Haftfestigkeitsauswertung unter Verwendung der Härte der Kupferelektrode auf der Seite A2 des isolierenden Substrats als Parameter
    Figure DE112012003228T5_0006
  • Wie in Tabelle 5 gezeigt, hat es sich herausgestellt, dass selbst bei einer Reduzierung der Dicke der Sputterschicht 22a auf 5 μm, d. h. bei einer Reduzierung der Dicke des Bereichs mit geringerer Härte auf bis zu 5 μm, das Auftreten von Rissbildung durch Reduzieren ihrer Vickershärte auf 50 HV oder weniger verhindert werden kann. Ferner hat es sich herausgestellt, das bei einer Reduzierung der Dicke der Sputterschicht 22a auf einen geringeren Wert als den vorstehend genannten, eine solche Härte zwar nicht exakt gemessen werden kann, jedoch ein Effekt zum Verhindern des Auftretens von Rissbildung erzielt werden kann.
  • Bei der Auswertung der Haftfestigkeit, wie diese weiterhin für die vorstehenden Teststücke ausgeführt worden ist, hat es sich bestätigt, dass die Haftfestigkeit aufrechterhalten werden kann, wenn die Härte in der Region von der Bondverbindungsfläche PB bis zu mindestens einer Tiefe von 50 μm mit 70 HV oder mehr vorgegeben wird sowie die Härte auf der zu dem isolierenden Substrat 21 hin gelegenen Seite mit 50 HV oder weniger vorgegeben wird, selbst wenn die gesamte Dicke der Elektrode 150 μm oder weniger beträgt.
  • Es wurde nämlich festgestellt, dass dann, wenn die Härte in der Region von der Bondverbindungsfläche PB bis zu einer Tiefe von 50 μm mit 70 HV oder mehr vorgegeben ist und die Harte auf der zu dem isolierenden Substrat 21 hin gelegenen Seite mit 50 HV oder weniger vorgegeben ist, das Auftreten von Rissbildung verhindert werden kann, so dass die Haftfestigkeit unabhängig von der Dicke der Schicht-Elektrode aufrechterhalten werden kann.
  • Es ist darauf hinzuweisen, dass das Ausführungsbeispiel 3 das Resultat des Auswertungstests ist, der unter Verwendung der Sputterschicht 22a mit einfach einstellbarer Härte auf der Basis der Feststellung ausgeführt wurde, dass die Härte der Kupferplatte 26B als spezielles Phänomen aufgrund der Konfiguration von Ausführungsbeispiel 2 in der vorstehend beschriebenen Weise vermindert worden ist, um auf diese Weise eine Wirkung aufgrund dieses Phänomens zu untersuchen.
  • Somit ist es selbstverständlich möglich, den vorstehend beschriebenen Effekt durch die Konfiguration beim Ausführungsbeispiel 2 zu erzielen, wenn die Härte in der Region von der Bondverbindungsfläche PB bis zu einer Tiefe von 50 μm (26P) mit 70 HV oder mehr vorgegeben wird und die Härte auf der zu dem isolierenden Substrat 21 (26B) hin gelegenen Seite aktiv auf 50 HV oder weniger gebracht wird.
  • Ausführungsbeispiel 4
  • Selbst mittels der Konfiguration gemäß dem Ausführungsbeispiel 1 muss ein ähnlicher Effekt erzielt werden, wenn eine Schicht auf der Seite zu dem isolierenden Substrat 21 hin mit einer Plattierungsbedingung ausgebildet wird, die die Härte geringer macht, und eine Schicht auf der Seite zu dem Leistungshalbleiterelement 1 hin mit einer Plattierungsbedingung ausgebildet wird, die die Härte höher macht, beispielsweise durch Verwendung einer Plattierungslösung, der ein Härtungsmittel zugesetzt ist.
  • Zum Untersuchen einer Wirkung durch eine Leistungshalbleitervorrichtung gemäß Ausführungsbeispiel 4 wurde daher folgende Auswertung durchgeführt.
  • Es wurden Teststücke von Bondverbindungsprodukten in ähnlicher Weise wie bei den Beispielen der Ausführungsbeispiele 1 und 2 bereitgestellt, wobei als Parameter die Vickershärte (30 HV, 40 HV, 50 HV, 60 HV, 70 HV) der Kupferplattierungsschicht mit einer Dicke von 100 μm als Elektrodenelement auf der zu dem isolierenden Substrat 21 hin gelegenen Seite sowie die Dicke (50 μm, 100 μm) und Härte (70 HV, 80 HV, 90 HV, 100 HV) der Kupferplattierungsschicht auf der zu dem Leistungshalbleiterelement 1 hin gelegenen Seite vorgegeben wurden.
  • Die auf diese Weise gebildeten Teststücke der Bondverbindungsprodukte wurden einer Behandlung unter Bedingungen von –40°C bis 200°C (wobei ein Zyklus das Halten von –40°C für eine Zeitdauer von 30 Minuten und das Halten von 200°C für eine Zeitdauer von 30 Minuten beinhaltet) für 1000 Zyklen unterzogen, und anschließend wurde festgestellt, ob in dem SiN als Keramikmaterial Rissbildung aufgetreten ist oder nicht. Die Resultate dieses Tests sind in Tabelle 6 veranschaulicht, wobei ”O” ”keine Rissbildung” bedeutet und ”X” ”Rissbildung” bedeutet. Tabelle 6: Resultate der Haftfestigkeitsauswertung unter Verwendung der Härte der Kupferelektrode auf der Seite B1 des isolierenden Substrats als Parameter
    Figure DE112012003228T5_0007
  • Wie in Tabelle 6 gezeigt, hat es sich bestätigt, dass bei den Teststücken, deren Kupferplattierungsschicht auf der zu dem isolierenden Substrat 21 hin gelegenen Seite jeweils eine Vickershärte von 30 bis 50 HV aufweist, unabhängig von der Dicke und der Härte der Kupferplattierungsschicht auf der zu dem Leistungshalbleiterelement 1 hin gelegenen Seite keine Rissbildung auftritt. Dagegen ist bei den Teststücken mit einer Härte von 60 HV oder mehr das Auftreten von Rissbildung festzustellen.
  • Es wird nämlich davon ausgegangen, dass beim Vorgeben der Härte des Elektrodenelements auf der zu dem isolierenden Substrat 21 hin gelegenen Seite mit 50 HV oder weniger, aufgrund der Wärmezyklen erzeugte Spannungsbelastungen zwischen dem isolierenden Substrat 21 und der Elektrode entlastet werden, so dass das Auftreten von Rissbildung verhindert wird.
  • Ein ähnlicher Test wurde ferner für die Fälle ausgeführt, in denen die Dicke der Kupferplattierungsschicht auf der zu dem isolierenden Substrat 21 hin gelegenen Seite mit 200 μm und 300 μm vorgegeben ist, wobei die Resultate in Tabelle 7 und Tabelle 8 veranschaulicht sind. Tabelle 7: Resultate der Haftfestigkeitsauswertung unter Verwendung der Härte der Kupferelektrode auf der Seite B1 des isolierenden Substrats als Parameter
    Figure DE112012003228T5_0008
    Tabelle 8: Resultate der Haftfestigkeitsauswertung unter Verwendung der Härte der Kupferelektrode auf der Seite B3 des isolierenden Substrats als Parameter
    Figure DE112012003228T5_0009
  • Wie in Tabelle 7 und Tabelle 8 veranschaulicht, hat es sich herausgestellt, dass selbst bei einer Erhöhung der Dicke der Kupferplattierungsschicht auf der zu dem isolierenden Substrat 21 hin gelegenen Seite auf 200 μm oder 300 μm, d. h. einer Steigerung der Dicke des Bereichs mit geringerer Härte auf bis zu 300 μm, das Auftreten von Rissbildung verhindert werden kann, indem ihre Vickershärte auf 50 HV oder weniger reduziert wird.
  • Ein Kombinieren dieser Resultate mit dem Auswertungsresultat des Ausführungsbeispiels 3 zeigt somit, dass Rissbildung verhindert werden kann, wenn die Vickershärte des Bereichs mit der geringeren Härte auf 50 HV oder weniger reduziert wird, und zwar unabhängig von der Dicke desselben.
  • Wie vorstehend beschrieben, sind die Halbleitervorrichtungen gemäß Ausführungsbeispielen 1 bis 4 jeweils derart ausgebildet, dass sie Folgendes aufweisen: das Schaltungssubstrat 2, das mit dem isolierenden Substrat 21 ausgebildet ist, das aus einem Keramikmaterial gebildet ist und an seiner einen Oberfläche mit einer Elektrode (beispielsweise einer Kombination aus 22, 23 und 26) aus Kupfermaterial versehen ist; sowie das Leistungshalbleiterelement 1 als Halbleiterelement, das unter Verwendung eines sinterbaren Silberpartikel-Bondverbindungsmaterials 4P mit der Elektrode durch Bonden verbunden ist; wobei die Elektrode in ihrem Bereich (z. B. 23, 26P oder einer Schicht in 26P, die mit einer höheren Härte auszubilden ist) von der Bondverbindungsfläche PB mit dem Leistungshalbleiterelement 1 in Richtung auf das isolierende Substrat 21 bis auf eine Tiefe von 50 μm eine Vickershärte von 70 HV oder mehr aufweist sowie in ihrem übrigen Bereich (z. B. einer Schicht in 22, 26B und einer Schicht in 26P, die mit einer niedrigeren Härte auszubilden ist) auf der zu dem isolierenden Substrat 21 hin gelegenen Seite eine Vickershärte von 50 HV oder weniger aufweist.
  • Somit ist es möglich, eine Leistungshalbleitervorrichtung zu schaffen, bei der das Auftreten von Rissbildung verhindert werden kann und das Haftvermögen aufrechterhalten werden kann, so dass der Bondverbindungszustand des Leistungshalbleiterelements 1 und des Schaltungssubstrats 2 selbst bei einem Betrieb bei hoher Temperatur über eine lange Zeitdauer erhalten bleiben kann.
  • Ferner sind die Herstellungsverfahren der Halbleitervorrichtungen gemäß den Ausführungsbeispielen 1 und 4 jeweils derart ausgebildet, dass sie folgende Schritte aufweisen:
    einen Schritt zum Bilden der Metall-Dünnschicht 22 durch Sputtern auf einem bestimmten Bereich von mindestens einer Oberfläche des aus einem Keramikmaterial gebildeten isolierenden Substrats;
    einen Schritt zum derartigen Bilden einer ersten Kupferplattierungsschicht, dass diese eine Vickershärte von 50 HV oder weniger aufweist, auf der Metall-Dünnschicht 22;
    einen Schritt zum derartigen Bilden einer zweiten Kupferplattierungsschicht, dass diese eine Dicke von 50 μm oder mehr und eine Vickershärte von 70 HV oder mehr aufweist, auf der ersten Kupferplattierungsschicht, um dadurch eine Elektrode mit einer Bondverbindungsfläche PB zur Bondverbindung mit einem Halbleiterelement zu entwickeln; und
    einen Schritt zum Bondverbinden des Leistungshalbleiterelements 1 als dem Halbleiterelement mit der Bondverbindungsfläche der Elektrode unter Verwendung des sinterbaren Silberpartikel-Bondverbindungsmaterials 4P. Hierdurch können die vorstehend beschriebenen Halbleitervorrichtungen in einfacher Weise hergestellt werden.
  • Ferner sind die Herstellungsverfahren zum Herstellen der Halbleitervorrichtungen gemäß den Ausführungsbeispielen 2 und 3 derart ausgebildet, dass sie folgende Schritte aufweisen:
    einen Schritt zum Bondverbinden der Kupferplatte 26B mit einer bestimmten Formgebung mit mindestens einer Oberfläche des aus einem Keramikmaterial gebildeten isolierenden Substrats 21, so dass zumindest ein Bereich der Kupferplatte auf der zu dem isolierenden Substrat hin gelegenen Seite eine Vickershärte von 50 HV oder weniger nach dem Bondverbinden aufweist;
    einen Schritt zum Plattieren von Kupfer auf eine Oberfläche der mit dem isolierenden Substrat 21 durch Bondverbinden verbundenen Kupferplatte 26B, um dadurch die Elektrode 26 zu entwickeln, die eine Bondverbindungsfläche PB zur Bondverbindung mit einem Halbleiterelement aufweist und eine Vickershärte von 70 HV oder mehr auf eine Tiefe von 50 μm oder mehr aufweist; und
    einen Schritt zum Bondverbinden des Leistungshalbleiterelements 1 als Halbleiterelement mit der Bondverbindungsfläche PB der Elektrode 26 unter Verwendung des sinterbaren Silberpartikel-Bondverbindungsmaterials 4P. Auf diese Weise lassen sich die vorstehend beschriebenen Halbleitervorrichtungen in einfacher Weise herstellen.
  • Es ist darauf hinzuweisen, dass die jeweiligen Ausführungsbeispiele zwar für den Fall der Verwendung eines IGBT als Schaltelement beschrieben worden sind, jedoch kann stattdessen auch ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) verwendet werden. Ferner kann als Material des Halbleiterelements mit großer Bandlücke auch ein anderes Material als Siliciumnitrid, wie z. B. Galliumnitrid (GaN), Galliumarsenid oder Diamant verwendet werden.
  • Ferner ist bei den jeweiligen Ausführungsbeispielen das als Gleichrichterelement (Diode) oder Schaltelement (Transistor) dienende Leistungshalbleiterelement 1 also sogenanntes Halbleiterelement mit großer Bandlücke exemplarisch dargestellt, das aus Siliciumcarbid gebildet ist; jedoch ist die Erfindung nicht darauf beschränkt, und es kann auch aus Silicium (Si) gebildet sein.
  • Bei Verwendung von Siliciumcarbid, einem Material der Galliumnitrid-Familie, Galliumarsenid oder Diamant zum Bilden eines sogenannten Halbleiters mit großer Bandlücke, dessen Bandlücke höher ist als bei Silicium, wie dies vorstehend erwähnt wurde, wird jedoch der Bereich der im Betrieb verwendbaren Temperaturen größer, so dass der von der Erfindung erzielte Effekt noch weiter gesteigert werden kann.
  • Bezugszeichenliste
    • 1
    Leistungshalbleiterelement (Halbleiterelement)
    2
    Schaltungssubstrat (isolierendes Substrat mit angebrachter Elektrode)
    3
    Basisplatte
    4
    gesinterte Metall-Bondverbindungsschicht
    4P
    sinterbares Silberpartikel-Bondverbindungsmaterial (Silber-Nanopaste)
    5
    Bondverbindungsmaterial (Lötmaterial)
    6
    Zuleitung (Verdrahtungselement)
    7
    Bondverbindungsmaterial (Lötmaterial)
    11
    Halbleiterchip (Halbleitersubstrat)
    12
    Metallsilicid
    13
    erste Metallschicht
    14
    zweite Metallschicht
    21
    isolierendes Substrat
    22
    Sputterschicht (Metall-Dünnschicht)
    23
    Kupferplattierungselektrode (Elektrode)
    24
    Bondverbindungsmaterial (Hartlötmaterial)
    26
    Kupferelektrode
    26B
    darunterliegende Kupferplatte
    26P
    Kupferplattierungsschicht
    PB
    Bondverbindungsfläche
    (Unterschiedliche Ziffern an der Hunderter-Stelle der Bezugszeichen bezeichnen die unterschiedlichen Ausführungsbeispiele)

Claims (9)

  1. Halbleitervorrichtung, die Folgendes aufweist: ein Schaltungssubstrat, das ein isolierendes Substrat aufweist, das aus einem Keramikmaterial gebildet ist und auf seiner einen Oberfläche mit einer aus einem Kupfermaterial gebildeten Elektrode versehen ist; und ein Halbleiterelement, das unter Verwendung eines sinterbaren Silberpartikel-Bondverbindungsmaterials durch Bondverbinden mit der Elektrode verbunden ist; wobei die Elektrode in ihrem Bereich von einer Bondverbindungsfläche mit dem Halbleiterelement in Richtung auf das isolierende Substrat bis auf eine Tiefe von 50 μm eine Vickershärte von 70 HV oder mehr aufweist und in ihrem übrigen Bereich auf der zu dem isolierenden Substrat hin gelegenen Seite eine Vickershärte von 50 HV oder weniger aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Bereich von der Bondverbindungsfläche mit dem Halbleiterelement in Richtung auf das isolierende Substrat bis auf die Tiefe von 50 μm eine Vickershärte von 100 HV oder mehr aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Bereich von der Bondverbindungsfläche mit dem Halbleiterelement in Richtung auf das isolierende Substrat bis auf die Tiefe von 50 μm durch Plattieren gebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Halbleiterelement ein Leistungshalbleiterelement ist und die Elektrode eine Dicke von 150 μm oder mehr aufweist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei das Leistungshalbleiterelement aus einem Halbleitermaterial mit großer Bandlücke gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei es sich bei dem Halbleitermaterial mit großer Bandlücke um eines der Materialien handelt, zu denen folgende gehören: Siliciumcarbid, ein Material aus der Galliumnitrid-Familie, Galliumarsenid und Diamant.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist: einen Schritt zum Bilden einer Metall-Dünnschicht durch Sputtern auf einem bestimmten Bereich von mindestens einer Oberfläche eines aus einem Keramikmaterial gebildeten isolierenden Substrats; einen Schritt zum derartigen Bilden einer ersten Kupferplattierungsschicht, dass diese eine Vickershärte von 50 HV oder weniger aufweist, auf der Metall-Dünnschicht; einen Schritt zum derartigen Bilden einer zweiten Kupferplattierungsschicht, dass diese eine Dicke von 50 μm oder mehr und eine Vickershärte von 70 HV oder mehr aufweist, auf der ersten Kupferplattierungsschicht, um dadurch eine Elektrode mit einer Bondverbindungsfläche zur Bondverbindung mit einem Halbleiterelement zu bilden; und einen Schritt zum Bondverbinden des Halbleiterelements mit der Bondverbindungsfläche der Elektrode unter Verwendung eines sinterbaren Silberpartikel-Bondverbindungsmaterials.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist: einen Schritt zum Bondverbinden einer Kupferplatte mit einer bestimmten Formgebung mit mindestens einer Oberfläche eines aus einem Keramikmaterial gebildeten isolierenden Substrats, so dass zumindest ein Bereich der Kupferplatte auf der zu dem isolierenden Substrat hin gelegenen Seite nach dem Bondverbinden eine Vickershärte von 50 HV oder weniger aufweist; einen Schritt zum Plattieren von Kupfer auf eine Oberfläche der mit dem isolierenden Substrat durch Bondverbinden verbundenen Kupferplatte, um dadurch eine Elektrode mit einer Bondverbindungsfläche zur Bondverbindung mit einem Halbleiterelement sowie mit einer Vickershärte von 70 HV oder mehr bis auf eine Tiefe von 50 μm oder mehr zu bilden; und einen Schritt zum Bondverbinden des Halbleiterelements mit der Bondverbindungsfläche der Elektrode unter Verwendung eines sinterbaren Silberpartikel-Bondverbindungsmaterials.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7 oder 8, wobei die entwickelte Elektrode eine Dicke von 150 μm oder mehr aufweist.
DE112012003228.4T 2011-08-04 2012-07-06 Halbleitervorrichtung und Verfahren zum Herstellen derselben Active DE112012003228B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011170793 2011-08-04
JPJP2011170793 2011-08-04
JP2011170793 2011-08-04
PCT/JP2012/067314 WO2013018504A1 (ja) 2011-08-04 2012-07-06 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE112012003228T5 true DE112012003228T5 (de) 2014-05-08
DE112012003228B4 DE112012003228B4 (de) 2021-08-12

Family

ID=47629035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003228.4T Active DE112012003228B4 (de) 2011-08-04 2012-07-06 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US9224665B2 (de)
JP (1) JP5627789B2 (de)
CN (1) CN103703560B (de)
DE (1) DE112012003228B4 (de)
WO (1) WO2013018504A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672324B2 (ja) 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
JP6111764B2 (ja) * 2013-03-18 2017-04-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP2015207747A (ja) * 2014-04-17 2015-11-19 政宏 星野 ワイドバンドギャップ半導体デバイス
DE112015004770B4 (de) * 2014-10-20 2021-01-14 Mitsubishi Electric Corporation Leistungsmodul
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
JP6415381B2 (ja) * 2015-04-30 2018-10-31 三菱電機株式会社 半導体装置の製造方法
DE102015216047A1 (de) * 2015-08-21 2017-02-23 Continental Automotive Gmbh Schaltungsträger, Leistungselektronikanordnung mit einem Schaltungsträger
US10727167B2 (en) 2016-01-19 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing power semiconductor device
KR102591486B1 (ko) * 2016-02-26 2023-10-19 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 방열 기판
CN107290914B (zh) * 2016-04-01 2022-09-09 上海伯乐电子有限公司 电子纸显示模组及其制备方法、电子纸显示装置
CN116598263A (zh) * 2017-05-10 2023-08-15 罗姆股份有限公司 功率半导体装置和半导体功率模块
JP6869140B2 (ja) * 2017-08-07 2021-05-12 株式会社 日立パワーデバイス 半導体装置及びそれを用いたオルタネータ
EP3457434B1 (de) * 2017-09-13 2020-11-18 Infineon Technologies AG Verfahren zur herstellung eines halbleitersubstrats für eine leistungshalbleitermodulanordnung
JP7043794B2 (ja) * 2017-11-06 2022-03-30 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
CN108231703B (zh) * 2017-12-11 2020-02-07 全球能源互联网研究院有限公司 一种功率器件模组及其制备方法
DE112019007708T5 (de) * 2019-09-11 2022-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
KR102312085B1 (ko) * 2019-11-08 2021-10-13 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
JP2023013629A (ja) * 2021-07-16 2023-01-26 三菱マテリアル株式会社 銅／セラミックス接合体、および、絶縁回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102570A (ja) 1994-09-30 1996-04-16 Toshiba Corp セラミックス回路基板
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2001085571A (ja) 1999-09-14 2001-03-30 Ngk Spark Plug Co Ltd 銅貼り窒化珪素回路基板
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
US20080251908A1 (en) * 2007-04-11 2008-10-16 Advanced Chip Engineering Technology Inc. Semiconductor device package having multi-chips with side-by-side configuration and method of the same
US7948075B2 (en) * 2008-03-10 2011-05-24 Hitachi Metals, Ltd. Silicon nitride substrate, method of manufacturing the same, and silicon nitride circuit board and semiconductor module using the same
WO2009157160A1 (ja) 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP5135079B2 (ja) * 2008-06-30 2013-01-30 株式会社日立製作所 半導体装置及び接合材料
JP5392901B2 (ja) * 2009-03-12 2014-01-22 日立金属株式会社 窒化珪素配線基板
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
DE102009029577B3 (de) * 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
CN101673761B (zh) * 2009-09-29 2011-05-25 株洲南车时代电气股份有限公司 一种半导体器件及半导体组件
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate

Also Published As

Publication number Publication date
DE112012003228B4 (de) 2021-08-12
US20140138710A1 (en) 2014-05-22
JP5627789B2 (ja) 2014-11-19
JPWO2013018504A1 (ja) 2015-03-05
CN103703560A (zh) 2014-04-02
CN103703560B (zh) 2016-07-20
US9224665B2 (en) 2015-12-29
WO2013018504A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE112015005836B4 (de) Leistungsmodul
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE112008001023T5 (de) Leistungs-Halbleitermodul
EP3386934A1 (de) Kupfer-keramik-substrat, kupferhalbzeug zur herstellung eines kupfer-keramik-substrats und verfahren zur herstellung eines kupfer-keramik-substrats
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE102015114874A1 (de) Eine Lötformteilstruktur zum Löten einer Halbleiterchipanordnung, ein Verfahren zum Bilden einer Lötformteilstruktur für eine Halbleiterchipanordnung und ein Verfahren zum Löten einer Halbleiterchipanordnung
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102009000882B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102020103983B4 (de) Mehrschichtige Wärmesenkenplatte aufweisend Kupferschichten und Cobaltdiffusionsschichten
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
EP3555913A1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER, BOLTE & PARTNER GBR, DE

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final