CN104979160A - 半导体器件的制作方法及ti-igbt的制作方法 - Google Patents

Abstract

本发明提供了半导体器件的制作方法及TI-IGBT的制作方法，在半导体器件制作过程中对局部掺杂精度要求较低的区域进行掺杂，所述局部掺杂方法采用离子罩对半导体衬底进行遮挡，在离子注入过程中，使部分区域的离子通过，部分区域的离子被遮挡，仅一步就实现了对半导体衬底的局部遮挡，相对于现有技术中需要涂胶、曝光、显影等工序实现局部遮挡，本发明提供的制作方法大大简化了工艺，缩短生产周期，提高了生产效率；且离子罩的制作成本相对于光刻机以及光刻工艺中的各工序需要的设备的成本大大降低，进而能够减少半导体器件的生产成本。

Description

半导体器件的制作方法及TI-IGBT的制作方法

技术领域

本发明涉及半导体器件的制作领域，更具体的说是涉及一种半导体器件的制作方法及TI-IGBT的制作方法。

背景技术

在半导体器件制造过程中，通常需要在半导体衬底表面的局部区域形成适当类型和适当浓度的掺杂区，而其他区域不进行掺杂，即对半导体衬底实现局部掺杂。

现有的局部掺杂包括光刻工艺和离子注入工艺，一般的光刻工艺要对半导体衬底表面进行清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，在半导体衬底表面需要进行掺杂的区域形成窗口，在半导体衬底表面不需要进行掺杂的区域形成光刻胶或薄膜进行掩盖，然后对带有光刻胶或薄膜的半导体衬底进行离子注入，由于窗口外的地方有光刻胶或薄膜进行遮挡，离子无法进入到半导体衬底中，而窗口对应的地方没有光刻胶或薄膜遮挡，离子进入到半导体衬底中形成掺杂区，从而在半导体衬底上形成局部掺杂。

由于光刻工艺包括多个工艺步骤，且需要光刻机才能实现，造成在半导体器件制作过程中对局部掺杂精度要求较低的区域实现局部掺杂时，工艺繁琐且成本较高。

发明内容

有鉴于此，本发明提供一种半导体器件的制作方法及TI-IGBT（Triplemode Integrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）的制作方法，以解决现有技术中对局部掺杂精度要求较低的半导体器件实现局部掺杂时，工艺繁琐且成本较大的问题。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层；

在所述第一掺杂层上设置带有通孔图案的离子罩，所述通孔暴露出所述第一掺杂层待形成第二掺杂区的表面；

对设置有离子罩的第一掺杂层掺杂第二类型杂质，在所述待形成第二掺杂区掺杂形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。

优选地，所述掺杂第一类型杂质与所述掺杂第二类型杂质的具体过程为：采用离子注入机进行离子注入。

优选地，所述在所述第一掺杂层上设置带有通孔图案的离子罩具体为：将离子罩安装在所述离子注入机上，移动所述形成全部掺杂的第一掺杂层的半导体衬底，将所述形成全部掺杂的第一掺杂层的半导体衬底与所述离子罩对准。

优选地，所述在所述第一掺杂层上设置带有通孔图案的离子罩具体为：采用夹具将所述离子罩与所述形成全部掺杂的第一掺杂层的半导体衬底对准后固定在一起。

优选地，所述离子罩为金属片。

优选地，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管或集成门极双晶体管中的任意一种。

本发明还提供了另外一种半导体器件制作方法，包括：

提供半导体衬底；

在所述半导体衬底的一个表面设置带有第一掺杂区图案的第一离子罩；

对设置有第一离子罩的半导体衬底进行第一类型杂质的掺杂，形成第一掺杂区；

在形成第一掺杂区的半导体衬底表面设置带有第二掺杂区图案的第二离子罩；

对设置有第二离子罩的半导体衬底进行第二类型杂质的掺杂，形成第二掺杂区。

优选地，所述第一类型杂质的掺杂与所述第二类型杂质的掺杂的具体过程为：采用离子注入机进行离子注入。

优选地，所述离子罩为金属片。

优选地，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管或集成门极双晶体管中的任意一种。

同时，本发明还提供了一种TI-IGBT的制作方法，包括：

S1、提供半导体衬底，所述半导体衬底的一个表面内包括多个IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属；

S2、将所述半导体衬底的另一个表面减薄，并采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构，所述背面结构包括并列排布且掺杂类型相反的第一掺杂区和第二掺杂区。

优选地，所述采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构，具体包括：

S201、在所述半导体衬底的减薄面上形成全部掺杂的第一掺杂层；

S202、在所述第一掺杂层上设置带有第二掺杂区图案的离子罩，对所述第一掺杂层进行局部离子掺杂，形成第二掺杂区，所述第一掺杂层上其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。

优选地，所述采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构，具体包括：

S211、在所述半导体衬底的减薄面上设置带有第一掺杂区图案的第一离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第一掺杂区；

S212、在所述半导体衬底的减薄面上设置带有第二掺杂区图案的第二离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第二掺杂区。

优选地，在步骤S2中将所述半导体衬底的另一个表面减薄之后，形成所述TI-IGBT的背面结构之前，还包括：

对所述半导体衬底的减薄表面进行全部掺杂，在所述半导体衬底的减薄表面形成缓冲层。

优选地，所述半导体衬底的基材为硅、碳化硅、氮化镓、金刚石或磷化镓中的任意一种。

经由上述的技术方案可知，本发明提供的半导体器件的制作方法，在半导体器件制作过程中对局部掺杂精度要求较低的区域进行掺杂，所述局部掺杂方法采用离子罩对半导体衬底进行遮挡，在离子注入过程中，使部分区域的离子通过，部分区域的离子被遮挡，仅一步就实现了对半导体衬底的局部遮挡，相对于现有技术中需要涂胶、曝光、显影等工序实现局部遮挡，本发明提供的制作方法大大简化了工艺，缩短生产周期，提高了生产效率；且离子罩的制作成本相对于光刻机以及光刻工艺中的各工序需要的设备的成本大大降低，进而能够减少半导体器件的生产成本。

即在对局部掺杂精度要求较低的半导体器件制作过程中，本发明提供的制作方法能够代替现有技术中通过光刻工艺和离子注入工艺实现的局部掺杂，由于本发明中的制作方法工艺步骤简单，因此可以简化工艺，缩短生产周期，并且由于所述方法采用的离子罩相对于昂贵的光刻机来说，成本大大降低，在一定程度上能够降低半导体器件的生产成本。

本发明还提供了一种TI-IGBT的制作方法，其正面IGBT元胞采用现有的光刻工艺形成，而在制作所述TI-IGBT背面的掺杂区时，采用上述提供的制作方法形成，由于TI-IGBT背面的掺杂区面积较大，局部掺杂精度要求较低，采用昂贵的光刻工艺形成局部掺杂造成较大浪费，而本发明提供的TI-IGBT制作方法，采用离子罩实现局部掺杂，不仅简化了TI-IGBT的背面制作工艺，还降低TI-IGBT的制作成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明提供的一种半导体器件的制作方法流程图；

图2为本发明实施例提供的一种离子罩安装方式；

图3为本发明实施例提供的另一种离子罩安装方式；

图4为本发明实施例提供的一种TI-IGBT制作方法流程图；

图5为本发明实施例提供的一种TI-IGBT器件衬底；

图6为本发明实施例提供的步骤S2的一种具体方法流程图；

图7为本发明实施例提供的一种形成第一掺杂层的工艺流程图；

图8为本发明实施例提供的在第一掺杂层表面形成第二掺杂区的工艺流程图；

图9为本发明实施例提供的一种TI-IGBT结构图；

图10为本发明实施例提供的步骤S2的另一种具体方法流程图；

图11为本发明实施例提供的另一种TI-IGBT结构图。

具体实施方式

正如背景技术部分所述，现有技术中的局部掺杂方法包括光刻工艺和离子注入工艺，由于光刻工艺包含多个步骤，且需要光刻机才能实现，造成现有技术中的局部掺杂工艺繁琐且成本较高。

发明人发现，出现上述现象的原因是，在制作半导体器件的过程中，由于半导体器件尺寸较小，且对半导体衬底上掺杂区的形状、尺寸及位置的精确度要求较高，现有技术中通常采用光刻机进行精确对准，实现局部掺杂，但是发明人还发现，有些半导体器件表面的掺杂结构对掺杂区形状、尺寸及位置的精确度要求较低，这种情况下，还使用光刻机进行局部掺杂，一方面，由于光刻工艺包括多个工序，工艺繁琐；另一方面，光刻机的成像***和定位***的费用较高，且折旧速度非常快，造成光刻工艺的费用较高。

基于此，发明人经过研究发现，提供一种半导体器件的制作方法代替光刻工艺，实现对形状、尺寸及位置的精确度要求较低的半导体器件掺杂区的制作，所述半导体器件的制作方法包括：

提供半导体衬底；

在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层；

在所述第一掺杂层上设置带有通孔图案的离子罩，所述通孔暴露出所述第一掺杂层待形成第二掺杂区的表面；

对设置有离子罩的第一掺杂层掺杂第二类型杂质，在所述待形成第二掺杂区掺杂形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。

由上述的技术方案可知，本发明提供的半导体器件的制作方法，由于仅仅采用离子罩代替现有技术中光刻工艺形成的光刻胶或薄膜对半导体衬底表面进行遮挡，形成局部掺杂，使得局部掺杂工艺仅需一步遮挡和离子注入就可以实现，避免了现有技术通过光刻工艺中涂胶、曝光、显影等工序以及光刻机的使用才能实现局部遮挡，本发明提供的制作方法不仅简化了工艺，提高了生产效率，还能够减少光刻机的使用，降低半导体器件的生产成本。

以上是本申请的核心思想，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

下面通过几个实施例具体描述本发明中提供的半导体器件的制作方法和TI-IGBT的制作方法。

本发明的一个实施例公开了一种半导体器件的制作方法，其流程图如图1所示，包括：

步骤S101：提供半导体衬底。

所述半导体衬底的基材为硅、碳化硅、氮化镓、金刚石或磷化镓中的任意一种，本实施例中对此不做限定。

需要说明的是，本实施例提供的半导体器件的制作方法主要应用在对形状、尺寸及位置的精确度要求不高的掺杂区的制作过程中，例如功率半导体器件FRD（Fast Recovery Diode，快恢复二极管）、GTO（Gate Turn-Off Thyristor，门极可关断晶闸管）、IEGT（Injection Enhanced Gate Transistor，电子注入增强门极晶体管）、IGCT（Integrated Gate-Commutated Thyristor，集成门极换流晶闸管）、MTO（MOS Controlled Gate Turn-Off Thyristor，MOS控制型可关断晶闸管）、IGDT（Integrated Gate Dual Transistor，集成门极双晶体管）等的背面短路集电极或阳极的制作过程中，由于其背面短路集电极或阳极的掺杂区对形状、尺寸及位置的精确度要求不太严格，无需用具有精确对准功能的光刻工艺实现对半导体衬底的遮挡，再形成局部掺杂。而对在半导体衬底上形成对形状、尺寸及位置的精确度要求较高的掺杂区，本实施例中优选的采用光刻工艺实现局部掺杂。

步骤S102：在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层；

所述第一类型杂质可以是N型杂质也可以是P型杂质，本实施例中对此不做限定。

步骤S103：在所述第一掺杂层上设置带有通孔图案的离子罩，所述通孔暴露出所述第一掺杂层待形成第二掺杂区的表面；

本实施例中所述离子罩可以是由金属材料加工形成的薄片，也可以是由与光刻胶材料相同的材料加工形成的薄片，本实施例中对所述离子罩的材料不做限定，只要所述离子罩能够在离子注入过程中，实现遮挡离子的作用即可，本实施例中优选的所述离子罩为金属片。需要说明的是，所述离子罩上所带有的通孔图案与所述半导体衬底上待掺杂区形状和位置相对应，所述图案为半导体衬底上需要进行离子注入形成掺杂区的图形。所述离子罩上的通孔图案能够使离子通过，从而在半导体衬底上形成具有一定掺杂类型的掺杂区。

步骤S104:对设置有离子罩的第一掺杂层掺杂第二类型杂质，在所述待形成第二掺杂区掺杂形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。

本实施例中，对设置有离子罩的第一掺杂层掺杂第二类型杂质优选的采用离子注入机进行离子掺杂。在采用离子注入机对所述半导体衬底进行离子注入时，如图2所示，离子罩1可以与半导体衬底2通过夹具3重叠夹在一起形成“复合半导体衬底”，然后放入离子注入机中进行离子注入，需要说明的是，通过夹具将离子罩和半导体衬底夹在一起时，离子罩和半导体衬底之间固定时，可以有一定的间隙，即离子罩和半导体衬底之间的固定为接近式固定；离子罩和半导体衬底之间还可以直接接触，即离子罩和半导体衬底之间的固定为接触式固定。为了方便离子罩和半导体衬底通过夹具固定在一起，本实施例中优选的所述离子罩的外形轮廓与所述半导体衬底的外形轮廓大小接近，形状相似。

本实施例中在所述第一掺杂层上设置带有通孔图案的离子罩具体为：采用夹具将所述离子罩与所述形成全部掺杂的第一掺杂层的半导体衬底对准后固定在一起。

另外，在采用离子注入机对所述半导体衬底进行离子注入时，离子罩还可以不与半导体衬底通过夹具固定在一起，尤其在大批量生产同一种或同一类型的半导体器件时，可以如图3所示，将离子罩1安装在离子注入机4上，然后将多个半导体衬底2放置在传送带5上，通过传送带5，将半导体衬底2依次传送到离子罩1的下方，从而快速实现对多个半导体衬底的局部掺杂。

本实施例中，在所述第一掺杂层上设置带有通孔图案的离子罩具体为：将离子罩安装在所述离子注入机上，移动所述形成全部掺杂的第一掺杂层的半导体衬底，将所述形成全部掺杂的第一掺杂层的半导体衬底与所述离子罩对准。

本实施例中提供的半导体器件的制作方法，采用带有图案的离子罩遮挡半导体衬底的表面，代替现有技术中通过涂胶、曝光、显影等光刻工艺实现对半导体衬底的局部遮挡，再对所述带有离子罩的半导体衬底表面进行离子注入，由于所述离子罩通孔部分能够通过离子，而非通孔部分能够遮挡离子的通过，从而实现在半导体衬底上的局部掺杂。由于所述离子罩的制作工艺简单，且成本较低，相对于现有技术中需要通过工艺繁琐且设备昂贵的光刻工艺实现半导体衬底的局部掺杂，本实施例中提供的制作方法更简单，成本较低且能够缩短半导体器件的生产周期。

另外，在较薄的半导体衬底上形成掺杂区时，由于光刻工艺中包括对半导体衬底进行软烘、后烘和硬烘等工序，在这些工艺中，由于高温处理，半导体衬底容易出现翘曲或碎片，造成器件不良或损坏，降低了器件的成品率，造成较大成本。而采用离子罩形成局部掺杂的过程中，所述离子罩仅仅接近或接触半导体衬底表面即可，无需在半导体衬底的表面进行多道工序，且不需要对半导体衬底进行高温处理，因此，可以降低半导体衬底出现翘曲或碎片的概率，从而提高成品率，节省了成本。

本发明的另一个实施例中提供的半导体器件制作方法包括以下步骤：

提供半导体衬底；

在所述半导体衬底的一个表面设置带有第一掺杂区图案的第一离子罩；

对设置有第一离子罩的半导体衬底进行第一类型杂质的掺杂，形成第一掺杂区；

在形成第一掺杂区的半导体衬底表面设置带有第二掺杂区图案的第二离子罩；

对设置有第二离子罩的半导体衬底进行第二类型杂质的掺杂，形成第二掺杂区。

与上一个实施例不同的是，本实施例中在半导体衬底的表面采用两个离子罩，分两次分别形成不同的掺杂区，最终形成需要的掺杂图案，在半导体器件的实际生产过程中，可以根据半导体器件背面结构的掺杂区形状或背面阳极的结构进行上述两种制作方法的选择，本发明中对此不进行限定。

本发明的又一个实施例中公开了一种TI-IGBT（Triple modeIntegrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）的制作方法，所述TI-IGBT为将IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）、VDMOS（Vertical Double diffused MOS，垂直双扩散金属-氧化物场效应晶体管）、FRD三种器件的结构和功能巧妙的结合起来的功率半导体器件。

本实施例公开的一种TI-IGBT的制作方法，如图4所示，包括：

S1、提供半导体衬底，所述半导体衬底的一个表面内包括多个IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属。

所述半导体衬底的形成过程为：提供半导体基片，所述半导体基片的材料可以是硅、碳化硅、氮化镓、金刚石或磷化镓中的任意一种，本实施例中优选的以所述半导体基片为硅片进行详细说明；对所述半导体基片进行全部掺杂形成漂移区；通过光刻工艺，对所述漂移区进行局部遮挡，再进行掺杂类型与漂移区掺杂类型相反的离子注入，在所述漂移区的表面内形成基区；再通过光刻工艺，对所述基区进行局部遮挡，进行掺杂类型与漂移区掺杂类型相同的离子注入，在所述基区的表面内形成两个发射区；最后在所述两个发射区上形成发射区金属，最终形成IGBT元胞。

如图5所示，所述半导体基片的一个表面包括多个IGBT元胞，每个IGBT元胞均包括漂移区101，位于漂移区101表面内的基区102，位于基区102表面内的两个发射区103，以及覆盖所述两个发射区的发射极金属104，发射区103和发射极金属104之间还包括绝缘层105。需要说明的是，漂移区101与发射区103的掺杂类型相同，且均与基区102的掺杂类型相反。本实施例中对漂移区、发射区和基区的具体掺杂类型不做限定，即所述漂移区的掺杂类型可以是N型，也可以是P型，具体视实际情况而定。

S2、将所述半导体衬底的另一个表面减薄，并采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构。

其中，所述背面结构包括并列排布且掺杂类型相反的第一掺杂区和第二掺杂区。

需要说明的是，本实施例中所述采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构可以通过以下两种方法实现。第一种方法，如图6所示，具体包括：

S201、在所述半导体衬底的减薄面上形成全部掺杂的第一掺杂层106，如图7所示；

S202、在第一掺杂层106上设置带有第二掺杂区图案的离子罩107，对所述第一掺杂层进行局部离子掺杂，如图8所示，最终在半导体衬底的背面形成第二掺杂区108，所述第一掺杂层上的其余部分为第一掺杂区109，如图9所示为最终形成的TI-IGBT。

即该方法形成第一掺杂区和第二掺杂区时，仅通过一次离子罩遮挡半导体衬底，然后在原来形成第一掺杂层的局部表面通过离子注入形成第二掺杂区。其中所述第一掺杂区和所述第二掺杂区的掺杂类型相反，如，第一掺杂区的掺杂类型为P型时，第二掺杂区的掺杂类型为N型，而所述第一掺杂区的掺杂类型为N型时，第二掺杂区的掺杂类型为P型，本实施例中对此不做限定。

所述采用离子罩在所述在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构的第二种方法，如图10所示，具体包括：

S211、在所述半导体衬底的减薄面上设置带有第一掺杂区图案的第一离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第一掺杂区；

S212、在所述半导体衬底的减薄面上设置带有第二掺杂区图案的第二离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第二掺杂区。

即第二种方法制作第一掺杂区和第二掺杂区时，均采用了离子罩进行局部遮挡，形成局部掺杂。

需要说明的是，在对所述半导体衬底的另一个表面减薄后，形成TI-IGBT背面结构之前，还可以包括：对所述半导体衬底的减薄表面进行全部掺杂，在所述半导体衬底的减薄表面形成缓冲层。

如图11所示，为带有缓冲层110的TI-IGBT。其中，缓冲层位于漂移区表面，使器件漂移区的厚度减少，从而使器件的导通电阻率降低，导通压降减小；并且缓冲层掺杂类型与器件漂移区的掺杂类型相同，因此缓冲层能够结合一部分载流子，达到控制器件背面载流子注入率的效果，减少了关断时需要从器件漂移区移出的载流子的数量，从而能够提高器件的关断速率。

本实施例中通过离子罩实现TI-IGBT制作过程中对半导体衬底表面的局部遮挡，从而采用简单的工艺实现TI-IGBT背面结构的形成，由于代替了现有技术中的光刻工艺实现局部遮挡，其实现过程中的工艺大大简化，缩短了器件的制作周期，而且在TI-IGBT制作过程中，减少了光刻机的使用，能够在一定程度上降低TI-IGBT的生产成本。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种半导体器件的制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层；

在所述第一掺杂层上设置带有通孔图案的离子罩，所述通孔暴露出所述第一掺杂层待形成第二掺杂区的表面；

对设置有离子罩的第一掺杂层掺杂第二类型杂质，在所述待形成第二掺杂区掺杂形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。

2.根据权利要求1所述的制作方法，其特征在于，所述掺杂第一类型杂质与所述掺杂第二类型杂质的具体过程为：采用离子注入机进行离子注入。

3.根据权利要求2所述的制作方法，其特征在于，所述在所述第一掺杂层上设置带有通孔图案的离子罩具体为：将离子罩安装在所述离子注入机上，移动所述形成全部掺杂的第一掺杂层的半导体衬底，将所述形成全部掺杂的第一掺杂层的半导体衬底与所述离子罩对准。

4.根据权利要求2所述的制作方法，其特征在于，所述在所述第一掺杂层上设置带有通孔图案的离子罩具体为：采用夹具将所述离子罩与所述形成全部掺杂的第一掺杂层的半导体衬底对准后固定在一起。

5.根据权利要求1所述的制作方法，其特征在于，所述离子罩为金属片。

6.根据权利要求1所述半导体器件的制作方法，其特征在于，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管或集成门极双晶体管中的任意一种。

7.一种半导体器件制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底的一个表面设置带有第一掺杂区图案的第一离子罩；

对设置有第一离子罩的半导体衬底进行第一类型杂质的掺杂，形成第一掺杂区；

在形成第一掺杂区的半导体衬底表面设置带有第二掺杂区图案的第二离子罩；

对设置有第二离子罩的半导体衬底进行第二类型杂质的掺杂，形成第二掺杂区。

8.根据权利要求7所述的制作方法，其特征在于，所述第一类型杂质的掺杂与所述第二类型杂质的掺杂的具体过程为：采用离子注入机进行离子注入。

9.根据权利要求7所述的制作方法，其特征在于，所述离子罩为金属片。

10.根据权利要求7所述半导体器件的制作方法，其特征在于，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管或集成门极双晶体管中的任意一种。

11.一种TI-IGBT的制作方法，其特征在于，包括：

S1、提供半导体衬底，所述半导体衬底的一个表面内包括多个IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属；

S2、将所述半导体衬底的另一个表面减薄，并采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构，所述背面结构包括并列排布且掺杂类型相反的第一掺杂区和第二掺杂区。

12.根据权利要求11所述的TI-IGBT制作方法，其特征在于，所述采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构，具体包括：

S201、在所述半导体衬底的减薄面上形成全部掺杂的第一掺杂层；

S202、在所述第一掺杂层上设置带有第二掺杂区图案的离子罩，对所述第一掺杂层进行局部离子掺杂，形成第二掺杂区，所述第一掺杂层上其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。

13.根据权利要求11所述的TI-IGBT制作方法，其特征在于，所述采用离子罩在所述半导体衬底的减薄面上形成所述TI-IGBT的背面结构，具体包括：

S211、在所述半导体衬底的减薄面上设置带有第一掺杂区图案的第一离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第一掺杂区；

S212、在所述半导体衬底的减薄面上设置带有第二掺杂区图案的第二离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第二掺杂区。

14.根据权利要求11-13任意一项所述的TI-IGBT制作方法，其特征在于，在步骤S2中将所述半导体衬底的另一个表面减薄之后，形成所述TI-IGBT的背面结构之前，还包括：

对所述半导体衬底的减薄表面进行全部掺杂，在所述半导体衬底的减薄表面形成缓冲层。

15.根据权利要求11所述的TI-IGBT制作方法，其特征在于，所述半导体衬底的基材为硅、碳化硅、氮化镓、金刚石或磷化镓中的任意一种。