DE112010002822T5 - HOUSING FOR LIGHT EMITTING DIODES - Google Patents

HOUSING FOR LIGHT EMITTING DIODES Download PDF

Info

Publication number
DE112010002822T5
DE112010002822T5 DE112010002822T DE112010002822T DE112010002822T5 DE 112010002822 T5 DE112010002822 T5 DE 112010002822T5 DE 112010002822 T DE112010002822 T DE 112010002822T DE 112010002822 T DE112010002822 T DE 112010002822T DE 112010002822 T5 DE112010002822 T5 DE 112010002822T5
Authority
DE
Germany
Prior art keywords
emitting diode
light emitting
light
conductive patterns
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112010002822T
Other languages
German (de)
Inventor
Jung Hwa Jung
Oh Hee Tak
Do Hyung Kim
You Jin KWON
Oh Sug Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090060429A external-priority patent/KR101202168B1/en
Priority claimed from KR1020100000724A external-priority patent/KR101645009B1/en
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of DE112010002822T5 publication Critical patent/DE112010002822T5/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape

Abstract

Hier wird ein Gehäuse für Licht emittierende Dioden mit einen Gehäusekörper offenbart, der einen Hohlraum, einen Licht emittierenden Diodenchip mit einer Mehrzahl von Licht emittierenden Zellen, die miteinander in Reihe geschaltet sind, einen Leuchtstoff, der eine Frequenz von Licht umwandelt, das von dem Licht emittierenden Diodenchip emittiert wird, und ein Paar von Ableitelektroden aufweist. Die Licht emittierenden Zellen sind zwischen dem Paar von Ableitelektroden in Reihe geschaltet.Here, a housing for light emitting diodes is disclosed with a housing body which has a cavity, a light emitting diode chip with a plurality of light emitting cells which are connected in series with one another, a phosphor that converts a frequency of light from the light emitting diode chip, and having a pair of lead electrodes. The light emitting cells are connected in series between the pair of lead electrodes.

Description

Technisches GebietTechnical area

Die vorliegende Erfindung betrifft ein Gehäuse für Licht emittierende Dioden und, genauer gesagt, ein Hochspannungsgehäuse für Licht emittierende Dioden, das unter Hochspannungsbedingungen betrieben werden kann.The present invention relates to a housing for light-emitting diodes and, more particularly, to a high-voltage housing for light-emitting diodes, which can be operated under high voltage conditions.

Hintergrund der TechnikBackground of the technique

Licht emittierende Vorrichtungen mit Licht emittierenden Dioden, beispielsweise Gehäuse für Licht emittierende Dioden, werden weit verbreitet nicht nur für Anwendungen, wie beispielsweise Kontrollleuchten, elektronische Anzeigetafeln und Anzeigen aufgrund der Fähigkeit verwendet, verschiedene Farben zu verwirklichen, sondern ebenfalls zur allgemeinen Beleuchtung aufgrund der Fähigkeit weißes Licht zu verwirklichen. Licht emittierende Dioden werden zunehmend auf verschiedenen Gebieten aufgrund von vorteilhaften Merkmalen, wie beispielsweise hoher Wirkungsgrad, lange Betriebslebensdauer und Umweltfreundlichkeit verwendet.Light emitting devices with light emitting diodes, for example, light emitting diode packages, are widely used not only for applications such as pilot lights, electronic billboards, and displays due to the ability to realize different colors, but also for general lighting due to the white capability To realize light. Light emitting diodes are increasingly being used in various fields because of advantageous features such as high efficiency, long service life, and environmental friendliness.

Eine weißes Licht emittierende Vorrichtung ist allgemein aus einer Kombination einer blaues Licht emittierenden Diode und eines gelben Leuchtstoffs zusammengesetzt. Da jedoch die weiße Licht emittierende Vorrichtung, die aus der Kombination der blaues Licht emittierenden Diode und des gelben Leuchtstoffs zusammengesetzt ist, weißes Licht mit hoher Farbtemperatur aufgrund des Fehlens einer roten Farbregion emittiert, ist sie zur allgemeinen Beleuchtung nicht geeignet.A white light emitting device is generally composed of a combination of a blue light emitting diode and a yellow phosphor. However, since the white light emitting device composed of the combination of the blue light emitting diode and the yellow phosphor emits white light having high color temperature due to the absence of a red color region, it is not suitable for general lighting.

Obwohl ein roter Leuchtstoff ebenfalls verwendet werden kann, um eine warme weiße Farbe mit niedriger Farbtemperatur zu verwirklichen, ist eine Anwendung des roten Leuchtstoffs aufgrund des niedrigen optischen Wirkungsgrades des roten Leuchtstoffs begrenzt. Ferner reagieren Leuchtstoffe mit Feuchtigkeit, die von außen absorbiert wurde, und erfahren mit der Zeit eine Wirkungsgradverschlechterung, wodurch die Betriebslebensdauer der Licht emittierenden Vorrichtung verringert wird, und insbesondere erfährt der rote Leuchtstoff eine schnellere Wirkungsgradverschlechterung als ein grüner oder gelber Leuchtstoff, wodurch die Betriebslebensdauer der Licht emittierenden Vorrichtung zusätzlich verringert wird.Although a red phosphor can also be used to achieve a warm white color with low color temperature, application of the red phosphor is limited due to the low optical efficiency of the red phosphor. Further, phosphors react with moisture absorbed from the outside and deteriorate in efficiency over time, thereby reducing the service life of the light-emitting device, and in particular, the red phosphor experiences a faster efficiency deterioration than a green or yellow phosphor, thereby increasing the service life of the phosphor Light emitting device is additionally reduced.

Andererseits ist es notwendig, um die Licht emittierende Vorrichtung auf eine allgemeine Beleuchtung mit einer Haushaltsleistungsquelle oder dergleichen anzuwenden, ein Gehäuse für Licht emittierende Dioden bereitzustellen, das unter Hochspannungsbedingungen betrieben werden kann. Da ein allgemeiner Licht emittierender Diodenchip eine Betriebsspannung in dem Bereich von 2 ~ 4 V aufweist, ist es schwierig, einen einzelnen Licht emittierenden Diodenchip unter Hochspannungsbedingungen zu betreiben. Somit werden mehrere Licht emittierende Diodenchips für den Betrieb bei Hochspannung in Reihe geschaltet. Die Verwendung der Licht emittierenden Diodenchips führt jedoch zu einer Zunahme in der Anzahl von Draht-Bondprozessen und zu einer Zunahme der Gehäusegröße. Ferner ist es notwendig, wenn die Licht emittierende Vorrichtung unter den Hochspannungsbedingungen betrieben wird, für die Licht emittierende Vorrichtung ein Wärmedissipationsmittel für die Behandlung einer großen Wärmemenge aufzuweisen, die daraus erzeugt wird, und Stromleckage zu verhindern, die durch Hochspannungsanwendung verursacht wurde. Insbesondere ist es wahrscheinlich, wenn ein rotes Licht emittierender Diodenchip anstelle des roten Leuchtstoffs zusammen mit einem blaues Licht emittierenden Diodenchip verwendet wird, dass ein rotes Licht emittierender Diodenchip mit einem Verbundhalbleitersubstrat, wie beispielsweise GaAs oder InP, eine Stromleckage durch das Substrat erfahren wird. Die Stromleckage verschlechtert die elektrische Stabilität, wodurch die Verwendung von Licht emittierenden Dioden eingeschränkt wird.On the other hand, in order to apply the light emitting device to general lighting with a household power source or the like, it is necessary to provide a housing for light emitting diodes which can be operated under high voltage conditions. Since a general light emitting diode chip has an operating voltage in the range of 2 ~ 4V, it is difficult to operate a single light emitting diode chip under high voltage conditions. Thus, a plurality of light emitting diode chips are connected in series for high voltage operation. However, the use of the light-emitting diode chips leads to an increase in the number of wire bonding processes and to an increase in package size. Further, when the light emitting device is operated under the high voltage conditions, it is necessary for the light emitting device to have a heat dissipation means for the treatment of a large amount of heat generated therefrom and to prevent current leakage caused by high voltage application. In particular, when a red light emitting diode chip is used in place of the red phosphor together with a blue light emitting diode chip, it is likely that a red light emitting diode chip having a compound semiconductor substrate such as GaAs or InP will undergo current leakage through the substrate. The current leakage degrades electrical stability, thereby limiting the use of light-emitting diodes.

Offenbarungepiphany

Technische AufgabeTechnical task

Die vorliegende Erfindung stellt ein Hochspannungsgehäuse für Licht emittierende Dioden bereit, das eine minimierte Größe aufweisen kann.The present invention provides a high voltage package for light emitting diodes which may be minimized in size.

Die vorliegende Erfindung stellt ein Gehäuse für Licht emittierende Dioden bereit, das imstande ist, weißes Licht, insbesondere warmes weißes Licht zu verwirklichen.The present invention provides a housing for light-emitting diodes capable of producing white light, in particular warm white light.

Die vorliegende Erfindung stellt ein Gehäuse für Licht emittierende Dioden bereit, das imstande ist, elektrische Stabilität durch Verhindern von Stromleckage bereitzustellen, die von Licht emittierenden Diodenchips herrühren kann.The present invention provides a light emitting diode package that is capable of providing electrical stability by preventing current leakage that may result from light emitting diode chips.

Die vorliegende Erfindung stellt ein Gehäuse für Licht emittierende Dioden bereit, das imstande ist, Feuchtigkeitsinfiltration zu verhindern.The present invention provides a housing for light-emitting diodes capable of preventing moisture infiltration.

Die vorliegende Erfindung stellt ein Gehäuse für Licht emittierende Dioden bereit, das einen niedrigen Lichtverlust und einen hohen Wärmedissipations-Wirkungsgrad erfährt, während die Beschränkung beim Anbringen und/oder Drahtbonden von Licht emittierenden Dioden verringert wird.The present invention provides a light emitting diode package that experiences low light loss and high heat dissipation efficiency while reducing the limitation on mounting and / or wire bonding of light emitting diodes.

Technische Lösung Technical solution

In Übereinstimmung mit einem Aspekt stellt die vorliegende Erfindung ein Gehäuse für Licht emittierende Dioden bereit, mit: einem Gehäusekörper, der einen Hohlraum aufweist; einem Licht emittierenden Diodenchip, der eine Mehrzahl von Licht emittierenden Zellen aufweist, die miteinander in Reihe geschaltet sind; und einem Paar von Ableitelektroden. Die Licht emittierenden Zellen können zwischen dem Paar von Ableitelektroden in Reihe geschaltet sein. Es ist möglich, ein Hochspannungsgehäuse für Licht emittierende Dioden bereitzustellen, das imstande ist, einer Zunahme in der Gehäusegröße entgegenzuwirken, indem der Licht emittierende Diodenchip darauf angebracht wird, der die Licht emittierenden Diodenzellen darauf aufweist.In accordance with one aspect, the present invention provides a light emitting diode package, comprising: a package body having a cavity; a light-emitting diode chip having a plurality of light-emitting cells connected in series with each other; and a pair of lead electrodes. The light emitting cells may be connected in series between the pair of lead electrodes. It is possible to provide a high voltage package for light emitting diodes capable of counteracting an increase in package size by mounting the light emitting diode chip thereon having the light emitting diode cells thereon.

Eine Landekontaktstelle kann auf einer unteren Oberfläche des Hohlraums positioniert sein, und der Licht emittierende Diodenchip kann auf der Landekontaktstelle angebracht sein. Ferner können Bondkontaktstellen von der Landekontaktstelle auf der unteren Oberfläche des Hohlraums getrennt werden und Drähte aufweisen, die an den Bondkontaktstellen gebondet sind. Zwei der Bondkontaktstellen können jeweils mit dem Paar von Ableitelektroden verbunden sein.A landing pad may be positioned on a lower surface of the cavity, and the light emitting diode chip may be mounted on the landing pad. Furthermore, bond pads may be separated from the landing pad on the bottom surface of the cavity and have wires bonded to the bond pads. Two of the bond pads may each be connected to the pair of lead electrodes.

Ferner kann das Gehäuse für eine Licht emittierende Diode weitere Zenerdioden aufweisen. Die Zenerdioden können zu dem Licht emittierenden Diodenchip parallel geschaltet sein. Die Zenerdioden können jeweils auf den beiden Bondkontaktstellen angebracht sein. Die Zenerdioden können mit entgegengesetzten Polaritäten parallel zu dem Licht emittierenden Diodenchip geschaltet sein. Somit ist es möglich, elektrostatische Entladung in einer Vorwärts- oder Rückwärts-Richtung zu verhindern.Furthermore, the housing for a light-emitting diode may comprise further zener diodes. The zener diodes may be connected in parallel with the light emitting diode chip. The Zener diodes may each be mounted on the two bond pads. The zener diodes may be connected in opposite polarities in parallel with the light emitting diode chip. Thus, it is possible to prevent electrostatic discharge in a forward or reverse direction.

Die Landekontaktstelle kann aus einem metallischen Material mit hohem Reflexionsvermögen gebildet werden. Somit ist es möglich, von dem Licht emittierenden Diodenchip emittiertes Licht mit der Landekontaktstelle zu reflektieren, wodurch ein hoher Wirkungsgrad des Gehäuses für Licht emittierende Diode bereitgestellt wird.The landing pad can be formed of a metallic material with high reflectivity. Thus, it is possible to reflect light emitted from the light emitting diode chip to the landing pad, thereby providing high efficiency of the light emitting diode package.

Das Gehäuse für Licht emittierende Dioden kann ferner mindestens einen Licht emittierenden Diodenchip aufweisen, der Licht emittiert, das ein unterschiedliches Licht von dem Licht aufweist, das von dem Licht emittierenden Diodenchip emittiert wird, der die Mehrzahl von Licht emittierenden Zellen aufweist. Es ist möglich, verschiedene Farben, beispielsweise weißes Licht durch eine Kombination dieser Licht emittierenden Diodenchips und des Leuchtstoffs zu verwirklichen.The light emitting diode package may further include at least one light emitting diode chip that emits light having a different light from the light emitted from the light emitting diode chip having the plurality of light emitting cells. It is possible to realize various colors, for example white light, by a combination of these light-emitting diode chips and the phosphor.

Ein Formteil kann den Licht emittierenden Diodenchip, der die Mehrzahl von Licht emittierenden Zellen aufweist, und den mindestens einen Licht emittierenden Diodenchip abdecken, und der Leuchtstoff kann in dem Formteil verteilt sein.A molding may cover the light-emitting diode chip having the plurality of light-emitting cells and the at least one light-emitting diode chip, and the phosphor may be dispersed in the molding.

Das Gehäuse für Licht emittierende Dioden kann eine Mehrzahl von Landekontaktstellen aufweisen, die voneinander auf der unteren Oberfläche des Hohlraums getrennt sind, und der Licht emittierenden Diodenchip mit der Mehrzahl von Licht emittierenden Zellen und der mindestens eine Licht emittierende Diodenchip kann jeweils auf den Landekontaktstellen angebracht sein. Diese Licht emittierenden Diodenchips können miteinander zwischen dem Paar von Ableitelektroden in Reihe geschaltet sein.The light emitting diode package may include a plurality of landing pads separated from each other on the bottom surface of the cavity, and the light emitting diode chip having the plurality of light emitting cells and the at least one light emitting diode chip may be respectively mounted on the landing pads , These light emitting diode chips may be connected in series with each other between the pair of lead electrodes.

Der Licht emittierende Diodenchip mit der Mehrzahl von Licht emittierenden Zellen kann blaues Licht emittieren, und der mindestens eine Licht emittierende Diodenchip kann rotes Licht emittieren.The light-emitting diode chip having the plurality of light-emitting cells can emit blue light, and the at least one light-emitting diode chip can emit red light.

Von daher ist es möglich, ein Gehäuse für Licht emittierende Dioden bei Hochspannung zu betreiben, indem ein blaues Licht emittierender Diodenchip, der eine Mehrzahl von Licht emittierenden Zellen aufweist, die seriell miteinander verbunden sind, mit einer Mehrzahl von rotes Licht emittierenden Diodenchips in dem Gehäuses für Licht emittierende Dioden seriell verbunden werden. Ferner ist es möglich zu verhindern, dass Stromleckage von den Licht emittierenden Diodenchips auftritt, indem die Licht emittierenden Diodenchips auf den jeweiligen Landekontaktstellen getrennt voneinander angebracht werden. Außerdem ist es möglich, warmes weißes Licht unter Hochspannungsbedingungen über eine Kombination aus einem blaues Licht emittierenden Diodenchip, einer Mehrzahl von rotes Licht emittierenden Diodenchips und einem Leuchtstoff zu verwirklichen.Therefore, it is possible to operate a housing for light emitting diodes at high voltage by having a blue light emitting diode chip having a plurality of light emitting cells connected in series with a plurality of red light emitting diode chips in the housing be serially connected for light-emitting diodes. Further, it is possible to prevent current leakage from the light-emitting diode chips by placing the light-emitting diode chips on the respective landing pads separately from each other. In addition, it is possible to realize warm white light under high voltage conditions through a combination of a blue light emitting diode chip, a plurality of red light emitting diode chips, and a phosphor.

Der Leuchtstoff ist über dem blaues Licht emittierenden Diodenchip und den rotes Licht emittierenden Diodenchips angeordnet, um die Frequenz des Lichts zu ändern, das von dem blaues Licht emittierenden Diodenchip emittiert wird, während das Licht, das von dem blaues Licht emittierenden Diodenchip emittiert wird, und das Licht, das von dem rotes Licht emittierenden Diodenchip emittiert wird, gestreut wird, um das Licht gleichmäßig zu mischen.The phosphor is disposed over the blue light emitting diode chip and the red light emitting diode chip to change the frequency of the light emitted from the blue light emitting diode chip, while the light emitted from the blue light emitting diode chip and the light emitted from the red light emitting diode chip is scattered to uniformly mix the light.

In einigen Ausführungsformen kann der Hohlraum einen ersten Hohlraum und einen zweiten Hohlraum mit einer dazwischen ausgebildeten Stufe umfassen. Hier kann der erste Hohlraum unter dem zweiten Hohlraum lokalisiert sein, und die Landekontaktstellen können auf einer unteren Oberfläche des ersten Hohlraums positioniert sein.In some embodiments, the cavity may include a first cavity and a second cavity having a step formed therebetween. Here, the first cavity may be located under the second cavity, and the landing pads may be positioned on a lower surface of the first cavity.

Das Hochspannungsgehäuse für Licht emittierende Dioden kann ferner aufweisen: ein Formteil, das die Licht emittierenden Diodenchips in dem ersten Hohlraum abdeckt, ein Bondmittel, das auf einer unteren Oberfläche des zweiten Hohlraums und dem Formteil ausgebildet ist, und eine Linse, die an dem Gehäusekörper durch das Bondmittel gebondet ist. Die Linse ermöglicht die Einstellung eines Orientierungwinkels von Licht.The high-voltage housing for light-emitting diodes may further comprise: a molded part, covering the light emitting diode chips in the first cavity, bonding means formed on a lower surface of the second cavity and the molding, and a lens bonded to the housing body by the bonding means. The lens allows adjustment of an orientation angle of light.

Der Leuchtstoff kann in dem Formteil verteilt sein. Das Formteil kann ein Silikon vom Gel-Typ sein, und das Bondmittel kann ein Silikon hoher Härte sein, das eine Durometer Shore-Härte von 60 oder mehr aufweist. Es ist möglich, Grenzflächeneigenschaften zwischen dem Formteil und dem Bondmittel und zwischen dem Bondmittel und der Linse zu verstärken, und insbesondere Grenzschicht-Delamination und Feuchtigkeitsinfiltration durch eine Kombination des Formteils aus Silikon vom Gel-Typ und des Bondmittels aus Silikon hoher Härte zu verhindern. Vorzugsweise ist die Linse eine Glaslinse, um die Feuchtigkeitsinfiltration zu verhindern.The phosphor can be distributed in the molding. The molding may be a gel-type silicone, and the bonding agent may be a high-hardness silicone having a durometer Shore hardness of 60 or more. It is possible to enhance interfacial properties between the molding and the bonding agent and between the bonding agent and the lens, and in particular, to prevent boundary layer delamination and moisture infiltration by a combination of the gel type silicone molding compound and the high hardness silicone bonding agent. Preferably, the lens is a glass lens to prevent moisture infiltration.

In einer Ausführungsform kann der Gehäusekörper ein Gehäuseunterteil mit einer Stapelstruktur von Substraten und ein Gehäuseoberteil aufweisen, das auf dem Gehäuseunterteil gestapelt ist und den darin ausgebildeten Hohlraum aufweist. Hier können die Ableitelektroden elektrisch mit leitenden Mustern verbunden sein, die zwischen dem Gehäuseoberteil und dem Gehäuseunterteil ausgebildet sind, und können sich zu einer unteren Oberfläche des Gehäusekörpers durch eine Seitenoberfläche des Gehäusekörpers erstrecken. Ferner kann der Gehäusekörper Rillen aufweisen, die auf einem Seitenumfang des Gehäusekörpers ausgebildet sind, und die Ableitelektroden können sich jeweils zu der unteren Oberfläche des Gehäusekörpers entlang der Rillen erstrecken. Hier können die Rillen auf Seitenecken des Gehäusekörpers ausgebildet werden. Das Gehäuseunterteil kann keramische Substrate aufweisen, die in zwei oder mehr Schichten gestapelt sind, und die Ableitelektroden können das keramische Substrat fest umgeben, das in zwei oder mehr Schichten gestapelt ist. Die Ableitelektroden können voneinander getrennt und ausgebildet werden, einen ausgedehnten Bereich aufzuweisen, oder die untere Oberfläche des Gehäuseunterteils und ein metallischer Wärme-dissipierender Abschnitt können zwischen den Ableitelektroden auf der unteren Oberfläche davon ausgebildet werden.In an embodiment, the housing body may include a housing bottom having a stacked structure of substrates and a housing top stacked on the housing bottom and having the cavity formed therein. Here, the diverting electrodes may be electrically connected to conductive patterns formed between the housing top and the housing bottom, and may extend to a bottom surface of the housing body through a side surface of the housing body. Further, the case body may have grooves formed on a side periphery of the case body, and the drain electrodes may extend to the bottom surface of the case body along the grooves, respectively. Here, the grooves may be formed on side corners of the case body. The housing bottom may include ceramic substrates stacked in two or more layers, and the drain electrodes may tightly surround the ceramic substrate stacked in two or more layers. The drain electrodes may be separated from each other and formed to have an extended area, or the lower surface of the case bottom and a metallic heat-dissipating portion may be formed between the drain electrodes on the lower surface thereof.

In einer Ausführungsform kann der Gehäusekörper ein unteres dielektrisches Substrat und ein oberes dielektrisches Substrat aufweisen, das auf dem unteren dielektrischen Substrat gestapelt ist. Hier können obere leitende Muster auf einer oberen Oberfläche des oberen dielektrischen Substrats ausgebildet werden, mittlere leitende Muster zwischen den oberen und unteren dielektrischen Substraten ausgebildet werden, um mit den oberen leitenden Mustern durch obere Kontaktlöcher verbunden zu werden, und untere leitenden Muster auf einer unteren Oberfläche des unteren dielektrischen Substrats ausgebildet werden, um mit den mittleren leitenden Mustern durch untere Kontaktlöcher verbunden zu werden. Wärmesenkenmuster für die Wärmedissipation können zwischen den oberen und unteren dielektrischen Substraten und auf der unteren Oberfläche des unteren dielektrischen Substrats ausgebildet werden und können miteinander durch ein Wärmetransfer-Kontaktloch verbunden werden, welche das untere dielektrische Substrat durchdringt.In an embodiment, the package body may include a lower dielectric substrate and an upper dielectric substrate stacked on the lower dielectric substrate. Here, upper conductive patterns may be formed on an upper surface of the upper dielectric substrate, middle conductive patterns may be formed between the upper and lower dielectric substrates so as to be connected to the upper conductive patterns through upper contact holes, and lower conductive patterns on a lower surface of the lower dielectric substrate to be connected to the middle conductive patterns through lower contact holes. Heat sink patterns for heat dissipation may be formed between the upper and lower dielectric substrates and on the lower surface of the lower dielectric substrate, and may be connected to each other through a heat transfer contact hole penetrating the lower dielectric substrate.

In Übereinstimmung mit einem weiteren Aspekt stellt die vorliegende Erfindung ein Gehäuse für Licht emittierende Dioden bereit, das einen Gehäusekörper und einen auf dem Gehäusekörper angebrachten Licht emittierenden Diodenchip aufweist. Der Gehäusekörper des Gehäuses für Licht emittierende Dioden umfasst ein oberes dielektrisches Substrat mit einer Mehrzahl von oberen leitenden Mustern, die auf einer oberen Oberfläche des oberen dielektrischen Substrats ausgebildet sind, ein unteres dielektrisches Substrat mit einer Mehrzahl von unteren leitenden Mustern, die auf einer unteren Oberfläche des unteren dielektrischen Substrats ausgebildet sind, eine Mehrzahl von mittleren leitenden Mustern, die zwischen den oberen und unteren dielektrischen Substraten ausgebildet sind, obere Kontaktlöcher, die in dem oberen dielektrischen Substrat ausgebildet sind, um die oberen leitenden Muster jeweils mit den mittleren leitenden Mustern dahindurch zu verbinden, und untere Kontaktlöcher, die in dem unteren dielektrischen Substrat ausgebildet sind, um die mittleren leitenden Muster jeweils mit den unteren leitenden Mustern dahindurch zu verbinden.In accordance with another aspect, the present invention provides a light emitting diode package having a package body and a light emitting diode chip mounted on the package body. The package body of the light emitting diode package includes an upper dielectric substrate having a plurality of upper conductive patterns formed on an upper surface of the upper dielectric substrate, a lower dielectric substrate having a plurality of lower conductive patterns formed on a lower surface of the lower dielectric substrate, a plurality of middle conductive patterns formed between the upper and lower dielectric substrates, upper contact holes formed in the upper dielectric substrate to thereacross the upper conductive patterns with the middle conductive patterns, respectively and bottom contact holes formed in the lower dielectric substrate for connecting the middle conductive patterns to the lower conductive patterns, respectively.

In einer Ausführungsform kann das Gehäuse für Licht emittierende Dioden ferner einen transparenten Verkapselungsabschnitt aufweisen, der über der oberen Oberfläche des oberen dielektrischen Substrats ausgebildet ist, um den Licht emittierenden Diodenchip und die oberen leitenden Muster abzudecken. Der transparente Verkapselungsabschnitt kann eine Linse aufweisen, die eine Mitte aufweist, die mit der des Licht emittierenden Diodenchips koinzidiert. Mindestens eines der mittleren leitenden Muster kann sich zu einer Seitenoberfläche des oberen dielektrischen Substrats oder des unteren dielektrischen Substrats erstrecken, um zu der Außenseite freizuliegen. In einer Ausführungsform liegen eine Seitenoberfläche des oberen dielektrischen Substrats und eine Seitenoberfläche des unteren dielektrischen Substrats auf der gleichen Schnittebene, mindestens eines der mittleren leitenden Muster erstreckt sich zu der gleichen Schnittebene, um zu der Außenseite freizuliegen, und sämtliche der oberen leitenden Muster und sämtliche der unteren leitenden Muster sind in begrenzten Bereichen ausgebildet, um nicht die gleiche Schnittebene zu erreichen. Mindestens eines der oberen Kontaktlöcher und mindestens eines der unteren Kontaktlöcher können mit mindestens einem der mittleren leitenden Muster verbunden sein, während sie sich miteinander abwechseln. Das obere dielektrische Substrat kann zwei obere leitende Muster aufweisen, die auf der oberen Oberfläche davon ausgebildet sind. Ein erstes Wärmesenkenmuster kann zwischen dem oberen dielektrischen Substrat und dem unteren dielektrischen Substrat ausgebildet werden, ein zweites Wärmesenkenmuster kann auf der unteren Oberfläche des unteren dielektrischen Substrats ausgebildet werden, und ein Wärmetransfer-Kontaktloch kann in dem unteren dielektrischen Muster ausgebildet werden, um das erste Wärmesenkenmuster mit dem zweiten Wärmesenkenmuster zu verbinden. Die oberen leitenden Muster können ein erstes oberes leitendes Muster in einer Mitte des oberen dielektrischen Substrats und zweite und dritte obere leitende Muster an entgegengesetzten Seiten des oberen dielektrischen Substrats aufweisen. Eine Ausrichtungsmarke des Licht emittierenden Diodenchips kann mindestens einem der oberen leitenden Muster bereitgestellt werden und kann durch regionales Freilegen der oberen Oberfläche des oberen dielektrischen Substrats innerhalb des oberen leitenden Musters ausgebildet werden. Das obere dielektrische Substrat kann darauf mit einer Unterscheidungsmarke zum Unterscheiden einer Position der Linse ausgebildet werden. Die Mehrzahl von oberen leitenden Mustern, die Mehrzahl von mittleren leitenden Mustern und die Mehrzahl von unteren leitenden Mustern können durch regionale Metallplattierung ausgebildet werden.In one embodiment, the light emitting diode package may further include a transparent encapsulant portion formed over the upper surface of the upper dielectric substrate to cover the light emitting diode chip and the upper conductive patterns. The transparent encapsulation portion may include a lens having a center coincident with that of the light emitting diode chip. At least one of the middle conductive patterns may extend to a side surface of the upper dielectric substrate or the lower dielectric substrate to be exposed to the outside. In one embodiment, a side surface of the upper dielectric substrate and a side surface of the lower dielectric substrate lie on the same sectional plane, at least one of the middle conductive patterns extends to the same sectional plane to expose to the outside, and all of the upper conductive patterns and all of the above lower conductive patterns are formed in limited areas so as not to reach the same cutting plane. At least one of the upper contact holes and at least one of the lower contact holes may be connected to at least one of the middle conductive patterns while alternating with each other. The upper dielectric substrate may have two upper conductive patterns formed on the upper surface thereof. A first heat sink pattern may be formed between the upper dielectric substrate and the lower dielectric substrate, a second heat sink pattern may be formed on the lower surface of the lower dielectric substrate, and a heat transfer contact hole may be formed in the lower dielectric pattern to form the first heat sink pattern to connect with the second heat sink pattern. The upper conductive patterns may include a first upper conductive pattern in a center of the upper dielectric substrate and second and third upper conductive patterns on opposite sides of the upper dielectric substrate. An alignment mark of the light-emitting diode chip may be provided to at least one of the upper conductive patterns and may be formed by regionally exposing the upper surface of the upper dielectric substrate within the upper conductive pattern. The upper dielectric substrate may be formed thereon with a discrimination mark for discriminating a position of the lens. The plurality of upper conductive patterns, the plurality of middle conductive patterns and the plurality of lower conductive patterns may be formed by regional metal plating.

In Übereinstimmung mit einem weiteren Aspekt stellt die vorliegende Erfindung ein Gehäuse für Licht emittierende Dioden bereit, das einen Gehäusekörper und einen auf dem Gehäusekörper angebrachten Licht emittierenden Diodenchip aufweist. Der Gehäusekörper kann aufweisen: eine Mehrzahl von oberen leitenden Mustern, die auf einer oberen Oberfläche eines dielektrischen Substrats durch Metallplattierung ausgebildet sind und elektrisch mit dem Licht emittierenden Diodenchip durch Chip-Befestigung (die attaching) oder Drahtbonden verbunden sind, eine Mehrzahl von unteren leitenden Mustern, die auf einer unteren Oberfläche der dielektrischen Substrat durch Metallplattierung ausgebildet sind, leitende Materialien, die sich von den jeweiligen oberen leitenden Mustern zu den jeweiligen unteren leitenden Mustern durch ein Inneres des dielektrischen Substrats erstrecken, und ein Wärmesenkenmuster, das auf der unteren Oberfläche des dielektrischen Substrats durch Metallplattierung ausgebildet und von den oberen leitenden Mustern elektrisch getrennt ist. Das dielektrische Substrat kann ein einzelnes keramisches Substrat mit dem oberen leitenden Muster auf einer oberen Oberfläche davon und dem unteren leitenden Muster auf einer unteren Oberfläche davon aufweisen. In einer Ausführungsform kann das dielektrische Substrat eine Stapelstruktur von oberen und unteren keramischen Substraten aufweisen, in der das obere keramische Substrat die oberen leitenden Muster auf einer oberen Oberfläche davon und das untere keramische Substrat die unteren leitenden Muster auf einer unteren Oberfläche davon aufweist.In accordance with another aspect, the present invention provides a light emitting diode package having a package body and a light emitting diode chip mounted on the package body. The package body may include: a plurality of upper conductive patterns formed on an upper surface of a dielectric substrate by metal plating and electrically connected to the light emitting diode chip by die attaching or wire bonding, a plurality of lower conductive patterns formed on a lower surface of the dielectric substrate by metal plating, conductive materials extending from the respective upper conductive patterns to the respective lower conductive patterns through an inside of the dielectric substrate, and a heat sink pattern formed on the lower surface of the dielectric substrate Substrate formed by metal plating and is electrically isolated from the upper conductive patterns. The dielectric substrate may include a single ceramic substrate having the upper conductive pattern on an upper surface thereof and the lower conductive pattern on a lower surface thereof. In an embodiment, the dielectric substrate may comprise a stacked structure of upper and lower ceramic substrates in which the upper ceramic substrate has the upper conductive patterns on an upper surface thereof and the lower ceramic substrate has the lower conductive patterns on a lower surface thereof.

In Übereinstimmung mit noch einem weiteren Aspekt stellt die vorliegende Erfindung ein Gehäuse für Licht emittierende Dioden bereit, mit: einem Gehäusekörper, der ein erstes keramisches Substrat, das leitende Muster einschließlich einer Landekontaktstelle darauf ausgebildet aufweist, und mindestens ein zweites keramisches Substrat umfasst, das unter dem ersten keramischen Substrat angeordnet ist; einem Licht emittierenden Diodenchip, der auf der Landekontaktstelle angebracht ist; und Ableitelektroden, die mit mindestens einigen der leitenden Muster verbunden sind, während sie sich zu einer unteren Oberfläche des Gehäusekörpers durch eine Seitenoberfläche des Gehäusekörpers erstrecken. In einer Ausführungsform kann der Licht emittierende Diodenchip eine Mehrzahl von Licht emittierenden Zellen aufweisen, die miteinander in Reihe geschaltet sind. Jede der Ableitelektroden kann sich zu der unteren Oberfläche des Gehäusekörpers entlang jeder Seitenecke des Gehäusekörpers erstrecken. Ferner können die Seitenecken des Gehäusekörpers mit Rillen ausgebildet werden, die jeweils die Ableitelektroden aufnehmen.In accordance with yet another aspect, the present invention provides a light emitting diode package comprising: a package body including a first ceramic substrate having conductive patterns including a landing pad formed thereon and at least one second ceramic substrate under the first ceramic substrate is disposed; a light-emitting diode chip mounted on the landing pad; and drain electrodes connected to at least some of the conductive patterns while extending to a lower surface of the case body through a side surface of the case body. In an embodiment, the light-emitting diode chip may include a plurality of light-emitting cells connected in series with each other. Each of the drain electrodes may extend to the lower surface of the case body along each side corner of the case body. Further, the side corners of the case body may be formed with grooves each receiving the lead electrodes.

Vorteilhafte WirkungenAdvantageous effects

Gemäß einer Ausführungsform kann das Gehäuse für Licht emittierende Dioden bei Hochspannung arbeiten und eine Zunahme einer Gehäusegröße durch Einführen eines Licht emittierenden Diodenchips verhindern, der eine Mehrzahl von in Reihe geschalteter Licht emittierender Zellen aufweist. Ferner ist es möglich, verschiedene Farben durch eine Kombination des Licht emittierenden Diodenchips, der die in Reihe geschalteten Licht emittierenden Zellen aufweist, und einem weiteren Licht emittierenden Diodenchip, der Licht emittiert, das eine von dem Licht emittierenden Diodenchip unterschiedliche Frequenz aufweist, zu verwirklichen. Ferner sind diese Licht emittierenden Diodenchips auf voneinander getrennten Landekontaktstellen angebracht, wodurch Stromleckage von den Licht emittierenden Diodenchips verhindert wird. Die Landekontaktstellen dissipieren Wärme von den Licht emittierenden Diodenchips, wodurch die Wärmedissipation des Gehäuses für Licht emittierende Dioden verstärkt wird. Außerdem ist es möglich, eine hohe Ausbringung von weißem Licht, insbesondere warmen weißem Licht, unter Hochspannungsbedingungen durch eine Kombination eines blaues Licht emittierenden Diodenchips, einer Mehrzahl von rotes Licht emittierenden Diodenchips und eines Leuchtstoffs zu verwirklichen. Ferner ist es möglich, Feuchtigkeitsinfiltration von außen durch eine Kombination eines Formteils aus Silikon vom Gel-Typ, eines Bondmittels hoher Härte aus Silikon und einer Glaslinse zu verhindern.According to an embodiment, the light emitting diode package may operate at high voltage and prevent an increase in package size by introducing a light emitting diode chip having a plurality of light emitting cells connected in series. Further, it is possible to realize various colors by a combination of the light emitting diode chip having the series light emitting cells and another light emitting diode chip emitting light having a different frequency from the light emitting diode chip. Further, these light emitting diode chips are mounted on separate landing pads, thereby preventing current leakage from the light emitting diode chips. The landing pads dissipate heat from the light emitting diode chips, thereby enhancing the heat dissipation of the light emitting diode package. In addition, it is possible to realize high output of white light, especially warm white light, under high voltage conditions by a combination of a blue light emitting diode chip, a plurality of red light emitting diode chips, and a phosphor. Further, it is possible to prevent moisture infiltration from the outside by a combination of a gel-type silicone molded article, a silicone high-hardness bonding agent, and a glass lens.

In einer weiteren Ausführungsform umfasst der Gehäusekörper ein Gehäuseunterteil und ein Gehäuseoberteil und eine mittlere Schicht mit leitenden Mustern, wie beispielsweise (einer) Landekontaktstelle(n), und (eine) Bondkontaktstelle(n) ist (sind) zwischen dem Gehäuseoberteil und dem Gehäuseunterteil angeordnet, in der sich mindestens einige der leitenden Muster zu einer unteren Seite des Gehäusekörpers entlang einer Seitenoberfläche des Gehäusekörpers erstrecken, um zu der Außenseite freizuliegen, sodass das Gehäuse für Licht emittierende Dioden eine verbesserte Wärmedissipation aufweist. Außerdem umgeben die leitenden Muster fest das Gehäuseunterteil, insbesondere zwei oder mehr Schichten von dielektrischen Substraten (oder keramischen Substraten), wodurch ermöglicht wird, dass das Gehäuseunterteil stabiler befestigt wird.In a further embodiment, the housing body comprises a housing bottom and a housing top and a middle layer with conductive patterns, such as land contact (s), and bonding pad (s) is disposed between the housing top and the housing bottom. wherein at least some of the conductive patterns extend toward a lower side of the case body along a side surface of the case body so as to be exposed to the outside, so that the light emitting diode case has improved heat dissipation. In addition, the conductive patterns tightly surround the housing bottom, in particular two or more layers of dielectric substrates (or ceramic substrates), thereby allowing the housing bottom to be more stably fixed.

In einer Ausführungsform ist ein Licht emittierender Diodenchip direkt auf einer oberen Oberfläche eines Gehäusekörpers angebracht, der eine Wärmesenkenstruktur aufweist, auf der (ein) Licht emittierende(r) Diodenchip(s) und/oder eine Zener-Diode(n) durch Drahtbonden angeordnet ist/sind, wodurch die räumliche Einschränkung gemindert wird, die durch Anbringen und/oder Drahtbonden des/der Licht emittierenden Diodenchips und/oder der Zenerdiode(n) verursacht wird. Ferner werden, da der Gehäusekörper von einer Substratgestalt ist, die obere und untere dielektrische Substrate aufweist, Wärmedissipationpfade zusätzlich in unterschiedlichen Richtungen zwischen den oberen und unteren dielektrischen Substraten ausgebildet, wodurch der Wärmedissipationswirkungsgrad verbessert wird. Ferner ist es möglich, die Wärmedissipationspfade zu vermehren oder den Bereich der Wärmedissipationspfade über mittlere leitende Muster zu vergrößern. Die mittleren leitenden Muster können eine Konzentration von Wärme auf einem Kontaktloch oder dem dielektrischen Substrat nahe dem Kontaktloch verhindern. Ein oberes Kontaktloch und ein unteres Kontaktloch sind miteinander durch ein einzelnes mittleres leitendes Muster verbunden, während sie sich miteinander abwechseln, wodurch eine Zunahme in der Anzahl von Wärmedissipationspfade oder eine Vergrößerung des Bereichs der Wärmedissipationspfade durch die mittleren leitenden Muster ermöglicht wird. Die mittleren leitenden Muster können sich zu der Seitenoberfläche des oberen oder unteren dielektrischen Substrats erstrecken, um zu der Außenseite freizuliegen, wodurch die konvektive Wärmedissipationswirkung verbessert wird. Hier kann der Gehäusekörper die Wärmedissipations-Substratstruktur durch Aufteilen eines großen einzelnen Substrats in mehrere Substrate durch Zerteilen (dicing) erzeugt werden. In diesem Fall werden obere und untere leitende Muster in begrenzten Bereichen ausgebildet, um eine durch Zerteilen gebildete Schnittebene nicht zu erreichen, sodass es möglich ist, zu verhindern, dass die leitenden Muster beschädigt oder von dem Gehäusekörper losgelöst werden.In one embodiment, a light-emitting diode chip is mounted directly on an upper surface of a package body having a heat sink structure on which light-emitting diode chip (s) and / or zener diode (s) are wire-bonded /, thereby reducing the spatial restriction caused by attaching and / or wire bonding the light emitting diode chip (s) and / or the zener diode (s). Further, since the case body is of a substrate shape having upper and lower dielectric substrates, heat dissipation paths are additionally formed in different directions between the upper and lower dielectric substrates, thereby improving the heat dissipation efficiency. Furthermore, it is possible to increase the heat dissipation paths or to increase the area of the heat dissipation paths via middle conductive patterns. The middle conductive patterns can prevent a concentration of heat on a contact hole or the dielectric substrate near the contact hole. An upper contact hole and a lower contact hole are connected to each other by a single middle conductive pattern while alternating with each other, thereby enabling an increase in the number of heat dissipation paths or an increase in the area of the heat dissipation paths through the middle conductive patterns. The middle conductive patterns may extend to the side surface of the upper or lower dielectric substrate to be exposed to the outside, thereby improving the convective heat dissipation effect. Here, the package body may be formed by dicing the heat dissipation substrate structure by dividing a large single substrate into plural substrates. In this case, upper and lower conductive patterns are formed in limited areas so as not to reach a cutting plane formed by dicing, so that it is possible to prevent the conductive patterns from being damaged or detached from the housing body.

Beschreibung der ZeichnungenDescription of the drawings

Die obigen und weiteren Aspekte, Merkmale und Vorteile der Erfindung werden deutlicher aus der ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen verstanden werden, in denen zeigen:The above and other aspects, features and advantages of the invention will be more clearly understood from the detailed description taken in conjunction with the accompanying drawings, in which:

1 eine Draufsicht eines Hochspannungsgehäuses für Licht emittierende Dioden in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung; 1 a plan view of a high-voltage housing for light-emitting diodes in accordance with a first embodiment of the present invention;

2 eine Querschnittsansicht, die entlang der Linie A-A von 1 genommen ist; 2 a cross-sectional view taken along the line AA of 1 taken;

3 ein äquivalentes Schaltbild des Gehäuses für Licht emittierende Dioden von 1; 3 an equivalent circuit diagram of the housing for light-emitting diodes of 1 ;

4 eine Draufsicht eines Hochspannungsgehäuses für Licht emittierende Dioden in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung; 4 a plan view of a high-voltage housing for light-emitting diodes in accordance with a second embodiment of the present invention;

5 eine Querschnittsansicht des in 4 gezeigten Hochspannungsgehäuses für Licht emittierende Dioden; 5 a cross-sectional view of in 4 shown high-voltage housing for light-emitting diodes;

6 eine ausführliche Querschnittsansicht des in 4 gezeigten Hochspannungsgehäuses für Licht emittierende Dioden; 6 a detailed cross-sectional view of the in 4 shown high-voltage housing for light-emitting diodes;

7 eine Querschnittsansicht eines Gehäuses für Licht emittierende Dioden in Übereinstimmung mit einer dritten Ausführungsform der vorliegenden Erfindung; 7 a cross-sectional view of a housing for light-emitting diodes in accordance with a third embodiment of the present invention;

8 eine Draufsicht des Gehäuses für Licht emittierende Dioden in Übereinstimmung mit der dritten Ausführungsform, von dem ein Verkapselungsabschnitt entfernt ist; 8th a plan view of the housing for light-emitting diodes in accordance with the third embodiment, from which an encapsulation section is removed;

9(a) eine Draufsicht eines unteren dielektrischen Substrats des in 7 gezeigten Gehäuses für Licht emittierende Dioden, das darauf ausgebildete mittlere leitende Muster und untere leitenden Muster aufweist; 9 (a) a plan view of a lower dielectric substrate of in 7 a light-emitting diode package shown having center conductive patterns and lower conductive patterns formed thereon;

9(b) eine Unteransicht des unteren dielektrischen Substrats des in 7 gezeigten Gehäuses für Licht emittierende Dioden, welche die darauf ausgebildeten mittleren leitenden Muster und unteren leitenden Muster aufweist; 9 (b) a bottom view of the lower dielectric substrate of in 7 a light emitting diode package having the center conductive patterns and lower conductive patterns formed thereon;

10 eine Querschnittsansicht eines Gehäusekörpers in Übereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung; 10 a cross-sectional view of a housing body in accordance with another embodiment of the present invention;

11(a), (b) und (c) Ansichten von jeweiligen Schichten des Gehäusekörpers; 11 (a) (b) and (c) are views of respective layers of the case body;

12 eine Querschnittsansicht eines Gehäusekörpers in Übereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung; und 12 a cross-sectional view of a housing body in accordance with another embodiment of the present invention; and

13(a) und (b) eine Draufsicht und eine Unteransicht des in 12 gezeigten Gehäusekörpers. 13 (a) and (b) a top view and a bottom view of the in 12 shown housing body.

Beste AusführungsformBest embodiment

Hier werden nachstehend beispielhafte Ausführungsformen der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen ausführlich beschrieben. Die folgenden Ausführungsformen werden zwecks Veranschaulichung angegeben, um einem Fachmann ein tiefgehendes Verständnis der vorliegenden Erfindung zu vermitteln. Somit sollte es ersichtlich sein, dass weitere Ausführungsformen basierend auf der vorliegenden Erfindung offensichtlich sein werden, und dass System-, Prozess- oder mechanische Änderungen durchgeführt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Ebenso sei bemerkt, dass die Zeichnungen nicht genau maßstabsgerecht sind, und dass einige der Abmessungen, wie beispielsweise Breite, Länge, Dicke und dergleichen, zwecks Klarheit der Beschreibung in den Zeichnungen übertrieben sind. Gleiche Elemente werden durch gleiche Bezugszeichen überall in der Spezifikation und den Zeichnungen bezeichnet.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are given by way of illustration to provide a person skilled in the art with a thorough understanding of the present invention. Thus, it should be understood that other embodiments based on the present invention will be apparent, and that system, process, or mechanical changes may be made without departing from the scope of the present invention. It should also be understood that the drawings are not to scale and that some of the dimensions such as width, length, thickness and the like have been exaggerated for clarity of description in the drawings. Like elements are designated by like reference numerals throughout the specification and the drawings.

1 ist eine Draufsicht eines Hochspannungsgehäuses für Licht emittierende Dioden in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung, 2 ist eine Querschnittsansicht, die entlang der Linie A-A von 1 genommen ist, und 3 ist ein äquivalentes Schaltbild des Gehäuses für Licht emittierende Dioden von 1. 1 Fig. 10 is a plan view of a high-voltage light-emitting diode package in accordance with a first embodiment of the present invention; 2 is a cross-sectional view taken along the line AA of 1 is taken, and 3 is an equivalent circuit diagram of the housing for light-emitting diodes of 1 ,

Mit Bezug auf 1 und 2 umfasst das Gehäuse für Licht emittierende Dioden einen Gehäusekörper 21, eine Mehrzahl von Landekontaktstellen 23, einen blaues Licht emittierenden Diodenchip 30a, eine Mehrzahl von rotes Licht emittierenden Diodenchips 30b, einen Leuchtstoff und ein Paar von Ableitelektroden 29a, 29b. Das Gehäuse für Licht emittierende Dioden kann ferner Bondkontaktstellen 25, 25a, 25b, Drähte, ein Formteil 31, ein Bondmittel 33 und eine Linse 35 umfassen.Regarding 1 and 2 For example, the light emitting diode package includes a package body 21 , a plurality of landing contact points 23 , a blue light emitting diode chip 30a , a plurality of red light emitting diode chips 30b , a phosphor and a pair of lead electrodes 29a . 29b , The housing for light emitting diodes may further have bond pads 25 . 25a . 25b , Wires, a molding 31 , a bonding agent 33 and a lens 35 include.

Der Gehäusekörper 21 kann aus Keramik oder Kunststoff gebildet sein. Vorzugsweise ist der Gehäusekörper 21 aus Keramik gebildet, um thermischen Widerstand und elektrische Stabilität sicherzustellen. Der Gehäusekörper 21 kann einen ersten Hohlraum 21a und einen zweiten Hohlraum 21b mit einer dazwischen ausgebildeten Stufe umfassen.The housing body 21 can be made of ceramic or plastic. Preferably, the housing body 21 made of ceramic to ensure thermal resistance and electrical stability. The housing body 21 can be a first cavity 21a and a second cavity 21b with a step formed therebetween.

Die Landekontaktstellen 23 sind auf einer unteren Oberfläche des ersten Hohlraums 21a in dem Gehäusekörper 21 positioniert. Wie in den Zeichnungen gezeigt ist, ist eine Landekontaktstelle in der Mitte des ersten Hohlraums 21a positioniert, und weitere Landekontaktstellen sind um die eine Landekontaktstelle herum positioniert. Die Landekontaktstellen sind voneinander auf der unteren Oberfläche des ersten Hohlraums 21a getrennt. Die Landekontaktstellen 23 können aus einem metallischen Material, wie beispielsweise Ag, Al oder Cu, das ein hohes Reflexionsvermögen aufweist, gebildet sein.The landing contact points 23 are on a lower surface of the first cavity 21a in the housing body 21 positioned. As shown in the drawings, a landing pad is in the middle of the first cavity 21a and further landing pads are positioned around one landing pad. The landing pads are spaced from each other on the lower surface of the first cavity 21a separated. The landing contact points 23 may be formed of a metallic material such as Ag, Al or Cu having a high reflectivity.

Die Bondkontaktstellen 25 können auf der unteren Oberfläche des ersten Hohlraums 21 angeordnet sein. Die Bondkontaktstellen 25 sind von den Landekontaktstellen 23 getrennt und zwischen den Landekontaktstellen 23 lokalisiert. Die Bondkontaktstellen 25 können aus dem gleichen Material wie dem der Landekontaktstellen 23 gebildet werden, wobei sie jedoch nicht darauf begrenzt sind. Die Bondkontaktstellen 25 können aus einem unterschiedlichen leitenden Material als die Landekontaktstellen 23 gebildet werden. Mindestens zwei Bondkontaktstellen 25a, 25b sind elektrisch mit den Ableitelektroden 29a, 29b verbunden, die zu einer Außenseite des Gehäusekörpers 21 freiliegen.The bond pads 25 can on the bottom surface of the first cavity 21 be arranged. The bond pads 25 are from the landing contact points 23 separated and between the land contact points 23 localized. The bond pads 25 can be made from the same material as the landing contact points 23 are formed, but they are not limited thereto. The bond pads 25 can be made of a different conductive material than the landing contact points 23 be formed. At least two bond pads 25a . 25b are electrical with the discharge electrodes 29a . 29b connected to an outside of the housing body 21 exposed.

Die Ableitelektroden 29a, 29b sind auf der unteren Oberfläche des Gehäusekörpers 21 positioniert, um Leistung von einer externen Leistungsquelle aufzunehmen. Ferner können die Ableitelektroden 29a, 29b mit einem Brückengleichrichter verbunden sein.The discharge electrodes 29a . 29b are on the bottom surface of the case body 21 positioned to receive power from an external power source. Furthermore, the discharge electrodes 29a . 29b be connected to a bridge rectifier.

Der blaues Licht emittierende Diodenchip 30a kann eine Mehrzahl von Licht emittierenden Zellen 30d umfassen, die miteinander auf einem einzelnen Substrat in Reihe geschaltet sind. Der blaues Licht emittierende Diodenchip 30a kann beispielsweise 12 Licht emittierende Zellen aufweisen. Kontaktstellen zum Drahtbonden werden an entgegengesetzten Seiten der Licht emittierenden Zellen bereitgestellt, die miteinander seriell verbunden sind. In dem blaues Licht emittierenden Diodenchip 30a sind die Licht emittierenden Zellen aus einem AlInGaN-basierten Verbundhalbleiter gebildet und miteinander über Drähte in Reihe geschaltet. Die Licht emittierenden Zellen können eine aktive Region mit einer InGaN-Schicht aufweisen, um blaues Licht zu emittieren. Der blaues Licht emittierende Diodenchip 30a ist auf der Landekontaktstelle 23 angebracht, die in der Mitte des ersten Hohlraums 21a lokalisiert ist.The blue light emitting diode chip 30a may be a plurality of light-emitting cells 30d which are connected in series with each other on a single substrate. The blue light emitting diode chip 30a For example, it may have 12 light-emitting cells. Contact pads for wire bonding are provided on opposite sides of the light-emitting cells connected in series with each other. In the blue light emitting diode chip 30a For example, the light-emitting cells are formed of an AlInGaN-based compound semiconductor and connected in series with each other via wires. The light-emitting cells may have an active region with an InGaN layer to emit blue light. The blue light emitting diode chip 30a is on the landing pad 23 attached in the middle of the first cavity 21a is localized.

Die rotes Licht emittierenden Diodenchips 30b sind jeweils auf den Landekontaktstellen 23 angebracht, die um die Landekontaktstelle herum angeordnet sind, die in der Mitte des ersten Hohlraums 21a angeordnet ist. Demgemäß sind die rotes Licht emittierenden Diodenchips 30b um den blaues Licht emittierenden Diodenchip 30a herum angeordnet. Die rotes Licht emittierenden Diodenchips 30b können eine aktive Region aufweisen, die aus einem AlGaInP- oder AlGaAs-basierten Verbundhalbleiter gebildet ist, um rotes Licht zu emittieren. The red light emitting diode chips 30b are each on the landing contact points 23 attached, which are arranged around the Landekontaktstelle around, in the middle of the first cavity 21a is arranged. Accordingly, the red light emitting diode chips 30b around the blue light emitting diode chip 30a arranged around. The red light emitting diode chips 30b may have an active region formed of an AlGaInP or AlGaAs based compound semiconductor to emit red light.

Die blaues und rotes Licht emittierenden Diodenchips 30a, 30b sind miteinander zwischen den Bondkontaktstellen 25a, 25b über die Drähte in Reihe geschaltet. Hier bedeutet die serielle Verbindung, dass die Licht emittierenden Diodenchips 30a, 30b miteinander verbunden sind, um einem Vorwärtsstrom zu ermöglichen, bei Anlegung einer Spannung zu den entgegengesetzten Enden der Licht emittierenden Diodenchips zu fließen. Mit anderen Worten sind die Licht emittierenden Diodenchips 30a, 30b und die Bondkontaktstellen 25, 25a, 25b miteinander verbunden, sodass die Licht emittierenden Diodenchips 30a, 30b bei Anlegung einer Vorwärtsspannung an die Bondkontaktstellen 25a, 25b betrieben werden.The blue and red light emitting diode chips 30a . 30b are with each other between the bond pads 25a . 25b connected in series via the wires. Here, the serial connection means that the light-emitting diode chips 30a . 30b are connected to each other to allow a forward current to flow to the opposite ends of the light-emitting diode chips when a voltage is applied. In other words, the light-emitting diode chips 30a . 30b and the bond pads 25 . 25a . 25b interconnected so that the light-emitting diode chips 30a . 30b upon application of a forward voltage to the bond pads 25a . 25b operate.

Ferner können Zenerdioden 30c angebracht werden, um die Licht emittierenden Diodenchips 30a, 30b zu schützen. Die Zenerdioden 30c sind zu den Licht emittierenden Diodenchips 30a, 30b parallel geschaltet, um die Licht emittierenden Diodenchips vor elektrostatischer Entladung zu schützen. Wie in 3 gezeigt ist, sind zwei Zenerdioden 30c mit entgegengesetzten Polaritäten parallel zu den Licht emittierenden Diodenchips verbunden. Hier können die Zenerdioden 30 auf den Bondkontaktstellen 25a, 25b angebracht werden. Da die Zenerdioden 30c eine vertikale Struktur aufweisen, bei der Kontaktstellen, die daran gebondete Drähte aufweisen, auf unterschiedlichen Ebenen lokalisiert sind, ist eine einzelne Kontaktstelle mit der Bondkontaktstelle verbunden. Somit ist es möglich, die mit den entgegengesetzten Polaritäten verbundenen Zenerdioden durch Verbinden von Kontaktstellen, die an einer oberen Seite lokalisiert sind, miteinander über die Drähte bereitzustellen.Furthermore, Zener diodes 30c attached to the light-emitting diode chips 30a . 30b to protect. The zener diodes 30c are to the light-emitting diode chips 30a . 30b connected in parallel to protect the light-emitting diode chips from electrostatic discharge. As in 3 are shown are two Zener diodes 30c connected in opposite polarities parallel to the light-emitting diode chips. Here are the zener diodes 30 on the bond pads 25a . 25b be attached. Because the Zener diodes 30c have a vertical structure in which pads having wires bonded thereto are located at different levels, a single pad is connected to the bond pad. Thus, it is possible to provide the zener diodes connected to the opposite polarities by connecting pads located at an upper side to each other via the wires.

Das Formteil 31 deckt die Licht emittierenden Diodenchips 30a, 30b innerhalb des ersten Hohlraums 21a ab. Das Formteil 31 kann aus einem transparenten Material, beispielsweise Epoxid oder Silikon gebildet sein. Während des Betriebs unter Hochspannungsbedingungen kann eine große Wärmemenge von den Licht emittierenden Diodenchips 30a, 30b erzeugt werden und eine thermische Belastung auf das Formteil 31 ausüben. Deshalb kann das Formteil 31 beispielsweise aus einem Silikon vom Gel-Typ gebildet sein, um der thermischen Belastung standzuhalten.The molding 31 covers the light-emitting diode chips 30a . 30b within the first cavity 21a from. The molding 31 may be formed of a transparent material, such as epoxy or silicone. During operation under high voltage conditions, a large amount of heat from the light emitting diode chips 30a . 30b be generated and a thermal load on the molding 31 exercise. Therefore, the molding 31 For example, be formed from a gel-type silicone to withstand the thermal load.

Der Leuchtstoff kann in dem Formteil 31 verteilt sein. Der Leuchtstoff wandelt eine Frequenz von etwas Licht um, das von dem blaues Licht emittierenden Diodenchip 30a emittiert wird. Ferner streut der Leuchtstoff Licht, das von den blaues und rotes Licht emittierenden Diodenchips 30a, 30b emittiert wird, um das Licht zu mischen. Ferner kann ein Diffusionsmittel in dem Formteil 31 zum Mischen des Lichts verteilt sein.The phosphor can in the molding 31 be distributed. The phosphor converts a frequency of some light coming from the blue light emitting diode chip 30a is emitted. Further, the phosphor scatters light from the blue and red light emitting diode chips 30a . 30b is emitted to mix the light. Furthermore, a diffusion agent in the molding 31 be distributed to mix the light.

Die Linse 35 ist an dem Formteil 31 durch das Bondmittel 33 gebondet. Das Bondmittel 33 kann ein Silikon hoher Härte sein, um Grenzflächeneigenschaften zwischen dem Formteil 31 und der Linse 35 zu verbessern. Beispielsweise kann das Silikon hoher Härte eine Durometer Shore-Härte von 60 oder mehr aufweisen. Im Allgemeinen überschreitet die Härte eines Silikons eine Durometer Shore-Härte von 100 nicht.The Lens 35 is on the molding 31 through the bonding agent 33 bonded. The bonding agent 33 may be a high hardness silicone to interface properties between the molding 31 and the lens 35 to improve. For example, the high hardness silicone may have a durometer Shore hardness of 60 or more. In general, the hardness of a silicone does not exceed a durometer Shore hardness of 100.

Obwohl eine Kunststofflinse ebenfalls als die Linse 35 verwendet werden kann, wird vorzugsweise eine Glaslinse als die Linse 35 verwendet, um Feuchtigkeitsinfiltration zu verhindern. Die Linse 35 wird an dem zweiten Hohlraum 21b gebondet, und eine Seitenoberfläche der Linse 35 wird ebenfalls mit dem Bondmittel 33 versehen, um Feuchtigkeitsinfiltration zu verhindern. Das Bondmittel 33 füllt einem Raum zwischen einer inneren Wand des zweiten Hohlraums 21b und der Linse 35 aus, und etwas von dem Bondmittel 33 wird einem oberen Abschnitt der Linse 35 entlang einer gerundeten oberen Oberfläche der Linse bereitgestellt. Demgemäß ist es möglich, Feuchtigkeitsinfiltration durch einen Spalt zwischen der inneren Wand des zweiten Hohlraums 21b und der Linse 35 zu verhindern und die Linse 35 stets an dem Gehäusekörper 21 zu sichern.Although a plastic lens also called the lens 35 can be used, preferably a glass lens as the lens 35 used to prevent moisture infiltration. The Lens 35 is at the second cavity 21b bonded, and a side surface of the lens 35 is also with the bonding agent 33 provided to prevent moisture infiltration. The bonding agent 33 fills a space between an inner wall of the second cavity 21b and the lens 35 out, and some of the bonding agent 33 becomes an upper section of the lens 35 provided along a rounded upper surface of the lens. Accordingly, it is possible moisture infiltration through a gap between the inner wall of the second cavity 21b and the lens 35 prevent and the lens 35 always on the housing body 21 to secure.

In dieser Ausführungsform zeigen die rotes Licht emittierenden Diodenchips 30b eine 2-Bond-Chipstruktur auf, wobei Kontaktstellen mit darauf gebondeten Drähten auf der gleichen Seite lokalisiert sind, wobei sie jedoch eine 1-Bond-Chipstruktur aufweisen können, bei der die Kontaktstellen mit den darauf gebondeten Drähten jeweils auf unterschiedlichen Seiten lokalisiert sind. In diesem Fall können die Bondkontaktstellen 25 weggelassen werden, und die Drähte können die Landekontaktstellen mit den rotes Licht emittierenden Diodenchips 30b verbinden.In this embodiment, the red light emitting diode chips 30b 2-chip structure with pads bonded thereon to wires located on the same side, but may have a 1-bond chip structure in which the pads with the wires bonded thereon are each located on different sides. In this case, the bond pads 25 can be omitted, and the wires can the land contact points with the red light emitting diode chips 30b connect.

In dieser Ausführungsform wird der Leuchtstoff veranschaulicht, wie er in dem Formteil 31 verteilt ist, wobei jedoch die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leuchtstoff über dem Formteil 31 lokalisiert sein.In this embodiment, the phosphor is illustrated as it is in the molded part 31 is distributed, but the present invention is not limited thereto. For example, the phosphor above the molding 31 be localized.

In dieser Ausführungsform dienen die blaues und rotes Licht emittierenden Diodenchips 30a, 30b zur Veranschaulichung, wobei jedoch die vorliegende Erfindung nicht darauf beschränkt ist. Das heißt, dass jede Kombination von Licht emittierenden Diodenchips, die Licht von unterschiedlichen Frequenzen emittiert, verwendet werden kann, um eine spezifische Farbe zu verwirklichen. Ferner kann ein einzelner Licht emittierender Diodenchip verwendet werden, der eine Mehrzahl von miteinander in Reihe geschalteter Licht emittierenden Zellen aufweist. In this embodiment, the blue and red light emitting diode chips are used 30a . 30b for illustration, but the present invention is not limited thereto. That is, any combination of light-emitting diode chips that emit light of different frequencies may be used to realize a specific color. Further, a single light-emitting diode chip having a plurality of light-emitting cells connected in series with each other may be used.

3 ist ein äquivalentes Schaltbild des Gehäuses für Licht emittierende Dioden von 1 3 is an equivalent circuit diagram of the housing for light-emitting diodes of 1

Mit Bezug auf 3 sind die blaues und rotes Licht emittierenden Diodenchips 30a, 30b miteinander zwischen den Ableitelektroden 29a, 29b in Reihe geschaltet. Der blaues Licht emittierende Diodenchip 30a umfasst eine Mehrzahl von miteinander in Reihe geschalteter Licht emittierenden Zellen 30d. Beispielsweise sind 12 Licht emittierenden Zellen 30d in Reihe auf einem einzelnen Substrat miteinander in Reihe geschaltet, und drei rotes Licht emittierende Chips 30b sind an beiden Seiten des blaues Licht emittierenden Diodenchips 30a verbunden. Hier sollte ersichtlich sein, dass die Anzahl von Licht emittierenden Zellen und die Anzahl von rotes Licht emittierenden Diodenchips nicht auf eine spezifische Anzahl beschränkt sind, und dass ein blauer Licht emittierenden Diodenchip, der mehr Licht emittierende Zellen und rotes Licht emittierende Diodenchips aufweist, in dem Gehäuse angebracht sein kann. Hier kann, um warmes weißes Licht zu verwirklichen, das Verhältnis der Anzahl von Licht emittierenden Zellen zu der Anzahl von rotes Licht emittierenden Diodenchips etwa 2:1 unter Berücksichtigung des optischen Wirkungsgrads der aktuellen Licht emittierenden Diodenchips und des Umwandlungswirkungsgrads des Leuchtstoffs sein.Regarding 3 are the blue and red light emitting diode chips 30a . 30b with each other between the Ableitelektroden 29a . 29b connected in series. The blue light emitting diode chip 30a comprises a plurality of light-emitting cells connected in series 30d , For example, 12 light-emitting cells 30d in series on a single substrate connected in series, and three red light emitting chips 30b are on both sides of the blue light emitting diode chip 30a connected. Here, it should be understood that the number of light emitting cells and the number of red light emitting diode chips are not limited to a specific number, and that a blue light emitting diode chip having more light emitting cells and red light emitting diode chips in the Housing may be appropriate. Here, in order to realize warm white light, the ratio of the number of light emitting cells to the number of red light emitting diode chips may be about 2: 1 considering the optical efficiency of the current light emitting diode chips and the conversion efficiency of the phosphor.

Ferner sind, obwohl der blaues Licht emittierende Diodenchip 30a veranschaulicht wird, wie er zwischen den rotes Licht emittierenden Diodenchips 30b verbunden ist, die Positionen dieser Chips 30a, 30b nicht spezifisch begrenzt, solange wie sie in Reihe geschaltet sind.Further, although the blue light emitting diode chip 30a is illustrated as he between the red light emitting diode chips 30b connected, the positions of these chips 30a . 30b not specifically limited as long as they are connected in series.

Die Zenerdioden 30c sind zu den Licht emittierenden Diodenchips 30a, 30b parallel geschaltet. Hier sind die Zenerdioden 30c mit entgegengesetzten Polaritäten verbunden. Somit ist es sogar in dem Fall möglich, in dem eine hohe Spannung vorübergehend vorwärts oder rückwärts an die Licht emittierenden Diodenchips 30a, 30b angelegt wird, das Gehäuse für Licht emittierende Dioden vor elektrostatischer Entladung durch die Zenerdioden 30c zu schützen.The zener diodes 30c are to the light-emitting diode chips 30a . 30b connected in parallel. Here are the zener diodes 30c connected with opposite polarities. Thus, it is possible even in the case where a high voltage is temporarily forward or backward to the light-emitting diode chips 30a . 30b is applied, the housing for light emitting diodes from electrostatic discharge through the Zener diodes 30c to protect.

Die entgegengesetzten Anschlüsse der miteinander in Reihe geschalteten Licht emittierenden Diodenchips, das heißt der Ableitelektroden 29a, 29b, können elektrisch mit einem Brückengleichrichter (nicht gezeigt) verbunden sein, sodass das Gehäuse für Licht emittierende Dioden unter Bedingungen hoher Wechselspannung betrieben werden kann.The opposite terminals of the light emitting diode chips connected in series with each other, that is, the lead-out electrodes 29a . 29b , may be electrically connected to a bridge rectifier (not shown) so that the light emitting diode package may be operated under high AC voltage conditions.

4 ist eine Draufsicht eines Hochspannungsgehäuses für Licht emittierende Dioden in Übereinstimmung mit einer zweiten Ausführungsform, 5 ist eine Querschnittsansicht des in 4 gezeigten Hochspannungsgehäuses für Licht emittierende Dioden, und 6 ist eine ausführliche Querschnittsansicht des in 4 gezeigten Hochspannungsgehäuses für Licht emittierende Dioden. 4 Fig. 10 is a plan view of a high-voltage light-emitting diode package in accordance with a second embodiment; 5 is a cross-sectional view of the in 4 shown high voltage housing for light emitting diodes, and 6 is a detailed cross-sectional view of the in 4 shown high voltage housing for light emitting diodes.

Mit Bezug auf 4 umfasst das Gehäuse für Licht emittierende Dioden dieser Ausführungsform einen Gehäusekörper 121, eine Mehrzahl von Landekontaktstellen 123, einen blaues Licht emittierenden Diodenchip 30a, eine Mehrzahl von rotes Licht emittierenden Diodenchips 30b, einen Leuchtstoff (nicht gezeigt) und ein Paar von Ableitelektroden 129a, 129b. Das Gehäuse für Licht emittierende Dioden kann ferner Bondkontaktstellen 125, 125a, 125b und Drähte W aufweisen. Obwohl in den Zeichnungen nicht gezeigt, können die Gehäuse für Licht emittierende Dioden dieser Ausführungsform ferner ein Formteil 31, ein Bondmittel 33 und eine Linse 35 wie in der obigen Ausführungsform aufweisen.Regarding 4 For example, the light emitting diode package of this embodiment includes a package body 121 , a plurality of landing contact points 123 , a blue light emitting diode chip 30a , a plurality of red light emitting diode chips 30b , a phosphor (not shown) and a pair of lead electrodes 129a . 129b , The housing for light emitting diodes may further have bond pads 125 . 125a . 125b and wires W have. Although not shown in the drawings, the housings for light-emitting diodes of this embodiment may further be a molded article 31 , a bonding agent 33 and a lens 35 as in the above embodiment.

In dieser Ausführungsform weist der Gehäusekörper 121 eine keramische Stapelstruktur auf. Die keramische Stapelstruktur des Gehäusekörpers 121 wird am besten in 5 gezeigt.In this embodiment, the housing body 121 a ceramic stack structure. The ceramic stack structure of the housing body 121 is best in 5 shown.

Mit Bezug auf 5 umfasst der Gehäusekörper 121 ein Gehäuseunterteil 1212, ein Gehäuseoberteil 1214, und eine mittleren Schicht 1215 ist zwischen den Gehäuseober- und Gehäuseunterteilen 1212, 1214 angeordnet und weist leitende Muster und dielektrische Materialien auf. Das Gehäuseunterteil 1212 weist eine Doppelschichtstruktur eines ersten keramischen Substrats 1212a und eines zweiten keramischen Substrats 1212b auf. Offensichtlich kann das Gehäuseunterteil 1212 aus einem einzelnen dielektrischen Substrat zusammengesetzt sein oder kann eine Mehrschichtstruktur aufweisen, die drei oder mehr aufeinander gestapelte dielektrische Substrate aufweist. Das Gehäuseoberteil 1214 umfasst ein drittes keramisches Substrat 1214a und ein viertes keramisches Substrat 1214b, das auf dem dritten keramischen Substrat 1214a gestapelt ist. Das dritte keramische Substrat 1214a umfasst einen Hohlraum in der Mitte davon und dient als eine Hohlraumwand zum Unterbringen der Licht emittierenden Diodenchips innerhalb des Hohlraums. Eine innere Oberfläche R der Hohlraumwand ist geneigt und weist einen darauf ausgebildeten reflektierenden Abschnitt, genauer gesagt eine Metallreflexionsschicht auf.Regarding 5 includes the housing body 121 a lower housing part 1212 , an upper housing part 1214 , and a middle layer 1215 is between the housing upper and lower housing parts 1212 . 1214 arranged and has conductive patterns and dielectric materials. The lower housing part 1212 has a double layer structure of a first ceramic substrate 1212a and a second ceramic substrate 1212b on. Obviously, the lower housing part 1212 may be composed of a single dielectric substrate or may have a multi-layer structure comprising three or more dielectric substrates stacked on top of each other. The upper housing part 1214 comprises a third ceramic substrate 1214a and a fourth ceramic substrate 1214b on the third ceramic substrate 1214a is stacked. The third ceramic substrate 1214a includes a cavity in the center thereof and serves as a cavity wall for housing the light-emitting diode chips within the cavity. An inner surface R of the cavity wall is inclined and has a shape formed thereon reflective portion, more specifically, a metal reflective layer.

Das vierte keramische Substrat 1214b weist einen kleineren Hohlraum als das dritte keramische Substrat 1214a auf, sodass eine Stufe S zwischen dem dritten keramischen Substrat 1214a und dem vierten keramischen Substrat 1214b aufgrund eines Größenunterschieds zwischen den Hohlräumen ausgebildet ist, und die Linse (nicht gezeigt) kann zuverlässig in die Stufe S eingebaut werden.The fourth ceramic substrate 1214b has a smaller cavity than the third ceramic substrate 1214a on, so that a step S between the third ceramic substrate 1214a and the fourth ceramic substrate 1214b is formed due to a difference in size between the cavities, and the lens (not shown) can be reliably incorporated into the step S.

Die leitenden Muster der mittleren Schicht 1215 umfassen die Landekontaktstellen 123 und die Bondkontaktstellen 125, 125a, 125b, wie in 4 gezeigt ist. Jede der Ableitelektroden 129a, 129b erstreckt sich zu einer unteren Oberfläche des Gehäuseunterteils 1214, das heißt, einer unteren Oberfläche des Gehäusekörpers 121, um einen ausgedehnten Bereich entlang eines Seitenumfangs des Gehäuseunterteils 1214, insbesondere Seitenecken des Gehäuseunterteils 1214 aufzuweisen, während sie mit dem entsprechenden leitenden Muster auf dem Gehäuseunterteil 1214 verbunden sind.The conductive patterns of the middle layer 1215 include the landing contact points 123 and the bond pads 125 . 125a . 125b , as in 4 is shown. Each of the discharge electrodes 129a . 129b extends to a lower surface of the housing base 1214 that is, a lower surface of the case body 121 to an extended area along a side circumference of the housing base 1214 , in particular side corners of the housing lower part 1214 while showing the corresponding conductive pattern on the bottom of the housing 1214 are connected.

Mit Bezug auf 6 kann das Paar von Ableitelektroden 129a, 129b voneinander getrennt und ausgebildet werden, einen ausgedehnten Bereich auf der unteren Oberfläche des Gehäusekörpers aufzuweisen und beispielsweise mit leitenden Landemustern (nicht gezeigt) auf einer Leiterplatte (PCB, printed circuit board, nicht gezeigt) durch Löten verbunden zu werden. In dieser Ausführungsform ist das Paar von Ableitelektroden 129a, 129b an rechten und linken Seiten auf der unteren Oberfläche des Gehäusekörpers lokalisiert, und ein Wärmedissipationsabschnitt 120 ist in einem Metallmuster zwischen den Ableitelektroden 129a, 129b ausgebildet, das heißt, auf einem zentralen Bereich der unteren Oberfläche des Gehäusekörpers. Es ist offensichtlich, dass der Wärmedissipationsabschnitt 120 von dem Paar von Ableitelektroden 129a, 129b auf der unteren Oberfläche des Gehäusekörpers 121 getrennt ist.Regarding 6 can the pair of lead-off electrodes 129a . 129b separated and formed to have an extended area on the lower surface of the case body, and to be connected to conductive patterns (not shown) on a printed circuit board (PCB, not shown) by soldering, for example. In this embodiment, the pair of drain electrodes 129a . 129b located on right and left sides on the lower surface of the case body, and a heat dissipation portion 120 is in a metal pattern between the drain electrodes 129a . 129b formed, that is, on a central portion of the lower surface of the housing body. It is obvious that the heat dissipation section 120 from the pair of lead-out electrodes 129a . 129b on the lower surface of the case body 121 is disconnected.

Mit Bezug auf 4 bis 6 ist der Gehäusekörper 121 an vier Ecken davon mit Eckenrillen ”g” ausgebildet, die vertikal verlängert sind, sodass sich das Paar von Ableitelektroden 129a, 129b von der oberen Oberfläche des Gehäuseunterteils 1212 zu der unteren Oberfläche des Gehäuseoberteils 1212 durch die Eckenrillen ”g” erstreckt. Die Ableitelektroden 129a, 129b sind zu Seitenoberflächen des Gehäusekörpers 121 in the Eckenrillen ”g” freigelegt, wodurch sie zur verstärkten Wärmedissipation des Gehäuses für Licht emittierende Dioden beitragen. Ferner erstrecken sich die Ableitelektroden 129a, 129b, um das Gehäuseunterteil 1212, das keramische Substrate 1212a, 1212b umfasst, von der oberen Oberfläche des Gehäuseunterteils 1212 zu der unteren Oberfläche des Gehäuseoberteils 1212 zu umgeben, wodurch ferner die keramischen Substrate 1212a, 1212b zuverlässig gesichert werden, die das Gehäuseunterteil bilden.Regarding 4 to 6 is the housing body 121 formed at four corners thereof with corner grooves "g", which are vertically elongated, so that the pair of discharge electrodes 129a . 129b from the upper surface of the housing base 1212 to the lower surface of the upper housing part 1212 through the corner grooves "g" extends. The discharge electrodes 129a . 129b are to side surfaces of the housing body 121 in the corner grooves "g" exposed, thereby contributing to the increased heat dissipation of the housing for light-emitting diodes. Furthermore, the discharge electrodes extend 129a . 129b to the housing base 1212 , the ceramic substrates 1212a . 1212b includes, from the upper surface of the housing base 1212 to the lower surface of the upper housing part 1212 to surround, thereby further the ceramic substrates 1212a . 1212b reliably secured, which form the lower housing part.

In dem Gehäusekörper 121 kann die untere Oberfläche des Hohlraums auf einer Grenzfläche zwischen dem Gehäuseunterteil 1212 und dem Gehäuseoberteil 1214 lokalisiert sein, wo die mittlere Schicht 1215 vorhanden sein kann. Wie oben beschrieben, umfasst die mittlere Schicht 1215 die leitenden Muster, die die Landekontaktstellen 123 und die Bondkontaktstellen 125, 125a, 25b umfassen, sodass die Landekontaktstellen 123 und die Bondkontaktstellen 125, 125a, 25b auf der unteren Oberfläche des Hohlraums in dem Gehäusekörper 121 lokalisiert sind.In the housing body 121 The bottom surface of the cavity may be on an interface between the housing bottom 1212 and the upper housing part 1214 be located where the middle layer 1215 can be present. As described above, the middle layer comprises 1215 the conductive patterns that the landing contact points 123 and the bond pads 125 . 125a . 25b so that the landing contact points 123 and the bond pads 125 . 125a . 25b on the lower surface of the cavity in the case body 121 are localized.

Wie am besten in 4 gezeigt ist, kann eine Landekontaktstelle 123 in der zentralen Region auf der unteren Oberfläche des Hohlraums C positioniert sein, und weitere Landekontaktstellen 123 können um die Landekontaktstelle 123 herum angeordnet werden. Diese Landekontaktstellen 123 sind voneinander auf der unteren Oberfläche des Hohlraums C getrennt. Die Landekontaktstellen 123 können aus einem metallischen Material mit hohem Reflexionsvermögen, wie beispielsweise Ag, Al oder Cu gebildet werden.How best in 4 shown can be a landing contact point 123 be positioned in the central region on the lower surface of the cavity C, and further Landekontaktstellen 123 can contact the landing point 123 be arranged around. These landing contact points 123 are separated from each other on the lower surface of the cavity C. The landing contact points 123 may be formed of a high reflectivity metallic material such as Ag, Al or Cu.

Wie in der ersten Ausführungsform können die Bondkontaktstellen 125, 125a, 125b auf der unteren Oberfläche des Hohlraums C angeordnet sein. Die Bondkontaktstellen 125, 125a, 125b sind von den Landekontaktstellen 123 getrennt und zwischen den Landekontaktstellen 123 lokalisiert. Die Bondkontaktstellen 125, 125a, 125b können aus dem gleichen Material wie dem die Landekontaktstelle 123 gebildet werden, wobei sie jedoch nicht darauf begrenzt sind. Die Bondkontaktstellen 125, 125a, 125b können aus einem leitenden Material gebildet werden, das von dem der Landekontaktstelle 123 unterschiedlich ist. Mindestens zwei Bondkontaktstellen 125a, 125b sind elektrisch mit den Ableitelektroden 129a, 129b verbunden, die zu der Seitenoberfläche und unteren Oberfläche des Gehäusekörpers 121 freigelegt sind.As in the first embodiment, the bond pads 125 . 125a . 125b be arranged on the lower surface of the cavity C. The bond pads 125 . 125a . 125b are from the landing contact points 123 separated and between the land contact points 123 localized. The bond pads 125 . 125a . 125b can be made of the same material as the landing contact point 123 are formed, but they are not limited thereto. The bond pads 125 . 125a . 125b can be formed of a conductive material, that of the land contact point 123 is different. At least two bond pads 125a . 125b are electrical with the discharge electrodes 129a . 129b connected to the side surface and bottom surface of the case body 121 are exposed.

Wie in der ersten Ausführungsform sind die Ableitelektroden 129a, 129b auf der unteren Oberfläche des Gehäusekörpers 121 positioniert, um Leistung von einer externen Leistungsquelle zu empfangen. Ferner können die Ableitelektroden 129a, 129b mit einem Brückengleichrichter verbunden werden.As in the first embodiment, the discharge electrodes 129a . 129b on the lower surface of the case body 121 positioned to receive power from an external power source. Furthermore, the discharge electrodes 129a . 129b be connected to a bridge rectifier.

Hier kann, wie in der ersten Ausführungsform, der blaues Licht emittierende Diodenchip 30a eine Mehrzahl von Licht emittierenden Zellen 30d aufweisen (siehe 3), die miteinander auf einem einzelnen Substrat in Reihe geschaltet sind. Kontaktstellen zum Drahtbonden werden an entgegengesetzten Seiten der Licht emittierenden Zellen bereitgestellt, die seriell miteinander verbunden sind. In einem derartigen blaues Licht emittierenden Diodenchip 30a sind die Licht emittierenden Zellen aus einem AlInGaN-basierten Verbundhalbleiter gebildet und miteinander über Drähte in Reihe geschaltet. Die Licht emittierenden Zellen können eine aktive Region mit einer InGaN-Schicht aufweisen, um blaues Licht zu emittieren. Wie in 4 gezeigt ist, ist der blaues Licht emittierende Diodenchip 30a auf der Landekontaktstelle 125 angebracht, die in der Mitte des Hohlraums lokalisiert ist.Here, as in the first embodiment, the blue light emitting diode chip 30a a plurality of light emitting cells 30d have (see 3 ) connected in series on a single substrate. Contact pads for wire bonding are provided on opposite sides of the light emitting cells, which are connected in series. In such a blue light emitting diode chip 30a For example, the light-emitting cells are formed of an AlInGaN-based compound semiconductor and connected in series with each other via wires. The light-emitting cells may have an active region with an InGaN layer to emit blue light. As in 4 is shown is the blue light emitting diode chip 30a at the landing contact point 125 attached, which is located in the middle of the cavity.

Die rotes Licht emittierenden Diodenchips 30b sind jeweils auf den Landekontaktstellen 125 angebracht, die um die in der Mitte des Hohlraums lokalisierte Landekontaktstelle herum lokalisiert sind. Demgemäß sind die rotes Licht emittierenden Diodenchips 30b um den blaues Licht emittierenden Diodenchip 30a herum angeordnet. Die rotes Licht emittierenden Diodenchips 30b können eine aktive Region aufweisen, die aus einem AlGaInP- oder AlGaAs-basierten Verbundhalbleiter gebildet wird, um rotes Licht zu emittieren.The red light emitting diode chips 30b are each on the landing contact points 125 attached, which are located around the located in the middle of the cavity landing contact point around. Accordingly, the red light emitting diode chips 30b around the blue light emitting diode chip 30a arranged around. The red light emitting diode chips 30b may have an active region formed of an AlGaInP or AlGaAs based compound semiconductor to emit red light.

Die blaues und rotes Licht emittierenden Diodenchips 30a, 30b sind miteinander zwischen den Bondkontaktstellen 125a, 125b über die Drähte in Reihe geschaltet. Hier bedeutet die serielle Verbindung, dass die Licht emittierenden Diodenchips 30a, 30b miteinander verbunden sind, um einem Vorwärtsstrom zu ermöglichen, bei Anlegung einer Spannung zu den entgegengesetzten Enden der Licht emittierenden Diodenchips zu fließen. Mit anderen Worten sind die Licht emittierenden Diodenchips 30a, 30b und die Bondkontaktstellen 125, 125a, 125b miteinander verbunden, sodass die Licht emittierenden Diodenchips 30a, 30b bei Anlegung einer Vorwärtsspannung an die Bondkontaktstellen 125a, 125b betrieben werden (siehe 3).The blue and red light emitting diode chips 30a . 30b are with each other between the bond pads 125a . 125b connected in series via the wires. Here, the serial connection means that the light-emitting diode chips 30a . 30b are connected to each other to allow a forward current to flow to the opposite ends of the light-emitting diode chips when a voltage is applied. In other words, the light-emitting diode chips 30a . 30b and the bond pads 125 . 125a . 125b interconnected so that the light-emitting diode chips 30a . 30b upon application of a forward voltage to the bond pads 125a . 125b be operated (see 3 ).

Ferner können Zenerdioden 30c angebracht werden, um die Licht emittierenden Diodenchips 30a, 30b zu schützen. Die Zenerdioden 30c sind zu den Licht emittierenden Diodenchips 30a, 30b parallel geschaltet, um die Licht emittierenden Diodenchips vor elektrostatischer Entladung zu schützen. Wie in der obigen Ausführungsform sind zwei Zenerdioden 30c mit entgegengesetzten Polaritäten zu den Licht emittierenden Diodenchips parallel geschaltet (siehe 3). Hier können die Zenerdioden 30 auf den Bondkontaktstellen 125a, 125b angebracht sein. Da die Zenerdioden 30c eine vertikale Struktur aufweisen, wobei Kontaktstellen, die darauf gebondete Drähte aufweisen, auf unterschiedlichen Ebenen lokalisiert sind, ist eine einzelne Kontaktstelle mit der Bondkontaktstelle verbunden. Somit ist es möglich, die mit den entgegengesetzten Polaritäten verbundenen Zenerdioden bereitzustellen, indem Kontaktstellen, die an einer oberen Seite lokalisiert sind, miteinander über die Drähte verbunden werden.Furthermore, Zener diodes 30c attached to the light-emitting diode chips 30a . 30b to protect. The zener diodes 30c are to the light-emitting diode chips 30a . 30b connected in parallel to protect the light-emitting diode chips from electrostatic discharge. As in the above embodiment, two Zener diodes 30c with opposite polarities connected in parallel with the light-emitting diode chips (see 3 ). Here are the zener diodes 30 on the bond pads 125a . 125b to be appropriate. Because the Zener diodes 30c have a vertical structure, wherein pads having wires bonded thereon are located at different levels, a single pad is connected to the bond pad. Thus, it is possible to provide the zener diodes connected to the opposite polarities by connecting pads located at an upper side to each other via the wires.

Ausführungsform der ErfindungEmbodiment of the invention

7 ist eine Querschnittsansicht eines Gehäuses für Licht emittierende Dioden in Übereinstimmung mit einer dritten Ausführungsform, 8 ist eine Draufsicht des Gehäuses für Licht emittierende Dioden in Übereinstimmung mit der dritten Ausführungsform, von dem ein Verkapselungsabschnitt entfernt ist, und 9(a) und (b) zeigen Metallmuster und Ableitelektroden des Gehäuses für Licht emittierende Dioden in Übereinstimmung mit der dritten Ausführungsform. 7 FIG. 12 is a cross-sectional view of a light emitting diode package in accordance with a third embodiment; FIG. 8th FIG. 10 is a plan view of the light emitting diode package in accordance with the third embodiment of which an encapsulation portion is removed, and FIG 9 (a) and (b) show metal patterns and lead electrodes of the light-emitting diode package in accordance with the third embodiment.

Mit Bezug auf 7 umfasst das Gehäuse für Licht emittierende Dioden dieser Ausführungsform einen Gehäusekörper 221, der als ein Wärmedissipationssubstrat dient, und einen Licht emittierenden Diodenchip 220, der auf dem Gehäusekörper 221 angebracht ist. Das Gehäuse für Licht emittierende Dioden umfasst einen transparenten Verkapselungsabschnitt 231, der eine obere Gesamtoberfläche des Gehäusekörpers 221 abdeckt. Der transparente Verkapselungsabschnitt 231 kann durch Formen eines Silikonharzes gebildet werden. Alternativ kann der transparente Verkapselungsabschnitt 231 aus anderen Arten von transparentem Harz, wie beispielsweise einem Epoxidharz und dergleichen, gebildet werden. Der transparente Verkapselungsabschnitt 231 kann eine konvexe linsenförmige Gestalt aufweisen, deren Mitte mit der des Licht emittierenden Diodenchips 220 koinzidiert.Regarding 7 For example, the light emitting diode package of this embodiment includes a package body 221 serving as a heat dissipation substrate and a light emitting diode chip 220 standing on the case body 221 is appropriate. The housing for light-emitting diodes comprises a transparent encapsulation section 231 , which has an upper overall surface of the housing body 221 covers. The transparent encapsulation section 231 can be formed by molding a silicone resin. Alternatively, the transparent encapsulation section 231 of other types of transparent resin, such as an epoxy resin and the like. The transparent encapsulation section 231 may have a convex lenticular shape whose center coincides with that of the light emitting diode chip 220 coincides.

Der Gehäusekörper 210 umfasst ein oberes Substrat 211 (hier nachstehend, ”oberes dielektrisches Substrat”), das aus einem dielektrischen keramischen Material gebildet ist, und ein unteres Substrat 212 (hier nachstehend, ”unteres dielektrisches Substrat”), das aus einem dielektrischen keramischen Material gebildet ist. Die oberen und unteren dielektrischen Substraten 211, 212 sind in der vertikalen Richtung aufeinander gestapelt. Ein Bondmaterial kann verwendet werden, um die dielektrischen Substrate zu stapeln. Das obere dielektrische Substrat 211 ist an einer oberen Oberfläche davon ausgebildet, wobei ein erstes oberes leitendes Muster 213a als eine Landekontaktstelle wirkt und ein zweites oberes leitendes Muster 213b als eine Bondkontaktstelle wirkt. Die ersten und zweiten oberen leitenden Muster 213a, 213b können auf der oberen Oberfläche des oberen dielektrischen Substrats 211 durch Plattierung von Metall, wie beispielsweise Au oder Ag, gebildet werden.The housing body 210 includes an upper substrate 211 (hereinafter, "upper dielectric substrate") formed of a dielectric ceramic material and a lower substrate 212 (hereinafter, "lower dielectric substrate") formed of a dielectric ceramic material. The upper and lower dielectric substrates 211 . 212 are stacked in the vertical direction. A bonding material may be used to stack the dielectric substrates. The upper dielectric substrate 211 is formed on an upper surface thereof, wherein a first upper conductive pattern 213a acts as a landing pad and a second upper conductive pattern 213b acts as a bond pad. The first and second upper conductive patterns 213a . 213b may be on the upper surface of the upper dielectric substrate 211 by plating metal such as Au or Ag.

In dieser Ausführungsform weist der Licht emittierende Diodenchip 220 eine vertikale Struktur auf, die Elektroden an oberen und unteren Enden davon aufweist. Der Licht emittierende Diodenchip 220 ist an dem ersten oberen leitenden Muster 213a chip-befestigt (die-attached), sodass die untere Endelektrode des Licht emittierenden Diodenchips 220 mit dem ersten oberen leitenden Muster 213a verbunden ist. Die obere Endelektrode des Licht emittierenden Diodenchips 220 ist mit dem zweiten oberen leitenden Muster 213b durch einen Bonddraht W elektrisch verbunden. Der Licht emittierende Diodenchip 220 kann ein lateraler Typ sein, der sowohl eine Elektrode vom p-Typ als auch eine Elektrode vom n-Typ an einer oberen Seite davon aufweist. In diesem Fall ist eine Mehrzahl von Bonddrähten erforderlich, um die p-type Elektrode und n-type Elektrode des Licht emittierenden Diodenchips 220 jeweils mit den oberen leitenden Mustern zu verbinden.In this embodiment, the light-emitting diode chip 220 a vertical structure having electrodes at upper and lower ends thereof. The light-emitting diode chip 220 is on the first upper conductive pattern 213a chip-attached (the-attached), so that the lower end electrode of the light-emitting diode chip 220 with the first upper conductive pattern 213a connected is. The upper end electrode of the light-emitting diode chip 220 is with the second upper conductive pattern 213b electrically connected by a bonding wire W. The light-emitting diode chip 220 may be a lateral type having both a p-type electrode and an n-type electrode on an upper side thereof. In this case, a plurality of bonding wires are required to the p-type electrode and n-type electrode of the light emitting diode chip 220 each to be connected to the upper conductive patterns.

Mit Bezug auf 8 sind die oberen leitenden Muster 213a, 213b ausgebildet, um eine kreisförmige Region zusammen auf der oberen Oberfläche des oberen dielektrischen Substrats 211 auszubilden. Ferner sind Unterscheidungsmarken 2112 um die kreisförmige Region herum ausgebildet, um die Position zu bestätigen oder zu unterscheiden, bei der eine Linse 231 (siehe 13) des Verkapselungsabschnitts ausgebildet ist. Die Unterscheidungsmarken 2112 können durch Drucken einer schwarzen Seide auf dem oberen dielektrischen Substrat 211 gebildet werden.Regarding 8th are the upper conductive patterns 213a . 213b formed to form a circular region together on the upper surface of the upper dielectric substrate 211 train. Further, discriminating marks 2112 formed around the circular region to confirm or distinguish the position at which a lens 231 (please refer 13 ) of the encapsulation section is formed. The distinguishing marks 2112 can be achieved by printing a black silk on the upper dielectric substrate 211 be formed.

Ferner ist eine Ausrichtungsmarke 2132 auf dem ersten oberen leitenden Muster 213a ausgebildet, um eine genaue Ausrichtung von Licht emittierenden Diodenchips oder eine genaue Erfassung eines Ausrichtungsfehlers der Licht emittierenden Diodenchips in einem Herstellungsverfahren eines Gehäuses für Licht emittierende Dioden zu erzielen. Die Ausrichtungsmarke 2132 wird durch absichtliches Vermeiden der Plattierung auf einer Teilregion in dem oberen leitenden Muster 213a und Freilegen einer nicht-plattierten Region des dielektrischen Substrats zu der Außenseite gebildet. Wenn die Plattierung beispielsweise mit einer Maske durchgeführt wird, die eine Region abdeckt, auf der die Ausrichtungsmarke 2132 gebildet wird, bildet die nicht-plattierte Region die Ausrichtungsmarke 2132. In dieser Ausführungsform sind die Zenerdioden 222 auf dem ersten oberen leitenden Muster 213a angebracht und mit dem zweiten oberen leitenden Muster 213b durch Bonddrähte W verbunden. Obwohl zwei Bonddrähte W, W gezeigt werden, wie sie zwei Elektroden des Licht emittierenden Diodenchips 220 mit dem zweiten oberen leitenden Muster 213b verbinden, sollte es ersichtlich sein, dass die Anzahl von Bonddrähten den Schutzumfang der Erfindung nicht begrenzt.Further, an alignment mark 2132 on the first upper conductive pattern 213a in order to achieve an accurate alignment of light-emitting diode chips or an accurate detection of an alignment error of the light-emitting diode chips in a manufacturing method of a housing for light-emitting diodes. The registration mark 2132 is intentionally avoiding plating on a partial region in the upper conductive pattern 213a and exposing a non-plated region of the dielectric substrate to the outside. For example, when plating is performed with a mask covering a region on which the alignment mark is located 2132 The non-clad region forms the alignment mark 2132 , In this embodiment, the Zener diodes 222 on the first upper conductive pattern 213a attached and with the second upper conductive pattern 213b connected by bonding wires W. Although two bonding wires W, W are shown as they are two electrodes of the light emitting diode chip 220 with the second upper conductive pattern 213b It should be appreciated that the number of bond wires does not limit the scope of the invention.

Mit erneutem Bezug auf 7, weist das untere dielektrische Substrat 212 erste und zweite untere leitende Muster 215a, 215b auf, die auf einer unteren Oberfläche davon ausgebildet sind, um als Anschlüsse der Ableitelektroden zu wirken. Vorzugsweise können die unteren leitenden Muster 215a, 215b durch Ag-Plattierung gebildet werden. Offensichtlich können jedoch die unteren leitenden Muster 215a, 215b aus jedem beliebigen anderen Metall gebildet werden. Ferner sind erste und zweite mittlere leitende Muster 214a, 214b zwischen den oberen und unteren dielektrischen Substraten 211, 212 ausgebildet. Die ersten und zweiten mittleren leitenden Muster 214a, 214b können durch Au- oder Ag-Plattierung ausgebildet werden.With renewed reference to 7 has the lower dielectric substrate 212 first and second lower conductive patterns 215a . 215b formed on a lower surface thereof to act as terminals of the lead-out electrodes. Preferably, the lower conductive patterns 215a . 215b be formed by Ag plating. Obviously, however, the lower conductive patterns can 215a . 215b be formed from any other metal. Further, first and second middle conductive patterns 214a . 214b between the upper and lower dielectric substrates 211 . 212 educated. The first and second middle conductive patterns 214a . 214b can be formed by Au or Ag plating.

Das erste obere leitende Muster 213a und das erste mittlere leitende Muster 214a sind miteinander durch ein erstes oberes Kontaktloch 216a verbunden, das das obere dielektrische Substrat 211 senkrecht durchdringt, und das erste mittlere leitende Muster 214a und das erste untere leitende Muster 215a sind miteinander durch ein erstes unteres Kontaktloch 217a verbunden, das das untere dielektrische Substrat 212 senkrecht durchdringt. Ferner sind das zweite obere leitende Muster 213b und das zweite mittlere leitende Muster 214b miteinander durch ein zweites oberes Kontaktloch 216b verbunden, das das obere dielektrische Substrat 211 senkrecht durchdringt, und das zweite mittlere leitende Muster 214b und das zweite untere leitende Muster 215b sind miteinander durch ein zweites unteres Kontaktloch 217b verbunden, das das untere dielektrische Substrat 212 senkrecht durchdringt. Die ersten und zweiten oberen Kontaktlöcher 216a, 216b und die ersten und zweiten unteren Kontaktlöcher 217a, 217b können aus Wolfram gebildet werden, das eine gute thermische und elektrische Leitfähigkeit und einen hohen Schmelzpunkt aufweist, wobei sie jedoch aus jedem beliebigen metallischen Material gebildet werden können. Ein Vergleich der in dieser Ausführungsform verwendeten Begriffe mit jenen in den ersten und zweiten Ausführungsformen zeigt, dass die ersten und zweiten oberen leitenden Muster 214a und 214b der Landekontaktstelle bzw. der Bondkontaktstelle entsprechen. Ferner können die oberen Kontaktlöcher 216a, 216b, mittleren leitenden Muster 214a, 214b, unteren Kontaktlöcher 217a, 217b, und die ersten und zweiten unteren leitenden Muster 215a, 215b den Ableitelektroden der ersten und zweiten Ausführungsformen entsprechen.The first upper conductive pattern 213a and the first middle conductive pattern 214a are interconnected by a first upper contact hole 216a connected, which is the upper dielectric substrate 211 penetrates vertically, and the first middle conductive pattern 214a and the first lower conductive pattern 215a are interconnected by a first lower contact hole 217a connected to the lower dielectric substrate 212 penetrates vertically. Further, the second upper conductive pattern 213b and the second middle conductive pattern 214b with each other through a second upper contact hole 216b connected, which is the upper dielectric substrate 211 penetrates vertically, and the second middle conductive pattern 214b and the second lower conductive pattern 215b are interconnected by a second lower contact hole 217b connected to the lower dielectric substrate 212 penetrates vertically. The first and second upper contact holes 216a . 216b and the first and second lower contact holes 217a . 217b can be formed from tungsten which has good thermal and electrical conductivity and a high melting point, but can be formed from any metallic material. A comparison of the terms used in this embodiment with those in the first and second embodiments shows that the first and second upper conductive patterns 214a and 214b correspond to the landing point or bond contact point. Furthermore, the upper contact holes 216a . 216b , middle conductive pattern 214a . 214b , lower contact holes 217a . 217b , and the first and second lower conductive patterns 215a . 215b correspond to the Ableitelektroden the first and second embodiments.

In der zweiten Ausführungsform erstrecken sich die Ableitelektroden zu der unteren Oberfläche des Gehäusekörpers entlang des Seitenumfangs des Gehäusekörpers, wohingegen sich die Ableitelektroden dieser Ausführungsform zu der unteren Oberfläche des Gehäusekörpers durch den Gehäusekörper erstrecken.In the second embodiment, the drain electrodes extend to the lower surface of the case body along the side periphery of the case body, whereas the drain electrodes of this embodiment extend to the lower surface of the case body through the case body.

Andererseits kann das Gehäuse für Licht emittierende Dioden auf einer Leiterplatte (PCB, nicht gezeigt) angebracht werden, in der die ersten und zweiten unteren leitenden Muster 215a, 215b mit Elektrodenkontaktstellen (nicht gezeigt) auf der Leiterplatte durch Löten verbunden werden können.On the other hand, the light emitting diode package may be mounted on a printed circuit board (PCB, not shown) in which the first and second lower conductive patterns 215a . 215b with electrode pads (not shown) can be connected to the circuit board by soldering.

Die ersten und zweiten mittleren leitenden Muster 214a, 214b erstrecken sich zu Seitenoberflächen der oberen und unteren dielektrischen Substrate 211, 212, das heißt zu dem äußersten Umfang des Gehäusekörpers 221, um zu der Außenseite des Gehäusekörpers darauf freizuliegen. Die thermische Leitfähigkeit der leitenden Muster und der Kontaktlöcher ist der der dielektrischen Substrate überlegen. Somit wird, wenn die ersten und zweiten mittleren leitenden Muster 214a, 214b externer Luft auf der Seitenoberfläche des Gehäusekörpers 221 ausgesetzt sind, die Wärmedissipation des Gehäusekörpers 221 durch Konvektion weiter verstärkt. The first and second middle conductive patterns 214a . 214b extend to side surfaces of the upper and lower dielectric substrates 211 . 212 that is to the outermost circumference of the housing body 221 to be exposed to the outside of the case body thereon. The thermal conductivity of the conductive patterns and the contact holes is superior to that of the dielectric substrates. Thus, when the first and second middle conductive patterns 214a . 214b external air on the side surface of the case body 221 are exposed, the heat dissipation of the housing body 221 reinforced by convection.

In dieser Ausführungsform ist der Gehäusekörper 221 eines von mehreren Wärmedissipationsubstraten, die durch Zerteilen eines einzelnen großen Substrats gebildet werden, welches gestapelte dielektrische Substrate, leitende Muster, Kontaktlöcher und dergleichen umfassen, um eine Mehrzahl von Gehäusen zu bilden. Genauer gesagt umfasst das Gehäuse für Licht emittierende Dioden oder der Gehäusekörper 211 eine Schnittebene, die durch Zerteilen (dicing) gebildet wird, auf der eine Seitenoberfläche des oberen dielektrischen Substrats 211 und eine Seitenoberfläche des unteren dielektrischen Substrats 212 enthalten sind. Die ersten und zweiten mittleren leitenden Muster erstrecken sich zu der Schnittebene, um zu der Außenseite auf der Schnittebene freizuliegen. Im Gegensatz dazu sind sämtliche der oberen leitenden Muster 213a, 213b und sämtliche der unteren leitenden Muster 215a, 215b in begrenzten Bereichen ausgebildet, um die Schnittebene, das heißt, die Seitenoberflächen der oberen und unteren dielektrischen Substrate 211, 212 nicht zu erreichen.In this embodiment, the housing body 221 one of a plurality of heat dissipation substrates formed by dicing a single large substrate comprising stacked dielectric substrates, conductive patterns, vias and the like to form a plurality of packages. More specifically, the housing for light-emitting diodes or the housing body 211 a sectional plane formed by dicing on a side surface of the upper dielectric substrate 211 and a side surface of the lower dielectric substrate 212 are included. The first and second middle conductive patterns extend to the cutting plane to be exposed to the outside on the cutting plane. In contrast, all of the upper conductive patterns 213a . 213b and all of the lower conductive patterns 215a . 215b formed in limited areas around the cutting plane, that is, the side surfaces of the upper and lower dielectric substrates 211 . 212 unavailable.

Mit Bezug auf 9(a) ist ersichtlich, dass jedes der ersten und zweiten mittleren leitenden Muster 214a, 214b drei Seiten aufweist, die mit äußeren Seitenoberflächen des unteren dielektrischen Substrats 212 auf der oberen Oberfläche des unteren dielektrischen Substrats 212 koinzidieren, das heißt, zwischen den oberen und unteren dielektrischen Substraten. Ferner ist mit Bezug auf 9(b) ersichtlich, dass die ersten und zweiten unteren leitenden Muster 215a, 215b keine Seite aufweisen, die mit der Seitenoberfläche des unteren dielektrischen Substrats 212 koinzidiert und in begrenzten Bereichen innerhalb der unteren dielektrischen Substraten 212 ausgebildet sind. Mit Bezug auf 8 ist ersichtlich, dass die ersten und zweiten leitenden Muster 213a, 213b ebenfalls in begrenzten Bereichen innerhalb der unteren dielektrischen Substrate 212 ausgebildet sind.Regarding 9 (a) It can be seen that each of the first and second middle conductive patterns 214a . 214b has three sides, with outer side surfaces of the lower dielectric substrate 212 on the upper surface of the lower dielectric substrate 212 coincide, that is, between the upper and lower dielectric substrates. Further, with reference to 9 (b) it can be seen that the first and second lower conductive patterns 215a . 215b have no side with the side surface of the lower dielectric substrate 212 coincident and in confined areas within the lower dielectric substrates 212 are formed. Regarding 8th it can be seen that the first and second conductive patterns 213a . 213b also in limited areas within the lower dielectric substrates 212 are formed.

Mit erneutem Bezug auf 7, sind die ersten oberen und unteren Kontaktlöcher 216a, 217a mit dem ersten mittleren leitenden Muster 214a verbunden, während sie sich miteinander abwechseln. Ferner sind die zweiten oberen und unteren Kontaktlöcher 216b, 217b mit dem zweiten mittleren leitenden Muster 214b verbunden, während sie sich miteinander abwechseln. Indem die oberen und unteren Kontaktlöcher 216a, 216b, die miteinander verbunden sind, über ein mittleres leitendes Muster 214a oder 214b platziert werden, um sich miteinander abzuwechseln, ist es möglich, die Anzahl von Wärmedissipationspfaden zu erhöhen, während der Bereich der Wärmedissipationspfade innerhalb der oberen und unteren dielektrischen Substrate 211, 212 vergrößert wird. Ferner erhöht die abwechselnde Anordnung des oberen Kontaktlochs 216a oder 216b und des unteren Kontaktlochs 217a oder 217b, verglichen mit der linearen Anordnung der oberen und unteren Kontaktlöcher, die Gesamtlänge eines Wärmepfades, das sich von dem oberen Kontaktloch 216a oder 216b zu dem unteren Kontaktloch 217a oder 217b durch das mittlere leitende Muster 214a oder 214b erstreckt, sodass Wärme gleichförmiger in den Gehäusekörper 211 verteilt und effizienter nach außen abgeführt werden kann.With renewed reference to 7 , are the first upper and lower contact holes 216a . 217a with the first middle conductive pattern 214a connected as they alternate with each other. Further, the second upper and lower contact holes 216b . 217b with the second middle conductive pattern 214b connected as they alternate with each other. By the upper and lower contact holes 216a . 216b connected by a middle conductive pattern 214a or 214b can be placed to alternate with each other, it is possible to increase the number of heat dissipation paths, while the range of the heat dissipation paths within the upper and lower dielectric substrates 211 . 212 is enlarged. Further, the alternate arrangement of the upper contact hole increases 216a or 216b and the lower contact hole 217a or 217b as compared with the linear arrangement of the upper and lower contact holes, the total length of a heat path extending from the upper contact hole 216a or 216b to the lower contact hole 217a or 217b through the middle conductive pattern 214a or 214b extends, so heat more uniformly in the housing body 211 distributed and efficiently dissipated to the outside.

Mit Bezug auf 7 und 9(a) und (b) umfasst das Gehäuse für Licht emittierende Dioden gemäß dieser Ausführungsform ferner erste und zweite Wärmesenkenmuster 218a, 218b, die als ein Wärmedissipationsteil wirken, und ein Wärmetransfer-Kontaktloch 219. Das erste Wärmesenkenmuster 218a ist zwischen den oberen und unteren dielektrischen Substraten 211, 212 angeordnet, und das zweite Wärmesenkenmuster 218b ist auf der unteren Oberfläche des unteren dielektrischen Substrats 212 ausgebildet.Regarding 7 and 9 (a) and (b) the light emitting diode package according to this embodiment further includes first and second heat sink patterns 218a . 218b acting as a heat dissipation part and a heat transfer contact hole 219 , The first heat sink pattern 218a is between the upper and lower dielectric substrates 211 . 212 arranged, and the second heat sink pattern 218b is on the lower surface of the lower dielectric substrate 212 educated.

Das erste Wärmesenkenmuster 218a ist zwischen dem ersten mittleren leitenden Muster 214a und dem zweiten mittleren leitenden Muster 214b auf der oberen Oberfläche des unteren dielektrischen Substrats 212 angeordnet und kann durch den gleichen Plattierungsprozess unter Verwendung der gleichen metallischen Materialien wie jene der ersten und zweiten mittleren leitenden Muster 214a, 214b gebildet werden. Ferner ist das zweite Wärmesenkenmuster 218b zwischen dem ersten unteren leitenden Muster 215a und dem zweiten unteren leitenden Muster 215b auf der unteren Oberfläche des unteren dielektrischen Substrats 212 angeordnet und kann durch den gleichen Plattierungsprozess unter Verwendung des gleichen metallischen Materials wie jene der ersten und zweiten unteren leitenden Muster 215a, 215b gebildet werden.The first heat sink pattern 218a is between the first middle conductive pattern 214a and the second middle conductive pattern 214b on the upper surface of the lower dielectric substrate 212 and can be formed by the same plating process using the same metallic materials as those of the first and second middle conductive patterns 214a . 214b be formed. Further, the second heat sink pattern is 218b between the first lower conductive pattern 215a and the second lower conductive pattern 215b on the lower surface of the lower dielectric substrate 212 arranged and can by the same plating process using the same metallic material as those of the first and second lower conductive patterns 215a . 215b be formed.

Die ersten und zweiten Wärmesenkenmuster 218a, 218b und das Wärmetransfer-Kontaktloch 219 werden hinzugefügt, um die Wärmedissipation nahe der Mitte des Gehäusekörpers 221 zu verstärken und die Wärmedissipation zu kompensieren, die hauptsächlich an dem Umfang des Gehäusekörpers durch die mittleren leitenden Muster, unteren Kontaktlöcher und den oben beschriebenen unteren leitenden Muster erhalten wird, wie oben beschrieben.The first and second heat sink patterns 218a . 218b and the heat transfer contact hole 219 are added to the heat dissipation near the center of the case body 221 to amplify and compensate for the heat dissipation, mainly on the circumference of the housing body through the middle conductive pattern, lower contact holes and the above-described lower conductive pattern as described above.

Gemäß der dritten Ausführungsform sind ein einzelnes erstes oberes leitendes Muster 213a, das als die Landekontaktstelle wirkt, und ein einzelnes zweites oberes leitendes Muster, das als die Bondkontaktstelle 213b wirkt, auf dem Gehäusekörper 221 vorhanden. Gemäß einer weiteren Ausführungsform kann jedoch ein Gehäuse für Licht emittierende Dioden eine Mehrzahl von Licht emittierenden Diodenchips umfassen, die auf einer Mehrzahl von Landekontaktstellen angebracht und seriell miteinander darauf verbunden sind, in denen die Mehrzahl von Landekontaktstellen einem Gehäusekörper bereitgestellt werden, der obere und untere dielektrische Substrate mit mittleren leitenden Mustern, Kontaktlöchern und darauf ausgebildeten unteren leitenden Muster wie in den ersten und zweiten Ausführungsformen umfasst. Hier ist offensichtlich, dass das Gehäuse für Licht emittierende Dioden eine Mehrzahl von Bondkontaktstellen aufweisen kann.According to the third embodiment, a single first upper conductive pattern 213a acting as the landing pad and a single second upper conductive pattern acting as the bond pad 213b acts on the housing body 221 available. According to another embodiment, however, a light emitting diode package may include a plurality of light emitting diode chips mounted on and serially connected to a plurality of landing pads in which the plurality of landing pads are provided to a package body, the upper and lower dielectric chips Substrates having intermediate conductive patterns, contact holes and lower conductive patterns formed thereon as in the first and second embodiments. Here it is obvious that the housing for light-emitting diodes can have a plurality of bond pads.

Als nächstes werden weitere Ausführungsformen des Gehäusekörpers beschrieben, die auf die vorliegende Erfindung anwendbar sind. Eine ausführliche Beschreibung sich wiederholender Elemente, die oben beschrieben sind, wird hierin weggelassen. Gleiche Elemente werden durch gleiche Bezugszeichen bezeichnet.Next, further embodiments of the case body applicable to the present invention will be described. A detailed description of repetitive elements described above will be omitted herein. Like elements are designated by like reference numerals.

10 ist eine Querschnittsansicht eines Gehäusekörpers in Übereinstimmung mit einer weiteren Ausführungsform, und 11(a), (b) und (c) zeigen Schichten des Gehäusekörpers. 10 is a cross-sectional view of a housing body in accordance with another embodiment, and 11 (a) (b) and (c) show layers of the case body.

Mit Bezug auf 10 umfasst ein Gehäusekörper 221 dieser Ausführungsform ein oberes dielektrisches Substrat 211 und ein unteres dielektrisches Substrat 212 wie in dem Gehäusekörper der obigen Ausführungsformen. In dieser Ausführungsform werden jedoch die Wärmesenkenmuster und die Wärmetransfer-Kontaktlöcher weggelassen, und eine unterschiedliche Anzahl und Anordnung von leitenden Mustern und oberen oder unteren Kontaktlöcher, die imstande sind, als eine Wärmesenke zu wirken, werden bereitgestellt. Dies wird ausführlicher nachstehend beschrieben.Regarding 10 includes a housing body 221 This embodiment, an upper dielectric substrate 211 and a lower dielectric substrate 212 as in the case body of the above embodiments. In this embodiment, however, the heat sink patterns and the heat transfer contact holes are omitted, and a different number and arrangement of conductive patterns and upper or lower contact holes capable of acting as a heat sink are provided. This will be described in more detail below.

Mit Bezug auf 10 und 11(a) umfasst das obere dielektrische Substrat 211 ein erstes oberes leitendes Muster 213a, das in der Mitte davon ausgebildet ist, und zweite und dritte obere leitende Muster 213b, 213c, die an entgegengesetzten Seiten davon ausgebildet sind. Ein Licht emittierender Diodenchip vom vertikalen Typ oder Licht emittierender Diodenchip vom lateralen Typ kann auf dem oberen leitenden Muster 213a durch Chip-Befestigung bereitgestellt werden. Wenn der Licht emittierende Diodenchip vom lateralen Typ auf dem oberen leitenden Muster 213a durch Chip-Befestigung bereitgestellt wird, ist das erste obere leitende Muster 213a nicht mit dem Licht emittierenden Diodenchip elektrisch verbunden und wird somit lediglich als eine Wärmesenke zusammen mit einem ersten mittleren leitenden Muster 214a, ersten unteren leitenden Muster 215a, ersten oberen Kontaktloch 216a und ersten unteren Kontaktloch 217a wirken, wie nachstehend beschrieben. Andererseits ist, wenn der Licht emittierende Diodenchip vom vertikalen Typ auf dem oberen leitenden Muster 213a durch Chip-Befestigung bereitgestellt wird, eine untere Elektrode des vertikalen Licht emittierenden Diodenchips elektrisch mit dem ersten oberen leitenden Muster 213a verbunden. Somit wird das erste obere leitende Muster 213a sowohl als ein Pfad zum Zuführen von Leistung zu dem Licht emittierenden Diodenchip als auch eine Wärmesenke wirken. Obwohl es in den Zeichnungen nicht gezeigt ist, sind das erste und/oder zweite obere leitende Muster 213b und/oder 213c elektrisch mit (einer) Elektrode(n) des Licht emittierenden Diodenchips über (einen) Bonddraht/Bonddrähte verbunden. Die ersten, zweiten und dritten oberen leitenden Muster 213a, 213b, 213c erreichen keine Seitenoberfläche des oberen dielektrischen Substrats 211 und sind in begrenzten Bereichen innerhalb des oberen dielektrischen Substrats 211 ausgebildet. Diese Konfiguration wird bereitgestellt, um eine Beschädigung oder Loslösung der Muster zu verhindern, wenn das Substrat zerteilt wird, wie in der obigen Ausführungsform veranschaulicht ist.Regarding 10 and 11 (a) includes the upper dielectric substrate 211 a first upper conductive pattern 213a formed at the center thereof and second and third upper conductive patterns 213b . 213c formed on opposite sides thereof. A vertical-type light-emitting diode chip or a lateral-type light-emitting diode chip may be formed on the upper conductive pattern 213a be provided by chip attachment. When the lateral type light emitting diode chip is on the upper conductive pattern 213a is provided by die attach, the first upper conductive pattern 213a not electrically connected to the light-emitting diode chip and thus becomes merely a heat sink along with a first central conductive pattern 214a , first lower conductive pattern 215a , first upper contact hole 216a and first lower contact hole 217a act as described below. On the other hand, when the vertical-type light-emitting diode chip is on the upper conductive pattern 213a by die mounting, a lower electrode of the vertical light-emitting diode chip is electrically connected to the first upper conductive pattern 213a connected. Thus, the first upper conductive pattern becomes 213a both act as a path for supplying power to the light-emitting diode chip and a heat sink. Although not shown in the drawings, the first and / or second upper conductive patterns are 213b and or 213c electrically connected to electrode (s) of the light-emitting diode chip via bonding wire (s). The first, second and third upper conductive patterns 213a . 213b . 213c do not reach a side surface of the upper dielectric substrate 211 and are in confined areas within the upper dielectric substrate 211 educated. This configuration is provided to prevent damage or detachment of the patterns when the substrate is divided, as illustrated in the above embodiment.

Mit Bezug auf 10 und 11(a) sind erste, zweite und dritte mittlere leitende Muster 214a, 214b, 214c auf einer oberen Oberfläche des unteren dielektrischen Substrats 212 oder einer unteren Oberfläche des oberen dielektrischen Substrats 211, das heißt zwischen den oberen und unteren dielektrischen Substraten 211, 212 ausgebildet. Das erste mittlere leitende Muster 214a ist mit dem ersten oberen leitenden Muster 213a durch das erste obere Kontaktloch 216a verbunden, das zweite mittlere leitende Muster 214b ist mit dem zweiten oberen leitenden Muster 213b durch das zweite obere Kontaktloch 216b verbunden, und das dritte mittlere leitende Muster 214c ist mit dem dritten oberen leitenden Muster 213c durch das dritte obere Kontaktloch 216c verbunden. Wie am besten in 11(b) gezeigt wird, weist das erste mittlere leitende Muster 214a zwei Seiten auf, die mit Seitenoberflächen des unteren dielektrischen Substrats 212 koinzidieren, um zu der Außenseite des Gehäusekörpers darauf freizuliegen, und jede der zweiten und dritten mittleren leitenden Muster 214b, 214c weist drei Seiten auf, die mit Seitenoberflächen des unteren dielektrischen Substrats 212 koinzidieren, um zu der Außenseite des Gehäusekörpers darauf freizuliegen.Regarding 10 and 11 (a) are first, second and third middle conductive patterns 214a . 214b . 214c on an upper surface of the lower dielectric substrate 212 or a lower surface of the upper dielectric substrate 211 that is, between the upper and lower dielectric substrates 211 . 212 educated. The first middle conductive pattern 214a is with the first upper conductive pattern 213a through the first upper contact hole 216a connected, the second middle conductive pattern 214b is with the second upper conductive pattern 213b through the second upper contact hole 216b connected, and the third middle conductive pattern 214c is with the third upper conductive pattern 213c through the third upper contact hole 216c connected. How best in 11 (b) is shown has the first middle conductive pattern 214a two sides, with side surfaces of the lower dielectric substrate 212 coincide to be exposed to the outside of the case body and each of the second and third middle conductive patterns 214b . 214c has three sides, with side surfaces of the lower dielectric substrate 212 coincide to be exposed to the outside of the housing body thereon.

Mit Bezug auf 10 und 11(c) sind erste, zweite und dritte untere leitende Muster 215a, 215b, 215c auf einer unteren Oberfläche des unteren dielektrischen Substrats 212 ausgebildet. Das erste untere leitende Muster 215a ist mit dem ersten mittleren leitenden Muster 214a durch das erste untere Kontaktloch 217a verbunden, das zweite untere leitende Muster 215b ist mit dem zweiten mittleren leitenden Muster 214b durch das zweite untere Kontaktloch 217b verbunden, und das dritte untere leitende Muster 215c ist mit dem dritten mittleren leitenden Muster 214c durch das dritte untere Kontaktloch 217c verbunden. Die ersten, zweiten und dritten unteren leitenden Muster 215a, 215b, 215c erreichen keine Seite des unteren dielektrischen Substrats 212 und sind in begrenzten Bereichen innerhalb des unteren dielektrischen Substrats 212 ausgebildet. Diese Konfiguration wird bereitgestellt, um Beschädigung oder Loslösung der Muster zu verhindern, wenn das Substrat zerteilt wird.Regarding 10 and 11 (c) are first, second and third lower conductive patterns 215a . 215b . 215c on a lower surface of the lower dielectric substrate 212 educated. The first lower conductive pattern 215a is with the first middle conductive pattern 214a through the first lower contact hole 217a connected, the second lower conductive pattern 215b is with the second middle conductive pattern 214b through the second lower contact hole 217b connected, and the third lower conductive pattern 215c is the third middle conductive pattern 214c through the third lower contact hole 217c connected. The first, second and third lower conductive patterns 215a . 215b . 215c do not reach any side of the lower dielectric substrate 212 and are in limited areas within the lower dielectric substrate 212 educated. This configuration is provided to prevent damage or detachment of the patterns when the substrate is being cut.

Wie am besten in 10 gezeigt ist, sind das erste obere Kontaktloch 216a und das erste untere Kontaktloch 217a mit dem ersten mittleren leitenden Muster 214a verbunden, während sie sich miteinander abwechseln, das zweite obere Kontaktloch 216b und das zweite untere Kontaktloch 217b sind mit dem zweiten mittleren leitenden Muster 214b verbunden, während sie sich miteinander abwechseln, und das dritte obere Kontaktloch 216c und das dritte untere Kontaktloch 217c sind mit dem dritten mittleren leitenden Muster 214c verbunden, während sie sich miteinander abwechseln.How best in 10 is shown are the first upper contact hole 216a and the first lower contact hole 217a with the first middle conductive pattern 214a connected as they alternate with each other, the second upper contact hole 216b and the second lower contact hole 217b are with the second middle conductive pattern 214b connected as they alternate with each other, and the third upper contact hole 216c and the third lower contact hole 217c are with the third middle conductive pattern 214c connected as they alternate with each other.

12 ist eine Querschnittsansicht eines Gehäusekörpers in Übereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung, und 13(a) und (b) sind eine Draufsicht und eine Unteransicht des in 12 gezeigten Gehäusekörpers. 12 FIG. 12 is a cross-sectional view of a case body in accordance with another embodiment of the present invention; and FIG 13 (a) and (b) are a plan view and a bottom view of the in 12 shown housing body.

Mit Bezug auf 12 und 13(a) und (b) umfasst ein Gehäusekörper 221 dieser Ausführungsform ein einzelnes keramisches dielektrisches Substrat 211'. Das keramische Substrat 211' weist erste und zweite obere leitende Muster 213a, 213b auf, die auf einer oberen Oberfläche davon durch Metallplattierung, beispielsweise Ag oder Au Plattierung gebildet werden. Ferner weist das keramische Substrat 211' erste untere leitende Muster 215a, 215b auf. Das erste obere leitende Muster 213a und das erste untere leitende Muster 215a sind miteinander durch ein erstes Kontaktloch 2170a verbunden, und das erste obere leitende Muster 213b und das erste untere leitende Muster 215b sind miteinander durch ein zweites Kontaktloch 2170b verbunden. Das keramische Substrat 211' ist an einer unteren Oberfläche davon mit einem unteren Wärmesenkenmuster 2180 ausgebildet.Regarding 12 and 13 (a) and (b) comprises a housing body 221 this embodiment, a single ceramic dielectric substrate 211 ' , The ceramic substrate 211 ' has first and second upper conductive patterns 213a . 213b which are formed on an upper surface thereof by metal plating such as Ag or Au plating. Furthermore, the ceramic substrate has 211 ' first lower conductive pattern 215a . 215b on. The first upper conductive pattern 213a and the first lower conductive pattern 215a are connected to each other through a first contact hole 2170a connected, and the first upper conductive pattern 213b and the first lower conductive pattern 215b are connected to each other through a second contact hole 2170b connected. The ceramic substrate 211 ' is on a lower surface thereof with a lower heat sink pattern 2180 educated.

Mit Bezug auf 13(b) ist das keramische Substrat 211' an einer oberen Oberfläche davon mit einem oberen Wärmesenkenmuster 2130 ausgebildet. Das obere Wärmesenkenmuster 2130 kann mit dem unteren Wärmesenkenmuster 2180 durch ein Wärmetransfer-Kontaktloch (nicht gezeigt) verbunden werden. Hier können das obere Wärmesenkenmuster 2130 und das damit verbundene Wärmetransfer-Kontaktloch ebenfalls von dem keramischen Substrat 211' wegelassen werden, welches das untere Wärmesenkenmuster 2180 aufweist, das auf der unteren Oberfläche davon ausgebildet ist.Regarding 13 (b) is the ceramic substrate 211 ' on an upper surface thereof having an upper heat sink pattern 2130 educated. The upper heat sink pattern 2130 can with the lower heat sink pattern 2180 through a heat transfer contact hole (not shown). Here can the upper heat sink pattern 2130 and the associated heat transfer contact hole also from the ceramic substrate 211 ' Leave the lower heat sink pattern 2180 formed on the lower surface thereof.

Industrielle AnwendbarkeitIndustrial applicability

Mehrere Ausführungsformen der vorliegenden Erfindung werden oben ausführlich beschrieben. Hier sei bemerkt, dass, obwohl ein auf eine Ausführungsform angewandtes spezifisches Element nicht auf weiteren Ausführungsformen in der vorliegenden Erfindung angewandt wird, das spezifische Element nicht bestimmt ist, nur auf diese Ausführungsform restriktiv angewandt zu werden, und dass ein Element/Elemente, das/die auf eine Ausführungsform angewandt wird/werden, ein Element/Elemente ersetzen kann/können, das/die auf andere Ausführungsformen angewandt wird/werden oder zusätzlich auf die anderen Ausführungsformen anwendbar sein kann/können.Several embodiments of the present invention are described in detail above. Here, it should be noted that although a specific element applied to an embodiment is not applied to other embodiments in the present invention, the specific element is not determined to be restrictively applied only to this embodiment, and that an element / elements that / which may be applied to one embodiment, may replace one element (s) applied to other embodiments, or may additionally be applicable to the other embodiments.

Claims (39)

Gehäuse für Licht emittierenden Dioden, mit: einem Gehäusekörper, der einen Hohlraum aufweist; einem Licht emittierenden Diodenchip, der eine Mehrzahl von Licht emittierenden Zellen aufweist, die miteinander in Reihe geschaltet sind; einem Leuchtstoff, der eine Frequenz von Licht umwandelt, das von dem Licht emittierenden Diodenchip emittiert wird; und einem Paar von Ableitelektroden, wobei die Licht emittierenden Zellen zwischen dem Paar von Ableitelektroden in Reihe geschaltet werden.Housing for light-emitting diodes, with: a housing body having a cavity; a light-emitting diode chip having a plurality of light-emitting cells connected in series with each other; a phosphor that converts a frequency of light emitted from the light-emitting diode chip; and a pair of lead electrodes, wherein the light emitting cells are connected in series between the pair of lead electrodes. Gehäuse für Licht emittierende Dioden gemäß Anspruch 1, ferner mit: Landekontaktstellen, die voneinander auf einer unteren Oberfläche des Hohlraums getrennt sind, wobei der Licht emittierende Diodenchip auf der Landekontaktstelle angebracht ist.A light emitting diode package according to claim 1, further comprising: Landing pads separated from each other on a lower surface of the cavity, the light emitting diode chip mounted on the landing pad. Gehäuse für Licht emittierende Dioden gemäß Anspruch 2, ferner mit: Bondkontaktstellen, die von den Landekontaktstellen getrennt sind und die Drähte aufweisen, die an den Bondkontaktstellen gebondet sind.A light emitting diode package according to claim 2, further comprising: Bond pads that are separate from the landing pads and that have wires bonded to the bond pads. Gehäuse für Licht emittierende Dioden gemäß Anspruch 3, bei dem zwei der Bondkontaktstellen jeweils mit dem Paar von Ableitelektroden verbunden sind. A light-emitting diode package according to claim 3, wherein two of said bonding pads are respectively connected to said pair of lead electrodes. Gehäuse für Licht emittierende Dioden gemäß Anspruch 4, ferner mit: Zenerdioden, die jeweils auf den beiden Bondkontaktstellen angebracht sind, wobei die Zenerdioden mit entgegengesetzten Polaritäten parallel zu dem Licht emittierenden Diodenchip geschaltet werden.A light emitting diode package according to claim 4, further comprising: Zener diodes each mounted on the two bond pads, wherein the Zener diodes are connected in opposite polarities in parallel with the light emitting diode chip. Gehäuse für Licht emittierende Dioden gemäß Anspruch 2, bei dem die Landekontaktstellen aus einem metallischen Material mit hohem Reflexionsvermögen gebildet sind.A light emitting diode package according to claim 2, wherein said landing pads are formed of a high reflectivity metallic material. Gehäuse für Licht emittierende Dioden gemäß Anspruch 1, ferner mit: mindestens einem Licht emittierenden Diodenchip, der Licht emittiert, das eine unterschiedliche Frequenz von dem Licht aufweist, das von dem Licht emittierenden Diodenchip emittiert wird, der die Mehrzahl von Licht emittierenden Zellen aufweist; und einem Formteil, das den Licht emittierenden Diodenchip, der die Mehrzahl von Licht emittierenden Zellen aufweist, und den mindestens einen Licht emittierenden Diodenchip abdeckt, wobei der Leuchtstoff in dem Formteil verteilt ist.A light emitting diode package according to claim 1, further comprising: at least one light-emitting diode chip that emits light having a different frequency from the light emitted from the light-emitting diode chip having the plurality of light-emitting cells; and a molding that covers the light-emitting diode chip having the plurality of light-emitting cells and the at least one light-emitting diode chip, wherein the phosphor is distributed in the molding. Gehäuse für Licht emittierende Dioden gemäß Anspruch 7, bei dem der Licht emittierende Diodenchip, der die Mehrzahl von Licht emittierenden Zellen aufweist, blaues Licht emittiert, und der mindestens eine Licht emittierende Diodenchip rotes Licht emittiert.The light emitting diode package of claim 7, wherein the light emitting diode chip having the plurality of light emitting cells emits blue light, and the at least one light emitting diode chip emits red light. Gehäuse für Licht emittierende Dioden gemäß Anspruch 1, bei dem der Hohlraum einen ersten Hohlraum und einen zweiten Hohlraum mit einer dazwischen ausgebildeten Stufe umfasst.The light emitting diode package of claim 1, wherein the cavity comprises a first cavity and a second cavity having a step formed therebetween. Gehäuse für Licht emittierende Dioden gemäß Anspruch 9, ferner mit: einem Formteil, das die Licht emittierenden Diodenchips in dem ersten Hohlraum abdeckt; einem Bondmittel, das auf einer unteren Oberfläche des zweiten Hohlraums und dem Formteil ausgebildet ist; und einer Linse, die an dem Gehäusekörper durch das Bondmittel gebondet ist.A light emitting diode package according to claim 9, further comprising: a molding member covering the light-emitting diode chips in the first cavity; a bonding agent formed on a lower surface of the second cavity and the molding; and a lens bonded to the case body by the bonding agent. Gehäuse für Licht emittierende Dioden gemäß Anspruch 10, bei dem der Leuchtstoff in dem Formteil verteilt ist.A light emitting diode package according to claim 10, wherein the phosphor is distributed in the molding. Gehäuse für Licht emittierende Dioden gemäß Anspruch 10, bei dem das Formteil ein Silikon vom Gel-Typ umfasst und das Bondmittel ein Silikon hoher Härte umfasst, das eine Durometer Shore-Härte von 60 oder mehr aufweist.A light-emitting diode package according to claim 10, wherein said molding comprises a gel-type silicone, and said bonding agent comprises a high-hardness silicone having a durometer Shore hardness of 60 or more. Gehäuse für Licht emittierende Dioden gemäß Anspruch 10, bei dem die Linse eine Glaslinse ist.The light emitting diode package of claim 10, wherein the lens is a glass lens. Gehäuse für Licht emittierende Dioden gemäß Anspruch 1, bei dem der Gehäusekörper umfasst: ein Gehäuseunterteil, das eine Stapelstruktur von Substraten aufweist, und ein Gehäuseoberteil, das auf dem Gehäuseunterteil gestapelt ist und den darin ausgebildeten Hohlraum aufweist, und wobei die Ableitelektroden mit den leitenden Mustern elektrisch verbunden sind, die zwischen dem Gehäuseoberteil und dem Gehäuseunterteil ausgebildet sind und sich zu einer unteren Oberfläche des Gehäusekörpers durch eine Seitenoberfläche des Gehäusekörpers erstrecken.The light emitting diode package of claim 1, wherein the package body comprises: a package bottom having a stacked structure of substrates, and a package top stacked on the package base and having the cavity formed therein, and the drain electrodes having the conductive patterns are electrically connected, which are formed between the upper housing part and the lower housing part and extend to a lower surface of the housing body through a side surface of the housing body. Gehäuse für Licht emittierende Dioden gemäß Anspruch 1, bei dem der Gehäusekörper Rillen aufweist, die auf einem Seitenumfang des Gehäusekörpers ausgebildet sind, und sich jede der Ableitelektroden zu der unteren Oberfläche des Gehäusekörpers entlang jeder Rille erstreckt.The light emitting diode package according to claim 1, wherein the case body has grooves formed on a side periphery of the case body, and each of the diverter electrodes extends to the bottom surface of the case body along each groove. Gehäuse für Licht emittierende Dioden gemäß Anspruch 15, bei dem die Rillen auf Seitenecken des Gehäusekörpers ausgebildet sind.The light emitting diode package of claim 15, wherein the grooves are formed on side corners of the package body. Gehäuse für Licht emittierende Dioden gemäß Anspruch 15, bei dem das Gehäuseunterteil keramische Substrate umfasst, die in zwei oder mehr Schichten gestapelt sind, und die Ableitelektroden das keramische Substrat fest umgeben, das in zwei oder mehr Schichten gestapelt ist.A light-emitting diode package according to claim 15, wherein said housing bottom comprises ceramic substrates stacked in two or more layers, and said lead electrodes tightly surround said ceramic substrate stacked in two or more layers. Gehäuse für Licht emittierende Dioden gemäß Anspruch 15, bei dem das Gehäuseunterteil mit dem Paar von Ableitelektroden ausgebildet ist, die voneinander getrennt und ausgebildet sind, um einen ausgedehnten Bereich auf der unteren Oberfläche des Gehäuseunterteils aufzuweisen, und ein metallischer Wärmedissipierender Abschnitt zwischen den Ableitelektroden auf der unteren Oberfläche davon ausgebildet ist.The light-emitting diode package according to claim 15, wherein the housing bottom is formed with the pair of lead electrodes separated and formed to have an extended area on the bottom surface of the housing bottom, and a metallic heat dissipating portion between the lead electrodes on the lead lower surface thereof is formed. Gehäuse für Licht emittierende Dioden gemäß Anspruch 1, bei dem der Gehäusekörper umfasst: ein unteres dielektrisches Substrat, ein oberes dielektrisches Substrat, das auf dem unteren dielektrischen Substrat gestapelt ist, obere leitende Muster, die auf einer oberen Oberfläche des oberen dielektrischen Substrats ausgebildet sind, mittlere leitende Muster, die zwischen den oberen und unteren dielektrischen Substraten ausgebildet sind, um mit den oberen leitenden Mustern durch obere Kontaktlöcher verbunden zu werden, und untere leitende Muster, die auf einer unteren Oberfläche des unteren dielektrischen Substrats ausgebildet sind, um mit dem mittleren leitenden Muster durch untere Kontaktlöcher verbunden zu werden.The light emitting diode package of claim 1, wherein the package body comprises: a lower dielectric substrate, an upper dielectric substrate stacked on the lower dielectric substrate, upper conductive patterns formed on an upper surface of the upper dielectric substrate, middle conductive patterns formed between the upper and lower dielectric substrates to be connected to the upper conductive patterns through upper contact holes, and lower conductive patterns formed on a lower surface of the lower dielectric substrate to connect with the middle conductive ones Pattern to be connected by lower contact holes. Gehäuse für Licht emittierende Dioden gemäß Anspruch 19, bei dem Wärmesenkenmuster zur Wärmedissipation zwischen den oberen und unteren dielektrischen Substraten und auf der unteren Oberfläche des unteren dielektrischen Substrats ausgebildet und miteinander durch ein Wärmetransfer-Kontaktloch verbunden sind, das das untere dielektrische Substrat durchdringt.A light emitting diode package according to claim 19, wherein the heat sink pattern for heat dissipation between the upper and lower ones dielectric substrates and formed on the lower surface of the lower dielectric substrate and connected to each other through a heat transfer contact hole penetrating the lower dielectric substrate. Gehäuse für Licht emittierende Dioden, mit einem Gehäusekörper und einem Licht emittierenden Diodenchip, der auf dem Gehäusekörper angebracht ist, wobei der Gehäusekörper umfasst: ein oberes dielektrisches Substrat, das eine Mehrzahl von oberen leitenden Mustern aufweist, die auf einer oberen Oberfläche des oberen dielektrischen Substrats ausgebildet sind; ein unteres dielektrisches Substrat, das eine Mehrzahl von unteren leitenden Mustern aufweist, die auf einer unteren Oberfläche des unteren dielektrischen Substrats ausgebildet sind; eine Mehrzahl von mittleren leitenden Mustern, die zwischen den oberen und unteren dielektrischen Substraten angeordnet sind; obere Kontaktlöcher, die in dem oberen dielektrischen Substrat ausgebildet sind, um die oberen leitenden Muster jeweils mit den mittleren leitenden Mustern dahindurch zu verbinden; und untere Kontaktlöcher, die in dem unteren dielektrischen Substrat ausgebildet sind, um die mittleren leitenden Muster jeweils mit den unteren leitenden Mustern dahindurch zu verbinden.A housing for light emitting diodes, comprising a housing body and a light emitting diode chip mounted on the housing body, wherein the housing body comprises: an upper dielectric substrate having a plurality of upper conductive patterns formed on an upper surface of the upper dielectric substrate; a lower dielectric substrate having a plurality of lower conductive patterns formed on a lower surface of the lower dielectric substrate; a plurality of middle conductive patterns disposed between the upper and lower dielectric substrates; upper contact holes formed in the upper dielectric substrate for connecting the upper conductive patterns to the middle conductive patterns, respectively; and lower contact holes formed in the lower dielectric substrate for connecting the middle conductive patterns to the lower conductive patterns, respectively. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, ferner mit: einem transparenten Verkapselungsabschnitt, der über der oberen Oberfläche des oberen dielektrischen Substrats ausgebildet ist, um den Licht emittierenden Diodenchip und die oberen leitenden Muster abzudecken.A light emitting diode package according to claim 21, further comprising: a transparent encapsulation section formed over the upper surface of the upper dielectric substrate to cover the light-emitting diode chip and the upper conductive patterns. Gehäuse für Licht emittierende Dioden gemäß Anspruch 22, bei dem der transparente Verkapselungsabschnitt eine Linse umfasst, die eine Mitte aufweist, die mit der des Licht emittierenden Diodenchips koinzidiert.A light emitting diode package according to claim 22, wherein the transparent encapsulation portion comprises a lens having a center coincident with that of the light emitting diode chip. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem sich mindestens eines der mittleren leitenden Muster zu einer Seitenoberfläche des oberen dielektrischen Substrats oder des unteren dielektrischen Substrats erstreckt, um zu einer Außenseite freizuliegen.The light emitting diode package of claim 21, wherein at least one of the middle conductive patterns extends to a side surface of the upper dielectric substrate or the lower dielectric substrate to expose to an outside. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem eine Seitenoberfläche des oberen dielektrischen Substrats und eine Seitenoberfläche des unteren dielektrischen Substrats auf der gleichen Schnittebene liegen, sich mindestens eines der mittleren leitenden Muster zu der gleichen Schnittebene erstreckt, um zu einer Außenseite freizuliegen, und sämtliche der oberen leitenden Muster und sämtliche der unteren leitenden Muster in begrenzten Bereichen ausgebildet sind, um nicht die gleiche Schnittebene zu erreichen.The light emitting diode package of claim 21, wherein a side surface of the upper dielectric substrate and a side surface of the lower dielectric substrate lie on the same sectional plane, at least one of the middle conductive patterns extends to the same sectional plane to expose to an outside, and all of the upper conductive patterns and all of the lower conductive patterns are formed in limited areas so as not to reach the same cutting plane. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem mindestens eines der oberen Kontaktlöcher und mindestens eines der unteren Kontaktlöcher mit mindestens einem der mittleren leitenden Muster verbunden sind, während sie sich miteinander abwechseln.A light-emitting diode package according to claim 21, wherein at least one of the upper contact holes and at least one of the lower contact holes are connected to at least one of the middle conductive patterns while alternating with each other. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem das obere dielektrische Substrat zwei obere leitende Muster aufweist, die auf der oberen Oberfläche davon ausgebildet sind.A light-emitting diode package according to claim 21, wherein said upper dielectric substrate has two upper conductive patterns formed on the upper surface thereof. Gehäuse für Licht emittierende Dioden gemäß Anspruch 27, bei dem ein erstes Wärmesenkenmuster zwischen dem oberen dielektrischen Substrat und dem unteren dielektrischen Substrat ausgebildet ist, ein zweites Wärmesenkenmuster auf der unteren Oberfläche des unteren dielektrischen Substrats ausgebildet ist, und ein Wärmetransfer-Kontaktloch in dem unteren dielektrischen Muster ausgebildet ist, um das erste Wärmesenkenmuster mit dem zweiten Wärmesenkenmuster zu verbinden.The light emitting diode package of claim 27, wherein a first heat sink pattern is formed between the upper dielectric substrate and the lower dielectric substrate, a second heat sink pattern is formed on the lower surface of the lower dielectric substrate, and a heat transfer contact hole in the lower dielectric Pattern is formed to connect the first heat sink pattern with the second heat sink pattern. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem die oberen leitenden Muster ein erstes oberes leitendes Muster in einer Mitte des oberen dielektrischen Substrats und zweite und dritte obere leitende Muster an entgegengesetzten Seiten des oberen dielektrischen Substrats umfassen.The light emitting diode package of claim 21, wherein the upper conductive patterns comprise a first upper conductive pattern in a center of the upper dielectric substrate and second and third upper conductive patterns on opposite sides of the upper dielectric substrate. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem eine Ausrichtungsmarke des Licht emittierenden Diodenchips mit mindestens einem der oberen leitenden Muster versehen ist und durch regionales Freilegen der oberen Oberfläche des oberen dielektrischen Substrats innerhalb des oberen leitenden Musters gebildet wird.The light emitting diode package of claim 21, wherein an alignment mark of the light emitting diode chip is provided with at least one of the upper conductive patterns and formed by regionally exposing the upper surface of the upper dielectric substrate within the upper conductive pattern. Gehäuse für Licht emittierende Dioden gemäß Anspruch 23, bei dem das obere dielektrische Substrat darauf mit einer Unterscheidungsmarke zum Unterscheiden einer Position der Linse ausgebildet ist.A light emitting diode package according to claim 23, wherein said upper dielectric substrate thereon is formed with a discrimination mark for discriminating a position of the lens. Gehäuse für Licht emittierende Dioden gemäß Anspruch 21, bei dem die Mehrzahl von oberen leitenden Mustern, die Mehrzahl von mittleren leitenden Mustern und die Mehrzahl von unteren leitenden Mustern durch regionale Metallplattierung ausgebildet sind.The light emitting diode package of claim 21, wherein the plurality of upper conductive patterns, the plurality of middle conductive patterns and the plurality of lower conductive patterns are formed by regional metal plating. Gehäuse für Licht emittierende Dioden, mit einem Gehäusekörper und einem Licht emittierenden Diodenchip, der auf dem Gehäusekörper angebracht ist, wobei der Gehäusekörper umfasst: eine Mehrzahl von oberen leitenden Mustern, die auf einer oberen Oberfläche eines dielektrischen Substrats durch Metallplattierung ausgebildet sind und mit dem Licht emittierenden Diodenchip durch Chip-Befestigung (die attaching) oder Drahtbonden elektrisch verbunden sind; eine Mehrzahl von unteren leitenden Mustern, die auf einer unteren Oberfläche des dielektrischen Substrats durch Metallplattierung ausgebildet sind; leitende Materialien, die sich von dem jeweiligen oberen leitenden Muster zu dem jeweiligen unteren leitenden Muster durch ein Inneres des dielektrischen Substrats erstrecken; und ein Wärmesenkenmuster, das auf der unteren Oberfläche des dielektrischen Substrats durch Metallplattierung ausgebildet und von den oberen leitenden Mustern elektrisch getrennt ist.A light emitting diode package comprising a housing body and a light emitting diode chip mounted on the housing body, the housing body comprising: a plurality of upper conductive patterns formed on an upper surface of a dielectric substrate by metal plating and electrically connected to the light emitting diode chip by die attaching or wire bonding; a plurality of lower conductive patterns formed on a lower surface of the dielectric substrate by metal plating; conductive materials extending from the respective upper conductive pattern to the respective lower conductive pattern through an inside of the dielectric substrate; and a heat sink pattern formed on the lower surface of the dielectric substrate by metal plating and electrically separated from the upper conductive patterns. Gehäuse für Licht emittierende Dioden gemäß Anspruch 33, bei dem das dielektrische Substrat ein einzelnes keramisches Substrat umfasst, das die oberen leitenden Muster auf einer oberen Oberfläche davon und die unteren leitenden Muster auf einer unteren Oberfläche davon aufweist.The light emitting diode package of claim 33, wherein the dielectric substrate comprises a single ceramic substrate having the upper conductive patterns on an upper surface thereof and the lower conductive patterns on a lower surface thereof. Gehäuse für Licht emittierende Dioden gemäß Anspruch 33, bei dem das dielektrische Substrat eine Stapelstruktur von oberen und unteren keramischen Substraten umfasst, das obere keramische Substrat die oberen leitenden Muster auf einer oberen Oberfläche davon ausgebildet aufweist und das untere keramische Substrat die unteren leitenden Muster auf einer unteren Oberfläche davon ausgebildet aufweist.The light emitting diode package of claim 33, wherein the dielectric substrate comprises a stacked structure of upper and lower ceramic substrates, the upper ceramic substrate has the upper conductive patterns formed on an upper surface thereof, and the lower ceramic substrate has the lower conductive patterns on one having formed lower surface thereof. Gehäuse für Licht emittierende Dioden, mit: einem Gehäusekörper mit einem ersten keramischen Substrat, das leitende Muster einschließlich einer darauf ausgebildeten Landekontaktstelle aufweist, und mindestens einem zweiten keramischen Substrat, das unter dem ersten keramischen Substrat angeordnet ist; einem Licht emittierenden Diodenchip, der auf der Landekontaktstelle angebracht ist; und Ableitelektroden, die mit mindestens einigen der leitenden Muster verbunden sind, während sie sich zu einer unteren Oberfläche des Gehäusekörpers durch eine Seitenoberfläche des Gehäusekörpers erstrecken.Housing for light-emitting diodes, comprising: a package body having a first ceramic substrate having conductive patterns including a landing pad formed thereon, and at least one second ceramic substrate disposed below the first ceramic substrate; a light-emitting diode chip mounted on the landing pad; and Lead-out electrodes which are connected to at least some of the conductive patterns while extending to a lower surface of the housing body through a side surface of the housing body. Gehäuse für Licht emittierende Dioden gemäß Anspruch 36, bei dem der Licht emittierende Diodenchip eine Mehrzahl von Licht emittierenden Zellen umfasst, die miteinander in Reihe geschaltet sind.A light emitting diode package according to claim 36, wherein the light emitting diode chip comprises a plurality of light emitting cells connected in series with each other. Gehäuse für Licht emittierende Dioden gemäß Anspruch 36, bei dem sich jede der Ableitelektroden zu der unteren Oberfläche des Gehäusekörpers entlang jeder Seitenecke des Gehäusekörpers erstreckt.A light emitting diode package according to claim 36, wherein each of the lead electrodes extends to the lower surface of the package body along each side corner of the package body. Gehäuse für Licht emittierende Dioden gemäß Anspruch 36, bei dem die Seitenecken des Gehäusekörpers mit Rillen ausgebildet sind, die jeweils die Ableitelektroden aufnehmen.A light emitting diode package according to claim 36, wherein the side corners of the package body are formed with grooves respectively receiving the lead electrodes.
DE112010002822T 2009-07-03 2010-06-30 HOUSING FOR LIGHT EMITTING DIODES Pending DE112010002822T5 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020090060429A KR101202168B1 (en) 2009-07-03 2009-07-03 High voltage led package
KR10-2009-0060429 2009-07-03
KR10-2010-0000724 2010-01-06
KR1020100000724A KR101645009B1 (en) 2010-01-06 2010-01-06 Led package with heat radiation substrate
PCT/KR2010/004222 WO2011002208A2 (en) 2009-07-03 2010-06-30 Light-emitting diode package

Publications (1)

Publication Number Publication Date
DE112010002822T5 true DE112010002822T5 (en) 2012-06-14

Family

ID=43411588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010002822T Pending DE112010002822T5 (en) 2009-07-03 2010-06-30 HOUSING FOR LIGHT EMITTING DIODES

Country Status (5)

Country Link
US (5) US8796706B2 (en)
JP (1) JP2012532441A (en)
DE (1) DE112010002822T5 (en)
TW (1) TWI434442B (en)
WO (1) WO2011002208A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219087A1 (en) * 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Method and device for processing an optoelectronic device

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012532441A (en) * 2009-07-03 2012-12-13 ソウル セミコンダクター カンパニー リミテッド Light emitting diode package
US9343446B2 (en) * 2011-06-08 2016-05-17 Koninklijke Philips N.V. Diode lighting arrangement
CN102842667B (en) * 2011-06-24 2015-02-04 展晶科技(深圳)有限公司 Light-emitting diode packaging structure and method for producing same
TWI514524B (en) * 2011-07-21 2015-12-21 Hon Hai Prec Ind Co Ltd Double-sided circuit board structure
DE102011079697A1 (en) * 2011-07-25 2013-01-31 Osram Ag lighting device
KR101818466B1 (en) 2011-08-18 2018-01-15 엘지디스플레이 주식회사 Light emitting diode package
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
US8704433B2 (en) 2011-08-22 2014-04-22 Lg Innotek Co., Ltd. Light emitting device package and light unit
KR101894353B1 (en) * 2011-12-30 2018-09-05 엘지이노텍 주식회사 Light emitting device package and lighting system including the same
KR101772588B1 (en) * 2011-08-22 2017-09-13 한국전자통신연구원 MIT device molded by Clear compound epoxy and fire detecting device including the MIT device
KR101891717B1 (en) * 2011-12-22 2018-08-24 엘지이노텍 주식회사 Light emitting device package and lighting system including the same
KR20130098048A (en) * 2012-02-27 2013-09-04 엘지이노텍 주식회사 Light emitting device package
JP2013201355A (en) * 2012-03-26 2013-10-03 Toshiba Lighting & Technology Corp Light emitting module and lighting device
WO2014024627A1 (en) 2012-08-06 2014-02-13 シャープ株式会社 Light-emitting apparatus and method for manufacturing same
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
KR20140039740A (en) * 2012-09-25 2014-04-02 엘지이노텍 주식회사 Light emitting device package
DE102013202904A1 (en) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for its production
JP5963001B2 (en) 2013-03-28 2016-08-03 東芝ライテック株式会社 Lighting device
CN103354266B (en) * 2013-07-11 2015-12-23 江阴长电先进封装有限公司 The encapsulating structure of a kind of slim wafer level LED and method for packing thereof
DE102013224581A1 (en) * 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Optoelectronic component and method for its production
JP6435705B2 (en) * 2013-12-27 2018-12-12 日亜化学工業株式会社 Collective substrate, light-emitting device, and light-emitting element inspection method
TWI546987B (en) * 2014-02-25 2016-08-21 璨圓光電股份有限公司 Light-emitting apparatus
US9583469B2 (en) * 2014-03-06 2017-02-28 Epistar Corporation Light-emitting device
USD741821S1 (en) * 2014-04-10 2015-10-27 Kingbright Electronics Co., Ltd. LED component
TWI583024B (en) * 2014-05-30 2017-05-11 榮晶生物科技股份有限公司 Led packaging structure and camera module having led packaging structure
CN105185773A (en) * 2014-05-30 2015-12-23 华晶科技股份有限公司 Light-emitting diode packaging structure and camera module therewith
TWD167977S (en) * 2014-06-27 2015-05-21 隆達電子股份有限公司 Lead frame for light-emitting diode
TWI556478B (en) * 2014-06-30 2016-11-01 億光電子工業股份有限公司 Light emitting diode device
DE102014112540A1 (en) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelectronic component
US9429727B2 (en) * 2014-11-06 2016-08-30 Sae Magnetics (H.K.) Ltd. Wafer level packaged optical subassembly and transceiver module having same
JP6811183B2 (en) * 2015-03-06 2021-01-13 ルミレッズ ホールディング ベーフェー LED-based luminaire with asymmetrically distributed LED chips
CN106287496A (en) * 2015-05-19 2017-01-04 赵依军 LED light source component, LED photovoltaic integration module and LED spotlight
KR102487685B1 (en) * 2015-11-10 2023-01-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and lighting apparatus having thereof
US10283688B2 (en) * 2016-08-22 2019-05-07 Nichia Corporation Light emitting device
US10199552B2 (en) 2016-09-29 2019-02-05 Toyoda Gosei Co., Ltd. Light emitting device and electronic component
JP6834762B2 (en) * 2016-09-29 2021-02-24 豊田合成株式会社 Light emitting device and electronic components
US9935144B1 (en) * 2016-11-28 2018-04-03 Omnivision Technologies, Inc. System-in-package image sensor
JP6823262B2 (en) * 2017-03-15 2021-02-03 ミツミ電機株式会社 Optical module manufacturing method and optical module
WO2018182299A1 (en) 2017-03-27 2018-10-04 엘지이노텍 주식회사 Semiconductor device
KR102406913B1 (en) 2017-03-27 2022-06-10 서울반도체 주식회사 Light emitting module
CN110622300B (en) * 2017-05-26 2024-03-12 京瓷株式会社 Substrate for mounting electronic component, electronic device, and electronic module
TWI635470B (en) 2017-07-04 2018-09-11 錼創科技股份有限公司 Light emitting module and display device
DE102017118490A1 (en) * 2017-08-14 2019-02-14 Tdk Electronics Ag LED module
KR20190037741A (en) * 2017-09-29 2019-04-08 서울반도체 주식회사 Light emitting diode, light emitting diode module and displace device having the same
FR3075466B1 (en) 2017-12-15 2020-05-29 Stmicroelectronics (Grenoble 2) Sas ELECTRONIC CIRCUIT BOX COVER
FR3075465B1 (en) * 2017-12-15 2020-03-27 Stmicroelectronics (Grenoble 2) Sas ELECTRONIC CIRCUIT BOX COVER
KR102471689B1 (en) * 2017-12-22 2022-11-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device package
US11733338B2 (en) 2018-06-16 2023-08-22 Psychology Software Tools, Inc MRI phantom including MRI compatible temperature measurement device and pressure expansion bladder device
DE102018119538A1 (en) * 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh OPTOELECTRONIC SEMICONDUCTOR COMPONENT AND PRODUCTION METHOD FOR OPTOELECTRONIC SEMICONDUCTOR COMPONENTS
US10985149B2 (en) * 2019-01-15 2021-04-20 Omnivision Technologies, Inc Semiconductor device package and method of manufacturing the same
US11211414B2 (en) 2019-12-23 2021-12-28 Omnivision Technologies, Inc. Image sensor package
JP7116330B2 (en) 2020-01-31 2022-08-10 日亜化学工業株式会社 Method for manufacturing light emitting device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308713B2 (en) 1994-06-07 2002-07-29 オリジン電気株式会社 Electronics
JPH0983018A (en) * 1995-09-11 1997-03-28 Nippon Denyo Kk Light emitting diode unit
DE19755734A1 (en) * 1997-12-15 1999-06-24 Siemens Ag Method for producing a surface-mountable optoelectronic component
JP2002026263A (en) * 2000-07-05 2002-01-25 Sanken Electric Co Ltd Protecting circuit and protecting circuit element and light emitting device
TWI231013B (en) 2003-03-11 2005-04-11 Phoenix Prec Technology Corp Multilayer laminating structure of IC packing substrate and method for fabricating the same
KR100524098B1 (en) 2004-09-10 2005-10-26 럭스피아 주식회사 Semiconductor device capable of emitting light and the menufacturing mehtod of the same
US7683393B2 (en) 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
KR101138945B1 (en) 2005-01-29 2012-04-25 서울옵토디바이스주식회사 Light emitting device having a plurality of light emitting cells and package mounting the same
US7723736B2 (en) * 2004-12-14 2010-05-25 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
EP1825524A4 (en) * 2004-12-16 2010-06-16 Seoul Semiconductor Co Ltd Leadframe having a heat sink supporting ring, fabricating method of a light emitting diodepackage using the same and light emitting diodepackage fabbricated by the method
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
KR101138944B1 (en) * 2005-01-26 2012-04-25 서울옵토디바이스주식회사 Light emitting device having a plurality of light emitting cells connected in series and method of fabricating the same
KR101202177B1 (en) 2005-02-04 2012-11-15 서울반도체 주식회사 Luminous Device
KR101121714B1 (en) 2005-02-04 2012-03-08 서울반도체 주식회사 Luminous Device
KR100945621B1 (en) 2005-03-07 2010-03-04 로무 가부시키가이샤 Optical communication module and manufacturing method thereof
JP2006303092A (en) * 2005-04-19 2006-11-02 Sumitomo Metal Electronics Devices Inc Package for mounting light emitting element
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP2007048969A (en) * 2005-08-10 2007-02-22 Sumitomo Metal Electronics Devices Inc Package for light-emitting device storage
JP4715422B2 (en) * 2005-09-27 2011-07-06 日亜化学工業株式会社 Light emitting device
KR101161397B1 (en) 2005-09-30 2012-07-02 서울반도체 주식회사 Light emitting device with a lens of silicone and method of fabricating the same
KR100647867B1 (en) 2005-11-07 2006-11-23 (주)싸이럭스 Light emitting device and package structure thereof
JP2007149810A (en) * 2005-11-25 2007-06-14 Kyocera Corp Wiring board for light-emitting element, and light-emitting device
KR100649765B1 (en) 2005-12-21 2006-11-27 삼성전기주식회사 Led package and back light unit using the same
KR100828891B1 (en) 2006-02-23 2008-05-09 엘지이노텍 주식회사 LED Package
JP2007235003A (en) 2006-03-03 2007-09-13 Ngk Spark Plug Co Ltd Package for storing light-emitting device
JP2008041811A (en) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd Wiring circuit board, multiple-chip wiring circuit board, and method for manufacturing the wiring board
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
KR100826411B1 (en) 2006-10-31 2008-04-29 삼성전기주식회사 Wavelength-converted light emitting device package
JP5106862B2 (en) 2007-01-15 2012-12-26 昭和電工株式会社 Light emitting diode package
JP4758921B2 (en) * 2007-01-29 2011-08-31 株式会社日立製作所 Linear light source device and backlight device
KR100855356B1 (en) 2007-03-23 2008-09-04 주식회사 옵토필 Led package base having multi-chip and lighting apparatus using the same
JP5060172B2 (en) 2007-05-29 2012-10-31 岩谷産業株式会社 Semiconductor light emitting device
JP5093840B2 (en) * 2007-05-14 2012-12-12 株式会社住友金属エレクトロデバイス Multilayer wiring board for mounting light emitting device and method for manufacturing the same
TWI355057B (en) 2007-07-10 2011-12-21 Unimicron Technology Corp Wire bonding type package substrate having heat-co
KR101055769B1 (en) 2007-08-28 2011-08-11 서울반도체 주식회사 Light-emitting device adopting non-stoichiometric tetra-alkaline earth silicate phosphor
JP2009117536A (en) * 2007-11-05 2009-05-28 Towa Corp Resin-sealed light emitter, and manufacturing method thereof
JP2012532441A (en) * 2009-07-03 2012-12-13 ソウル セミコンダクター カンパニー リミテッド Light emitting diode package
US9240530B2 (en) * 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219087A1 (en) * 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Method and device for processing an optoelectronic device
US10147683B2 (en) 2013-09-23 2018-12-04 Osram Opto Semiconductors Gmbh Method and apparatus that processes an optoelectronic component

Also Published As

Publication number Publication date
US9048391B2 (en) 2015-06-02
US8796706B2 (en) 2014-08-05
US20140312380A1 (en) 2014-10-23
US9257624B2 (en) 2016-02-09
JP2012532441A (en) 2012-12-13
WO2011002208A3 (en) 2011-04-07
US20120056217A1 (en) 2012-03-08
WO2011002208A2 (en) 2011-01-06
US20170018696A1 (en) 2017-01-19
US20150214453A1 (en) 2015-07-30
TW201121108A (en) 2011-06-16
US9472743B2 (en) 2016-10-18
US9786827B2 (en) 2017-10-10
US20160118563A1 (en) 2016-04-28
TWI434442B (en) 2014-04-11

Similar Documents

Publication Publication Date Title
DE112010002822T5 (en) HOUSING FOR LIGHT EMITTING DIODES
DE10051159C2 (en) LED module, e.g. White light source
DE112005003841B4 (en) Light emitting device with a plurality of light emitting cells
DE102007059133B4 (en) Substrate for an LED submount, LED submount and LED light source
DE112011101981T5 (en) Surface-emitting LED with high voltage and low current
DE112016002072B4 (en) EMISSION DEVICE FOR ULTRAVIOLET RAYS
DE112016002349T5 (en) Light emission device and vehicle lamp with this
DE202010018639U1 (en) Light emitting device
DE102014109647B4 (en) Light emitting module and lighting device
WO2006089512A1 (en) Module comprising radiation-emitting semiconductor bodies
DE102014109718B4 (en) Light-emitting device and lighting device using the same
DE102017119888A1 (en) Light-emitting device and lighting device
DE102004009998A1 (en) Light-emitting element and light-emitting device with the light-emitting element and method for producing the light-emitting element
DE102012109873A1 (en) Arrangement of high-voltage AC LEDs
DE112016000731T5 (en) LIGHT OUTDOOR ELEMENT AND LUMINAIRE DIODE
DE112006003435B4 (en) Light emitting diode in head radiation and side emission type
DE112015005127B4 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102016116617A1 (en) Light-emitting device
DE102019104792A1 (en) LIGHT-EMITTING MODULE
DE112013000768B4 (en) LED unit
DE202018006506U1 (en) Light-emitting device and light-emitting module with this device
DE102017102619B4 (en) LED unit and LED module
EP2193551B1 (en) Arrangement comprising an optoelectronic component
DE102018114842A1 (en) Light emission device, illumination device and mounting plate
EP2195865B1 (en) Radiation-emitting semi-conductor component and method for producing a radiation-emitting semiconductor component

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication