DE102009015715B4 - Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement - Google Patents

Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement Download PDF

Info

Publication number
DE102009015715B4
DE102009015715B4 DE102009015715A DE102009015715A DE102009015715B4 DE 102009015715 B4 DE102009015715 B4 DE 102009015715B4 DE 102009015715 A DE102009015715 A DE 102009015715A DE 102009015715 A DE102009015715 A DE 102009015715A DE 102009015715 B4 DE102009015715 B4 DE 102009015715B4
Authority
DE
Germany
Prior art keywords
forming
spacer
layer
spacer element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009015715A
Other languages
English (en)
Other versions
DE102009015715A1 (de
Inventor
Richard Carter
Sven Beyer
Martin Trentzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009015715A priority Critical patent/DE102009015715B4/de
Priority to US12/748,992 priority patent/US8378432B2/en
Publication of DE102009015715A1 publication Critical patent/DE102009015715A1/de
Application granted granted Critical
Publication of DE102009015715B4 publication Critical patent/DE102009015715B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren mit:
Bilden eines ersten Abstandshalterelements auf zumindest einem Teil von Seitenwänden eines Gatestapels, der auf einer Halbleiterschicht gebildet ist und eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein Gateelektrodenmaterial und eine auf dem Gateelektrodenmaterial gebildete Deckschicht aufweist;
Bilden einer Halbleiterlegierung in der Halbleiterschicht mit lateralem Abstand zu dem Gatestapel auf der Grundlage des ersten Abstandshalterelements;
Bilden eines zweiten Abstandshalterelements an dem ersten Abstandshalterelement; Entfernen der Deckschicht selektiv zu dem zweiten Abstandshalterelement und der Halbleiterlegierung; und
Bilden von Drain- und Sourcegebieten in zumindest einem Teil der Halbleiterlegierung auf der Grundlage des ersten Abstandshalterelements.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung modernster integrierter Schaltungen mit komplexen Transistorelementen, die verformungsinduzierende Halbleiterlegierungen und Gatestrukturen mit erhöhter Kapazität aufweisen, die ein Gatedielektrikum mit großem ε enthalten.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs (anwendungsspezifische integrierte Schaltungen) und dergleichen, erfordert die Herstellung einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Kippfläche gemäß einem spezifizierten Schaltungsaufbau. In einer Vielzahl von Schaltungselementen sind Feldeffekttransistoren eine wichtige Art an Schaltungselementen, die wesentlich das Leistungsverhalten der integrierten Schaltungen bestimmen. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, um Feldeffekttransistoren herzustellen, wobei für viele Arten komplexer Schaltungen die MOS-Technologie aktuell eine der vielversprechendsten Vorgehensweisen aufgrund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Source-Gebiete bezeichnet werden, mit einem leicht dotierten oder nicht-dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das zwischen den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals aufgrund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten der MOS-Transistoren. Da die Geschwindigkeit des Erzeugens des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften bestimmen, ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands, was wiederum eine Zunahme des Gatewiderstands aufgrund der geringeren Abmessungen nach sich zieht, – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit der integrierten Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptteil der integrierten Schaltungen auf der Grundlage von Silizium aufgrund dessen nahezu unbegrenzter Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und der dazugehörigen Materialien und Prozesse und der über die letzten 50 Jahre gewonnenen Erfahrungen hergestellt. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Bauteilgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die bedeutende Rolle des Siliziums bei der Herstellung von Halbleiterbauelementen ist in seinen guten Eigenschaften eines Silizium/Siliziumdioxidgrenzfläche zu suchen, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei höheren Temperaturen stabil und ermöglicht somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise während der Ausheizzyklen zum Aktuieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder anderen Metall enthaltenden Materialien aufgebaut ist, von dem Kanalgebiet getrennt. Beim ständigen Verbessern des Bauteilleistungsverhaltens der Feldeffekttransistoren wurde die Länge des Kanalgebiets zunehmend verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorleistungsverhalten durch die der Gateelektrode zugeführte Spannung gesteuert ist, um die Oberfläche des Kanalgebiets in eine mit ausreichend hoher Ladungsträgerdichte zu verwandeln und somit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung zu erreichen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erreicht wird, der durch die Gateelektrode, das Kanalgebiet und das Siliziumdioxid, das dazwischen angeordnet ist, gebildet ist. Es stellt sich heraus, dass die Verringerung der Kanallänge eine Erhöhung der kapazitiven Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten führt zu einem erhöhten Deckstrom und zu einer Abhängigkeit der Schwellwertspannung von der Kanallänge. Aggressive skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung zeigen einen exponentiellen Anstieg des Leckstromes, während auch eine erhöhte kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Damit muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet aufrecht zu erhalten. Beispielsweise erfordert eine Kanallänge von ungefähr 80 nm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistorelementen mit einem äußerst kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistorelemente, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch das sehr dünne Siliziumdioxidgateisolationsmaterial hervorgerufen wird, Werte für eine Oxiddicke im Bereich von 1–2 nm, die nicht mehr mit dem Erfordernissen für komplexe Schaltungen verträglich ist, selbst wenn nur die Transistoren in den geschwindigkeitskritischen Wegen auf der Grundlage eines sehr dünnen Gateoxids hergestellt werden.
  • Daher wurde das Ersetzen des Siliziumdioxids durch ein Material für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne Siliziumdioxidgateschichten. Mögliche alternative Materialien enthalten solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend gebildeten Gateisolationsschicht eine kapazitive Kopplung ergibt, die durch eine sehr dünne Siliziumdioxid erhalten würde. Üblicherweise wird eine Dicke, die zum Erreichen einer spezifizierten kapazitiven Kopplung bzw. Siliziumdioxid erforderlich ist, als eine Kapazitätsäquivalenzdicke (CET) bezeichnet. Auf einen ersten Blick erscheint es einfach, das Siliziumdioxid durch Materialien mit großem ε zu ersetzen, um damit eine Kapazitätsäquivalenzdicke im Bereich von einem nm oder weniger zu erreichen.
  • Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2), und dergleichen.
  • Des Weiteren kann das Transistorverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, um somit das gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zu dem Gatedielektrikum aufweist, wodurch die Effektivität der Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität auf der Grundlage der gleichen Dicke wie eine Siliziumdioxidschicht sorgt, während zusätzlich die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird das Nicht-Polysiliziummaterial, etwa Titan, und dergleichen, vorgesehen, um direkt mit dem dielektrischen Material mit großem ε verbunden zu sein, wodurch das Vorhandensein einer Verarmungszone im Wesentlichen vermieden wird.
  • Nach der Herstellung komplexer Gatestrukturen mit Dielektrika mit großem ε und mit einem metallbasierten Gatematerial sind jedoch Hochtemperaturbehandlungen erforderlich, die zu einer Verschiebung der Austrittsarbeit und einer Verringerung der Permittivität des Gatedielektrikums führen können, was auch mit einer Zunahme der Schichtdicke verknüpft sein kann, wodurch viele Vorteile des Dielektrikums mit großem ε in Verbindung mit dem Metallmaterial aufgehoben werden. Es wird angenommen, dass die Beeinträchtigung des Metallgates mit großem ε im Wesentlichen durch den Einbau von Sauerstoff und eine entsprechende Sauerstoffdiffusion innerhalb des dielektrischen Materials mit großem ε hervorgerufen wird, wobei die Sauerstoffdiffusion durch den Sauerstoff gespeist wird, der in der Umgebung vorhanden ist, die mit dem Dielektrikum mit großem ε während der Bearbeitung der Bauelemente in Kontakt kommt. Da beispielsweise hafnium- und zirkonbasierte Oxide aufgrund der hohen Affinität zu Sauerstoff selbst bei moderat hohen Temperaturen sehr schnell aufwachsen, kann eine deutliche Modifizierung der Eigenschaften des dielektrischen Materials mit großem ε beobachtet werden, beispielsweise eine größere Schichtdicke und damit eine geringere Dielektrizitätskonstante, was noch ausgeprägter ist bei moderat hohen Temperaturen von ungefähr 950–1300°C, wie sie typischerweise während der Aktivierungsbehandlungen und dergleichen angewendet werden.
  • Zusätzlich zu einer ausgeprägten Modifizierung des dielektrischen Materials mit großem ε kann auch die Austrittsarbeit des Metalls in den Gatestapel in Richtung der Mitte der Bandlücke verschoben werden, wodurch die Schwellwertspannung entsprechender Transistoren modifiziert wird. Aufgrund der hohen Sauerstoffaffinität des dielektrischen Materials mit großem ε und aufgrund der Einwirkung von nasschemischen Ätzprozeduren und Reinigungsprozessen wird für gewöhnlich der Gatestapel daher nach dem Strukturierungsprozess eingekapselt, um die Stabilität des dielektrischen Materials mit großem ε und der jeweiligen Metalle in dem Gatestapel zu verbessern. Zu diesem Zweck hat sich Siliziumnitrid als ein vielversprechendes Material aufgrund seiner sauerstoffblockierenden Eigenschaften erwiesen. Somit wird in einem typischen konventionellen Prozessablauf eine Siliziumnitridschicht mit einer Dicke im Bereich von ungefähr 1 nm bis 5 nm auf freiliegenden Oberflächenbereichen des strukturierten Gatestapels mit großem ε erzeugt, wobei geeignete Abscheidetechniken angewendet werden, um nicht in unerwünschter Weise Bauteileigenschaften und/oder die nachfolgenden Fertigungsschritte zu beeinflussen. Beispielsweise werden gut etablierte chemische Dampfabscheide-(LPCVD)Techniken bei geringem Druck angewendet, um die Siliziumnitridbeschichtung herzustellen.
  • Zusätzlich zum Bereitstellen komplexer Gateelektrodenstrukturen unter Anwendung dielektrischen Materialien mit großem ε und Metall enthaltender Elektrodenmaterialien wurden weitere Lösungsmöglichkeiten entwickelt, um das Transistorleistungsverhalten bei einer vorgegebenen Gatelänge und einer Dicke eines Gatedielektrikumsmaterials zu verbessern. Durch Erzeugen einer gewissen Verformungskomponente im Kanalgebiet der Transistorelemente kann beispielsweise die Ladungsträgerbeweglichkeit und somit die Gesamtleitfähigkeit des Kanals verbessert werden. Für ein Siliziummaterial mit einer standardmäßigen Kristallkonfiguration, d. h. einer (100) Oberflächenorientierung und mit der Kanallängsrichtung orientiert entlang einer <110> äquivalenten Richtung kann das Erzeugen einer Zugverformungskomponente in der Stromsrichtung die Leitfähigkeit der Elektronen erhöhen, wodurch das Transistorverhalten von n-Kanaltransistoren verbessert wird. Andererseits kann das Erzeugen einer kompressiven Verformungskomponente in der Stromflussrichtung die Löcherbeweglichkeit verbessern und damit eine höhere Leitfähigkeit in p-Kanaltransistoren hervorrufen. Folglich werden eine von verformungsinduzierenden Mechanismen in der Vergangenheit entwickelt, die an sich bereits eine sehr komplexe Fertigungssequenz zum Einrichten der diversen verformungsinduzierenden Techniken darstellen. Beispielsweise besteht ein vielversprechender Ansatz, der häufig angewendet wird, darin, dass eine kompressive verformungsinduzierende Silizium/Germaniumlegierung in den Drain- und Sourcebereichen von p-Kanaltransistoren eingebaut wird. Zu diesem Zweck werden in einer frühen Fertigungsphase Aussparungen selektiv benachbart zu der Gateelektrodenstruktur des p-Kanaltransistors hergestellt, während die n-Kanaltransistoren durch eine Abstandshalterschicht abgedeckt sind. Des Weiteren muss die Gateelektrode des p-Kanaltransistors eingeölt werden, um das Gateelektrodenmaterial nicht in unerwünschter Weise der Einwirkung der Ätzumgebung zur Herstellung der Aussparungen auszusetzen und um auch eine effiziente Aufwachsmaske während des selektiven epitaktischen Aufwachsprozesses zu schaffen, in der die Silizium/Germaniumlegierung auf einem kristallinen Substratmaterial aufgewachsen wird, während eine ausgeprägte Abscheidung der Legierung auf dielektrischen Oberflächenbereichen durch geeignetes Auswählen der entsprechenden Prozessparameter unterdrückt wird. Nach der Herstellung der verformungsinduzierenden Silizium/Germaniumlegierung wird die entsprechende Abstandshalterstruktur und eine Deckschicht, die die Gateelektrode des p-Kanaltransistors einschließen, zusammen mit der Abstandshalterschicht, die die n-Kanaltransistoren abdeckt, entfernt. Daraufhin wird die Weiterbearbeitung fortgesetzt, indem Drain- und Sourcegebiete gebildet werden, um damit die grundlegende Transistorkonfiguration fertigzustellen.
  • Ein entsprechender verformungsinduzierender Mechanismus ist ein sehr effizientes Konzept, um das Transistorleistungsverhalten zu verbessern, und somit ist eine Kombination mit komplexen Gateelektrodenstrukturen auf der Grundlage dielektrischer Materialien mit großem ε und Metallgateelektroden äußerst wünschenswert. Es zeigt sich jedoch, dass die Kombination beider komplexer Prozesssequenzen Integritätsprobleme im Hinblick auf das empfindliche dielektrische Material mit großem ε hervorrufen kann, da die entsprechende Schutzschicht in unerwünschter Weise einer reaktiven Ätzumgebung ausgesetzt wird, insbesondere wenn eine geringere Breite des Abstandshalters eingesetzt wird, um die verformungsinduzierende Wirkung der Silizium/Germaniumlegierung zu verbessern.
  • Das heißt, während des Entfernens des Versatzabstandshalterelements, was häufig mit dem Entfernen der Deckschicht und der entsprechenden Abstandshalterschicht, die über dem Gateelektrodenstrukturen anderer Transistorelemente gebildet ist, kombiniert wird, wird auch Material der Schutzschicht abgetragen, wodurch möglicherweise entsprechende Seitenwandbereiche des empfindlichen dielektrischen Materials mit großem ε und/oder des Metall enthaltenden Elektrodenmaterials freigelegt werden, was somit zu einer ausgeprägten Variabilität der schließlich erreichten Transistoreigenschaften führen kann, wie dies zuvor erläutert ist. Folglich wurden komplexe Fertigungssequenzen vorgeschlagen, um den lateralen Abstand der Silizium/Germaniumlegierung auf der Grundlage spezieller Versatzabstandshalter zu verringern, die später in Verbindung mit dem entsprechenden Deckmaterial zu entfernen sind, ohne dass die Integrität der Schutzschicht in unerwünschter Weise zumindest an der Unterseite der Gateelektrodenstrukturen beeinträchtigt wird.
  • In der US 2006/0118878 A1 wird ein Verfahren zur Herstellung eines CMOS-Bauteils beschrieben, in dem ein Abstandshalterelement als Maske bei der Bildung einer Mulde in einer Halbleiterlegierung und ein anderes Abstandshalterelement als für die Dotierung der Source-Drain-Gebiete eines Transistors verwendet werden.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Herstellverfahren und Halbleiterbauelemente, in denen ein geringerer lateraler Abstand einer verformungsinduzierenden Halbleiterlegierung in Zusammenhang mit komplexen Metallgatestrukturen mit großem ε erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Techniken und Halbleiterbauelemente, in denen eine Schutzschicht oder ein Abstandshalterelement an Seitenwänden einer komplexen Gateelektrodenstruktur hergestellt wird, das gleichzeitig als ein effizientes Versatzabstandshalterelement bzw. Abstandshalterelement verwendet, um die Herstellung einer verformungsinduzierenden Halbleiterlegierung in unmittelbarer Nähe zu einem Kanalgebiet ermöglicht, wobei eine deutlich geringere Gesamtprozesskomplexität in Vergleich zu konventionellen Strategien erreicht, in denen ein schützendes Beschichtungsmaterial und ein zugehöriger Abstandshalter typischerweise verwendet werden. Zu diesem Zweck wird eine geeignete Fertigungssequenz eingesetzt, in der die Integrität des schützenden Versatzabstandshalters während eines Ätzprozesses beibehalten wird, der zum Entfernen der Deckmaterialien der Gateelektrodenstrukturen ausgeführt wird. Zu diesem Zweck wird ein spezielles Versatzabstandshalterelement an den zuvor hergestellten schützenden Abstandshalterelement gebildet, so dass das Deckmaterial effizient entfernt werden kann, während die Integrität der empfindlichen Gateelektrodenmaterialien beibehalten wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines ersten Abstandshalterelements zumindest an einem Bereich von Seitenwänden eines Gatestapels, der auf einer Halbleiterschicht gebildet ist und eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein Gateelektrodenmaterial und eine über dem Gateelektrodenmaterial gebildete Deckschicht aufweist. Das Verfahren umfasst ferner das Bilden einer Halbleiterlegierung in der Halbleiterschicht mit lateralem Abstand zu dem Gatestapel auf der Grundlage des ersten Abstandshalterelements. Ferner wird ein zweites Abstandshalterelement an dem ersten Abstandshalterelement gebildet und die Deckschicht wird selektiv zu dem zweiten Abstandshalterelement und der Halbleiterlegierung entfernt. Das Verfahren umfasst ferner das Bilden von Drain- und Sourcegebieten zumindest in einem Teil der Halbleiterlegierung auf der Grundlage des ersten Abstandshalterelements.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines ersten Versatzabstandshalterelements zumindest auf einem Bereich von Seitenwänden eines ersten Gatestapels, der über einem ersten Halbleitergebiet gebildet ist. Das Verfahren umfasst ferner das Bilden einer Abscheidemaske über einem zweiten Halbleitergebiet auf welchem ein zweiter Gatestapel gebildet ist, wobei der erste und der zweite Gatestapel eine Gatedielektrikumsisolierschicht mit großem ε, ein Metall enthaltendes Elektrodenmaterial, das auf der Gatedielektrikumsisolierschicht mit großem ε gebildet ist, und eine Deckschicht, die über den Metall enthaltenden Elektrodenmaterial gebildet ist, aufweisen. Des weiteren umfasst das Verfahren das Bilden einer Halbleiterlegierung in dem ersten Halbleitergebiet unter Anwendung des ersten Versatzabstandshalterelement als eine Maske. Ferner wird ein zweites Versatzabstandshalterelement auf zumindest einem Teil des zweiten Gatestapels gebildet, und die Deckschichten des ersten und des zweiten Gatestapels werden entfernt, während zumindest ein Teil des ersten und des zweiten Versatzabstandshalterelements beibehalten wird.
  • Ein anschauliches hierin offenbartes Transistorbauelement umfasst eine Gateelektrodenstruktur mit einem Metall enthaltenden Elektrodenmaterial, das auf einer Gateisolationsschicht gebildet ist, die dielektrisches Material mit großem ε aufweist. Das Transistorbauelement umfasst ein aktives Gebiet mit einem Kanalgebiet, Drain- und Sourcegebieten und einer verformungsinduzierenden Halbleiterlegierung. Des Weiteren enthält das Transistorbauelement eine Abstandshalterstruktur, die an Seitenwänden der Gateelektrodenstruktur gebildet ist und ein Schutzabstandshalterelement aufweist, das in direktem Kontakt mit einer Seitenwandfläche des dielektrischen Materials mit großem ε ist, wobei der Schutzabstandshalter eine Breite besitzt, die im Wesentlichen gleich ist einem lateralen Abstand der verformungsinduzierenden Halbleiterlegierung von der Seitenwandfläche.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a–1k schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungssphasen bei der Herstellung von Transistorelementen mit komplexen Gateelektrodenstrukturen zeigen, wobei ein Abstandshalterelement als ein schützendes Abstandshalterelement und ein Versatzabstandshalter zum Beibehalten der Integrität empfindlicher Gatestapelmaterialien und zum Definieren eines gewünschten lateralen Abstandes einer verformungsinduzierenden Halbleiterlegierung gemäß anschaulicher Ausführungsformen verwendet wird;
  • 1l–1n schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in dem ein schützendes Abstandshalterelement ohne zusätzliche Lithografieschritte gebildet wird, indem der schützende Abstandshalterelement in unterschiedlichen Transistoren während einer gemeinsamen Strukturierungssequenz gebildet wird, und eine spezielle Abscheidemaskenschicht für eine Art an Transistor vorgesehen wird; und
  • 1o und 1p schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen die schützenden Abstandshalter oder Versatzabstandshalter ebenfalls ohne zusätzliche Lithografieprozesse unter Anwendung einer speziellen Abscheidemaskenschicht hergestellt werden.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt der beanspruchte Gegenstand Techniken und Halbleiterbauelemente bereit, in denen die Integrität von Seitenwänden empfindlicher Materialien von Gateelektrodenstrukturen auf der Grundlage eines Abstandshalterelements bewahrt wird, das gleichzeitig als ein Versatzabstandshalter zum Definieren des lateralen Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird. Die Integrität des schützenden Abstandshalters oder des Versatzabstandshalters kann in den nachfolgenden Fertigungsprozessen beibehalten werden, in denen die Deckmaterialien der Gateelektrodenstrukturen entfernt werden, was bewerkstelligt werden kann, indem ein zusätzliches Abstandshalterelement vorgesehen wird, das das zuvor hergestellten Versatzabstandshalterelement abdeckt. Folglich wird in einigen anschaulichen hierin offenbarten Ausführungsformen ein gut etabliertes und effizientes Material für die Deckschicht der Gateelektrodenstrukturen und den schützenden Abstandshalter oder Versatzabstandshalter eingesetzt, beispielsweise in Form von Siliziumnitrid und dergleichen, wobei dennoch die Integrität des Versatzabstandshalters während des Entfernens der Deckschichten bewahrt wird. Aufgrund der Tatsache, dass das schützende Abstandshalterelement gleichzeitig als ein Versatzabstandshalter verwendet wird, kann ein geringerer Abstand erreicht werden, der im Wesentlichen durch eine minimale Breite des Versatzabstandshalters bestimmt, wie es zum Beibehalten der Integrität der empfindlichen Gateelektrodenmaterialien erforderlich ist, wodurch insgesamt eine bessere Effizienz des verformungsinduzierenden Mechanismus erreicht wird, der durch die Halbleiterlegierung bereitgestellt wird, die in Form eines Materials zur Erzeugung einer Kompressivverformung oder einer Zugverformung vorgesehen wird. Folglich kann ein lateraler Abstand im Bereich von ungefähr 1 nm–5 nm effizient realisiert werden, ohne dass die Gesamtintegrität komplexer Gateelektrodenstapel mit großem ε beeinflusst wird. Somit können Fertigungsstrategien, in denen empfindliche Materialien, etwa ein dielektrisches Material mit großem ε in Verbindung mit einem Metall enthaltenden Elektrodenmaterial, in einer frühen Fertigungsphase vorgesehen werden, wobei diese mit einer geringeren Gesamtprozesskomplexität im Vergleich zu konventionellen Strategien aufgebracht werden, wobei gleichzeitig ein geringerer gewünschter lateraler Abstand der verformungsinduzierenden Halbleiterlegierung erreicht wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 aufweist, etwa ein Siliziumsubstrat, ein isolierendes Trägermaterial und dergleichen, über welchem eine Halbleiterschicht 102 ausgebildet ist, die in einigen anschaulichen Ausführungsformen ein siliziumbasiertes Material repräsentiert, dessen elektronische Eigenschaften durch das Einführen einer Halbleiterlegierung modifiziert werden, wie dies auch später detaillierter beschrieben ist. Die Halbleiterschicht 102 kann auch andere geeignete Komponenten aufweisen, etwa Dotierstoff und dergleichen, wie dies in diesem Fertigungsstadium erforderlich ist. Ferner können das Substrat 101 und die Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration repräsentieren, wenn eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 102 gebildet ist. In anderen Fällen wird eine „Vollsubstratkonfiguration” angewendet, in der die Halbleiterschicht 102 auf einem im Wesentlichen kristallinen Halbleitermaterial des Substrats 101 gebildet ist. Es sollte ferner beachtet werden, dass bei Bedarf eine SOI-Konfiguration und eine Vollsubstratkonfiguration gleichzeitig in dem Bauelement 100 in unterschiedlichem Bauteilbereichen verwirklicht sind, wenn dies geeignet ist. In der gezeigten Fertigungsphase sind ein erstes aktives Gebiet 102b und ein zweites aktives Gebiet 102a in der Halbleiterschicht 102 vorgesehen und können durch eine Isolationsstruktur (nicht gezeigt) getrennt sein. Die aktiven Gebiete 102b, 102a besitzen darauf ausgebildet entsprechende Gatestapel oder Gateelektrodenstrukturen 110b, 110a, die Komponenten von Transistoren 100b, 100a repräsentieren, die in und über den jeweiligen aktiven Gebieten 102b, 102a zu bilden sind. In der gezeigten Ausführungsform sei angenommen, dass zumindest einer der Transistoren 100b, 100a, etwa der Transistor 100b, den Einbau einer Halbleiterlegierung in einen Teil des aktiven Gebiets 102b erfordert, um das gesamte Transistorverhalten durch Hervorrufen beispielsweise einer geeigneten Verformung zu verbessern, wie dies zuvor erläutert ist.
  • Die Gatestapel 110b, 110a enthalten eine Gateisolationsschicht 111, die ein dielektrisches Material mit großem ε aufweist, beispielsweise eines der zuvor genannten Materialien. In diesem Zusammenhang sei ein dielektrisches Material mit großem ε als ein beliebiges dielektrisches Material mit einer Dielektrizitätskonstante von 10,0 oder höher zu verstehen. Die Gateisolationsschicht 111 umfasst gegebenenfalls auch ein „konventionelles” dielektrisches Material, etwa Siliziumdioxid, jedoch mit einer geringeren Dicke von ungefähr 1 nm und weniger, wenn eine gut etablierte Grenzfläche zu dem Material der aktiven Gebiete 102a, 102b als vorteilhaft erwartet wird. In anderen Fällen kann ein beliebiges anderes geeignetes konventionelles dielektrisches Material, etwa Siliziumnitrid und dergleichen, in Verbindung mit einem dielektrischen Material mit großem ε verwendet werden. Eine Dicke eines entsprechenden dielektrischen Materials mit großem ε liegt im Bereich von 1 bis mehreren Nanometern, wenn beispielsweise Hafniumoxid verwendet wird. In anderen Fällen kann eine noch größere Dicke angewendet werden, wenn ein Material mit einer höheren Dielektrizitätskonstante verwendet wird. Die Gatestapel 110a, 110b umfassen ferner ein Metall enthaltendes Elektrodenmaterial 112, das direkt auf der Gateisolationsschicht 111 gebildet sein kann, wobei das Elektrodenmaterial 112 Titannitrid, Aluminiumoxid und dergleichen abhängig von den gesamten Bauteil- und Prozesserfordernissen aufweisen kann. Es sollte beachtet werden, dass das Elektrodenmaterial 112 eine geeignete Austrittsarbeit besitzt, um damit eine gewünschte Schwellwertspannung der Transistoren 100a, 100b zu erzeugen, was bewerkstelligt werden kann, indem eine geeignete Materialzusammensetzung für das Material 112 möglicherweise in Verbindung mit einer geeigneten Konfiguration zumindest eines Teils der aktiven Gebiete 102a oder 102b ausgewählt wird. Beispielsweise kann ein Schwellwert einstellendes Halbleitermaterial in einen oder beiden aktiven Gebieten 102a, 102b gebildet werden, etwa in Form von Silizium/Germanium und dergleichen, um damit eine unterschiedliche Bandlückeneinstellung für die Transistoren 100a, 100b für eine vorgegebene Konfiguration der Gatestapel 110a, 110b zu erreichen. In anderen Fällen werden unterschiedliche Materialzusammensetzungen für das Material 112 in den Gatestapel 110a bzw. 110b verwendet. In noch anderen anschaulichen Ausführungsformen werden die Austrittsarbeiten und damit die Schwellwertspannung der Transistoren 100a, 100b in einer späteren Fertigungsphase eingestellt, d. h. nach dem Fertigstellen der grundlegenden Transistorstruktur.
  • In der gezeigten Fertigungsphase enthalten die Gatestapel 110a, 110b zusätzlich ein weiteres Elektrodenmaterial oder Platzhaltermaterial, etwa Polysilizium, woran sich eine Ätzstoppschicht 114 anschließt, etwa ein Siliziumdioxidmaterial und dergleichen. Schließlich enthalten die Gatestapel 110a, 110b eine Deckschicht 115, beispielsweise in Form eines Siliziumnitridmaterials, während in anderen Fällen ein beliebiges anderes geeignetes Deckmaterial verwendet wird. Eine Abstandshalterschicht 104 ist auf den aktiven Gebieten 102a, 102b und auf den Gatestapeln 110a, 110b gebildet, wobei die Abstandshalterschicht 104 in einer anschaulichen Ausführungsform aus Siliziumnitrid mit einer gewünschten Dicke aufgebaut ist, um als ein schützendes Schichtmaterial während der weiteren Bearbeitung des Bauelements 100 zu dienen, um somit die Integrität zumindest von Seitenflächen 112s, 111s der empfindlichen Materialien in den Schichten 111 und 112 zu bewahren. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen die Abstandshalterschicht 104 mit einer Dicke von ungefähr einem bis mehreren Nanometer bereitgestellt, wobei eine Dicke zusätzlich in Hinblick auf einen gewünschten lateralen Abstand einer Halbleiterlegierung ausgewählt wird, die noch zumindest in einem der aktiven Gebiete 102a, 102b zu bilden ist. Das heißt, wenn ein gewünschter Abstand der entsprechenden Halbleiterlegierung größer als eine minimale Schichtdicke ist, die für das Sicherstellen der Integrität der Seitenwandflächen 112s, 111s erforderlich ist, kann die Dicke der Abstandshalterschicht 104 gemäß dem gewünschten lateralen Abstand ausgewählt werden.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Erzeugung von Isolationsstrukturen (nicht gezeigt) und dem Erzeugen eines geeigneten Dotierstoffprofils in den aktiven Gebieten 102b, 102a, wie dies erforderlich ist, werden die Gatestapel 110b, 110a hergestellt. Dazu wird die Gateisolationsschicht 111 möglicherweise mit einem konventionellen dielektrischen Material, wie dies zuvor erläutert ist, durch Oxidation und/oder Abscheidung hergestellt, woran sich das Abscheiden eines geeigneten dielektrischen Materials mit großem ε, etwa Hafniumoxid, und dergleichen, anschließt. Zu diesem Zweck können gut etablierte CVD-(chemische Dampfabscheide-), PVD-(physikalische Dampfabscheide-)Prozesse und dergleichen eingesetzt werden. Daraufhin wird eine Prozesssequenz angewendet, in der die Elektrodenmaterialien 112 abgeschieden werden, so dass die geeigneten Eigenschaften besitzen, beispielsweise im Hinblick auf die Austrittsarbeit und dergleichen, woran sich das Abscheiden des zusätzlichen Elektrodenmaterials oder Platzhaltermaterials 113 anschließt, was bewerkstelligt werden kann durch Abscheiden eines Siliziummaterials, eines Silizium/Germaniummaterials und dergleichen, in einem im Wesentlichen amorphen oder polykristallinen Zustand. Als Nächstes wird die Beschichtung 114 abgeschieden, woran sich das Abscheiden der Deckschicht 115 anschließt. Daraufhin wird eine Strukturierungssequenz auf der Grundlage komplexer Lithografie- und Ätztechniken ausgeführt, und damit die Gateelektrodenstrukturen 110a, 110b mit der gewünschten Gatelänge zu schaffen, d. h. in 1a mit der gewünschten horizontalen Abmessung der Elektrodenmaterialien 112, wobei dies im Bereich von ungefähr 50 nm und weniger liegen kann, wenn komplexe Halbleiterbauelemente betrachtet werden. Danach wird die Abstandshalterschicht 104 abgeschieden, beispielsweise auf der Grundlage von ALD (Atomlagenabscheidung), chemisch aktivierter CVD und dergleichen, um ein dichtes Material, etwa in Form eines Siliziumnitridmaterials, zu erzeugen, wobei auch dessen Dicke im Hinblick auf das Erreichen der gewünschten Integrität und des Abstandes während der weiteren Bearbeitung des Bauelements 100 eingestellt wird.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Ätzmaske, etwa eine Lackmaske oder ein anderes Polymermaterial und dergleichen, den Transistor 100a bedecken, d. h. den Gatestapel 110a, das Gebiet 102a und die Abstandshalterschicht 104, die darauf ausgebildet ist, während der Transistor 100b, d. h. die darauf ausgebildete Abstandshalterschicht 104, frei liegt. Die Ätzmaske 105 wird auf der Grundlage gut etablierter Lithografietechniken hergestellt.
  • 1c zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Ätzumgebung 106 unterliegt. Die Ätzumgebung 106 kann auf der Grundlage einer geeigneten Chemie in einer plasmaunterstützten Ätzatmosphäre eingerichtet werden, um damit Material der Abstandshalterschicht 104 selektiv zur Ätzmaske 105 abzutragen, wobei die Abstandshalterschicht 104 über den Transistor 100a beibehalten wird, während Abstandshalterelemente 104b zumindest auf einem Teil der Seitenwand des Gatestapels 110b erzeugt werden. Der Abstandshalter 104b wird auch als ein schützender Abstandshalter oder ein Ersatzabstandshalter bezeichnet, da eine Breite 104w des Abstandshalters 104b im Wesentlichen einen lateralen Abstand von Aussparungen 106b definiert, die in dem aktiven Gebiet 102b während der weiteren Ätzsequenz 106 gebildet werden. Gleichzeitig sorgt das Abstandshalterelement 104b für die Integrität zumindest eines unteren Teils des Gatestapels 110b. Es sollte beachtet werden, dass der Ätzprozess 106 einen weiteren Ätzschritt auf der Grundlage einer anderen Ätzchemie aufweisen kann, um Material des aktiven Gebiets 102b selektiv zu dem Abstandshalter 104b und der Deckschicht 115 abzutragen, während in anderen Fallen eine ausgeprägte Ätzselektivität nicht erforderlich ist, solange der Materialverbrauch des Abstandshalters 104b in vertikaler Richtung und der Deckschicht 115 eine Einkapselung der Materialien 113, 112 und 111 gewährleisten. Zum Beispiel können gut etablierte anisotrope Ätztechniken angewendet werden, um den Abstandshalter 104b zu erhalten, woran sich plasmaunterstützte oder nasschemisch Ätzprozesse anschließen können. Nach der Ätzsequenz 106 wird die Ätzmaske 105 auf der Grundlage gut etablierter Abtragungsprozesse entfernt, etwa durch plasmaunterstützte Sauerstoffveraschungsprozesse, nasschemische Lackabtragungsprozesse und dergleichen.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase. Wie gezeigt, wird das Halbleiterbauelement 100 einem selektiven epitaktischen Aufwachsprozess 107 unterzogen, um eine gewünschte Halbleiterlegierung 107b in den zuvor hergestellten Aussparungen 106b (siehe 1c) einzufüllen. Während des selektiven epitaktischen Aufwachsprozesses, der auf Grundlage eines beliebigen geeigneten Abscheiderezepts ausgeführt werden kann, dient die Maskenschicht 104, die auf dem aktiven Gebiet 102a und dem Gatestapel 110a gebildet ist, als eine Abscheidemaske, so dass eine unerwünschte Materialabscheidung auf dem Gatestapel 110b im Wesentlichen durch die Deckschicht 115 in Verbindung mit dem Abstandshalter 104b unterdrückt wird. Folglich ist ein lateraler Abstand 107d der Halbleiterlegierung 107b in Bezug auf das Elektrodenmaterial 112 zumindest auf einer Höhe, die einer Grenzfläche 111i zwischen der Gateisolationsschicht 111 und dem aktiven Gebiet 102b entspricht, durch die Breite 104w des Abstandshalters 104b bestimmt. Es sollte beachtet werden, dass die Halbleiterlegierung 107b ein beliebiges geeignetes verformungsinduzierendes Material repräsentiert, um das Leistungsverhalten des Transistors 100b zu verbessern. Beispielsweise umfasst das Material 107b eine Silizium/Germaniumlegierung, eine Silizium/Zinnlegierung, eine Silizium/Zinn/Germaniumlegierung, wenn eine kompressive Verformungskomponente zum Verbessern des Verhaltens des Transistors 100b geeignet ist. In anderen Fallen umfasst die Halbleiterlegierung 107b ein zugverformendes Material, etwa eine Silizium/Kohlenstofflegierung und dergleichen, was vorteilhaft sein kann für n-Kanaltransistoren.
  • 1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Ätzmaske 108, etwa eine Lackmaske, den Transistor 100b abdeckt, während der Transistor 100a der Einwirkung einer Ätzumgebung 109 unterliegt. Die Ätzumgebung 109 kann auf der Grundlage einer beliebigen Ätzchemie in einer plasmaunterstützten Umgebung eingerichtet werden, um damit ein anisotropes Ätzverhalten zu erreichen, in welchem Material der freiliegenden Abstandshalterschicht 104 selektiv zur Ätzmaske 108 und selektiv zum Material des aktiven Gebiets 102a entfernt wird. Wie zuvor erläutert, ist mit Bezug zu dem Ätzprozess 106 (siehe 1c) sind entsprechende selektive Ätzrezepte für eine Vielzahl von Materialsystemen, etwa Siliziumnitrid und Silizium und dergleichen verfügbar.
  • 1f zeigt schematisch das Halbleiterbauelement 100 nach der zuvor beschriebenen Prozesssequenz und nach dem Entfernen der Ätzmaske 108 (siehe 1e). Wie gezeigt, ist ein Abstandshalterelement 104a zumindest auf einem Teil von Seitenwänden des Gatestapels 110a gebildet, das somit in zuverlässiger Weise die Seitenflächen 111s, 112s einschließt, um damit die Integrität der empfindlichen Materialien 111 und 112 während der weiteren Bearbeitung sicherzustellen. In ähnlicher Weise ist das Abstandshalterelement 104b weiterhin an Seitenwänden des Gatestapels 110b vorhanden.
  • 1g zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Abscheideumgebung 121 unterliegt, in der eine weitere Abstandshalterschicht 120 über den Transistoren 100a, 100b gebildet wird, wodurch die jeweiligen Abstandshalter 104a, 104b abgedeckt werden. Beispielsweise wird die Abstandshalterschicht 120 in Form eines Siliziumdioxidmaterials vorgesehen, wodurch ein hoher Grad an Ätzselektivität im Hinblick auf siliziumbasierten Materialien, etwa das Material der aktiven Gebiete 102a, 102b, erreicht wird. Es sollte beachtet werden, dass auch ein anderes Material verwendet werden kann, solange eine gewünschte hohe Ätzselektivität der Schicht 120 im Hinblick auf eine Ätzchemie erreicht wird, in der die Deckschichten 115 in einer späteren Tätigungsphase abgetragen werden. Beispielsweise sorgen andere Materialien, etwa dielektrische Materialien mit großem ε in Form von Hafniumoxid und dergleichen für einen hohen Ätzwiderstand im Hinblick auf eine Vielzahl von Ätzrezepten.
  • 1h zeigt schematisch das Halbleiterbauelement 100, wenn es einem anisotropen Ätz prozess 122 unterzogen wird, der auf der Grundlage gut bekannter Ätzchemien in einer plasmaunterstützten Umgebung eingerichtet werden kann. Zum Beispiel sind eine Vielzahl anisotroper Ätzrezepte zum Entfernen von Siliziumdioxidmaterial selektiv zu siliziumbasierten Materialien verfügbar und können während des Prozesses 122 verwendet werden. Folglich werden entsprechende Abstandshalterelemente 120a, 120b an den Abstandshaltern 104a, 104b erzeugt, wodurch eine zuverlässige Einkapselung dieser Abstandshalterelemente zumindest um die Seitenflächen 111s, 112s herum erreicht wird. Zu beachten ist, dass eine ausgeprägte Selektivität in Bezug auf die Deckschicht 115 und die Abstandshalter 104a, 104b während des Ätzprozesses 122 nicht erforderlich ist, sofern eine ausgeprägte Höhe der Abstandshalter 104a, 104b beibehalten wird.
  • 1i zeigt schematisch das Halbleiterbauelement 100, wenn es einem weiteren Ätzprozess 123 unterzogen wird, in welchem die Deckschichten 115 (siehe 1h) selektiv zu den Abstandshaltern 120a, 120b und dem Material der aktiven Gebiete 102a, 102b abgetragen wird. Beispielsweise wird der Ätzprozess 123 auf der Grundlage gut etablierter nasschemischer Ätztechniken ausgeführt, beispielsweise unter Anwendung heißer Phosphorsäure zum Entfernen von Siliziumnitridmaterial selektiv zu Oxid und siliziumbasierten Materialien. Folglich können gut etablierte Ätztechniken eingesetzt werden, wobei dennoch die Integrität zumindest eines Teils der Abstandshalter 104a, 104b aufgrund der Anwesenheit der Abstandshalterelemente 120a, 120b sichergestellt ist. Damit können die Deckschichten 115 (siehe 1h) zuverlässig abgetragen werden, während die Integrität der Seitenwandflächen 112s, 111s bewahrt wird. Während des Ätzprozesses 123 kann ein unerwünschter Materialabtrag des Materials 113 ebenfalls durch das Ätzstoppmaterial 114 unterdrückt werden, wodurch ein hoher Grad an Integrität der verbleibenden Gatestapel 110a, 110b sichergestellt wird.
  • 1j zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der das Material 114 (siehe 1i) auf der Grundlage eines geeigneten Ätzprozesses 124 abgetragen wird, der ebenfalls eine hohe Selektivität in Bezug auf das Material 113 und die aktiven Gebiete 102a, 102b ersetzt. Beispielsweise wird der Ätzprozess 124 auf der Grundlage wässriger Flusssäure (HF) und dergleichen ausgeführt, wenn das Material 114 aus Siliziumdioxid aufgebaut ist. Während des Ätzprozesses 124 werden auch die Abstandshalter 120a, 120b (siehe 1i) abgetragen, wenn diese aus einem Siliziumdioxidmaterial hergestellt sind. In anderen Fällen werden die Abstandshalter 120a, 120b beibehalten, wenn dies als geeignet erachtet wird. Nach dem Ätzprozess 124 enthalten somit die Gatestapel 110a, 110b die freiliegenden Materialien 113, während die kritischen Seitenwandflächen 112s, 111s weiterhin zuverlässig durch die Abstandshalterelemente 104a, 104b abgedeckt sind. Somit kann die weitere Bearbeitung nunmehr auf der Grundlage einer beliebigen geeigneten Fertigungsstrategie fortgesetzt werden, um die Transistoren 100a, 100b fertigzustellen.
  • 1k zeigt schematisch das Halbleiterbauelement 100 in einer fortgeschrittenen Fertigungsphase, in der eine grundlegende Konfiguration der Transistoren 100a, 100b fertiggestellt ist. Wie gezeigt, besitzen die Gatestapel 110a, 110b an Seitenwänden eine Abstandshalterstruktur 132, die ein oder mehrere einzelne Abstandshalterelemente 132b möglicherweise in Verbindung mit einer Ätzstoppschicht 132a aufweist, wobei dies von der gesamten Prozessstrategie abhängt. Ferner können die Abstandshalter 104a, 104b zumindest einen Teil der Seitenwände der Gatestapel 110a, 110b von der jeweiligen Abstandshalterstruktur 132. In der gezeigten Ausführungsform sind die Gatestapel 110a, 110b auf der Grundlage des Materials 113, etwa in Form eines dotierten Polysiliziummaterials, eines dotierten Silizium/Germaniummaterials und dergleichen, vorgesehen, während in anderen Fällen das Material 113 durch ein weiteres Metall enthaltendes Material ersetzt wurde, um die gesamte Leitfähigkeit der Gatestapel 110a, 110b noch weiter zu erhöhen. Die Transistoren 100a, 100b enthalten ferner Drain- und Sourcegebiete 131, die lateral ein Kanalgebiet 130 einschließen. Ferner sind in dem Transistor 100b die Drain- und Sourcegebiete 131 zumindest teilweise in der Halbleiterlegierung 107b gebildet, die wiederum eine geeignete Verformungskomponente 130b in dem benachbarten Kanalgebiet 130 hervorrufen, um damit die Ladungsträgerbeweglichkeit zu erhöhen. Beispielsweise repräsentiert der Transistor 100b einen Transistor, der eine kompressive Verformungskomponente erfordert, um das gesamte Transistorleistungsverhalten zu verbessern. Zum Beispiel zeigt ein p-Kanaltransistor, der auf der Grundlage eines siliziumbasierten Materials mit einer standardmäßigen Kristallkonfiguration aufgebaut ist, d. h. einer (100) Oberflächenorientierung mit einer Stromflussrichtung, d. h. in 1k der horizontalen Richtung, die entlang einer <110> Kristallachse angeordnet ist, ein besseres Leistungsverhalten auf der Grundlage einer kompressiven Verformungskomponente. In anderen Fällen erhält der Transistor 100b ein besseres Leistungsverhalten beim Ausüben einer Zugverformungskomponente. Zum Beispiel zeigt für die oben spezifizierte Kristallkonfiguration ein n-Kanaltransistor ein deutlich besseres Leistungsverhalten, wenn eine Zugverformungskomponente im Kanalgebiet 130 angewendet wird. Da die Halbleiterlegierung 107b nahe an dem Kanalgebiet 130 aufgrund der Verwendung des Abstandshalters 104b als ein Versatzabstandshalters beim Herstellen des Materials 107b angeordnet ist, kann ein noch besseres Leistungsverhalten erreicht werden, wobei dennoch ein hoher Grad an Integrität der Materialien 112 und 111 während der vorhergehenden Fertigungsprozesse erreicht wird. Somit kann die gesamte Transistorvariabilität im Vergleich zu konventionellen Strategien verringert werden.
  • Das Halbleiterbauelement 100, wie es in 1k gezeigt ist, kann auf der Grundlage einer beliebigen geeigneten Fertigungsstrategie hergestellt werden. Zum Beispiel werden die Drain- und Sourcegebiete 131 auf der Grundlage von Ionenimplantation zumindest teilweise unter Anwendung der Abstandshalterstruktur 122 oder eines Teils davon als eine effiziente Implantationsmaske gebildet. Daraufhin werden geeignete Ausheizprozesse ausgeführt, um die Dotierstoffsorte zu aktivieren und um durch Implantation hervorgerufene Schäden zu rekristallisieren. Bei Bedarf wird ein Metallsilizid in den Drain- und Sourcegebieten 131 und möglicherweise in dem Material 113 gebildet, was durch gut etablierte Silizidtechniken erreicht wird. Daraufhin wird ein dielektrisches Zwischenschichtmaterial oder zumindest ein Teil davon abgeschieden, möglicherweise in einem verspannten Zustand, um das Leistungsverhalten eines oder beider Transistoren 100a, 100b weiter zu verbessern, das durch gut etablierte Abscheidetechniken bewerkstelligt werden kann. In einigen anschaulichen Ausführungsformen wird nach dem Bereitstellen eines entsprechenden dielektrischen Zwischenschichtmaterials oder eines Teils davon die obere Fläche der Gatestapel 110a, 110b freigelegt, und das Material 112 wird durch ein beliebiges geeignetes Metall enthaltendes Material ersetzt, wobei auch eine geeignete Austrittsarbeit und damit eine Schwellwertspannung für die Transistoren 100a, 100b eingestellt wird.
  • Mit Bezug zu den 1l–1p werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die Anzahl an Lithographieschritten zur Herstellung der Abstandshalterelemente 104a, 104b verringert wird.
  • 1l zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der das Bauelement 100 der Einwirkung einer Ätzumgebung 106 zur Herstellung der Aussparung 106b auf der Grundlage der Abstandshalterelemente 104b unterliegt. Zu diesem Zweck deckt die Ätzmaske 105 den Transistor 100a ab, wie dies auch zuvor erläutert ist. In der gezeigten Ausführungsform wird der Transistor 100 weiter durch eine Maskenschicht 105 maskiert, wie dies beispielsweise in Form eines Siliziumdioxidmaterials und dergleichen vorgesehen ist, so dass der Gatestapel 110a und das aktive Gebiet 102a durch die Maskenschicht 125 abgedeckt sind.
  • Das in 1l gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bereitstellen der Gatestapel 110a, 110b, wie dies auch zuvor beschrieben ist, wird die Abstandshalterschicht 104 (siehe 1a) hergestellt und nachfolgenden mittels eines beliebigen geeigneten anisotropen Ätzprozesses strukturiert, wie dies auch zuvor beschrieben ist, wodurch das Abstandshalterelement 104b und das Abstandshalterelement 104a in einer gemeinsamen Ätzsequenz erzeugt werden, ohne dass ein spezieller Lithographieschritt erforderlich ist. Daraufhin wird die Maskenschicht 125 auf der Grundlage einer beliebigen geeigneten Abscheidetechnik aufgebracht, woran sich das Herstellen der Ätzmaske 105 auf der Grundlage gut etablierter Lithographietechniken anschließt. Danach wird ein freiliegender Bereich der Maskenschicht 125 durch einen geeigneten Ätzprozess, etwa die Einwirkung von Flusssäure, abgetragen, woran sich der Ätzprozess 106 anschließt, um die Aussparungen 106b zu bilden. Es sollte beachtet werden, dass ein gewisser Grad an Unterätzung, wie dies als 125e angegeben ist, der Ätzmaske 105 akzeptabel ist, da typischerweise die Unterätzung 125u über eine entsprechende Isolationsstruktur 103 auftritt, ohne dass das aktive Gebiet 102a beigelegt wird. Folglich wird eine Abscheidemaske, d. h. die Maskenschicht 125 und die Abstandshalter 104a, 104b, auf der Grundlage eines einzelnen Lithographieschritts bereitgestellt.
  • 1m zeigt schematisch das Halbleiterbauelement 100 während des selektiven epitaktischen Aufwachsprozesses 107, während welchem die Halbleiterlegierung 107b in dem aktiven Gebiet 102b hergestellt wird, wie dies auch zuvor beschrieben ist, während die Maskenschicht 125 effizient die Materialablagerung über den Transistor 100a unterdrückt.
  • 1n in zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer weiteren selektiven Ätzumgebung 126 unterliegt, die so gestaltet ist, dass die Maskenschicht 125 selektiv zu den Abstandshaltern 104b und dem Material der aktiven Gebiete 102a, 102b abgetragen wird. Zu diesem Zweck wird der Ätzprozess 126 auf der Grundlage von Flusssäure ausgeführt, die eine gut bekannte Ätzchemie zum Entfernen von Siliziumdioxid selektiv in Bezug auf siliziumbasierten Materialien und Siliziumnitrid darstellt. Somit werden die Abstandshalter 104a, 104b und die Deckmaterialien 115 in den Transistoren 100a, 100b freigelegt, wobei dennoch die Integrität der Materialien 112, 111 gesichert ist. Häufig kann in der in 1a gezeigten Fertigungsphase die weitere Bearbeitung fortgesetzt werden, wie dies zuvor beschrieben ist, d. h. die schützenden Abstandshalterelemente 120a, 120b (siehe 1h) werden hergestellt, und daraufhin werden die Deckschichten 115 effizient abgetragen, wobei dennoch die Integrität der Abstandshalter 104a, 104b bewahrt wird, wie dies zuvor beschrieben ist.
  • 1o zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen die Abstandshalterschicht 120 auf der Maskenschicht 125 und auf dem Transistor 100b nach der Herstellung der Halbleiterlegierung 107b erzeugt wird. Nach der Verwendung der Maskenschicht 125 als eine Abscheidemaske während des vorhergehenden selektiven epitaktischen Aufwachsprozesses wird somit die Abstandshalterschicht 120 auf der Grundlage einer beliebigen geeigneten Abscheidetechnik aufgebracht, wobei die Materialien 125 und 120 im Wesentlichen gleich sind oder zumindest das gleiche Ätzverhalten während eines nachfolgenden Prozesses besitzen, um Abstandshalterelemente aus der Abstandshalterschicht 120 und der Maskenschicht 125 zu erzeugen.
  • 1p zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung der Ätzumgebung des Prozesses 122 unterliegt, d. h. dem anisotropen Ätzprozess zur Herstellung des Abstandshalterelements 120b auf dem Abstandshalter 104b aus der Abstandshalterschicht 120, und zur Herstellung des Abstandshalterelements 120a aus der Abstandshalterschicht 120 in Verbindung mit der Maskenschicht 125. Während des Ätzprozesses 122 besitzt ein gewisser Grad an „Überätzung” des Transistors 100b im Wesentlichen keine negative Auswirkung, da beispielsweise der Abstandshalter 120b weiterhin zuverlässig den Abstandshalter 104b bedeckt, selbst wenn eine Höhe des Abstandshalters 120b im Vergleich zur Höhe des Abstandshalters 120a geringfügig reduziert ist. Folglich können auch in diesem Fall die Abstandshalter 104a, 104b in Verbindung mit den Abstandshaltern 120a, 120b auf der Grundlage einer geringeren Anzahl an Lithographieschritten bereitgestellt werden, wobei dennoch die Integrität der Materialien 111 und 112 bewahrt wird. Somit kann in der in 1p gezeigten Ausführungsform die weitere Bearbeitung fortgesetzt werden, indem die freiliegenden Deckschichten 115 entfernt werden, woran sich das Abtragen des Materials 114 an den Abstandshaltern 120a, 120b anschließt, wie dies zuvor erläutert ist.
  • Es gilt also: die vorliegende Offenbarung stellt Halbleiterbauelemente und Techniken zu deren Herstellung bereit, wobei ein Abstandshalterelement als ein schätzendes Element zum Sicherstellen der Integrität empfindlicher Materialien eines komplexen Gatestapels und gleichzeitig zum Definieren eines lateralen Abstands einer Halbleiterlegierung, die lateral benachbart zu dem Gatestapel auszubilden ist, verwendet wird. Während der Fertigungssequenz wird die Integrität des schätzenden Abstandshalters oder Versatzabstandshalters bewahrt, indem ein zusätzliches Opferabstandshalterelement bereitgestellt wird, wobei dies in einigen anschaulichen Ausführungsformen ohne das Erfordernis eines zusätzlichen Lithographieprozesses bewerkstelligt wird. Folglich kann insgesamt ein geringerer lateraler Abstand eines verformungsinduzierenden Halbleitermaterials erreicht werden, ohne dass die Integrität empfindlicher Gatematerialien beeinflusst wird, während keine zusätzliche Prozesskomplexität entsteht.

Claims (25)

  1. Verfahren mit: Bilden eines ersten Abstandshalterelements auf zumindest einem Teil von Seitenwänden eines Gatestapels, der auf einer Halbleiterschicht gebildet ist und eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein Gateelektrodenmaterial und eine auf dem Gateelektrodenmaterial gebildete Deckschicht aufweist; Bilden einer Halbleiterlegierung in der Halbleiterschicht mit lateralem Abstand zu dem Gatestapel auf der Grundlage des ersten Abstandshalterelements; Bilden eines zweiten Abstandshalterelements an dem ersten Abstandshalterelement; Entfernen der Deckschicht selektiv zu dem zweiten Abstandshalterelement und der Halbleiterlegierung; und Bilden von Drain- und Sourcegebieten in zumindest einem Teil der Halbleiterlegierung auf der Grundlage des ersten Abstandshalterelements.
  2. Verfahren nach Anspruch 1, wobei das erste Abstandshalterelement und die Deckschicht aus Siliziumnitrid aufgebaut sind.
  3. Verfahren nach Anspruch 1, wobei das Elektrodenmaterial ein Metall enthaltendes Material aufweist, das auf der Gateisolationsschicht gebildet ist, und wobei das erste Abstandshalterelement zumindest Seitenwandflächen der Gateisolationsschicht und des Metall enthaltenden Materials abdeckt.
  4. Verfahren nach Anspruch 1, wobei Bilden der Halbleiterlegierung umfasst: Bilden einer Ätzmaske, Bilden des ersten Abstandshalterelements auf der Grundlage der Ätzmaske, Bilden von Aussparungen in der Halbleiterschicht unter Anwendung der Ätzmaske und Füllen der Aussparungen mit der Halbleiterlegierung nach dem Entfernen der Ätzmaske unter Anwendung des ersten Abstandshalterelements und der Deckschicht als eine Abscheidemaske.
  5. Verfahren nach Anspruch 4, das ferner umfasst: Bilden einer ersten Abstandshalterschicht über dem Gatestapel und einem zweiten Gatestapel und Bilden des ersten Abstandshalterelements aus der Abstandshalterschicht, während der zweite Gatestapel von der Ätzmaske bedeckt ist.
  6. Verfahren nach Anspruch 5, das ferner umfasst: Bilden eines ersten Abstandshalterelements des zweiten Gatestapels aus der ersten Abstandshalterschicht nach dem Bilden der Halbleiterlegierung und vor dem Bilden des zweiten Abstandshalterelements des ersten Gatestapels.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Bilden einer zweiten Abstandshalterschicht über dem Gatestapel und dem zweiten Gatestapel und Bilden des zweiten Abstandshalterelements auf dem ersten Abstandshalterelement des Gatestapels und des zweiten Gatestapels aus der zweiten Abstandshalterschicht.
  8. Verfahren nach Anspruch 1, wobei das zweite Abstandshalterelement aus Siliziumdioxid aufgebaut ist.
  9. Verfahren nach Anspruch 1, wobei die Halbleiterlegierung ein eine kompressive Verformung erzeugendes Halbleitermaterial aufweist.
  10. Verfahren nach Anspruch 1, wobei die Halbleiterlegierung ein eine Zugverformung induzierendes Halbleitermaterial aufweist.
  11. Verfahren mit: Bilden eines ersten Versatzabstandshalterelements zumindest auf einem Bereich von Seitenwänden eines ersten Gatestapels, der über einem ersten Halbleitergebiet gebildet ist; Bilden einer Abscheidemaske über einem zweiten Halbleitergebiet, auf dem ein zweiter Gatestapel gebildet ist, wobei der erste und der zweite Gatestapel eine Gatedielektrikumsisolationsschicht mit großem ε, ein auf der Gatedielektrikumsisolationsschicht mit großem ε gebildetes Metall enthaltendes Elektrodenmaterial und eine Deckschicht aufweisen; Bilden einer Halbleiterlegierung in dem ersten Halbleitergebiet unter Anwendung des ersten Versatzabstandshalterelements als eine Maske; Bilden eines zweiten Versatzabstandshalterelements zumindest auf einem Teil des zweiten Gatestapels; und Entfernen der Deckschichten des ersten und des zweiten Gatestapels, während zumindest ein Teil des ersten und des zweiten Versatzabstandshalterelements beibehalten wird.
  12. Verfahren nach Anspruch 11, wobei Entfernen der Deckschichten umfasst: Bilden eines Schutzabstandshalterelements auf dem ersten und dem zweiten Versatzabstandshalterelement und Ätzen der Deckschichten selektiv zu dem Schutzabstandshalterelement.
  13. Verfahren nach Anspruch 11, wobei Bilden der Abscheidemaske umfasst: Bilden einer ersten Abstandshalterschicht über dem ersten und dem zweiten Gatestapel, Abdecken des zweiten Halbleitergebiets und des zweiten Gatestapels mit einer Ätzmaske, und Bilden des ersten Versatzabstandshalterelements auf der Grundlage der Ätzmaske.
  14. Verfahren nach Anspruch 12, wobei Bilden des zweiten Versatzabstandshalterelements umfasst: Bilden einer zweiten Ätzmaske über dem ersten Halbleitergebiet und dem ersten Gatestapel nach dem Bilden der Halbleiterlegierung und Bilden des zweiten Versatzabstandshalterelements aus der freiliegenden ersten Abstandshalterschicht.
  15. Verfahren nach Anspruch 12, wobei Bilden des ersten Versatzabstandshalterelements und Bilden des zweiten Versatzabstandshalterelements umfasst: Bilden einer Abstandshalterschicht über dem ersten und dem zweiten Halbleitergebiet und Bilden des ersten und des zweiten Versatzabstandshalterelements aus der Abstandshalterschicht vor dem Bilden der Halbleiterlegierung.
  16. Verfahren nach Anspruch 15, wobei Bilden der Abscheidemaske umfasst: Bilden einer Maskenschicht über dem ersten und dem zweiten Halbleitergebiet und dem ersten und dem zweiten Gatestapel, die das erste und das zweite Versatzabstandshalterelement aufweisen, Bilden einer Ätzmaske über dem zweiten Halbleitergebiet und Entfernen der Maskenschicht von dem ersten Halbleitergebiet auf der Grundlage der Ätzmaske.
  17. Verfahren nach Anspruch 16, wobei Bilden der Halbleiterlegierung umfasst: Bilden von Aussparungen in dem ersten Halbleitergebiet unter Anwendung der Ätzmaske und des ersten Versatzabstandshalterelements als Ätzmaskenmaterialien und Füllen der Halbleiterlegierung in die Aussparungen nach dem Entfernen der Ätzmaske durch Verwendung der Maskenschicht als eine Abscheidemaske.
  18. Verfahren nach Anspruch 17, wobei Bilden des Schutzabstandshalterelements umfasst: Entfernen der Maskenschicht ohne Bilden einer Ätzmaske, Abscheiden einer zweiten Abstandshalterschicht und Bilden der Schutzabstandshalter aus der zweiten Abstandshalterschicht.
  19. Verfahren nach Anspruch 17, wobei Bilden des Schutzabstandshalters umfasst: Bilden einer zweiten Abstandshalterschicht über der Maskenschicht und dem ersten Halbleitergebiet und Bilden eines ersten Schutzabstandshalters aus der zweiten Abstandshalterschicht über dem ersten Halbleitergebiet und Bilden eines zweiten Schutzabstandshalters aus der Maskenschicht und der zweiten Abstandshalterschicht über dem zweiten Halbleitergebiet.
  20. Transistorbauelement mit: einer Gateelektrodenstruktur mit einem Metall enthaltenden Elektrodenmaterial, das auf einer Gateisolationsschicht mit einem dielektrischen Material mit großem ε gebildet ist; einem aktiven Gebiet mit einem Kanalgebiet, Drain- und Sourcegebieten und einer verformungsinduzierenden Halbleiterlegierung; und einer Abstandshalterstruktur, die an Seitenwänden der Gateelektrodenstruktur gebildet ist und die einen Schutzabstandshalter aufweist, der in direktem Kontakt mit einer Seitenwandfläche des dielektrischen Materials mit großem ε ist, wobei der Schutzabstandshalter eine Breite aufweist, die im Wesentlichen gleich ist zu einem lateralen Abstand der verformungsinduzierenden Halbleiterlegierung von der Seitenwandfläche.
  21. Transistorbauelement nach Anspruch 20, wobei der Schutzabstandshalter eine Breite von ungefähr 2 nm oder weniger besitzt.
  22. Transistorbauelement nach Anspruch 20, wobei der Schutzabstandshalter aus Siliziumnitrid aufgebaut ist.
  23. Transistorbauelement nach Anspruch 20, wobei eine Länge der Gateelektrodenstruktur ungefähr 15 nm oder weniger beträgt.
  24. Transistorbauelement nach Anspruch 23, wobei die verformungsinduzierende Halbleiterlegierung eine kompressive Verformung in dem Kanalgebiet hervorruft.
  25. Transistorbauelement nach Anspruch 23, wobei die verformungsinduzierende Halbleiterlegierung eine Zugverformung in dem Kanalgebiet hervorruft.
DE102009015715A 2009-03-31 2009-03-31 Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement Expired - Fee Related DE102009015715B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009015715A DE102009015715B4 (de) 2009-03-31 2009-03-31 Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
US12/748,992 US8378432B2 (en) 2009-03-31 2010-03-29 Maintaining integrity of a high-K gate stack by an offset spacer used to determine an offset of a strain-inducing semiconductor alloy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009015715A DE102009015715B4 (de) 2009-03-31 2009-03-31 Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement

Publications (2)

Publication Number Publication Date
DE102009015715A1 DE102009015715A1 (de) 2010-10-14
DE102009015715B4 true DE102009015715B4 (de) 2011-03-17

Family

ID=42733067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009015715A Expired - Fee Related DE102009015715B4 (de) 2009-03-31 2009-03-31 Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement

Country Status (2)

Country Link
US (1) US8378432B2 (de)
DE (1) DE102009015715B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347357B (zh) * 2010-07-30 2013-11-06 中国科学院微电子研究所 Mosfet结构及其制作方法
DE102010064284B4 (de) * 2010-12-28 2016-03-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102011079919B4 (de) * 2011-07-27 2016-11-10 Globalfoundries Inc. Verfahren zur Herstellung von komplementären Transistoren mit erhöhter Integrität von Gateschichtstapeln durch Vergrößern des Abstandes von Gateleitungen
US8481381B2 (en) 2011-09-14 2013-07-09 Globalfoundries Inc. Superior integrity of high-k metal gate stacks by preserving a resist material above end caps of gate electrode structures
US8652917B2 (en) * 2012-05-23 2014-02-18 GlobalFoundries, Inc. Superior stability of characteristics of transistors having an early formed high-K metal gate
CN103515210B (zh) * 2012-06-20 2016-03-23 中芯国际集成电路制造(上海)有限公司 一种后栅极工艺晶体管及其形成方法
US9117525B2 (en) * 2012-09-12 2015-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
KR102059526B1 (ko) 2012-11-22 2019-12-26 삼성전자주식회사 내장 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자
TWI605592B (zh) 2012-11-22 2017-11-11 三星電子股份有限公司 在凹處包括一應力件的半導體裝置及其形成方法（二）
US9184179B2 (en) 2014-03-21 2015-11-10 International Business Machines Corporation Thin channel-on-insulator MOSFET device with n+ epitaxy substrate and embedded stressor
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9831090B2 (en) 2015-08-19 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for semiconductor device having gate spacer protection layer
US10395987B2 (en) * 2016-01-07 2019-08-27 Globalfoundries Singapore Pte. Ltd. Transistor with source-drain silicide pullback

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118878A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS device with selectively formed and backfilled semiconductor substrate areas to improve device performance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888198B1 (en) * 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
KR100398874B1 (ko) * 2001-11-21 2003-09-19 삼성전자주식회사 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법
US6911695B2 (en) * 2002-09-19 2005-06-28 Intel Corporation Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
US7718500B2 (en) * 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US7800182B2 (en) * 2006-11-20 2010-09-21 Infineon Technologies Ag Semiconductor devices having pFET with SiGe gate electrode and embedded SiGe source/drain regions and methods of making the same
US7714358B2 (en) * 2007-02-08 2010-05-11 International Business Machines Corporation Semiconductor structure and method of forming the structure
US8574979B2 (en) * 2007-05-18 2013-11-05 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon with source/drain regions in a strained CMOS process flow

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118878A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS device with selectively formed and backfilled semiconductor substrate areas to improve device performance

Also Published As

Publication number Publication date
DE102009015715A1 (de) 2010-10-14
US8378432B2 (en) 2013-02-19
US20100244155A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009047307B4 (de) Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009006801B4 (de) Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102009023298A1 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102009055438B4 (de) Höhere Integrität einer Gateelektrodenstruktur durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
DE102009055395B4 (de) Vordotiertes Halbleitermaterial für eine Metallgateelektrodenstruktur mit großem ε von p-und n-Kanaltransistoren
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20110415

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20110415

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110415

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110415

R020 Patent grant now final

Effective date: 20110703

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee