DE1119332B - Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen - Google Patents

Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen

Info

Publication number
DE1119332B
DE1119332B DES67309A DES0067309A DE1119332B DE 1119332 B DE1119332 B DE 1119332B DE S67309 A DES67309 A DE S67309A DE S0067309 A DES0067309 A DE S0067309A DE 1119332 B DE1119332 B DE 1119332B
Authority
DE
Germany
Prior art keywords
elements
semiconductor
strip
row
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES67309A
Other languages
English (en)
Inventor
William Shockley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shockley Transistor Corp
Original Assignee
Shockley Transistor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shockley Transistor Corp filed Critical Shockley Transistor Corp
Publication of DE1119332B publication Critical patent/DE1119332B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Die Erfindung bezieht sich auf Halbleiter-Schalteranordnungen und Verfahren zu ihrer Herstellung, insbesondere auf Verfahren zur Bildung von Halbleiterelementen mit zwei Anschlüssen und deren Zusammenfassung in Matrizen.
Bei Fernsprech-Schaltsystemen sowie in Matrizen-Gedächtnisschaltungen für raschen Zugriff ist es erwünscht, Anordnungen aus Halbleiterelementen mit Längs- und Querreihen zu schaffen, bei denen die einzelnen Elemente die Verbindungen zwischen zwei xo sich kreuzenden Leitergruppen darstellen. Die Leiter der einen Gruppe sind von denjenigen der zweiten Gruppe isoliert, mit Ausnahme derjenigen Stellen, an denen sie durch eine gemeinsame, mit zwei Anschlüssen versehene Halbleiteranordnung verbunden sind.
In der früheren eigenen deutschen Auslegeschrift 1106 368 ist eine Einrichtung zur Herstellung einer Schaltmatrize aus vierschichtigen Halbleiterdiodenelementen angegeben. Gemäß diesem früheren Vorschlag wird die Anordnung aus Elementen in einer Scheibe aus Halbleitermaterial gehalten, und das elektronische System wird daran angebracht.
Das verbleibende unerwünschte Halbleitermaterial wird dann beseitigt, so daß eine Anordnung oder Matrize aus kreuzweise verbundenen Halbleiterelementen zurückbleibt. Dieses Verfahren ist, wenngleich es äußerst wirtschaftlich ist, sofern verläßliches Material verfügbar ist, um so weniger vorteilhaft, je mehr die Verfügbarkeit zufriedenstellender Elemente abnimmt. Die Erfindung des früheren Vorschlages läßt die Anwesenheit einer gewissen Zahl von schlechten Elementen aus der Matrize zu, aber die Folge ist, daß die Anwesenheit eines schlechten Elementes in einer Längs- oder Querreihe oftmals dazu führt, daß eine große Zahl guter Elemente, die zufällig in der gleichen Längs- oder Querreihe liegen, mit weggeworfen werden muß.
Die Erfindung bezieht sich auf eine vereinfachte Einrichtung zur wirtschaftlichen Verarbeitung einer großen Zahl von Elementen, ohne daß dabei gute Elemente als Folge davon weggeworfen werden müßten, daß sie in einer Reihe mit einem schlechten Element in einer Matrizen- oder Rasteranordnung liegen. Das bevorzugte Verfahren gemäß der Erfindung vermeidet eine Einzelbehandlung der Elemente und sorgt außerdem für die Herstellung kompakter Matrizenanordnungen auf dem Wege eines relativ einfachen Verfahrens.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen. Erfin-Verfahren zur Herstellung
einer Schaltmatrix aus kreuzweise
miteinander verbundenen Halbleiterelementen
Anmelder:
Shockley Transistor Corporation,
Palo Alto, Calif. (V. St. A.)
Vertreter: Dipl.-Ing. F. Werdermann, Patentanwalt, Hamburg 13, Innocentiastr. 30
Beanspruchte Priorität:
V. St. v. Amerika vom 6. März 1959 (Nr. 797 788)
William Shockley, LosAltos, CaHf. (V. St. A.),
ist als Erfinder genannt worden
dungsgemäß wird bei diesem Verfahren zunächst ein fortlaufender Streifen aus Halbleitermaterial auf einen metallenen Leiterstreifen aufgebracht; darauf werden in Abständen befindliche Teile des Halbleiterstreifens auf dem Leiterstreifen in an sich bekannter Weise entfernt, so daß eine Reihe in Abständen befindlicher Halbleiterelemente auf dem Leiterstreifen übrigbleibt; dieser dient als die eine Anschlußklemme für die genannten Halbleiterelemente dieser ersten Reihe; darauf wird ein zweiter fortlaufender Halbleiterstreifen auf einen zweiten metallenen Leiterstreifen aufgebracht, und es werden in Abständen befindliche Teile des Halbleitermaterialstreifens auf dem zweiten Leiterstreifen ebenfalls in an sich bekannter Weise entfernt, so daß auf dem zweiten Leiterstreifen eine zweite Reihe von Halbleiterelementen zurückbleibt; dabei dient der zweite Leiterstreifen als die eine Anschlußklemme für jedes der in Abständen befindlichen Elemente der zweiten Reihe; darauf werden die Elemente aller vorhandenen, jeweils mit ihrem zugehörigen Leiterstreifen verbundenen Reihen mit einer Prüfschaltung verbunden und mit Strom beschickt; danach wird jedes brauchbare Element der ersten Reihe mit einem brauchbaren Element der zweiten Reihe verbunden. Nur zufriedenstellende Elemente werden kreuzweise verbunden, während die defekten Elemente aus den Matrizen-oder Raster-
109 749/386
3 4
verbindungen ausgelassen werden. Somit werden Elemente 13 und 19 durch einen zweiten Querleiter
sämtliche schlechten Elemente von der Verwendung 26 verbunden. Die zweiten Anschlüsse der Elemente
ausgeschaltet, ohne daß dabei ein Verlust ganzer 14 und 20' werden durch einen dritten Querleiter 28
Reihen von guten Elementen entsteht. verbunden. Die Querleiter werden an dem zweiten
Bei dem bevorzugten Herstellungsverfahren wird 5 Anschluß jeweils durch thermische Verbindungsarten
das Halbleitermaterial auf einem Metall angeordnet, befestigt, welche keine Beschädigung der Elemente
das einen thermischen Ausdehnungskoeffizienten hat, verursachen und in der einschlägigen Technik be-
der demjenigen des Halbleitermaterials entspricht. kannt sind. Das Verfahren wird fortgesetzt, indem
Das Metall wird vorzugsweise mit Gold oder einem zusätzliche Reihen angefügt werden, bis eine Anord-
anderen geeigneten inerten Leiter verbunden, um io nung mit der gewünschten Zahl zusammengeschalte-
seine Fähigkeit, anschließenden Ätzvorgängen zu ter Halbleiterelemente hergestellt ist. Die Anordnung
widerstehen, zu erhöhen; die Ätzungen werden vor- kann dann in einem keramischen Kasten angeordnet
zugsweise vorgenommen, um das Halbleitermaterial oder sonstwie abgeschlossen werden,
von dem metallenen Leiter zu entfernen und auf Die Anordnung kann dadurch zusammengefaßt
diese Weise die in Abständen befindlichen Halbleiter- 15 werden, daß geprüft wird, um ein zufriedenstellendes
elemente zu bilden. Halbleiterelement in demjenigen Zeitpunkt zu finden,
Im folgenden ist die Erfindung an Hand der Zeich- wo jede Verbindung hergestellt wird. Wahlweise
nung beispielsweise näher erläutert: können alle zufriedenstellenden Anordnungen in
Fig. 1 ist ein perspektivisches Schema zweier jeder Reihe herausgefunden und verzeichnet werden,
Reihen von Halbleiterelementen; jede Reihe enthält 20 und es kann dann die Verdrahtung an Hand der so
einige schlechte oder defekte Elemente; die zufrieden- erhaltenen Information vorgenommen werden, statt
stellenden Elemente sind quer verbunden; einzeln ein zufriedenstellendes Element in jedem
Fig. 2 ist eine schematische Skizze einer Matrizen- Zeitpunkt zu prüfen bzw. herauszusuchen, wo eine
anordnung aus fünfundzwanzig Halbleiterelementen Verbindung hergestellt wird,
gemäß der Erfindung; 25 Die Reihen aus Halbleiterelementen können durch
Fig. 3 ist eine schematische perspektivische Dar- verschiedene Verfahren erzeugt werden, wie z. B. stellung der Anfangsstufe der Herstellung einer Reihe durch Aufbringen einer breiten Schicht von Halbaus Halbleiterelementen, wie sie in Fig. 1 gezeigt leitermaterial auf einen relativ breiten metallenen sind, und Leiter. Das Halbleitermaterial wird dann geätzt, um
Fig. 4 ist ein Fragment des Schaltschemas einer 30 mehrere Reihen in einem Abstand voneinander beAnordnung gemäß der Erfindung, wobei jedes ge- findlicher Halbleiterelemente auf einem einzelnen eignete Element in einer Reihe nicht notwendiger- metallenen Leiter zu bilden, der dann nach Wunsch weise mit einem geeigneten Element in einer Nach- zugeschnitten wird, um einzelne Reihen auf getrennbarreihe verbunden zu sein braucht. ten metallenen Leitern angeordneter Elemente zu
Bei Fig. 1 ist eine Reihe 9 mit fünf in Abständen 3s bilden. Statt dessen können auch das Halbleiterbefindlichen Halbleiterelementen 10, 11, 12, 13 und material und der metallene Leiter vor dem Ätzvorgang 14 auf einem langgestreckten metallenen Leiter 15 in Streifen geschnitten werden,
angebracht, und eine zweite Reihe 16 aus fünf in Aus den vorstehend in Verbindung mit Fig. 1 ge-Abständen befindlichen Halbleiterelementen 17, 18, gebenen Erläuterungen geht hervor, daß die schlech-19, 20 und 21 ist auf einem zweiten langgestreckten 40 ten oder defekten Elemente aus der Matrizenanordmetallenen Leiter 22 angebracht. nung fortgelassen und nur gute Elemente verwendet
Jeder dieser metallenen Leiter dient als ein An- werden. Auf diese Weise können, auch wenn jede
Schluß für die darauf angebrachten Elemente, und Reihe ein oder mehrere schlechte Elemente enthalten
jedes Element besitzt einen zweiten Anschluß 23 an sollte, alle übrigen, guten Elemente in der Reihe
seinem von dem erwähnten metallenen Leiter entfernt 45 ausgenutzt werden. Bei früheren Systemen dagegen
gelegenen Ende. Der zweite Anschluß eines jeden der konnte es das Auftreten eines einzelnen schlechten
Elemente kann durch irgendein geeignetes, an sich be- Elementes in einer Reihe notwendig machen, alle
kanntes Verfahren hergestellt sein; z.B. kann die Ober- übrigen, guten Elemente in dieser Reihe wegzuwerfen
seite eines jeden Elementes mit Gold plattiert sein. oder zumindest nicht zu benutzen.
Die Elemente können irgendwelche der verschie- 5° Fig. 2 zeigt schematisch fünf Reihen 30 von HaIb-
densten Arten sein. Wie es häufig bei Halbleiter- leiterelementen 31, wie sie oben an Hand von Fig. 1
elementen beim gegenwärtigen Stand der Technik beschrieben sind, die durch fünf Leiter 32 quer ver-
vorkommen kann, mögen manche Elemente in jeder bunden sind, um eine Matrizen- oder Rasteranord-
der in Fig. 1 gezeigten Reihe defekt sein. Die Güte nung von fünfundzwanzig quer verbundenen EIe-
oder Eignung eines Halbleiterelementes läßt sich auf 55 menten aus einer größeren Gruppe von Elementen,
bekannte Art und Weise bestimmen. von denen einige- defekt sind, zu bilden. Natür-
Zum Zweck der Erläuterung mag angenommen lieh kann die Anzahl der Reihen und der Elemente
werden, daß die Prüfung der in Fig. 1 dargestellten in jeder Reihe erweitert werden, um Matrizenanord-
Elemente ergeben hat, daß die Halbleiterelemente 11 nungen mit Hunderten oder sogar Tausenden von
und 12 in der ersten Reihe und die Elemente 17 und 60 quer verbundenen Halbleiterelementen aufzubauen.
21 in der zweiten Reihe defekt oder jedenfalls nicht Es ist nicht erforderlich, daß jedes gute Element
zufriedenstellend für die Verwendung in der Matrizen- in einer Reihe benutzt wird. Oftmals kann es er-
oder Rasteranordnung sind. In diesem Fall werden wünscht sein, auch gute Elemente unverbunden zu
die zweiten Anschlüsse an den oberen Enden der lassen, um sie als Reserve verfügbar zu haben, die
Elemente 10 und 18 durch einen ersten Querleiter 24 65 rasch und leicht eingesetzt werden kann, um ein
verbunden, um ein quer verbundenes Paar von Ge- Element in der gleichen Reihe zu ersetzen, das etwa
dächtniselementen in der ersten und zweiten Reihe nach Inbenutzungnahme der Gesamtanordnung defekt
zu bilden. Mit ihrem zweiten Anschluß werden die werden könnte. Außerdem können die Elemente in
5 6
einer Reihe so angeordnet werden, daß die gleiche Reihe von Elementen auf einem der Leiter be-Art des Anschlusses nicht unbedingt für den metalle- schränkt. Sie ist auch anwendbar auf Fälle, in denen nen Leiter gemeinsam zu sein braucht. Zum Beispiel die einzelnen Elemente zuerst getrennt hergestellt kann eine Reihe von Halbleiterdioden auf dem Lei- und dann an dem metallenen Leiter durch Löten, ter so angeordnet werden, daß einige Anschlüsse 5 Schweißen, Druckschweißen oder sonstige Mittel begemeinsam vom η-Typ und einige Anschlüsse ge- festigt werden. Durch solche Verfahren werden mitmeinsam vom p-Typ sind. unter Elemente beschädigt, so daß sich in den auf
Gedächtniselemente können aus Zusammengesetz- diese Weise erzeugten Reihen ungeeignete Elemente
ten Anordnungen aufgebaut werden. Fig. 3 erläutert befinden können. Die Vorschläge der Erfindung sind
eine solche zusammengesetzte Anordnung 40, die auf io auch in solchen Fällen anwendbar,
einem metallenen Stab oder Leiter 42 angebracht ist. Es ist auch möglich, vierschichtige Dioden und
Die Anordnung ist ein fortlaufender Streifen aus andere Halbleiterelemente durch Diffusion vollständig
Halbleitermaterial, der aus Schichten von Halbleiter- von einer Seite her und in örtlich begrenzten Be-
material mit abwechselndem Leitfähigkeitstyp her- reichen zu erzeugen. In solchen Fällen wird eine
gestellt ist. Der obere Teil der Anordnung enthält 15 Reihe von Halbleiterelementen erzeugt, ohne daß es
vier Schichten 43, 44, 45, 46 aus Halbleitermaterial notwendig ist, irgendwelches Halbleitermaterial zu
mit wechselndem Leitfähigkeitstyp. Der untere Teil beseitigen, um die Reihen zu bilden,
enthält eine innere Schicht oder Zone 48, die sich in Als wahlweise zur etwa gewünschten Beseitigung
Berührung mit dem Stab 42 befindet und von einer von Halbleitermaterial anwendbare Verfahren kön-
äußeren Schicht oder Zone 50 umgeben ist, die mit 20 nen auch magnetostriktive oder Ultraschallteilungs-
dem metallenen Leiter und der unteren Schicht 46 verfahren oder sonstige mechanische Verfahren an-
des Oberteils der Anordnung in elektrischem Kontakt gewendet werden, um Reihen aus Einzelelementen
steht. zu bilden.
Der Streifen aus Halbleitermaterial ist mit dem Matrizen- oder Rasteranordnungen komplizierterer metallenen Leiter durch irgendeines der an sich be- 25 Art, als in Fig. 2 gezeigt, können dadurch gebildet kannten Verbindungs-Löt- oder -Schweißverfahren werden, daß verschiedene Arten von Elementen vorverbunden. Ist Silizium das Halbleitergrundmaterial, handen sind, die auf verschiedenen Leitern oder so ist Molybdän ein vorzugsweise für den metallenen gegebenenfalls auch auf in verschiedenen Abständen Leiter verwendbares Material, das demAusdehnungs- befindlichen Teilen des gleichen Leiters angebracht koeffizienten von Silizium hinreichend entspricht und 30 sind. Die quer verlaufenden Leiter oder Säulen bzw. mit welchem Silizium in zufriedenstellender Weise Reihen 32 in Fig. 2 brauchen, insbesondere in einem verbunden werden kann. solchen Fall, nicht mit sämtlichen Reihen 30 von
Der Streifen aus Halbleitermaterial auf dem metal- Fig. 2 in Verbindung zu stehen.
lenen Leiter 42 wird auf chemischem Wege in ein- Als Beispiel einer allgemeineren Matrize sei Fig. 4 zelne Abschnitte zerteilt, um eine lineare Reihe in 35 betrachtet, die einen Teil eines binären Additions-Abständen befindlicher Gedächtnis-(Informations- kreises darstellt. Die horizontalen Leiter«, b und c speicher)- Matrizenelemente, wie in Fig. 1 dargestellt, entsprechen Binärziffern, die durch Spannungen von zu bilden. Das Zerteilen kann durch chemische Ätz- 0 und 1 mal einem willkürlichen Skalenfaktor darverfahren, wie z. B. Lichtwiderstandsmaskierung, gestellt werden. Die horizontalen Leiters; b und c Wachssprühen oder ein sonstiges· bekanntes ehe- 40 sind komplementär und entsprechen logisch den misches Ätzverfahren, erfolgen. In manchen Fällen Werten »nicht α«, usw. Die horizontalen Ausgangskann es erwünscht sein, den metallenen Leiter mit leiter d und d stellen die Einheitsstelle in der Summe einem Goldüberzug zu versehen, so daß er den ehe- von a, b und c dar, so daß die folgenden Beziehungen mischen Ätz- oder Zerteilungsvorgängen besser wider- das binäre System einhalten:
steht. Der metallene Leiter 42 von Fig. 3 dient nach 45 , _ , --* Λ ... , nri„ ΜΛ ΛΜ
dem chemischen Zerteilungswiderstand als der eine d = 0, und d- 1, tür abc = 000, 011, 101
Anschluß für jedes der getrennten Elemente. Ein _ und llü)
zweiter Anschluß (nicht dargestellt) wird an der d = 1, und d = 0, für abc = 111, 100, 010
Oberseite jedes der getrennten Elemente durch und 001.
Goldplattierung geschaffen, wie bereits erläutert. 50 in Fig. 4 entsprechen die vertikalen Leiter 52 den
Die, wie in Fig. 1 gezeigt, in einer Reihe gebilde- vertikalen Leitern von Fig. 2, und die Pfeile 54 stellen ten Elemente brauchen nicht unbedingt mit Elemen- Diodenelemente mit einem einfachen, gleichrichtenten in anderen Reihen verbunden zu sein, wie in den Charakter oder Durchbruchscharakter dar. Das Fig. 2 gezeigt. Statt dessen können jeweils die zwei- untere Ende jedes vertikalen Leiters ist mit einer ten Anschlüsse der Elemente in einer von mehreren 55 horizontalen Speiseleitung V+ durch einen getrennten Reihen oder Gruppen von Elementen unabhängig entsprechenden Widerstand/? verbunden, der ebenvon den zweiten Anschlüssen von Elementen in falls ein Halbleiterelement aus einem Material hohen anderen Reihen oder Gruppen zu einem Stromkreis spezifischen Widerstandes sein oder aus dünnen verbunden sein. Ein Beispiel hierfür ist die Verwen- Schichten nach Art der Schicht 50 in Fig. 3 bestehen dung vierschichtiger Dioden in einem Schieberegister 60 kann. Die Gleichspannungszuführungen V+ und V _ oder einem Ringzähler, wobei ein Anschluß von sind positiv bzw. negativ und haben höhere Span-Dioden in einer Reihe auf einem gemeinsamen Leiter nungswerte als die den Größen 0 und 1 entsprechenangebracht ist, während die anderen Anschlüsse der den Einheitsspannungen.
Dioden unabhängig von Anschlüssen in einer anderen Die erste Säule (Senkrechtzeile) von Fig. 4 läßt
Reihe auf einem anderen gemeinsamen Leiter an- 65 erkennen, daß die Dioden einen »Und«-Stromkreis
gebrachter Elemente verbunden sind. für ä, b und τ darstellen. Wenn also die Kombi-
Die Erfindung ist nicht auf die oben im einzelnen nation 100 auftritt, so wird das Ergebnis d = 1 ergeschilderte besondere Einrichtung zur Bildung einer halten. Die an den J-Leiter angeschlossenen Dioden
bilden einen »Oder«-Stromkreis, so daß d = 1 für irgendeine der durch die vier mit d = 1 bezeichneten Säulen gedeckten Situationen erhalten wird. In gleicher Weise wird d = 1 für die zu der entsprechenden Gruppe gehörenden Situationen erhal- S ten. Die Säulen oder Senkrechtzeilen auf der rechten Seite der Bruchlinie in Fig. 4 erläutern einen alternativen Weg zur Erhaltung von d = 0 unter Verwendung von Dioden entgegengesetzter Polarität.
Es ist ersichtlich, daß Dioden enthaltende Logikkreise von größerer Kompliziertheit und Vielfalt gemäß den Vorschlägen der vorliegenden Erfindung auf besonders wirtschaftliche Weise hergestellt werden können.
Die Erfindung ist auch in Verbindung mit komplizierteren Stromkreis-Bauelementen von besonderem Vorteil. Zum Beispiel können -Basisdiffusionstransistoren oder Mehrfachtor-Feldwirkungstransistoren in großen Stückzahlen als einzelner Halbleiterkristall hergestellt und gegebenenfalls als in regelmäßigen Abständen auf dem Leiter gemäß Fig. 1 verteilte Elemente erzeugt werden. Die Leiter können dann auf einer Standardgrundlage derart verzeichnet werden, daß die Anschlüsse der Transistoren in einem Standardmuster oder -raster auftreten. Eine solche Anordnung führt zu einer mechanisierten Prüfung und Verdrahtung. Insbesondere kann eine Gruppe standardisierter Masken in Verbindung mit Lichtwiderstandsverfahren und Metallaufdampfung benutzt werden, um Verbindungssegmente ähnlich den Verbindungsleitern von Fig. 2 herzustellen.

Claims (6)

PATENTANSPRÜCHE:
1. Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen, dadurch gekennzeichnet, daß zunächst ein fortlaufender Streifen aus Halbleitermaterial auf einen metallenen Leiterstreifen aufgebracht wird, worauf in Abständen befindliche Teile des Halbleiterstreifens auf dem Leiterstreifen in an sich bekannter Weise entfernt werden, so daß eine Reihe in Abständen befindlicher Halbleiterelemente auf dem Leiterstreifen übrigbleibt, der als die eine Anschlußklemme für die genannten Halbleiterelemente dieser ersten Reihe dient, daß darauf ein zweiter fortlaufender Halbleiterstreifen auf einen zweiten metallenen Leiterstreifen aufgebracht wird und in Abständen befindliche Teile des Halbleitermaterialstreifens auf dem zweiten Leiterstreifen ebenfalls in an sich bekannter Weise entfernt werden, so daß auf dem zweiten Leiterstreifen eine zweite Reihe von Halbleiterelementen zurückbleibt, wobei der zweite Leiterstreifen als die eine Anschlußklemme für jedes der in Abständen befindlichen Elemente der zweiten Reihe dient, daß darauf die Elemente aller vorhandenen, jeweils mit ihrem zugehörigen Leiterstreifen verbundenen Reihen mit einer Prüfschaltung verbunden und mit Strom beschickt werden und daß danach jedes brauchbare Element der ersten Reihe mit einem brauchbaren Element der zweiten Reihe verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material des metallenen Leiters so gewählt wird, daß dieser im wesentlichen den gleichen thermischen Ausdehnungskoeffizienten wie das Halbleitermaterial aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wegnahme des Halbleitermaterials durch Ätzung erfolgt.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der metallene Leiter vor der Anbringung des Halbleitermaterials mit Gold plattiert wird.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, daß als Halbleitermate-· rial Silizium verwendet wird.
6. Verfahren nach Anspruch 1, 2, 3, 4 oder 5, dadurch gekennzeichnet, daß der Streifen aus Halbleitermaterial aus mehreren Schichten von Halbleitermaterial mit abwechselndem Leitfähigkeitstyp aufgebaut wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1036 316.
In Betracht gezogene ältere Patente:
Deutsches Patent Nr. 1106 368.
Hierzu 1 Blatt Zeichnungen
© 109 749/386 12.61
DES67309A 1959-03-06 1960-02-26 Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen Pending DE1119332B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US797788A US2982002A (en) 1959-03-06 1959-03-06 Fabrication of semiconductor elements

Publications (1)

Publication Number Publication Date
DE1119332B true DE1119332B (de) 1961-12-14

Family

ID=25171809

Family Applications (1)

Application Number Title Priority Date Filing Date
DES67309A Pending DE1119332B (de) 1959-03-06 1960-02-26 Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen

Country Status (3)

Country Link
US (1) US2982002A (de)
DE (1) DE1119332B (de)
GB (1) GB920630A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1219978B (de) * 1960-03-23 1966-06-30 Standard Elektrik Lorenz Ag Elektronisches Durchschaltenetzwerk in Matrixform mit Vierschichtdioden

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1217793A (fr) * 1958-12-09 1960-05-05 Perfectionnements à la fabrication des éléments semi-conducteurs
US3234440A (en) * 1959-12-30 1966-02-08 Ibm Semiconductor device fabrication
NL273325A (de) * 1961-04-08
US3274454A (en) * 1961-09-21 1966-09-20 Mallory & Co Inc P R Semiconductor multi-stack for regulating charging of current producing cells
US3235937A (en) * 1963-05-10 1966-02-22 Gen Electric Low cost transistor
US3474358A (en) * 1966-01-18 1969-10-21 Sanders Associates Inc Multiple-path electronic component
US3423822A (en) * 1967-02-27 1969-01-28 Northern Electric Co Method of making large scale integrated circuit
US3702025A (en) * 1969-05-12 1972-11-07 Honeywell Inc Discretionary interconnection process
FR2045239A5 (de) * 1969-06-26 1971-02-26 Comp Generale Electricite
US3795973A (en) * 1971-12-15 1974-03-12 Hughes Aircraft Co Multi-level large scale integrated circuit array having standard test points
US3795975A (en) * 1971-12-17 1974-03-12 Hughes Aircraft Co Multi-level large scale complex integrated circuit having functional interconnected circuit routed to master patterns
US4439269A (en) * 1982-09-30 1984-03-27 The United States Of America As Represented By The Secretary Of The Navy Method for making Josephson junctions with contamination-free interfaces utilizing a ZnO contact insulator
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1036316B (de) * 1956-10-31 1958-08-14 Siemens Ag Elektronischer Transistor-Vielfachschalter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2784479A (en) * 1952-03-12 1957-03-12 Gen Electric Method of manufacturing rectifier plates in multiple
US2879458A (en) * 1957-10-30 1959-03-24 Westinghouse Electric Corp Diode matrix

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1036316B (de) * 1956-10-31 1958-08-14 Siemens Ag Elektronischer Transistor-Vielfachschalter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1219978B (de) * 1960-03-23 1966-06-30 Standard Elektrik Lorenz Ag Elektronisches Durchschaltenetzwerk in Matrixform mit Vierschichtdioden

Also Published As

Publication number Publication date
US2982002A (en) 1961-05-02
GB920630A (en) 1963-03-13

Similar Documents

Publication Publication Date Title
DE1954966C3 (de) Elektrische Speichermatrix in Kompaktbauweise
DE1106368B (de) Verfahren zur Herstellung einer Schaltmatrize
DE2017642C3 (de) Programmierbarer Festwertspeicher
DE2132652C3 (de) Verfahren zum Herstellen eines Festwertspeichers
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2556275C2 (de) Programmierbare logische Schaltung hoher Dichte
DE1119332B (de) Verfahren zur Herstellung einer Schaltmatrix aus kreuzweise miteinander verbundenen Halbleiterelementen
DE1959438C3 (de) Verfahren zum Herstellen elektrisch leitender Verbindungen zwischen mehreren Schaltungselementen einer auf oder in einem Trägerkörper ausgebildeten integrierten Schaltung
DE2735742C2 (de)
DE1954939B2 (de) Speicheranordnung mit einer elektrischen Speichermatrix ·
DE2841467A1 (de) Programmierbare festwertspeicherzelle
DE3116356A1 (de) "programmierbare halbleiteranordnung und verfahren zu deren herstellung"
DE2421513C2 (de) Programmierbarer Festwertspeicher
DE2329659A1 (de) Monolithisch integrierte halbleiterschaltungsanordnung
DE1902369B2 (de) Verfahren zur herstellung von integrierten schaltungen
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE19934560A1 (de) Photovoltaikmodul mit integriert serienverschalteten Zellen und Herstellungsverfahren hierfür
DE2654950A1 (de) Integrierter festwertspeicher
DE102009001919A1 (de) Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen
DE2425915C3 (de)
DE2223245C3 (de) Informationsspeicher
DE1257203B (de) Aus duennen magnetischen Schichten bestehendes Speicherelement
DE2031769A1 (de) Totspeicher Matrix aus integrierten Halbleitern