DE1040700B - Verfahren zur Herstellung eines Diffusionstransistors - Google Patents

Verfahren zur Herstellung eines Diffusionstransistors

Info

Publication number
DE1040700B
DE1040700B DES51273A DES0051273A DE1040700B DE 1040700 B DE1040700 B DE 1040700B DE S51273 A DES51273 A DE S51273A DE S0051273 A DES0051273 A DE S0051273A DE 1040700 B DE1040700 B DE 1040700B
Authority
DE
Germany
Prior art keywords
emitter
semiconductor layer
transistor
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES51273A
Other languages
English (en)
Inventor
Dr Herbert Goetzeler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES51273A priority Critical patent/DE1040700B/de
Priority to FR1186472D priority patent/FR1186472A/fr
Priority to CH357808D priority patent/CH357808A/de
Priority to GB3568957A priority patent/GB862008A/en
Publication of DE1040700B publication Critical patent/DE1040700B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DEUTSCHES
In der Literaturstelle »The Bell' System Technical Journal«, Bd. XXXV, Nr. 1 vom Januar 1956, S. 23 bis 34, ist eine besonders zweckmäßige Form von Diffusionstransistoren 1>ekanntgeworden. Um einen solchen Diffusionstransistor herzustellen, geht man von einem größeren prismatischen η-leitenden Siliziumeinkristall, vorzugsweise mit rechteckigem Querschnitt, aus, den man in bekannter Weise aus einer Schmelze herstellt. In diesen Siliziumkörper läßt man nun von allen Seiten her gleichzeitig Aluminium- und Antimonatome eindiffundieren. Es bildet sich nach einiger Zeit eine n-p-n-Struktur im Halbleiterkörper aus, derart, daß der Kern des Halbleiterkörpers η-leitend ist, der von einer p-leitenden Schicht rings umgeben wird, die ihrerseits wieder von einem η-leitenden Mantel eingehüllt ist. Nach der Dotierung wird der Kristall zerschnitten, und zwar derart, daß er eine im Inneren des Teilkörpers liegende p-Zone enthält. Einzelheiten zeigt die Fig. 1, die den entstandenen Teilkristall mit dem Verlauf der Zonen verschiedenen Leitungstypus darstellt. Demgemäß liegen die vier dünneren Kantenflächen der p-Zone an der Oberfläche des Teilkristalls, während ihre wesentlich größere obere und untere Fläche von je einer der beiden η-Zonen flankiert wird. Die obere n-Zone 1 und die darunterliegende p-Zone sind durch den Diffusionsvorgang entstanden und können daher extrem dünn gehalten werden. So besitzt z. B. die obere n-Zone 1 eine Stärke von etwa 6 μ, die mittlere p-Zone 2 eine solche von 8 μ. Die untere, vorzugsweise wesentlich stärkere n-Zone 3 besteht aus dem ursprünglichen η-leitenden Siliziumgrundmaterial, welches durch den Diffusionsvorgang nicht beeinflußt wurde.
Das so präparierte Kristallstück gemäß Fig. 1 wird nun zu dem in Fig. 2 im Schnitt gezeigten fertigen Diffusionstransistor vervollständigt. 1, 2 und 3 bedeuten die drei Schichten des Kristallkörpers in derselben Reihenfolge wie in Fig. 1. 4 stellt den auf die Oberfläche der oberen, dünneren η-Schicht aufgebrachten Emitteranschluß und 5 den an der Oberfläche der unteren, dickeren n-Schicht 3 angebrachten Kollektoranschluß dar. Beide können z. B. aus einem Gemisch von Gold mit Antimon bestehen und werden entweder aufgedampft oder in Form einer Kugel auflegiert.
Die Basiselektrode wird dann durch einen aus reinem Aluminium bestehenden Stift 6 gebildet, der durch die obere, dünne n-Schicht 1 mindestens bis zu der darunterliegenden p-Schicht 2 vorgetrieben ist. Er stellt dann mit der p-Schicht 2 einen rein ohmschen Kontakt her, während sich an der Begrenzung mit der oberen, dünnen n-Schicht 1 und gegebenenfalls mit der unteren, dickeren n-Schicht 3 aus bekannten Verfahren zur Herstellung
eines Diffusionstransistors
Anmelder:
Siemens Sd Halske Aktiengesellschaft,
Berlin und München,
München 2, Witteisbacherplatz 2
Dr. Herbert Goetzeler, München,
ist als Erfinder genannt worden
Gründen ein n-p-Übergang und damit eine gewisse Sperrwirkung ausbildet.
Der auf diese Weise entstandene Diffusionstransistor ist als Verstärker für einen sehr weiten Frequenzbereich brauchbar. Bei geeigneter Dimensionierung der durch Diffusion entstandenen Schichten 1 und 2 kann die Grenzfrequenz bis 100 MHz und darüber liegen. Die Ursache für dieses günstige Verhalten ist in der extrem dünnen Stärke der Basisschicht 2 des Diffusionstransistors gemäß obiger Konstruktion zu suchen.
Leider ist die Stromverstärkung dieses Diffusionstransistors noch nicht hoch genug. Der diesbezügliche Verstärkungsfaktor beträgt 0,95, während der entsprechende Wert der meisten älteren Transistortypen bei 0,98 bis 0,99 liegt. Die vorliegende Erfindung stellt sich deshalb die Aufgabe, die Stromverstärkung des Diffusionstransistors gemäß obiger Konstruktion zu \-erbessern.
Die Erfindung geht von der Erkenntnis aus, daß die Ursache der schlechten Stromverstärkung dieses Diffusionstransistors darin liegt, daß sich wegen der zu großen Konzentration der in der obersten, dünnen Emitterschicht 1 befindlichen Ladungsträger in dieser keine genügend intensive Sperrschicht gegen den Basiskontakt 6 ausbilden kann, welche den Stromdurchgang vom Emitteranschluß 4 durch die Emitterschicht 1 zum Basiskontakt 6 verhindert. Der durch den Emitterkontakt 4 fließende Strom geht deshalb bereits innerhalb der Emitterschicht 1 zum Basisanschluß 6, statt seinen Weg über den p-n-Übergang zwischen Schicht 1 und 2 zu nehmen. Dieser Stromanteil trägt also nichts zur Steuerung des Kollektorstromes bei, so daß die Stromverstärkung eines solchen Transistors klein ist. Infolgedessen besteht die Aufgabe der Erfindung darin, den durch den Emitterkontakt 4 fließenden Strom zu zwingen, seinen Weg •möglichst über den p-n-Übergang zu nehmen.
309 657/362
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Diffusionstransistors, dessen Halbleiterkörper aus Silizium od. dgl. besteht und dessen Basiselektrode die Emitterhalbleiterschicht und gegebenenfalls auch noch die Kollektorhalbleiterschicht berührt. Gemäß der Erfindung ist vorgesehen, daß der Bahnwiderstand des innerhalb der Emitterhalbleiterschicht von der Emitterelektrode zur Basiselektrode fließenden Stromes durch einen Schnitt im Halbleiter zwischen diesen beiden Elektroden erhöht wird.
Gegenüber der bekannten Ausführung eines Diffusionstransistors, dessen Basiselektrode die Emitterschicht, gegebenenfalls auch noch die Kollektorschicht berührt und dessen Emitterhalbleiterschicht hochohmig auszuführen ist, um einen schädlichen Schluß zwischen den Elektroden 6 und 4 zu vermeiden, weist die Ausführung gemäß der Erfindung den Vorteil auf, daß sie die Möglichkeit schafft, die äußere Schicht 1 niederohmig zu gestalten, um auf diese Weise einen höheren Stromverstärkungsfaktor zu erzielen.
Eine besondere Ausbildung der Erfindung sieht vor, daß — wie in Fig. 3 dargestellt — die Emitterhalbleiterschicht 1 von vorzugsweise etwa 6 μ Stärke durch einen bis zur Grenze des zwischen Emitterhalblederschicht 1 und Basishalbleiterschicht 2 liegenden p-n-Überganges herangeführten Schnitt 7 in zwei Teilzonen aufgetrennt wird und die Teilzonen mechanisch und elektrisch nur noch über die darunterliegende Basishalbleiterschicht 2 zusammenhängen.
Da der Widerstand der Bahn des innerhalb der Emitterschicht 1 zum Basisanschluß 6 fließenden Stromes sehr rasch mit wachsender Tiefe des Einschnittes 7 zunimmt, wandern die Ladungsträger in rasch zunehmendem Maße über den p-n-Übergang in die Basis 2 und steuern damit den Kollektorstrom. Dadurch wird die Stromverstärkung wirksam verbessert. Der Stromverstärkungsfaktor kann auf diese Weise bis auf 0,99 und darüber gesteigert werden.
Die Maßnahme der vorliegenden Erfindung zeigt noch einen günstigen Nel>eneffekt, denn sie verbessert gleichzeitig die sogenannte i/£ß-/CB-Charakteristik des Transistors. In Fig. 4 wird die Uι--ΙcB'Cha.rakteristik 1 eines auf diese Weise verbesserten Diffusionstransistors mit der entsprechenden Kennlinie 2 des idealen Transistors und der Charakteristik 3 eines Diffusionstransistors gemäß obiger Konstruktion verglichen, der nicht nach dem Verfahren der vorliegenden Erfindung verbessert wurde. Dabei bedeutet lT/.:B die an den Transistoreingang, d. h. zwisehen Emitter- und Basisanschluß, gelegte Spannung und ICB den an der Ausgangsseite des Transistors, d. h. zwischen Basisanschluß und Kollektoranschluß, abgenommenen Strom. Man erkennt deutlich, wie die Emittersperreigenschaften des Diffusionstransistors obiger Konstruktion durch die Maßnahme der Erfindung verliessert werden. Fig. 5 stellt ein Schema der zugehörigen Meßschaltung dar.
Den Einschnitt in die dünne Emitterschicht 1 gemäß der Erfindung kann man nach 1>ekannten Verfahren, z. B. durch mechanisches Einschneiden mit einer Sägeeinrichtung oder mit Hilfe eines geeignet fokussierten Elektronenstrahles, durchführen. Besonders vorteilhaft benutzt man ein Ätzverfahren. Man kann dann einfach die dünne Emitterscfeicht 1 längs der Linie, an der man sie anschneiden will, mit Ätzflüssigkeit l>enetzen, welche innerhalb kurzer Zeit den gewünschten Effekt, d. h. die Auf trennung der S-rhicht in zwei Teilzonen, bewirkt. Außerdem ist eine Anzahl von Methoden vorgeschlagen worden, welche gestatten, den Einschnitt exakt bis zur Grenze der ersten n-Schicht 1 und der darunterliegenden p-Schicht 2 durchzuführen.
Unter Umständen kann es vorteilhaft sein, das Kontaktierungsmaterial zu wechseln. So kann die Basiselektrode durch irgendein anderes Metall mit Akzeptoreigenschaften ersetzt werden. Für den Emitter- und KoI lekto ran Schluß kann unter Umständen auch die Verwendung eines Metalls der IV. Gruppe des Periodischen Systems erwünscht sein, dem man dann zweckmäßig Donatorenmaterial zusetzt. Hier hat sich vor allem Blei mit einem Zusatz von 5 bis 10% Antimon oder Arsen bewährt. Durch Verwendung einer Bleielektrode als Emitterkontakt 4 kann man mit Sicherheit verhindern, daß diese Elektrode nicht durch die extrem dünne Emitterschicht 1 zur darunterliegenden Basisschicht 2 durchlegiert. Ein solcher Vorgang würde praktisch ein Kurzschließen der Emitterschicht 1 bedeuten.

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung eines Diffusions transistors, dessen Halbleiterkörper aus Silizium oder dergleichen besteht und dessen Basiselektrode (6) die Emitterhalbleiterschicht (1) und gegebenenfalls auch noch die Kollektorhalbleiterschicht (3) berührt, dadurch gekennzeichnet, daß der Bahnwiderstand des innerhalb der Emitterhalbleiterschicht (1) von der Emitterelektrode (4) zur Basiselektrode (6) fließenden Stromes durch einen Schnitt im Halbleiter zwischen diesen beiden Elektroden erhöht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Emitterhalbleiterschicht (1) vorzugsweise mit einer Dicke von etwa 6 μ durch einen bis zur Grenze des zwischen Emitterhalbleiterschicht (1) und Basishalbleiterschicht (2) liegenden n-p-Ül>erganges herangeführten Schnitt in zwei Teilzonen aufgetrennt wird und die Teilzonen mechanisch und elektrisch nur noch über die darunterliegende Basishalbleiterschicht (2) zusammenhängen.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß zum Einschneiden der Emitterschicht ein Ätzverfahren benutzt wird.
4. Verfahren nach Anspruch 1 bis 3 zur Herstellung eines n-p-n-Transistors, dadurch gekennzeichnet, daß für die Emitter- und Kollektorelektroden Gold, vorzugsweise eine Gold-Antimon-Legierung, und für die Basiselektrode (6) Aluminium verwendet wird.
5. Verfahren nach Anspruch 1 bis 3 zur Herstellung eines n-p-n-Transistors, dadurch gekennzeichnet, daß die Emitterelektrode aus einem Metall der IV. Gruppe des Periodischen Systems, vorzugsweise aus Blei, hergestellt wird, dem Donatormaterial, z. B. 5 bis 10% Antimon oder Arsen, zugesetzt wird.
6. Verfahren nach Anspruch 1 bis 3 zur Herstellung eines n-p-n-Transistors, dadurch gekennzeichnet, daß die Basiselektrode aus einem Metall mit Akzeptoreigenschaften hergestellt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentanmeldung G 13110 VIIIc/21g (l>ekanntgemacht am 3. 2. 1955).
Hierzu 1 Blatt Zeichnungen
© 809 657/362 9.58
DES51273A 1956-11-16 1956-11-16 Verfahren zur Herstellung eines Diffusionstransistors Pending DE1040700B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DES51273A DE1040700B (de) 1956-11-16 1956-11-16 Verfahren zur Herstellung eines Diffusionstransistors
FR1186472D FR1186472A (fr) 1956-11-16 1957-11-05 Procédé de fabrication d'un transistor à diffusion et transistor conforme à celui obtenu
CH357808D CH357808A (de) 1956-11-16 1957-11-09 Diffusionstransistor
GB3568957A GB862008A (en) 1956-11-16 1957-11-15 Improvements in or relating to transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES51273A DE1040700B (de) 1956-11-16 1956-11-16 Verfahren zur Herstellung eines Diffusionstransistors

Publications (1)

Publication Number Publication Date
DE1040700B true DE1040700B (de) 1958-10-09

Family

ID=7488161

Family Applications (1)

Application Number Title Priority Date Filing Date
DES51273A Pending DE1040700B (de) 1956-11-16 1956-11-16 Verfahren zur Herstellung eines Diffusionstransistors

Country Status (4)

Country Link
CH (1) CH357808A (de)
DE (1) DE1040700B (de)
FR (1) FR1186472A (de)
GB (1) GB862008A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1196300B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiter-schaltungsanordnung
DE1273699B (de) * 1963-05-30 1968-07-25 Licentia Gmbh Verfahren zum Kontaktieren von mindestens zwei benachbarten Zonen entgegengesetzten Leitungstyps eines steuerbaren Halbleiterbauelementes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1196300B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiter-schaltungsanordnung
DE1196301B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Verfahren zur Herstellung mikrominiaturisierter, integrierter Halbleiteranordnungen
DE1196296B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1196295B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung
DE1196299B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1196298B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Verfahren zur Herstellung einer mikrominiaturisierten, integrierten Halbleiterschaltungsanordnung
DE1196297B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1196297C2 (de) * 1959-02-06 1974-01-17 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1196299C2 (de) * 1959-02-06 1974-03-07 Texas Instruments Inc Mikrominiaturisierte, integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE1273699B (de) * 1963-05-30 1968-07-25 Licentia Gmbh Verfahren zum Kontaktieren von mindestens zwei benachbarten Zonen entgegengesetzten Leitungstyps eines steuerbaren Halbleiterbauelementes

Also Published As

Publication number Publication date
GB862008A (en) 1961-03-01
CH357808A (de) 1961-10-31
FR1186472A (fr) 1959-08-25

Similar Documents

Publication Publication Date Title
DE961469C (de) Verfahren zur Herstellung von Halbleiterkoerpern fuer elektrische UEbertragungsvorrichtungen
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE1073111B (de) Verfahren zur Herstellung eines Flachentransistors mit einer Oberflachenschicht erhöhter Storstellenkonzentration an den freien Stellen zwischen den Elektroden an einem einkristallmen Halbleiterkörper
DE1131329B (de) Steuerbares Halbleiterbauelement
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE1115837B (de) Flaechentransistor mit einem plaettchenfoermigen Halbleiterkoerper
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE1214790C2 (de) Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1163459B (de) Doppel-Halbleiterdiode mit teilweise negativer Stromspannungskennlinie und Verfahren zum Herstellen
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE1764023C3 (de) Halbleiterbauelement und Verfahren zum Herstellen
DE1288687B (de) Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden
DE1040700B (de) Verfahren zur Herstellung eines Diffusionstransistors
DE1303672C2 (de) Transistor
DE1439674C3 (de) Steuerbares und schaltbares pn-Halbleiterbauelement für große elektrische Leistungen
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1189658C2 (de) Verfahren zum Herstellen eines Flaechentransistors
DE1094883B (de) Flaechentransistor
AT202600B (de) Feldeffekt-Transistor und Verfahren zur Herstellung eines solchen Transistors
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung