DE10353269B3 - Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle - Google Patents
Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle Download PDFInfo
- Publication number
- DE10353269B3 DE10353269B3 DE10353269A DE10353269A DE10353269B3 DE 10353269 B3 DE10353269 B3 DE 10353269B3 DE 10353269 A DE10353269 A DE 10353269A DE 10353269 A DE10353269 A DE 10353269A DE 10353269 B3 DE10353269 B3 DE 10353269B3
- Authority
- DE
- Germany
- Prior art keywords
- liner
- substrate
- area
- trench
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 238000009413 insulation Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 210000000352 storage cell Anatomy 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000036961 partial effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
Die vorliegende Erfindung schafft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10) in einem Substrat (1), der über einen vergrabenen Kontakt einseitig mit dem Substrat (1) elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt angeschlossenen planaren Auswahltransistor, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektrikum (30), dem Isolationskragen (10) und einer elektrisch leitenden Füllung (20, 40), wobei die Oberseite der elektrisch leitenden Füllung (20, 40) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1) eingesenkt ist und allseitig mit dem Substrat (1) elektrisch verbunden ist; Vorsehen eines Siliziumoxidliners (50) auf der Hartmaske (2, 3) und im Graben (5) oberhalb der leitenden Füllung (20, 40); Bilden einer Liner-Maske aus einem Teilbereich des Siliziumoxidliners (50) zum Definieren eines einseitigen Kontaktbereichs (KS) und eines andersseitigen Isolationsbereichs (IS) des vergrabenen Kontakts; und selektives Entfernen eines dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20, 40) unter Verwendung der Liner-Maske.
Description
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle.
- Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
- Ein Verfahren zu Herstellung einseitiger Buried-Straps in Deep-Trench-Strukturen ist aus der deutschen Offenlegungsschrift
DE 101 31 709 A1 bekannt. Dabei wird mittels eines PVD-Verfahrens ein Maskierungsmaterial unter einem Winkel schräg in einer Vertiefung abgeschieden, wodurch auf dem Buried-Strap einseitig im Bodenbereich der Vertiefung ein Maskierungskeil erzeugt wird, und das der Maskierungskeil als Maske bei einem nachfolgenden anisotropen, selektiv zum Maskierungskeil durchgeführten Ätzschritt zum einseitigen Entfernen des Buried-Straps dient. Dabei kommt ein Siliziumoxidliner zum Einsatz. - Aus der Offenlegungsschrift
DE 101 15 912 A1 ist ein Verfahren zur Herstellung einer Halbleiteranordnung mittels eines lithographischen Verfahrens einer dünnen Maskenschicht, insbesondere eines Nitrid-Liners, auf einer Seite einer Vertiefung in einer Halbleiteranordnung bekannt. Dabei wird ein Ionenstrahl unter einem Winkel schräg auf eine Vertiefung gerichtet (Graben bzw. Trench), wodurch in den bestrahlten Bereichen die dünne Maskenschicht entfernt wird. - Aus der
DE 102 55 846 A1 ist ferner ein Verfahren zur Herstellung für einen Grabenkondensator bekannt, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle. -
1 zeigt eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor. - In
1 bezeichnet Bezugszeichen1 ein Silizium-Halbleitersubstrat. Vorgesehen in dem Halbleitersubstrat1 sind Grabenkondensatoren GK1, GK2, welche Gräben G1, G2 aufweisen, deren elektrisch leitende Füllungen20a ,20b erste Kondensatorelektroden bilden. Die leitenden Füllungen20a ,20b sind im unteren und mittleren Grabenbereich durch ein Dielektrikum30a ,30b gegenüber dem Halbleitersubstrat1 isoliert, welches seinerseits die zweiten Kondensatorelektroden bildet (ggf. in Form einer nicht gezeigten Buried Plate). - Im mittleren und oberen Bereich der Gräben G1, G2 sind umlaufende Isolationskrägen
10a ,10b vorgesehen, oberhalb derer vergrabene Kontakte15a ,15b angebracht sind, die mit den leitenden Füllungen20a ,20b und dem angrenzenden Halbleitersubstrat1 in elektrischem Kontakt stehen. Die vergrabenen - Kontakte
15a ,15b sind nur einseitig an das Halbleitersubstrat1 angeschlossen (vgl.2a ,2b ). Isolationsgebiete16a ,16b isolieren die andere Substratseite gegenüber den vergrabenen Kontakten15a ,15b bzw. isolieren die vergrabenen Kontakte15a ,15b zur Oberseite der Gräben G1, G2 hin. - Dies ermöglicht eine sehr hohe Packungsdichte der Grabenkondensatoren GK1, GK2 und der dazu gehörigen Auswahltransistoren, welche nunmehr erläutert werden. Dabei wird hauptsächlich Bezug genommen auf den Auswahltransistor, der zum Grabenkondensator GK2 gehört, da von benachbarten Auswahltransistoren lediglich das Drain-Gebiet D1 bzw. das Source-Gebiet S3 eingezeichnet ist. Der zum Grabenkondensator GK2 gehörige Auswahltransistor weist ein Source-Gebiet S2, ein Kanalgebiet K2 und ein Drain-Gebiet D2 auf. Das Source-Gebiet S2 ist über einen Bitleitungskontakt BLK mit einer oberhalb einer Isolationsschicht I angeordneten (nicht gezeigten) Bit-Leitung verbunden. Das Drain-Gebiet D2 ist einseitig an den vergrabenen Kontakt
15b angeschlossen. Oberhalb des Kanalgebiets K2 läuft eine Wortleitung WL2, die einen Gate-Stapel GS2 und einen diesen umgebenden Gate-Isolator GI2 aufweist. Die Wortleitung WL2 ist für den Auswahltransistor des Grabenkondensators GK2 eine aktive Wortleitung. - Parallel benachbart zur Wortleitung WL2 verlaufen Wortleitungen WL1 bestehend aus Gate-Stapel GS1 und Gate-Isolator GI1 und Wortleitung WL3 bestehend aus Gate-Stapel GS3 und Gate-Isolator GI3, welche für den Auswahltransistor des Grabenkondensators GK2 passive Wortleitungen sind. Diese Wortleitungen WL1, WL3 dienen zur Ansteuerung von Auswahltransistoren, die in der dritten Dimension gegenüber der gezeigten Schnittdarstellung verschoben sind.
- Ersichtlich aus
1 ist die Tatsache, dass diese Art des einseitigen Anschlusses des vergrabenen Kontakts eine unmittelbare Nebeneinanderanordnung der Gräben und der benachbarten Source-Gebiete bzw. Drain-Gebiete betreffender Auswahl transistoren ermöglicht. Dadurch kann die Länge einer Speicherzelle lediglich 4 F und die Breite lediglich 2 F betragen, wobei F die minimale technologisch realisierbare Längeneinheit ist (vgl.2a ,2b ). -
2A zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß1 in einer ersten Anordnungsmöglichkeit. - Bezugszeichen DT in
2A bezeichnet Gräben, welche zeilenweise mit einem Abstand von 3 F zueinander angeordnet sind und spaltenweise mit einem Abstand von 2 F. Benachbarte Zeilen sind um 2 F gegeneinander verschoben. UC in2A bezeichnet die Fläche einer Einheitszelle, welcher 4 F × 2 F = 8 F2 beträgt. STI bezeichnet Isolationsgräben, welche in Zeilenrichtung in einem Abstand von 1 F zueinander angeordnet sind und benachbarte aktive Gebiete gegeneinander isolieren. Ebenfalls mit einem Abstand von 1 F zueinander verlaufen Bit-Leitungen BL in Zeilenrichtung, wohingegen die Wortleitungen in Spaltenrichtung mit einem Abstand von 1 F zueinander verlaufen. Bei diesem Anordnungsbeispiel haben alle Gräben DT auf der linken Seite einen Kontaktbereich KS des vergrabenen Kontakts zum Substrat und einen Isolationsbereich IS auf der rechten Seite (Gebiete15a ,15b bzw.16a ,16b in1 ). -
2B zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß1 in einer zweiten Anordnungsmöglichkeit. - Bei dieser zweiten Anordnungsmöglichkeit haben die Zeilen von Gräben alternierende Anschlussgebiete bzw. Isolationsgebiete der vergrabenen Kontakte. So sind in der untersten Reihe von
2B die vergrabenen Kontakte jeweils auf der linken Seite mit einem Kontaktbereich KS1 und auf der rechten Seite mit einem Isolationsbereich IS1 versehen. Hingegen sind in der darüberliegenden Reihe alle Gräben DT auf der linken Seite mit jedem Isolationsbereich IS2 und auf der rechten Seite mit einem Kontaktbereich KS2 versehen. Diese Anordnung ist in Spaltenrichtung alternierend. -
4A ,4B sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines exemplarischen Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik. - In
4A bezeichnet Bezugszeichen5 einen Graben, der im Silizium-Halbleitersubstrat1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht2 und einer Pad-Nitrid-Schicht3 . Im unteren und mittleren Bereich des Grabens5 ist ein Dielektrikum30 vorgesehen, das eine elektrisch leitende Füllung20 gegenüber dem umgebenden Halbleitersubstrat1 isoliert. - Im oberen und mittleren Bereich des Grabens
5 ist ein umlaufender Isolationskragen10 vorgesehen, der genauso weit wie die leitende Füllung20 in den Graben5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen10 ist Siliziumoxid und für die elektrisch leitende Füllung20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar. - Zusätzlich ist eine unter die Oberseite OS eingesenkte leitende Füllung
40 aus Polysilizium vorgesehen. Die leitende Füllung40 stellt somit einen ringsum angeschlossenen vergrabenen Kontakt dar, der teilweise zu entfernen ist, um den späteren Isolationsbereich IS zu bilden. - Um also diesen einseitigen Anschluss des Bereichs
40 an das Halbleitersubstrat1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt. Es werden zunächst ein Siliziumnitridliner500 und darüber ein Liner aus amorphem undotierten Silizium abgeschieden. - Anschließend erfolgten eine oder mehrere schräge Implantationen I1 unter einem vorbestimmten Winkel, beispielsweise 0°, ±60°, wobei BF2 in den Bereich in
4a gezeigten Bereich des Liners55' mit Ausnahme eines abgeschatteten Bereichs implantiert wird. Damit verändern sich die Ätzeigenschaften des Bor-dotierten Bereichs55' des Liners, was man sich zunutze macht, indem selektiv der abgeschattete Bereich durch ein entsprechendes Nassätzverfahren entfernt wird, um danach den darunterliegenden Siliziumnitridliner50 freizulegen. - Mit Bezug auf
4B wird unter Verwendung des implantierten Bereichs55' vom Siliziumliner ein Teil des Siliziumnitridliners50 von der Oberfläche des leitenden Bereichs40 und von der Seitenwand des Grabens5 bzw. der Hartmaske2 ,3 entfernt, um den Bereich des Polysiliziums40 zu definieren, der zur Bildung des späteren Isolationsbereichs entfernt werden muss. - Als nachteilhaft bei der unter Bezugnahme auf
4A ,4B beschriebenen Bildung der Linermaske, hat sich die Tatsache herausgestellt, dass die Padnitridschicht3 der Hartmaske2 ,3 beim Entfernen des Siliziumnitridliners500 in Richtung des Pfeils R zurückgezogen wird. Dies führt bei späteren Verfahrensschritten zu einer Erodierung der darunterliegenden Kante an der Oberfläche OS des Halbleitersubstrats1 , was sich wiederum nachteilig bei der späteren Bildung von kritischen Bitleitungskontakten auswirkt, da die Landefläche verkleinert ist. - Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und sichereres Herstellungsverfahren für einen derartigen einseitig angeschlossenen Grabenkondensator anzugeben.
- Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
- Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass es eine genaue Definition des Anschlussgebietes bzw. des komplementären Isolationsgebietes beim jeweiligen vergrabenen Kontakt des Grabenkondensators ermöglicht.
- Die der Erfindung zugrundeliegende Idee liegt in der Herstellung einer Liner-Maske aus einem Oxidliner über der offenen Grabenstruktur, wobei zum Bilden der Liner-Maske folgende Schritte durchgeführt werden:
Vorsehen eines oberen Liner aus undotiertem Polysilizium oder amorphem Silizium auf dem Siliziumoxidliner;
Durchführen einer schrägen Implantation von Fremdionen in den Graben und auf die Hartmaske zum Verändern der Eigenschaften eines Teilbereichs des oberen Liners, wobei der komplementäre Teilbereich des oberen Liners abgeschattet bleibt;
Entfernen des komplementären Teilbereichs durch selektives Ätzen; und
Entfernen des unter dem entfernten komplementären Teilbereich liegenden Bereichs des Siliziumoxidliners. - In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
- Gemäss einer weiteren bevorzugten Weiterbildung erfolgt ein Entfernen des implantierten Teilbereichs des Liners vor dem selektiven Entfernen des dem Isolationsbereich entsprechenden Teils der Füllung.
- Gemäss einer weiteren bevorzugten Weiterbildung bringt die Implantation Borionen oder borhaltige in den Teilbereich ein.
- Gemäss einer weiteren bevorzugten Weiterbildung wird nach dem Entfernen des dem Isolationsbereich entsprechenden Teils der Füllung dieser Teil mit einer isolierenden Füllung aufgefüllt, um den Isolationsbereich fertigzustellen.
- Gemäss einer weiteren bevorzugten Weiterbildung wird die elektrisch leitende Füllung aus Polysilizium hergestellt.
- Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
- Es zeigen:
-
1 eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor; -
2A ,2B eine jeweilige Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß1 in einer ersten und zweiten Anordnungsmöglichkeit; -
3A –3G schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als Ausführungsform der vorliegenden Erfindung; und -
4A ,4B schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines exemplarischen Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
- Bei den nachstehend beschriebenen Ausführungsformen wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung der planaren Auswahltransistoren verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators ausführlich erörtert. Die Schritte der Herstellung der planaren Auswahltransistoren sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.
-
3A –3G sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung. - In
3A bezeichnet Bezugszeichen5 einen Graben, der im Silizium-Halbleitersubstrat1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht2 und einer Pad-Nitrid-Schicht3 . Im unteren und mittleren Bereich des Grabens5 ist ein Dielektrikum30 vorgesehen, das eine elektrisch leitende Füllung20 gegenüber dem umgebenden Halbleitersubstrat1 isoliert. - Im oberen und mittleren Bereich des Grabens
5 ist ein umlaufender Isolationskragen10 vorgesehen, der genauso weit wie die leitende Füllung20 in den Graben5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen10 ist Siliziumoxid und für die elektrisch leitende Füllung20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar. - Zusätzlich ist eine unter die Oberseite OS eingesenkte leitende Füllung
40 aus Polysilizium vorgesehen. Die leitende Füllung40 stellt somit einen ringsum angeschlossenen vergrabenen Kontakt dar, der teilweise zu entfernen ist, um den späteren Isolationsbereich IS zu bilden. Um also den einseitigen Anschluss des Bereichs40 an das Halbleitersubstrat1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt. - Gemäß
3B werden zunächst ein Siliziumoxidliner50 und darüber ein Liner55 aus amorphem undotierten Silizium abgeschieden. - Anschließend erfolgt unter Bezugnahme auf
3C eine oder mehrere schräge Implantationen I1 unter einem vorbestimmten Winkel, beispielsweise 0°, ±60°, wobei BF2 in den Bereich55' des Liners55 mit Ausnahme eines abgeschatteten Bereichs60 implantiert wird. Damit verändern sich die Ätzeigenschaften des Bor-dotierten Bereichs55' des Liners55 , was man sich gemäß3D zunutze macht, indem selektiv der Bereich60 durch ein entsprechendes Nassätzverfahren entfernt wird, um danach den darunterliegenden Siliziumoxidliner50 freizulegen. - Mit Bezug auf
3E erfolgt dann unter Verwendung des implantierten Bereichs55' vom Liner55 ein Teil des Siliziumoxidliners50 von der Oberfläche des leitenden Bereichs40 und von der Seitenwand des Grabens5 bzw. der Hartmaske2 ,3 entfernt. - Mit Bezug auf
3F erfolgt anschließend ein Entfernen des implantierten Bereichs55' vom Liner55 , wonach unter Verwendung des verbleibenden Siliziumoxidliners50 als Maske eine Ätzung der leitenden Füllung40 und eines Teils der leitenden Füllung20 erfolgt. - Beim in
3F gezeigten Prozesszustand ist somit ein Teil des als vergrabener Kontakt dienenden Bereichs40 entfernt, und an der entsprechenden Stelle kann dann im weiteren Verlauf des Verfahrens eine entsprechende nach oben und zur Seite hin isolierende Oxid-Füllung45 durch Abscheiden und Rückätzen vorgesehen werden, nachdem der Liner50 von der Oberfläche entfernt worden ist, wie dies in3G gezeigt ist. - Dies schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS.
- Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
- Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.
-
- 1
- Si-Halbleitersubstrat
- OS
- Oberseite
- 2,2a
- Padoxid
- 3,3a,3b
- Padnitrid
- 5
- Graben
- 40
- leitender Epitaxiebereich
- 10,10a,10b
- Isolationskragen
- 20,20a,20b
- leitende Füllung (z.B. Polysilizium)
- 15a,15b
- vergrabener Kontakt
- 16a,16b
- Isolationsbereich
- G1,G2
- Graben
- GK1,GK2
- Grabenkondensator
- 30,30a,30b
- Kondensatordielektrikum
- S1,S2,S3
- Sourcegebiet
- D1, D2
- Draingebiet
- K2
- Kanalgebiet
- WL,WL1,WL2,WL3
- Wortleitung
- GS1,GS2,GS3
- Gatestapel
- GI1,GI2,GI3
- Gateisolator
- I
- Isolationsschicht
- F
- minimale Längeneinheit
- BLK
- Bitleitungskontakt
- BL
- Bitleitung
- DT
- Graben
- AA
- aktives Gebiet
- STI
- Isolationsgebiet (Shallow Trench Isolation)
- UC
- Fläche Einheitszelle
- KS,KS1,KS2
- Kontaktbereich
- IS,IS1,IS2
- Isolationsbereich
- 500
- Siliziumnitridliner
- 50
- Siliziumoxidliner
- 55
- Liner aus amorphem undotierten Silizium
- 60
- abgeschatteter
Bereich von
55 - 55'
- implantierter
Bereich von
55 - 55''
- oxidierter
implantierter Bereich von
55 - I1
- Implantation
- 45
- Isolationsdeckel aus Oxid
- I1
- Implantation
Claims (5)
- Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (
10 ) in einem Substrat (1 ), der über einen vergrabenen Kontakt einseitig mit dem Substrat (1 ) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1 ) vorgesehenen und über den vergrabenen Kontakt angeschlossenen planaren Auswahltransistor, mit den Schritten: (a) Vorsehen von einem Graben (5 ) in dem Substrat (1 ) unter Verwendung einer Hartmaske (2 ,3 ) mit einer entsprechenden Maskenöffnung; (b) Vorsehen von einem Kondensatordielektikum (30 ), dem Isolationskragen (10 ) und einer elektrisch leitenden Füllung (20 ,40 ), wobei die Oberseite der elektrisch leitenden Füllung (20 ,40 ) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1 ) eingesenkt ist und allseitig mit dem Substrat (1 ) elektrisch verbundenen ist; (c) Vorsehen eines Siliziumoxidliners (50 ) auf der Hartmaske (2 ,3 ) und im Graben (5 ) oberhalb der leitenden Füllung (20 ,40 ); (d) Bilden einer Liner-Maske aus einem Teilbereich des Siliziumoxidliners (50 ) zum Definieren eines einseitigen Kontaktbereichs (KS) und eines andersseitigen Isolationsbereichs (IS) des vergrabenen Kontakts, wobei zum Bilden einer Liner-Maske folgende Schritte durchgeführt werden; (d1) Vorsehen eines oberen Liner (55 ) aus undotiertem Polysilizium oder amorphem Silizium auf dem Siliziumoxidliner (50 ); (d2) Durchführen einer oder mehrerer schräger Implantationen (I1) von Fremdionen in den Graben (5 ) und auf die Hartmaske (2 ,3 ) zum Verändern der Eigenschaften eines Teilbereichs (55' ) des oberen Liners (55 ), wobei der komplementäre Teilbereich (60 ) des oberen Liners (55 ) abgeschattet bleibt; (d3) Entfernen des komplementären Teilbereichs (60 ) durch selektives Ätzen; (d4) Entfernen des unter dem entfernten komplementären Teilbereich (60 ) liegenden Bereichs des Siliziumoxidliners (50 ); und (e) selektives Entfernen eines dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20 ,40 ) unter Verwendung der Liner-Maske. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Entfernen des implantierten Teilbereichs (
55' ) des Liners (55 ) vor dem selektiven Entfernen des dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20 ,40 ) erfolgt. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Implantation (I1) Borionen oder borhaltige in den Teilbereich (
55' ) einbringt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Entfernen des dem Isolationsbereich (IS) entsprechenden Teils der Füllung (
20 ,40 ) dieser Teil mit einer isolierenden Füllung (45 ) aufgefüllt wird, um den Isolationsbereich (IS) fertigzustellen. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Füllung (
20 ,40 ) aus Polysilizium hergestellt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10353269A DE10353269B3 (de) | 2003-11-14 | 2003-11-14 | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10353269A DE10353269B3 (de) | 2003-11-14 | 2003-11-14 | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10353269B3 true DE10353269B3 (de) | 2005-05-04 |
Family
ID=34399695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10353269A Expired - Fee Related DE10353269B3 (de) | 2003-11-14 | 2003-11-14 | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10353269B3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005036561B3 (de) * | 2005-08-03 | 2007-02-08 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verbindungsstruktur |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10115912A1 (de) * | 2001-03-30 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens |
DE10131709A1 (de) * | 2001-06-29 | 2003-01-30 | Infineon Technologies Ag | Verfahren und Anlage zur Herstellung einseitiger Buried-Straps |
DE10255846A1 (de) * | 2002-11-29 | 2004-04-01 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
-
2003
- 2003-11-14 DE DE10353269A patent/DE10353269B3/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10115912A1 (de) * | 2001-03-30 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens |
DE10131709A1 (de) * | 2001-06-29 | 2003-01-30 | Infineon Technologies Ag | Verfahren und Anlage zur Herstellung einseitiger Buried-Straps |
DE10255846A1 (de) * | 2002-11-29 | 2004-04-01 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005036561B3 (de) * | 2005-08-03 | 2007-02-08 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verbindungsstruktur |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10125967C1 (de) | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung | |
DE4236814C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE102006062958B3 (de) | Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung | |
DE10306281A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE10237896A1 (de) | Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur | |
EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
DE10334547B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist | |
EP0973201A1 (de) | Stapelkondensator und entsprechendes Herstellungsverfahren | |
DE10255845B3 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10333777B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10345162B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
EP1155446B1 (de) | Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator | |
DE10358556B4 (de) | Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten | |
EP0864177B1 (de) | Festwert-speicherzellenanordnung und verfahren zu deren herstellung | |
DE10331030B3 (de) | Herstellungsverfahren für einen Grabenkondensator | |
DE10353269B3 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle | |
DE4001872C2 (de) | ||
DE102006008503A1 (de) | Verfahren zur Herstellung von nichtflüchtigen Speicherzellen | |
DE102004040046B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle, und entsprechender Grabenkondensator | |
DE19923262C1 (de) | Verfahren zur Erzeugung einer Speicherzellenanordnung | |
DE10057806B4 (de) | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung | |
DE10334841B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10255846A1 (de) | Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10310811B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |