DE10331030B3 - Herstellungsverfahren für einen Grabenkondensator - Google Patents

Herstellungsverfahren für einen Grabenkondensator Download PDF

Info

Publication number
DE10331030B3
DE10331030B3 DE10331030A DE10331030A DE10331030B3 DE 10331030 B3 DE10331030 B3 DE 10331030B3 DE 10331030 A DE10331030 A DE 10331030A DE 10331030 A DE10331030 A DE 10331030A DE 10331030 B3 DE10331030 B3 DE 10331030B3
Authority
DE
Germany
Prior art keywords
liner
trench
area
filling
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10331030A
Other languages
English (en)
Inventor
Kevin Pears
Albrecht Kieslich
Stefan Kudelka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10331030A priority Critical patent/DE10331030B3/de
Priority to US10/886,053 priority patent/US7189614B2/en
Application granted granted Critical
Publication of DE10331030B3 publication Critical patent/DE10331030B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Herstellungsverfahren für eine Grabenstruktur, insbesondere für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist. DOLLAR A Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Grabenstruktur, insbesondere für einen Grabenkondensator mit einem Isolationskragen (10; 10a, 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbunden ist, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen einer zumindest teilweisen Grabenfüllung (10, 20, 30, 40); Vorsehen eines Liners (500) auf der resultierenden Struktur; Durchführen einer schrägen Implantation (I3) von Fremdionen auf den Liner (500) zum Verändern der Ätzeigenschaften eines implantierten Teilbereichs (500') des Liners (500); selektives Entfernen des implantierten Teilbereichs (500') des Liners (500) durch eine erste Ätzung zum Bilden einer Liner-Maske aus dem komplemenären Teilbereich (501) des Liners (500), welche die Oberseite der Grabenfüllung (10, 20, 30, 40) teilweise maskiert; Entfernen eines Teils der Grabenfüllung (10, 20, 30, 40) durch eine zweite Ätzung unter Verwendung der Liner-Maske; und Ersetzen des entfernten Teils der Grabenfüllung (10, 20, 30, 40).

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen in einem Substrat, der über einen vergrabenen Kontakt einseitig mit dem Substrat elektrisch verbunden ist.
  • Aus der US 6,498,061 B2 und der US 6,426,253 B1 ist es bekannt, bei Grabenkondensatorstrukturen auf einer zumindest teilweisen Grabenfüllung einen Liner vorzusehen und Fremdionen schräg in den Liner zu implantieren, um die Ätzeigenschaften des implantierten Teilbereichs des Liners zu verändern. Anschließend erfolgt ein selektives Entfernen des implantierten Teilbereichs des Liners zum Bilden einer Linermaske aus dem komplementären Teilbereich, welche die Oberseite der Grabenfüllung teilweise maskiert.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
  • 1 zeigt eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor (sogenannter interner Stand der Technik).
  • In 1 bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat. Vorgesehen in dem Halbleitersubstrat 1 sind Grabenkondensatoren GK1, GK2, welche Gräben G1, G2 aufweisen, deren elektrisch leitende Füllungen 20a, 20b erste Kondensatorelektroden bilden. Die leitenden Füllungen 20a, 20b sind im unteren und mittleren Grabenbereich durch ein Dielektrikum 30a, 30b gegenüber dem Halbleitersubstrat 1 isoliert, welches seinerseits die zweiten Kondensatorelektroden bildet (ggf. in Form einer nicht gezeigten Buried Plate).
  • Im mittleren und oberen Bereich der Gräben G1, G2 sind umlaufende Isolationskrägen 10a, 10b vorgesehen, oberhalb derer vergrabene Kontakte 15a, 15b angebracht sind, die mit den leitenden Füllungen 20a, 20b und dem angrenzenden Halbleitersubstrat 1 in elektrischem Kontakt stehen. Die vergrabenen Kontakte 15a, 15b sind nur einseitig an das Halbleitersubstrat 1 angeschlossen (vgl. 2a, b). Isolationsgebiete 16a, 16b isolieren die andere Substratseite gegenüber den vergrabenen Kontakten 15a, 15b bzw. isolieren die vergrabenen Kontakte 15a, 15b zur Oberseite der Gräben G1, G2 hin.
  • Dies ermöglicht eine sehr hohe Packungsdichte der Grabenkondensatoren GK1, GK2 und der dazu gehörigen Auswahltransistoren, welche nunmehr erläutert werden. Dabei wird hauptsächlich Bezug genommen auf den Auswahltransistor, der zum Grabenkondensator GK2 gehört, da von benachbarten Auswahltransistoren lediglich das Drain-Gebiet D1 bzw. das Source-Gebiet S3 eingezeichnet ist. Der zum Grabenkondensator GK2 gehörige Auswahltransistor weist ein Source-Gebiet S2, ein Kanalgebiet K2 und ein Drain-Gebiet D2 auf. Das Source-Gebiet S2 ist über einen Bitleitungskontakt BLK mit einer oberhalb einer Isolationsschicht I angeordneten (nicht gezeigten) Bit-Leitung verbunden. Das Drain-Gebiet D2 ist einseitig an den vergrabenen Kontakt 15b angeschlossen. Oberhalb des Kanalgebiets K2 läuft eine Wortleitung WL2, die einen Gate-Stapel GS2 und einen diesen umgebenden Gate-Isolator GI2 aufweist. Die Wortleitung WL2 ist für den Auswahltransistor des Grabenkondensators GK2 eine aktive Wortleitung.
  • Parallel benachbart zur Wortleitung WL2 verlaufen Wortleitungen WL1 bestehend aus Gate-Stapel GS1 und Gate-Isolator GI1 und Wortleitung WL3 bestehend aus Gate-Stapel GS3 und Gate-Isolator GI3, welche für den Auswahltransistor des Grabenkondensators GK2 passive Wortleitungen sind. Diese Wortleitungen WL1, WL3 dienen zur Ansteuerung von Auswahltransistoren, die in der dritten Dimension gegenüber der gezeigten Schnittdarstellung verschoben sind.
  • Ersichtlich aus 1 ist die Tatsache, dass diese Art des einseitigen Anschlusses des vergrabenen Kontakts eine unmittelbare Nebeneinanderanordnung der Gräben und der benachbarten Source-Gebiete bzw. Drain-Gebiete betreffender Auswahl transistoren ermöglicht. Dadurch kann die Länge einer Speicherzelle lediglich 4 F und die Breite lediglich 2 F betragen, wobei F die minimale technologisch realisierbare Längeneinheit ist (vgl. 2a, b).
  • 2A zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten Anordnungsmöglichkeit.
  • Bezugszeichen DT in 2A bezeichnet Gräben, welche zeilenweise mit einem Abstand von 3 F zueinander angeordnet sind und spaltenweise mit einem Abstand von 2 F. Benachbarte Zeilen sind um 2 F gegeneinander verschoben. UC in 2A bezeichnet die Fläche einer Einheitszelle, welcher 4 F × 2 F = 8 F2 beträgt. STI bezeichnet Isolationsgräben, welche in Zeilenrichtung in einem Abstand von 1 F zueinander angeordnet sind und benachbarte aktive Gebiete gegeneinander isolieren. Ebenfalls mit einem Abstand von 1 F zueinander verlaufen Bit-Leitungen BL in Zeilenrichtung, wohingegen die Wortleitungen in Spaltenrichtung mit einem Abstand von 1 F zueinander verlaufen. Bei diesem Anordnungsbeispiel haben alle Gräben DT auf der linken Seite einen Kontaktbereich KS des vergrabenen Kontakts zum Substrat und einen Isolationsbereich IS auf der rechten Seite (Gebiete 15a, b bzw. 16a, b in 1).
  • 2B zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer zweiten Anordnungsmöglichkeit.
  • Bei dieser zweiten Anordnungsmöglichkeit haben die Zeilen von Gräben alternierende Anschlussgebiete bzw. Isolationsgebiete der vergrabenen Kontakte. So sind in der untersten Reihe von 2B die vergrabenen Kontakte jeweils auf der linken Seite mit einem Kontaktbereich KS1 und auf der rechten Seite mit einem Isolationsbereich IS1 versehen. Hingegen sind in der darüber liegenden Reihe alle Gräben DT auf der linken Seite mit jedem Isolationsbereich IS2 und auf der rechten Seite mit einem Kontaktbereich KS2 versehen. Diese Anordnung ist in Spaltenrichtung alternierend.
  • Im folgenden wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung der Planaren Auswahltransistoren verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators ausführlich erörtert. Die Schritte der Herstellung der Planaren Auswahltransistoren sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.
  • 3AG sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines ersten beispielhaften Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist.
  • In 3A bezeichnet Bezugszeichen 5 einen Graben, der im Silizium-Halbleitersubstrat 1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats 1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht 2 und einer Pad-Nitrid-Schicht 3. Im unteren und mittleren Bereich des Grabens 5 ist ein Dielektrikum 30 vorgesehen, das eine elektrisch leitende Füllung 20 gegenüber dem umgebenden Halbleitersubstrat 1 isoliert.
  • Im oberen und mittleren Bereich des Grabens 5 ist ein umlaufender Isolationskragen 10 vorgesehen, der genauso weit wie die leitende Füllung 20 in den Graben 5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen 10 ist Siliziumoxid und für die elektrisch leitende Füllung 20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar.
  • Zusätzlich ist eine unter die Oberseite OS eingesenkte leitende Füllung 40 aus Epi-Polysilizium vorgesehen. Die leiten de Füllung 40 stellt somit einen ringsum angeschlossenen vergrabenen Kontakt dar, der bei diesem ersten Beispiel teilweise zu entfernen ist, um den späteren Isolationsbereich IS zu bilden. Um also den einseitigen Anschluss des Bereichs 40 an das Halbleitersubstrat 1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt.
  • Gemäß 3B werden zunächst ein Siliziumnitrid-Liner 50 und darüber ein Liner 55 aus amorphem undotierten Silizium abgeschieden.
  • Anschließend erfolgt unter Bezugnahme auf 3C eine schräge Implantation I1 unter einem vorbestimmten Winkel, beispielsweise 30°, wobei BF2 in den Bereich 55' des Liners 55 mit Ausnahme eines abgeschatteten Bereichs 60 implantiert wird. Damit verändern sich die Ätzeigenschaften des Bordotierten Bereichs 55' des Liners 55, was man sich gemäß 3D zunutze macht, indem selektiv der Bereich 60 durch ein entsprechendes Nassätzverfahren entfernt wird, um den darunter liegenden Siliziumnitrid-Liner 50 freizulegen.
  • Mit Bezug auf 3E erfolgt dann eine nasse Oxidation des verbleibenden implantierten Bereichs 55' des Liners 55, um zu einem entsprechenden oxidierten Liner-Bereich 55'' zu gelangen. Im darauffolgenden Prozessschritt wird unter Verwendung des oxidierten implantierten Bereichs 55'' vom Liner 55 ein Teil des Siliziumnitrid-Liners 50 von der Oberfläche des leitenden Bereichs 40 und von der Seitenwand des Grabens 5 bzw. der Hartmaske 2, 3 entfernt.
  • Mit Bezug auf 3F erfolgt anschließend unter Verwendung des Bereichs 55'' als Maske eine Ätzung der leitenden Füllung 40 und eines Teils der leitenden Füllung 20.
  • Beim in 3F gezeigten Prozesszustand ist somit ein Teil des als vergrabener Kontakt dienenden Bereichs 40 entfernt, und an der entsprechenden Stelle kann dann im weiteren Verlauf des Verfahrens eine entsprechende nach oben und zur Seite hin isolierende Oxid-Füllung 45 durch Abscheiden und Rückätzen vorgesehen werden, nachdem die Liner 50, 55 (55'') von der Oberfläche entfernt worden sind, wie dies in 3G gezeigt ist. Dies schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS.
  • 4AI sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines zweiten beispielhaften Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist.
  • In 4A bezeichnen gleiche Bezugszeichen wie in 3A identische Komponenten.
  • Im Unterschied zu 3A ist im oberen und mittleren Bereich des Grabens 5 sowie von dort ausgehend bis zur Oberseite OM der Hartmaske 3 ein umlaufender Isolationskragen 10 vorgesehen, der nicht in den Graben 5 eingesenkt ist, wohingegen die elektrisch leitende Füllung 20 auf einem Niveau unterhalb der Oberseite OS des Substrats 1 eingesenkt ist.
  • Die leitende Füllung 40 ist nunmehr im oberen, um den späteren einseitigen Anschlussbereich KS zu bilden. Dazu werden die nachstehend geschilderten "additiven" Verfahrensschritte durchgeführt.
  • Mit Bezug auf 4B wird über der Struktur von 4A zunächst eine Siliziumnitrid-Linerschicht 100 und darüber eine undotierte amorphe Silizium-Linerschicht 200 abgeschieden, welche die Oberseite OM der Hartmaske sowie die Wände und den Boden der Einsenkung auskleiden, den Bereich der Einsenkung jedoch nicht auffüllen.
  • In einem darauffolgenden Prozessschritt, der in 4C illustriert ist, erfolgt eine schräge Implantation I2 von Bor-Ionen derart, dass die Polysilizium-Linerschicht 200 an der Oberseite OM der Hartmaske und in etwa der Hälfte der Einsenkung an der Wand und am Boden implantiert wird, was durch die Punktierung in 4C angedeutet ist. Dabei bezeichnet 200' den implantierten Bereich von 200 und 201 den abgeschatteten Bereich von 200.
  • Im darauffolgenden Prozessschritt, der in 4D gezeigt ist, wird dann der undotierte nicht implantierte Bereich 201 der Polysilizium-Linerschicht 200 in der Einsenkung durch eine selektive Nassätzung entfernt.
  • Darauffolgend erfolgt, wie in 4E gezeigt, eine Oxidation der dotierten Polysilizium-Linerschicht 200 zur Bildung einer Siliziumoxid-Linerschicht 200''.
  • Im darauffolgenden Prozessschritt wird der freigelegte Bereich der Siliziumnitrid-Linerschicht 100 durch eine selektive Nassätzung entfernt. Dies ist in 4F gezeigt.
  • Mit Bezug auf 4G erfolgt dann eine selektive Nassätzung zur Entfernung von Siliziumoxid, um die Siliziumoxid-Linerschicht 200' und den Isolationskragen 10, der in der Einsenkung freigelegt ist, zu entfernen. Damit ist ein einseitiger Anschlussbereich KS im Graben 5 zum Silizium-Halbleitersubstrat 1 hin geschafft. Auf der anderen Seite, wo der Isolationskragen 10 verbleibt, ist ein Isolationsbereich IS vorgesehen, wie in 4G gezeigt. Obwohl hier nicht gezeigt, erfolgt an dieser Stelle üblicherweise eine Konditionierung der Oberfläche des Anschlussbereichs KS, beispielsweise durch eine Implantation.
  • Mit Bezug auf 4H erfolgt dann ein Abscheiden und Rückpolieren einer weiteren elektrisch leitenden Füllung 22 aus Po lysilizium, so dass die zuvor existierende Einsenkung wieder bis zur Oberseite OM der Hartmaske gefüllt ist.
  • In anschließenden an sich bekannten Prozessschritten erfolgt dann ein Einsenken des Isolationskragens 10 im Isolationsbereich IS und in der weiteren elektrisch leitenden Füllung 22 bis unterhalb der Oberseite OS des Halbleitersubstrats 1 und ein Abscheiden und Einsenken eines Isolationsbereichs 250, der ebenfalls vorzugsweise aus Siliziumoxid besteht.
  • Damit ist der in 4I gezeigte Grabenkondensator mit einseitigem Anschluss fertig gestellt.
  • In 4B fällt auf, dass die Aspektverhältnisse für die beiden Linerschichten 100, 200 bei diesem zweiten Beispiel wesentlich kritischer sind als beim obigen ersten Beispiel und daher die Linerschichten entsprechend dünner gestaltet werden müssen, z.B. die Siliziumnitrid-Linerschicht 100 mit ca. 20 nm Dicke und darüber die undotierte amorphe Silizium-Linerschicht 200 mit ca. 15 nm Dicke. Dabei erreicht man bei diesen Dickenwerten kritische Werte, die nicht wesentlich weiter unterschritten werden können, ohne dass die Funktion des Liners verschlechtert wird.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Herstellungsverfahren für einen derartigen einseitig angeschlossenen Grabenkondensator anzugeben, wobei eine gute Prozesssicherheit auch bei zunehmenden Aspektverhältnissen möglich ist.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass es eine genaue Definition des Anschlussgebietes bzw. des komplementären Isolationsgebietes beim jeweiligen vergrabenen Kontakt des Grabenkondensators ermög licht. Sowohl eine additive Erstellung des vergrabenen Kontakts (stückweiser Aufbau) als auch eine subtraktive Erstellung (stückweiser Abbau) des vergrabenen Kontakts werden durch das erfindungsgemäße Verfahren ermöglicht.
  • Die der Erfindung zugrundeliegende Idee liegt in der Verwendung eines einschichtigen dünnen Liners, der eine selektive Ätzung von dem nicht maskierten Teil der Grabenfüllung ermöglicht und selbst, falls erforderlich, nach der Ätzung selektiv entfernbar ist.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäss einer bevorzugten Weiterbildung wird als Grabenfüllung ein Kondensatordielektikum im unteren und mittleren Grabenbereich, ein Isolationskragen im mittleren und oberen Grabenbereich und eine elektrisch leitende Füllung im unteren, mittleren und oberen Grabenbereich vorgesehen wird, wobei die elektrisch leitende Füllung im oberen Grabenbereich oberhalb des Isolationskragens das Substrat elektrisch kontaktiert und gegenüber der Oberseite des Substrats eingesenkt ist. Die Liner-Maske definiert einen einseitigen Kontaktbereich und einen andersseitigen Isolationsbereich eines vergrabenen Kontakts, wobei der Isolationsbereich des vergrabenen Kontakts durch Ersetzen des entfernten Teils der Grabenfüllung durch ein isolierendes Material gebildet wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird als Grabenfüllung ein Kondensatordielektikum im unteren und mittleren Grabenbereich, ein Isolationskragen im mittleren und oberen Grabenbereich und bis zur Oberseite der Hartmaskenöffnung und eine elektrisch leitenden Füllung im Graben, welche bis mindestens in oberen Grabenbereich mit dem Isolationskragen reicht, vorgesehen. Die Liner-Maske definiert einen einseitigen Kontaktbereich und einen andersseitigen Isolationsbereich eines vergrabenen Kontakts, wobei der Kontaktbereich des vergrabenen Kontakts durch Ersetzen des entfernten Teils der Grabenfüllung durch eine weitere elektrisch leitende Füllung gebildet wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Liner-Maske vor dem Ersetzen des entfernten Teils der Grabenfüllung entfernt.
  • Gemäss einer weiteren bevorzugten Weiterbildung besteht der Liner aus Al2O3.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird zum Entfernen erneut eine schräge Implantation von Fremdionen auf die Liner-Maske zum Verändern der Ätzeigenschaften durchgeführt und anschließend die Liner-Maske durch eine dritte Ätzung entfernt.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist der Liner eine Dicke von 15 bis 25 nm auf.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird der Liner abgeschieden und anschließend getempert.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird der implantierte Teil des Liners in einem ammoniakhaltigen Ätzmittel geätzt.
  • Gemäss einer weiteren bevorzugten Weiterbildung besteht der Liner aus Al2O3, wobei die Liner-Maske vor dem Ersetzen des entfernten Teils der Grabenfüllung mittels heißer Phosphorsäure entfernt wird.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen Planaren Auswahltransistor;
  • 2A, B eine jeweilige Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten und zweiten Anordnungsmöglichkeit;
  • 3AG schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines ersten beispielhaften Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist;
  • 4AI schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines zweiten beispielhaften Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist;
  • 5AF schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung; und
  • 6AG schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung.
  • In den nachstehend beschriebenen Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile wie in den zuvor beschriebenen Figuren.
  • 5AF sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung.
  • Der in 5A gezeigte Prozesszustand entspricht dem Prozesszustand gemäss 3A. Um den einseitigen Anschluss des Bereichs 40 an das Halbleitersubstrat 1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt, welche sich vom obigen ersten Beispiel insbesondere hinsichtlich der Linertechnologie unterscheiden.
  • Gemäß 5B wird ein Al2O3-Liner von ca. 15 nm Dicke einschichtig abgeschieden, z.B. mittels einem ALD-Verfahren und zum Erhöhen der Kristallinität getempert.
  • Anschließend erfolgt unter Bezugnahme auf 5C eine schräge Implantation I3 unter einem vorbestimmten Winkel, beispielsweise 30°, wobei Xenon in den Bereich 500' des Liners 500 mit Ausnahme eines abgeschatteten Bereichs 501 implantiert wird. Damit verändern sich die Ätzeigenschaften des Xenon-dotierten Bereichs 500' des Liners 500, nämlich die Ätzrate in einem ammoniakhaltigen Ätzmittel nimmt abhängig von der Ionenenergie stark zu, z.B. um einen Faktor 10 bei 40 keV.
  • Dies macht man sich gemäß 5D zunutze, indem selektiv der Bereich 500' durch ein entsprechendes Nassätzverfahren in einem ammoniakhaltigen Ätzmittel entfernt wird, um den darunter liegenden leitenden Bereich 40 freizulegen.
  • Mit Bezug auf 5E erfolgt dann unter Verwendung des Bereichs 501 als Maske eine Ätzung der leitenden Füllung 40 und eines Teils der leitenden Füllung 20.
  • Beim in 5E gezeigten Prozesszustand ist somit ein Teil des als vergrabener Kontakt dienenden leitenden Bereichs 40 entfernt, und an der entsprechenden Stelle kann dann im wei teren Verlauf des Verfahrens eine entsprechende nach oben und zur Seite hin isolierende Oxid-Füllung 45 durch Abscheiden und Rückätzen vorgesehen werden.
  • Dazu muss zuvor der Bereich 501 des Liners 500 von der Oberfläche selektiv entfernt werden, was entweder durch eine erneute Xenon-Implantation und Ätzung in einem ammoniakhaltigen Ätzmittel oder durch eine Ätzung in heißer Phosphorsäure ohne eine erneute Xenon-Implantation erfolgt.
  • Ein anschließendes Auffüllen mit einer isolierende Oxid-Füllung 45 und Rückätzen derselben schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS, wie dies in 5F gezeigt ist.
  • 6AG sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung.
  • Der in 6A gezeigte Prozesszustand entspricht dem Prozesszustand gemäss 4A. Um den einseitigen Anschluss des Bereichs 40 an das Halbleitersubstrat 1 zu realisieren, werden die nachstehend geschilderten "additiven" Verfahrensschritte durchgeführt, welche sich vom obigen zweiten Beispiel gemäss 4 insbesondere hinsichtlich der Linertechnologie unterscheiden.
  • Gemäß 6B wird ein Al2O3-Liner von ca. 15 nm Dicke einschichtig abgeschieden, z.B. mittels einem ALD-Verfahren und zum Erhöhen der Kristallinität getempert.
  • Anschließend erfolgt unter Bezugnahme auf 6C eine schräge Implantation I4 unter einem vorbestimmten Winkel, beispielsweise 30°, wobei Xenon in den Bereich 500' des Liners 500 mit Ausnahme eines abgeschatteten Bereichs 501 implantiert wird. Damit verändern sich die Ätzeigenschaften des Xenon-dotierten Bereichs 500' des Liners 500, nämlich die Ätz rate in einem ammoniakhaltigen Ätzmittel nimmt abhängig von der Ionenenergie stark zu, z.B. um einen Faktor 10 bei 40 keV.
  • Dies macht man sich gemäß 6D zunutze, indem selektiv der Bereich 500' durch ein entsprechendes Nassätzverfahren in einem ammoniakhaltigen Ätzmittel entfernt wird, um den darunter liegenden leitenden Bereich der Füllung 20 und den Isolationskragen 10 freizulegen.
  • Mit Bezug auf 6E erfolgt dann eine selektive Nassätzung zur Entfernung von Siliziumoxid, um den Isolationskragen 10, der in der Einsenkung freigelegt ist, zu entfernen. Damit ist ein einseitiger Anschlussbereich KS im Graben 5 zum Silizium-Halbleitersubstrat 1 hin geschaffen. Auf der anderen Seite, wo der Isolationskragen 10 verbleibt, ist ein Isolationsbereich IS vorgesehen, wie in 6E gezeigt. Obwohl hier nicht gezeigt, erfolgt an dieser Stelle üblicherweise eine Konditionierung der Oberfläche des Anschlussbereichs KS, beispielsweise durch eine weitere Implantation.
  • Mit Bezug auf 6F erfolgt dann ein Abscheiden und Rückpolieren einer weiteren elektrisch leitenden Füllung 22 aus Polysilizium, so dass die zuvor existierende Einsenkung wieder bis zur Oberseite OM der Hartmaske gefüllt ist.
  • In anschließenden an sich bekannten Prozessschritten erfolgt dann ein Einsenken des Isolationskragens 10 im Isolationsbereich IS und in der weiteren elektrisch leitenden Füllung 22 bis unterhalb der Oberseite OS des Halbleitersubstrats 1 und ein Abscheiden und Einsenken eines Isolationsbereichs 250, der ebenfalls vorzugsweise aus Siliziumoxid besteht.
  • Damit ist der in 6G gezeigte Grabenkondensator mit dem vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.
  • 1
    Si-Halbleitersubstrat
    OS
    Oberseite
    2, 2a
    Padoxid
    3, 3a, 3b
    Padnitrid
    5
    Graben
    40
    leitender Epitaxiebereich
    10, 10a, 10b
    Isolationskragen
    20, 20a, 20b
    leitende Füllung (z.B. Polysilizium)
    15a, 15b
    vergrabener Kontakt
    16a, 16b
    Isolationsbereich
    G1, G2
    Graben
    GK1, GK2
    Grabenkondensator
    30, 30a, 30b
    Kondensatordielektrikum
    S1, S2, S3
    Sourcegebiet
    D1, D2
    Draingebiet
    K2
    Kanalgebiet
    WL, WL1 ,WL2, WL3
    Wortleitung
    GS1, GS2, GS3
    Gatestapel
    GI1, GI2, GI3
    Gateisolator
    I
    Isolationsschicht
    F
    minimale Längeneinheit
    BLK
    Bitleitungskontakt
    BL
    Bitleitung
    DT
    Graben
    AA
    aktives Gebiet
    STI
    Isolationsgebiet (Shallow Trench Isolation)
    UC
    Fläche Einheitszelle
    KS, KS1, KS2
    Kontaktbereich
    IS, IS1, IS2
    Isolationsbereich
    50
    Siliziumnitridliner
    55
    Liner aus amorphem undotierten Silizium
    60
    abgeschatteter Bereich von 55
    55'
    implantierter Bereich von 55
    55''
    oxidierter implantierter Bereich von 55
    I1–I4
    Implantation
    OM
    Oberseite Hartmaske
    200'
    implantierter Bereich von 200
    201
    abgeschatteter Bereich von 200
    200''
    oxidierter implantierter Bereich von 200
    500
    Al2O3-Liner
    500'
    implantierter Bereich von 500
    501
    abgeschatteter Bereich von 500
    45, 250
    Isolationsbereich
    22
    leitende Füllung

Claims (10)

  1. Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10; 10a, 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbundenen ist, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen einer zumindest teilweisen Grabenfüllung (10, 20, 30, 40); Vorsehen eines Liners (500) auf der resultierenden Struktur; Durchführen einer schrägen Implantation (I3) von Fremdionen auf den Liner (500) zum Verändern der Ätzeigenschaften eines implantierten Teilbereichs (500') des Liners (500); selektives Entfernen des implantierten Teilbereichs (500') des Liners (500) durch eine erste Ätzung zum Bilden einer Liner-Maske aus dem komplementären Teilbereich (501) des Liners (500), welche die Oberseite der Grabenfüllung (10, 20, 30, 40) teilweise maskiert; Entfernen eines Teils der Grabenfüllung (10, 20, 30, 40) durch eine zweite Ätzung unter Verwendung der Liner-Maske; und Ersetzen des entfernten Teils der Grabenfüllung (10, 20, 30, 40).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Grabenfüllung (10, 20, 30, 40) ein Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, ein Isolationskragen (10) im mittleren und oberen Grabenbereich und eine elektrisch leitende Füllung (20, 40) im unteren, mittleren und oberen Grabenbereich vorgesehen wird, wobei die elektrisch leitende Füllung (20, 40) im oberen Grabenbereich oberhalb des Isolationskragens (10) das Substrat (1) elektrisch kontaktiert und gegenüber der Oberseite (OS) des Substrats (1) eingesenkt ist; die Liner-Maske einen einseitigen Kontaktbereichs (KS; KS1, KS2) und einen andersseitigen Isolationsbereich (IS; IS1, IS2) eines vergrabenen Kontakts (15a, 15b) definiert; und der Isolationsbereich (IS; IS1, IS2) des vergrabenen Kontakts (15a, 15b) durch Ersetzen des entfernten Teils der Grabenfüllung durch ein isolierendes Material (45) gebildet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Grabenfüllung (10, 20, 30, 40) ein Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, ein Isolationskragen (10) im mittleren und oberen Grabenbereich und bis zur Oberseite (OM) der Hartmaskenöffnung und eine elektrisch leitenden Füllung (20) im Graben (5), welche bis mindestens in oberen Grabenbereich mit dem Isolationskragen (10) reicht, vorgesehen wird; die Liner-Maske einen einseitigen Kontaktbereichs (KS; KS1, KS2) und einen andersseitigen Isolationsbereich (IS; IS1, IS2) eines vergrabenen Kontakts (15a, 15b) definiert; und der Kontaktbereich (KS; KS1, KS2) des vergrabenen Kontakts (15a, 15b) durch Ersetzen des entfernten Teils der Grabenfüllung durch eine weitere elektrisch leitende Füllung (22) gebildet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Liner-Maske vor dem Ersetzen des entfernten Teils der Grabenfüllung entfernt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Liner (500) aus Al2O3besteht.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass zum Entfernen erneut eine schräge Implantation (I3) von Fremdionen auf die Liner-Maske zum Verändern der Ätzeigenschaften durchgeführt wird und anschließend die Liner-Maske durch eine dritte Ätzung entfernt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Liner (500) eine Dicke von 15 bis 25 nm aufweist.
  8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Liner (500) abgeschieden und anschließend getempert wird.
  9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der implantierte Teil (500') des Liners (500) in einem ammoniakhaltigen Ätzmittel geätzt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Liner (500) aus Al2O3besteht und die Liner-Maske vor dem Ersetzen des entfernten Teils der Grabenfüllung mittels heißer Phosphorsäure entfernt wird.
DE10331030A 2003-07-09 2003-07-09 Herstellungsverfahren für einen Grabenkondensator Expired - Fee Related DE10331030B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10331030A DE10331030B3 (de) 2003-07-09 2003-07-09 Herstellungsverfahren für einen Grabenkondensator
US10/886,053 US7189614B2 (en) 2003-07-09 2004-07-08 Method for fabricating a trench structure which is electrically connected to a substrate on one side via a buried contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10331030A DE10331030B3 (de) 2003-07-09 2003-07-09 Herstellungsverfahren für einen Grabenkondensator

Publications (1)

Publication Number Publication Date
DE10331030B3 true DE10331030B3 (de) 2005-03-03

Family

ID=34111592

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10331030A Expired - Fee Related DE10331030B3 (de) 2003-07-09 2003-07-09 Herstellungsverfahren für einen Grabenkondensator

Country Status (2)

Country Link
US (1) US7189614B2 (de)
DE (1) DE10331030B3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333777B4 (de) * 2003-07-24 2007-01-25 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE102005036561B3 (de) * 2005-08-03 2007-02-08 Infineon Technologies Ag Verfahren zur Herstellung einer Verbindungsstruktur
US20070123045A1 (en) * 2005-11-30 2007-05-31 Stephan Wege Method for the treatment of material, in particular in the fabrication of semiconductor components
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
US6498061B2 (en) * 2000-12-06 2002-12-24 International Business Machines Corporation Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US6936512B2 (en) * 2002-09-27 2005-08-30 International Business Machines Corporation Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric
US20050191564A1 (en) * 2004-02-27 2005-09-01 Teng-Wang Huang Liner mask for semiconductor applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
US6498061B2 (en) * 2000-12-06 2002-12-24 International Business Machines Corporation Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation

Also Published As

Publication number Publication date
US20050032324A1 (en) 2005-02-10
US7189614B2 (en) 2007-03-13

Similar Documents

Publication Publication Date Title
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE10362018A1 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
EP0989612A1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE4303059B4 (de) Stapel-Graben-DRAM-Zelle
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10255845B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE10331030B3 (de) Herstellungsverfahren für einen Grabenkondensator
EP1155446B1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator
DE10345162B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10333777B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
EP0864177B1 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung
DE10000003C2 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
DE4001872C2 (de)
DE69120875T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung
DE10255846A1 (de) Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10353269B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle
DE10310811B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10255847B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee