DE10345521B3 - Verstärkeranordnung - Google Patents

Verstärkeranordnung Download PDF

Info

Publication number
DE10345521B3
DE10345521B3 DE10345521A DE10345521A DE10345521B3 DE 10345521 B3 DE10345521 B3 DE 10345521B3 DE 10345521 A DE10345521 A DE 10345521A DE 10345521 A DE10345521 A DE 10345521A DE 10345521 B3 DE10345521 B3 DE 10345521B3
Authority
DE
Germany
Prior art keywords
transistor
output
amplifier arrangement
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345521A
Other languages
English (en)
Inventor
Axel Klein
Marcin Augustyniak
Ralf Schledz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345521A priority Critical patent/DE10345521B3/de
Priority to US10/950,981 priority patent/US7142059B2/en
Application granted granted Critical
Publication of DE10345521B3 publication Critical patent/DE10345521B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022CMOS common source output SEPP amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Es ist eine Verstärkeranordnung vorgesehen, welche einen mehrstufigen Aufbau hat. Der Ausgangstransistor (M1) der Ausgangsstufe (2) weist einen Koppelpfad zwischen seinem Steuereingang und seiner gesteuerten Strecke auf. Der Koppelpfad umfaßt eine Serienschaltung aus einer Miller-Kompensationskapazität (Cm) und einem Widerstand (7) mit steuerbarem Widerstandswert. Somit ist es möglich, einen stabilen Betrieb des Verstärkers unabhängig von Bias- und Last-Bedingungen bei zugleich verringertem Ruhestromverbrauch zu gewährleisten.

Description

  • Die vorliegende Erfindung betrifft eine Verstärkeranordnung.
  • Eine derartige, als Operationsverstärker ausgeführte Verstärkeranordnung mit Miller-Kompensation ist beispielsweise in der Druckschrift von Gregorian Roubik "Introduction to CMOS OP-AMPS and Comparators", John Wiley and Sons, 1999, Chapter 4.4 beschrieben. Bei solchen Operationsverstärkern kann jedoch das Problem auftreten, daß bei unterschiedlichen Lastund Bias-Bedingungen unerwünschte parasitäre Polstellen entstehen.
  • Wenn für diese Polstellen keine Polstellen-Nullstellen-Kompensation durchgeführt wird, könnte der parasitäre Pol zu höheren Frequenzen verschoben werden. Dadurch ergibt sich jedoch mit Nachteil ein höherer Strombedarf. Andernfalls ist die Stabilität des Verstärkers geringer.
  • Wenn jedoch eine Kompensation des zusätzlichen parasitären Pols am Ausgang durchgeführt wird, beispielsweise mit einer Serienschaltung aus dem Miller-Kompensationskondensator und einem widerstand, so kann der Ruhestrom deutlich reduziert werden.
  • Es können sich jedoch Stabilitätsprobleme bei unterschiedlichen Lastbedingungen ergeben. Die Stabilitätsprobleme treten bei Ausführung des Operationsverstärkers als Klasse AB-Operationsverstärker besonders nachteilhaft auf.
  • In dem Dokument Ahuja: „An Improved Frequency Compensation Technique for CMOS Operational Amplifiers", IEEE Journal of Solid-State Circuits, Volume 18, Issue 6, Dec. 1983, pp. 629–633 ist ein Verstärker mit Differenzstufe am Eingang angegeben. Daran ist über einen Stromübertrager eine Ausgangsstufe angeschlossen. Diese umfasst einen Transistor, zwischen dessen Steueranschluss und gesteuerte Strecke ein Transistor und ein Kondensator geschaltet sind. Das Gate des Transistors ist mit Masse verbunden.
  • Aufgabe der vorliegenden Erfindung ist es, eine Verstärkeranordnung anzugeben, welche als Operationsverstärker dienen kann und welche einen geringen Ruhestrom sowie hohe Stabilität unter verschiedenen Lastbedingungen bietet.
  • Erfindungsgemäß wird die Aufgabe gelöst durch eine Verstärkeranordnung mit den Merkmalen des Patentanspruchs 1.
  • Mit der vorgeschlagenen Verstärkeranordnung ist es möglich, die Stabilitätsprobleme dadurch zu überwinden, daß mit dem steuerbaren Widerstand im Koppelpfad des Ausgangstransistors eine Polstellen-Nullstellen-Kompensation nur dann durchgeführt werden kann, wenn sie aufgrund der Last- und Bias-Bedingungen des Verstärkers erforderlich ist. Dadurch kann ein Operationsverstärker mit arbeitspunktabhängiger Miller-Frequenzkompensation realisiert werden, der bei gleicher Stabilität einen geringeren Stromverbrauch hat.
  • Der steuerbare Widerstand ist bevorzugt als Parallelschaltung eines Widerstands mit einem festen Widerstandswert und eines steuerbaren Transistors ausgeführt. Dabei ist bevorzugt die gesteuerte Strecke des steuerbaren Transistors parallel zu dem Festwert-Widerstand geschaltet.
  • Mit Vorteil ist eine Regeleinrichtung zur Ansteuerung des steuerbaren Widerstands vorgesehen. Die Regeleinrichtung umfaßt bevorzugt eine Referenzquelle, an die ein Eingang eines Vergleichers angeschlossen ist. Ein weiterer Eingang des Vergleichers ist derart mit dem Ausgangstransistor gekoppelt, daß dem Vergleicher ein Signal zugeführt wird, welches proportional ist zum Strom durch den Ausgangstransistor. Dabei ist ein Ausgang des Vergleichers mit einem Steuereingang des steuerbaren Widerstands gekoppelt.
  • Bei Ausführung des steuerbaren Widerstands als Parallelschaltung eines Widerstands und eines steuerbaren Transistors ist bevorzugt der Steuereingang des steuerbaren Transistors mit dem Ausgang des Vergleichers gekoppelt.
  • Das zum Strom durch den Ausgangstransistor proportionale Signal wird bevorzugt mit zumindest einem Stromspiegel erzeugt, der hierfür den Ausgangstransistor mit dem Vergleicher koppelt. Dabei kann mit Vorteil der Ausgangstransistor selbst als Eingangstransistor eines Stromspiegels dienen.
  • Gemäß einer bevorzugten Weiterbildung des vorgeschlagenen Prinzips umfaßt der steuerbare Widerstand zusätzlich einen Bias-Transistor, dessen gesteuerte Strecke zu dem steuerbaren Widerstand parallel geschaltet ist. Der Steuereingang des Bias-Transistors wird bevorzugt mit einem Bias-Signal beaufschlagt. Hierdurch ist es möglich, auch für sehr große Lastströme durch den Ausgangstransistor die gewünschte, verhältnismäßig hohe Konduktanz des gesamten steuerbaren Widerstandes beizubehalten.
  • Die Verstärkeranordnung ist bevorzugt als Operationsverstärker ausgebildet.
  • Gemäß einer bevorzugten Weiterbildung des vorgeschlagenen Prinzips ist die Verstärkeranordnung als Klasse AB-Verstärker ausgelegt, derart, daß die Ausgangsstufe einen weiteren Ausgangstransistor aufweist. Der weitere Ausgangstransistor hat einen Steueranschluß, der an einen weiteren Ausgang der Eingangsstufe der Verstärkeranordnung angeschlossen ist. Außerdem hat der weitere Ausgangstransistor eine gesteuerte Strecke, an der der Ausgang der Verstärkeranordnung gebildet ist. Der weitere Ausgangstransistor umfaßt einen weiteren Koppelpfad zwischen seinem Steueranschluß und seiner gesteuerten Strecke. Der weitere Koppelpfad umfaßt eine Serienschaltung aus einer weiteren Miller-Kapazität und einem weiteren steuerbaren Widerstand.
  • Mit Vorteil kann die Ansteuerung des weiteren steuerbaren Widerstands wie oben beschrieben mit einer Regeleinrichtung erfolgen.
  • Der Ausgangstransistor und der weitere Ausgangstransistor sind bevorzugt von einem komplementären Leitfähigkeitstyp.
  • Die gesteuerten Strecken des Ausgangstransistors und des weiteren Ausgangstransistors bilden bevorzugt eine Serienschaltung.
  • Weitere Einzelheiten und vorteilhafte Ausgestaltungen des vorgeschlagenen Prinzips sind Gegenstand der Unteransprüche.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 einen Schaltplan eines Ausführungsbeispiels einer Verstärkeranordnung gemäß dem vorgeschlagenen Prinzip,
  • 2 ein Schaubild der Leitfähigkeit des steuerbaren Widerstands in Abhängigkeit vom Strom durch den Ausgangstransistor bei der Schaltung von 1,
  • 3 einen Schaltplan eines weiteren Ausführungsbeispiels einer Verstärkeranordnung gemäß dem vorgeschlagenen Prinzip,
  • 4 ein Schaubild der Leitfähigkeit des steuerbaren Widerstands in Abhängigkeit vom Strom durch den Aus gangstransistor gemäß Ausführungsbeispielen von 1 und 3, und
  • 5 ein Ausführungsbeispiel des vorgeschlagenen Prinzips anhand eines Schaltplans eines Klasse AB-Verstärkers.
  • 1 zeigt einen Schaltplan eines Ausführungsbeispiels eines Operationsverstärkers, der dem Prinzip der vorgeschlagenen Verstärkeranordnung entspricht. Die Verstärkeranordnung von 1 umfaßt eine Eingangsstufe 1 und eine Ausgangsstufe 2, die der Eingangsstufe nachgeschaltet ist. Die Ausgangsstufe 2 weist einen Ausgangstransistor M1 auf, dessen Steueranschluß, nämlich sein Gate-Anschluß, mit dem Ausgang der Eingangsstufe 1 verbunden ist. Die gesteuerte Source-/Drain-Strecke des Ausgangstransistors M1 verbindet eine Stromquelle I0 mit einem Bezugspotentialanschluß 3. Ein weiterer Anschluß der Stromquelle I0 ist mit einem Versorgungspotentialanschluß 4 verbunden. Zwischen Stromquelle I0 und Ausgangstransistor M1 ist der Ausgang 5 der Verstärkeranordnung gebildet. Zwischen Gate-Anschluß und bezugspotentialseitigem Source-Anschluß des Ausgangstransistors M1 ist eine parasitäre Gate-Source-Kapazität Cin eingezeichnet. Zur Kompensation von Frequenzabhängigkeiten bedingt durch den sogenannten Miller-Effekt ist eine Miller-Kapazität Cm vorgesehen, die zwischen den Drain-Anschluß, also den Ausgang 5 und den Gate-Anschluß des Ausgangstransistors M1 geschaltet ist. Zusätzlich ist ein Widerstand Rm vorgesehen, der zusammen mit der Miller-Kapazität Cm eine Serienschaltung bildet und zwischen Gate und Drain des Ausgangstransistors M1 angeschlossen ist. Dabei ist der Widerstand Rm gateseitig, die Miller-Kapazität Cm drainseitig an den Ausgangstransistor M1 angeschlossen. Parallel zum Widerstand Rm ist ein steuerbarer Transistor M3 mit seiner gesteuerten Source-Drain-Strecke angeschlossen. Der Gate-Anschluß des steuerbaren Transistors M3, dessen Kanal einen Widerstand mit steuerbarem Wert repräsentiert, bildet einen Steuereingang 6 des steuerbaren Widerstands, welcher die Parallelschaltung des Widerstands Rm und des Transistors M3 umfaßt. Dieser gesamte, steuerbare Widerstand in Serie zur Miller-Kapazität Cm ist mit Bezugszeichen 7 versehen.
  • An den Ausgang 5 der Verstärkeranordnung ist eine elektrische Last angeschlossen. Die elektrische Last umfaßt eine Stromquelle Iload, welche zwischen einen Versorgungspotentialanschluß 8 und den Ausgang 5 geschaltet ist. Weiterhin ist eine Lastkapazität Cl zwischen den Ausgang 5 und den Bezugspotentialanschluß 3 geschaltet.
  • Zur Ansteuerung des steuerbaren Widerstandes 7 ist weiterhin eine Regeleinrichtung 9 vorgesehen, welche zwei Stromspiegel umfaßt. Ein erster Stromspiegel M1, kM1 ist aus dem Ausgangstransistor M1 und einem weiteren Transistor kM1 gebildet. Der Transistor kM1 ist mit seinem Gate-Anschluß mit dem Gate-Anschluß des Ausgangstransistors M1 und mit seinem Source-Anschluß mit Bezugspotentialanschluß 3 verbunden. Der Drain-Anschluß des Transistors kM1 ist mit dem Drain-Anschluß eines als Diode verschalteten Transistors M2 verbunden. Der Source-Anschluß des Transistors M2, der zusammen mit einem weiteren Transistor nM2 einen zweiten Stromspiegel bildet, ist mit Versorgungspotentialanschluß 4 verbunden. Ebenso ist der Source-Anschluß des Transistors nM2 mit Versorgungspotentialanschluß 4 und der Gate-Anschluß des Transistors nM2 mit dem Gate-Anschluß des Transistors M2 und dem Drain-Anschluß des Transistors M2 verbunden. Der Drain-Anschluß des Transistors nM2 ist mit dem Steueranschluß 6 des steuerbaren Widerstands 7 verbunden.
  • Außerdem ist eine Stromquelle Ic vorgesehen, welche zwischen den Steuereingang 6 und Bezugspotentialanschluß 3 gelegt ist. Zusätzlich ist eine Serienschaltung umfassend einen Widerstand Rc sowie zwei Dioden M4, M5 zwischen den Steuereingang 6 und Bezugspotential 3 geschaltet.
  • Die Dioden M4, M5 sind jeweils als n-Kanal-Feldeffekttransistor vorgesehen, deren Gate-Anschluß mit dem jeweiligen Drain-Anschluß verbunden ist. Auch der Transistor M3 des steuerbaren Widerstands ist ein n-Kanal-Transistor. Die Transistoren des ersten Stromspiegels M1, kM1 sind n-Kanal-Transistoren, während die Transistoren M2, nM2 des zweiten Stromspiegels p-Kanal-Feldeffekttransistoren sind. Alle Transistoren sind Metal Oxide Semiconductor, MOS-Transistoren.
  • Der Wert des Widerstands 7 in Serie zur Miller-Kapazität Cm wird gemäß vorgeschlagenem Prinzip in Abhängigkeit von demjenigem Strom gesteuert, der durch den Ausgangstransistor M1 fließt. Wenn der Ausgangsstrom klein ist, verschiebt sich die Ausgangspolstelle zu geringeren Frequenzen. In diesem Zustand ist der Widerstand groß und die Nullstelle, die durch diesen Widerstand 7 eingefügt ist, befindet sich ebenfalls bei geringer Frequenz, so daß sie wirksam die Polstelle kompensiert. Wenn hingegen der Ausgangsstrom durch Transistor M1 groß ist, verschiebt sich die Polstelle am Ausgang zu höheren Frequenzen. Da in diesem Fall der Widerstandswert gering ist, verschiebt sich die Nullstelle ebenfalls zu höheren Frequenzen. Damit können gemäß dem vorgeschlagenen Prinzip die Vorteile wie geringer Ruhestrom und damit geringer Stromverbrauch des gesamten Verstärkers verbunden werden mit der hohen Stabilität der Schaltung unter verschiedenen Bias- und Last-Bedingungen.
  • Im Detail wird nachfolgend die Ansteuerung des Gate-Anschlusses des Transistors M3 mittels der Regeleinrichtung 9 am vorliegenden Ausführungsbeispiel erläutert: Der Strom durch die gesteuerte Strecke von Transistor nM2 ist eine Kopie oder auch Spiegelung des Stroms durch die gesteuerte Strecke von Transistor M1, multipliziert mit dem Faktor k und dem Faktor n. Dabei repräsentiert k das Übersetzungsverhältnis oder Spiegelverhältnis des ersten Stromspiegels M1, kM1 und n das Übersetzungsverhältnis des zweiten Stromspiegels M2, nM2. Der Strom durch den Transistor nM2 wird mit dem Strom verglichen, den die Stromquelle Ic bereitstellt. Ist der Strom durch nM2 größer als der von Stromquelle Ic gelieferte Strom, ist die Gate-Spannung am Transistor M3 gleich Null und Transistor M3 hat keine Auswirkung auf die Schaltung. Ist jedoch im umgekehrten Fall der Strom durch nM2 größer als der Strom geliefert von Stromquelle Ic, so steigt die Gate-Spannung des Transistors M3 stetig an, bis sie die Versorgungsspannung am Versorgungspotentialanschluß 4 erreicht. Die Steilheit dieser ansteigenden Steuerspannung am Eingang 6 ist dabei abhängig vom Widerstand Rc sowie den Steilheiten gm der Dioden M4 und M5.
  • Parallel zur Last-Kapazität Cl kann in Abwandlungen der Schaltung von 1 eine Serienschaltung umfassend einen Lastwiderstand und eine Spannunsquelle vorgesehen sein, die zwischen den Ausgang 5 und Bezugspotentialanschluß 3 geschaltet ist.
  • Die Schaltung von 1 kann auch komplementär aufgebaut sein. Anstelle der Transistoren in der Schaltung von 1 können auch Transistoren von komplementärem Leitungstyp verwendet werden, das heißt, daß die n-Kanal-Transistoren von 1 durch p-Kanal-Transistoren und die p-Kanal-Transistoren durch n-Kanal-Transistoren ersetzt sind.
  • 2 zeigt die Abhängigkeit des Gesamtwiderstands 7 aufgetragen als Leitwert über den Strom I durch Transistor M1. Dabei bezeichnen Rm den Wert des Widerstands Rm, I(M1) den Strom durch den Ausgangstransistor M1, Ic den Strom geliefert von Stromquelle Ic und kn das Produkt der Stromspiegel-Faktoren k und n.
  • Durch Skalieren des Widerstands Rc und der Weite-zu-Länge-Verhältnisse der Transistordioden M4 und M5 ist es möglich, die Steilheit der Kurve von 2 zu steuern. Die Figur zeigt zwei Beispiele, nämlich eine Kurve A mit höherer und eine Kurve B mit geringerer Steilheit.
  • Die Kennlinie B mit geringerer Steilheit hat gegenüber der Kennlinie A die Eigenschaft, daß eine Anpassung, englisch: matching, zwischen den Transistoren M1 und M5 sowie eine Anpassung zwischen den Transistoren M3 und M4 besteht. Dabei ist Transistor M5 (n mal k)-fach kleiner als Transistor M1 und auch Transistor M4 ist (n mal k)-fach kleiner als Transistor M3. Zusätzlich ist Widerstand Rc gleich Null. Hierdurch ist es möglich, daß der innere Transistorleitwert gds von Transistor M3 proportional ist zum Parameter gm von Transistor M1, wenn sich der Strom I durch Transistor M1 ändert. Dadurch ergibt sich, daß der Kehrwert des Widerstands Rm, nämlich 1/Rm, proportional ist zum Parameter gm des Transistors M1. Hierdurch wiederum ergibt sich stets eine besonders gute Kompensation von Pol- und Null-Stellen.
  • 3 zeigt eine Weiterbildung des Ausführungsbeispiels von 1. Die Schaltung von 3 zeichnet sich gegenüber derjenigen von 1 durch eine besonders gute Eignung für Versorgungsspannungen von geringer Höhe und für elektrische Lasten mit geringem Ohm'schen Anteil aus. Die Schaltung von 3 stimmt mit derjenigen von 1 in Aufbau und vorteilhafter Funktionsweise weitgehend überein und wird in soweit an dieser Stelle nicht noch einmal beschrieben.
  • Zusätzlich zu 1 ist bei 3 ein Transistor M6 vorgesehen, der als Bias-Transistor arbeitet und dessen Source-Drain-Strecke parallel zum Widerstand Rm und zum Transistor M3 geschaltet ist. Der Transistor M6 ist vom komplementären Leitfähigkeitstyp im Hinblick auf Transistor M3 und demnach als p-Kanal-MOS-Feldeffekttransistor ausgeführt. Der Gate-Anschluß des Bias-Transistors M6 ist an einen Schaltungsknoten K angeschlossen, an dem eine Bias-Spannung bereitgestellt wird. Der Schaltungsknoten K ist über eine Stromquelle Ip gegen Bezugspotentialanschluß 3 geschaltet. Außerdem ist eine Serienschaltung umfassend eine Diode M7 und eine Diode M8 sowie einen Widerstand Rp zwischen Versorgungspotentialan schluß 4 und Schaltungsknoten K geschaltet. Die Diode M7 ist als n-Kanal-Transistor und die Diode M8 als p-Kanal-Transistor mit jeweiliger Beschaltung ausgeführt.
  • Der gesamte steuerbare Widerstand 7' umfaßt nunmehr demnach die Parallelschaltung des Festwertwiderstands Rm sowie der gesteuerten Strecken der Transistoren M3, M6.
  • Die zusätzliche Schaltung von 3 funktioniert wie folgt: Das Potential am Gate des Bias-Transistors M6 berechnet sich aus der Versorgungsspannung VDD subtrahiert um die Schwellenspannung über Transistor M7, um die Schwellenspannung über Transistor M8 und um das Produkt aus Strom durch und Widerstandswert von Widerstand Rp. Der Transistor M7 ist dabei gepaart mit Transistor M3 und der Transistor M8 mit M6, derart, daß deren Schwellenspannungen jeweils übereinstimmen. Daraus folgt, daß der Transistor M6 dann öffnet, wenn die Spannung an seinem Drain/Source-Anschluß größer ist als die Versorgungsspannung VDD verringert um die Schwellenspannung des Transistors M7 und weiter verringert um das Produkt aus dem Strom der Stromquelle Ip mulitpliziert mit dem Widerstandswert des Widerstands Rp. Dieser Wert ist um das Produkt aus Strom der Stromquelle Ip multipliziert mit dem Widerstandswert des Widerstands Rp kleiner als diejenige Spannung, bei der M3 abschaltet. Die Spannung, bei der M3 abschaltet, berechnet sich aus der Versorgungsspannung VDD verringert um die Schwellenspannung des Transistors M3.
  • 4 zeigt die resultierenden Kennlinien, welche aufgetragen sind als Leitfähigkeit der Parallelschaltung von Rm mit Transistor M3 und Bias-Transistor M6 über dem Strom durch Ausgangstransistor M1. Während Kennlinie C mit Anwesenheit von Transistor M6 simuliert wurde, ist Kennlinie D ohne Transistor M6 simuliert worden. Man erkennt, daß dann, wenn die Spannung am Steuereingang 6 sich an Versorgungsspannung VDD annähert und M3 nicht mehr leitet, dennoch eine hohe Leitfähigkeit aufrecht erhalten werden kann. Demnach übernimmt der Bias-Transistor M6 die Leitfähigkeit in dem Bereich, wo Transistor M3 wegen hoher Ausgangsströme nicht mehr leiten kann.
  • 5 zeigt ein weiteres Ausführungsbeispiel einer Verstärkeranordnung gemäß dem vorgeschlagenen Prinzip am Beispiel eines sogenannten Klasse AB-Verstärkers. Klasse AB-Verstärker werden beispielsweise als Audioverstärker eingesetzt. Zu einem Klasse AB-Verstärker gemäß 5 gelangt man grundsätzlich durch doppeltes Ausführen der Schaltung von 3, allerdings bei komplementärem Aufbau. In der unteren Bildhälfte des Schaltplans von 5 erkennt man die vollständige Schaltung von 3 wieder. Die obere Bildhälfte ist analog hierzu aufgebaut. Wichtig ist zu beachten, daß die beiden Ausgangstransistoren M1, M10 bezüglich ihrer gesteuerten Strecken eine Serienschaltung zwischen Versorgungspotentialanschluß 4 und Bezugspotentialanschluß 3 bilden.
  • Bei Klasse AB-Verstärkern wie in 5 arbeitet einer der Ausgangstransistoren M1, M10 als Treibertransistor und der andere als Stromquelle. Wenn sich die Richtung des Ausgangsstroms ändert, tauschen sie ihre Funktionen. Die Verdoppelung der Schaltung von 3, bei der eine Schaltung zur Steuerung des Ausgangstransistors vom n-Typ und eine komplementäre Version dieses Schaltkreises von 3 zur Steuerung eines Ausgangstransistors vom p-Kanal-Typ vorgesehen ist, ermöglicht es, ein Arbeitspunkt-unabhängiges Frequenzkompensationsschema in Klasse AB-Verstärkern zu implementieren. Man erkennt, daß die Transistoren zur Steuerung des p-Kanal-Ausgangstransistors M10 in der Schaltung von 5 jeweils vom komplementären Typ bezüglich der Steuerschaltung für den n-Kanal-Ausgangstransistor M1 sind. Die Eingangsstufe 1' bei der Schaltung von 5, deren Ausgänge die Gate-Anschlüsse der Ausgangstransistoren M1, M10 ansteuern, umfaßt zusätzlich zur Eingangsstufe auch die Steuerung für das Klasse AB-Prinzip.
  • Die Transistoren M3 und M6 können nur dann aktiviert werden, wenn der Ausgangstransistor M1 als Treibertransistor arbeitet. Arbeitet Ausgangstransistor M1 hingegen als Stromquelle, wird der Wert des Stroms durch den Klasse AB-Steuerkreis in der Eingangsstufe 1' bestimmt und ist klein genug, daß M3 und M6 ausgeschaltet bleiben. Die Klasse AB-Steuerung arbeitet dabei entweder nach einem Feedback- oder einem Feedforward-Prinzip.
  • Die Verstärkeranordnung kann anstelle des gezeigten, zweistufigen Aufbaus auch eine drei- oder mehrstufige Architektur haben.
  • 1
    Eingangsstufe
    1'
    Eingangsstufe
    2
    Ausgangsstufe
    3
    Bezugspotentialanschluß
    4
    Versorgungspotentialanschluß
    5
    Ausgang
    6
    Steuereingang
    7
    steuerbarer Widerstand
    7'
    steuerbarer Widerstand
    8
    Versorgungsanschluß
    9
    Regeleinrichtung
    9'
    Regeleinrichtung
    A
    Kennlinie
    B
    Kennlinie
    C
    Kennlinie
    Cl
    Lastkapazität
    Cm
    Miller-Kapazität
    Cm2
    Miller-Kapazität
    D
    Kennlinie
    I0
    Stromquelle
    Ic
    Stromquelle
    Ic2
    Stromquelle
    Iload
    Stromquelle
    Ip
    Stromquelle
    Ip2
    Stromquelle
    K
    Schaltungsknoten
    kM1
    Stromspiegeltransistor
    M1
    Ausgangstransistor
    M10
    Transistor
    M11
    Transistor
    M12
    Transistor
    M13
    Transistor
    M14
    Diode
    M15
    Diode
    M16
    Transistor
    M17
    Diode
    M18
    Diode
    M2
    Stromspiegeltransistor
    M3
    steuerbarer Transistor
    M4
    Transistordiode
    M5
    Transistordiode
    M6
    Bias-Transistor
    M7
    Transistordiode
    M8
    Transistordiode
    nM13
    Transistor
    nM2
    Stromspiegeltransistor
    Rm
    Widerstand
    Rm2
    Widerstand
    Rp
    widerstand
    Rp2
    Widerstand
    V1
    Steuerspannung
    V2
    Steuerspannung
    VDD
    Versorgungspotential

Claims (6)

  1. Verstärkeranordnung, – bei der eine Eingangsstufe (1) und eine Ausgangsstufe (2), die einen Ausgangstransistor (M1) aufweist, vorgesehen sind, – bei der der Ausgangstransistor (M1) einen Steueranschluß, der an einen Ausgang der Eingangsstufe (1) angeschlossen ist, und eine gesteuerte Strecke umfaßt, an der ein Ausgang (5) der Verstärkeranordnung gebildet ist, und – bei der ein Koppelpfad zwischen dem Steueranschluß des Ausgangstransistors (M1) und dem Ausgang der Verstärkeranordnung vorgesehen ist, der eine Serienschaltung aus einer Miller-Kompensati-ons-Kapazität (Cm) und einem steuerbaren Widerstand (7) umfaßt, und – bei der eine Regeleinrichtung (9) zur Ansteuerung des steuerbaren Widerstands (7) vorgesehen ist, die eingangsseitig mit dem Ausgangstransistor (M1) und einer Referenzquelle (Ic) gekoppelt ist und die einen Vergleicher (Rc, M4, M5) umfaßt, welcher ausgelegt ist zum Vergleich eines zu dem Strom durch die gesteuerte Strecke des Ausgangstransistors (M1) proportionalen Signals mit einem Referenzsignal, wobei der Ausgang des Vergleichers mit einem Steuereingang (6) des steuerbaren Widerstands (7) gekoppelt ist.
  2. Verstärkeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Widerstand (7) als Parallelschaltung eines Widerstands (Rm) und eines steuerbaren Transistors (M3) ausgebildet ist.
  3. Verstärkeranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Regeleinrichtung (9) zumindest einen Stromspiegel (M2, nM2) umfaßt zur Erzeugung des zu dem Strom durch die gesteuerte Strecke des Ausgangstransistors (M1) proportionalen Si gnals, der eingangsseitig mit dem Ausgangsstransistor (M1) gekoppelt ist.
  4. Verstärkeranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zu dem steuerbaren Widerstand (Rm, M3) die gesteuerte Strecke eines Bias-Transistor (M6) parallelgeschaltet ist, dessen Steuereingang ein Bias-Signal zuführbar ist.
  5. Verstärkeranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Verstärkeranordnung ein Operationsverstärker ist.
  6. Verstärkeranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, – daß die Verstärkeranordnung ein Klasse-AB-Verstärker ist, – daß die Ausgangsstufe einen weiteren Ausgangstransistor (M10) aufweist, der einen Steueranschluß, der an einen weiteren Ausgang der Eingangsstufe (1') angeschlossen ist, und eine gesteuerte Strecke umfaßt, an der der Ausgang (5') der Verstärkeranordnung gebildet ist, und – daß ein weiterer Koppelpfad zwischen dem Steueranschluß und der gesteuerten Strecke des weiteren Ausgangstransistors (M10) vorgesehen ist, der eine Serienschaltung aus einer weiteren Miller-Kapazität (Cm) und einem weiteren steuerbaren Widerstand (Rm2, M12) umfaßt.
DE10345521A 2003-09-30 2003-09-30 Verstärkeranordnung Expired - Fee Related DE10345521B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10345521A DE10345521B3 (de) 2003-09-30 2003-09-30 Verstärkeranordnung
US10/950,981 US7142059B2 (en) 2003-09-30 2004-09-27 Amplifier arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345521A DE10345521B3 (de) 2003-09-30 2003-09-30 Verstärkeranordnung

Publications (1)

Publication Number Publication Date
DE10345521B3 true DE10345521B3 (de) 2005-08-25

Family

ID=34559152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345521A Expired - Fee Related DE10345521B3 (de) 2003-09-30 2003-09-30 Verstärkeranordnung

Country Status (2)

Country Link
US (1) US7142059B2 (de)
DE (1) DE10345521B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015218648A1 (de) 2015-09-28 2017-03-30 Dialog Semiconductor (Uk) Limited Mehrstufiger Verstärker mit verbesserter Betriebseffiziens

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106378B2 (en) 2009-06-10 2015-08-11 Qualcomm Incorporated Systems, apparatus and methods for communicating downlink information
US9144037B2 (en) 2009-08-11 2015-09-22 Qualcomm Incorporated Interference mitigation by puncturing transmission of interfering cells
US8724563B2 (en) * 2009-08-24 2014-05-13 Qualcomm Incorporated Method and apparatus that facilitates detecting system information blocks in a heterogeneous network
US9277566B2 (en) 2009-09-14 2016-03-01 Qualcomm Incorporated Cross-subframe control channel design
US8942192B2 (en) 2009-09-15 2015-01-27 Qualcomm Incorporated Methods and apparatus for subframe interlacing in heterogeneous networks
CN101673736B (zh) * 2009-09-25 2012-11-14 上海宏力半导体制造有限公司 一种补偿电容的电压调制效应的方法
US9271167B2 (en) 2010-04-13 2016-02-23 Qualcomm Incorporated Determination of radio link failure with enhanced interference coordination and cancellation
US9125072B2 (en) 2010-04-13 2015-09-01 Qualcomm Incorporated Heterogeneous network (HetNet) user equipment (UE) radio resource management (RRM) measurements
US9392608B2 (en) 2010-04-13 2016-07-12 Qualcomm Incorporated Resource partitioning information for enhanced interference coordination
US9226288B2 (en) 2010-04-13 2015-12-29 Qualcomm Incorporated Method and apparatus for supporting communications in a heterogeneous network
US8886190B2 (en) 2010-10-08 2014-11-11 Qualcomm Incorporated Method and apparatus for measuring cells in the presence of interference
US8638131B2 (en) * 2011-02-23 2014-01-28 Qualcomm Incorporated Dynamic feedback-controlled output driver with minimum slew rate variation from process, temperature and supply
CN104052412B (zh) * 2014-06-05 2017-11-14 无锡中感微电子股份有限公司 一种改进型米勒补偿放大器
US11303248B2 (en) * 2017-12-29 2022-04-12 Texas Instruments Incorporated Dynamically biased power amplification

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857863A (en) * 1988-08-25 1989-08-15 Motorola, Inc. Low power output driver circuit with slew rate limiting

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051705A (en) * 1990-07-10 1991-09-24 Pacific Monolithics Gain-tilt amplifier
JP2000261265A (ja) * 1999-03-10 2000-09-22 Toshiba Microelectronics Corp 帰還型可変利得増幅回路
JP2002141759A (ja) * 2000-10-31 2002-05-17 Murata Mfg Co Ltd 利得可変増幅器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857863A (en) * 1988-08-25 1989-08-15 Motorola, Inc. Low power output driver circuit with slew rate limiting

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Ahuja, B.K.: An improved frequency compensation technique for CMOS operational amplifiers, Solid- State Circuits, IEEE Jpurnal of, Volume: 18, Issue : 6, Dec. 1983 Seiten 629-633
Ahuja, B.K.: An improved frequency compensation technique for CMOS operational amplifiers, Solid- State Circuits, IEEE Jpurnal of, Volume: 18, Issue: 6, Dec. 1983 Seiten 629-633 *
Roubik Gregorian: Introduction to CMOS OP-AMPs and Comparators, ISBN: 0-471-31778-0, February 1999, Seite 116-123 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015218648A1 (de) 2015-09-28 2017-03-30 Dialog Semiconductor (Uk) Limited Mehrstufiger Verstärker mit verbesserter Betriebseffiziens
US9887674B2 (en) 2015-09-28 2018-02-06 Dialog Semiconductor (Uk) Limited Multi-stage amplifier with improved operating efficiency

Also Published As

Publication number Publication date
US20050104662A1 (en) 2005-05-19
US7142059B2 (en) 2006-11-28

Similar Documents

Publication Publication Date Title
DE10345521B3 (de) Verstärkeranordnung
DE19630112C1 (de) Verstärker mit Neuron-MOS-Transistoren
DE19959180C2 (de) Differentialverstärker
DE69934629T2 (de) Differenzverstärker
DE69023061T2 (de) Pufferverstärker mit niedrigem Ausgangswiderstand.
DE2551279C2 (de) Feldeffekttransistor-Verstärker
EP0483537A2 (de) Stromquellenschaltung
DE3640368C2 (de) Spannungsverstärkerschaltung mit niedrigem Offset
DE2757464A1 (de) Verstaerker
DE68921136T2 (de) Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen.
DE3633591C2 (de) Innerer Volldifferenzoperationsverstärker für integrierte CMOS-Schaltungen
DE19727796A1 (de) Differenzverstärker
DE69917822T2 (de) Operationsverstärker
DE2643677C3 (de) Stromspiegelverstärker mit Feldeffekttransistoren
DE2531603C3 (de) Mit komplementären Feldeffekttransistoren aufgebaute Verstärkerschaltung
DE2635128A1 (de) Stromspiegelverstaerker
DE3106524C2 (de)
DE102013013521A1 (de) Leistungsverstärkerschaltung
DE69313177T2 (de) Verstärker mit Ausgangsstrombegrenzung
EP1101279B1 (de) Verstärkerausgangsstufe
DE1537656A1 (de) Signal-UEbertragungsschaltung
DE2604497A1 (de) Oszillator mit phasenumkehrschwingungswandler
DE3721221C2 (de) Spannungsverstärkerschaltung geringer Klirrverzerrung für widerstandsbehaftete Lasten
EP0961403B1 (de) Integrierte, temperaturkompensierte Verstärkerschaltung
DE3724980A1 (de) Spannungswiederholerschaltung fuer eine ohmsche komponente aufweisende last mit kompensation der oberwellenverzerrung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee