DE10317748A1 - Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI Scheiben und Verfahren zur Durchführung - Google Patents
Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI Scheiben und Verfahren zur Durchführung Download PDFInfo
- Publication number
- DE10317748A1 DE10317748A1 DE2003117748 DE10317748A DE10317748A1 DE 10317748 A1 DE10317748 A1 DE 10317748A1 DE 2003117748 DE2003117748 DE 2003117748 DE 10317748 A DE10317748 A DE 10317748A DE 10317748 A1 DE10317748 A1 DE 10317748A1
- Authority
- DE
- Germany
- Prior art keywords
- island
- trench
- test structure
- islands
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Es
wird eine einfache Teststruktur zur Überprüfung von Isoliergrabenätzungen
in SOI-Scheiben und die Verfahrensweise zur Durchführung der Überprüfung beschrieben.
Die Teststruktur ist so aufgebaut, daß nach der Ätzung eine Reihe von durch
unterschiedlich breite zusammenhängende
Gräben
voneinander getrennte Inseln entsteht. Durch Messungen des elektrischen
Widerstandes zwischen je zwei benachbarten Inseln oder zwischen
den einzelnen Inseln und dem umgebenden Scheibenmaterial kann die Ätztiefe
schnell kontrolliert werden.
Description
- Zur Integration von Niederspannungslogikelementen und Hochspannungsleistungselementen in ein und demselben Siliziumschaltkreis ist es nötig, Chipbereiche mit unterschiedlichen Potentialen voneinander zu isolieren. Eine Möglichkeit dazu ist die dielektrische Isolation mittels geätzter und wieder aufgefüllter Gräben (Trench-Isolation). Dabei wird eine vertikal wirkende Isolation zwischen Bauelement und Substrat durch eine vergrabene isolierende Schicht (üblicherweise Siliziumdioxid; prinzipiell sind aber auch andere Schichten denkbar) realisiert. Eine lateral wirkende Isolation wird erreicht durch das Ätzen eines Grabens (Trench) bis auf die vergrabene isolierende Schicht (Isoliergraben) und ein anschließendes Wiederauffüllen dieses tiefen Grabens mit isolierenden Schichten. Dabei kann auch nur ein Teil des geätzten Grabens durch isolierende Materialien aufgefüllt werden; das restliche Auffüllen des Grabens kann dann auch durch leitende Füllschichten (z.B. Polysilizium) erfolgen. Durch sogenannte Planarisierungsschritte z.B. geignete Ätzverfahren oder chemisch-mechanisches Polieren wird eine Einebnung der Oberfläche erreicht. Der Stand der Technik ist z.B. in den Patentschriften
EP 1 184 902 A1 undEP 1 220 312 A1 dargestellt. Bezüglich der Tiefe der zu ätzenden Gräben treten verschiedene Probleme auf:
Um die elektrische Isolation in lateraler Richtung, d.h. von einer zu isolierenden „Insel" zu einer benachbarten zu gewährleisten, muß ein Durchgreifen des Isoliergrabens bis auf das vergrabene Oxid sichergestellt werden. Übliche Verfahren stoßen hierbei an ihre physikalischen Grenzen: Die übliche Endpunkterkennung anhand der geänderten Zusammensetzung des Ätzplasmas (Sauerstoffionen im Ätzplasma vorhanden wenn die vergrabene Oxidschicht erreicht ist) versagt, wenn der Anteil der zu ätzenden Flächen zu gering wird. Optische Verfahren gestalten sich zunehmend schwierig wenn das Aspektverhältnis (d.h. Verhältnis Breite zu Tiefe) zu klein wird. Ein zu langes Ätzen wiederum bewirkt aufgrund einer Rückstreuung der Ätz ionen einen Ätzangriff auf die unteren Seitenwände der geätzten Gräben und muß nach Möglichkeit vermieden werden. Zusätzlich ist natürlich im Sinne eines möglichst hohen Anlagendurchsatzes die Ätzzeit nicht übertrieben lange zu wählen. - Zweck der Erfindung ist es, die technologische Sicherheit bei der Ätzung von Isoliergräben zu erhöhen, um Ausschuß zu vermeiden, bzw. Kosten zu sparen.
- Aufgabe der Erfindung ist es, eine einfach zu handhabende und sichere Methode zur Erkennung des Zeitpunktes der Durchätzung der Isoliergräben auf die vergrabene Isolierschicht anzugeben.
- Erfindungsgemäß wird die Aufgabe mit einer Teststruktur gelöst, bei der eine Reihe zusammenhängender Inseln, von der jede nach der Ätzung mit einem Graben unterschiedlicher, in Stufen von Insel zu Insel zunehmender Breite unter Einschluß der in der aktiven Schaltung vorkommenden Breite umgeben ist, wobei ein Teil des umgebenden Grabens jeder Insel, mit Ausnahme derjenigen mit dem breitesten Isoliergraben, ein gemeinsames Stück mit der benachbarten Insel bildet, derart, daß dieses Teil eine größere Breite, nämlich die des Grabens mit dem nächst breiteren Maß in der Reihe hat.
- Unter den meisten Randbedingungen ist die Ätzrate zu einem gewissen Maß von der Breite der zu ätzenden Gräben abhängig, d.h. je breiter der Graben, um so besser findet ein Austausch der Ätzspezies statt und um so größer wird die Ätzrate. So werden bei geeigneter Prozeßführung bzw. geeignetem Layout der Breiten die breiteren Gräben bereits durchgeätzt sein, während die schmalen Gräben noch nicht vollständig bis auf das vergrabene Oxid ausgeätzt sind.
- Durch eine elektrische Messung der Leitfähigkeit jeweils zwischen zwei benachbarten Inseln über den gemeinsamen Isolationsgraben hinweg, kann eine ausreichend tiefe Ätzung überprüft und kontrolliert werden. Bei unzureichender Tiefe des Ätzprozesses, d.h. der betreffende Isolationsgraben reicht nicht bis auf das vergrabene Oxid, kann ein um Größenordnungen höherer Stromfluß bzw, kleinerer Widerstand festgestellt werden als bei ausreichender Tiefe des geätzten Grabens. Zweckmäßigerweise mißt man die Leitfähigkeit bzw. den Widerstand sukzessive zwischen den einzelnen Inseln, z.B. beginnend mit der Insel des schmalsten Grabens oder/und zwischen jeweils einer der Inseln und dem umliegenden Scheibengebiet, womit festgestellt werden kann, welche der Isolationsgräben bereits durchgeätzt sind und welche nicht. Anhand einer solchen Teststruktur kann sowohl eine ausreichend tiefe Ätzung geprüft werden (alle breiteren Gräben als der in der aktiven Schaltung verwendete Bezugsgraben und der Bezugsgraben sind durchgeätzt und die restlichen mit geringeren Breiten nicht) als auch eine unnötig lange Ätzzeit (die schmaleren Gräben als der betreffende Bezugsgraben sind durchgeätzt) festgestellt werden.
- Beispielhaft ist eine erfindungsgemäße Teststruktur schematisch in
1 abgebildet. -
1 zeigt eine Reihe von zusammenhängenden quadratischen Inselgebieten. Die Umrandungen der Inselgebiete kennzeichnen die nach der Ätzung unterschiedlich breiten Isoliergrabengebiete. Die Grabenbreiten der einzelnen Inseln nehmen von A nach E zu. -
1a ist die Draufsicht,1b eine Schnittdarstellung der Isoliergräben nach einer bestimmten Ätzzeit. - Fig. 1
- 1
- isolierende Schicht, z.B, SiO2
- 2
- aktive Si-Schicht
- A–E
- Inseln, umgeben von Gräben unterschiedlicher Breite
Claims (3)
- Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben, dadurch gekennzeichnet, daß diese nach der Isoliergrabenätzung aus einer Reihe zusammenhängender Inseln, von der jede mit einem Graben unterschiedlicher, in Stufen von Insel zu Insel zunehmender Breite unter Einschluß der in der aktiven Schaltung vorkommenden Isoliergrabenbreite umgeben ist, besteht, wobei ein Teil des umgebenden Grabens jeder Insel mit Ausnahme derjenigen mit dem breitesten Isoliergraben, ein gemeinsames Stück mit dem Graben der benachbarten Insel bildet, derart, daß dieses Teil die größere Breite des benachbarten Grabens mit dem nächst größeren Breitenmaß in der Reihe hat.
- Verfahren zur Überprüfung von Trenngrabenätzungen in SOI-Scheiben, dadurch gekennzeichnet daß eine Teststruktur nach Anspruch 1 auf die Prozeßscheibe aufgebracht wird und nach der Isoliergrabenätzung der elektrische Widerstand sukzessive zwischen jeweils zwei benachbarten Inseln gemessen wird und die Größe der Beträge zur Beurteilung der hinreichenden Tiefe geätzter Isoliergräben dient.
- Verfahren zur Überprüfung von Trenngrabenätzungen in SOI-Scheiben, dadurch gekennzeichnet daß eine Teststruktur nach Anspruch 1 auf die Prozeßscheibe aufgebracht wird und nach der Isoliergrabenätzung der elektrische Widerstand sukzessive jeweils zwischen einer Insel und des die Insel umgebenden Scheibengebietes gemessen wird und die Größe der Beträge zur Beurteilung der hinreichenden Tiefe geätzter Isoliergräben dient.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003117748 DE10317748B4 (de) | 2003-04-17 | 2003-04-17 | Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur |
US10/552,984 US7588948B2 (en) | 2003-04-17 | 2004-04-19 | Test structure for electrically verifying the depths of trench-etching in an SOI wafer, and associated working methods |
EP04728158A EP1614155A2 (de) | 2003-04-17 | 2004-04-19 | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
PCT/DE2004/000815 WO2004095570A2 (de) | 2003-04-17 | 2004-04-19 | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003117748 DE10317748B4 (de) | 2003-04-17 | 2003-04-17 | Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10317748A1 true DE10317748A1 (de) | 2004-11-11 |
DE10317748B4 DE10317748B4 (de) | 2008-10-30 |
Family
ID=33154278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003117748 Expired - Lifetime DE10317748B4 (de) | 2003-04-17 | 2003-04-17 | Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10317748B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008053032A1 (de) * | 2006-11-01 | 2008-05-08 | Sulfurcell Solartechnik Gmbh | Verfahren zur messung des schichtwiderstands von mindestens zweischichtigen elektronischen bauelementen über trenngräben |
CN110023773A (zh) * | 2017-02-22 | 2019-07-16 | 新东工业株式会社 | 测试*** |
CN113611626A (zh) * | 2021-08-04 | 2021-11-05 | 上海信及光子集成技术有限公司 | 一种在线检测硅槽刻蚀深度的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016105255B4 (de) | 2016-03-21 | 2020-06-18 | X-Fab Semiconductor Foundries Ag | Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6071822A (en) * | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
US6127237A (en) * | 1998-03-04 | 2000-10-03 | Kabushiki Kaisha Toshiba | Etching end point detecting method based on junction current measurement and etching apparatus |
US6275297B1 (en) * | 1998-08-19 | 2001-08-14 | Sc Technology | Method of measuring depths of structures on a semiconductor substrate |
US6342401B1 (en) * | 2001-01-29 | 2002-01-29 | Hewlett-Packard Company | Test structures for silicon etching |
EP1184902A1 (de) * | 2000-08-31 | 2002-03-06 | Matsushita Electric Industrial Co., Ltd. | Verfahren zur Bildung eines Isolationsgrabens in einem SOI-Substrat |
EP1220312A1 (de) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne |
-
2003
- 2003-04-17 DE DE2003117748 patent/DE10317748B4/de not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127237A (en) * | 1998-03-04 | 2000-10-03 | Kabushiki Kaisha Toshiba | Etching end point detecting method based on junction current measurement and etching apparatus |
US6071822A (en) * | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
US6275297B1 (en) * | 1998-08-19 | 2001-08-14 | Sc Technology | Method of measuring depths of structures on a semiconductor substrate |
EP1184902A1 (de) * | 2000-08-31 | 2002-03-06 | Matsushita Electric Industrial Co., Ltd. | Verfahren zur Bildung eines Isolationsgrabens in einem SOI-Substrat |
EP1220312A1 (de) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne |
US6342401B1 (en) * | 2001-01-29 | 2002-01-29 | Hewlett-Packard Company | Test structures for silicon etching |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008053032A1 (de) * | 2006-11-01 | 2008-05-08 | Sulfurcell Solartechnik Gmbh | Verfahren zur messung des schichtwiderstands von mindestens zweischichtigen elektronischen bauelementen über trenngräben |
CN110023773A (zh) * | 2017-02-22 | 2019-07-16 | 新东工业株式会社 | 测试*** |
CN113611626A (zh) * | 2021-08-04 | 2021-11-05 | 上海信及光子集成技术有限公司 | 一种在线检测硅槽刻蚀深度的方法 |
CN113611626B (zh) * | 2021-08-04 | 2024-02-27 | 上海信及光子集成技术有限公司 | 一种在线检测硅槽刻蚀深度的方法 |
Also Published As
Publication number | Publication date |
---|---|
DE10317748B4 (de) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004002659B4 (de) | Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür | |
DE102015116315B4 (de) | Dummy-Metallschicht mit zickzackförmigen Rändern | |
DE10209989B4 (de) | Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
DE102005010944A1 (de) | Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen | |
DE10205026C1 (de) | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration | |
DE10296608B4 (de) | Verfahren zum Herstellen einer Speicherzelle | |
DE19860505A1 (de) | ESD-Schutzschaltung und Verfahren zu deren Herstellung | |
DE102007018760A1 (de) | Verfahren zur Herstellung einer MOS-Transistorvorrichtung mit vertieftem Gate | |
DE102005059905A1 (de) | Mikromechanisches Bauelement und Herstellungsverfahren | |
DE19903380B4 (de) | Halbleitersensoren für eine physikalische Grösse und ihre Herstellungsverfahren | |
DE102014110450B4 (de) | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung | |
DE10324434A1 (de) | Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess | |
DE10122976A1 (de) | Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt | |
CN106252275A (zh) | 用作互连的虚拟栅极及其制法 | |
DE10317748A1 (de) | Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI Scheiben und Verfahren zur Durchführung | |
DE102005031379A1 (de) | Verfahren zur Herstellung eines Halbleitersensors zur Erfassung einer physikalischen Größe | |
US7588948B2 (en) | Test structure for electrically verifying the depths of trench-etching in an SOI wafer, and associated working methods | |
KR100409032B1 (ko) | 테스트 패턴 형성 방법, 그를 이용한 식각 특성 측정 방법및 회로 | |
DE10261404B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE10261308A1 (de) | Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis | |
DE102008029235B3 (de) | Kreuzungen von Isolationsgräben der SOI-Technologie | |
CN102779810A (zh) | 金属氧化物半导体测试结构及其形成方法 | |
DE10196643B4 (de) | Herstellungsverfahren für einen Dünnschicht-Strukturkörper | |
DE102007035587A1 (de) | Integrierte Schaltung und entsprechende Herstellungsverfahren | |
DE10357724B4 (de) | Doppeltes Ecken-Rundungsverfahren für eine Vertikalzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R082 | Change of representative |
Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE |