DE10317383B4 - Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte - Google Patents

Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte Download PDF

Info

Publication number
DE10317383B4
DE10317383B4 DE2003117383 DE10317383A DE10317383B4 DE 10317383 B4 DE10317383 B4 DE 10317383B4 DE 2003117383 DE2003117383 DE 2003117383 DE 10317383 A DE10317383 A DE 10317383A DE 10317383 B4 DE10317383 B4 DE 10317383B4
Authority
DE
Germany
Prior art keywords
compensation
jfet
semiconductor body
conductivity type
jfet according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003117383
Other languages
English (en)
Other versions
DE10317383A1 (de
Inventor
Franz Dr.rer.nat. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003117383 priority Critical patent/DE10317383B4/de
Publication of DE10317383A1 publication Critical patent/DE10317383A1/de
Application granted granted Critical
Publication of DE10317383B4 publication Critical patent/DE10317383B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

JFET mit einem Halbleiterkörper (1) des einen Leitungstyps, der auf seiner Oberfläche mit einer Sourceelektrode (S) und einer von dieser beabstandeten Drainelektrode (D) versehen ist, so dass zwischen der Sourceelektrode (S) und der Drainelektrode (D) im Halbleiterkörper (1) ein Strompfad gebildet ist, mit im Bereich des Strompfades im Halbleiterkörper (1) angeordnete Gebieten (4) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die im Halbleiterkörper (1) den Strompfad steuernde Raumladungszonen aufbauen, und mit einer im Halbleiterkörper (1) im Bereich der Gebiete (4) des anderen Leitungstyps angeordnet Kompensationseinrichtung (5, 8) aus einem Kompensationsgebiet (8) des anderen Leitungstyps, dadurch gekennzeichnet, dass die Kompensationseinrichtung (5, 8) außerdem aus einer Feldplatte (5) besteht und das Kompensationsgebiet (8) an Sourcepotential angeschlossen ist.

Description

  • Die vorliegende Erfindung betrifft einen Sperrschicht-(Junction-)Feldeffekttransistor (JFET) mit einem Halbleiterkörper des einen Leitungstyps, der auf seiner Oberfläche mit einer Sourceelektrode und einer von dieser beabstandeten Drainelektrode versehen ist, so dass zwischen der Sourceelektrode und der Drainelektrode im Halbleiterkörper ein Strompfad gebildet ist, mit im Bereich des Strompfades im Halbleiterkörper vorgesehenen Gebieten des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die im Halbleiterkörper den Strompfad steuernde Raumladungszonen aufbauen, und mit einer im Halbleiterkörper im Bereich der Gebiete des anderen Leitungstyps vorgesehenen Kompensationseinrichtung aus einem Kompensationsgebiet des anderen Leitungstyps.
  • Ein derartiger JFET ist dem Stand der Technik bereits entnehmbar (vgl. JP 2001-196602 A , EP 1 542 270 A1 und JP 2003-069040 A ).
  • Ein anderer bestehender JFET ist schematisch in 1 in einem Schnittbild dargestellt. Ein beispielsweise n-leitender Halbleiterkörper 1 aus Silizium ist an seinen gegenüberliegenden Oberflächen mit hochdotierten n++-leitenden Zonen 2, 3 versehen, auf denen eine Drainelektrode D bzw. eine Sourceelektrode S aus einem geeigneten Material, wie beispielsweise Aluminium, aufgebracht ist. Im Halbleiterkörper befinden sich im Abstand voneinander wenigstens zwei p-leitende Zonen 4, die als Gateelektrode G wirken, indem sie den Strompfad zwischen der Sourceelektrode S und der Drainelektrode D steuern. Diese Zonen 4 sind an eine äußere, in 1 nicht dargestellte Gateelektrode G angeschlossen.
  • Bei einem solchen JFET wird, wie bereits erwähnt wurde, der Strompfad durch die durch die Zone 4 aufgebaute Raumladungszone gesteuert. Ein solcher JFET zeichnet sich aufgrund dieser steuernden Raumladungszone durch niedrige Kapazitäten, insbesondere eine niedrige Miller-Kapazität aus.
  • Für Anwendungen in der Leistungselektronik sind JFETs weniger geeignet, da sie einen hohen Einschaltwiderstand haben. Außerdem benötigen sie für ihre Ansteuerung gegenüber herkömmlichen MOS-Transistoren, bei denen die Gateelektrode durch eine Isolierschicht vom Halbleiterkörper getrennt ist, ständig eine gewisse, nicht zu vernachlässigende statische Gatetreiberleistung, die der Gateelektrode zugeführt werden muss. Bei Anwendungen mit höhen Frequenzen kann die für die einzelnen Schaltvorgänge benötigte dynamische Leistung infolge der niedrigen Kapazitäten aber die statische Gatetreiberleistung überwiegen.
  • Insgesamt ergibt sich also, dass JFETs als Schalter mit niedrigem Einschaltwiderstand bisher nicht geeignet sind.
  • In einer ersten Anstrengung, den Einschaltwiderstand von JFETs für Gleichstrom/Gleichstrom-Konverter zu reduzieren, wurde bisher daran gedacht, Gatezonen asymmetrisch in einer Gitterstruktur anzuordnen und eine epitaktische Schicht so zu dotieren, dass in dieser die Dotierung mit zunehmendem Abstand vom Substrat anwächst, wobei die Drainelektrode auf der Rückseite vorgesehen wird (vgl. US 6 355 513 B1 ).
  • Zur Verringerung des Einschaltwiderstandes wird bei MOS-Leistungstransistoren das so genannte "Kompensationsprinzip" angewandt. Bei diesem Kompensationsprinzip wird die Dotierung in der Driftstrecke zwischen Source und Drain erhöht. Eine Kompensation kann nun durch Verwendung von Feldplatten (vgl. US 4 941 026 A ) oder durch in die Driftstrecke eingebaute Gebiete erfolgen, die den zum Leitungstyp der Driftstrecke entgegengesetzten Leitungstyp haben (vgl. US 4 754 310 A ). In einen p-Kanal-MOS-Transistor mit p-leitender Sourcezone und Drainzone werden also in die n-leitende Driftstrecke p-leitende Kompensationsgebiete eingebaut.
  • Das Kompensationsprinzip lässt sich ohne weiteres auch auf Trench-MOS-Transistoren anwenden. In solchen Trench-MOS-Transistoren können zur dynamischen Kompensation Hilfselektroden in Trenches vorgesehen sein, deren Isolierschicht eine nach unten zunehmende Dicke hat (vgl. US 5 973 360 A . Weiterhin ist es auch möglich, den Isolator von Trenches als Hohlraum auszubilden (vgl. DE 100 14 660 C2 ).
  • Die Kompensationsgebiete, die in der Driftstrecke säulenförmig gestaltet sind, können eine homogene Dotierung oder auch eine variable Dotierung (vgl. DE 198 40 032 C1 ) haben. So können auch für die Driftstrecke im unteren Bereich der Gate-Drain-Raumladungszone Kompensationsgebiete mit unterschiedlichen Dotierstoffkonzentrationen bzw. Dotierstoffgradienten vorgesehen werden (vgl. US 2002/00 36 319 A1 bzw. DE 102 07 309 A1 ). Die Kompensationsgebiete können floatend sein oder auf festem Potential liegen und ausräumbar oder auch nicht ausräumbar sein.
  • Schließlich sind noch weitere JFETs mit Kompensationseinrichtungen dem Stand der Technik entnehmbar (vgl. US 4 791 462 A , US 6 201 279 B1 und DE 198 59 502 C2 ).
  • Es ist Aufgabe der vorliegenden Erfindung, einen JFET anzugeben, der sich durch einen verringerten Einschaltwiderstand auszeichnet und die Realisierung eines schnellen, niederohmigen Schalters erlaubt.
  • Diese Aufgabe wird bei einem JFET der eingangs genannten Art dadurch gelöst, dass die Kompensationseinrichtung außerdem aus einer Feldplatte besteht und das Kompensationsgebiet an Sourcepotential angeschlossen ist.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Für die Kompensationseinrichtung sind also erfindungsgemäß eine Feldplatte (bzw. Feldelektrode oder Feldplatten bzw. Feldelektroden) und ein Kompensationsgebiet (bzw. Kompensationsgebiete) des anderen Leitungstyps vorgesehen, wobei das Kompensationsgebiet an Sourcepotential angeschlossen ist.
  • Es sei angemerkt, dass der eine Leitungstyp beispielsweise der n-Leitungstyp ist. Selbstverständlich können aber die angegebenen Leitungstypen auch jeweils umgekehrt sein. Das heißt, der Halbleiterkörper kann n- oder p-leitend sein. Entsprechend sind dann die Kompensationsgebiete p- bzw. n-leitend. Auch kann anstelle von Silizium, wie eingangs bereits erwähnt, für den Halbleiterkörper auch ein anderes geeignetes Halbleitermaterial verwendet werden, wie beispielsweise Siliziumcarbid, Verbindungshalbleiter usw.
  • Durch die vorliegende Erfindung wird ein JFET vorgeschlagen, in welchem das Kompensationsprinzip realisiert ist. Für diese Realisierung können die verschiedensten Ausgestaltungen angewandt werden. Es werden aber Feldplatten und Kompensationsgebiete in beliebiger Anzahl kombiniert miteinander verwendet. Es sind Lateral- und Vertikalgestaltungen möglich. So kann beispielsweise bei einer Vertikalgestaltung eine "Source-Down-Struktur" vorgesehen sein, bei der Source unten liegt. Dies kann für eine Optimierung der Wärmeabfuhr vorteilhaft sein.
  • Die Feldplatten im Trench können in üblicher Weise ausgeführt werden. Es sind also beispielsweise Isolierschichten möglich, deren Schichtdicke mit zunehmender Trenchtiefe anwächst. Ebenso kann als Isolator im Trench auch ein Hohlraum eingesetzt werden.
  • Die Feldplatten liegen vorzugsweise auf Sourcepotential. Es ist aber auch möglich, die Feldplatten mit Gatepotential oder einem anderen Hilfspotential zu beaufschlagen.
  • Kompensationsgebiete können, worauf bereits hingewiesen wurde, ausräumbar oder nicht ausräumbar sein. Die Kompensationsgebiete liegen an Sourcepotential.
  • Vorzugsweise haben die Kompensationsgebiete eine Säulenstruktur. Es sind aber ohne weiteres auch andere Strukturen, wie beispielsweise kugelförmige Strukturen usw. möglich.
  • Im Einzelnen können die Kompensationsgebiete, also vorzugsweise Kompensationssäulen, homogen dotiert sein oder mit einer variablen Dotierung versehen werden.
  • Der Halbleiterbereich, in den die Kompensationsgebiete eingebettet sind, vorzugsweise die so genannte Driftstrecke, kann homogen dotiert sein oder mit einem Dotierungsgradienten versehen werden. So ist es beispielsweise möglich, den Bereich der Gate-Source-Raumladungszone der Driftstrecke höher zu dotieren als den Rest der Driftstrecke.
  • Weiterhin kann in der Driftstrecke der untere Bereich der Gate-Drain-Raumladungszone Gebiete mit unterschiedlichen Dotierstoffkonzentrationen bzw. Dotierstoffgradienten aufweisen.
  • Der erfindungsgemäße JFET kann schließlich vorzugsweise auf seiner Rückseite mit einem Emitter versehen werden, so dass eine IGBT-Struktur vorliegt. Es ist auch möglich, den erfindungsgemäßen JFET in eine integrierte Schaltung zu integrieren, wobei in diesem Fall ein epitaktisches Gebiet auf einem Halbleitersubstrat als Wanne für die integrierte Schaltung ausgebildet werden kann.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittdarstellung durch einen herkömmlichen JFET,
  • 2 bis 8 Schnittdarstellungen durch verschiedene Beispiele von JFETs mit Feldplatten und Kompensationsgebieten, die für das Verständnis der Erfindung nützlich sind.
  • Die 1 ist bereits eingangs näher erläutert worden. In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
  • 2 zeigt eine Schnittdarstellung durch ein erstes Beispiel eines JFETs, bei welchem Feldplatten bzw. Feldelektroden 5 aus polykristallinem Silizium oder einem geeigneten Metall in Trenches 6 eingebracht sind. Diese Trenches 6 sind auf ihrer Innenwand mit einem Isolator, beispielsweise einer Isolierschicht 7 aus Siliziumdioxid und/oder Siliziumnitrid belegt. Für den Isolator 7 kann gegebenenfalls auch ein Hohlraum verwendet werden.
  • Die Trenches 6 durchsetzen die p-leitenden Gatezonen 4 und reichen weit in den n-leitenden Halbleiterkörper 1 bis in die Nähe der n++-leitenden Zone 2 hinein.
  • Die Feldplatten 5 liegen vorzugsweise auf Sourcepotential. Sie können aber auch mit Gatepotential oder einem anderen Hilfspotential beaufschlagt sein. Dies gilt auch für die folgenden Beispiele.
  • 3 zeigt ein Beispiel, bei welchem die Feldplatten 5 in den Trenches 6 zwischen den einzelnen Gatezonen 4 gelegen sind. Auch hier können die Feldplatten 5 auf Sourcepotential, Gatepotential oder einem anderen Hilfspotential liegen.
  • In dem Beispiel von 4 sind die Feldplatten 5 in den Trenches 6 unterhalb von den Gatezonen 4 gelegen. Es ist auch möglich, beispielsweise mehr als eine Feldplatte jeder Gatezone 4 und umgekehrt zuzuordnen. In dem Beispiel von 4 sind die Feldplatten vorzugsweise floatend.
  • In 5 ist ein Beispiel dargestellt, bei dem die Schichtdicke der Isolierschicht 7 im linken Trench 6 von oben nach unten zunimmt. Das heißt, mit zunehmender Trenchtiefe weist die Isolierschicht 7 eine größere Schichtdicke auf. Entsprechend wird die Feldelektrode 5 mit zunehmender Tiefe im Trench 6 schmaler. Eine solche Gestaltung des Trenchisolators kann bei einigen oder allen Trenches vorgenommen werden.
  • Die 6 bis 8 zeigen weitere Beispiele eines JFETs, bei denen p–- bzw. p-leitende Kompensationsgebiete 8 in die Driftstrecke im Halbleiterkörper 1 zwischen Source und Drain eingebettet sind. Diese Kompensationsgebiete können homogen dotiert sein oder aber auch eine variable Dotierung aufweisen, so dass beispielsweise bei einer säulenförmigen Gestalt, wie in den 6 und 7 gezeigt ist, diese Kompensationsgebiete 8 in einem vorgesehenen Bereich höher dotiert sind als in einem anderen Bereich beispielsweise in der Nähe der Drainelektrode D. Weiterhin sind die Kompensationsgebiete 8 an Sourcepotential angeschlossen (vgl. Strichlinie 9).

Claims (13)

  1. JFET mit einem Halbleiterkörper (1) des einen Leitungstyps, der auf seiner Oberfläche mit einer Sourceelektrode (S) und einer von dieser beabstandeten Drainelektrode (D) versehen ist, so dass zwischen der Sourceelektrode (S) und der Drainelektrode (D) im Halbleiterkörper (1) ein Strompfad gebildet ist, mit im Bereich des Strompfades im Halbleiterkörper (1) angeordnete Gebieten (4) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die im Halbleiterkörper (1) den Strompfad steuernde Raumladungszonen aufbauen, und mit einer im Halbleiterkörper (1) im Bereich der Gebiete (4) des anderen Leitungstyps angeordnet Kompensationseinrichtung (5, 8) aus einem Kompensationsgebiet (8) des anderen Leitungstyps, dadurch gekennzeichnet, dass die Kompensationseinrichtung (5, 8) außerdem aus einer Feldplatte (5) besteht und das Kompensationsgebiet (8) an Sourcepotential angeschlossen ist.
  2. JFET nach Anspruch 1, dadurch gekennzeichnet, dass die Feldplatte (5) in einem Trench (6) angeordnet und Mit einem Isolator (7) versehen ist.
  3. JFET nach Anspruch 2, dadurch gekennzeichnet, dass der Trench (6) mit der Feldplatte (5) das Gebiet (4) des anderen Leitungstyps durchsetzt.
  4. JFET nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Feldplatte (5) auf Sourcepotential liegt.
  5. JFET nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Feldplatte (5) auf Gatepotential liegt.
  6. JFET nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die Schichtdicke einer den Isolator bildenden Isolierschicht (7) im Trench (6) konstant ist.
  7. JFET nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die Schichtdicke einer den Isolator bildenden Isolierschicht (7) im Trench (6) von oben nach unten zunimmt, so dass die Schichtdicke in einem unteren Bereich des Trenches (6) größer ist als in einem oberen Bereich hiervon.
  8. JFET nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass der Isolator im Trench (6) durch einen Hohlraum gebildet wird.
  9. JFET nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Kompensationsgebiet (8) des anderen Leitungstyps homogen dotiert ist.
  10. JFET nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Kompensationsgebiet (8) des anderen Leitungstyps variabel dotiert ist.
  11. JFET nach Anspruch 10, dadurch gekennzeichnet, dass das Kompensationsgebiet (8) des anderen Leitungstyps einen Dotierungsgradienten aufweist.
  12. JFET nach Anspruch 11, dadurch gekennzeichnet, dass die Dotierstoffkonzentration des Kompensationsgebietes (8) im Bereich der Gate-Drain-Raumladungszone höher ist als in seinem übrigen Bereich.
  13. JFET nach einem der Ansprüche 1 bis 12, gekennzeichnet durch eine Source-Down-Struktur.
DE2003117383 2003-04-15 2003-04-15 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte Expired - Fee Related DE10317383B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003117383 DE10317383B4 (de) 2003-04-15 2003-04-15 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003117383 DE10317383B4 (de) 2003-04-15 2003-04-15 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte

Publications (2)

Publication Number Publication Date
DE10317383A1 DE10317383A1 (de) 2004-11-11
DE10317383B4 true DE10317383B4 (de) 2008-10-16

Family

ID=33154240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003117383 Expired - Fee Related DE10317383B4 (de) 2003-04-15 2003-04-15 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte

Country Status (1)

Country Link
DE (1) DE10317383B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10325748B4 (de) * 2003-06-06 2008-10-02 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone
WO2015145641A1 (ja) * 2014-03-26 2015-10-01 日本碍子株式会社 半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4791462A (en) * 1987-09-10 1988-12-13 Siliconix Incorporated Dense vertical j-MOS transistor
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19859502C2 (de) * 1998-12-22 2000-12-07 Siemens Ag Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
US6201279B1 (en) * 1998-10-22 2001-03-13 Infineon Technologies Ag Semiconductor component having a small forward voltage and high blocking ability
JP2001196602A (ja) * 2000-01-12 2001-07-19 Hitachi Ltd 静電誘導トランジスタ
US6355513B1 (en) * 1999-10-29 2002-03-12 Lovoltech, Inc. Asymmetric depletion region for normally off JFET
US20020036319A1 (en) * 1998-10-26 2002-03-28 Baliga Bantval Jayant Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
JP2003069040A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
EP1542270A1 (de) * 2002-07-24 2005-06-15 Sumitomo Electric Industries, Ltd. Vertikal-sperrschichtfeldeffekttransistor und verfahren zu seiner herstellung

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4791462A (en) * 1987-09-10 1988-12-13 Siliconix Incorporated Dense vertical j-MOS transistor
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6201279B1 (en) * 1998-10-22 2001-03-13 Infineon Technologies Ag Semiconductor component having a small forward voltage and high blocking ability
US20020036319A1 (en) * 1998-10-26 2002-03-28 Baliga Bantval Jayant Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same
DE19859502C2 (de) * 1998-12-22 2000-12-07 Siemens Ag Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
US6355513B1 (en) * 1999-10-29 2002-03-12 Lovoltech, Inc. Asymmetric depletion region for normally off JFET
JP2001196602A (ja) * 2000-01-12 2001-07-19 Hitachi Ltd 静電誘導トランジスタ
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
JP2003069040A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
EP1542270A1 (de) * 2002-07-24 2005-06-15 Sumitomo Electric Industries, Ltd. Vertikal-sperrschichtfeldeffekttransistor und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
DE10317383A1 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10120030B4 (de) Lateralhalbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10220810B4 (de) Halbleiterbauteil
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
EP1048079A1 (de) Soi-hochspannungsschalter
DE10303335A1 (de) Halbleiterbauteil
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102008044408A1 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE10346838A1 (de) Superjunction-Bauteil
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102018116843A1 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE19923466B4 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102020128891B4 (de) Halbleitervorrichtung
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102019219310A1 (de) Halbleitervorrichtung
DE10317383B4 (de) Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte
DE102014111218A1 (de) Leistungstransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee