DE10295940T5

DE10295940T5 - Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung

Info

Publication number: DE10295940T5
Application number: DE10295940T
Authority: DE
Inventors: Tsuyoshi Ogawa; Yuji Nishitani; Akihiko Okubora
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-01-31
Filing date: 2002-01-31
Publication date: 2004-04-29
Anticipated expiration: 2022-02-01
Also published as: US6803324B2; US20030162386A1; KR100891269B1; KR20020086741A; DE10295940B4; WO2002061827A1

Abstract

Plattenförmiger Schaltungsblock, mit:
– einer strukturierten Isolationsschicht,
– einer Verbindungsschicht oder Verdrahtungsschicht, welche in der strukturierten Isolationsschicht ausgebildet ist, und
– einer Mehrzahl extern kontaktierender Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind,
wobei der so aufgebaute Schaltungsblock auf einer Ablöseschicht auf einer planarisierten Grundfläche eines Muttersubstrats oder Hauptsubstrats ausgebildet ist, von welcher der Schaltungsblock vom Muttersubstrat abgelöst ist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft einen dünnen Schaltungsblock (circuit board) und ein Verfahren zum Herstellen eines dünnen Schaltungsblocks, eine dünne Verdrahtungs- oder Verbindungsschaltungseinrichtung (wiring circuit device), welche aus den Schaltungsblöcken derart ausgebildet ist, dass sie eine dünne und mehrschichtige Struktur aufweist, ein Verfahren zum Herstellen der Verdrahtungs- oder Verbindungsschaltungseinrichtung, darüber hinaus eine Halbleitereinrichtung, welche aus dem Schaltungsblock derart ausgebildet ist, damit diese eine dünne und mehrschichtige Struktur aufweist, sowie ein Verfahren zum Herstellen der Halbleitereinrichtung.
Technischer Hintergrund
Jüngst wurden verschiedene elektronische Geräte entwickelt, die besonders kompakt und von geringem Gewicht sind und welche fortgeschrittene oder mehrfache Funktionen besitzen. Auch wurden darin Verdrahtungs- oder Verbindungsschaltungseinrichtungen oder Halbleitereinrichtungen in solchen elektronischen Geräten verwendet, deren Größe besonders gering und mit einer höheren Anzahl von Schichten ausgebildet sind. Die kleineren und mit mehr Schichten ausgebildeten Verbindungsschaltungseinrichtungen wurden dadurch implementiert, dass die sogenannten Vias oder Durchkontaktierungslöcher bzw. deren Größe sowie der Verbindungsabstand im Verbindungsschaltkreis minimiert und darüber hinaus weitere technische Entwicklungen ausgeführt wurden, z. B. im Hinblick auf kleinere Mehrfachanschluss-IC-Einrichtungen (multi-pin IC package), so genannte Bare-Chip-Montierungen von Halbleiterchips, die Minimierung und Oberflächenbefestigung oder -montierung von passiven Komponenten, z. B. von Kondensatoren, Widerständen oder dergleichen. Mit einer derart verringerten Struktur der Verbindungsschaltungseinrichtung wurde es jedoch zunehmend schwieriger, die passiven Komponenten herzustellen und auf einer Platine (circuit board) einer Verbindungsschaltungseinrichtung durch konventionelle Techniken zu montieren. Daher wurde eine Verbindungsschaltungseinrichtung vorgeschlagen, bei welcher verschiedene Komponenten darin in abgeschiedener oder beschichteter Form direkt auf der Hauptoberfläche oder in einer Schicht der Platine eingebettet ausgebildet sind.
Bei der oben beschriebenen Verbindungsschaltungseinrichtung werden die direkt abgeschiedenen Komponenten, z. B. ein Widerstand oder eine Kapazität oder ein Kondensator, mittels einer Dickschichttechnik auf einem keramischen Substrat ausgebildet, auf welchem Metallpasten und Pasten aus isolierenden Materialien durch Siebdrucktechnik ausgebildet sind. Jedoch kann durch eine derartige Dickschichttechnik eine richtige und akurate Anordnung oder ein richtiges oder akurates Muster nicht ausgebildet werden. Darüber hinaus ist die Schichtstärke der passiven Komponenten oft nicht geeignet. Darüber hinaus ergibt sich auch keine ausreichende Zuverlässigkeit, und zwar insbesondere aufgrund der nicht stabilen Wiederholbarkeitsbedingungen, usw. Da darüber hinaus beim Vorgang des Ausbildens passiver Komponenten mittels einer Dickschichttechnik die besagten Pasten, die auf dem Substrat aufgebracht sind, für bestimmte Sintervorgänge auch hohen Temperaturen ausgesetzt sind, muss das Substrat eine hohe Wärmewiderstandsfähigkeit besitzen. Das bedeutet nämlich, dass nur eine sehr begrenzte Anzahl von Materialien als Substrat geeignet ist, wodurch die Herstellungskosten ansteigen.
Andererseits benützen Halbleitereinrichtungen sogenannte hochintegrierte Schaltkreise (LSI: large-scale integrated circuit) mit vordefinierten Funktionaltäten, die auf einem einzigen Halbleiterchip integriert sind. Mit der Entwicklung der Herstellungstechniken können LSI-Systeme hergestellt werden, die darauf integriert eine Mischung oder eine Überlagerung verschiedener Funktionen besitzen, z. B. logische, Speicher-, Analog- sowie Digitalfunktionen. Derartige LSI-Systeme werden als Halbleitereinrichtungen verwendet. Um den Bedürfnissen im Hinblick auf einen kleineren und dünneren Aufbau bei Halbleitereinrichtungen Rechnung zu tragen, wurde vorgeschlagen, eine Schichtstärkenreduktion dadurch herbeizuführen, dass der Halbleiter bereits im Zustand des Wafers poliert wird, z. B. durch ein mechanisches und/oder chemisches Verfahren auf der Rückseite des Wafers.
Da ein System LSI eine Mehrzahl von funktionellen Blöcken oder Funktionsblöcken aufweist, die über eine entsprechende Mehrzahl von Funktionsprozessen, die den Funktionsblöcken entsprechen, ausgebildet werden, ist entsprechend auch die Anzahl der Prozessschritte bei einem derartigen LSI erhöht, wodurch sich eine gesteigerte Produktionszeit und eine geringere Ausbeute ergeben, wodurch wiederum die Herstellungskosten steigen. Zur Lösung der Probleme im Zusammenhang mit einem derartigen System-LSI wurde ferner vorgeschlagen, ein Multi-Chip-Modul (MCM) als System-LSI zu verwenden. Ein MCM ist ein Halbleitermodul, welches durch Herstellen der oben beschriebenen Funktionsblöcke als individuelle Halbleiterchips im Rahmen ihrer jeweiligen Herstellungsprozesse ausgebildet ist, wobei die Halbleiterchips zusammen mit der Verbindungs- oder Verschaltungsplatine (wiring board) angeordnet und befestigt werden. Das so ausgebildete MCM weist ähnliche Funktionen auf wie ein System-LSI.
Zur Lösung der zuvor beschriebenen Probleme der Verbindungsschaltungseinrichtung wurde des Weiteren vorgeschlagen, eine Verbindungsschaltungseinrichtung vorzusehen, bei welcher die Komponenten darin durch eine Dünnschichttechnik ausgebildet sind, z. B. durch Fotolithographie, durch Sputtering, durch Aufdampfen, oder dergleichen, wie das in den 29 und 30 dargestellt ist. 29 zeigt eine Verbindungsschaltungseinrichtung 100 mit einer Isolationsschicht 102, die auf der Hauptoberfläche eines Kernsubstrats 101 ausgebildet ist. Ferner ist eine Verbindungsschicht 103 (wiring layer) vorgesehen. Es ist ferner ein Widerstand 104 auf der Isolationsschicht 102 abgeschieden. Der Widerstand 104 wird z. B. von Nickel-Chrom (Ni-Cr), Tantalnitrid (TaN) oder aus Tantal (Ta) gebildet. Es ist zu bemerken, dass dabei Tantalnitrid bevorzugt wird, um einen Widerstand 104 auszubilden, weil der Temperaturkoeffizient (TCR) mit einem Wert von unterhalb 100 ppm/°C gering ausgebildet ist und weil die Funktionalität relativ lang anhaltend stabil ist.
30 zeigt eine andere Verbindungsschaltungseinrichtung 105 mit einer Hauptschicht oder Kernschicht 101 (core layer), bei welcher die Isolationsschicht 102 auf der Hauptoberfläche davon ausgebildet ist, bei welcher die Verbindungsanordnung oder das Verbindungsmuster 103 (wiring pattern) auf der Isolationsschicht 102 ausgebildet ist, wie es bereits zuvor im Zusammenhang mit der Verbindungsschaltungseinrichtung 100 beschrieben wurde. Die Verbindungsschaltungsplatine 105 (wiring circuit board) weist des Weiteren einen Kondensator 106 auf, der zwischen den Endbereichen 103a und 103b der Verbindungsanordnung 103 oder des Verbindungsmusters 103 abgeschieden ist. Insbesondere weist die Kapazität 106 eine untere Verbindungsanordnung 103a (Endbereich der Verbindungsanordnung 103), eine dielektrische Schicht 107, welche auf der unteren Verbindungsanordnung 103a abgeschieden ist, sowie eine obere Verbindungsanordnung 103b (Endbereich der Verbindungsanordnung 103) auf, wobei Letztere auf der dielektrischen Schicht 107 ausgebildet ist. Die dielektrische Schicht 107 ist aus Tantaloxid (Ta₂O₅), Siliziumnitrid (Si₃N₄), Bariumtitanat (BaTiO), oder dergleichen ausgebildet. Tantaloxid kann direkt durch Sputtern auf das Substrat aufgebracht werden. Eine Tantaloxidschicht mit einer gewünschten Schichtstärke kann auch durch anodische Oxidation einer Tantalschicht oder einer Tantalnitridschicht erzeugt werden, wobei dabei die Oxidschicht auf der Oberfläche des Substrats aufwächst.
Das Kernsubstrat (core substrate) der Verbindungsschaltungsanordnung wird von einem leitfähigen Siliziumsubstrat gebildet, welches seine Wirkung entfaltet, wenn eine passive Komponente auf dem Substrat ausgebildet wird. Um mittels der Verbindungsverbindungstechnik (wire bonding technique) mehrfache Gebiete, welche auf der Verbindungsanordnung ausgebildet sind, mit jeweiligen Gebieten auf einem Muttersubstrat auszubilden, wenn die Verbindungsschaltungseinrichtung auf einem Muttersubstrat befestigt wird, wird eine Anschlussanordnung auf der Oberfläche einer Schicht ausgebildet, in welcher die passive Komponente ausgebildet wird. Daher wird die Verbindungsschaltungseinrichtung Prozessen ausgesetzt im Hinblick auf das Ausbilden der Anschlussanordnung und im Hinblick auf die Verbindungsverbindung.
Eine Kommunikationsanschlusseinheit oder dergleichen soll im Wesentlichen kompakt und für eine Tragbarkeit von geringem Gewicht sein. Des Weiteren weist sie ein RF-Modul oder Radiofrequenzmodul auf, welches in einer Übertragungs-/Empfangseinheit davon ausgebildet ist, um analoge RF-Signale zu konvertieren oder umzuwandeln. 31 zeigt ein Beispiel eines RF-Moduls. Das RF-Modul wird gewöhnlich mit dem Bezugszeichen 110 bezeichnet. Wie dort gezeigt ist, weist das RF-Modul 110 eine Grundplatine oder Hauptplatine 111 (base circuit board) sowie eine RF-Einrichtungsschicht 112 (RF device layer) auf, die auf der Grundplatine oder Hauptplatine 111 angeordnet ist. In der RF-Einrichtungsschicht 112 sind passive Komponenten oder Bauteile ausgebildet, und zwar mittels Abscheidung über Dünnschichttechniken oder Dickschichttechniken. Die RF-Einrichtungsschicht 112 besitzt eine erste Verdrahtungs- oder Verbindungsschicht 115 (first wiring layer), welche auf einer Verdrahtungs- oder Verbindungsanordnung 113 (wiring pattern) auf der Grundplatine oder Haupt platine 111 ausgebildet ist, und zwar mit einer Isolierschicht 114 zwischen der Verbindungsanordnung 113 (wiring pattern) und der Verbindungsschicht 115. Bei der RF-Einrichtung 112 ist die Verbindungsanordnung 113 auf der Grundplatine oder Hauptplatine 111 mit der ersten Verbindungsschicht 115 über eine Durchkontaktierung oder einen Via 116 in der Isolationsschicht 114 verbunden.
Die in der RF-Einrichtungsschicht 112 ausgebildeten passiven Komponenten umfassen einen Widerstand 117 sowie einen Kondensator 118, welche auf der ersten Verbindungsschicht 115 abgeschieden sind. Des Weiteren weist die RF-Einrichtungsschicht 112 eine zweite Isolationsschicht 119 auf, die auf der ersten Verbindungsschicht 115 ausgebildet ist. Ferner ist eine zweite Verbindungsschicht 120 auf der zweiten Isolationsschicht 119 vorgesehen, wobei eine Durchkontaktierung 116 in der zweiten Isolationsschicht 119 ausgebildet ist. Bei der RF-Einrichtungsschicht 112 weist die zweite Verbindungsschicht 120 einen Induktor oder eine Induktivität 121 darauf auf. Es sei an dieser Stelle darauf hingewiesen, dass die Induktivität 121 gewöhnlich nicht durch eine Dünnschichttechnik ausgebildet wird, z. B. durch Sputtern, oder dergleichen, weil damit Verluste bestimmter Eigenschaften, z. B. Feldstärkeverluste (gain loss), in Verbindung stehen, sondern es wird eine Dickschichttechnik verwendet, z. B. Plattieren.
Da das RF-Übertragungsempfangsmodul (RF transmission/reception module, welches nachfolgend als RF-Modul bezeichnet wird) 117 sowie der Kondensator 118 mit hoher Präzision auf der Grundplatine oder Hauptplatine 111 durch eine Dünnschichttechnik, z. B. durch Sputtern, ausgebildet werden, ist es notwendig, dass die Grundplatine oder Hauptplatine 111 eine hohe Widerstandsfähigkeit aufweist gegenüber erhöhten Oberflächentemperaturen, wie sie während des Sputterns auftreten. Des Weiteren muss die Grundplatine oder Hauptplatine 111 Eigenschaften aufweisen, die es ermöglichen, eine fokale Tiefe (focal depth) während eines Lithographievorgangs sowie eine Kontaktanordnung während des Markierens gewährleisten. Des Weiteren muss die Grundplatine oder Hauptplatine 111 zu einer hochpräzisen Planarisierung geeignet sein, und sie muss geeignete Eigenschaften aufweisen im Hinblick auf ihre Isolation sowie im Hinblick auf eine thermische und eine chemische Widerstandsfähigkeit.
Bei dem RF-Modul 110 ist das Kernsubstrat der Grundplatine oder Hauptplatine 111 aus Silizium (Si) oder Glas mit den oben beschriebenen Charakteristika ausgebildet. Daher können passive Komponenten mit geringen Verlusten auf diesem Kernsubstrat bei vergleichsweise geringen Kosten abhängig vom LSI-Herstellungsprozess abgeschieden werden. Die Verwendung von Si oder von Glas zur Ausbildung des Kernsubstrats im RF-Modul 110 ermöglicht das Ausbilden der passiven Komponenten mit einer höheren Präzision und ermöglicht auch, dass die Flächenbereiche für derartige Komponenten etwa 100-fach kleiner sind als beim Anordnen durch einen Printvorgang oder Druckvorgang, welcher beim herkömmlichen Prozessieren von Keramikmodulen verwendet wird, im Vergleich zum Nassätzen, welches verwendet wird beim Ausbilden der Verbindungsanordnung oder des Verbindungsmusters auf einer gedruckten Platine oder gedruckten Verbindungsplatine. Des Weiteren erlaubt ein Si- oder Glassubstrat als Kernsubstrat beim RF-Modul 110 auch einen Betrieb der abgeschiedenen passiven Komponenten bei einer Betriebsfrequenz von bis zu 20 GHz.
Bei dem oben beschriebenen RF-Modul ist es jedoch notwendig, Gebiete auf der RF-Einrichtungsschicht 112 auszubilden und diese durch eine Verbindungsverbindungstechnik oder dergleichen, wie oben beschrieben, zu verbinden, um das RF-Modul 110 auf dem Muttersubstrat zu befestigen. Es müssen beim RF-Modul 110 nämlich Spannungsversorgungs- und Erdungsleitungen sowie Steuersignalleitungen von der Hauptplatine 111 mit der RF-Einrichtungsschicht 112 verbunden werden, auf welcher eine RF-SignalVerbindungsanordnung oder ein RF-SignalVerbindungsmuster (RF signal wiring pattern) ausgebildet ist. Folglich kann beim RF-Modul 110 zwischen der Grundplatine oder Hauptplatine 111 und der RF-Einrichtungsschicht 112 eine elektromagnetische Interferenz auftreten, und es müssen multiple oder mehrfache Verbindungsschichten ausgebildet werden, wodurch die Produktionskosten steigen.
Zum Ausbilden eines RF-Moduls kann eine organische Verbindungsplatine (organic wiring board), welche bei herkömmlichen Verbindungsplatineneinrichtungen verwendet wird und welche vergleichsweise preisgünstig ist, und welche mehrfach geschichtet oder mehrfach beschichtet sein kann, verwendet, um die oben beschriebenen Probleme im Vergleich zum Siliziumsubstrat oder zum Glassubstrat zu lösen. Bei einem aus einer organischen Verbindungsplatine gebildeten RF-Modul werden die Spannungsversorgungsleitungen, die Erdungsleitungen und die Steuersignalleitungen auf der Grundplatine oder Hauptplatine ausgebildet, und es wird ein RF-Signalschaltkreis in der RF-Einrichtungsschicht ausgebildet, um dadurch die Grundplatine oder Hauptplatine von der RF-Ein richtungsschicht zu trennen. Es ist somit möglich, zu verhindern, dass die elektromagnetischen Interferenzen auftreten. Dadurch werden die Charakteristika des RF-Moduls verbessert. Da die Spannungsversorgungsleitungen und die Erdungsleitungen mit einer ausreichenden Fläche auf der Grundplatine oder Hauptplatine ausgebildet werden können, kann die Spannungsversorgung für das RF-Modul in einem großen Regelungsbereich zugeführt werden.
Jedoch ist dieses RF-Modul in diesem Fall dahingehend nachteilhaft, weil die RF-Einrichtungsschicht auf einer mehrschichtigen Verbindungsplatine als Grundplatine oder Hauptplatine ausgebildet ist und somit keine hochpräzisen abgeschiedenen passiven Komponenten ausgebildet werden können, weil die Grundplatine oder Hauptplatine im Hinblick darauf keine ausreichenden Eigenschaften aufweisen, wie dies beim zuvor beschriebenen Siliziumsubstrat oder Glassubstrat der Fall wäre. Darüber hinaus zeigt die mehrschichtige Verbindungsplatine auch eine gewisse Krümmung (warping), so dass eine Präzision für das Anordnen einer Verbindungsanordnung oder eines Verbindungsmusters in jeder Schicht im Hinblick auf eine der anderen Schichten hier geringer ausfällt, wenn man die Abfolge der verschiedenen Strukturierungsprozesse betrachtet, so dass dieses RF-Modul nicht mit höchster Präzision hergestellt werden kann. Des Weiteren ist das RF-Modul auch dahingehend nachteilhaft, weil die mehrschichtige Verbindungsplatine eine vergleichsweise harte Oberfläche besitzt, die vergleichsweise unregelmäßig aufgebaut ist, und zwar wegen der Verbindungsanordnung oder des Verbindungsmuster, die darin ausgebildet sind, so dass es schwierig ist, hochpräzise abgeschiedene passive Komponenten mit einer vergleichsweise planaren Struktur auszubilden. Ferner ist es auch schwierig, dieses RF-Modul einem Sputterprozess auszusetzen, weil die mehrschichtige Verbindungsplatine keine ausreichende thermische Widerstandsfähigkeit besitzt.
32 zeigt eine Halbleitereinrichtung. Diese Halbleitereinrichtung wird im All- gemeinen mit dem Bezugszeichen 130 bezeichnet. Wie es sich aus der Darstellung ergibt, weist die Halbleitereinrichtung 130 eine Verbindungsplatine 131 (wiring board), welche auf einem organischen oder keramischen Substrat ausgebildet ist, sowie Verbindungsschichten 134 und 135 (wiring layers) auf, die auf den vorderen und hinteren Hauptoberflächen der Verbindungsplatine 131 durch Strukturieren ausgebildet sind, und zwar mit Isolationsschichten 132 und 133 unter der Verbindungsschicht 134 bzw. auf der Verbindungsschicht 135. Bei dieser Halbleitereinrichtung 130 sind geeignete Verbindungsanordnungen oder Verbindungsmuster und, soweit notwendig, abgeschiedene Komponenten (nicht dargestellt) in den Verbindungsschichten 134 und 135 ausgebildet, von denen eine auf ihrer Oberfläche die Halbleiterchips 136 befestigt aufweist, und zwar mit ihrer Oberfläche nach unten auf einer der Hauptoberflächen davon angeordnet. Bei der Halbleitereinrichtung 130 sind die vorderen und hinteren Verbindungsschichten 134 und 135 miteinander über Durchkontaktierungslöcher 137 kontaktiert, die in der Verbindungsplatine 131 ausgebildet sind. Bei der Halbleitereinrichtung 130 sind Lötresistschichten 138 und 139 über der Verbindungsschicht 134 und unter der Verbindungsschicht 135 ausgebildet, sowie Verbindungsanschlüsse 142 und externe Kontaktierungselektroden 143, die mit den Verbindungsschichten 134 und 135 über Durchkontaktierungslöcher 140 bzw. 141 verbunden sind.
Da bei der Halbleitereinrichtung 130 Verbindungspfade (wiring path) auf der Hauptoberfläche der Verbindungsplatine 131 mit einem Abstand oder Pitch von etwa 100 μm im Minimum ausgebildet sind, muss die Verbindungsplatine 131 einen größer ausgedehnten Flächenbereich besitzen oder mehrfach geschichtet sein für den Fall, dass viele Verbindungen zwischen den Halbleiterchips 136 auszubilden sind. Auch sind bei der Halbleitereinrichtung 130 die Halbleiterchips 136 oder die Verbindungsanordnungen oder Verbindungsmuster miteinander über die Durchgangslöcher 137 in dem Fall miteinander verbunden, bei welchem die Halbleiterchips 136 auf jeder der vorderen und hinteren Hauptoberflächen der Verbindungsplatine 131 befestigt sind. Bei der Halbleitereinrichtung 130 muss die Verbindungsplatine 131 eine große Fläche besitzen oder einen großen Flächenbereich anbieten, weil die Durchgangslöcher 137 und die Gebiete einen Durchmesser von mindestens 50 μm aufweisen.
Wegen der zuvor beschriebenen Probleme, die durch die Verbindungsplatine 131 verursacht werden, ist bei der Halbleitereinrichtung 130 der Verbindungspfad oder Verbindungsweg (wiring path), welcher die Halbleiterchips 136 miteinander verbindet, länger. Des Weiteren weist der Verbindungsdurchgang oder Verbindungspfad eine größere Anzahl von Durchkontaktierungen 140 und 141 auf, weil eine größere Anzahl Verbindungsschichten ausgebildet ist. Daher besitzt die Halbleitereinrichtung 130 größere Komponenten L, C und R des Verbindungspfads oder des Verbindungsweges, und folglich ist ihre Performance geringer, verglichen mit der des System-LSI.
Des Weiteren können bei der Halbleitereinrichtung 130 keine Halbleiterchips oder andere elektronische Teile auf der Rückseite der Verbindungsplatine 131 angebracht werden, weil dort die externen Verbindungsanschlüsse 143 ausgebildet sind, wie das oben bereits erwähnt wurde, und zwar für die Verwendung zur Befestigung der Halbleitereinrichtung 130 auf einem Muttersubstrat. Folglich ist die Halbleitereinrichtung 130 dahingehend nachteilhaft, dass der Halbleiterchip 136 nicht geeignet angeordnet werden kann im Hinblick auf seine peripheren Schaltkreise, und es können keine Komponenten auf der Verbindungsplatine 131 mit hoher Dichte befestigt oder angeordnet werden.
Andererseits kann ein Halbleiterchip 136, welcher aus einem Wafer mit einer durch Polieren verminderten Schichtdicke ausgebildet wurde, auf der Verbindungsplatine 131 der Halbleitereinrichtung 130 befestigt werden. Jedoch hat ein derartig dünner Halbleiterchip 136 keine ausreichende mechanische Stabilität, so dass eine Handhabung nach dem Poliervorgang nicht einfach ist. Zum Beispiel kann der Wafer während des Transportvorgangs zu einem nachfolgenden Prozessschritt zerbrochen oder während des Auftrennvorgangs beschädigt werden. Auch kann sich im Hinblick auf den dünnen Halbleiterchip 136 eine Beschädigung ergeben, während dieser auf der Verbindungsplatine 131 angeordnet und befestigt wird.
Die zuvor beschriebene Verwendung eines Siliziumsubstrats oder eines Glassubstrats, die eine exzellente Flachheit bzw. eine hervorragende thermische Widerstandsfähigkeit besitzen, ist geeignet, die Zuverlässigkeit der Verbindungsschichten der Halbleitereinrichtung 130 zu verbessern. Da es jedoch schwierig ist, leitende Strukturen auf den Vorder- und Rückseiten der Halbleitereinrichtung 130 auszubilden, kann eine hohe Packungsdichte nicht auf einfache Art und Weise durch Befestigen von Halbleiterchips auf beiden Seiten der Halbleitereinrichtung 130 erreicht werden. Auch tritt bei der Halbleitereinrichtung 130 bei der Verbindungsplatine 131 leicht eine Krümmung aufgrund der Verbindungsdichte zwischen verschiedenen Verbindungsschichten auf. Insbesondere Wärme aufgrund von Befestigungsvorgängen bei den Halbleiterchips 136 führt zu einer weiteren Verkrümmung oder Verspannung der Verbindungsplatine 131, falls diese aus einem organischen Substrat besteht, so dass nur schlechte Lötergebnisse während des Befestigens der Halbleitereinrichtung 130 auf einem Muttersubstrat erreicht werden können, so dass die Zuverlässigkeit der Verbindungsschichten sinkt.
Offenbarung der Erfindung
Erfindungsgemäß soll die Aufgabe gelöst werden, die oben beschriebenen Nachteile des Standes der Technik dadurch zu vermeiden, dass ein dünner Schaltungsblock geschaffen wird, welcher ausgebildet wird durch Wählen eines Siliziumsubstrats oder eines Glassubstrats mit einer ausreichenden Flachheit und einem geringen Krümmungsvermögen als Muttersubstrat. Das Muttersubstrat ist dann Gegenstand entsprechender Dünnschicht- oder Dickschichtabscheideprozesse, des Ausbildens von Verbindungsschichten auf dem Muttersubstrat, welche darin eingebettet abgeschiedene Komponenten aufweisen, die mit Isolationsschichten jeweils in Kontakt stehen. Der so ausgebildete Schaltungsblock wird dann vom Muttersubstrat abgetrennt. Somit ergibt sich ein Schaltungsblock mit hoher Präzision, hoher Funktionalität und einer hohen Zuverlässigkeit. Er ist somit geeignet, eine hohe Packungsdichte und geringe Kosten zu schaffen. Gegenstand der Erfindung sind ferner ein Verfahren zum Herstellen einer Verbindungsschaltkreiseinrichtung. Ferner betrifft die Erfindung eine Halbleitereinrichtung, welche den Schaltungsblock (circuit block) enthält, sowie ein Verfahren zum Herstellen der Halbleitereinrichtung.
Die oben beschriebenen Zielsetzungen werden erreicht durch Bereitstellen eines plattenartigen Schaltungsblocks (circuit block), welcher gemäß der vorliegenden Erfindung aufweist:

- eine strukturierte Isolationsschicht,
– eine Verdrahtungsschicht oder Verbindungsschicht, welche in der strukturierten Isolationsschicht ausgebildet ist, und
– eine Mehrzahl extern kontaktierender Bereiche, welche auf der Verdrahtungsschicht oder Verbindungsschicht ausgebildet sind,

Da der erfindungsgemäße Schaltungsblock auf einem Muttersubstrat ausgebildet ist, welches eine hochpräzise planarisierte Oberfläche besitzt und welches exzellente thermische und chemische Widerstandseigenschaften aufweist, welches in der Lage ist eine fokale Tiefe während eines Lithographievorgangs und eine gute Kontaktanordnung während eines Maskierungsvorgangs zu gewährlei sten, kann die Verbindungsschicht, welche so in dem Schaltungsblock ausgebildet ist, feine Kontaktierungs- oder Verbindungsdurchgänge aufweisen, so dass sich eine hohe Präzision und Zuverlässigkeit ergibt und hochpräzise abgeschiedene Komponenten darin eingebettet werden können, und darauf Halbleiterchips und andere elektronische Komponenten mit einer hohen Packungsdichte angebracht werden können, ohne dass sich eine Beeinflussung durch ein Krümmen der Oberfläche oder durch Unregelmäßigkeiten im Substrat ergibt. Der Schaltungsblock wird auf einer Hauptplatine oder Grundplatine oder dergleichen angebracht oder befestigt, um eine hochzuverlässige Verbindungsschaltungseinrichtung zu schaffen.
Die oben beschriebenen Zielsetzungen werden des Weiteren erreicht durch ein Verfahren zum Herstellen eines Schaltungsblocks, welches erfindungsgemäß die folgenden Schritte aufweist:

– Ausbilden einer Ablöseschicht auf einer planarisierten Grundfläche eines Muttersubstrats oder Hauptsubstrats,
– Ausbilden einer Isolationsschicht auf der Ablöseschicht,
– Strukturieren einer Verdrahtungsschicht oder Verbindungsschicht, welche eine Mehrzahl extern kontaktierender Bereiche aufweist, auf der Isolationsschicht, und
– Separieren eines dünnen Schaltungsblocks, welcher aus der Isolationsschicht und der Verdrahtungsschicht oder Verbindungsschicht besteht, von der Ablöseschicht des Muttersubstrats oder Hauptsubstrats.

Bei dem oben beschriebenen erfindungsgemäßen Verfahren wird der Schaltungsblock auf einem Muttersubstrat mit einer hochpräzisen planarisierten Oberfläche ausgebildet, welches eine exzellente thermische und chemische Widerstandsfähigkeit besitzt, in der Lage ist, während eines Lithographievorgangs die fokale Tiefe zu halten, und welches während eines Maskierungsvorgangs eine gute Kontaktanordnung gewährleistet. Daher kann der Schaltungsblock effektiv erzeugt werden und dabei eine Verbindungsschicht enthalten, die feine Verbindungsdurchgänge (wiring passes) besitzt. Ferner wird so eine hohe Präzision sowie eine hohe Zuverlässigkeit erreicht, und zwar insbesondere dadurch, dass ermöglicht wird, dass hochpräzise abgeschiedene Komponenten darin eingebettet werden und dass Halbleiterchips, elektronische Komponenten mit hoher Packungsdichte angeordnet und befestigt werden, und zwar ohne Beeinflussung durch eine Krümmung oder durch Oberflächenunregelmäßigkeiten des Substrats.
Die oben beschriebenen Zielsetzungen werden des Weiteren auch erreicht, indem eine Verbindungsschaltungseinrichtung (wiring circuit device) gemäß der vorliegenden Erfindung geschaffen wird, welche aufweist:

– einen Schaltungsblock und
– eine Grundplatine oder Hauptplatine mit einer Mehrzahl Verbindungsbereiche, welche auf einer Grundfläche oder Hauptfläche davon ausgebildet sind und mit extern kontaktierenden Bereichen des Schaltungsblocks korrespondieren,
– bei welcher der Schaltungsblock plattenartig ausgebildet ist und aufweist:
– eine Isolationsschicht,
– eine Verbindungsschicht oder Verdrahtungsschicht, welche auf der Isolationsschicht strukturiert ist, und
– die Mehrzahl extern kontaktierender Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind,
– bei welcher der Schaltungsblock auf einer Ablöseschicht ausgebildet ist, die ihrerseits auf einer planarisierten Grundfläche oder Hauptfläche eines Muttersubstrats oder Hauptsubstrats ausgebildet ist,
– bei welcher der Schaltungsblock von der Ablöseschicht auf dem Muttersubstrat oder Hauptsubstrat getrennt oder separiert ist oder wird und
– bei welcher der Schaltungsblock auf der Grundfläche oder Hauptfläche verbunden wird, und zwar auf der Grundplatine mittels der extern kontaktierenden Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind und die mit den korrespondierenden Verbindungsbereichen verbunden sind, die auf der Grundplatine ausgebildet sind.

Die oben beschriebene Verbindungsschaltungseinrichtung weist den auf dem Muttersubstrat hergestellten Schaltungsblock auf, wobei das Muttersubstrat eine hochpräzise und planarisierte Oberfläche aufweist und exzellente thermische und chemische Widerstandsfähigkeitseigenschaften besitzt, in der Lage ist bei einem Lithographievorgang die fokale Tiefe zu halten und darüber hinaus bei einem Maskierungsvorgang eine gute Kontaktanordnung zu gewährleisten. Darüber hinaus weist das dabei verwendete Muttersubstrat die Verbindungsschicht auf, welche ihrerseits feine Verbindungsdurchgänge (wiring passes) besitzt. Dadurch wird eine hohe Präzision und Zuverlässigkeit erreicht, insbesondere da durch, dass hochpräzise abgeschiedene Komponenten darin eingebettet werden, und dadurch, dass Halbleiterchips, elektronische Teile oder Komponenten und dergleichen mit hoher Packungsdichte angeordnet und befestigt sind, ohne dass Beeinflussungen durch eine Krümmung oder durch Unregelmäßigkeiten der Oberfläche des Substrats auftreten. Da die Verbindungsschicht oder Verdrahtungsschicht (wiring layer) sowie der Schaltkreis der Grundplatine oder Hauptplatine voneinander elektrisch und elektromagnetisch separiert und isoliert sind, um irgendwelche Interferenzen zu vermeiden, wurden somit verbesserte Charakteristika und Eigenschaften erreicht. Da darüber hinaus die Spannungsversorgungs- und Erdungsleitungen mit ausreichendem Platz auf der Grundplatine oder Hauptplatine ausgebildet sind, kann Spannung der Verbindungsschaltungseinrichtung mit einem hohen Vermögen an Ausregelung oder Regulation zugeführt werden.
Die oben beschriebenen Zielsetzungen können erreicht werden durch Schaffung eines Verfahrens zum Herstellen einer Verbindungsschaltungseinrichtung, wobei das Verfahren erfindungsgemäß die folgenden Schritte aufweist:

– Ausbilden eines Schaltungsblocks auf einem Muttersubstrat oder Hauptsubstrat,
– Befestigen des Schaltungsblocks auf der Grundfläche oder Hauptfläche einer Grundplatine durch Verbinden,
– wobei der Schritt des Ausbildens des Schaltungsblocks weiter die folgenden Schritte aufweist:
– Ausbilden einer Ablöseschicht auf einer planarisierten Grundfläche oder Hauptfläche eines Hauptsubstrats oder Muttersubstrats,
– Ausbilden einer Isolationsschicht auf der Ablöseschicht,
– Strukturieren einer Verbindungsschicht oder Verdrahtungsschicht auf der Isolationsschicht, und zwar mit einer Mehrzahl extern kontaktierender Bereiche, und
– Trennen oder Separieren eines dünnen Schaltungsblocks, welcher gebildet wird von der Isolationsschicht und der Verbindungsschicht, von der Ablöseschicht auf dem Muttersubstrat oder Hauptsubstrat.

Bei dem oben beschriebenen Verfahren zum Herstellen einer Verbindungsschaltungseinrichtung wird der Schaltungsblock auf einem Muttersubstrat ausgebildet, wobei das Muttersubstrat eine hochpräzise und planarisierte Oberfläche aufweist und exzellente thermische und chemische Widerstandsfähigkeitseigen schaften besitzt, in der Lage ist bei einem Lithographievorgang die fokale Tiefe zu halten und darüber hinaus bei einen Maskierungsvorgang eine gute Kontaktanordnung zu gewährleisten. Darüber hinaus weist das dabei verwendete Muttersubstrat die Verbindungsschicht auf, welche ihrerseits feine Verbindungsdurchgänge (wiring passes) besitzt. Dadurch wird eine hohe Präzision und Zuverlässigkeit erreicht, insbesondere dadurch, dass hochpräzise abgeschiedene Komponenten darin eingebettet werden, und dadurch, dass Halbleiterchips, elektronische Teile oder Komponenten und dergleichen mit hoher Packungsdichte angeordnet und befestigt sind, ohne dass Beeinflussungen durch eine Krümmung oder durch Unregelmäßigkeiten der Oberfläche des Substrats auftreten. Da die Verbindungsschicht oder Verdrahtungsschicht (wiring layer) sowie der Schaltkreis der Grundplatine oder Hauptplatine voneinander elektrisch und elektromagnetisch separiert und isoliert sind, um irgendwelche Interferenzen zu vermeiden, werden somit verbesserte Charakteristika und Eigenschaften erreicht. Da darüber hinaus die Spannungsversorgungs– und Erdungsleitungen mit ausreichendem Platz auf der Grundplatine oder Hauptplatine ausgebildet sind, kann Spannung der Verbindungsschaltungseinrichtung mit einem hohen Vermögen an Ausregelung oder Regulation zugeführt werden.
Die oben beschriebenen Zielsetzungen können durch Bereitstellen einer Halbleitereinrichtung (semiconductor device) erreicht werden, welche erfindungsgemäß aufweist:

– eine plattenförmigen Schaltungsblock,
– Halbleiterchips, welche auf einer Verbindungsschicht oder Verdrahtungsschicht des Schaltungsblocks aufgebracht und befestigt sind,
– eine Versiegelungsharzschicht, welche die Halbleiterchips versiegelt, und
– eine Hauptplatine, auf deren Grundfläche oder Hauptfläche eine Mehrzahl Verbindungsbereiche ausgebildet sind, welche mit extern kontaktierenden Bereichen des Schaltungsblocks korrespondieren,
– wobei der Schaltungsblock aufweist:
– eine Isolationsschicht,
– eine Verbindungsschicht oder Verdrahtungsschicht, welche auf der Isolationsschicht strukturiert ist, und
– die Mehrzahl extern kontaktierender Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind.

Die oben beschriebene Halbleitereinrichtung weist einen Schaltungsblock auf, welcher auf einem Muttersubstrat ausgebildet ist, wobei das Muttersubstrat eine hochpräzise und planarisierte Oberfläche aufweist und exzellente thermische und chemische Widerstandsfähigkeitseigenschaften besitzt, in der Lage ist bei einem Lithographievorgang die fokale Tiefe zu halten und darüber hinaus bei einen Maskierungsvorgang eine gute Kontaktanordnung zu gewährleisten. Darüber hinaus weist das dabei verwendete Muttersubstrat die Verbindungsschicht auf, welche ihrerseits feine Verbindungsdurchgänge (wiring passes) besitzt. Dadurch wird eine hohe Präzision und Zuverlässigkeit erreicht, insbesondere dadurch, dass hochpräzise abgeschiedene Komponenten darin eingebettet werden, und dadurch, dass Halbleiterchips, elektronische Teile oder Komponenten und dergleichen mit hoher Packungsdichte angeordnet und befestigt sind, ohne dass Beeinflussungen durch eine Krümmung oder durch Unregelmäßigkeiten der Oberfläche des Substrats auftreten. Da die Verbindungsschicht oder Verdrahtungsschicht (wiring layer) sowie der Schaltkreis der Grundplatine oder Hauptplatine voneinander elektrisch und elektromagnetisch separiert und isoliert sind, um irgendwelche Interferenzen zu vermeiden, wurden somit verbesserte Charakteristika und Eigenschaften erreicht. Da darüber hinaus die Spannungsversorgungs- und Erdungsleitungen mit ausreichendem Platz auf der Grundplatine oder Hauptplatine ausgebildet sind, kann Spannung der Verbindungsschaltungseinrichtung mit einem hohen Vermögen an Ausregelung oder Regulation zugeführt werden. Bei dieser Halbleitereinrichtung werden die Halbleiterchips und das versiegelnde Harz oder die versiegelnde Harzschicht mittels Polieren mit einer verminderten Schichtstärke ausgebildet, und es werden weniger Brüche oder andere Beschädigungen auftreten.
Die oben beschriebenen Zielsetzungen werden auch durch Schaffung des Herstellungsverfahrens für die erfindungsgemäße Halbleitereinrichtung erreicht, wobei das erfindungsgemäß Verfahren die Schritte aufweist:

– Ausbilden eines dünnen Schaltungsblocks auf dem Muttersubstrat,
– Befestigen von Halbleiterchips auf dem Schaltungsblock,
– Ausbilden auf einer Verdrahtungsschicht oder Verbindungsschicht des Schaltungsblocks einer Versiegelungsharzschicht, welche die Halbleiterchips versiegelt,
– Separieren oder Trennen des Schaltungsblocks mit den darauf befestigten Halbleiterchips von einer Ablöseschicht, welche auf dem Muttersubstrat ausgebildet ist, und
– Befestigen durch Verbinden eines Schaltungsblocks auf einer Hauptoberfläche einer Hautplatine,
wobei der Schritt des Ausbildens des Schaltungsblocks die Schritte aufweist:
– Ausbilden der Ablöseschicht auf einer planarisierten Hauptoberfläche des Muttersubstrats,
– Ausbilden einer Isolationsschicht auf der Ablöseschicht,
– Strukturieren der Verdrahtungsschicht oder Verbindungsschicht auf der Isolationsschicht, und zwar mit einer Mehrzahl externer Verbindungsbereiche.

Bei dem oben beschriebenen Verfahren zum Herstellen einer Halbleitereinrichtung wird ein Schaltungsblock auf einem Muttersubstrat ausgebildet, wobei das Muttersubstrat eine hochpräzise und planarisierte Oberfläche aufweist und exzellente thermische und chemische Widerstandsfähigkeitseigenschaften besitzt, in der Lage ist bei einem Lithographievorgang die fokale Tiefe zu halten und darüber hinaus bei einen Maskierungsvorgang eine gute Kontaktanordnung zu gewährleisten. Darüber hinaus weist das dabei verwendete Muttersubstrat die Verbindungsschicht auf, welche ihrerseits feine Verbindungsdurchgänge (wiring passes) besitzt. Dadurch wird eine hohe Präzision und Zuverlässigkeit erreicht, insbesondere dadurch, dass hochpräzise abgeschiedene Komponenten darin eingebettet werden, und dadurch, dass Halbleiterchips, elektronische Teile oder Komponenten und dergleichen mit hoher Packungsdichte angeordnet und befestigt sind, ohne dass Beeinflussungen durch eine Krümmung oder durch Unregelmäßigkeiten der Oberfläche des Substrats auftreten. Da die Verbindungsschicht oder Verdrahtungsschicht (wiring layer) sowie der Schaltkreis der Grundplatine oder Hauptplatine voneinander elektrisch und elektromagnetisch separiert und isoliert sind, um irgendwelche Interferenzen zu vermeiden, wurden somit verbesserte Charakteristika und Eigenschaften erreicht. Da darüber hinaus die Spannungsversorgungs- und Erdungsleitungen mit ausreichendem Platz auf der Grundplatine oder Hauptplatine ausgebildet sind, kann Spannung der Verbindungsschaltungseinrichtung mit einem hohen Vermögen an Ausregelung oder Regulation zugeführt werden. Bei dieser Halbleitereinrichtung sind die Halbleiterchips und das Versiegelungsharz oder die Versiegelungsharzschicht mittels eines Poliervorgangs mit einer reduzierten Schichtstärke ausgebildet. Ferner liegen dabei weniger Brüche oder andere Beschädigungen vor.
Diese und weitere Aspekte, Eigenschaften und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung der besten Ausführungsform der Erfindung Im Zusammenhang mit den beigefügten Figuren.
Kurzbeschreibung der Figuren
1 zeigt ein Flussdiagramm für den Herstellungsvorgang zum Herstellen eines erfindungsgemäßen Radiofrequenzmoduls (RF-Modul).
2 ist eine axiale Schnittansicht eines Muttersubstrats, welches bei der Herstellung des erfindungsgemäßen RF-Moduls verwendet wird.
3 ist eine axiale Schnittansicht des Muttersubstrats aus 2 mit einer darauf ausgebildeten ersten Isolationsschicht.
4 ist eine axiale Schnittansicht des Muttersubstrats aus 3 mit einer darauf ausgebildeten ersten Verbindungsschicht.
5 ist eine axiale Schnittansicht des Muttersubstrats aus 4 mit einer zusätzlich darauf ausgebildeten zweiten Verbindungsschicht oder Verdrahtunsschicht.
6 ist eine axiale Schnittansicht des Muttersubstrats aus 5 mit einer zusätzlich darauf ausgebildeten dünnen Widerstandsschicht sowie einer zusätzlichen dünnen Kondensatorschicht, welche auf der zweiten Verbindungsschicht ausgebildet sind.
7 ist eine axiale Schnittansicht des Muttersubstrats aus 6 mit einer zusätzlich darauf ausgebildeten dritten Isolationsschicht.
8 ist eine axiale Schnittansicht des Muttersubstrats aus 7 mit einer zusätzlich darauf ausgebildeten dritten Verbin dungsschicht oder Verdrahtungsschicht.
9 ist eine axiale Schnittansicht des Muttersubstrats aus 8, welche den Vorgang des Separierens des Schaltungsblocks vom Muttersubstrat zeigt, wobei dieser gemäß der Prozesse aus 2 bis 8 ausgebildet wurde.
10 ist eine axiale Schnittansicht einer Grundplatine oder Hauptplatine.
11 ist eine axiale Schnittansicht, welche den Vorgang des Verbindens oder Anbrindens des vom Muttersubstrat separierten Schaltungsblocks aus 9 an die in 10 gezeigte Grundplatine oder Hauptplatine zeigt.
12 ist eine axiale Schnittansicht, welche den Schaltungsblock in Verbindung mit der Hauptplatine oder Grundplatine aus 11 zeigt.
13 ist eine axiale Schnittansicht eines anderen RF-Moduls.
14 ist eine axiale Schnittansicht der Grundplatine oder Hauptplatine mit einer Haftschicht darauf.
15 ist eine axiale Schnittansicht, welche den Vorgang des Anbringens oder Anbindens des Schaltungsblocks an die Hauptplatine oder Grundplatine zeigt.
16 ist eine axiale Schnittansicht, welche den Vorgang des Anbringens oder Anbindens des Schaltungsblocks an die Hauptplatine oder Grundplatine mittels einer Thermokompressionsverbindungstechnik zeigt.
17 ist eine axiale Schnittansicht eines weiteren RF-Moduls.
18 ist eine axiale Schnittansicht, welche den Vorgang des Unterteilens der Schaltungsblockanordnung in die Schaltungsblöcke zeigt.
19 ist eine axiale Schnittansicht, welche den Vorgang des Separierens oder Trennens der Schaltungsblöcke vom Muttersubstrat zeigt.
20A bis 20D sind axiale Schnittansichten, welche den Vorgang des Herstellens eines Schaltungsblocks unter Verwendung eines Muttersubstrats mit einer Hilfsschicht oder Dummy-Schicht darauf zeigen, wobei 20A eine axiale Ansicht des Vorgangs des Unterteilens der Schaltungsblockanordnung in die Schaltungsblöcke zeigt, wobei 20B eine axiale Schnittansicht ist, welche den Vorgang des Trennens oder Separieren der Schaltungsblöcke vom Muttersubstrat zeigt, wobei 20C eine axiale Schnittansicht eines anderen Muttersubstrats ist, welches den Zustand nach dem Unterteilen zeigt, ähnlich wie in 20B, und wobei 20D eine axiale Schnittansicht des Muttersubstrats ist, von welchem die Harzschicht entfernt wurde.
21 ist eine axiale Schnittansicht eines weiteren RF-Moduls.
22 ist eine axiale Schnittansicht eines weiteren RF-Moduls.
23 ist eine axiale Schnittansicht des erfindungsgemäßen Halbleitermoduls oder der erfindungsgemäßen Halbleitereinrichtung.
24 ist eine axiale Schnittansicht des Halbleitermoduls oder der Halbleitereinrichtung aus 23 mit externen Verbindungsanschlüssen auf derjenigen Seite davon, auf welcher die Halbleiterchips zu befestigen oder anzubringen sind.
25A bis 25E sind axiale Schnittansichten, welche die Vorgänge des Herstellens des erfindungsgemäßen Halbleitermoduls oder der erfindungsgemäßen Halbleitereinrichtung zeigen.
26 ist eine axiale Schnittansicht des Halbleitermoduls oder der Halbleitereinrichtung, auf welchem Komponenten vom Oberflächenbefestigungstyp auf derjenigen Seite davon angebracht sind, auf welcher die Halbleiterchips anzubringen sind.
27 ist eine axiale Schnittansicht des Halbleitermoduls oder der Halbleitereinrichtung, bei welchen Halbleiterchips auf einer der Seiten oder Oberflächen angebracht sind.
28A und 28B sind axiale Schnittansichten, welche Vorgänge des Herstellens des erfindungsgemäßen Halbleitermoduls oder der erfindungsgemäßen Halbleitereinrichtung zeigen.
29 ist eine axiale Schnittansicht, welche die Verbindungsplatine oder Verdrahtungsplatine mit einem Dünnschichtwiderstand darauf zeigt.
30 ist eine axiale Schnittansicht der Verbindungsplatine oder Verdrahtungsplatine aus 29 mit einem zusätzlich darauf vorgesehenen Dünnschichtkondensator.
31 ist eine axiale Schnittansicht eines herkömmlichen RF-Moduls.
32 ist eine axiale Schnittansicht einer herkömmlichen Halbleitereinrichtung.
Beste Ausführungsform der Erfindung
Die Ausgestaltungsformen der vorliegenden Erfindung werden unten anhand der beigefügten Zeichnungen im Detail erläutert.
Der erfindungsgemäße Schaltungsblock wird mit dem Bezugszeichen 2 bezeichnet. Der Schaltungsblock 2 ist an einem Radiofrequenzmodul (RF-Modul) 4 zu befestigen, wobei dieses Modul im Bereich eines tragbaren Kommunikationsendgeräts oder dergleichen vorgesehen ist, um analoge RF-Signale in einem Über tragungs-/Empfangsblock davon mittels eines Superüberlagerungs- oder Super-Heterodyn-Verfahrens (super heterodyne method) oder mittels eines direkten Umwandlungsverfahrens umzuwandeln.
Wie in dem in 1 gezeigten Prozessfluss dargestellt ist, wird der Schaltungsblock 2 gemäß der vorliegenden Erfindung auf einem Muttersubstrat 1 ausgebildet, vom Muttersubstrat 1 im Rahmen eines Separations- oder Trennprozesses getrennt und dann an einer Grundplatine oder Hauptplatine 3 angebracht, die ihrerseits aus einer mehrschichtigen Verbindungsplatine besteht, um dadurch das RF-Modul auszubilden. Bei dem RF-Modul 4 bildet die Grundplatine oder Hauptplatine 3 eine Schicht, auf welcher Spannungsversorgungssystemleitungen und Steuersystemleitungen für den Schaltungsblock 2 ausgebildet sind, welcher seinerseits auf der Grundplatine oder Hauptplatine oder einer Grundschicht oder Hauptschicht davon aufliegt.
Zum Herstellen des RF-Moduls 4 wurde das Muttersubstrat 1 in der in 2 gezeigten Art und Weise hergestellt. Das Muttersubstrat 1 wird aus einem sehr steifen Siliziumsubstrat (Si) oder einem Glassubstrat gebildet, welches eine hohe elektrische Isolation sowie geeignete thermische und chemische Widerstandseigenschaften besitzt und welches mit einer sehr präzisen und planarisierten Oberfläche ausgebildet werden kann. Auf der Hauptoberfläche des Muttersubstrats 1 wird der Schaltungsblock 2 über verschiedenartige Herstellungsvorgänge ausgebildet.
Unter Verwendung des oben beschriebenen Muttersubstrats 1 im Rahmen des Verfahrens zum Herstellen eines Schaltungsblocks gemäß der vorliegenden Erfindung wird erreicht, dass eine Widerstandsfähigkeit gegenüber erhöhten Oberflächentemperaturen während eines Sputtervorgangs, ein Einhalten einer Anordnung oder eines Musters während eines Lithographievorgangs sowie eine Verbesserung der Kontaktanordnung während eines Maskierungsvorgangs gewährleistet werden können. Der Schaltungsblock 2, der im Rahmen des Herstellungsverfahrens für das RF-Modul gemäß der vorliegenden Erfindung erzeugt ist, besitzt eine Fläche, die etwa 100-fach kleiner ist als die Fläche eines herkömmlich hergestellten Schaltungsblocks, bei dessen Herstellung ein Druckvorgang oder ein Nassätzen verwendet werden. Des Weiteren kann der erfindungsgemäße Schaltungsblock 2 mit einer Frequenz von bis zu 20 GHz betrieben werden.
Erfindungsgemäß weist das Muttersubstrat 1 ein Grundmaterial 5 aus Silizium oder Glas auf. Das Verfahren zum Herstellen des RF-Moduls 4 weist einen ersten Schritt S-1 auf, wie in 1 dargestellt ist, bei welchem eine Ablöseschicht 6 auf einer der Hauptoberflächen des Grundmaterials 5 mittels Abscheidung ausgebildet wird. Dieser Schritt wird im Zusammenhang mit 2 erläutert. Die Hauptoberflächen sind Oberflächen, die aufgrund ihrer Oberflächenplanarisierung eine hohe Präzision besitzen. Die Ablöseschicht 6 ist mittels eines Abscheidungsverfahrens oder Beschichtungsverfahrens, z. B. mittels eines geeigneten Dünnschichtverfahrens, aus Kupfer oder Aluminium ausgebildet. Insbesondere wird die Ablöseschicht 6 aus Kupfer oder Aluminium durch Besputtern einer Hauptoberfläche des Grundmaterials 5 mit einer gleichförmigen Schichtdicke von etwa 1000 Å auf der Hauptoberfläche ausgebildet. Auf die Oberfläche der so auf der Ablöseschicht 6 ausgebildeten Metallschicht wird eine Harzschicht (z. B. Polyimid) mit einer Schichtstärke von etwa 1 bis etwa 2 μm mittels eines Spinbeschichtungsverfahrens (spin coating) ausgebildet. Das Muttersubstrat 1 behält auf seiner Hauptoberfläche einen Schaltungsblock 2 ausgebildet, und zwar mit einer Mehrzahl übereinander liegender oder übereinander gestapelter Schichten, wie später beschrieben wird, während die Ablöseschicht 6 der Abtrennung oder Ablösung des Schaltungsblocks 2 in einem Abtrennungs- oder Ablösungsschritt dient, wie später beschrieben wird.
Erfindungsgemäß weist das Verfahren zum Herstellen eines RF-Moduls 4 ferner einen zweiten Schritt S-2 auf, wie in 1 dargestellt ist, bei welchem eine erste Isolationsschicht 7 ausgebildet wird, nämlich durch Abscheiden, und zwar auf der Ablöseschicht 6 des Muttersubstrats 1. Dieser Schritt wird unter Bezugnahme auf 3 erläutert. Die erste Isolationsschicht 7 wird aus einem dielektrischen Material mit einer niedrigen dielektrischen Konstante oder niedrigen Dielektrizitätskonstante mit einem niedrigen Wert von tan(δ) ausgebildet, insbesondere aus einem Material mit einer exzellenten RF-Charakteristik, sowie mit einer hohen thermischen oder chemischen Widerstandsfähigkeit. Das dielektrische Material kann z. B. ein Polyimid sein, ein Benzocyclobuten (BCB), ein Polynorbornen (PNB), ein Flüssigkristallpolymer (LCP), ein Epoxid- oder ein Acrylharz. Wie dargestellt ist, wird die erste Isolationsschicht 7 als erste vorbestimmende Anordnung oder als vorbestimmendes Muster auf der Ablöseschicht 6 mittels einer geeigneten Dünnschichttechnik ausgebildet. Falls ein fotoempfindliches dielektrisches Material verwendet ist, ist die erste Isolationsschicht 7 als Anordnung oder Muster direkt auf der Ablöseschicht 6 mittels Fotolithographie ausge bildet. Falls als dielektrisches Material ein nicht-fotoempfindliches Material verwendet wird, wird die erste isolierende Schicht 7 als Muster oder Anordnung oder Struktur auf der Ablöseschicht 6 mittels Fotolithographie und z. B. mittels Trockenätzung ausgebildet.
Das erfindungsgemäße Verfahren zum Herstellen eines RF-Moduls weist des Weiteren einen dritten Schritt S-3 gemäß 1 auf, in welchem eine erste Verbindungsschicht oder Verdrahtungsschicht 8 (wiring layer) ausgebildet wird, und zwar mittels Abscheidung auf der Ablöseschicht 6, insbesondere aus einer Metallplattierung entsprechend einer Öffnung in der ersten Isolationsschicht 7, welche als Anordnung oder Muster durch Plattieren des Muttersubstrats 1 gebildet ist. Dieser Schritt wird im Zusammenhang mit 4 erläutert. Bei diesem Schritt wird die erste Verbindungsschicht 8 derart ausgebildet, dass diese im Allgemeinen eine Schichtstärke wie die erste Isolationsschicht 7 besitzt, und zwar mittels Beschichtung eines freiliegenden Bereichs der Ablöseschicht 6, welcher mit der Öffnung in der ersten Isolationsschicht 7 korrespondiert, und zwar unter Verwendung von z. B. Kupfer, wobei die Ablöseschicht 6 als mit einer elektrischen Spannung beaufschlagter Anschluss verwendet wird.
Die Grenzen der ersten isolierenden Schicht 7 und der ersten Verbindungsschicht 8 und der Ablöseschicht 6 bilden eine Oberfläche, bei welcher der Schaltungsblock 2 vom Muttersubstrat 1 losgelöst oder separiert werden kann. Da beim Schritt des Ausbildens der ersten Verbindungsschicht die erste Verbindungsschicht aus der Kupferplattierung mittels einer Dickschichttechnik ausgebildet wird, wird die Ablöseschicht mit einer hochpräzisen planarisierten Oberfläche ausgebildet, und der Schaltungsblock 2 kann in stabiler Art und Weise auf der Grundplatine oder Hauptplatine 3 angebunden oder kontaktiert werden, wie das später beschrieben wird. Die erste Verbindungsschicht 8 wird vorzugsweise derart ausgebildet, dass sie eine ausreichende Schichtstärke besitzt, weil in diesem Zusammenhang auch die Erdungsleitungen und die Spannungsversorgungsleitungen im Schaltungsblock 2 auszubilden sind. Daher sollte die erste Verbindungsschicht mittels einer Plattierung durch eine Dickschichtmethode oder durch ein Dickschichtverfahren ausgebildet werden.
Die erste Verbindungsschicht 8 wird durch Abscheiden direkt auf der Ablöseschicht 6 aus der Kupferplattierung ausgebildet. Es ist jedoch zu bemerken, dass die erste Verbindungsschicht 8 auf einer Primärschicht aus Gold-Nickel, welche auf der Ablöseschicht 6 vorgeformt ausgebildet ist, ausgebildet werden kann. Bei dieser ersten Verbindungsschicht 8 dient die Primärschicht als Verbindungsanschluss auf Kontakten mit Bereichen, Lötstellen (solder bumps), oder dergleichen, die auf der Grund- oder Hauptplatine 3 ausgebildet sind, wie das später beschrieben wird.
Die erste Verbindungsschicht 8 und die erste Isolationsschicht 7 können ausgebildet werden, indem eine Metallschicht aus Gold-Nickel-Kupfer auf der Ablöseschicht 6 durch Plattieren ausgebildet wird, oder durch Sputtern oder dergleichen, und nachfolgend dann die aufgebrachte Metallschicht geätzt wird, um die Verbindungsanordnung oder das Verbindungsmuster oder die Verbindungsstruktur auszubilden, während die Isolationsschicht ausgebildet wird. Auch können diese Schichten 8 und 7 z. B. durch Adaptierverfahren oder dergleichen ausgebildet werden, bei welchen eine Plattierungsresistschicht auf der Ablöseschicht 6 aufgebracht wird und dann diese Plattierung verwendet wird, um eine vorbestimmte Verbindungsanordnung oder Verbindungsstruktur auszubilden.
Das erfindungsgemäße Verfahren eines RF-Moduls weist des Weiteren einen vierten Schritt S-4 gemäß 1 auf, in welchem die zweite Isolationsschicht 9 auf der ersten Isolationsschicht 7 und der ersten Verbindungsschicht 8 ausgebildet wird. Dieser Schritt wird im Zusammenhang mit 5 erläutert. Die zweite Isolationsschicht 9 wird aus demselben dielektrischen Material ausgebildet, welches im Zusammenhang mit der zuvor beschriebenen ersten Isolationsschicht 7 verwendet wurde. Beim Schritt des Ausbildens dieser zweiten Isolationsschicht wird eine Mehrzahl Durchkontaktierungslöcher oder Durchkontaktierungen 10 in der zweiten Isolationsschicht 9 für die erste Verbindungsschicht 8 ausgebildet, durch welche die erste Verbindungsschicht 8 an vorbestimmten Bereichen davon freigelegt wird. In dem Fall, bei welchem die zweite Isolationsschicht 9 aus einem fotoempfindlichen dielektrischen Material gebildet wird, wird jede der Durchkontaktierungen 10 direkt mittels Fotolithographie mit einer Maske mit einem vorgegebenen Muster oder einer vorgegebenen Anordnung, wel- che auf der Oberfläche der zweiten Isolationsschicht 9 angeordnet ist, ausgebildet. Jede Kontaktierung oder Durchkontaktierung 10 kann durch ein geeignetes Verfahren ausgebildet werden, z. B. durch Bestrahlen der zweiten Isolationsschicht 9 mit Laserlicht.
Das erfindungsgemäße Herstellungsverfahren für ein RF-Modul weist des Weiteren einen fünften Schritt S-5 aus 1 auf, bei welchem eine zweite Verbindungsschicht 11 ausgebildet wird durch Ausbilden einer geeigneten Verbindungsanordnung (wiring pattern) oder Verbindungsstruktur auf der zweiten Isolationsschicht 9. Dieser Schritt wird im Zusammenhang mit 5 erläutert. Die zweite Verbindungsschicht 11 wird durch das zuvor beschriebene Dünnschichtverfahren, z. B. durch Kupferplattierung oder durch Sputtern, erzeugt und über jede Durchkontaktierung 10 mit der ersten Verbindungsschicht 8 verbunden. Die zweite Verbindungsschicht 11 ist auf jeder Schicht der planaren Hauptoberfläche des Muttersubstrats 1 schichtartig darauf angeordnet. Die zweite Verbindungsschicht 11, welche in diesem Herstellungsschritt für die zweite Verbindungsschicht ausgebildet wird, weist eine vergleichsweise hohe Präzision auf, und zwar verglichen mit herkömmlichen gedruckten Mehrschichtverbindungsplatinen mit einer Vielzahl von Verbindungsschichten, die dort stapelartig auf einem organischen Material als Grundsubstrat ausgebildet sind.
Das erfindungsgemäße Verfahren zum Herstellen eines RF-Moduls weist des Weiteren einen sechsten Schritt S-6 gemäß 1 auf, bei welchem Dünnschichtkomponenten, z. B. ein Dünnschichtwiderstand 12 und ein Dünnschichtkondensator 13, auf der zweiten Verbindungsschicht 11 ausgebildet werden. Der Schritt wird im Zusammenhang mit 6 erläutert.
Es ist zu bemerken, dass der Schritt S-6 zum Ausbilden der Dünnschichtkomponente auch einen Schritt des Ausbildens einer Induktion, die später beschrieben wird, auf der zweiten Verbindungsschicht 11 enthalten kann.
Der Dünnschichtwiderstand 12 wird mittels Abscheidung über Fotolithographie, Sputtern, Aufdampfen oder dergleichen (Dünnschichtverfahren) ausgebildet, wie das oben bereits beschrieben wurde, wobei als Widerstandsmaterial Nickel-Chrom, Tantalnitrid oder Tantal auf einem Bereich der zweiten Verbindungsschicht 11, wo der Widerstand 12 ausgebildet werden soll, verwendet wird. Zum Ausbilden des Dünnschichtwiderstands 12 wird eine Tantalnitridschicht mittels einer Lift-off-Technik auf einem Bereich der zweiten Isolationsschicht 9, auf welchem der Widerstand 12 ausgebildet werden soll, ausgebildet, wobei die Tantalnitridschicht mit einer Resistschicht bedeckt wird und wobei dann Tantalnitrid gesputtert wird und das Tantalnitrid von der Resistschicht entfernt wird.
Zur Ausbildung des Dünnschichtkondensators 13 wird die gesamte Oberfläche der zweiten Verbindungsschicht 11 mit Ausnahme derjenigen Bereiche, wo der Kondensator 13 auszubilden ist, mit einem Resist beschichtet. Es wird dann ein elektrisches Feld in einem Elektrolyten, z. B. aus Ammoniumborat angelegt, wobei das Tantalnitrid als positive Elektrode (anodischer Vorgang) dient. Dann wird eine obere Elektrode ausgebildet. Bei dem Anodisierungsprozess wird das Tantalnitrid mit einer Spannung von 100 V für 30 Minuten derart beaufschlagt, dass die Tantalnitridschicht oxidiert, um eine Tantaloxidschicht zu bilden. Die zweite Verbindungsschicht 11 besitzt über eine entsprechende Fotolithographie eine Strukturierung des Resists, wobei die entsprechenden Bereiche der Verbindungsschicht verbleiben, das Tantaloxid oder die Tantaloxidschicht wird nach dem Entfernen des Resists maskiert, und die obere Elektrode, die aus einer Nickelschicht und einer Kupferschicht besteht, wird z. B. durch eine Lift-off-Technik ausgebildet.
Das beim erfindungsgemäßen Herstellungsverfahren für ein RF-Modul verwendete Muttersubstrat 1 besitzt eine hochpräzise und planare Oberfläche, exzellente thermische und chemische Widerstandsfähigkeitseigenschaften, kann die fokale Tiefe während eines Lithographieprozesses beibehalten und zeigt eine gute Kontaktanordnung während eines Maskierungsvorgangs. Da das Muttersubstrat 1 durch Wärme während eines Sputtervorgangs nicht beeinflusst wird und auch ein Ätzmittel während des Ausbildens der Dünnschichtkomponente Einfluss zeigt, können der Dünnschichtwiderstand 12 und die Dünnschichtkapazität 13 mit hoher Präzision auf der zweiten Verbindungsschicht 11 ausgebildet werden.
Das erfindungsgemäße Verfahren zum Herstellen eines RF-Moduls weist ferner einen siebten Schritt S-7 gemäß 1 auf, bei welchem eine dritte Isolationsschicht 14 über der zweiten Verbindungsschicht 11, dem Dünnschichtwiderstand 12 und der Dünnschichtkapazität 13 ausgebildet wird, um Letztere abzudecken. Dieser Schritt wird im Zusammenhang mit 7 erläutert. Die dritte Isolationsschicht 14 wird ebenfalls aus demselben dielektrischen Material hergestellt, welches bei den ersten und zweiten Isolationsschichten 7 und 9 verwendet wurde. Auch bei diesem Schritt des Ausbildens der dritten Isolationsschicht wird eine Mehrzahl oder Vielzahl Durchkontaktierungen 15 oder Durchkontaktierungslöcher 15 ausgebildet, durch welche jeweils ein vorbestimmter Bereich der zweiten Verbindungsschicht 11 und der oberen Elektrode der Dünnschichtkapazität 13 freigelegt werden. Die Durchkontaktierungen 15 werden mittels eines Fotolithographieprozesses und unter Verwendung einer Maske ausgebildet, welche eine vorbestimmte Struktur oder ein vorbestimmtes Muster aufweist und auf der Oberfläche der dritten Isolationsschicht 14 aufgebracht ist. Die Ausbildung geschieht in ähnlicher Art und Weise wie bei den Durchkontaktierungen 10, welche in der zweiten Isolationsschicht 9 ausgebildet sind.
Das erfindungsgemäße Verfahren zum Herstellen des RF-Moduls weist des Weiteren einen achten Schritt S-8 gemäß 1 auf, bei welchem eine dritte Verbindungsschicht 16 auf der dritten Isolationsschicht 14 ausgebildet wird. Dieser Schritt wird im Zusammenhang mit 8 erläutert. Die dritte Verbindungsschicht 16 wird durch Ausbilden einer Kupferverbindungsstruktur oder eines Kupferverbindungsmusters (copper wiring pattern) mittels eines Dünnschichtverfahrens, wie z. B. Sputtern oder mittels eines Dickschichtverfahrens, wie z. B. Kupferplattieren, ausgebildet. Zur Ausbildung der dritten Verbindungsschicht 16 wird eine Sputterschicht aus Nickel und Kupfer auf der zweiten Isolationsschicht 9 mittels Sputtern oder dergleichen ausgebildet, und es wird dann die Sputterschicht unter einer Fotolithographie in vorbestimmter Art und Weise strukturiert. Nachdem die so strukturierte Sputterschicht selektiv mittels einer elektrolytischen Kupferplattierung auf eine Dicke von einigen μm gebracht wurde, wird der Lötresist entfernt, und es wird dann die gesamte Sputterschicht geätzt, wodurch die dargestellte dritte Verbindungsschicht 16 ausgebildet wird.
Die dritte Verbindungsschicht 16 wird mit der zweiten Verbindungsschicht 11 elektrisch kontaktiert. Es wird ein Dünnschichtkondensator oder eine Dünnschichtkapazität 13 durch Sputterschichten auf den Innenwänden der Durchkontaktierungen 15 ausgebildet. Wie dargestellt ist, wird eine Spiralinduktion 17 in einem Bereich der dritten Verbindungsschicht 16 ausgebildet. Um das Problem des Serienwiderstands der Induktivität 17 zu beheben, wird die Sputterschicht auf der dritten Verbindungsschicht 16 mittels des zuvor beschriebenen elektrolytischen Kupferplattierungsverfahrens mit einer vorbestimmten Schichtstärke beaufschlagt, um Widerstandsverluste zu vermeiden. Es sei an dieser Stelle bemerkt, dass z. B. der oben beschriebene Dünnschichtwiderstand 12 und der oben beschriebene Dünnschichtkondensator 13 ebenfalls in der dritten Verbindungsschicht 16 ausgebildet sein oder werden können.
In diesem Zustand ist der Schaltungsblock 2 in Form einer stapelartigen Struktur auf dem Muttersubstrat 1 ausgebildet, wobei die dritte Verbindungsschicht 16 als oberste Schicht vorgesehen ist. Es sei an dieser Stelle bemerkt, dass erfindungsgemäß auch weitere Isolationsschichten und weitere Verbindungsschichten oder Verdrahtungsschichten auf der dritten Verbindungsschicht 16 ausgebildet sein oder werden können, sofern dies notwendig ist.
Das erfindungsgemäße Verfahren zum Herstellen eines RF-Moduls weist des Weiteren einen neunten Schritt S-9 gemäß 1 auf, in welchem die stapelartige Anordnung des Muttersubstrats 1 und der Schaltungsblock 2 in eine saure oder basische Lösung eingetaucht werden, um den Schaltungsblock 2 vom Muttersubstrat 1 zu separieren oder abzulösen. Dieser Schritt wird im Zusammenhang mit 9 erläutert. Wenn die stapelartige Anordnung in eine saure Lösung oder Säurelösung eingetaucht wird, wird die oben beschriebene Ablöseschicht 6 aus Kupfer an der Grenzfläche zwischen der ersten isolierenden Schicht 7 und der ersten Verbindungsschicht 8 (Ablöseoberfläche H) aufgelöst, und somit wird der Schaltungsblock 2 in gleichmäßiger Art und Weise gelöst und vom Muttersubstrat 1 getrennt, nämlich von der obersten Oberfläche der Ablöseschicht 6, wie das in 9 gezeigt ist. Bei dem Schaltblock 2 bilden die freiliegenden oder freigelegten Oberflächen der ersten Isolationsschicht 7 und der ersten Verbindungsschicht 8 die Ablöseoberfläche H.
In dem Fall, bei welchem die gestapelte Anordnung des Schaltungsblocks 2 und des Muttersubstrats 1 beispielsweise in eine Salpetersäurelösung (nitric acid solution) eingetaucht werden, wird die Ablöseschicht 6 aus Kupfer leicht an ihrer Oberfläche angelöst, und folglich wird der Schaltungsblock 2 vom Muttersubstrat 1 abgelöst. Es ist zu bemerken, dass, da die Ablöseoberfläche H der ersten Verbindungsschicht 8 des Schaltungsblocks 2 durch die Salpetersäurelösung in diesem Fall angegriffen wird, eine Schutzschicht zwischen der Ablöseoberfläche H und der Ablöseschicht 6 vorgesehen sein kann, um einen derartigen Angriff zu verhindern.
In dem Fall, dass die Ablöseschicht 6 aus Cu und aus Polyimidschichten gebildet wird, wird die Cu-Schicht aufgelöst, wenn die stapelartige Anordnung des Schaltungsblocks 2 und des Muttersubstrats 1 in eine Salzsäurelösung eingetaucht werden, und der Schaltungsblock 2 wird an der Grenzfläche zwischen Kupfer und Polyimid abgelöst. Das bedeutet, dass die Polyimidschicht auf der Seite oder Oberfläche der ersten Isolationsschicht 7 und der ersten Verbindungsschicht 8 verbleibt. In diesem Fall wird die Polyimidschicht z. B. durch Trockenätzen mit einem Sauerstoffplasma entfernt.
Da bei dem zuvor beschriebenen Verfahren zum Herstellen eines Schaltungsblocks 2 eine Mehrzahl Schichten, die den Schaltungsblock bilden, auf einer Hauptoberfläche des Muttersubstrats 1 mit hoher Präzision und planarer Oberfläche und hoher mechanischer Stabilität ausgebildet wird, so dass passive Dünnschichtkomponenten, z. B. ein Dünnschichtwiderstand 12, ein Dünnschichtkondensator 13, usw., ausgebildet werden können in der Isolationsschicht und der Verbindungsschicht, und zwar mit hoher Präzision. Zur Herstellung des Schaltungsblocks 2 gemäß der vorliegenden Erfindung kann eine herkömmliche Halbleiterherstellungsanordnung zum Ausbilden der Hochpräzisionsätzresistschicht, der Plattierungsresistschicht und der Isolationsschichten sowie zum Aufbringen, Belichten und Entwickeln des Resists verwendet werden, so dass eine Verbindungsschicht mit einer Breite von 1 μm oder weniger in jeder Verbindungsschicht ausgebildet werden kann.
Da der so ausgebildete Schaltungsblock ein Muttersubstrat 1 verwendet, welches aus einem Siliziumsubstrat oder einem Substrat gebildet ist, zeigt der Schaltungsblock 2 kaum eine Krümmung, ein Schrumpfen, eine Wellenform oder eine sonstige Unregelmäßigkeit, welche sich bei herkömmlichen gedruckten Verbindungsplatinen auf einem organischen Substrat oder einem keramischen Substrat als Muttersubstrat mit den verschiedenen Prozessschritten ergibt, so dass verschiedene Schichten, passive Dünnschichtkomponenten und Verbindungsstrukturen (wiring patterns) mit einer hohen Präzision ausgebildet werden können. Erfindungsgemäß kann der Schaltungsblock 2 ohne nachteilige Beeinflussung durch Wärme (welche ein Problem darstellt, falls das Muttersubstrat ein organisches Material wäre), und zwar während heißer Prozessschritte im Hinblick auf die verschiedenen Isolationsschichten und ohne Schwierigkeiten des sogenannten Entgasen (degassing) oder der Schwierigkeiten beim Ablösen, wenn die Sputterschicht im Vakuum ausgebildet wird.
Selbst in dem Fall, dass ein Unterschied in der Dichte von einer Verbindungsschicht zu einer anderen der Verbindungsschichten besteht, wird verhindert, dass der Schaltungsblock 2 eine Krümmung, eine Wellenform oder eine sonstige Unregelmäßigkeit zeigt, weil dieser Schaltungsblock 2 auf einem Muttersubstrat 1 ausgebildet ist, der eine hohe mechanische Stabilität bei den zuvor genannten Herstellungsschritten des erfindungsgemäßen Schaltungsblocks 2 aufweist. Ent sprechend kann erfindungsgemäß mit hoher Zuverlässigkeit ein Schaltungsblock 2 mit verschiedenen Verbindungsschichten mit hoher Präzision erzeugt werden. Da der Schaltungsblock 2 höchstens eine geringe Krümmung, Wellenform oder eine geringe sonstige Unregelmäßigkeit zeigt, kann er in geeigneter Weise mit einem Leichtlot oder dergleichen montiert oder befestigt werden.
Erfindungsgemäß wird der vom Muttersubstrat 1 abgelöste Schaltungsblock 2 auf der Hauptplatine oder Grundplatine 3 angebracht und kontaktiert und ist dann den Prozessen im Zusammenhang mit dem Befestigen der elektronischen Teile ausgeliefert, wie das später beschrieben wird, um das RF-Modul 4 fertigzustellen. Erfindungsgemäß wird die Hauptplatine oder Grundplatine 3 aus einem mehrschichtigen organischen Substrat oder keramischen Substrat gebildet. Wie in 10 dargestellt ist, weist die Hauptplatine oder Grundplatine 3 ein Kernsubstrat 3a und mehrschichtige Verbindungsschichten 3b und 3c auf der Vorder- bzw. Rückseite des Kernsubstrats 3a auf. Die oberen und unteren Verbindungsschichten 3b und 3c sind geeignet miteinander über eine Mehrzahl von Zwischenschichtdurchkontaktierungen 20 (interlayer vias) miteinander verbunden. Auf der Grundplatine oder Hauptplatine 3 ist eine Verbindungsstruktur oder ein Verbindungsmuster 19a oben auf der obersten Verbindungsschicht 3b ausgebildet. Des Weiteren ist ein Anschlussgebiet 19b (terminal land) auf der Unterseite der untersten Verbindungsschicht 3c ausgebildet.
Die Grundplatine oder Hauptplatine 3 wird gebildet von einem mehrschichtigen Keramiksubstrat aus Aluminium, Glas, Keramik, Aluminitelid (almunitelide) oder Mullit (mullite) als Grundmaterial oder Basismaterial. Ferner kann die Hauptplatine oder Grundplatine auch gebildet sein aus einem mehrschichtigen organischen Substrat aus Glas, Epoxid, Polyimid, bis-Maleitotriazinharz (bis-maleitotriazine resin), Polyphenylethylenharz, Phenolharz, Polyolefinharz oder Polytetrafluorethylen als Grundmaterial oder Basismaterial. Des Weiteren kann auch ein aufgebautes Substrat (build-up substrate) verwendet werden, welches auf einer der Oberflächen davon eine mehrschichtige Verbindungsschicht aus einer dielektrischen Harzschicht eines fotoempfindlichen oder nicht-fotoempfindlichen Epoxidharzes, Polyimid oder Benzocyclobuten und einer Metallplattierungsschicht aufweist.
Im Schritt S-10 aus 1 wird eine Mehrzahl Nachanschlüsse 21 (post-bumps) auf der Verbindungsstruktur oder der Verbindungsanordnung 19a auf der Ver bindungsschicht 3b der Hauptplatine oder Grundplatine 3 ausgebildet. Die Nachanschlüsse 21 werden von Kupferanschlüssen gebildet, die durch elektrolytische Kupferplattierung oder elektrofreie Plattierung ausgebildet werden. Die Nachanschlüsse 21 werden so ausgebildet, dass sie nahezu dieselbe Schichtstärke aufweisen wie Unterfüllungen 22 (underfills), welche später beschrieben werden, nämlich eine Schichtstärke von etwa 20 bis etwa 100 μm. In diesem Schritt kann ein Nachanschluss 21 auf der Oberfläche davon mit Nickel-Gold oder mit einem Lötstoff plattiert werden.
Das erfindungsgemäße Herstellungsverfahren für ein RF-Modul weist des Weiteren einen zehnten Schritt S-11 gemäß 1 auf, in welchem der Schaltungsblock 2 auf der Grundplatine oder Hauptplatine 3 mit den darauf ausgebildeten Nachanschlüssen 21 angebracht und verbunden wird. Dieser Schritt wird im Zusammenhang mit den 11 und 12 beschrieben. Wie in 11 dargestellt ist, wird der Schaltungsblock 2 an der Ablöseoberfläche H der ersten Isolationsschicht 7 und der ersten Verbindungsschicht 8 davon auf der Grundplatine oder Hauptplatine 3 angebracht. Die strukturierten Gebiete der ersten Verbindungsschicht 8 des Schaltungsblocks 2 sind mit den korrespondierenden Nachanschlüssen 21 verbunden, um eine verbundene Anordnung des Schaltungsblocks 2 zusammen mit der Grundplatine oder Hauptplatine 3 zu schaffen, wie das in 12 dargestellt ist.
In dem Fall, dass die Nachanschlüsse 21 mit einem Lotmittel plattiert sind oder aus einem solchen gebildet sind, kann die Grundplatine oder Hauptplatine 3 mit den Gebieten auf der ersten Verbindungsschicht 8 im zehnten Schritt S11 verbunden werden. In dem Fall, dass die erste Verbindungsschicht 8 eine Goldschicht auf ihrer Oberfläche aufweist, ist die Oberfläche davon weniger stark oxidiert, so dass das Lotmittel gleichmäßiger fließt und der Schaltungsblock 2 besser an die Nachanschlüsse 21 bei diesem Schritt S-11 angelötet werden kann, und zwar verglichen mit dem Fall, bei welchem die erste Verbindungsschicht 8 aus Kupfer gebildet ist.
In dem Fall, bei welchem die Nachanschlüsse 21 und die Gebiete der ersten Verbindungsschicht 8 auf ihren Oberflächen Goldschichten ausgebildet haben, sind der Schaltungsblock 2 und die Grundplatine oder Hauptplatine 3 aneinander an den Gebieten und den Nachanschlüssen 21 im zehnten Schritt S-11 durch Gold-an-Gold-Heißverpressung (gold-to-gold hot pressing) oder mittels Ultraschallver bindung aneinander gebunden. Der Schaltungsblock 2 und die Grundplatine oder Hauptplatine 3 können an die Gebiete der ersten Verbindungsschicht 8 und an die Nachanschlüsse 21 der Grundplatine oder Hauptplatine 3 auch durch jede andere geeignete Technik angebracht werden.
Das erfindungsgemäße Verfahren zum Herstellen eines RF-Moduls weist ferner einen elften Schritt S-12 gemäß 1 auf, in welchem eine Unterfüllung 22 (under-fill) in den Raum eingebracht wird, der definiert wird durch die Nachanschlüsse 21, die zwischen dem Schaltungsblock 2 und der Hauptplatine 3 liegen. Dieser Schritt wird unter Bezugnahme auf 3 erläutert. Die Unterfüllung 22 ist eine übliche Unterfüllung und wird wie bei der Flip-Chip-Verbindungstechnik für einen Halbleiterchip zugeführt. Die Unterfüllung 22 enthält Teilchen, deren Durchmesser kleiner als die Stärke oder Dicke des Nachanschlusses 21 ist, so dass die Unterfüllung gleichmäßig zwischen der Ablöse- oder Verbindungsoberfläche H des Schaltungsblocks 2 und der Hauptoberfläche der Grundplatine oder Hauptplatine 3 gefüllt werden kann, wie das in 13 dargestellt ist.
Das erfindungsgemäße RF-Modul 4 wird mittels der zuvor beschriebenen Prozesse hergestellt. Das Verfahren zum Herstellen der RF-Module weist ferner einen Schritt S-13 gemäß 1 auf, in welchem z. B. RF-ICs, Chipteile, usw. auf der dritten Verbindungsschicht 16 des Schaltungsblocks 2 befestigt oder angebracht werden. Ferner ist ein Schritt S-14 gemäß 1 vorgesehen, in welchem der Schaltungsblock 2 auf einem Muttersubstrat angebracht wird, oder es kann auch ein Schritt vorgesehen sein, in welchem eine Abschirmabdeckung zum Schutze des Schaltungsblocks 2 angebracht wird.
Bei dem erfindungsgemäßen Herstellungsverfahren für das RF-Modul wird der Schaltblock 2 mit hoher Präzision durch die zuvor beschriebene Serie oder Folge von Einzelprozessen hergestellt und dann auf der Grundplatine oder Hauptplatine 3 angebracht, die ihrerseits von einem mehrschichtigen organischen oder keramischen Substrat gebildet wird, um so das RF-Modul 4 bereitzustellen. Da bei dem erfindungsgemäßen Herstellungsverfahren für das RF-Modul die Grundplatine oder Hauptplatine 3 unabhängig vom Schaltungsblock 2 hergestellt wird, kann diese auch eine Grundplatine oder Hauptplatine 3 sein, die über herkömmliche Herstellungsverfahren für mehrschichtige Substrate ausgebildet wird. Daher kann erfindungsgemäß das RF-Modul 4 mit hoher Präzision und ho her Funktionalität wirkungsvoll unter verminderten Kosten und ohne Limitierung im Hinblick auf die Materialien erzeugt werden.
Bei der zuvor beschriebenen Ausführungsform der vorliegenden Erfindung werden der Schaltungsblock 2 und die Grundplatine oder Hauptplatine 3 dadurch miteinander verbunden, dass die Gebiete der ersten Verbindungsschicht 8 und die Nachanschlüsse 21 miteinander verbunden werden und eine Unterfüllung 22 in den Raum eingebracht wird, der definiert wird durch die Nachanschlüsse 21, die zwischen dem Schaltungsblock 2 und der Hauptplatine 3 vorgesehen sind. Jedoch ist die Erfindung nicht auf die Verbindungstechnik beschränkt. Der Schaltungsblock 2 und die Hauptplatine 3 können nämlich auch mittels einer Haftschicht 23 aneinander gebunden werden, welche auf der Hauptoberfläche der Hauptplatine 3 vorgesehen wird, wobei dann auch eine elektrische Verbindung aneinander vorliegt, wie das in den 14 bis 17 dargestellt ist. Die Haftschicht 23 kann ein Epoxidharzklebemittel oder ein Acrylharzklebemittel oder vorzugsweise auch ein thermisch aushärtendes Klebeharz sein. Die Haftschicht 23 wird mit einer gleichmäßigen Schichtstärke auf der Hauptoberfläche der Hauptplatine 3 ausgebildet, auf welcher die Nachanschlüsse 21 ausgebildet sind, wie das in 14 dargestellt ist. Es sei an dieser Stelle bemerkt, dass die Klebeschicht 23 eine gleichförmig dicke und plattenartige Haftschicht aus einem der oben genannten Materialien sein kann und mit der Hauptoberfläche der Grundplatine 3 verbunden wird.
Bei diesen Herstellungsverfahren für ein RF-Modul wird der Schaltungsblock 2 an der Ablöseoberfläche H der ersten Isolationsschicht 7 und der ersten Verbindungsschicht 8 als Anbindungsoberfläche an die Hauptplatine oder Grundplatine 3 über die Haftschicht 23 angebracht, wie das in 15 dargestellt ist. Für diese Verbindung wird eine geeignete Positioniervorrichtung (positioning jig) verwendet, um den Schaltungsblock 2 und die Grundplatine oder Hauptplatine 3 zueinander zu positionieren, und zwar im Hinblick auf die Gebiete der ersten Verbindungsschicht 8, welche den Nachanschlüssen 21 gegenüberliegen müssen, wobei dann der Schaltungsblock 2 in einem Heißpressverfahren in der Richtung des Pfeils X1 aus 16 an die Grundplatine oder Hauptplatine 3 angedrückt wird. Zu diesem Zeitpunkt durchdringen die Nachanschlüsse 21 die Haftschicht 23, wenn der Schaltungsblock 2 angedrückt wird, wie das in 16 dargestellt ist.
Durch weiteres Andrücken des Schaltungsblocks 2 durchdringen die Nachan schlüsse 21 die Haftschicht 23 vollständig und stützen sich an den jeweilig korrespondierenden Gebieten der ersten Verbindungsschicht 8 ab. Dadurch werden die Gebiete der Grundplatine oder Hauptplatine 3 mit denjenigen der ersten Verbindungsschicht 8 am Schaltungsblock 2 elektrisch miteinander verbunden, und zwar über die Nachanschlüsse 21, wie das in 17 dargestellt ist. Auf diese Art und Weise werden der Schaltungsblock 2 und die Hauptplatine 3 miteinander einstückig verbunden, und zwar über die Haftschicht 23, um das RF-Modul 24 zu schaffen, wie das in 17 dargestellt ist.
Wie oben bereits beschrieben wurde, erlaubt diese Variante des Herstellungsverfahrens für ein RF-Modul ein Simultanzverbinden und elektrisches Anschließen des Schaltungsblocks 2 und der Grundplatine oder Hauptplatine 3 miteinander, während es dadurch nicht notwendig wird, die Unterfüllung 22 zu verwenden und Letztere zwischen den Schaltungsblock 2 und der Grundplatine oder Hauptplatine 3 auszubilden. Es sollte an dieser Stelle auch bemerkt werden, dass Ultraschall zwischen den Gebieten der ersten Verbindungsschicht 8 und den Nachanschlüssen 21 der Grundplatine oder Hauptplatine 3 angewandt werden kann, um den Schaltungsblock 2 und die Grundplatine oder Hauptplatine 3 in noch geeigneterer Weise aneinanderzukoppeln. Auch können die Verbindungsoberflächen der Gebiete der ersten Verbindungsschicht 8 und der Nachanschlüsse 21 der Grundplatine oder Hauptplatine 3 mit einer Goldschicht beschichtet sein, um auf noch einfachere und geeignetere Art und Weise eine Verbindung zwischen dem Schaltungsblock 2 und der Grundplatine oder Hauptplatine 3 auszubilden.
In der zuvor beschriebene Ausführungsform der vorliegenden Erfindung wird ein Schaltungsblock 2 auf einer Hauptoberfläche des Muttersubstrats 1 ausgebildet, wobei zwischen diesen eine Ablöseschicht 6 ausgebildet ist. Wie in den 18 und 19 dargestellt wird, kann jedoch auf dem Muttersubstrat 1 eine Schaltungssblockanordnung 30 mit einer Mehrzahl Schaltungsblöcke 30a bis 30n einstückig nebeneinanderliegend ausgebildet sein. Diese Schaltungsblockanordnung 30 wird an dieser Stelle nicht im Detail beschrieben. Die Schaltungsblöcke 30a bis 30n sind mit ihren Grenzen oder Randbereichen aneinander nebeneinander angefügt und somit kollektiv auf der Hauptoberfläche des Muttersubstrats 1 ausgebildet, insbesondere über denselben Herstellungsvorgang oder über die Abfolge derselben Herstellungsvorgänge, wie sie zuvor im Hinblick auf einen einzelnen Schaltungsblock 2 beschrieben wurden.
Die Schaltungsblockanordnung 30 wird nach der Herstellung in eine Unterteilungsvorrichtung (nicht dargestellt) eingebracht und über Schneideinrichtungen 31a und 31b in die einzelnen Schaltungsblöcke 30a bis 30n zerlegt oder zerteilt, wie das in 18 dargestellt ist. Dieses Unterteilen wird wie bei einem herkömmlichen Halbleiterchipherstellungsprozess durchgeführt, um die Schaltungsblockanordnung in die einzelnen Schaltungsblöcke 30a bis 30n mit hoher Präzision zu unterteilen. Die einzelnen Schaltungsblöcke 30a bis 30n werden auf diese Art und Weise voneinander isoliert, wobei sie jedoch auf dem Muttersubstrat 1 gestapelt angeordnet verbleiben.
Dann werden die einzelnen Schaltungsblöcke 30a bis 30n vom Muttersubstrat 1 abgelöst, und zwar in der Art und Weise, wie dies zuvor bereits beschrieben wurde. Die einzelnen Schaltungsblöcke 30a bis 30n werden somit von der Ablöseschicht 6 des Muttersubstrats 6 abgelöst, wie das in 19 gezeigt ist. Jeder der Schaltungsblöcke 30a bis 30n ist auf der Grundplatine oder Hauptplatine 3 befestigt oder angebunden.
Wenn die Schaltungsblockanordnung 30 in der oben beschriebenen Art und Weise unterteilt wird, bewirkt eine Schneideinrichtung 31 einen Einschnitt 32 in der Hauptoberfläche des Basismaterials oder Grundmaterials 5 des Muttersubstrats 1, wie das in 19 dargestellt ist. Da dieser Einschnitt 32 die Flachheit des Muttersubstrats 1 stört, ist dieses Muttersubstrat nicht mehr zur Herstellung einer nächsten Schaltungsblockanordnung 30 geeignet oder wiederverwendbar. Das Muttersubstrat 1 wird deshalb verworfen, oder es wird die Hauptoberfläche davon erneut poliert, und es werden die Einschnitte 32 repariert, um die Ablöseschicht 6 zu regenerieren.
In dem oben beschriebenen Zusammenhang ist auch ein Muttersubstrat 1 verwendbar, welches eine Dummy-Schicht 35 oder eine Hilfsschicht 35 aufweist, welche zwischen dem Grundmaterial oder Basismaterial 5 und der Ablöseschicht 6 davon angeordnet ist, wie das in den 20A bis 20D dargestellt ist. Die Dummy-Schicht 35 oder Hilfsschicht 35 wird mit hoher Genauigkeit oder Präzision auf der Hauptoberfläche des Grundmaterials oder Basismaterials 5 ausgebildet, und zwar aus einem geeigneten und mechanisch starren oder stabilen synthetischem Harz. Die Hilfsschicht 35 wird so ausgebildet, dass sie eine Stärke aufweist, dass die Klinge oder Schneidkante der Schneideinrichtung 31 nicht das Basismaterial oder Grundmaterial erreicht, wenn die Schaltungsblockanordnung 30 in der oben beschriebenen Art und Weise unterteilt wird.
Die Schaltungsblockanordnung 30 wird wie nachfolgend beschrieben in die einzelnen Schaltungsblöcke 30a bis 30n unterteilt:
Der Vorgang im Zusammenhang mit der Schneideinrichtung 31 der Unterteilungsvorrichtung wird derart gesteuert, dass die Schneidkante der Schneideinrichtung 31 innerhalb der Hilfsschicht 35 gestoppt wird, wie das in 20A gezeigt ist. Dann werden die Schaltungsblöcke 30a bis 30n separat voneinander von der Ablöseschicht 6 des Muttersubstrats 1 abgelöst, wie das in der 20B dargestellt ist. Die Schneideinrichtungen 31 bilden Einschnitte 36 in der Ablöseschicht 6 und in der Hilfsschicht 35 des Muttersubstrats 1 aus, wobei aber das Grundmaterial oder Hauptmaterial 5 nicht beschädigt wird, wie das in 20C gezeigt ist. Nachfolgend wird die eingeschnittene Hilfsschicht 35 und die eingeschnittene Ablöseschicht 6 vom Hauptmaterial oder Grundmaterial 5 entfernt, wie das in 20D gezeigt ist.
Das Grundmaterial oder Hauptmaterial 5 wird wiedergewonnen, und es werden erneut eine Hilfsschicht 35 sowie eine Ablöseschicht 6 auf der Hauptoberfläche des Grundmaterials 5 ausgebildet. Das so regenerierte Muttersubstrat 1 wird für die Produktion einer nächsten Schaltungsblockanordnung 30 wiederverwendet. Bei dem Muttersubstrat 1 kann die Hilfsschicht 35, falls diese aus einem Harzmaterial gebildet ist, auf einfache Art und Weise vom Grundmaterial oder Hauptmaterial 5 entfernt werden. Da die Hilfsschicht 35 und die Ablöseschicht 6 auf einfache Art und Weise auf dem Grundmaterial 5 ausgebildet werden können, um das Muttersubstrat 1 auszubilden, kann das Grundmaterial 5, welches vergleichsweise kostenaufwändig ist, wiederverwandt recycelt werden, wodurch die Herstellungskosten und die Herstellungszeit weiter verringert werden.
21 zeigt ein erfindungsgemäßes Radiofrequenzmodul 40 oder RF-Modul 40. Wie sich aus dieser Zeichnung ergibt, weist das RF-Modul 40 eine Grundplatine oder Hauptplatine 41 als erste Schicht auf, welche aus einer Mehrzahl Verbindungssubstraten oder mehrfachen Verbindungssubstraten, einer ersten Verbindungsschicht 43 und einer RF-Komponentenschicht 42 besteht, wobei letztere eine zweite Verbindungsschicht 44 und eine dritte Verbindungsschicht 45 auf weist, und wobei diese Schichten miteinander verbunden sind, des Weiteren sind ein RF-IC 46 und ein Chipteil 47 auf der dritten Verbindungsschicht 45 angeordnet und befestigt. Bei diesem RF-Modul 40 werden die Verbindungsschichten 43 bis 45 aus einer Isolationsschicht und einer Verbindungsschicht gebildet, und zwar in ähnlicher Weise wie beim Schaltungsblock 2. Bei dem RF-Modul 40 weisen die zweiten und dritten Verbindungsschichten eine Mehrzahl passiver Komponenten auf. Wie dargestellt ist, ist auf dem RF-Modul 40 ein RF-IC 46 befestigt, und zwar insbesondere mittels einer Flip-Chip-Befestigungstechnik, ferner insbesondere auf einer Lötperle, Lötstelle 48 (solder bump) oder einem Lötanschluss 48, oder dergleichen, welcher auf der dritten Verbindungsschicht 45 vorgesehen ist. Das Chipteil 47 ist direkt auf der dritten Verbindungsschicht oder der dritten Verbindungsplatine 45 ausgebildet.
Beim RF-Modul 40 besteht die Grundplatine oder Hauptplatine aus einem organischen Verbindungssubstrat und hat darauf ausgebildet Spannungsversorgungsleitungen sowie Erdungsleitungen und Steuersignalleitungen, um der RF-Komponentenschicht die Versorgungsspannung sowie Steuersignale zuzuführen. Beim RF-Modul 40 weist die RF-Komponentenschicht 42 einen RF-Signalschaltkreis auf, um analoge RF-Signale zu bearbeiten. Beim RF-Modul 40 sind die Grundplatine oder Hauptplatine 41 und die RF-Komponentenschicht 42 auch elektromagnetisch voneinander isoliert, um irgendwelche elektromagnetischen Interferenzen auszuschließen oder zu verhindern, folglich besitzt das RF-Modul verbesserte Charakteristika. Da beim RF-Modul 40 die Spannungsversorgungsleitungen und die Erdungsleitungen jeweils eine ausreichende Fläche besitzen und mit dieser ausreichenden Fläche auf der Grundplatine oder Hauptplatine 41 ausgebildet werden können, kann der RF-Komponentenschicht 42 Spannungsversorgung mit einem großen Ausregelungsbereich zugeführt werden.
Der erfindungsgemäß mittels der zuvor beschriebenen Prozesse hergestellte Schaltungsblock 2 wird direkt auf einem Substrat 51 in ähnlicher Art und Weise wie das RF-IC 46 und das Chipteil angebracht, um eine Verbindungsschaltungseinrichtung 50 gemäß 22 auszubilden. Die Verbindungsschaltungseinrichtung 50 besitzt eine Verbindungsanordnung oder ein Verbindungsmuster 52, das in geeigneter Weise auf der Hauptoberfläche des Substrats 51 ausgebildet ist. Ferner sind Lötkontakte oder Lötstellen 48 (solder bumps) oder dergleichen auf der Verbindungsanordnung oder dem Verbindungsmuster 52 vorgesehen. Der Schaltungsblock 2 weist Schaltungsblöcke 2A und 2B auf. Die Schaltungsblöcke 2A und 2B sind auf den Lötstellen 48 auf dem Substrat 51 angeordnet und befestigt. Durch Befestigen und Anordnen der Hochpräzisionsschaltungsblöcke 2 als Ein-Chip-Teile auf dem Substrat 51 besitzt die Verbindungsschaltungseinrichtung 50 eine höhere Genauigkeit bei gesenkten Kosten. Da die Hochpräzisionsschaltungsblöcke 2 an gewünschten Positionen auf dem Substrat 51 vorgesehen werden können, kann die Verbindungsschaltungseinrichtung 50 in kompakter Art und Weise bei geringem Gewicht ausgebildet werden.
Bei der Ausführungsform der vorliegenden Erfindung ist der mehrschichtige Schaltungsblock 2 auf einem Muttersubstrat 1 ausgebildet, von der Ablöseschicht 6 auf dem Muttersubstrat 1 abgelöst und dann auf der Hauptplatine 3 angebracht und befestigt um das RF-Modul 40. Die vorliegende Erfindung ist jedoch nicht auf diese Ausführungsform beschränkt. Die vorliegende Erfindung kann nämlich auch auf ein Halbleitermodul 60 angewandt werden, welches hergestellt wird durch Befestigen einer Mehrzahl von Halbleiterchips 62 auf einer Oberfläche eines vierschichtigen Schaltungsblocks 61 mittels einer Verbindungstechnik, bei welcher die Hauptfläche nach unten ausgerichtet wird, wie das z. B. in 23 dargestellt ist. An dieser Stelle ist zu bemerken, dass der Schaltungsblock 61 im Hinblick auf seinen grundlegenden Aufbau ähnlich ist zum zuvor beschriebenen Schaltungsblock 2. Dies betrifft auch die jeweiligen Herstellungsvorgänge.
Beim oben erwähnten Halbleitermodul 60 gemäß der vorliegenden Erfindung werden die Halbleiterchips 62 auf der Oberfläche des Schaltungsblocks 61 angeordnet und befestigt. Ferner werden Versiegelungsharzschichten 63 zur Versiegelung der Halbleiterchips auf der Oberfläche des Schaltungsblocks 61 ausgebildet. Beim Halbleitermodul 60 werden die Halbleiterchips 62 ebenfalls mit hoher Dichte auf dem Hochpräzisionsschaltungsblock 61 mit einer Verbindungsanordnung oder einem Verbindungsmuster mit geringem Pitch oder geringem Abstand ausgebildet. Ferner werden beim Halbleitermodul 60 die Halbleiterchips 62 und die Versiegelungsschicht 63 im Hinblick auf ihre Oberflächen poliert, um diese auszudünnen und in ihrer Schichtstärke zu reduzieren. Darüber hinaus besitzt beim Halbleitermodul 60 der Schaltungsblock 61 eine erste Verbindungsschicht 61, welche freigelegt wird, wenn der Schaltungsblock 61 vom Muttersubstrat 1 separiert wird. Die erste Verbindungsschicht 61a dient als externe Elektrode.
Beim oben beschriebenen Halbleitermodul 60 werden die im Schaltungsblock 61 enthaltenen Verbindungsschichten über Durchkontaktierungen 10 in geeigneter Art und Weise miteinander kontaktiert, wobei die Durchkontaktierungen 10 in geeigneter Art und Weise zwischen den Schichten ausgebildet sind. Ferner ist auch eine Mehrzahl von Elektrodenflecken oder Elektrodenpads 62b auf der obersten Verbindungsschicht in Bereichen vorgesehen, welche mit Bereichen korrespondieren, an welchen die Halbleiterchips 62 befestigt sind. Die Elektrodenpads 62b werden korrespondierend zu einer Mehrzahl von Anbindungspads ausgebildet, und zwar in Bereichen, wo die Halbleiterchips 62 angeordnet und befestigt sind. Da der Schaltungsblock 61 gemäß den zuvor beschriebenen Vorgängen hergestellt wurde, sind auch die Elektrodenpads 62b mit einer hohen Präzision und Genauigkeit hergestellt und korrespondieren zu der Mehrzahl von Anbindungspads, die mit einem geringen Abstand oder Pitch auf den Halbleiterpads 62 oder Halbleiterchips 62 ausgebildet sind.
Das oben beschriebene Halbleitermodul 62 wird hergestellt durch. Erzeugen des Schaltungsblocks 61 auf dem Muttersubstrat 1, und zwar auf der Grundlage der zuvor beschriebenen Prozesse, durch Befestigen und Anbringen der Halbleiterchips 62 auf dem Schaltungsblock 61, durch Ausbilden der Versiegelungsharzschicht 63 und durch Polieren der Halbleiterchips 62 und der Versiegelungsharzschicht 63 sowie durch Separieren und Abtrennen des so erzeugten Halbleitermoduls 60 vom Muttersubstrat 1. Die Halbleiterchips 62 werden auf dem Schaltungsblock 61 mittels einer Flip-Chip-Verbindungstechnik angebracht und befestigt, und zwar mittels entsprechender Lötstellen (solder bumps), die auf jeder der Padelektroden 61b oder Fleckenelektroden 61b des Schaltungsblocks vorgesehen sind. Alternativ können die Halbleiterchips 62 auch mittels jeder anderen Verbindungstechnik auf dem Schaltungsblock 61 angebracht und befestigt werden, auf welchem die Hauptfläche jeweils nach unten ausgerichtet wird, z. B. durch TAB (tape automated bonding), durch sogenanntes Beam-Lead-Bonding, oder dergleichen.
Erfindungsgemäß wird das Halbleitermodul 60 hergestellt durch Ausbilden eines Präzisionsschaltungsblocks 61 auf einem hochgradig planarisierten Muttersubstrat 1 und durch Befestigen der Halbleiterchips 62 auf dem Schaltungsblock 61, wobei der Schaltungsblock 61 auf dem Muttersubstrat 1 verbleibt, nämlich vor dem Separieren oder der Abtrennung des Schaltungsblocks 71 vom Muttersubstrat 1. Die Halbleiterchips 62 können mit hoher Präzision auf dem Schal tungsblock 61 angeordnet und befestigt werden, und zwar ohne dass eine Krümmung, eine Wellenform oder sonstige Unregelmäßigkeiten auftreten.
Die auf der Oberfläche des Schaltungsblocks 61 während des Befestigens der Halbleiterchips 62 ausgebildete Versiegelungsharzschicht 63 wird auf dem Muttersubstrat 1 gehalten. Die Versiegelungsharzschicht 63 wird z. B. aus einem Epoxidharz gebildet, und zwar z. B. durch Übertragungsspritzgießen (transfer molding) oder durch einen Druckvorgang, um die Halbleiterchips 62 zu versiegeln. Die Versiegelungsharzschicht 63, die auf diese Art und Weise ausgebildet ist, schützt die Halbleiterchips 62 sowie die Verbindungselektroden in mechanischer und in elektrischer Hinsicht.
Nach dem Ausbilden der Versiegelungsharzschicht 63 wird die Versiegelungsharzschicht 63 an der Oberfläche davon mittels eines mechanischen Polierverfahrens mit einem Schleifmittel, durch ein chemisches Polierverfahren mittels eines nassen Ätzmittels oder sowohl mechanisch als auch chemisch poliert, während der Schaltungsblock 61 weiterhin sich auf dem Muttersubstrat 1 befindet. Bei diesem Polierschritt werden auch die Halbleiterchips 62 an ihren Oberflächen poliert, und zwar derart stark, dass die mechanische Stabilität der Halbleiterchips 62 nicht überfordert ist. Da die Halbleiterchips 62 mechanisch durch die Versiegelungsharzschicht 63, die um sie herum ausgebildet ist, mechanisch stabilisiert werden, können sie mit einer derartigen Stärke poliert werden, ohne dass irgendwelche Schäden, z. B. Kantenschäden, an den Halbleiterchips 62 auftreten.
Das Herstellungsverfahren des erfindungsgemäßen Halbleitermoduls 60 erlaubt die Herstellung des Halbleitermoduls 60 mit einem besonders dünnen Aufbau mit Halbleiterchips 62 mit einer Schichtstärke von weniger als 100 μm, wobei diese auf einem dünnen Schaltungsblock angeordnet und befestigt sind, und zwar ohne dass irgendein dünner Halbleiterchip bereits in einem Zustand, wo er sich noch im Wafer befindet, poliert werden müsste. Da der Halbleiterchip 62 bei diesem Herstellungsverfahren nicht irgendein Chip ist, kann der jeweilige Halbleiterchip 62 oder die Anordnung davon ohne die Gefahr von Beschädigungen auf einfache Art und Weise gehandhabt und z. B. zu einem nächsten Verarbeitungsschritt transportiert werden. Somit erhöht sich diesbezüglich die Zuverlässigkeit des Halbleitermoduls 60 sowie die entsprechende Produktivität.
Es bleibt an dieser Stelle zu bemerken, dass die Halbleiterchips 62 und die Ver siegelungsharzschicht 63 auch poliert werden können, nachdem der Schaltungsblock 61 vom Muttersubstrat 1 abgelöst wurde. Jedoch ist es wirkungsvoller und zuverlässiger, den Vorgang des Polierens durchzuführen während das Halbleitermodul 60 sich noch auf dem Muttersubstrat 1 befindet, weil Letzteres dann zur Unterstützung dient und die mechanische Steifheit und Widerstandsfähigkeit garantiert.
Das auf diese Art und Weise hergestellte Halbleitermodul 60 wird dann mittels einer Verbindungstechnik auf einem Mother Board, einer Platine oder einer Grundplatine oder Hauptplatine 64 angebracht, wie dies durch die gestrichelten Linien in 23 dargestellt ist. Insbesondere wird das Halbleitermodul 64 auf der Grundplatine oder Hauptplatine 64 durch Anbinden der externen Elektroden 61a, die am Schaltungsblock 61 ausgebildet sind, an den Verbindungspads oder Verbindungsflecken auf der Hauptoberfläche der Grundplatine oder Hauptplatine 64 elektrisch und mechanisch befestigt. Insbesondere wird das Befestigen durchgeführt durch eine Verbindungstechnik, bei welcher die Hauptoberfläche nach unten zeigt, wie dies im Zusammenhang mit den oben beschriebenen Verbindungstechniken der Halbleiterchips 62 auf dem Schaltungsblock 61 beschrieben wurde.
Erfindungsgemäß werden Halbleiterchips 62 mit unterschiedlichen Funktionalitäten auf dem Schaltungsblock 61 angeordnet und befestigt, um eine MCM-Halbleitereinrichtung (multi-chip module) auszubilden. Da die Halbleiterchips 62 mit einer hohen Packungsdichte oder hohen Dichte auf dem Schaltungsblock 61 angeordnet und befestigt werden und da eine hochdichte Verbindungsanordnung oder Verdrahtungsanordnung ausgebildet wird, kann somit eine MCM-Halbleitereinrichtung bereitgestellt werden,die einen räumlich kleinen und dünnen Aufbau aufweist und weniger L-, C- und R-Komponenten in der Verbindungsanordnung oder Verdrahtungsanordnung aufweist.
Beim zuvor beschriebenen erfindungsgemäßen Halbleitermodul 60 werden die Halbleiterchips 62 auf der obersten Verbindungsschicht oder Verdrahtungsschicht derart angeordnet, so dass irgendwelche anderen Komponenten oder Elemente, die an der Oberfläche angeordnet werden müssen, nicht auf dem Schaltungsblock 61 befestigt werden. 24 zeigt ein Halbleitermodul 65 mit einem Schaltungsblock 66, welcher ebenfalls eine Mehrzahl externer Verbindungsanschlüsse 67 auf einer Befestigungsoberfläche 66a für Halbleiterchips 62 aufweist. Jeder der externen Anschlüsse 67 ist als hervorstehende Elektrode aus einem Metall auf der Verbindungs- oder Befestigungsoberfläche 66a für die Halbleiterchips 62 des Schaltungsblocks 66 ausgebildet, und zwar über Prozesse, die später im Detail beschrieben werden. Wie in 24 gezeigt ist, ist jeder der externen Verbindungsanschlüsse 67 vom Versiegelungsharz 63 oder von der Versiegelungsharzschicht 63 freigelegt, deren Oberfläche poliert wurde.
Bei dem oben beschriebenen Halbleitermodul 65 sind die externen Verbindungsanschlüsse 67 auf der Befestigungsoberfläche 66a für die Halbleiterblöcke 62 ausgebildet, wobei der Schaltungsblock 66 sich unverändert auf dem Muttersubstrat 1 befindet und wobei die Herstellungsvorgänge der 25A bis 25E Anwendung finden. Die Herstellungsvorgänge für das Halbleitermodul 65 beinhalten unter anderem einen Vorgang, bei welchem die externen Verbindungsanschlüsse 67 ausgebildet werden, wie das in 25A dargestellt ist, einen nachfolgenden Schritt, bei welchem die Halbleiterchips 62 befestigt werden, wie das in 25B gezeigt ist, einen weiteren Schritt, bei welchem die Versiegelungsharzschicht 63 ausgebildet wird, wie das in 25C gezeigt ist (also wie bei dem Herstellungsvorgang für das Halbleitermodul 60), sowie einen weiteren Schritt, bei welchem die Versiegelungsharzschicht 63 wie bei der 25D poliert wird. Des Weiteren ist ein Schritt vorgesehen, bei welchem der Schaltungsblock 66 vom Muttersubstrat 1 abgelöst und separiert wird, wie das in 25E gezeigt ist. Auf diese Art und Weise wird das Halbleitermodul 65 hergestellt.
Bei dem erfindungsgemäß hergestellten Schaltungsblock 66 sind die Elektrodenflecken oder Elektrodenpads 68a, auf welchen die Halbleiterchips 62 anzuordnen und zu befestigen sind, sowie die die Elektroden ausbildenden Pads oder Flecken 68b, auf welchen die externen Verbindungsanschlüsse 67 auszubilden sind, auf der obersten Verbindungsschicht 68 ausgebildet, auf welcher die Halbleiterchipbefestigungsoberfläche 66a ausgebildet ist. Beim Schaltungsblock 66 schafft die erste Verbindungsschicht 66a des Schaltungsblocks 66, welche dem Muttersubstrat 1 gegenüberliegt, eine Oberfläche, auf welcher das Halbleitermodul 65 vom Muttersubstrat abgelöst wird und auf welcher die Hauptplatine oder Grundplatine angeordnet und befestigt wird.
Beim Vorgang des Ausbildens des externen Verbindungsanschlusses gemäß 25A werden die externen Verbindungsanschlüsse 67 aus Metallkonvexitäten (metal convexities) plattiert oder aus Lötpellets oder Lötperlen (solder balls) ge bildet, und zwar auf den Elektroden bildenden Flecken oder Pads 68b auf der obersten Verbindungsschicht 68. Beim Plattierungsvorgang wird ein Plattierungsresist auf der obersten Verbindungsschicht 68 des Schaltungsblocks 66 durch ein geeignetes Verfahren aufgebracht. Der Plattierungsresist wird entsprechend den Elektroden bildenden Pads oder Flecken 68b entfernt, welche dann die externen Verbindungsanschlüsse 67 schaffen. Die Elektroden bildenden Pads oder Flecken 68b werden dann mit elektrolytischem Kupfer plattiert, um Metallkonvexitäten mit jeweils einer bestimmten Stärke auszubilden. Die Lotpellets oder Lötpellets (solder balls) werden auf den Elektroden bildenden Pads oder Flecken 68b durch Einbringen des Muttersubstrats 1 mit dem darauf vorgesehenen Schaltungsblock 66 in ein Rückflussbad ausgebildet.
Da die externen Verbindungsanschlüsse 67 auf dem Schaltungsblock 66 mit hoher Präzision aufgrund der zuvor beschriebenen Vorgänge ausgebildet sind, können sie mit hoher Präzision, kleinem Pitch oder Abstand und in kompakter Art und Weise aufgebaut und strukturiert werden. Sie werden vorzugsweise etwas dicker ausgebildet als die Halbleiterchips 62, welche auf dem Schaltungsblock 66 in einem späteren Prozess auszubilden sind, ausgebildet und poliert. Es sei an dieser Stelle bemerkt, dass in dem Fall, bei welchem die Halbleiterchips 62 an der Oberfläche im Hinblick auf eine verminderte Schichtstärke des Halbleitermoduls 65 poliert werden, die externen Verbindungsanschlüsse so geformt oder ausgebildet werden, dass sie eine etwas größere Höhe aufweisen als die Stärke der Halbleiterchips 62, welche maximal poliert wurden.
Die Halbleiterchips 62 werden auf den Elektrodenpads oder Elektrodenflecken 68a auf dem Schaltungsblock 66 in ähnlicher Art und Weise wie bei den zuvor beschriebenen Herstellungsprozesses befestigt. Die Versiegelungsharzschicht 63 wird auf der Oberfläche des Schaltungsblocks 66 ausgebildet, auf welcher die Halbleiterchips 62 befestigt sind. Die externen Verbindungsanschlüsse 67 werden entsprechend ausgebildet. Die Versiegelungsharzschicht 63 wird derart poliert, dass die externen Verbindungsanschlüsse 67 freigelegt werden. Beim Polierschritt werden auch die Halbleiterchips 62 an deren Oberfläche poliert, um das Halbleitermodul 65 dünner zu gestalten. Ebenfalls während des Polierschritts werden selbst kleine und mehrfache externe Verbindungsanschlüsse 67 nicht deformiert, beschädigt oder von den Elektroden bildenden Pads oder Flecken 68b getrennt, weil die Versiegelungsharzschicht 63 und die Halbleiterchips 62 poliert werden, während die externen Verbindungsanschlüsse 67 entlang ih rer Peripherie versiegelt sind und somit mechanisch gestützt werden.
Nachfolgend wird im Separationsschritt oder Trennungsschritt das Halbleitermodul 65 vom Muttersubstrat 1 getrennt. Beim Halbleitermodul 65 ist die Oberfläche, welche vom Muttersubstrat 1 getrennt wird, auch diejenige Oberfläche 66b, welche dann an die Hauptplatine oder Grundplatine 64 angebunden wird. Entsprechend werden die Pellets oder dergleichen auf der ersten Verbindungsschicht als Verbindungsanschlüsse ausgebildet. Bei diesem Halbleitermodul 65 werden ebenfalls mehrfache externe Verbindungsanschlüsse 67 auf der Oberfläche ausgebildet, auf welcher die Halbleiterchips 62 angeordnet und befestigt sind oder werden. Beim Halbleitermodul 65 werden geeignete elektronische Komponenten oder Teile vom an der Oberfläche zu befestigenden Typ, andere Halbleitergehäuse oder -Packages oder dergleichen auf der Anordnungs- oder Befestigungsoberfläche für die Halbleiterchips 62 in Kontakt mit den externen Verbindungsanschlüssen 60 befestigbar.
Wie oben bereits beschrieben wurde, wird die Verbindungsoberfläche 66b des Schaltungsblocks 66 beim Halbleitermodul 65 an der Hauptplatine oder Grundplatine 64 angebracht und befestigt, um die Halbleitereinrichtung fertigzustellen. Wie in 26 z. B. dargestellt ist, kann ein Halbleitermodul 70 mit Komponenten 69 vom an der Oberfläche zu befestigenden Typ auch erfindungsgemäß aufgebaut sein. Die an der Oberfläche zu befestigenden Komponenten 69 können passive Komponenten, z. B. ein Chipwiderstand, ein Chipkondensator oder dergleichen oder Halbleitereinrichtungen oder -Packages sein, und diese können durch eine Lötmittelrückflusstechnik oder dergleichen befestigt werden. In diesem Fall wird eine erste Verbindungsschicht 71 des Schaltungsblocks 66 im Halbleitermodul 70 als Gebiet oder mit Gebieten oder mit einer Verbindungsschaltkreisanordnung ausgebildet, auf welchen die Komponenten 69 vom an der Oberfläche zu befestigenden Typ angebracht und befestigt werden, und zwar anstelle der Verbindungsanschlüsse, welche an der Hauptplatine oder Grundplatine anzubringen sind. Beim Halbleitermodul 70 wird der Schaltungsblock 66 mit zuvor beschriebenen Herstellungsvorgängen mit hoher Präzision ausgebildet, und folglich können die Gebiete oder die Verbindungsschaltungsanordnung oder das Verbindungsschaltungsmuster auf der ersten Verbindungsschicht 71 mit einem geringen Abstand oder Pitch mit hoher Präzision ausgebildet werden.
Bei dem oben beschriebenen Halbleitermodul 70 gemäß der vorliegenden Erfin dung können verschiedenartige an der Oberfläche zu befestigende Komponenten oder Teile 69 auf der ersten Verbindungsschicht 79 mit hoher Packungsdichte und mit hoher Präzision angeordnet und befestigt werden. Ebenfalls ist es durch Anbringen und Befestigen der oben beschriebenen verschiedenen an der Oberfläche zu befestigenden Komponenten oder Teile 69 auf der ersten Verbindungsschicht 71 möglich, einen Peripherieschaltkreis für jeden der Halbleiterchips 62 oberhalb desselben Packages oder Gehäuses des Halbleitermoduls 70 auszubilden. Folglich wird die Länge der Verbindungen und die Anzahl der Verbindungen reduziert, um die L-, C- und R-Komponenten der Schaltkreise oder der Schaltung zu minimieren und um dadurch eine hohe Funktionalität und eine hohe Performance des Halbleitermoduls 70 zu gewährleisten.
Die Halbleiterchips 72 können auf der Verbindungsoberfläche 66b des Schaltungsblocks 66 in dem oben beschriebenen Halbleitermodul 65 angeordnet werden, um dadurch ein Halbleitermodul 73 gemäß der 27 zu schaffen. Bei diesem Halbleitermodul 73 ist die erste Verbindungsschicht 71 des Schaltungsblocks 66 als Verbindungsgebiet 74 oder als Verbindungsschaltungsanordnung oder Verbindungsschaltungsmuster ausgebildet, auf welchen die an der Oberfläche zu befestigenden Teile oder Komponenten 69 angeordnet und angebracht werden, und zwar anstelle von Verbindungsanschlüssen, die an der Hauptplatine oder Grundplatine anzubringen sind, auf welcher der Halbleiterchip 72 anzubringen ist. Das bedeutet nämlich, dass das Halbleitermodul 73 eine mehrschichtige Halbleitereinrichtung schafft, bei welcher die erste Gruppe Halbleiterchips 62 und die zweite Gruppe Halbleiterchips 72 dreidimensional angeordnet und befestigt ist, und zwar auf einer Vorder- bzw. auf einer Rückseite des Schaltungsblocks 66.
Das Halbleitermodul 73 wird durch folgende Prozesse erzeugt, nämlich durch Anordnen auf einer flachen Grundlage, wobei das Halbleitermodul 65 in der oben bereits beschriebenen Art und Weise vom Muttersubstrat 1 abgelöst wird, wobei die erste Verbindungsschicht 71 als Ablöseoberfläche dient und nach oben zeigt, durch Anordnen und Befestigen der zweiten Gruppe Halbleiterchips 72 auf der ersten Anordnungsschicht 71 als Verbindungsoberfläche in diesem Verarbeitungsschritt, durch Ausbilden einer Versiegelungsharzschicht und durch Polieren der Versiegelungsharzschicht und der Halbleiterchips 72. Insbesondere werden im Schritt des Anordnens und Befestigens der Halbleiterchips die Halbleiterchips 72 auf der ersten Verbindungsschicht 71 des Schaltungs blocks 66 angeordnet und befestigt. Das bedeutet, dass die Halbleiterchips 72 auf Gebieten 74 befestigt werden, welche auf der ersten Verbindungsschicht 71 des Schaltungsblocks 66 im Halbleitermodul 65 ausgebildet sind, wie das in 28A gezeigt ist.
Beim Schritt des Ausbildens der Versiegelungsharzschicht wird eine Versiegelungsharzschicht 75 ausgebildet, um die befestigten und angeordneten Halbleiterchips 72 zu versiegeln, wie das in 28B dargestellt ist. Der Schritt des Ausbildens der Versiegelungsharzschicht wird gefolgt von einem Polierschritt, bei welchem die Versiegelungsharzschicht 75 sowie die Halbleiterchips 72 simultan an ihrer Oberfläche poliert werden, um deren Schichtstärke und somit die Schichtstärke des gesamten Halbleitermoduls 73 zu reduzieren. Da die Halbleiterchips 72 mechanisch durch die Versiegelungsharzschicht 75 geschützt werden, welche sich entlang von deren Peripherie befindet, kann das Polieren bis zu einem Maximum erfolgen, ohne dass irgendwelche Schäden, z. B. das Brechen von Ecken oder Kanten, an den Halbleiterchips 72 auftreten, und zwar selbst dann nicht, wenn ein mechanischen Polieren erfolgt.
Das mittels der oben beschriebenen Vorgänge erzeugte Halbleitermodul 73 besitzt auf derjenigen Seite, auf welcher die erste Gruppe Halbleiterchips 62 angeordnet und befestigt ist, die oben bereits beschriebenen externen Verbindungsanschlüsse 67. Das Modul 73 ist auf der Hauptplatine oder Grundplatine oder dergleichen in Kontakt mit diesen externen Verbindungsanschlüssen 67 angeordnet und befestigt, um somit eine mehrschichtige Halbleitereinrichtung auszubilden. Die zuvor beschriebenen Vorgänge oder Prozesse sind geeignet, dass die externen Verbindungsanschlüsse 67 auf der Seite des Halbleitermoduls 73 ausgebildet werden können, auf welcher die zweite Gruppe Halbleiterchips 72 angeordnet und befestigt wird. Das Halbleitermodul 73, welches auf diese Art und Weise hergestellt wurde und aufgebaut ist, kann mit der oben beschriebenen Seite oder Fläche, auf welcher die Chips angeordnet und befestigt sind, als Verbindungsfläche oder Verbindungsoberfläche an der Grundplatine oder Hauptplatine angeordnet und befestigt werden.
Industrielle Anwendbarkeit
Erfindungsgemäß kann ein Muttersubstrat, welches hochpräzise und planarisierte Oberflächen, eine exzellente Widerstandsfähigkeit gegenüber erhöhten Oberflächentemperaturen beim Ausbilden von Dünnschichten aufweist, welches in der Lage ist, eine fokale Tiefe während eines Lithographievorgangs zu halten, welches in der Lage ist, eine gute Kontaktanordnung während eines Maskierungsvorgangs zu gewährleisten, und welches in der Lage ist, eine hohe Isolation wie eine hohe thermische oder chemische Widerstandsfähigkeit zu zeigen, verwendet, um einen hochpräzisen, hochzuverlässigen Schaltungsblock zu schaffen, welcher eine feine Verbindungsanordnung oder Verbindungsstruktur bzw. Verdrahtungsanordnung oder Verdrahtungsstruktur besitzt, ohne dass diese durch eine Krümmung oder durch Oberflächenunregelmäßigkeiten des Substrats beeinflusst werden. Das erfindungsgemäße Verfahren kann verwendet werden zur Herstellung eines dünnen Schaltungsblocks in darauf vorgesehenen hochpräzisen abgeschiedenen Komponenten, welche im Schaltungsblock ausgebildet sind, wobei Halbleiterchips, elektronische Teile, oder dergleichen darauf mit einer hohen Packungsdichte angeordnet werden können.
Erfindungsgemäß kann der vom Muttersubstrat abgetrennte Schaltungsblock auf einer Hauptplatine oder Grundplatine angeordnet und befestigt werden, um eine hochpräzise dünne Verbindungsschaltungseinrichtung oder Verdrahtungsschaltungseinrichtung zu schaffen, bei welcher der Schaltungsblock durch die Grundplatine oder Hauptplatine mit einer Versorgungsspannung und mit Signalen versorgt wird.
Da der Schaltungsblock auf einfache Art und Weise direkt auf der Grundplatine oder Hauptplatine angeordnet werden kann und da der Schaltungsblock und die Grundplatine oder Hauptplatine voneinander elektromagnetisch isoliert sind, um eine elektromagnetische Beeinflussung zwischen ihnen zu vermeiden, weist die Verbindungsschaltungseinrichtung oder Verdrahtungsschaltungseinrichtung gemäß der vorliegenden Erfindung verbesserte Charakteristika auf. Da die Spannungsversorgungsleitung und Erdungsleitungen auf der Hauptplatine oder Grundplatine mit einer ausreichenden Fläche ausgebildet werden können, kann die Verbindungsschaltungseinrichtung mit einer Spannungsversorgung mit einem hohen Regulationsvermögen versorgt werden.
Da die mehrfachen Halbleiterchips auf einfache Art und Weise mit hoher Präzision auf dem Schaltungsblock angeordnet werden können, wobei auch feine Verdrahtungsstrukturen oder Verbindungsstrukturen vorgesehen sind, kann eine hochpräzise, multifunktionale und kleine Halbleitereinrichtung auf wirksame Art und Weise hergestellt werden. Erfindungsgemäß kann die Stärke des gesamten Schaltungsblocks reduziert und somit die Halbleiterchips und elektronischen Komponenten oder Teile mit hoher Dichte angebracht und befestigt werden, da die Halbleiterchips an ihren Oberflächen poliert werden können, ohne dass irgendwelche Brüche oder andere Beschädigungen der auf dem dünnen Schaltungsblock angebrachten Chips auftreten.
Des Weiteren sind bei der erfindungsgemäß herstellten Halbleitereinrichtung der Schaltungsblock mit den darauf angebrachten Halbleiterchips und die Hauptplatine oder Grundplatine elektromagnetisch voneinander isoliert, um irgendwelche elektromagnetischen Beeinflussungen zwischen ihnen zu vermeiden. Daher hat die Halbleitereinrichtung verbesserte Charakteristika. Da die Spannungsversorgungsleitungen und Erdungsleitungen auf der Grundplatine oder Hauptplatine mit einer ausreichenden Fläche ausgebildet werden können, kann die Halbleitereinrichtung mit einer Versorgungsspannung mit einem hohen Regulationsvermögen versorgt werden.
Zusammenfassung
Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung
Es wird ein Verdrahtungsschaltungsblock (2) hergestellt durch Ausbilden einer Ablöseschicht (6) auf einer planarisierten Hauptoberfläche eines Muttersubstrats (1), durch Ausbilden einer Isolationsschicht (7) auf der Ablöseschicht (6), durch Strukturieren der Isolationsschicht (7) und durch Ausbilden einer Verdrahtungsschicht (8) auf der strukturierten Isolationsschicht (7) sowie durch Separieren der Isolationsschicht (7) und der Verdrahtungsschicht oder Verbindungsschicht (8) von der Ablöseschicht (6) auf dem Muttersubstrat (1). Der Schaltungsblock (2) weist Komponenten (12, 13, und 17) auf, die auf der Verdrahtungsschicht oder Verbindungsschicht (8) abgeschieden sind. Der Schaltungsblock (2) ist auf einer Hauptplatine (3) befestigt, um eine verdrahtete Anordnung oder eine verdrahtete Vorrichtung zu schaffen. Es sind des Weiteren Halbleiterchips (62) auf dem Schaltungsblock (2) befestigt. Der Schaltungsblock (2) ist auf der Hauptplatine (64) befestigt, um dadurch eine Halbleitereinrichtung zu schaffen.
(9)

Claims

Plattenförmiger Schaltungsblock, mit: – einer strukturierten Isolationsschicht, – einer Verbindungsschicht oder Verdrahtungsschicht, welche in der strukturierten Isolationsschicht ausgebildet ist, und – einer Mehrzahl extern kontaktierender Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind, wobei der so aufgebaute Schaltungsblock auf einer Ablöseschicht auf einer planarisierten Grundfläche eines Muttersubstrats oder Hauptsubstrats ausgebildet ist, von welcher der Schaltungsblock vom Muttersubstrat abgelöst ist.
Schaltungsblock nach Anspruch 1, – bei welchem mehr als eine Verbindungsschicht oder Verdrahtungsschicht ausgebildet und in vorbestimmten Bereichen miteinander verbunden sind und – bei welchem die extern verbindenden Bereiche auf der obersten oder der untersten Verdrahtungsschicht oder Verbindungsschicht ausgebildet sind.
Schaltungsblock nach Anspruch 2, bei welchem abgeschiedene Komponenten in der Verbindungsschicht oder Verdrahtungsschicht mittels eines Dünnschichtverfahrens oder Dickschichtverfahrens ausgebildet sind.
Schaltungsblock nach Anspruch 3, bei welchem die abgeschiedenen Komponenten passiv sind und von einem Widerstand oder einer Kapazität, welche mittels des Dünnschichtverfahrens ausgebildet sind, oder von einer Induktivität gebildet werden, welche mittels eines Dickschichtverfahrens ausgebildet ist, wodurch der Schaltungsblock als Radiofrequenzschaltungsblock ausgebildet ist.
Schaltungsblock nach Anspruch 1, bei welchem die Verbindungsschicht oder Verdrahtungsschicht darauf angeordnete und befestigte Halbleiterchips aufweist und auch eine Versiegelungsharzschicht, welche darauf ausgebildet ist, um die Halbleiterchips zu versiegeln. Oberflächen poliert ausgebildet sind, damit diese eine reduzierte Schichtdicke oder -stärke zu besitzen.
Schaltungsblock nach Anspruch 5, – bei welchem auf der Verbindungsschicht oder Verdrahtungsschicht eine Elektrodenanordnung und eine Mehrzahl hervorstehender Elektroden aus einer Metallschicht ausgebildet sind und – bei welchem die Versiegelungsharzschicht an der Oberfläche derart poliert ausgebildet ist, dass die hervorstehenden Elektroden und die Halbleiterchips freiliegen.
Schaltungsblock nach Anspruch 7, bei welchem ein Metallkugelanschluss auf jeder der freiliegenden und hervorstehenden Elektroden ausgebildet ist.
Schaltungsblock nach Anspruch 5, – bei welchem auf der Verbindungsschicht oder Verdrahtungsschicht oberflächenbefestigte Teile und/oder Halbleiterchips im unteren Bereich davon ausgebildet sind und – bei welchem eine Versiegelungsharzschicht im unteren Bereich davon derart vorgesehen ist, dass die oberflächenbefestigten Teile und/oder Halbleiterchips versiegelt ausgebildet sind.
Schaltungsblock nach Anspruch 5, bei welchem die oberflächenbefestigten Teile und/oder Halbleiterchips und die Versiegelungsharzschicht poliert ausgebildet sind, so dass sie eine reduzierte Schichtstärke oder Dicke besitzen.
Verfahren zum Herstellen eines Schaltungsblocks, mit den Schritten: – Ausbilden einer Ablöseschicht auf einer planarisierten Grundfläche eines Muttersubstrats oder Hauptsubstrats, – Ausbilden einer Isolationsschicht auf der Ablöseschicht, – Strukturieren einer Verbindungsschicht oder Verdrahtungsschicht, welche eine Mehrzahl extern kontaktierender Bereiche aufweist, auf der Isolations schicht und – Separieren eines dünnen Schaltungsblocks, welcher aus der Isolationsschicht und der Verdrahtungsschicht oder Verbindungsschicht besteht, von der Ablöseschicht des Muttersubstrats oder Hauptsubstrats.
Verfahren nach Anspruch 11, welches des Weiteren folgende Schritte aufweist: – Ausbilden einer ersten Isolationsschicht durch Strukturieren derselben auf der Ablöseschicht, – Ausbilden einer ersten Verbindungsschicht oder Verdrahtungsschicht durch Plattieren einer Öffnungsstruktur der ersten Isolationsschicht, – Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht und der ersten Verbindungsschicht oder Verdrahtungsschicht während des Strukturierens einer Mehrzahl von Durchkontaktierungen oder Vias und – Ausbilden einer zweiten Verbindungsschicht oder Verdrahtungsschicht auf der zweiten Isolationsschicht, wobei die zweite Verbindungsschicht oder Verdrahtungsschicht die extern kontaktierenden Bereiche und die mittels der Dünnschichttechnik oder Dickschichttechnik abgeschiedenen Komponenten aufweist, – wobei der Schritt des Ausbildens der Isolationsschicht und der Schritt des Ausbildens der Verbindungsschicht oder Verdrahtungsschicht abwechselnd ausgeführt werden, um eine Multischichtverbindungsschicht oder Multischichtverdrahtungsschicht auszubilden.
Verfahren nach Anspruch 11, bei welchem das Muttersubstrat oder Hauptsubstrat aus Silicium oder Glas gebildet wird.
Verfahren nach Anspruch 11, bei welchem im Schritt des Ausbildens der Ablöseschicht eine Ablöseschicht aus Metall auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats ausgebildet wird.
Verfahren nach Anspruch 11, bei welchem beim Schritt des Ablösens die Anordnung des Schaltungsblocks und das Muttersubstrat oder Hauptsubstrat in eine Säurelösung oder eine Basenlösung eingetaucht werden, um den Schaltungsblock von der Ablöse- schicht des Metalls abzulösen.
Verfahren nach Anspruch 11, – bei welchem eine Reihe oder Serie von Schaltungsblöcken kontinuierlich oder zusammenhängend auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats ausgebildet werden und – bei welchem die Reihe oder Serie von Schaltungsblöcken auf dem Hauptsubstrat oder Muttersubstrat in einzelne Schaltungsblöcke zerlegt oder zerschnitten werden und bei welchem jeder Schaltungsblock von der Ablöseschicht abgetrennt wird.
Verfahren nach Anspruch 16, welches folgende weitere Schritte aufweist: – Ausbilden einer Dummy-Schicht oder Hilfsschicht auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats vor dem Schritt des Ausbildens der Ablöseschicht und – beim Schritt des Zerlegens oder Zerschneidens wird eine Zerlegeeinrichtung oder Schneideeinrichtung zum Zerlegen oder Ausschneiden eines Schaltungsblocks derart gesteuert, dass sie in der Hilfsschicht oder Dummy-Schicht stoppt, damit die Schneidkante nicht die Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats erreicht.
Verfahren nach Anspruch 11, bei welchem beim Schritt des Ausbildens der Verbindungsschicht oder Verdrahtungsschicht mehr als eine Verbindungsschicht oder Verdrahtungsschicht auf der Isolationsschicht ausgebildet werden, welche darin mittels der Dünnschichttechniken oder Dickschichttechniken abgeschieden und darin eingebettete Komponenten aufweisen.
Verfahren nach Anspruch 11, – bei welchem beim Schritt des Ausbildens der Verbindungsschicht oder Verdrahtungsschicht ein Widerstand und eine Kapazität durch die Dünnschichttechnik und eine Induktivität mittels der Dickschichttechnik ausgebildet werden und – bei welchem die Verbindungsschicht mit den abgeschiedenen Komponenten einen Radiofrequenzschaltkreis bildet.
Verfahren nach Anspruch 11, – bei welchem die Halbleiterchips auf der obersten Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind und befestigt werden und – bei welchem die Versiegelungsharzschicht auf den Halbleiterchips ausgebildet wird, um die Halbleiterchips zu versiegeln, – so dass der Schaltungsblock eine Halbleitereinrichtung bildet.
Verfahren nach Anspruch 20, bei welchem des Weiteren ein Schritt des Polierens der Halbleiterchips und der Versiegelungsharzschicht auf deren Oberflächen vorgesehen ist, damit deren Schichtdicke oder Stärke reduziert wird.
Verfahren nach Anspruch 11, welches des Weiteren die Schritte aufweist: – Ausbilden hervorstehender Elektroden aus Metall auf einer Elektrodenstruktur auf der obersten Verbindungsschicht oder Verdrahtungsschicht, – Anordnen oder Befestigen der Halbleiterchips, – Ausbilden einer Versiegelungsharzschicht, um die hervorstehenden Elektroden und die Halbleiterschips zu versiegeln, und – Polieren der Versiegelungsharzschicht, so dass die hervorstehenden Elektroden und die Halbleiterchips freiliegen.
Verfahren nach Anspruch 12, bei welchem ein Metallkugelanschluss auf jeder der freiliegenden hervorstehenden Elektroden vorgesehen wird.
Verfahren nach Anspruch 11, bei welchem oberflächenbefestigte Teile und/oder Halbleiterchips auf dem unteren Bereich der Verbindungsschicht oder Verdrahtungsschicht angeordnet und befestigt werden.
Verfahren nach Anspruch 24, bei welchem eine Versiegelungsharzschicht ausgebildet wird, um oberflächenbefestigte Teile und/oder Halbleiterchips, welche auf dem unteren Bereich der Verbindungsschicht oder Verdrahtungsschicht angeordnet und befestigt sind, zu versiegeln.
Verbindungsschaltkreiseinrichtung mit: – einem Schaltungsblock und – einer Grundplatine oder Hauptplatine mit einer Mehrzahl Verbindungsbereiche, welche auf einer Grundfläche oder Hauptfläche davon ausgebildet sind und mit extern kontaktierenden Bereichen des Schaltungsblocks korrespondieren, – bei welcher der Schaltungsblock plattenartig ausgebildet ist und aufweist: – eine Isolationsschicht, – eine Verbindungsschicht oder Verdrahtungsschicht, welche auf der Isolationsschicht strukturiert ist, und – die Mehrzahl extern kontaktierender Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind, – bei welcher der Schaltungsblock auf einer Ablöseschicht ausgebildet ist, die ihrerseits auf einer planarisierten Grundfläche oder Hauptfläche eines Muttersubstrats oder Hauptsubstrats ausgebildet ist, – bei welcher der Schaltungsblock von der Ablöseschicht auf dem Muttersubstrat oder Hauptsubstrat getrennt oder separiert ist oder wird und – bei welcher der Schaltungsblock auf der Grundfläche oder Hauptfläche verbunden wird, und zwar auf der Grundplatine mittels der extern kontaktierenden Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind und die mit den korrespondierenden Verbindungsbereichen verbunden sind, die auf der Grundplatine ausgebildet sind.
Verbindungsschaltungseinrichtung nach Anspruch 26, – bei welcher ein Nachanschluss auf jedem Verbindungsbereich ausgebildet ist, – bei welcher eine Klebeschicht eines thermoplastischen Harzes auf der Grundfläche oder Hauptfläche der Grundplatine aufgebracht ist, damit diese die Nachanschlüsse bedeckt, und – bei welcher die Nachanschlüsse die Klebeschicht durchdringen und mit den korrespondierenden Verbindungsbereichen verbunden sind, wenn eine Thermokompressionsverbindung des Schaltungsblocks mit dem darüber angeordneten Schaltungsblock der Hauptplatine ausgebildet wird, so dass der Schaltungsblock oder die Platine mit der Hauptplatine verbunden ist.
Verbindungsschaltungseinrichtung nach Anspruch 26, – bei welcher mehr als eine Verbindungsschicht oder Verdrahtungsschicht ausgebildet ist und mit vorbestimmten Bereichen davon untereinander verbunden ist und – bei welcher die externen kontaktierenden Bereiche auf der obersten oder der untersten Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind.
Verbindungsschaltungseinrichtung nach Anspruch 26, bei welcher die Hauptplatine gebildet wird von einem mehrschichtigen Keramiksubstrat, welches Aluminium, Glas, Keramik, Aluminitelid (almunitelide) oder Mullit (mullite) als Grundmaterial oder Basismaterial aufweist.
Verbindungsschaltungseinrichtung nach Anspruch 26, bei welcher die Hauptplatine gebildet ist aus einem mehrschichtigen organischen Substrat, welches Glasepoxid, Polyimid, bis-Maleitotriazinharz (bismaleitotriazine resin), Polyphenylethylenharz, Phenolharz, Polyolefinharz oder Polytetrafluorethylen als Grundmaterial oder Basismaterial aufweist.
Verbindungsschaltungseinrichtung nach einem der Ansprüche 29 oder 30, bei welcher die Hauptplatine gebildet wird von einem Substrat, welches auf mindestens einer seiner Hauptoberflächen eine hoch dichte oder hoch integrierte Verbindungsschicht oder Verdrahtungsschicht aufweist, welche gebildet wird von einer dielektrischen Harzschicht eines fotoempfindlichen oder fotounempfindlichen Epoxidharzes, eines Polyimids oder eines Benzocyclobutens und/oder einer Metallplattierungsschicht.
Verbindungsschaltungseinrichtung nach Anspruch 31, – bei welcher der Schaltungsblock zusammen mit einem integrierten Radiofrequenzschaltkreis oder einem integrierten Schaltkreischip auf dem so aufgebauten Substrat vorgesehen und befestigt ist und – bei welcher der Schaltungsblock mit elektrischer Energie oder Signalen von dem so aufgebauten Substrat versorgt wird.
Verbindungsschaltungseinrichtung nach Anspruch 26, bei welcher die abgeschiedenen Komponenten in der Verbindungsschicht oder Verdrahtungsschicht mittels eines Dünnschichtverfahrens oder eines Dick schichtverfahrens ausgebildet sind.
Verbindungsschaltungseinrichtung nach Anspruch 26, bei welcher die abgeschiedenen Komponenten passiv sind und einen Widerstand und eine Kapazität, welche mittels eines Dünnschichtverfahrens ausgebildet sind, und eine Induktivität, welche mittels eines Dickschichtverfahrens ausgebildet ist, aufweisen, so dass der Schaltungsblock ein Radiofrequenzschaltungsblock ist.
Verbindungsschaltungseinrichtung nach Anspruch 26, bei welcher die oberflächenbefestigten Teile oder Chipteile direkt auf der Verbindungsschicht oder Verdrahtungsschicht des Schaltungsblocks befestigt sind.
Verfahren zum Herstellen einer Verbindungsschaltungseinrichtung, mit den Schritten: – Ausbilden eines Schaltungsblocks auf einem Muttersubstrat oder Hauptsubstrat, – Befestigen des Schaltungsblocks auf der Grundfläche oder Hauptfläche einer Grundplatine durch Verbinden, – wobei der Schritt des Ausbildens des Schaltungsblocks weiter die folgenden Schritte aufweist: – Ausbilden einer Ablöseschicht auf einer planarisierten Grundfläche oder Hauptfläche eines Hauptsubstrats oder Muttersubstrats, – Ausbilden einer Isolationsschicht auf der Ablöseschicht, – Strukturieren einer Verbindungsschicht oder Verdrahtungsschicht auf der Isolationsschicht, und zwar mit einer Mehrzahl extern kontaktierender Bereiche, und – Trennen oder Separieren eines dünnen Schaltungsblocks, welcher gebildet wird von der Isolationsschicht und der Verbindungsschicht, von der Ablöseschicht auf dem Muttersubstrat oder Hauptsubstrat.
Verfahren nach Anspruch 36, welches die weiteren Schritte aufweist: – Ausbilden eines Nachanschlusses (post bump) auf jedem der Verbindungsbereiche der Verbindungsschicht oder Verdrahtungsschicht und – Verbinden des Schaltungsblocks durch Thermokompressionsverbindung der Hauptplatine mittels einer Klebeschicht eines thermoplastischen Harzes, und zwar mit dem Schaltungsblock angeordnet über der Hauptplatine, – wobei die Nachkontakte oder Nachanschlüsse (post bumps) die Klebeschicht durchdringen und sich auf den extern kontaktierenden Bereichen abstützen, so dass sie mit den Verbindungsbereichen auf der Grundplatine verbunden sind.
Verfahren nach Anspruch 36, welches die weiteren Schritte aufweist: – Ausbilden einer ersten Isolationsschicht durch deren Strukturieren auf der Ablöseschicht, – Ausbilden einer ersten Verbindungsschicht oder Verdrahtungsschicht durch Plattieren einer Öffnungsstruktur der ersten Isolationsschicht, – Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht der ersten Verbindungsschicht oder Verdrahtungsschicht, und zwar während des Strukturierens einer Mehrzahl von Durchkontaktierungen oder Vias, und – Ausbilden einer zweiten Verbindungsschicht oder Verdrahtungsschicht auf der zweiten Isolationsschicht, wobei die zweite Verbindungsschicht oder Verdrahtungsschicht aufweist die extern kontaktierenden Bereiche und die mittels der Dünnschichttechnik oder der Dickschichttechnik abgeschiedenen Komponenten, – wobei der Schritt des Ausbildens der Isolationsschicht und der Schritt des Ausbildens der Verbindungsschicht oder Verdrahtungsschicht abwechselnd ausgeführt werden, um eine mehrschichtige Verbindungsschicht oder Verdrahtungsschicht auszubilden.
Verfahren nach Anspruch 36, bei welchem das Muttersubstrat oder Hauptsubstrat aus Silizium oder aus Glas gebildet wird.
Verfahren nach Anspruch 36, bei welchem beim Schritt des Auftretens der Ablöseschicht eine Ablöseschicht eines Metalls auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats ausgebildet wird.
Verfahren nach Anspruch 36, bei welchem beim Ablöseschritt die Anordnung aus dem Schaltungsblock und dem Muttersubstrat in eine Säurelösung oder eine Basenlösung eingetaucht wird, um den Schaltungsblock von der Ablöseschicht aus Metall abzulösen.
Verfahren nach Anspruch 36, – bei welchem eine Reihe oder Serie von Schaltungsblöcken kontinuierlich oder zusammenhängend auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats ausgebildet werden und – bei welchem die Reihe oder Serie von Schaltungsblöcken auf dem Hauptsubstrat oder Muttersubstrat in einzelne Schaltungsblöcke zerlegt oder zerschnitten werden und bei welchem jeder Schaltungsblock von der Ablöseschicht abgetrennt wird.
Verfahren nach Anspruch 42, welches die weiteren Schritte aufweist: – Ausbilden einer Dummy-Schicht oder Hilfsschicht auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats vor dem Schritt des Ausbildens der Ablöseschicht und – beim Schritt des Zerlegens oder Zerschneidens wird eine Zerlegeeinrichtung oder Schneideinrichtung zum Zerlegen oder Ausschneiden eines Schaltungsblocks derart gesteuert, dass sie in der Hilfsschicht oder Dummy-Schicht stoppt, damit die Schneidkante nicht die Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats erreicht.
Verfahren nach Anspruch 36, bei welchem beim Schritt des Ausbildens der Verbindungsschicht oder Verdrahtungsschicht mehr als eine Verbindungsschicht oder Verdrahtungsschicht auf der Isolationsschicht ausgebildet werden, welche darin mittels der Dünnschichttechniken oder Dickschichttechniken abgeschieden werden und darin eingebettete Komponenten aufweisen.
Verfahren nach Anspruch 36, – bei welchem beim Schritt des Ausbildens der Verbindungsschicht oder Verdrahtungsschicht ein Widerstand und eine Kapazität durch die Dünnschichttechnik und eine Induktivität mittels der Dickschichttechnik ausgebildet werden und – bei welchem die Verbindungsschicht mit den abgeschiedenen Komponenten einen Radiofrequenzschaltkreis bildet.
Verfahren nach Anspruch 36, bei welcher die Hauptplatine gebildet wird von einem mehrschichtigen Keramiksubstrat, welches Aluminium, Glas, Keramik, Aluminitelid (almunitelide) oder Mullit (mullite) als Grundmaterial oder Basismaterial aufweist.
Verfahren nach Anspruch 36, bei welcher die Hauptplatine gebildet ist aus einem mehrschichtigen organischen Substrat, welches Glasepoxid, Polyimid, bis-Maleitotriazinharz (bismaleitotriazine resin), Polyphenylethylenharz, Phenolharz, Polyolefinharz oder Polytetrafluorethylen als Grundmaterial oder Basismaterial aufweist.
Verfahren nach einem der Ansprüche 46 oder 47, bei welcher die Hauptplatine gebildet wird von einem Substrat, welches auf mindestens einer seiner Hauptoberflächen eine hoch dichte oder hoch integrierte Verbindungsschicht oder Verdrahtungsschicht aufweist, welche gebildet wird von einer dielektrischen Harzschicht eines fotoempfindlichen oder fotounempfindlichen Epoxidharzes, eines Polyimids oder eines Benzocyclobutens und/oder einer Metallplattierungsschicht.
Halbleitereinrichtung mit: – einem plattenförmigen Schaltungsblock, – Halbleiterchips, welche auf einer Verbindungsschicht oder Verdrahtungsschicht des Schaltungsblocks aufgebracht und befestigt sind, – einer Versiegelungsharzschicht, welche die Halbleiterchips versiegelt, und – einer Hauptplatine, auf deren Grundfläche oder Hauptfläche eine Mehrzahl Verbindungsbereiche ausgebildet sind, welche mit extern kontaktierenden Bereichen des Schaltungsblocks korrespondieren, – wobei der Schaltungsblock aufweist: – eine Isolationsschicht, – eine Verbindungsschicht oder Verdrahtungsschicht, welche auf der Isolationsschicht strukturiert ist, und – die Mehrzahl extern kontaktierender Bereiche, welche auf der Verbindungsschicht oder Verdrahtungsschicht ausgebildet sind.
Halbleitereinrichtung nach Anspruch 40, – bei welcher ein Nachanschluss (post bump) auf jedem der Verbindungsbereiche ausgebildet ist, – bei welchem eine Haftschicht eines thermoplastischen Harzes auf der Hauptoberfläche (principal surface) der Hauptplatine aufgebracht ist, um die Nachanschlüsse abzudecken, – bei welcher die Nachanschlüsse die Haftschicht durchdringen und mit ihren jeweiligen korrespondierenden Verbindungsbereichen verbunden sind oder werden, wenn eine thermische Kompressionsverbindung des Schaltungsblocks mit dem darüber auf der Hauptplatine vorzusehenden Schaltungsblock ausgebildet wird, wodurch die Platine oder der Schaltungsblock mit der Hauptplatine verbunden sind.
Halbleitereinrichtung nach Anspruch 45, – bei welcher mehr als zumindest eine Verdrahtungsschicht ausgebildet und miteinander mit vorgegebenen Bereichen verbunden werden und – bei welcher die externen Verbindungsbereiche auf der obersten oder auf der untersten Verdrahtungsschicht ausgebildet sind.
Halbleitereinrichtung nach Anspruch 49, bei welcher die Hauptplatine gebildet ist aus einem mehrschichtigen keramischen Substrat aus Aluminium, aus einem glaskeramischen Aluminitelit (aluminitelide) oder Mullit (mullite) als ein Basismaterial oder Grundmaterial.
Halbleitereinrichtung nach Anspruch 49, bei welcher die Hauptplatine gebildet ist aus einem mehrschichtigen organischen Substrat aus Glas, Epoxid, Polyimid, bis-Maleitotriazinharz (bismaleitotriazine resin), Polyphenylethylenharz, Phenolharz, Polyolefinharz oder Polytetrafluorethylen als Grundmaterial oder Basismaterial.
Halbleitereinrichtung nach einem der Ansprüche 52 oder 53, bei welcher die Hauptplatine gebildet wird von einem Substrat, welches auf mindestens einer seiner Hauptoberflächen eine hochdichte oder hochintegrierte Verbindungsschicht oder Verdrahtungsschicht aufweist, welche gebildet ist von einer dielektrischen Harzschicht eines fotoempfindlichen oder fotounempfindlichen Epoxidharzes, eines Polyimids oder eines Benzocyclobutens und einer Metallplattierungsschicht.
Halbleitereinrichtung nach Anspruch 49, bei welcher die Halbleiterchips und eine Versiegelungsharzschicht auf ihren Oberflächen poliert werden, damit diese eine verminderte Schichtstärke aufweisen.
Halbleitereinrichtung nach Anspruch 49, – bei welcher die darauf ausgebildete Verdrahtungsschicht ein Elektrodenmuster oder eine Elektrodenanordnung aufweist und bei welcher eine Mehrzahl hervorstehender Elektroden aus einer Metallschicht ausgebildet ist, und – bei welcher die Versiegelungsharzschicht auf ihrer Oberfläche poliert wird, so dass die hervorstehenden Elektroden und die Halbleiterchips freigelegt werden oder freigelegt sind.
Halbleitereinrichtung nach Anspruch 56, bei welcher ein Metallkugelanschluss auf jeder der freigelegten hervorstehenden Elektroden ausgebildet ist.
Halbleitereinrichtung nach Anspruch 49, welche aufweist den Schaltungsblock, bei welchem die Verdrahtungsschichtoberflächen befestigte Bauteile oder Komponenten und/oder Halbleiterchips im unteren Bereich davon befestigt sowie eine Versiegelungsharzschicht im unteren Bereich davon aufweist, um die Bauteile und die Halbleiterchips zu versiegeln.
Halbleitereinrichtung nach Anspruch 50, bei welcher die Halbleiterchips und die Versiegelungsharzschicht poliert sind, um eine verminderte Schichtstärke aufzuweisen.
Verfahren zum Herstellen einer Halbleitereinrichtung, mit den Schritten: – Ausbilden eines dünnen Schaltungsblocks auf dem Muttersubstrat, – Befestigen von Halbleiterchips auf dem Schaltungsblock, – Ausbilden auf einer Verdrahtungsschicht oder Verbindungsschicht des Schaltungsblocks einer Versiegelungsharzschicht, welche die Halbleiterchips versiegelt, – Separieren oder Trennen des Schaltungsblocks mit den darauf befestigten Halbleiterchips von einer Ablöseschicht, welche auf dem Muttersubstrat aus gebildet ist, und – Befestigen durch Verbinden eines Schaltungsblocks auf einer Hauptoberfläche einer Hautplatine, wobei der Schritt des Ausbildens des Schaltungsblocks die Schritte aufweist: – Ausbilden der Ablöseschicht auf einer planarisierten Hauptoberfläche des Muttersubstrats, – Ausbilden einer Isolationsschicht auf der Ablöseschicht und – Strukturieren der Verdrahtungsschicht auf der Isolationsschicht, und zwar mit einer Mehrzahl externer Verbindungsbereiche.
Verfahren nach Anspruch 60, welches des Weiteren die Schritte aufweist: – Ausbilden eines Nachanschlusses (post bump) auf jedem der Verbindungsbereiche der Verbindungsschicht oder Verdrahtungsschicht und – Verbinden des Schaltungsblocks durch Thermokompressionsverbindung der Hauptplatine mittels einer Klebeschicht eines thermoplastischen Harzes, und zwar mit dem Schaltungsblock angeordnet über der Hauptplatine, – wobei die Nachkontakte oder Nachanschlüsse (post bumps) die Klebeschicht durchdringen und sich auf den extern kontaktierenden Bereichen abstützen, so dass sie mit den Verbindungsbereichen auf der Grundplatine verbunden sind.
Verfahren nach Anspruch 60, – bei welchem mehr als mindestens eine Verdrahtungsschicht oder Verbindungsschicht ausgebildet werden und an vorbestimmten Bereichen untereinander kontaktiert sind und – bei welchem die externen Verbindungsbereiche auf der obersten oder der untersten Verdrahtungsschicht oder Verbindungsschicht ausgebildet werden.
Verfahren nach Anspruch 60, bei welchem das Muttersubstrat aus Silizium oder Glas gebildet wird.
Verfahren nach Anspruch 60, bei welchem beim Schritt des Ausbildens der Ablöseschicht eine Ablöseschicht aus einem Metall auf der Hauptoberfläche des Muttersubstrats ausgebildet wird.
Verfahren nach Anspruch 60, bei welchem beim Ablösen die Anordnung des Schaltungsblocks und des Muttersubstrats in eine saure oder alkalische Lösung eingetaucht werden, um den Schaltungsblock von der Ablöseschicht des Metalls zu lösen.
Verfahren nach Anspruch 60, – bei welchem eine Reihe oder Serie Schaltungsblöcke kontinuierlich auf der Hauptoberfläche des Muttersubstrats ausgebildet wird und – bei welchem die Reihe oder Serie Schaltungsblöcke auf dem Muttersubstrat in die einzelnen Schaltungsblöcke zerschnitten wird und jeder einzelne Schaltungsblock von der Ablöseschicht getrennt wird.
Verfahren nach Anspruch 66, welches des Weiteren die Schritte aufweist: – Ausbilden einer Dummy-Schicht oder Hilfsschicht auf der Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats vor dem Schritt des Ausbildens der Ablöseschicht und – beim Schritt des Zerlegens oder Zerschneidens wird eine Zerlegeeinrichtung oder Schneideinrichtung zum Zerlegen oder Ausschneiden eines Schaltungsblocks derart gesteuert, dass sie in der Hilfsschicht oder Dummy-Schicht stoppt, damit die Schneidkante nicht die Grundfläche oder Hauptfläche des Muttersubstrats oder Hauptsubstrats erreicht.
Verfahren nach Anspruch 60, bei welchem die Hauptplatine gebildet wird von einem mehrschichtigen keramischen Substrat aus Aluminium, glaskeramischen Aluminitelit (glass ceramic aluminitelide) oder Mullit (mullite) als Grundmaterial oder Basismaterial.
Verfahren nach Anspruch 60, bei welchem die Hauptplatine ausgebildet wird aus einem mehrschichtigen organischen Substrat eines Glasepoxids (glass epoxy), Polyimids, bis-Maleinotriacinharz (bismaleinotriazine resin), Polyethylenharz, Phenolharz, Polyolefinharz oder Polytetrafluorethylen als Grundmaterial oder Basismaterial.
Verfahren nach einem der Ansprüche 68 oder 69, bei welcher die Hauptplatine gebildet wird von einem Substrat, welches auf mindestens einer seiner Hauptoberflächen eine hochdichte oder hochintegrierte Ver bindungsschicht oder Verdrahtungsschicht aufweist, welche gebildet wird von einer dielektrischen Harzschicht eines fotoempfindlichen oder fotounempfindlichen Epoxidharzes, eines Polyimids oder eines Benzocyclobutens und einer Metallplattierungsschicht.
Verfahren nach Anspruch 60, bei welchem beim Schritt des Ausbildens der Versiegelungsharzschicht und beim Schritt des Ablösens ein Schritt des Polierens der Halbleiterchips und des Polierens der Versiegelungsharzschicht an den Oberflächen davon durchgeführt wird, um die Schichtstärke zu reduzieren.
Verfahren nach Anspruch 60, welches des Weiteren die Schritte aufweist: – Ausbilden eines Elektrodenmusters oder einer Elektrodenanordnung und von hervorstehenden Elektroden eines Metalls auf der Verdrahtungsschicht oder Verbindungsschicht und – Polieren der Versiegelungsharzschicht an deren Oberfläche, so dass die hervorstehenden Elektroden und die Halbleiterchips freigelegt werden.
Verfahren nach Anspruch 72, bei welchem ein Metallkugelanschluss auf jeder der freigelegten hervorstehenden Elektroden ausgebildet wird.