JP2011054852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011054852A
JP2011054852A JP2009204082A JP2009204082A JP2011054852A JP 2011054852 A JP2011054852 A JP 2011054852A JP 2009204082 A JP2009204082 A JP 2009204082A JP 2009204082 A JP2009204082 A JP 2009204082A JP 2011054852 A JP2011054852 A JP 2011054852A
Authority
JP
Japan
Prior art keywords
layer
interposer
insulating layer
semiconductor device
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009204082A
Other languages
English (en)
Inventor
Masayuki Miura
正幸 三浦
Soichi Honma
荘一 本間
Shinya Shima
真也 志摩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009204082A priority Critical patent/JP2011054852A/ja
Priority to US12/850,797 priority patent/US20110053320A1/en
Publication of JP2011054852A publication Critical patent/JP2011054852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】インターポーザの製造および半導体チップの実装（を含むアセンブリ）に際し、剥離層とインターポーザ最下層の絶縁層との間で界面剥離が生じることを防止することのできる半導体装置の製造方法を提供する。
【解決手段】支持基板１上に熱可塑性樹脂からなる剥離層２を形成し、剥離層２の上に、剥離層２の形成に用いた熱可塑性樹脂を溶解する溶剤を含む熱硬化性樹脂からなる絶縁層３を形成する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体装置の多ピン化に伴い、ボールグリッドアレイ（ＢＧＡ）のような半導体装置が増えている。ＢＧＡでは、配線層と絶縁層が積層形成されたインターポーザに半導体チップを実装し、そのインターポーザの配線層を介して、半導体チップと外部端子とが接続される。
このようなインターポーザを用いる半導体装置を製造する方法として、シリコンなどを支持基板として用い、この支持基板上に低密着性樹脂による剥離層を形成し、その上にインターポーザを形成する方法がある。この方法では、インターポーザ上に半導体チップを実装して樹脂封止した後、剥離層を剥離してインターポーザを支持基板から分離することが行われる（例えば、特許文献１参照。）。
しかし、上述の方法を用いる場合に、剥離層を熱可塑性樹脂により形成し、インターポーザの最下層に熱硬化性樹脂による絶縁層を形成すると、剥離層と絶縁層の密着性が弱く、また熱膨張率も異なるため、インターポーザ形成プロセス中の加熱による熱応力により、剥離層と絶縁層の間に界面剥離が生じることがある。
このような界面剥離が生じると、支持基板上にインターポーザが固定されず、精密な加工精度が要求される配線層形成工程などが実行できなくなる、という問題が発生する。
特開２００３−３４７４０号公報
本発明は、インターポーザの製造および半導体チップの実装（を含むアセンブリ）に際し、剥離層とインターポーザ最下層の絶縁層との間で界面剥離が生じることを防止することのできる半導体装置の製造方法を提供する。
本発明の一態様によれば、支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、前記剥離層の上に、前記熱可塑性樹脂を溶解する溶剤を含む熱硬化性樹脂からなる絶縁層を形成する工程とを備えることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、インターポーザの製造および半導体チップの実装（を含むアセンブリ）に際し、剥離層とインターポーザ最下層の絶縁層との間で界面剥離が生じることを防止することができる。
本発明の実施例に係る製造方法による半導体装置の製造工程の例を示す模式的断面図。 本発明の実施例に係る製造方法を用いて形成したインターポーザの例を示す模式的断面図。 本発明の実施例に係る製造方法を用いて形成したインターポーザに半導体チップを実装した半導体装置の例を示す模式的断面図。 本発明の実施例に係る製造方法により剥離層を剥離する工程の説明図。 本発明の実施例に係る製造方法により剥離層を剥離した後の半導体装置の例を示す模式的断面図。 本発明の実施例に係る製造方法により混合層を除去する工程の説明図。 本発明の実施例に係る製造方法により混合層を除去した後の半導体装置の例を示す模式的断面図。
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
図１は、本発明の実施例に係る製造方法による半導体装置の製造工程の例を示す模式的断面図である。
最初に、図１（ａ）に示すように、支持基板１を用意し、この支持基板１上に、熱可塑性樹脂からなる剥離層２を形成する。
支持基板１としては、シリコン基板やガラス基板、ＳＵＳ等の金属板など、所望の半導体装置を製造する際の熱処理や化学的処理等に耐えられる材質の基板を使用する。
剥離層２の形成に用いる熱可塑性樹脂としては、ポリスチレン系、メタクリル樹脂系、ポリエチレン系、ポリプロピレン系およびセルロース系樹脂などを用いる。また、その粘度が、２５０°Ｃに加熱したときに１×１０５ｃｐｓ以下となるものが好ましい。
剥離層２は、上述の熱可塑性樹脂を、スピンコート法、印刷法およびラミネート法などの手法を用いて、支持基板１上に塗布し、硬化させることにより、形成することができる。
次に、図１（ｂ）に示すように、剥離層２の上に、熱硬化樹脂を、例えばスピンコート法により塗布し、絶縁層３を形成する。
このとき、絶縁層３の形成に用いる熱硬化樹脂には、剥離層２の形成に用いた熱可塑性樹脂を溶解する溶剤を含ませておく。溶剤としては、例えば乳酸エチルなどを用いる。
この溶剤により、絶縁層３との境界付近では剥離層２の熱可塑性樹脂が溶解する。
これにより、図１（ｃ）に示すように、剥離層２と絶縁層３の層間に、それぞれの層の形成材料である、熱可塑性樹脂と熱硬化樹脂からなる混合層４が形成される。
図２は、絶縁層３を最下層としてインターポーザ１０を構成した例である。
ここでは、インターポーザ１０として、絶縁層３の上に配線層１１（１１Ａ〜１１Ｆ）を形成し、配線層１１の上に絶縁層１２を形成した例を示す。
剥離層２と絶縁層３の層間に混合層４が形成されたことにより、剥離層２と絶縁層３の密着度が向上する。その結果、インターポーザ１０を形成する際に加熱処理を行っても、剥離層２と絶縁層３との間で界面剥離が生じず、支持基板１上のインターポーザ１０の位置の安定が保たれる。その結果、例えば、配線層１１の配線パターンの精度が向上するなど、インターポーザ１０の加工精度ならびにインターポーザの製造歩留まりを向上させることができる。
図３は、インターポーザ１０に複数の半導体チップを実装した半導体装置の例である。
ここでは、インターポーザ１０に半導体チップ２１Ａ〜２１Ｃを搭載し、その周囲を封止樹脂層３１にて封止した例を示す。
このような半導体チップの実装を行っても、その工程中の加熱処理によって剥離層２と絶縁層３との間で界面剥離が生じることがなく、支持基板１上のインターポーザ１０の位置の安定が保たれる。その結果、インターポーザ１０に搭載する半導体チップ２１Ａ〜２１Ｃの搭載位置の精度ならびにアセンブリ歩留まりを向上させることができる。
次に、図４に示すように、樹脂封止された半導体装置を２００〜２５０°Ｃ程度に加熱して、剥離層２を形成する熱可塑性樹脂の粘度を低下させる。同時に、混合層４を含む絶縁層３から封止樹脂層３１までの積層体と、支持基板１とに、逆方向に力を加え、上述の積層体と支持基板１とを略平行となる方向に相対的に移動させる。この移動により、剥離層２に対する剪断力が生じ、剥離層２が剪断されて、上述の積層体は、支持基板１から分離される。なお、上述した略平行な移動に加えて、上下方向にも多少の割合で移動させる（引っ張る）と、上述の分離を促進することができる。
このときの加熱温度は２００〜２５０°Ｃ程度であるので、インターポーザ１０の配線層１１の変形等、樹脂封止された半導体装置が熱的なダメージを受けることはない。
また、先に述べたように、剥離層２を形成する熱可塑性樹脂の粘度は、２５０°Ｃにおいて１×１０５ｃｐｓ以下となるようなものが好ましい。
図５に、支持基板１から分離された半導体装置の例を示す。図５に示すように、支持基板１から分離された半導体装置の底面には、混合層４と剥離層２の一部が残存しており、外部端子と接続を取るための電極を覆っている。
そこで、図６に示すように、半導体装置の底面をＯ２アッシャなどによりエッチングし、混合層４と剥離層２の一部を除去し、絶縁層３ならびに電極を露出させる。
図７に、混合層を除去した後の半導体装置の例を示す。
このような本実施例によれば、熱硬化樹脂を用いて絶縁層３を形成する際に、剥離層２の形成に用いた熱可塑性樹脂を溶解する溶剤を含ませた熱硬化樹脂を剥離層２の上に塗布すると、その熱硬化樹脂に含まれる溶剤が、絶縁層３との境界付近の熱可塑性樹脂を溶解して、剥離層２と絶縁層３の層間に、それぞれの層の形成材料である、熱可塑性樹脂と熱硬化樹脂からなる混合層４が形成される。
この混合層４を形成することにより、インターポーザ１０の形成やインターポーザ１０上への半導体チップの実装（を含むアセンブリ）の際の加熱処理時に、剥離層２と絶縁層３との間に界面剥離が生じることを防ぐことができる。
剥離層２と絶縁層３との間に界面剥離が生じないため、支持基板１上のインターポーザ１０の位置の安定を保つことができる。その結果、インターポーザ１０の加工精度を向上させることができ、また、インターポーザ１０に搭載する半導体チップの搭載位置の精度を向上させることができる。
１ 支持基板
２ 剥離層
３ 絶縁層
４ 混合層
１０ インターポーザ
１１Ａ〜１１Ｆ 配線層
１２ 絶縁層
２１Ａ〜２１Ｃ 半導体チップ
３１ 封止樹脂層

Claims (5)

  1. 支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、
    前記剥離層の上に、前記熱可塑性樹脂を溶解する溶剤を含む熱硬化性樹脂からなる絶縁層を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記溶剤が前記熱可塑性樹脂を溶解し、前記剥離層と前記絶縁層との間に、前記剥離層と前記絶縁層の成分により構成される混合層が形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁層を最下層とするインターポーザを形成する
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記剥離層を加熱しながら前記混合層を含む前記絶縁層を前記支持基板に対して相対的に移動させて、前記剥離層を剪断し、前記混合層を含む前記絶縁層を前記支持基板から分離する工程
    を備えることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記混合層を除去する工程
    を備えることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2009204082A 2009-09-03 2009-09-03 半導体装置の製造方法 Pending JP2011054852A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009204082A JP2011054852A (ja) 2009-09-03 2009-09-03 半導体装置の製造方法
US12/850,797 US20110053320A1 (en) 2009-09-03 2010-08-05 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009204082A JP2011054852A (ja) 2009-09-03 2009-09-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011054852A true JP2011054852A (ja) 2011-03-17

Family

ID=43625514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009204082A Pending JP2011054852A (ja) 2009-09-03 2009-09-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110053320A1 (ja)
JP (1) JP2011054852A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004167874A (ja) * 2002-11-20 2004-06-17 Tomoegawa Paper Co Ltd フレキシブル金属積層体
JP2005144816A (ja) * 2003-11-13 2005-06-09 Tomoegawa Paper Co Ltd フレキシブル金属積層体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061827A1 (fr) * 2001-01-31 2002-08-08 Sony Corporation DISPOSITIF à SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
JP2010010644A (ja) * 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004167874A (ja) * 2002-11-20 2004-06-17 Tomoegawa Paper Co Ltd フレキシブル金属積層体
JP2005144816A (ja) * 2003-11-13 2005-06-09 Tomoegawa Paper Co Ltd フレキシブル金属積層体

Also Published As

Publication number Publication date
US20110053320A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP6911982B2 (ja) 半導体装置及びその製造方法
US20190189561A1 (en) Semiconductor device and method with multiple redistribution layer and fine line capability
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
US9237647B2 (en) Package-on-package structure with through molding via
JP5147677B2 (ja) 樹脂封止パッケージの製造方法
EP2958142A1 (en) High density film for ic package
US11127664B2 (en) Circuit board and manufacturing method thereof
US20070287265A1 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US20090079064A1 (en) Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US9949372B2 (en) Printed wiring board and method for manufacturing the same
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
WO2017172281A1 (en) Electrical interconnect bridge
US20140120291A1 (en) Laminated base material, substrate using laminated base material, and method of manufacturing substrate
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
WO2019007082A1 (zh) 一种芯片封装方法
JP2009272512A (ja) 半導体装置の製造方法
US8962392B2 (en) Underfill curing method using carrier
JP2011054852A (ja) 半導体装置の製造方法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
JP6907765B2 (ja) ファンアウト・ウエハレベルパッケージの仮固定方法
JP2014072494A (ja) 半導体装置及びその製造方法
JP5456113B2 (ja) 樹脂封止パッケージ
EP3175481B1 (en) A multi-chip-module semiconductor chip package having dense package wiring
JP2005057280A (ja) 高信頼性チップスケールパッケージ
WO2023005308A1 (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120706