Die vorliegende Erfindung betrifft
eine Quasi-Chip-Size-Package mit flexiblem Folienträger.The present invention relates to
a quasi-chip size package with a flexible film carrier.
Es gibt eine Vielzahl von Halbleiterchipanordnungen
auf einem Träger,
z. B. einer Platine oder einem Leadframe, bei der Anschlusskontakte
des Halbleiterchips elektrisch leitend mit Kontaktflächen des
Trägers
verbunden sind. Diese elektrisch leitende Verbindung wird z. B.
durch Bonddrähte
oder in Flip-Chipanordnung
durch weichgelötete
Kontakte hergestellt. Bei derartigen Halbleiterchipanordnungen wird
versucht, die elektrischen Verbindungen zwischen den Anschlusskontakten
des Halbleiterchips und den Kontaktflächen des Trägers so herzustellen, dass
der Footprint des Halbleiterchips auf dem Träger, d. h. die von dem Halbleiterchip
auf dem Träger
eingenommene Fläche,
möglichst
nicht wesentlich größer ist
als die seitlichen Abmessungen des Halbleiterchips.There are a variety of semiconductor chip arrangements
on a carrier,
z. B. a circuit board or a lead frame, in the connection contacts
of the semiconductor chip electrically conductive with contact surfaces of the
carrier
are connected. This electrically conductive connection is, for. B.
through bond wires
or in a flip-chip arrangement
through soldered
Contacts established. With such semiconductor chip arrangements
tried the electrical connections between the contacts
of the semiconductor chip and the contact surfaces of the carrier so that
the footprint of the semiconductor chip on the carrier, d. H. that of the semiconductor chip
on the carrier
occupied area,
preferably
is not much larger
than the side dimensions of the semiconductor chip.
In der US
5,897,341 ist ein Verfahren zur elektrischen Verbindung
von integrierten Schaltungen auf Halbleiterchips mit einem Substrat
mittels Diffusionslötens
beschrieben. Damit ist es möglich, Kontakte
besonders kleiner Abmessungen miteinander zu verbinden. Die Dicke
der Lotschicht liegt im Bereich weniger Mikrometer. Beim Diffusionslöten wird
der Schmelzpunkt um mehrere hundert Grad Celsius erhöht, so dass
man dasselbe Verfahren mehrmals hintereinander anwenden kann, da
die bereits fertiggestellten Lotverbindungen durch die nachfolgenden
Verfahrensschritte nicht wieder geschmolzen werden. Bei der Herstellung
der Lotverbindungen werden beim Diffusionslöten Temperaturen von 100 bis
150° C eingestellt,
bei denen auch mit Kunststofffolien gearbeitet werden kann.In the US 5,897,341 describes a method for the electrical connection of integrated circuits on semiconductor chips to a substrate by means of diffusion soldering. This makes it possible to connect contacts of particularly small dimensions to one another. The thickness of the solder layer is in the range of a few micrometers. In diffusion soldering, the melting point is increased by several hundred degrees Celsius, so that the same process can be used several times in succession, since the solder connections that have already been completed are not melted again by the subsequent process steps. In the manufacture of the solder connections, temperatures of 100 to 150 ° C. are set during diffusion soldering, at which it is also possible to work with plastic foils.
In der DE 101 08 081 A1 ist ein
Verfahren zur Befestigung eines Halbleiterchips auf einem Chipträger beschrieben,
bei dem zusätzlich
zu elektrischen Kontakten weitere, zur mechanischen Stabilisierung der
Verbindung vorgesehene Metallflächen
mittels Diffusionslötens
miteinander verbunden werden.In the DE 101 08 081 A1 describes a method for fastening a semiconductor chip on a chip carrier, in which, in addition to electrical contacts, further metal surfaces provided for mechanical stabilization of the connection are connected to one another by means of diffusion soldering.
Aufgabe der vorliegenden Erfindung
ist es, eine kostengünstig
herstellbare Halbleiterchipanordnung auf einem Träger als
Quasi-Chip-Size-Package anzugeben.Object of the present invention
is an inexpensive one
producible semiconductor chip arrangement on a carrier as
Specify quasi-chip size package.
Diese Aufgabe wird mit der Halbleiterchipanordnung
mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren zum Anbringen
von Halbleiterchips auf einem Träger
mit den Merkmalen des Anspruchs 11 gelöst. Ausgestaltungen ergeben
sich aus den jeweiligen abhängigen
Ansprüchen.This task is accomplished with the semiconductor chip arrangement
with the features of claim 1 or with the method for attachment
of semiconductor chips on a carrier
solved with the features of claim 11. Refinements result
themselves from the respective dependent
Claims.
Die Anschlusskontakte des Halbleiterchips sind
mit einer auf einer Folie angebrachten strukturierten Metallisierung
kontaktiert. Die Metallisierung der Folie ist so strukturiert, dass
ein weiterer Anteil der Metallisierung an den Kontaktflächen des
vorgesehenen Trägers
elektrisch leitend angebracht werden kann. Auf diese Weise sind
die Anschlusskontakte des Halbleiterchips mit den Kontaktflächen des Trägers elektrisch
leitend verbunden. Der Halbleiterchip kann zusätzlich dauerhaft auf dem Träger befestigt
sein, z. B. mit einem Kleber oder einer Vergussmasse.The connection contacts of the semiconductor chip are
with a structured metallization attached to a foil
contacted. The metallization of the film is structured in such a way that
another portion of the metallization on the contact surfaces of the
intended carrier
can be attached in an electrically conductive manner. That way
the connection contacts of the semiconductor chip with the contact surfaces of the carrier electrically
conductively connected. The semiconductor chip can also be permanently attached to the carrier
be, e.g. B. with an adhesive or a potting compound.
Der dünne flexible Folienträger hat
folgende Aufgaben: Zum einen gleicht er durch seine Elastizität die thermische
Fehlanpassung zwischen dem Halbleiterchip und dem Träger aus;
er dient somit als Interposer. Zum anderen ermöglicht er die flexible räumliche
Anordnung des Halbleiterchips oder auch mehrerer Chips auf dem Träger. Halbleiterchips
können
wahlweise direkt auf dem Träger,
im Bereich oberhalb der Kontaktflächen eines benachbart angeordneten
Halbleiterchips, senkrecht zur Oberseite des Trägers stehend und auch oberhalb
der für
sie vorgesehenen Kontaktflächen
des Trägers
angeordnet und befestigt sein. Auf diese Weise wird erreicht, dass
die von den Halbleiterchips eingenommene Montagefläche auf
dem Träger
praktisch nicht größer als
die Chipfläche
selbst ist, auch wenn die Kontaktflächen, die den jeweiligen Anschlusskontakten
der Halbleiterchips zugeordnet sind, neben dem Halbleiterchip auf
dem Träger
angeordnet sind.The thin flexible film carrier has
The following tasks: On the one hand, it resembles thermal due to its elasticity
Mismatch between the semiconductor chip and the carrier;
it thus serves as an interposer. On the other hand, it enables flexible spatial
Arrangement of the semiconductor chip or several chips on the carrier. Semiconductor chips
can
optionally directly on the carrier,
in the area above the contact surfaces of an adjacent one
Semiconductor chips, perpendicular to the top of the carrier and also above
the for
they provided contact areas
of the carrier
be arranged and attached. In this way it is achieved that
the mounting area occupied by the semiconductor chips
the carrier
practically no larger than
the chip area
itself, even if the contact surfaces that the respective connection contacts
the semiconductor chips are assigned, in addition to the semiconductor chip
the carrier
are arranged.
Weitere Halbleiterchips können jeweils
auf der Trägerfolie,
und zwar auf der von der strukturierten Metallisierung der Folie
abgewandten Rückseite, eines
benachbart angeschlossenen Halbleiterchips angeordnet sein. Bei
einer derartigen Anordnung sind daher die mit den Halbleiterchips
verbundenen Folien in Folge einander teilweise überlappend angeordnet. Da die
Halbleiterchips hierbei dicht aneinanderstoßend angeordnet werden können, die
jeweiligen Folien aber eine größere Grundfläche des
Trägers
beanspruchen, wurde für
diese Anordnung die Bezeichnung Quasi-Chip-Size-Package (QCSP) gewählt.Additional semiconductor chips can each
on the carrier film,
on the structured metallization of the film
facing back, one
be arranged adjacent semiconductor chips. at
Such an arrangement is therefore the one with the semiconductor chips
connected foils in a row partially overlapping. Since the
Semiconductor chips can be arranged close to each other, the
respective foils but a larger area of the
carrier
claim was for
this arrangement called the term quasi-chip size package (QCSP).
Es folgt eine genauere Beschreibung
von Beispielen der erfindungsgemäßen Halbleiterchipanordnung
und des Verfahrens anhand der beigefügten 1 bis 9.The following is a more detailed description of examples of the semiconductor chip arrangement according to the invention and of the method with reference to the attached one 1 to 9 ,
Die 1 und 2 zeigen verschiedene Ausführungsformen
der Halbleiterchipanordnung im Schema.The 1 and 2 show different embodiments of the semiconductor chip arrangement in the diagram.
Die 3 zeigt
ein Ausführungsbeispiel
für die
Herstellung der Halbleiterchipanordnung.The 3 shows an embodiment for the manufacture of the semiconductor chip assembly.
Die 4 und 5 zeigen schematische Anordnungen
mehrerer Halbleiterchips in weiteren Ausführungsbeispielen.The 4 and 5 show schematic arrangements of several semiconductor chips in further embodiments.
Die 6 zeigt
eine Halbleiterchipanordnung unter Verwendung einer mit Durchkontakten versehenen
Folie.The 6 shows a semiconductor chip arrangement using a foil provided with vias.
Die 7 zeigt
ein Beispiel der Folie mit strukturierter Metallisierung.The 7 shows an example of the film with structured metallization.
Die 8 und 9 zeigen weitere Ausgestaltungen
der struktuxierten Metallisierungen und der Anschlusskontakte des
aufgebrachten Halbleiterchips.The 8th and 9 show further configurations of the structured metallizations and the connecting contacts of the applied semiconductor chip.
In der 1a sind
ein Halbleiterchip 1, eine Folie 2 und die auf
der Folie aufgebrachte strukturierte Metallisierung 3 im
Querschnitt schematisch dargestellt. Die Anschlusskontakte des Halbleiterchips 1 sind
mit entsprechenden Teilen der auf der Folie vorhandenen Metallisierung
kontaktiert, was vorzugsweise durch Diffusionslöten erfolgen kann. Die Anschlusskontakte
des Halbleiterchips 1 und die Metallisierung auf der Folie
sind zum Beispiel Gold, Silber oder Kupfer in einer Schichtdicke
von mindestens 5 μm.
Als Lotmaterial kann vorteilhaft Zinn in einer Schichtdicke von
3 μm bis
10 μm eingesetzt
werden. Indium-, gallium- oder berylliumhaltige Lotmaterialien sind
auch geeignet. Zur Erwärmung
des Lotmateriales ist insbesondere eine Bestrahlung mit einem Laser
mit einer Wellenlänge,
die von dem Material der Folie nicht oder möglichst wenig absorbiert wird,
von der von der Metallisierung und den herzustellenden Kontakten
abgewandten Seite der Folie her vorteilhaft. Auf diese Weise wird
die Folie beim Diffusionslöten
von der Strahlung nicht oder allenfalls geringfügig erwärmt, da die Wärme in dem
Metall und nicht in der Folie erzeugt wird. Mit dieser Methode kann
man sehr schnell und bei hohen Temperaturen (typisch zum Beispiel
oberhalb von 300 °C)
löten,
ohne niedrigschmelzende Folien wie PET, PE oder PVC zu beschädigen.In the 1a are a semiconductor chip 1 , a slide 2 and the structured metallization applied to the film 3 schematically in cross section posed. The connection contacts of the semiconductor chip 1 are contacted with corresponding parts of the metallization present on the film, which can preferably be done by diffusion soldering. The connection contacts of the semiconductor chip 1 and the metallization on the film are, for example, gold, silver or copper in a layer thickness of at least 5 μm. Tin can advantageously be used as the solder material in a layer thickness of 3 μm to 10 μm. Solder materials containing indium, gallium or beryllium are also suitable. For heating the solder material, irradiation with a laser with a wavelength that is not or is absorbed as little as possible by the material of the film is particularly advantageous from the side of the film facing away from the metallization and the contacts to be produced. In this way, the film is not or only slightly heated by the radiation during diffusion soldering, since the heat is generated in the metal and not in the film. With this method you can solder very quickly and at high temperatures (typically above 300 ° C for example) without damaging low-melting foils such as PET, PE or PVC.
Die Verbindung des Halbleiterchips
mit der Folie kann so entsprechend der 1b auf
einem Träger 4 angeordnet
werden. Die in der 1b im links eingezeichneten
Anteil der Folie 2 vorhandenen Anteile der Metallisierung 3 werden
auf entsprechenden Kontaktflächen
des Trägers 4 kontaktiert. Über die
Struktur der Metallisierung 3 ist so eine elektrische Verbindung
zwischen den Anschlusskontakten des Halbleiterchips 1 und
den zugehörigen
Kontaktflächen
des Trägers 4 hergestellt.
In dem in der 1b dargestellten Beispiel
ist der Halbleiterchip 1 in einem bevorzugten Ausführungsbeispiel
mit seiner den Anschlusskontakten gegenüberliegenden Unterseite dauerhaft
auf dem Träger 4 befestigt,
z. B. aufgeklebt. Die Anschlusskontakte und Kontaktflächen sind
in den Figuren nicht im Einzelnen dargestellt. In der 1c ist noch schematisch dargestellt, dass
der Halbleiterchip 1 auf dem Träger 4 in eine Vergussmasse 5 eingespritzt
sein kann. Außerdem
ist es möglich,
den Halbleiterchip 1 in einer Aussparung des Trägers 4 anzuordnen,
so dass eine planare oder zumindest flachere Ausgestaltung erreicht
wird.The connection of the semiconductor chip with the film can be made according to the 1b on a support 4 to be ordered. The in the 1b in the portion of the film shown on the left 2 existing proportions of metallization 3 are on corresponding contact surfaces of the carrier 4 contacted. About the structure of the metallization 3 is such an electrical connection between the connection contacts of the semiconductor chip 1 and the associated contact surfaces of the carrier 4 manufactured. In the in the 1b The example shown is the semiconductor chip 1 in a preferred embodiment, with its underside opposite the connection contacts, permanently on the carrier 4 attached, e.g. B. glued on. The connection contacts and contact surfaces are not shown in detail in the figures. In the 1c is shown schematically that the semiconductor chip 1 on the carrier 4 into a potting compound 5 can be injected. It is also possible to use the semiconductor chip 1 in a recess in the carrier 4 to be arranged so that a planar or at least flatter configuration is achieved.
In der 2 sind
verschiedene Halbleiterchipanordnungen auf einem Träger dargestellt,
bei denen jeweils mehrere Halbleiterchips mittels Folien an dem
Träger
angebracht sind. In der 2a ist jeweils ein
weiterer Halbleiterchip 1 auf demjenigen Anteil der Folie 2 des
benachbart angeordneten Halbleiterchips 1 angebracht, der
mit der Metallisierung direkt auf dem Träger 4 angebracht ist.
Auf diese Weise ist es möglich,
die Halbleiterchips im Prinzip entsprechend der 1b auf
dem Träger 4 anzubringen
und mit den Kontaktflächen
des Trägers
zu kontaktieren und gleichzeitig die Fläche des Trägers optimal auszunutzen. In
der 2a ist erkennbar, wie die Halbleiterchips 1 direkt
nebeneinander angeordnet werden können, wobei jeder Halbleiterchip 1 auf
einem Anteil der der Metallisierung 3 gegenüberliegenden Oberseite
der Folie 2 des benachbarten Halbleiterchips 1 angebracht
ist.In the 2 Various semiconductor chip arrangements are shown on a carrier, in each of which several semiconductor chips are attached to the carrier by means of foils. In the 2a is another semiconductor chip 1 on that portion of the film 2 of the adjacent semiconductor chip 1 attached to the metallization directly on the carrier 4 is appropriate. In this way it is possible, in principle, according to the semiconductor chips 1b on the carrier 4 to attach and to contact with the contact surfaces of the carrier and at the same time make optimal use of the surface of the carrier. In the 2a is recognizable like the semiconductor chips 1 can be arranged directly next to each other, each semiconductor chip 1 on a portion of the metallization 3 opposite top of the slide 2 of the adjacent semiconductor chip 1 is appropriate.
In der 2b ist
dargestellt, dass die Halbleiterchips 1 auch mit der mit
den Anschlusskontakten versehenen Oberseite im Winkel zu der Oberseite des
Trägers 4 angeordnet
sein können.
In der 2b ist dieser Winkel speziell
ein rechter Winkel, d. h. die Halbleiterchips sind senkrecht über der
Fläche
des Trägers 4 angeordnet.
Da die Halbleiterchips dünn sind,
kann auf diese Weise eine noch größere Anzahl von Halbleiterchips
auf dem Träger 4 angebracht werden,
falls die für
jeden Chip erforderlichen Kontaktflächen geringe Abmessungen besitzen
als die Hauptseiten der Halbleiterchips, die in dem Ausführungsbeispiel
der 2a koplanar zum Träger befestigt
sind. Die Halbleiterchips können
dabei mit einer jeweiligen, den Anschlusskontakten gegenüberliegenden
Unterseite an der Unterseite eines benachbart angeordneten Halbleiterchips
angebracht, z. B. angeklebt, sein. In der 2b ist
im rechts eingezeichneten Beispiel gezeigt, dass die Folie so gebogen
oder gefaltet sein kann, dass der senkrecht ausgerichtete Halbleiterchip über den
ihm zugeordneten Kontaktflächen
des Trägers 4 angeordnet
ist.In the 2 B is shown that the semiconductor chips 1 also with the top side provided with the connection contacts at an angle to the top side of the carrier 4 can be arranged. In the 2 B this angle is specifically a right angle, ie the semiconductor chips are perpendicular to the surface of the carrier 4 arranged. Since the semiconductor chips are thin, an even larger number of semiconductor chips can be on the carrier in this way 4 are attached if the contact areas required for each chip have smaller dimensions than the main sides of the semiconductor chips, which in the exemplary embodiment of FIG 2a are coplanar to the carrier. The semiconductor chips can be attached to the underside of an adjacent semiconductor chip with a respective underside opposite the connection contacts, for. B. be glued. In the 2 B it is shown in the example shown on the right that the film can be bent or folded in such a way that the vertically oriented semiconductor chip over the contact surfaces of the carrier assigned to it 4 is arranged.
In der 2c ist
dargestellt, dass ein Anteil der Folie 2, in dem die Metallisierung 3 mit
Anschlusskontakten des Halbleiterchips 1 kontaktiert ist, über einem
weiteren Anteil der Folie, in dem die Metallisierung mit Kontaktflächen des
Trägers 4 kontaktiert
ist, angeordnet sein kann. Auf der linken Seite in 2c ist
ein Ausführungsbeispiel
im Querschnitt dargestellt, bei dem die Folie zweilagig gefaltet
ist und die besagten Anteile der Folie aufeinanderliegend angeordnet
sind. Die Anschlusskontakte des Halbleiterchips sind in diesem Beispiel über den
Kontaktflächen
des Trägers 4,
mit denen sie über
die Folie 2 verbunden sind, angeordnet.In the 2c is shown that a portion of the film 2 in which the metallization 3 with connection contacts of the semiconductor chip 1 is contacted, via a further portion of the film, in which the metallization with contact surfaces of the carrier 4 contacted, can be arranged. On the left in 2c An embodiment is shown in cross section, in which the film is folded in two layers and said portions of the film are arranged one on top of the other. In this example, the connection contacts of the semiconductor chip are above the contact surfaces of the carrier 4 with which they slide across the slide 2 are connected.
Auf der rechten Seite in 2c ist eine andere Anordnung mit einem
weiteren Halbleiterchip dargestellt. Hierbei ist ein unten angeordneter
weiterer Halbleiterchip auf der der Metallisierung 3 gegenüberliegenden
Seite desjenigen Anteils der Folie 2 des oben angeordneten
ersten Halbleiterchips befestigt, in dem die Metallisierung mit
Kontaktflächen
des Trägers
kontaktiert ist. Es ist eine weitere Folie vorhanden, mit der Anschlusskontakte
des weiteren Halbleiterchips mit betreffenden Kontaktflächen des
Trägers elektrisch
leitend verbunden sind, ähnlich
wie in der 1b gezeigt. Der Anteil
der ersten Folie, in dem die Metallisierung mit Anschlusskontakten
des ersten Halbleiterchips, d. h. dem in der 2c oben
eingezeichneten Chip, kontaktiert ist, ist zusammen mit dem ersten
Halbleiterchip über
dem weiteren Halb leiterchip angeordnet. Es ist hier also zwischen
den beiden Anteilen der Folie, die in dem ersten, in der 2c links eingezeichneten Beispiel direkt übereinandergefaltet
sind, der weitere Halbleiterchip angeordnet.On the right in 2c another arrangement with a further semiconductor chip is shown. Here is another semiconductor chip arranged at the bottom of the metallization 3 opposite side of that portion of the film 2 of the first semiconductor chip arranged above, in which the metallization is contacted with contact surfaces of the carrier. There is a further film with which connection contacts of the further semiconductor chip are connected in an electrically conductive manner to the relevant contact areas of the carrier, similar to that in FIG 1b shown. The proportion of the first film in which the metallization with connection contacts of the first semiconductor chip, ie in the 2c Chip shown above, is contacted, is arranged together with the first semiconductor chip over the other semiconductor chip. So here it is between the two parts of the film that are in the first, in the 2c the example shown on the left are folded directly over one another, the further semiconductor chip is arranged.
Bei Verwendung thermoplastischer
Folien kann der Montageprozess auch in einem Arbeitsschritt erfolgen,
bei dem z. B. die Folie 2, wie in der 3a dargestellt,
in einem geheizten Formteil 6 im Vakuum vorgeformt und
fixiert wird. Durch Absenken und Anpressen der Folie an den Halbleiterchip 1 und den
Träger 4 werden
alle elektrischen Verbindungen zwischen der Metallisierung 3 der
Folie 2 und den Anschlusskontakten des Halbleiterchips 1 bzw.
den Kontaktflächen
des Trägers 4 gleichzeitig
hergestellt. Die Leiterbahnen, die in der Metallisierung der Folie strukturiert
sind, sind in diesem Beispiel vorzugsweise nicht geradlinig ausgebildet,
sondern wie die Leiterbahnen 7 in der 3b in
Zickzacklinien angeordnet oder geschlängelt, damit sie beim Strecken
der Folie im Montageprozess nicht reißen. Beim Strecken der Folie
werden die Leiterbahnen mitgestreckt und so die Zacken oder Krümmungen
etwas auseinandergezogen. Wenn die Folie mindestens zwei Seiten
des Chips überdeckt,
wie das in dem in der 3a dargestellten
Beispiel der Fall ist, kann der Halbleiterchip ohne eigene Befestigung
durch einen Kleber oder dergleichen auch allein durch die Folie auf
dem Träger
fixiert werden. Hierbei kommt der Vorteil der großflächigen Verbindungen
zwischen dem Halbleiterchip und der Folie bzw. zwischen dem Träger und
der Folie zum Tragen. Eine mechanische Fixierung kann auch, gegebenenfalls
ergänzend,
mit der Verwendung selbstklebender Folien erreicht werden.When using thermoplastic films, the assembly process can also be carried out in one step, in which, for. B. the film 2 , like in the 3a shown in a heated molding 6 is preformed and fixed in a vacuum. By lowering and pressing the film onto the semiconductor chip 1 and the carrier 4 are all the electrical connections between the metallization 3 the slide 2 and the connection contacts of the semiconductor chip 1 or the contact surfaces of the carrier 4 manufactured at the same time. In this example, the conductor tracks that are structured in the metallization of the film are preferably not straight, but like the conductor tracks 7 in the 3b arranged or zigzagged so that they do not tear when the film is stretched in the assembly process. When the film is stretched, the conductor tracks are also stretched and the jags or curvatures are pulled apart a little. If the film covers at least two sides of the chip, like the one in the 3a the example shown is the case, the semiconductor chip can also be fixed on the carrier solely by the film without its own attachment using an adhesive or the like. The advantage of the large-area connections between the semiconductor chip and the film or between the carrier and the film comes into play here. Mechanical fixation can also be achieved, if necessary in addition, with the use of self-adhesive films.
Eine besonders zuverlässige Verbindung
der Folie 2 zum Halbleiterchip 1 und zum Träger 4 kann dadurch
erreicht werden, dass man diejenigen Teile der bei der Herstellung
der Verbindungen einander gegenüberliegend
angeordneten Oberflächen,
in denen sich keine Anschlusskontakte, Metallisierungsstrukturen
beziehungsweise Kontaktflächen
befinden, mit gesonderten Me tallisierungen versieht und diese gesonderten
Metallisierungen ebenfalls mit Lotverbindungen versieht, um so eine
bessere mechanische Verbindung zu erhalten. Die betreffenden Flächen dieser
Art von Dummy-Kontakten verstärken die
mechanische Verbindung und schützen
die eigentlichen elektrischen Kontakte vor Scherkräften, was
insbesondere bei kleinen Kontaktabmessungen vorteilhaft ist.A particularly reliable connection of the film 2 to the semiconductor chip 1 and to the carrier 4 can be achieved in that those parts of the oppositely arranged surfaces in the manufacture of the connections, in which there are no connection contacts, metallization structures or contact surfaces, are provided with separate metalizations and these separate metalizations are also provided with solder connections, in order to improve the mechanical properties Get connection. The relevant surfaces of this type of dummy contacts reinforce the mechanical connection and protect the actual electrical contacts from shear forces, which is particularly advantageous with small contact dimensions.
Eine Verbindung der Metallisierung 3 der
Folie 2 mit den Kontaktflächen des Trägers 4 auf nur zwei
einander gegenüberliegenden
Seiten des Halbleiterchips 1, d. h. an höchstens
zwei einander gegenüberliegenden
Rändern
der Folie, lässt
sich ohne Strecken der Folie erreichen. Das ist insbesondere bei
kleinen Abständen
der Kontakte vorteilhaft, da in diesem Fall die Anordnung der Kontakte
präziser ausgestaltet
werden kann.A connection of metallization 3 the slide 2 with the contact surfaces of the carrier 4 on only two opposite sides of the semiconductor chip 1 , ie on at most two opposite edges of the film, can be reached without stretching the film. This is particularly advantageous when the distances between the contacts are small, since in this case the arrangement of the contacts can be made more precise.
In der 4 ist
im schematischen Querschnitt dargestellt, dass dieselbe Folie auch
dazu verwendet werden kann, mehrere nebeneinander angeordnete Halbleiterchips 1 zu
kontaktieren. In dem Beispiel der 4 ist
eine durchgehende Folie 2 mit in diesem Beispiel insgesamt
drei Halbleiterchips 1 kontaktiert. Zwischen diesen Halbleiterchips 1 befindet
sich derjenige Anteil der Folie 2, in dem die Metallisierung 3 mit
den Kontaktflächen
des Trägers 4 kontaktiert
ist. Die Struktur der Metallisierung 3 ist dabei so ausgestaltet,
dass alle Anschlusskontakte der Halbleiterchips mit den zugeordneten
Kontaktflächen des
Trägers 4 elektrisch
leitend verbunden sind.In the 4 is shown in a schematic cross section that the same film can also be used for several semiconductor chips arranged next to one another 1 to contact. In the example of the 4 is a continuous film 2 with a total of three semiconductor chips in this example 1 contacted. Between these semiconductor chips 1 is the portion of the film 2 in which the metallization 3 with the contact surfaces of the carrier 4 is contacted. The structure of the metallization 3 is designed so that all connection contacts of the semiconductor chips with the associated contact surfaces of the carrier 4 are electrically connected.
Die Folie braucht nicht streifenförmig ausgebildet
zu sein, so dass es nicht erforderlich ist, dass die mehreren mit
der Folie kontaktierten Halbleiterchips alle in einer Reihe angeordnet
sind. Die Folie kann z. B. auch kreuzförmig strukturiert sein, wie
das in Aufsicht in der 5 dargestellt
ist. Auf der Unterseite der Folie 2 sind die hier geradlinig
parallel zueinander verlaufenden Leiterbahnen 7 erkennbar,
die von den Anschlusskontakten der Halbleiterchips 1 zu einem
in dem mittleren Bereich der Folie vorhandenen Kontaktie rungsbereich 8 verlaufen.
Dieser Kontaktierungsbereich 8 ist hier nur im Schema statt
mit Anschlussflächen
mit einer Schraffur dargestellt. Es sind dort die Anschlüsse der
Leiterbahnen 7 so angeordnet, dass eine Kontaktierung mit
den entsprechenden Kontaktflächen
des Trägers 4 möglich ist.The film does not need to be in the form of a strip, so that it is not necessary that the plurality of semiconductor chips contacted with the film are all arranged in a row. The film can e.g. B. can also be structured in a cross shape, like the one in supervision in the 5 is shown. On the bottom of the slide 2 are the conductor tracks that run parallel to each other in a straight line 7 recognizable by the connection contacts of the semiconductor chips 1 to a contact area present in the central area of the film 8th run. This contacting area 8th is shown here only in the diagram instead of with connection areas with hatching. There are the connections of the conductor tracks 7 arranged so that contact with the corresponding contact surfaces of the carrier 4 is possible.
In der Ansicht der 5 auf die Unterseite der Folie sind die
Halbleiterchips 1 ebenfalls mit ihrer Unterseite erkennbar.
Diese Unterseiten werden in diesem Beispiel auf der Oberseite des
Trägers 4 befestigt.
Der mittlere Anteil der Folie 2 mit dem Kontaktierungsbereich 8 wird
dann entsprechend dem in der 4 dargestellten
mittleren Bereich der Folie auf den Träger 4 herabgezogen
und dort kontaktiert. In den Beispielen mit mehreren Halbleiterchips
dient die Folie zusätzlich
zu den leitenden Verbindungen des Trägers als Verdrahtungsebene.
Dadurch lässt
sich unter Umständen
eine Verdrahtungsebene des Trägers
einsparen. In dem Ausführungsbeispiel
der 5 können die
Halbleiterchips auch über
der freien Oberseite des Kontaktierungsbereichs 8 übereinander
angeordnet werden, indem die die Halbleiterchips tragenden Streifen
der Folie entsprechend gefaltet werden. Vorzugsweise wird dabei
der Halbleiterchip mit den kürzesten
Verbindung zum Kontaktierungsbereich zuunterst und der Halbleiterchip
mit den längsten
Verbindungen zum Kontaktierungsbereich zuoberst angeordnet.In the view of the 5 on the bottom of the film are the semiconductor chips 1 also recognizable with its underside. In this example, these undersides are on the top of the carrier 4 attached. The middle portion of the slide 2 with the contact area 8th is then according to the in the 4 shown central area of the film on the carrier 4 pulled down and contacted there. In the examples with several semiconductor chips, the film serves as a wiring level in addition to the conductive connections of the carrier. This may save a wiring level of the carrier. In the embodiment of the 5 can also the semiconductor chips over the free top of the contact area 8th can be arranged one above the other by appropriately folding the strips of the film carrying the semiconductor chips. The semiconductor chip with the shortest connection to the contacting area is preferably arranged at the bottom and the semiconductor chip with the longest connections to the contacting area is arranged at the top.
Wenn eine Folie verwendet wird, die
zusätzlich
zu der Metallisierung mit Durchkontakten (vias) versehen ist, dann
sind auch Anordnungen mit Halbleiterchips auf beiden Oberseiten
der Folie möglich. Eine
derartige Anordnung ist im Schema im Querschnitt in der 6 dargestellt. Es ist dort
eine durchgehende Folie 2 dargestellt, an deren Metallisierung 3 bzw.
Durchkontakten 9 insgesamt fünf Halbleiterchips 1 kontaktiert
sind. Auf der von der Metallisierung 3 abgewandten Seite
der Folie 2 kann eine weitere strukturierte Metallisierung
vorgesehen sein, die über
die Durchkontakte 9 mit der ersten Metallisierung elektrisch
leitend verbunden ist. Es kann aber auch genügen, jeweils an den Stellen
der Anschlusskontakte der rückseitig
montierten Halbleiterchips Durchkontakte 9 vorzusehen und
so ausschließlich die
Leiterbahnen der einseitig vorhandenen Metallisierung 3 zu
nutzen. Besonders günstig
lassen sich die Durchkontakte 9 mit dem an sich bekannten,
so genannten "Nanopiercing" realisieren, bei dem die Folie mit Hilfe
von harten, leitfähigen
Körnern
durchstochen wird.If a film is used which is provided with vias in addition to the metallization, then arrangements with semiconductor chips on both upper sides of the film are also possible. Such an arrangement is in the schematic in cross section in the 6 shown. There is a continuous film there 2 shown on their metallization 3 or through contacts 9 a total of five semiconductor chips 1 are contacted. On that of metallization 3 opposite side of the film 2 A further structured metallization can be provided, via the through contacts 9 is electrically conductively connected to the first metallization. But it can also be sufficient, at the points of connection Contacts of the rear-mounted semiconductor chips through contacts 9 to be provided and so only the conductor tracks of the one-sided metallization 3 to use. The through contacts are particularly inexpensive 9 with what is known as "nanopiercing", in which the film is pierced with the aid of hard, conductive grains.
In dem in der 6 dargestellten Beispiel sind die Anschlusskontakte
der auf dem Träger
und in einer ersten Lage darüber
angebrachten Halbleiterchips einander zugewandt. Auf der rechten
Seite ist der Rand der Folie über
die beiden unteren Halbleiterchips geklappt, so dass ein dritter
Halbleiterchip mit den Anschlusskontakten dem Träger zugewandt an der Metallisierung 3 der
Folie kontaktiert ist. Auch dieser nach oben zurückgeschlagene Anteil der Folie kann
mit Durchkontakten versehen sein, so dass auf dieser Seite ebenso
gut vier Halbleiterchips übereinander
angebracht sein können.
Die in den 1, 2, 4 und 6 dargestellten Ausführungsformen lassen sich in
einer ohne weitere Erläuterungen
erkennbaren Weise miteinander kombinieren.In the in the 6 In the example shown, the connection contacts of the semiconductor chips mounted on the carrier and in a first position above are facing one another. On the right side, the edge of the film is folded over the two lower semiconductor chips, so that a third semiconductor chip with the connection contacts faces the carrier at the metallization 3 the film is contacted. This portion of the film which is turned back upwards can also be provided with through contacts, so that four semiconductor chips can be attached to one another just as well on this side. The in the 1 . 2 . 4 and 6 The illustrated embodiments can be combined with one another in a manner that can be recognized without further explanation.
Wenn bei einer Anordnung gemäß der 1c in demjenigen Bereich der Folie 2,
in dem die Metallisierung 3 mit Kontaktflächen des
Trägers 4 verbunden
ist und kein Halbleiterchip angeordnet ist, Durchkontakte angebracht
sind, können
dort übereinander
ebenfalls mit Durchkontakten versehene und von Halbleiterchips freie
Teile weiterer Folien angebracht sein. Die Durchkontakte sind elektrisch
leitend miteinander verbunden, so dass auf dem Träger eine Art
Büschel
von Halbleiterchips angeordnet wird. Das ist eine vorteilhafte Ausführungsform
insbesondere für
Bussysteme (Memorystacks).If with an arrangement according to the 1c in that area of the film 2 in which the metallization 3 with contact surfaces of the carrier 4 is connected and no semiconductor chip is arranged, through contacts are attached, parts of further foils that are also provided with through contacts and free of semiconductor chips can be attached there. The through contacts are connected to one another in an electrically conductive manner, so that a type of bundle of semiconductor chips is arranged on the carrier. This is an advantageous embodiment, in particular for bus systems (memory stacks).
Besonders wirtschaftlich ist die
beschriebene Halbleiterchipanordnung bzw. das Verfahren zur Kontaktierung
eines Halbleiterchips auf einem Träger, wenn Folien mit einer
standardi sierten Metallisierung mit vorgegebener Struktur verwendet
werden. Eine solche Standardmetallisierung kann z. B. entsprechend
der 7 ausgestaltet sein.
Die Folie besitzt hier als Beispiel einen Bereich mit vorgefertigten durchgehend
verlaufenden Leiterbahnen 7 und einen Bereich mit vorgefertigten
Durchkontakten 9. Wenn unterschiedliche Bereiche mit Leiterbahnen
oder Durchkontakten in geeigneter Weise auf der Folie 2 vorgesehen
werden und die Anordnung der Anschlusskontakte der Halbleiterchips
entsprechend daran angepasst werden, lässt sich eine derartige Folie
zur Montage der Chips auf Trägern
universell einsetzen.The described semiconductor chip arrangement or the method for contacting a semiconductor chip on a carrier is particularly economical if foils with a standardized metallization with a predetermined structure are used. Such a standard metallization can e.g. B. according to the 7 be designed. As an example, the film has an area with prefabricated continuous conductor tracks 7 and an area with pre-made vias 9 , If different areas with conductor tracks or through contacts in a suitable manner on the film 2 are provided and the arrangement of the connection contacts of the semiconductor chips are adapted accordingly, such a film can be used universally for mounting the chips on carriers.
Die durchgehenden Leiterbahnen 7 gemäß der 7 können vor der Montage der Halbleiterchips
nach Bedarf durchtrennt werden, z. B. unter Verwendung eines Lasers,
um unerwünschte
Kurzschlüsse
zu vermeiden. Bei einer Ausgestaltung dieses Verfahrens kann die
Metallisierung der Folie auch von vornherein so strukturiert sein,
dass die Leiterbahnen regelmäßig angeordnete
Unterbrechungen aufweisen. Das ist in einer Prinzipskizze in der 8 dargestellt, bei der eine
hier als durchsichtig zu denkende Folie 2 auf einem Halbleiterchip 1 angeordnet
ist, wobei die Unterbrechungen 10 der Leiterbahnen 7 auf
der Folie zur Ausbildung von Leiterbahnabschnitten 11 durch
die Chipmetallisierung 12 auf der Oberseite des Halbleiterchips 1 abschnittsweise überbrückt sind.
Diese Überbrückungen,
die durch die Anschlusskontakte des Halbleiterchips 1 und/oder
durch zusätzlich
zu den Anschlusskontakten des Halbleiterchips 1 auf dessen
Oberseite vorgesehene Chipmetallisierungen 12 bewirkt werden können, werden
immer dann vorgesehen, wenn eine Weiterleitung von Signalen durch
die Leiterbahnen 7 über
die Unterbrechungen 10 hinweg gewünscht wird.The continuous conductor tracks 7 according to the 7 can be cut as required before mounting the semiconductor chips, e.g. B. using a laser to avoid unwanted short circuits. In an embodiment of this method, the metallization of the film can also be structured from the outset in such a way that the conductor tracks have regularly arranged interruptions. That is in a sketch in the 8th shown, in which here a film to be thought of as transparent 2 on a semiconductor chip 1 is arranged, the interruptions 10 the conductor tracks 7 on the film to form conductor track sections 11 through chip metallization 12 on the top of the semiconductor chip 1 are bridged in sections. This bridging through the connection contacts of the semiconductor chip 1 and / or by in addition to the connection contacts of the semiconductor chip 1 Chip metallizations provided on the top 12 can be effected are always provided when signals are forwarded through the conductor tracks 7 about the interruptions 10 is desired.
In der 9 ist
eine der Darstellung in der 8 entsprechende
Ansicht auf eine Folie 2 und einen Halbleiterchip 1,
der daran angebracht ist, gezeigt. Die Leiterbahnen 7 der
Folie 2 sind hier geradlinig parallel zueinander verlaufend und
dicht nebeneinander angeordnet. Die Anschlusskontakte 13 auf dem
Halbleiterchip 1 sind hier weit genug auseinanderliegend
angeordnet, so dass keine zwei der Anschlusskontakte 13 durch
die Leiterbahnen 7 miteinander verbunden werden. Wenn die
Kontaktflächen des
Trägers
in vergleichbaren Abständen
zueinander angeordnet sind, lassen sich die Anschlusskontakte 13 des
Halbleiterchips 1 auf diese Weise mit einer Folie mit einer
derart strukturierten Metallisierung eindeutig mit den Kontaktflächen des
Trägers
elektrisch leitend verbinden. Wenn die Metallisierung der Folie daher
mit einer ausreichend hohen Dichte an Leiterbahnen 7 versehen
ist, insbesondere eine Dichte, die mindestens so groß ist wie
die Dichte der Anschlusskontakte bzw. der Kontaktflächen, dann
lässt sich
mit diesem Ausführungsbeispiel
der Folie ein lateral anisotrop leitendes Medium realisieren, bei
dem die Verbindung ähnlich
wie bei anisotropen Leitklebern unjustiert erfolgen kann. Vorteilhaft
sind hier insbesondere Anschlusskontakte 13 mit einem Durchmesser von
weniger als 15 μm.In the 9 is one of the representations in the 8th corresponding view on a slide 2 and a semiconductor chip 1 attached to it. The conductor tracks 7 the slide 2 are straight and parallel to each other and arranged close to each other. The connection contacts 13 on the semiconductor chip 1 are arranged far enough apart so that no two of the connection contacts 13 through the conductor tracks 7 be connected to each other. If the contact surfaces of the carrier are arranged at comparable distances from one another, the connection contacts can be made 13 of the semiconductor chip 1 in this way connect with a foil with such a structured metallization clearly electrically conductive with the contact surfaces of the carrier. If the metallization of the film therefore with a sufficiently high density of conductor tracks 7 is provided, in particular a density that is at least as large as the density of the connection contacts or the contact surfaces, then this embodiment of the film can be used to implement a laterally anisotropically conductive medium in which the connection can be made in an unadjusted manner, similar to anisotropic conductive adhesives. Connection contacts are particularly advantageous here 13 with a diameter of less than 15 μm.
Als Halbleiterchip kann in den beschriebenen
Halbleiterchipanordnungen jeweils ein Halbleiterchipstapel aus übereinander
gesetzten und mechanisch und/oder elektrisch miteinander verbundenen
Halbleiterchips, zum Beispiel vertikal integrierte Halbleiterbauelemente,
eingesetzt werden. Die Folie muss nicht immer über die gesamte Chipbreite
gehen: Zum Beispiel lassen sich auch Chips unterschiedlicher Grösse miteinander
unter Verwendung derselben Folie kombinieren, oder verschiedene
Bereiche einer Folienbreite können
mit unterschiedlichen Chips verbunden werden. In der Metallisierung der
Folie können
auch passive Strukturen wie zum Beispiel Antennen oder Spulen vorgesehen
werden.The semiconductor chip described in
Semiconductor chip arrangements each have a semiconductor chip stack from one another
set and mechanically and / or electrically interconnected
Semiconductor chips, for example vertically integrated semiconductor components,
be used. The film does not always have to cover the entire chip width
go: For example, chips of different sizes can also be used together
combine using the same film, or different ones
Areas of a film width can
be connected to different chips. In the metallization of the
Can slide
passive structures such as antennas or coils are also provided
become.
-
11
-
HalbleiterchipSemiconductor chip
-
22
-
Foliefoil
-
33
-
Metallisierungmetallization
-
44
-
Trägercarrier
-
55
-
Vergussmassepotting compound
-
66
-
Formteilmolding
-
77
-
Leiterbahnconductor path
-
88th
-
Kontaktierungsbereichcontacting
-
99
-
Durchkontaktby contact
-
1010
-
Unterbrechung
der Leiterbahninterruption
the conductor track
-
1111
-
LeiterbahnabschnittTrace section
-
1212
-
Chipmetallisierungchip metallization
-
1313
-
Anschlusskontaktconnection contact