-
Die vorliegende Erfindung betrifft
eine Quasi-Chip-Size-Package mit flexiblem Folienträger.
-
Es gibt eine Vielzahl von Halbleiterchipanordnungen
auf einem Träger,
z. B. einer Platine oder einem Leadframe, bei der Anschlusskontakte
des Halbleiterchips elektrisch leitend mit Kontaktflächen des
Trägers
verbunden sind. Diese elektrisch leitende Verbindung wird z. B.
durch Bonddrähte
oder in Flip-Chipanordnung
durch weichgelötete
Kontakte hergestellt. Bei derartigen Halbleiterchipanordnungen wird
versucht, die elektrischen Verbindungen zwischen den Anschlusskontakten
des Halbleiterchips und den Kontaktflächen des Trägers so herzustellen, dass
der Footprint des Halbleiterchips auf dem Träger, d. h. die von dem Halbleiterchip
auf dem Träger
eingenommene Fläche,
möglichst
nicht wesentlich größer ist
als die seitlichen Abmessungen des Halbleiterchips.
-
In der
US
5,897,341 ist ein Verfahren zur elektrischen Verbindung
von integrierten Schaltungen auf Halbleiterchips mit einem Substrat
mittels Diffusionslötens
beschrieben. Damit ist es möglich, Kontakte
besonders kleiner Abmessungen miteinander zu verbinden. Die Dicke
der Lotschicht liegt im Bereich weniger Mikrometer. Beim Diffusionslöten wird
der Schmelzpunkt um mehrere hundert Grad Celsius erhöht, so dass
man dasselbe Verfahren mehrmals hintereinander anwenden kann, da
die bereits fertiggestellten Lotverbindungen durch die nachfolgenden
Verfahrensschritte nicht wieder geschmolzen werden. Bei der Herstellung
der Lotverbindungen werden beim Diffusionslöten Temperaturen von 100 bis
150° C eingestellt,
bei denen auch mit Kunststofffolien gearbeitet werden kann.
-
In der
DE 101 08 081 A1 ist ein
Verfahren zur Befestigung eines Halbleiterchips auf einem Chipträger beschrieben,
bei dem zusätzlich
zu elektrischen Kontakten weitere, zur mechanischen Stabilisierung der
Verbindung vorgesehene Metallflächen
mittels Diffusionslötens
miteinander verbunden werden.
-
Aufgabe der vorliegenden Erfindung
ist es, eine kostengünstig
herstellbare Halbleiterchipanordnung auf einem Träger als
Quasi-Chip-Size-Package anzugeben.
-
Diese Aufgabe wird mit der Halbleiterchipanordnung
mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren zum Anbringen
von Halbleiterchips auf einem Träger
mit den Merkmalen des Anspruchs 11 gelöst. Ausgestaltungen ergeben
sich aus den jeweiligen abhängigen
Ansprüchen.
-
Die Anschlusskontakte des Halbleiterchips sind
mit einer auf einer Folie angebrachten strukturierten Metallisierung
kontaktiert. Die Metallisierung der Folie ist so strukturiert, dass
ein weiterer Anteil der Metallisierung an den Kontaktflächen des
vorgesehenen Trägers
elektrisch leitend angebracht werden kann. Auf diese Weise sind
die Anschlusskontakte des Halbleiterchips mit den Kontaktflächen des Trägers elektrisch
leitend verbunden. Der Halbleiterchip kann zusätzlich dauerhaft auf dem Träger befestigt
sein, z. B. mit einem Kleber oder einer Vergussmasse.
-
Der dünne flexible Folienträger hat
folgende Aufgaben: Zum einen gleicht er durch seine Elastizität die thermische
Fehlanpassung zwischen dem Halbleiterchip und dem Träger aus;
er dient somit als Interposer. Zum anderen ermöglicht er die flexible räumliche
Anordnung des Halbleiterchips oder auch mehrerer Chips auf dem Träger. Halbleiterchips
können
wahlweise direkt auf dem Träger,
im Bereich oberhalb der Kontaktflächen eines benachbart angeordneten
Halbleiterchips, senkrecht zur Oberseite des Trägers stehend und auch oberhalb
der für
sie vorgesehenen Kontaktflächen
des Trägers
angeordnet und befestigt sein. Auf diese Weise wird erreicht, dass
die von den Halbleiterchips eingenommene Montagefläche auf
dem Träger
praktisch nicht größer als
die Chipfläche
selbst ist, auch wenn die Kontaktflächen, die den jeweiligen Anschlusskontakten
der Halbleiterchips zugeordnet sind, neben dem Halbleiterchip auf
dem Träger
angeordnet sind.
-
Weitere Halbleiterchips können jeweils
auf der Trägerfolie,
und zwar auf der von der strukturierten Metallisierung der Folie
abgewandten Rückseite, eines
benachbart angeschlossenen Halbleiterchips angeordnet sein. Bei
einer derartigen Anordnung sind daher die mit den Halbleiterchips
verbundenen Folien in Folge einander teilweise überlappend angeordnet. Da die
Halbleiterchips hierbei dicht aneinanderstoßend angeordnet werden können, die
jeweiligen Folien aber eine größere Grundfläche des
Trägers
beanspruchen, wurde für
diese Anordnung die Bezeichnung Quasi-Chip-Size-Package (QCSP) gewählt.
-
Es folgt eine genauere Beschreibung
von Beispielen der erfindungsgemäßen Halbleiterchipanordnung
und des Verfahrens anhand der beigefügten 1 bis 9.
-
Die 1 und 2 zeigen verschiedene Ausführungsformen
der Halbleiterchipanordnung im Schema.
-
Die 3 zeigt
ein Ausführungsbeispiel
für die
Herstellung der Halbleiterchipanordnung.
-
Die 4 und 5 zeigen schematische Anordnungen
mehrerer Halbleiterchips in weiteren Ausführungsbeispielen.
-
Die 6 zeigt
eine Halbleiterchipanordnung unter Verwendung einer mit Durchkontakten versehenen
Folie.
-
Die 7 zeigt
ein Beispiel der Folie mit strukturierter Metallisierung.
-
Die 8 und 9 zeigen weitere Ausgestaltungen
der struktuxierten Metallisierungen und der Anschlusskontakte des
aufgebrachten Halbleiterchips.
-
In der 1a sind
ein Halbleiterchip 1, eine Folie 2 und die auf
der Folie aufgebrachte strukturierte Metallisierung 3 im
Querschnitt schematisch dargestellt. Die Anschlusskontakte des Halbleiterchips 1 sind
mit entsprechenden Teilen der auf der Folie vorhandenen Metallisierung
kontaktiert, was vorzugsweise durch Diffusionslöten erfolgen kann. Die Anschlusskontakte
des Halbleiterchips 1 und die Metallisierung auf der Folie
sind zum Beispiel Gold, Silber oder Kupfer in einer Schichtdicke
von mindestens 5 μm.
Als Lotmaterial kann vorteilhaft Zinn in einer Schichtdicke von
3 μm bis
10 μm eingesetzt
werden. Indium-, gallium- oder berylliumhaltige Lotmaterialien sind
auch geeignet. Zur Erwärmung
des Lotmateriales ist insbesondere eine Bestrahlung mit einem Laser
mit einer Wellenlänge,
die von dem Material der Folie nicht oder möglichst wenig absorbiert wird,
von der von der Metallisierung und den herzustellenden Kontakten
abgewandten Seite der Folie her vorteilhaft. Auf diese Weise wird
die Folie beim Diffusionslöten
von der Strahlung nicht oder allenfalls geringfügig erwärmt, da die Wärme in dem
Metall und nicht in der Folie erzeugt wird. Mit dieser Methode kann
man sehr schnell und bei hohen Temperaturen (typisch zum Beispiel
oberhalb von 300 °C)
löten,
ohne niedrigschmelzende Folien wie PET, PE oder PVC zu beschädigen.
-
Die Verbindung des Halbleiterchips
mit der Folie kann so entsprechend der 1b auf
einem Träger 4 angeordnet
werden. Die in der 1b im links eingezeichneten
Anteil der Folie 2 vorhandenen Anteile der Metallisierung 3 werden
auf entsprechenden Kontaktflächen
des Trägers 4 kontaktiert. Über die
Struktur der Metallisierung 3 ist so eine elektrische Verbindung
zwischen den Anschlusskontakten des Halbleiterchips 1 und
den zugehörigen
Kontaktflächen
des Trägers 4 hergestellt.
In dem in der 1b dargestellten Beispiel
ist der Halbleiterchip 1 in einem bevorzugten Ausführungsbeispiel
mit seiner den Anschlusskontakten gegenüberliegenden Unterseite dauerhaft
auf dem Träger 4 befestigt,
z. B. aufgeklebt. Die Anschlusskontakte und Kontaktflächen sind
in den Figuren nicht im Einzelnen dargestellt. In der 1c ist noch schematisch dargestellt, dass
der Halbleiterchip 1 auf dem Träger 4 in eine Vergussmasse 5 eingespritzt
sein kann. Außerdem
ist es möglich,
den Halbleiterchip 1 in einer Aussparung des Trägers 4 anzuordnen,
so dass eine planare oder zumindest flachere Ausgestaltung erreicht
wird.
-
In der 2 sind
verschiedene Halbleiterchipanordnungen auf einem Träger dargestellt,
bei denen jeweils mehrere Halbleiterchips mittels Folien an dem
Träger
angebracht sind. In der 2a ist jeweils ein
weiterer Halbleiterchip 1 auf demjenigen Anteil der Folie 2 des
benachbart angeordneten Halbleiterchips 1 angebracht, der
mit der Metallisierung direkt auf dem Träger 4 angebracht ist.
Auf diese Weise ist es möglich,
die Halbleiterchips im Prinzip entsprechend der 1b auf
dem Träger 4 anzubringen
und mit den Kontaktflächen
des Trägers
zu kontaktieren und gleichzeitig die Fläche des Trägers optimal auszunutzen. In
der 2a ist erkennbar, wie die Halbleiterchips 1 direkt
nebeneinander angeordnet werden können, wobei jeder Halbleiterchip 1 auf
einem Anteil der der Metallisierung 3 gegenüberliegenden Oberseite
der Folie 2 des benachbarten Halbleiterchips 1 angebracht
ist.
-
In der 2b ist
dargestellt, dass die Halbleiterchips 1 auch mit der mit
den Anschlusskontakten versehenen Oberseite im Winkel zu der Oberseite des
Trägers 4 angeordnet
sein können.
In der 2b ist dieser Winkel speziell
ein rechter Winkel, d. h. die Halbleiterchips sind senkrecht über der
Fläche
des Trägers 4 angeordnet.
Da die Halbleiterchips dünn sind,
kann auf diese Weise eine noch größere Anzahl von Halbleiterchips
auf dem Träger 4 angebracht werden,
falls die für
jeden Chip erforderlichen Kontaktflächen geringe Abmessungen besitzen
als die Hauptseiten der Halbleiterchips, die in dem Ausführungsbeispiel
der 2a koplanar zum Träger befestigt
sind. Die Halbleiterchips können
dabei mit einer jeweiligen, den Anschlusskontakten gegenüberliegenden
Unterseite an der Unterseite eines benachbart angeordneten Halbleiterchips
angebracht, z. B. angeklebt, sein. In der 2b ist
im rechts eingezeichneten Beispiel gezeigt, dass die Folie so gebogen
oder gefaltet sein kann, dass der senkrecht ausgerichtete Halbleiterchip über den
ihm zugeordneten Kontaktflächen
des Trägers 4 angeordnet
ist.
-
In der 2c ist
dargestellt, dass ein Anteil der Folie 2, in dem die Metallisierung 3 mit
Anschlusskontakten des Halbleiterchips 1 kontaktiert ist, über einem
weiteren Anteil der Folie, in dem die Metallisierung mit Kontaktflächen des
Trägers 4 kontaktiert
ist, angeordnet sein kann. Auf der linken Seite in 2c ist
ein Ausführungsbeispiel
im Querschnitt dargestellt, bei dem die Folie zweilagig gefaltet
ist und die besagten Anteile der Folie aufeinanderliegend angeordnet
sind. Die Anschlusskontakte des Halbleiterchips sind in diesem Beispiel über den
Kontaktflächen
des Trägers 4,
mit denen sie über
die Folie 2 verbunden sind, angeordnet.
-
Auf der rechten Seite in 2c ist eine andere Anordnung mit einem
weiteren Halbleiterchip dargestellt. Hierbei ist ein unten angeordneter
weiterer Halbleiterchip auf der der Metallisierung 3 gegenüberliegenden
Seite desjenigen Anteils der Folie 2 des oben angeordneten
ersten Halbleiterchips befestigt, in dem die Metallisierung mit
Kontaktflächen
des Trägers
kontaktiert ist. Es ist eine weitere Folie vorhanden, mit der Anschlusskontakte
des weiteren Halbleiterchips mit betreffenden Kontaktflächen des
Trägers elektrisch
leitend verbunden sind, ähnlich
wie in der 1b gezeigt. Der Anteil
der ersten Folie, in dem die Metallisierung mit Anschlusskontakten
des ersten Halbleiterchips, d. h. dem in der 2c oben
eingezeichneten Chip, kontaktiert ist, ist zusammen mit dem ersten
Halbleiterchip über
dem weiteren Halb leiterchip angeordnet. Es ist hier also zwischen
den beiden Anteilen der Folie, die in dem ersten, in der 2c links eingezeichneten Beispiel direkt übereinandergefaltet
sind, der weitere Halbleiterchip angeordnet.
-
Bei Verwendung thermoplastischer
Folien kann der Montageprozess auch in einem Arbeitsschritt erfolgen,
bei dem z. B. die Folie 2, wie in der 3a dargestellt,
in einem geheizten Formteil 6 im Vakuum vorgeformt und
fixiert wird. Durch Absenken und Anpressen der Folie an den Halbleiterchip 1 und den
Träger 4 werden
alle elektrischen Verbindungen zwischen der Metallisierung 3 der
Folie 2 und den Anschlusskontakten des Halbleiterchips 1 bzw.
den Kontaktflächen
des Trägers 4 gleichzeitig
hergestellt. Die Leiterbahnen, die in der Metallisierung der Folie strukturiert
sind, sind in diesem Beispiel vorzugsweise nicht geradlinig ausgebildet,
sondern wie die Leiterbahnen 7 in der 3b in
Zickzacklinien angeordnet oder geschlängelt, damit sie beim Strecken
der Folie im Montageprozess nicht reißen. Beim Strecken der Folie
werden die Leiterbahnen mitgestreckt und so die Zacken oder Krümmungen
etwas auseinandergezogen. Wenn die Folie mindestens zwei Seiten
des Chips überdeckt,
wie das in dem in der 3a dargestellten
Beispiel der Fall ist, kann der Halbleiterchip ohne eigene Befestigung
durch einen Kleber oder dergleichen auch allein durch die Folie auf
dem Träger
fixiert werden. Hierbei kommt der Vorteil der großflächigen Verbindungen
zwischen dem Halbleiterchip und der Folie bzw. zwischen dem Träger und
der Folie zum Tragen. Eine mechanische Fixierung kann auch, gegebenenfalls
ergänzend,
mit der Verwendung selbstklebender Folien erreicht werden.
-
Eine besonders zuverlässige Verbindung
der Folie 2 zum Halbleiterchip 1 und zum Träger 4 kann dadurch
erreicht werden, dass man diejenigen Teile der bei der Herstellung
der Verbindungen einander gegenüberliegend
angeordneten Oberflächen,
in denen sich keine Anschlusskontakte, Metallisierungsstrukturen
beziehungsweise Kontaktflächen
befinden, mit gesonderten Me tallisierungen versieht und diese gesonderten
Metallisierungen ebenfalls mit Lotverbindungen versieht, um so eine
bessere mechanische Verbindung zu erhalten. Die betreffenden Flächen dieser
Art von Dummy-Kontakten verstärken die
mechanische Verbindung und schützen
die eigentlichen elektrischen Kontakte vor Scherkräften, was
insbesondere bei kleinen Kontaktabmessungen vorteilhaft ist.
-
Eine Verbindung der Metallisierung 3 der
Folie 2 mit den Kontaktflächen des Trägers 4 auf nur zwei
einander gegenüberliegenden
Seiten des Halbleiterchips 1, d. h. an höchstens
zwei einander gegenüberliegenden
Rändern
der Folie, lässt
sich ohne Strecken der Folie erreichen. Das ist insbesondere bei
kleinen Abständen
der Kontakte vorteilhaft, da in diesem Fall die Anordnung der Kontakte
präziser ausgestaltet
werden kann.
-
In der 4 ist
im schematischen Querschnitt dargestellt, dass dieselbe Folie auch
dazu verwendet werden kann, mehrere nebeneinander angeordnete Halbleiterchips 1 zu
kontaktieren. In dem Beispiel der 4 ist
eine durchgehende Folie 2 mit in diesem Beispiel insgesamt
drei Halbleiterchips 1 kontaktiert. Zwischen diesen Halbleiterchips 1 befindet
sich derjenige Anteil der Folie 2, in dem die Metallisierung 3 mit
den Kontaktflächen
des Trägers 4 kontaktiert
ist. Die Struktur der Metallisierung 3 ist dabei so ausgestaltet,
dass alle Anschlusskontakte der Halbleiterchips mit den zugeordneten
Kontaktflächen des
Trägers 4 elektrisch
leitend verbunden sind.
-
Die Folie braucht nicht streifenförmig ausgebildet
zu sein, so dass es nicht erforderlich ist, dass die mehreren mit
der Folie kontaktierten Halbleiterchips alle in einer Reihe angeordnet
sind. Die Folie kann z. B. auch kreuzförmig strukturiert sein, wie
das in Aufsicht in der 5 dargestellt
ist. Auf der Unterseite der Folie 2 sind die hier geradlinig
parallel zueinander verlaufenden Leiterbahnen 7 erkennbar,
die von den Anschlusskontakten der Halbleiterchips 1 zu einem
in dem mittleren Bereich der Folie vorhandenen Kontaktie rungsbereich 8 verlaufen.
Dieser Kontaktierungsbereich 8 ist hier nur im Schema statt
mit Anschlussflächen
mit einer Schraffur dargestellt. Es sind dort die Anschlüsse der
Leiterbahnen 7 so angeordnet, dass eine Kontaktierung mit
den entsprechenden Kontaktflächen
des Trägers 4 möglich ist.
-
In der Ansicht der 5 auf die Unterseite der Folie sind die
Halbleiterchips 1 ebenfalls mit ihrer Unterseite erkennbar.
Diese Unterseiten werden in diesem Beispiel auf der Oberseite des
Trägers 4 befestigt.
Der mittlere Anteil der Folie 2 mit dem Kontaktierungsbereich 8 wird
dann entsprechend dem in der 4 dargestellten
mittleren Bereich der Folie auf den Träger 4 herabgezogen
und dort kontaktiert. In den Beispielen mit mehreren Halbleiterchips
dient die Folie zusätzlich
zu den leitenden Verbindungen des Trägers als Verdrahtungsebene.
Dadurch lässt
sich unter Umständen
eine Verdrahtungsebene des Trägers
einsparen. In dem Ausführungsbeispiel
der 5 können die
Halbleiterchips auch über
der freien Oberseite des Kontaktierungsbereichs 8 übereinander
angeordnet werden, indem die die Halbleiterchips tragenden Streifen
der Folie entsprechend gefaltet werden. Vorzugsweise wird dabei
der Halbleiterchip mit den kürzesten
Verbindung zum Kontaktierungsbereich zuunterst und der Halbleiterchip
mit den längsten
Verbindungen zum Kontaktierungsbereich zuoberst angeordnet.
-
Wenn eine Folie verwendet wird, die
zusätzlich
zu der Metallisierung mit Durchkontakten (vias) versehen ist, dann
sind auch Anordnungen mit Halbleiterchips auf beiden Oberseiten
der Folie möglich. Eine
derartige Anordnung ist im Schema im Querschnitt in der 6 dargestellt. Es ist dort
eine durchgehende Folie 2 dargestellt, an deren Metallisierung 3 bzw.
Durchkontakten 9 insgesamt fünf Halbleiterchips 1 kontaktiert
sind. Auf der von der Metallisierung 3 abgewandten Seite
der Folie 2 kann eine weitere strukturierte Metallisierung
vorgesehen sein, die über
die Durchkontakte 9 mit der ersten Metallisierung elektrisch
leitend verbunden ist. Es kann aber auch genügen, jeweils an den Stellen
der Anschlusskontakte der rückseitig
montierten Halbleiterchips Durchkontakte 9 vorzusehen und
so ausschließlich die
Leiterbahnen der einseitig vorhandenen Metallisierung 3 zu
nutzen. Besonders günstig
lassen sich die Durchkontakte 9 mit dem an sich bekannten,
so genannten "Nanopiercing" realisieren, bei dem die Folie mit Hilfe
von harten, leitfähigen
Körnern
durchstochen wird.
-
In dem in der 6 dargestellten Beispiel sind die Anschlusskontakte
der auf dem Träger
und in einer ersten Lage darüber
angebrachten Halbleiterchips einander zugewandt. Auf der rechten
Seite ist der Rand der Folie über
die beiden unteren Halbleiterchips geklappt, so dass ein dritter
Halbleiterchip mit den Anschlusskontakten dem Träger zugewandt an der Metallisierung 3 der
Folie kontaktiert ist. Auch dieser nach oben zurückgeschlagene Anteil der Folie kann
mit Durchkontakten versehen sein, so dass auf dieser Seite ebenso
gut vier Halbleiterchips übereinander
angebracht sein können.
Die in den 1, 2, 4 und 6 dargestellten Ausführungsformen lassen sich in
einer ohne weitere Erläuterungen
erkennbaren Weise miteinander kombinieren.
-
Wenn bei einer Anordnung gemäß der 1c in demjenigen Bereich der Folie 2,
in dem die Metallisierung 3 mit Kontaktflächen des
Trägers 4 verbunden
ist und kein Halbleiterchip angeordnet ist, Durchkontakte angebracht
sind, können
dort übereinander
ebenfalls mit Durchkontakten versehene und von Halbleiterchips freie
Teile weiterer Folien angebracht sein. Die Durchkontakte sind elektrisch
leitend miteinander verbunden, so dass auf dem Träger eine Art
Büschel
von Halbleiterchips angeordnet wird. Das ist eine vorteilhafte Ausführungsform
insbesondere für
Bussysteme (Memorystacks).
-
Besonders wirtschaftlich ist die
beschriebene Halbleiterchipanordnung bzw. das Verfahren zur Kontaktierung
eines Halbleiterchips auf einem Träger, wenn Folien mit einer
standardi sierten Metallisierung mit vorgegebener Struktur verwendet
werden. Eine solche Standardmetallisierung kann z. B. entsprechend
der 7 ausgestaltet sein.
Die Folie besitzt hier als Beispiel einen Bereich mit vorgefertigten durchgehend
verlaufenden Leiterbahnen 7 und einen Bereich mit vorgefertigten
Durchkontakten 9. Wenn unterschiedliche Bereiche mit Leiterbahnen
oder Durchkontakten in geeigneter Weise auf der Folie 2 vorgesehen
werden und die Anordnung der Anschlusskontakte der Halbleiterchips
entsprechend daran angepasst werden, lässt sich eine derartige Folie
zur Montage der Chips auf Trägern
universell einsetzen.
-
Die durchgehenden Leiterbahnen 7 gemäß der 7 können vor der Montage der Halbleiterchips
nach Bedarf durchtrennt werden, z. B. unter Verwendung eines Lasers,
um unerwünschte
Kurzschlüsse
zu vermeiden. Bei einer Ausgestaltung dieses Verfahrens kann die
Metallisierung der Folie auch von vornherein so strukturiert sein,
dass die Leiterbahnen regelmäßig angeordnete
Unterbrechungen aufweisen. Das ist in einer Prinzipskizze in der 8 dargestellt, bei der eine
hier als durchsichtig zu denkende Folie 2 auf einem Halbleiterchip 1 angeordnet
ist, wobei die Unterbrechungen 10 der Leiterbahnen 7 auf
der Folie zur Ausbildung von Leiterbahnabschnitten 11 durch
die Chipmetallisierung 12 auf der Oberseite des Halbleiterchips 1 abschnittsweise überbrückt sind.
Diese Überbrückungen,
die durch die Anschlusskontakte des Halbleiterchips 1 und/oder
durch zusätzlich
zu den Anschlusskontakten des Halbleiterchips 1 auf dessen
Oberseite vorgesehene Chipmetallisierungen 12 bewirkt werden können, werden
immer dann vorgesehen, wenn eine Weiterleitung von Signalen durch
die Leiterbahnen 7 über
die Unterbrechungen 10 hinweg gewünscht wird.
-
In der 9 ist
eine der Darstellung in der 8 entsprechende
Ansicht auf eine Folie 2 und einen Halbleiterchip 1,
der daran angebracht ist, gezeigt. Die Leiterbahnen 7 der
Folie 2 sind hier geradlinig parallel zueinander verlaufend und
dicht nebeneinander angeordnet. Die Anschlusskontakte 13 auf dem
Halbleiterchip 1 sind hier weit genug auseinanderliegend
angeordnet, so dass keine zwei der Anschlusskontakte 13 durch
die Leiterbahnen 7 miteinander verbunden werden. Wenn die
Kontaktflächen des
Trägers
in vergleichbaren Abständen
zueinander angeordnet sind, lassen sich die Anschlusskontakte 13 des
Halbleiterchips 1 auf diese Weise mit einer Folie mit einer
derart strukturierten Metallisierung eindeutig mit den Kontaktflächen des
Trägers
elektrisch leitend verbinden. Wenn die Metallisierung der Folie daher
mit einer ausreichend hohen Dichte an Leiterbahnen 7 versehen
ist, insbesondere eine Dichte, die mindestens so groß ist wie
die Dichte der Anschlusskontakte bzw. der Kontaktflächen, dann
lässt sich
mit diesem Ausführungsbeispiel
der Folie ein lateral anisotrop leitendes Medium realisieren, bei
dem die Verbindung ähnlich
wie bei anisotropen Leitklebern unjustiert erfolgen kann. Vorteilhaft
sind hier insbesondere Anschlusskontakte 13 mit einem Durchmesser von
weniger als 15 μm.
-
Als Halbleiterchip kann in den beschriebenen
Halbleiterchipanordnungen jeweils ein Halbleiterchipstapel aus übereinander
gesetzten und mechanisch und/oder elektrisch miteinander verbundenen
Halbleiterchips, zum Beispiel vertikal integrierte Halbleiterbauelemente,
eingesetzt werden. Die Folie muss nicht immer über die gesamte Chipbreite
gehen: Zum Beispiel lassen sich auch Chips unterschiedlicher Grösse miteinander
unter Verwendung derselben Folie kombinieren, oder verschiedene
Bereiche einer Folienbreite können
mit unterschiedlichen Chips verbunden werden. In der Metallisierung der
Folie können
auch passive Strukturen wie zum Beispiel Antennen oder Spulen vorgesehen
werden.
-
- 1
- Halbleiterchip
- 2
- Folie
- 3
- Metallisierung
- 4
- Träger
- 5
- Vergussmasse
- 6
- Formteil
- 7
- Leiterbahn
- 8
- Kontaktierungsbereich
- 9
- Durchkontakt
- 10
- Unterbrechung
der Leiterbahn
- 11
- Leiterbahnabschnitt
- 12
- Chipmetallisierung
- 13
- Anschlusskontakt