DE1945899A1 - Semiconductor device and method for making the same - Google Patents

Semiconductor device and method for making the same

Info

Publication number
DE1945899A1
DE1945899A1 DE19691945899 DE1945899A DE1945899A1 DE 1945899 A1 DE1945899 A1 DE 1945899A1 DE 19691945899 DE19691945899 DE 19691945899 DE 1945899 A DE1945899 A DE 1945899A DE 1945899 A1 DE1945899 A1 DE 1945899A1
Authority
DE
Germany
Prior art keywords
plate
intermediate piece
main surface
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691945899
Other languages
German (de)
Other versions
DE1945899B2 (en
Inventor
Makoto Homma
Yuichiro Oya
Kaname Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1945899A1 publication Critical patent/DE1945899A1/en
Publication of DE1945899B2 publication Critical patent/DE1945899B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Laminated Bodies (AREA)

Description

»ipt.-lng.R.BeettU. DIpL-Ing. Lamprecht»Ipt.-lng.R.BeettU. DIpL-Ing. Lamprecht

MdMhM 22, StelMdoffMi. 1·MdMhM 22, StelMdoffMi. 1·

81-14.9O4P(14.9O5H) 10.9-196981-14.9O4P (14.9O5H) 9/10-1969

HITACHI, LTD., Tokio (Japan)HITACHI, LTD., Tokyo (Japan)

Halbleitervorrichtung und Verfahren zu ihrerSemiconductor device and method for its

HerstellungManufacturing

Sie Erfindung bezieht sich auf eine Halbleitervorrichtung mit verbesserten Wärmeleiteigenschaften, insbesondere auf eine integrierte Schaltkreisvorrichtung.The invention relates to a semiconductor device with improved thermal conductivity properties, in particular to an integrated circuit device.

Bisher ist bereits die Plächenverbindungstecnnik bekannt, bei der allgemein eine Halbleiterplatte mit einer Oberfläche, auf der eine große Zahl von Elektroden angebracht ist, umgekehrt auf einer Trägerplatte mit einer Hehrzahl von leitenden flächenteilen derart angeordnet wird, daß die Elektroden entsprechend mit den leitenden 3?lächenteilen auf der Trägerplatte verbunden werden.So far the planar connection technology is already known, in which generally a semiconductor plate having a surface on which a large number of electrodes are attached is, conversely, is arranged on a carrier plate with a plurality of conductive surface parts in such a way that that the electrodes share correspondingly with the conductive 3? be connected on the carrier plate.

81-Pos.19.336-TpP (8)81-Item 19.336-TpP (8)

009813/1213009813/1213

ßAD ORIGINALßAD ORIGINAL

Eine solche Flächenverbindungstechnik ist insofern vorteilhaft, daß sich ein guter Arbeitswirkungsgrad und eine hohe Verläßlichkeit der hergestellten Vorrichtung erzielen lassen, da keine feinen Zuführungedrähte zur Verbindung eines Halbleiterplättchens und einer Verdrahtungsbasisplatte erforderlich sind, hat jedoch den Nachteil, daß der Temperaturanstieg des Halbleiterplättchens groß wird, da die Bais-vplatte und das Halbleiterplättchen nur über kleine Elektrodenzonen verbunden sind, der Wärmewiderstand zwischen des Halbleiterplättehen und der Verdrahtungsbasisplatte daher groß wird und die im Halbleiterplättchen erzeugte Wärme nicht gut abgeleitet werden kann. Saher ist auch der elektrische !eistungsverbrauch in dem Halbleiterplättchen begrenzt, und es wird schwierig, eine große Zahl von Schaltkreiseierneaten in einem Halbleiterplättchen zu integrieren (G-roßzahlintegretion). Außerdem ist, wenn eine Verdrahtungsbasisplatte mit einer großen Zahl von Halbleiterplättchen in einem Kasten angeordnet wird, die Zahl der unterzubringenden Halbleiterplättchen auf Grund dieses Hangels an Wärmeabfuhr begrenzt.Such a surface connection technique is advantageous in that that a good work efficiency and a high reliability of the device produced can be achieved leave no fine lead wires for connecting a semiconductor die and a wiring base plate are required, however, has a disadvantage that the temperature rise of the semiconductor die becomes large because the base plate and the semiconductor die are only connected via small electrode zones, the thermal resistance between the Therefore, the semiconductor die and the wiring base plate becomes large and the heat generated in the semiconductor die cannot be derived well. The electrical power consumption in the semiconductor chip is also limited, and it becomes difficult to read a large number of circuit eggs to be integrated in a semiconductor wafer (G-roßzahlintegretion). In addition, when a wiring base plate with a large number of semiconductor dies is arranged in a box, the number of semiconductor wafers to be accommodated on the basis of this hanger limited in terms of heat dissipation.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die verbesserte Wärmeableiteigenschaften aufweist.The invention is based on the object of a semiconductor device to create that has improved heat dissipation properties.

Außerdem soll die Erfindung eine Plächenverbindungs-Halbleitervorrichtung ermöglichen, die gegenüber einer mechanischen Belastung von außen und der Wärmebelastung widerstandsfähig ist.The invention is also intended to provide an interconnect semiconductor device enable the opposite mechanical load from the outside and the heat load is resilient.

Schließlich ist Aufgäbe der Erfindung die Angabe eines Verfahrens zur industriellen Herstellung der genannten HaIb-Finally, the object of the invention is to specify one Process for the industrial production of the mentioned half

0 0 9813/12130 0 9813/1213

BA°OFiiGlNAL BA ° OFiiGl NAL

leitervorricutung unter möglichst weltgehender Ausschaltung einer mechanischen Beanspruchung des Halbleiterplättchens.Leader training with a global elimination if possible a mechanical stress on the semiconductor wafer.

Die Halbleitervorrichtung, mit der diese Aufgabe gelöst wird, ist erfindungegemäß gekennzeichnet durchThe semiconductor device with which this object is achieved is is characterized according to the invention by

a) eine Unterlage mit einer isolierenden Hauptoberfläche and einer auf dieser angebrachten Hehrzahl von leitenden Flächenteilenja) a base with an insulating main surface and a number attached to it of conductive surfaces j

b) ein Halbleiterplatteheη mit einer ersten und einer zweiten Hauptoberfläche und einer auf der ersten, der Hauptoberfläche der Unterlage zugewandten Hauptoberfläche angebrachten Mehrzahl von mit den zugehörigen leitenden Flächenteilen verbundenen Elektrodenjb) a semiconductor plate with a first and a second main surface and one on the first, the main surface of the base facing main surface attached plurality of electrodes connected to the associated conductive surface parts j

c) eine Platte mit einer gegenüber der zweiten Hauptoberfläche größeren und dieser zugewandten Hauptoberfläche in einem bestimmten Abstand vom Halbleiterplättchen; c) a plate with a larger than the second main surface and facing the main surface at a certain distance from the semiconductor wafer;

d) ein an der zweiten Hauptoberfläche des Halbleiterplättchens befestigtes, zwischen diesem und der Platte angeordnetes Zwischenstück mit einer größeren Wärmeleitfähigkeit als Luft; undd) one attached to the second major surface of the semiconductor die, between the latter and the Plate arranged intermediate piece with a greater thermal conductivity than air; and

e) eine zwiscnen dem Zwischenstück und der Hauptoberfläche der Platte angebrachte Schicht aus Lötwerkstoff. e) one between the intermediate piece and the main surface layer of soldering material attached to the plate.

Nach einem Ausführungsbeispiel der Erfindung ist eine Halbleitervorrichtung aus wenigstens einem Halbleiterplättchen mit zwei Hauptoberflächen, auf deren einer eine Mehrzahl von Elektroden angebracht ist, und einer Trägerunterlage mit einer Mehrzahl von leitenden Flächenteilen in Anordnung entsprechend den Elektroden vorgesehen, wobei die Elektroden desAccording to one embodiment of the invention is a A semiconductor device comprising at least one semiconductor die having two main surfaces on one of which a plurality of Electrodes is attached, and a support base with a plurality of conductive surface parts in arrangement accordingly the electrodes provided, the electrodes of the

00981 3/121300981 3/1213

ßAD ORIGINAL ß AD ORIGINAL

HalbleiterpXättohens mit den leitenden Schichten der SDrägerunterlage durch Fläehe-an-Fläche-VetsMisä.tifig verbund enjsind, und äieee Vorrichtung weist das Hec3£gjc-1. auf, daß ein Ableitkörpes (©rwüüschterweise aus ainesa Werkstoff mit einer größeren Wärmeleitfähigkeit; &leSuft) an einer anderen HauptoberfläeJae (Rückseite) des Halüleiterplättchens über ein Zwißeh98gtück mit einer größeren Wärmeleitfähigkeit als Luft, wie s.B. Teilchen oder kleinen Stücken aus Metall verbunden ist.Semiconductor pads are closely connected to the conductive layers of the substrate by face-to-face contact, and a device has the Hec3 £ gjc-1. that a dissipation body (rwüschterweise made of ainesa material with a higher thermal conductivity; & le Suft) is connected to another main surface (rear side) of the semiconductor plate via an intermediate piece with a higher thermal conductivity than air, such as particles or small pieces of metal.

Daher läßt sich zusätzlich zu dem Wärmeleitweg von den Elektroden des Halbleiterplättchens zur Unterlage ein weiterer Wärmeleitweg (der Weg von der Rückseite des Halbleiterplättchens zum Wärmeableitkörper durch das Zwischenstückmaterial) zwecks Ableitung der in dem Halbleiterplättchen erzeugten Wärme auf Grund dieses Aufbaues schaffen, der Wärmewiderstand läßt sich so senken, und der dann auftretende Fehler, wenn ein Halbleiterplättchen mit einem großen Wärmeentwicklungswert nach der Flächenverbindungstechnik an einer Unterlage befestigt wird, läßt sich vermeiden. So läßt sich die tatsächliche Einrichtungsdichte des Halbleiterplättchens in dem Kasten verringern, und die Integraldichte der Schaltkreiselemente im Halbleiterplättchen läßt sich gleichzeitig verbessern.Therefore, in addition to the thermal conduction path from the electrodes of the semiconductor die to the substrate, another can be used Thermal conduction path (the path from the back of the semiconductor die to the heat sink through the spacer material) for the purpose of dissipating the in the semiconductor die create generated heat due to this structure, the thermal resistance can be reduced, and the then occurring Failure when a semiconductor die with a large amount of heat generated by the areal joining technique is attached to a base, can be avoided. So the actual facility density of the die in the box, and the The integral density of the circuit elements in the semiconductor die can be improved at the same time.

Die Merkmale und Vorteile der Erfindung sollen anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert werdenj darin zeigen:The features and advantages of the invention should be based on the Exemplary embodiments illustrated in the drawing are explained in more detail therein:

Fig. 1 einen Schnitt durch eine integrierte Schaltkreisvorrichtung gemäß einem Ausführungsbeispiel der Erfindung^Fig. 1 is a section through an integrated circuit device according to an embodiment of the invention ^

009813/1213009813/1213

ORIGINALORIGINAL

Fig, 2 einen Schnitt durch, eine integrierte Schaltkreis-Torrichtung nach einem gegenüber der Pig. 1 modifizierten AusführungsbeispieljFigure 2 is a section through an integrated circuit gate direction after one opposite the Pig. 1 modified embodiment j

Pig. 3 einen Schnitt durch ein Halbleiterplättchen zur Erläuterung des Anbringungsvorganges des HaIbleiterplättchens nach einem Ausführungsbeispiel der Erfindung;Pig. 3 shows a section through a semiconductor wafer for Explanation of the process of attaching the semiconductor plate according to an embodiment of the invention;

Pig. 4a eine AufBicht und 4b eine Schnittansicht nach der linie IYb-IVb in Pig. 4a eines Halbleiterplättchena zur Erläuterung des AnbringungsVorganges des Halbleiterplättchens nach einem anderen Ausführungebeispiel der Erfindung;Pig. FIG. 4a is a plan view and FIG. 4b is a sectional view according to FIG line IYb-IVb in Pig. 4a of a semiconductor die a to explain the process of attaching the semiconductor wafer according to another embodiment the invention;

Pig·5a und 5b Sohnittansichten zur Darstellung einer «raten und einer zweiten Ausführungsart des Warmeableitkörperbefe&tigungsaufbaues nach der Erfindung;Pig · 5a and 5b are sonic views to show a «guess and a second embodiment of the heat sink mounting structure according to the invention;

Pig· 6a und 6b Sohnittansichten von Ausführungsbeispielen je einer Abwandlung eines Zwischenstückes;Pig · 6a and 6b are sonic views of exemplary embodiments each of a modification of an intermediate piece;

Pig. 7a und 7b Schnittansichten einer Plächenverbindunga-Integriertaciialtkreisvorrichtung nach noch einem weiteren Ausführungsbeispiel der Erfindung; undPig. 7a and 7b are sectional views of a surface joint a-integrated face circuit device according to yet another embodiment of the invention; and

Fig. 8 einen Schnitt durch einen Wärmeableitkörperaufbau nach einem anderen Ausführungsbeispiel der Erfindung.FIG. 8 shows a section through a heat dissipating body structure according to another exemplary embodiment of FIG Invention.

In Pig. 1 ist ein Fall einer integrierten Schaltkreis-Vorrichtung entsprechend einem Ausführungsbeispiel der Erfindung dargestellt· In einem Kasten aus einem keramischen Bodenteil 1, einem auf dem Bodenteil 1 angeordneten keramischen Bahnen 2 und einem am Rahmen 2 mittels einer Schicht aus lötwerkstoff 14 befestigten Deckel 3 ist eine keramische Unterlage 4- eingeschlossen, und eine Mehrzahl von leitendenIn Pig. 1 is a case of an integrated circuit device according to an embodiment of the invention Shown · In a box made of a ceramic base part 1, a ceramic arranged on the base part 1 Tracks 2 and a cover 3 fastened to the frame 2 by means of a layer of soldering material 14 is ceramic Pad 4- included, and a plurality of conductive ones

009813/1213 bad original009813/1213 bad original

Flächenteilsn 8a, 8b, 8c und 8d ist auf einer Hauptoberfläche der Unterlage 4 angebracht. Halbleiterplättohen 5a und 5b mit zwei Hauptoberflächen und einer Mehrzahl von Elektroden 6a, 6b, 6c und 6d auf einer dieser Oberflächen sind der Haupt oberfläche der Unterlage 4 gegenübergestellt, wobei die eine Hauptoberfläche nach unten gerichtet ist, und die Elektroden sind mit entsprechenden leitenden Flächen·* teilen elektrisch verbunden. Kugelförmige Metallzwischenstücke 7a und 7b sind mittels der lötwerkstoffe 11a und 4i*b an der Rückseite jedes Halbleiterplättehens befestigt, und ein Seil jedes kugelförmigen Zwischenstückes ist mit eine:? Schicht aus lötwerkstoff 12 bedeckt, die auf der Innenwand des Deckels 3 angebracht ist, damit dieser als Wärmelsitkörper~wirkt, wie Fig. 1 zeigt. Eine lötwerkstoffschicht und Zuführungen 10a und 10b, die sich durch die lötwerkstoff schicht 13 erstrecken, sind zwischen dem Rahmen 2 und dem Unterteil 1 esgeortost. Die leitenden Flächenteile 8a und 8d in dem Kasten sind über feine Drähte 9a und 9b elektrisch mit den Zuführungen 10a und 10b verbunden.Surface parts 8a, 8b, 8c and 8d are attached to a main surface of the base 4. Semiconductor wafers 5a and 5b with two main surfaces and a plurality of electrodes 6a, 6b, 6c and 6d on one of these surfaces are opposed to the main surface of the base 4, one main surface facing downwards, and the electrodes are provided with corresponding conductive surfaces. * share electrically connected. Spherical metal spacers 7a and 7b are attached to the rear side of each semiconductor die by means of soldering materials 11a and 4 i * b, and a rope of each spherical spacer is provided with a:? Covered layer of soldering material 12, which is attached to the inner wall of the cover 3 so that it acts as a thermal insulation body, as shown in FIG. 1. A soldering material layer and leads 10a and 10b, which extend through the soldering material layer 13, are esgeorted between the frame 2 and the lower part 1. The conductive surface parts 8a and 8d in the box are electrically connected to the leads 10a and 10b via fine wires 9a and 9b.

Natürlich kann lediglich ein Ssaneiator in dem Halbleiterplättchen enthalten sein, doch können sich darin auch eine Kombination von zwei oder mehr Schaltkreiselementen, wie Transistor, Diode, Widerstand und Kondensator darin befinden. Auch können Filmwiderstände oder Filmkondensatoren in der gleichen Weise, wie die leitenden Flächfenteile erzeugt sind, nach der bekannten Takuumverdampfungs- oder Fotoätztechnik auf der Unterlage 4 erzeugt werden. Die Zwischenstücke 7a und 7b bestehen aus einem festen Werkstoff, der bei der Temperatur, wo der Lötwerkstoff 12 schmilzt, nicht schmilzt, um seine vorher gefertigte Form beizubehalten^ und z. B. verwendet man hierzu Cu-Kugeln. Der keramische Unter-Of course, only one generator can be in the semiconductor die be included, but a combination of two or more circuit elements such as Transistor, diode, resistor and capacitor are located in it. You can also use film resistors or film capacitors in the same way as the conductive surface parts are produced, according to the known vacuum evaporation or photo-etching technique are generated on the base 4. The intermediate pieces 7a and 7b are made of a solid material that at the temperature where the solder material 12 melts, does not melt, in order to maintain its pre-fabricated shape ^ and Z. B. is used for this purpose Cu balls. The ceramic base

009813/1213 -009813/1213 -

SAD ORIGINALSAD ORIGINAL

teil 1 und die keramische unterlage 4 sind getrennt hergestellt, and ihre leitenden Zonen sied durch Zuführungsdr ähte 9a und 3d verbunden. Ta nach den Umständen können jedoch die leitenden i*läeh#»teile auf der Unterlage 4 direkt mit den Zuführungen 10a und 10b verbunden werden, wo die Zuführungsdrähte 9a und 9b nicht unbedingt erforderlich sind.Part 1 and the ceramic base 4 are manufactured separately, and their conductive zones are connected by lead wires 9a and 3d. T a on the circumstances, however, the conductive läeh i * # "parts can be connected directly to the backing 4 to the leads 10a and 10b, where the lead wires 9a and 9b are not necessarily required.

Der Zusammenbau des bevorzugten Ausführungsbeispiels läßt sich wirksam z. B., wie folgt, durchführen.The assembly of the preferred embodiment can be effectively z. B., perform as follows.

(1) Durch lötwerkstoffmengen 11a, 11b mit einem verhältnismäßig hohen Schmelzpunkt werden die Cu-Kugeln 7a, 7b auf den rückwärtigen Oberflächen der Halbleiterplättchen 5a und 5b entgegengesetzt zu den Oberflächen befestigt, wo die Elektroden 6a, 6b, 6c und 6d ausgebildet sind,(1) By solder material quantities 11a, 11b with a relatively high melting point become the Cu balls 7a, 7b on the rear surfaces of the semiconductor wafers 5a and 5b attached opposite to the surfaces where the electrodes 6a, 6b, 6c and 6d are formed,

(2) Die Lage der Hehrzahl von Elektroden jedes der Halbleiterplättchen ist auf eine bestimmte Stellung der entsprechenden leitenden Flächenteile auf der Unterlage 4 festgesetzt, und sie werden daran nach der Ultraschall-Schweißtechnik befestigt. Neben dieser Ausführungsart kann eine solche Terbindung nach verschiedenen Arten der JPlächenverbindungstechnik ausgeführt werden, bei der die Verbindung ausgeführt wird, indem man die Oberfläche, an der die Elektroden angebracht sind, und die Unterlage aufeinanderlegt, z. B. nach einem Verfahren unter Verwendung von Lötwerkst offkugeln, einem Verfahren unter Verwendung von Sockeln oder einem Verfahren unter Verwendung von Strahlenzuführungen.(2) The position of the plurality of electrodes of each of the semiconductor wafers is based on a certain position of the corresponding conductive surface parts on the base 4 and they are attached to it by the ultrasonic welding technique. In addition to this embodiment, a such a connection according to various types of the Jsurface connection technology where the connection is made by touching the surface where the Electrodes are attached, and the pad is placed on top of one another, e.g. B. by a method using soldering tool offkugeln, a process using sockets or a method using radiation supplies.

(3) Der Bahmen 2 wird auf einer Oberfläche dee Bodenteils 1 angeordnet, wo die Schicht 13 aus Lötwerkstoff oder einem Verbindungsmittel zwischen ihnen zusammen mit den Zu- .(3) The frame 2 is placed on a surface of the bottom part 1 arranged where the layer 13 made of solder or a connecting means between them together with the supply.

009813/1213009813/1213

führungen 10a und 10fe eingebracht werden. Metallisierte Schichten 15» 14 werden in der VertJLifting dee Bodenteile 1 und eiern oberen Seil dee B&hmmB 2 gebildet«guides 10a and 10fe are introduced. Metallized layers 15 »14 are formed in the vertJLifting dee base parts 1 and an upper rope dee B & hmmB 2«

(4) Die Unterlage 4 wird Über lic; metallisiert* Schicht 15 als Terbindungsschicfct em Boden der Vertiefung dee Easten&odenteils 1 befestigt»(4) Document 4 is published via lic; metallized * Layer 15 as a bonding layer attached to the bottom of the recess of the branches and part 1 »

(5) Me leitenden Plächenteile 8a und 8d der Unterlage und die nach außen führenden Zufuhrungsdrähte 10a und 10b, die sich zwischep dem Rahmen 2 und dem Bodenteil 1 erstrecken, werden jeweils mit Zuiührungsdrähten 9a und 9b eines Durchmessers von etwa 25 bis 38 /U verbunden.(5) Me conductive surface parts 8a and 8d of the base and the lead wires 10a and 10b leading to the outside, which is between the frame 2 and the base part 1 extend, are each connected to lead wires 9a and 9b with a diameter of about 25 to 38 / U.

(6) Der Lötwerkstoff 12 mit einem verhältnismäßig niedrigen Schmelzpunkt wird auf einer Oberfläche des Deckels 3 angebracht, der Deckel wird auf einem Halter mit der Oberfläche nach oben angeordnet, und dann wird der gemäß dem Verfahrensschritt (3) vorbereitete Bodenteil 1 auf den Deckel 3 aufgesetzt. Der Lötwerkstoff 12 schmilzt bei einer niedrigeren Temperatur als die Schmelzpunkte der lötwerkstoffe 11a und 11b und der Elektroden, die kugelförmigen Zwischenstücke auf den rückwärtigen Oberflächen der Halbleiterplättchen werden mit dem geschmolzenen Lötwerkstoff 12 in Berührung gebracht, und andererseits wird der Eahmen 2 auf den Umfang des Deckels 3 ausgerichtet. Dabei kann die Abdichtung des Kastens auch durchgeführt werden, indem man gleichzeitig die metallisierte Schicht auf der oberen Oberfläche des Rahmens 2 schmilzt, wenn der Lötwerkstoff 12 geschmolzen wird.(6) The soldering material 12 with a relatively low melting point is attached to a surface of the lid 3, the lid is on a holder with the surface is arranged upwards, and then the base part 1 prepared according to method step (3) is on the lid 3 put on. The solder material 12 melts at a lower temperature than the melting points the soldering materials 11a and 11b and the electrodes, the spherical Intermediate pieces on the back surfaces of the die are bonded to the molten solder 12 brought into contact, and on the other hand the frame 2 is aligned with the periphery of the lid 3. The box can also be sealed by simultaneously applying the metallized layer melts on the upper surface of the frame 2 when the brazing material 12 is melted.

009813/1213009813/1213

f945*99 - 9 -f945 * 99 - 9 -

(7) Sann wird durch. Erstarrung des geschmolzenen lötwerkstoff B eine gewünschte integrierte Schaltkreisvorrichtung vollendet. In einer solchen Halbleitervorrichtung addiert sich ein Wärmeleitweg von der Rückoberfläche des Halbleiterplättohens zum Deckel 3 zu dem Wärmeleitweg von den HaIbltierplättchen 5a und 5b durch die Elektroden zur keramischen Unterlage 4, so daß die Wärmeableitung erleichtert wird und "san eine wirksame Plächenverbindungs-Halbleitervorriehtung erhalten kann. Allgemein tritt jedoch, wenn das Halbleiterplättchen direkt am Wärmeableitkörper befestigt wird oder man eine dünne Lötwerkstoffschicht zwischenfügt, eine Gefahr auf, daß das Halbleiterplättchen auf Grund einer mechanischen Beanspruchung oder einer Wärmebeanspruchung beschädigt wird, die auf das Plättchen über den Wärmeableitkörper oder Deckel von außen einwirkt, doch im Fall vorliegender Erfindung sind die Zwischenstücke 7a, 7b zwischen den Halbleiterplättchen und dem Wärmeableitkörper oder dem Deckel 3 angebracht, so daß diese Gefahr fast überhaupt nicht auftritt. Wenn nämlich, z. B. ein Wärmeableitkörper direkt an die Rückseite eines Halbleiterplättohena angelötet wird, besteht die Möglichkeit, daß dm« Halbleiterplättchen zerbricht, falls eine Biegebeanaprucliung durch eine äußere Kraft entweder während des Zusammenbaues oder nach der Fertigstellung darauf einwirkt, da die Dicke des Halbleiterplättchens meistens zwischen 100 und 300 /U liegt. Außerdem treten dabei viele Nachteile auf, die den Zusammenbauvorgang schwierig machen, da der Abstand zwischen der Unterlage und dem Wärmeableitkörper gering ist und die Gefahr besteht, daß beim Verlöten des Halbleiterplättchen· alt dem Wärmeableitkörper der Lötwerkstoff mit dem VerdrehtungBweg der Unterlage an der Seite des dünnen Plättchens in Berührung kommt oder ein unvollkommener Eontakt zwischen dem Plättchen und dem Wärmeableitkörper auftreten kann, und diese Nachteile werden zu einem ersten(7) Sann gets through. Solidification of the molten solder material B is a desired integrated circuit device accomplished. In such a semiconductor device, a heat conduction path from the back surface of the semiconductor wafer to the lid 3 is added to the heat conduction path from the semiconductor wafers 5a and 5b through the electrodes to the ceramic Pad 4 so that heat dissipation is facilitated and is an effective interconnect semiconductor device can get. In general, however, occurs when the semiconductor die is attached directly to the heat sink or one inserting a thin layer of soldering material, a danger on that the semiconductor die due to a mechanical Stress or thermal stress is damaged on the plate via the heat sink or Lid acts from the outside, but in the case of the present invention, the intermediate pieces 7a, 7b are between the semiconductor wafers and attached to the heat sink or cover 3 so that this danger almost does not occur at all. If namely, z. B. a heat sink is soldered directly to the back of a semiconductor plate, there is the possibility that the «semiconductor die breaks, if one Bendeanaprucliung by an external force either during the assembly or after completion acts on it, since the thickness of the semiconductor die usually between 100 and 300 / U. There are also many disadvantages that make the assembly process difficult because the The distance between the base and the heat dissipating body is small and there is a risk that the soldering material will be attached to the heat dissipating body when the semiconductor wafer is soldered with the twisting path of the pad on the side of the thin plate comes into contact or an imperfect one Contact between the plate and the heat sink can occur and these disadvantages become a first

009813/1213 ßA0 009813/1213 ßA0

Problem, wenn der Wärmeableitkörper groß ist, eine Vielzahl von Halbleiterplättehen mit einem Wärmeableitkörper verbunden wird oder viel lötwerkstoff zwischen dem HaIbleiterplättchen und dem Wärmeableitkörper verwendet -werden muß. Im Gegensatz dazu wird erfindungsgemäß das Zwischenstück von etwa der gleichen Sicke wie die Breite des Halbleiterplättchens zwischen dem Halbleiterplättchen und dem Wärmeableitkörper eingefügt, so daß die mechanische Festigkeit des Plättchens durch das Zwischenstück wes^atlich verstärkt wird und ein Zerbrechen des Plättchens nicht nur während des Zusammenbaues, sondern auch nacn der Fertig» stellung verhindert werden kann· Besonders ergibt sion dabei der Vorteil, daß der Lötvorgang zwischen dem Deckel und dem Zwischenstück erleichtert wird, da der Abstand zwischen der unterlage und dem Wärmeableitkärper durch das Zwischens¥l8k gröBer gesacfet werden kann. Auoh läßt sich., selbst, wenn eine erheblich groß® Menge ¥on lötwerkstoff beim Verlöten des Halbleiterplättehens mit &m Zwischenstück oder des Zwischenstücks mit Sem Wärmeafoleitkörper verwendet wird, der Fluß von !lötwerkstoff an der Seitenfläche des Zwischenstückes abfangen, da das Zwischenstück von kugelförmiger Gestalt nicht aehnilzt, und die Probleme eines Kurzschlusses zwischen dem lötwerkstoff 12 und den leitenden Flächenteilen an der Unterlage sowie eines unvollkommenen Eontakts zwischen dem Zwischenstück und dem Wärmeableitkörper lassen sich so vermeiden.Problem when the heat sink is large, a large number of semiconductor wafers are connected to a heat sink or a lot of solder must be used between the semiconductor chip and the heat sink. In contrast to this, according to the invention, the intermediate piece of approximately the same bead as the width of the semiconductor chip is inserted between the semiconductor chip and the heat sink, so that the mechanical strength of the chip is significantly increased by the adapter and the chip does not only break during assembly but can also be prevented after completion. The particular advantage here is that the soldering process between the cover and the intermediate piece is facilitated, since the distance between the base and the heat sink can be made larger by the intermediate piece. AUOH can be. Even if a considerably groß® amount ¥ on soldering Wärmeafoleitkörper is used in soldering the Halbleiterplättehens with & m intermediate piece or the intermediate piece with Shem, the flow of! Brazing catch on the side face of the adapter as the adapter spherical in shape does not resemble, and the problems of a short circuit between the soldering material 12 and the conductive surface parts on the base and an imperfect contact between the intermediate piece and the heat sink can be avoided in this way.

Es soll nun ein weiteres verbessertes Ausführungsbeispiel der Erfindung im einzelnen beschrieben werden.Another improved embodiment of the invention will now be described in detail.

Im Fall sines Halbleiterplätteiiene mit einer großes Bau.ptoberflache im Vergleich zu seiner Dicke, wie z. B. insbesondere eines Plättchens für eine integriert© Schaltung-., In the case of a semiconductor wafer with a large structural surface compared to its thickness, e.g. B. in particular a plate for an integrated © circuit.,

009813/1213009813/1213

es erwünscht, vorher ein STwlschenstück auf der Rückseite des Plättchene anzubringen, W das Zerbrechen des Plättchens auf Grund einer äußeren Kraft beim Befestigen des Plättchens an der unterlage su verhindern, und dafür läßt sich das folgende Verfahren anwenden« Die Tielzahl von Zwischenstücken wird auf einer Halbleiterwaffel toc großer !fläche unter Festlegung ihrer Stellung mittels einer Einspannvorrichtung (Schablone) befestigt, und danach wird die Waffel zerschnitten, um die einzelnen Plättchen zu erhalten} dieses Verfahren ist in industriellem Maßstab anwendbar. Bei einem anderen industriellen Verfahren wird das Zwischenstück auf der ganzen Oberfläche der Halbleiterwaffel angebracht und gleichzeitig dann mit durchgeschnitten, wenn die Waffel in einzelne Plättchen zerschnitten wird, so daß man eine Mehrzahl von Plättchen erhält, auf deren Bückseiten Zwischenstücke angebracht sind.it is desirable to put a piece of pantyhose on the back of the To attach the plate, W breaking the plate due to an external force when attaching the plate to the base su prevent, and this can be done use the following procedures «The number of spacers is placed on a semiconductor wafer toc large! area under Determination of their position by means of a clamping device (template), and then the wafer is cut, to obtain the individual platelets} this process can be used on an industrial scale. At a In other industrial processes, the spacer is applied over the entire surface of the semiconductor wafer and at the same time cut through when the wafer is cut into individual wafers so that one A plurality of platelets is given, on the back of which spacers are appropriate.

Wenn ein Teil des Kastens als Wärmeableiter wirkt und. die Stellung relativ zum Halbleiterplättchen festgelegt ist, wie Fig. 1 zeigt, wird der Abstand zwischen der Rückseite des Plättchens und dem Wärmeableitkörper durch die Sicke der Unterlage und des Kastenrahmens bestimmt. Es ist industriell schwierig und nicht erwünscht, die Genauigkeit des Abstandes extrem in die Höhe zu treiben. Außerdem ist die Dicke des an einzelnen Plättchen befestigten Zwischenstücks nicht fest bestimmt. Da die Abstände zwischen den Zwischenstücken und den Deckeln bei den einzelnen Plättchen nicht konstant sind, besteht die Gefafcr, daß 4er Deckel in direkte Berührung mit dem Zwischenstück kommen könnte und daher eine äußere Kraft auf ein Plättchen einwirken müßte. Daher ist, wie Pig. 2 zeigt, in der für gleiche Teile die gleichen Bezugszeichen wie in Fig. 1 verwendet sind, die Höhe h des Zwischenstücks 7b etwas kleiner als der Abstand H zwischen der Rückseite desWhen part of the box acts as a heat sink and. the position relative to the semiconductor wafer is fixed, As Fig. 1 shows, the distance between the back of the plate and the heat sink through the bead of the Base and the box frame determined. It is industrially difficult and undesirable to improve the accuracy of the distance extremely high. In addition, the thickness of the spacer attached to individual platelets is not fixed certainly. Since the distances between the intermediate pieces and the lids are not constant for the individual plates, There is a danger that the 4-way lid is in direct contact with the intermediate piece could come and therefore an external force would have to act on a plate. Hence, like Pig. 2 shows in which the same reference numerals are used for the same parts As used in Fig. 1, the height h of the intermediate piece 7b is slightly smaller than the distance H between the back of the

009813/1213009813/1213

Plättchens 5b und dem Wärmeableitkörper 5 gemacht, damit keine direkte Berührung zwischen dem Zwischenstück 7b und dem Wärmeableitkörper 3 auftritt. Man kann dann durch Ausfüllen des Baumes mit einer Menge von Lötwerkstoff 12 vermeiden, daß die auf den Deckel oder den Wärmeableitkörper während des Zusammenbaues ausgeübte Kraft direkt auf das Halbleiterplättchen einwirkt. Es ist ein Merkmal dieses Ausführungsbeispiels, daß dabei der eine Vertiefung aufweisende Wärmeableitdeckel 3 als WÄrmeableitkörper verwendet wird. Das Herstellungsverfahren ist das gleiche wie bei dem ersten Ausführungsbeispiel, doch es tritt hierbei nicht die Gefahr auf, daß der Lötwerkstoff 12 bis zu dem Verdrahtungsteil an der Unterlage 4 vordringt, selbst wenn eine ausreichend große Menge von Lötwerkstoff verwendet wird, da die Zwischenstücke 7a und 7b zwischengefügt werden, und so läßt eich eine sehr einfache und wirksame Verbindung herstellen.Plate 5b and the heat sink 5 made so no direct contact occurs between the intermediate piece 7b and the heat sink 3. You can then go through Filling the tree with a lot of solder 12 avoid getting it on the lid or the heat sink force exerted during assembly acts directly on the die. It's a feature of this Embodiment that the heat dissipation cover 3 having a recess is used as a heat dissipation body. The manufacturing method is the same as that of the first embodiment, but there is no danger on that the soldering material 12 penetrates up to the wiring part on the base 4, even if one is sufficient large amount of solder is used, since the spacers 7a and 7b are interposed, and so can be calibrated make a very simple and effective connection.

Wenn die Dicke des Zwischenstücks größer als der Abstand zwischen dem Plättchen und dem Deckel ist, wird ein Teil des Zwischenstückes z. B. mittels Abschleifens entfernt, um seine Dicke geringere als diesen Abstand zu machen, bevor der Wärmeableitkörper, d. h. der Deckel befestigt wird, und dann wird das Zwischenstück verwendet.If the thickness of the spacer is greater than the distance between the plate and the lid, part of the Intermediate piece z. B. removed by grinding to make its thickness less than this distance before the Heat sink, d. H. the lid is attached and then the spacer is used.

Was die Form des Zwischenstücks angeht, so lassen sich eine Form wie die schon beschriebene Kugelform, die Form eines Kegels, einer Scheibe^oder einer Halbkugel und verschiedene andere Formen verwenden, doch unter Berücksichtigung der Leichtigkeit der Herstellung und der Verbindung mit einem rechteckigen Plättchen ist eine Kugelform, Scheibenform oder Halbkreis form für das Zwischenstück sehr vorteilhaft. Wenn ein kugelförmiges Zwischenstück verwendet wird, macht man seinen Durchmesser nahezu gleich der größten Breite desAs far as the shape of the intermediate piece is concerned, a shape like the spherical shape already described, the shape a cone, a disk ^ or a hemisphere and various use other shapes, but taking into account ease of manufacture and connection With a rectangular plate, a spherical shape, disc shape or semicircle shape for the intermediate piece is very advantageous. If a spherical adapter is used, its diameter is made almost equal to the largest width of the

0 0 9 813/12130 0 9 813/1213

Halbleiterplättchens oder etwas geringer, da es erwünscht ist, bei der Verbindung zwiscnen dem Zwischenstück und dem Plättchen mittels einer großen Menge von lötwerkstoff eine große Berührungsfläche zu erhalten, um eine bessere Wärmeableitung zu ermöglichen. Wenn jedoch der Durchmesser zu klein ist, konzentriert sich die vom Deckel übertragene äußere Kraft auf einen Punkt der Halbleiterplättchenoberfläche, weshalb der Durchmesser vorzugsweise größer als die kleinste Breite des Halbleiterplättchens gemacht werden sollte, um eine solche Situation zu vermeiden. Wenn das Zwischenstück mit der Rückfläche des Halbleiterplättchens verlötet wird, saugt sich der Lötwerkstoff in den Raum zwiscnen dtm kugelförmigen Zwischenstück und der Rückfläche des Halbleiterplättchens, und es wird vermieden, daß der Lötwerkstoff zur Seitenfläche des Plättchens fließt, indem aan den Durchiieseer in der beschriebenen Weise festlegt.Semiconductor die or something less, as desired is, in the connection between the intermediate piece and the plate by means of a large amount of solder to get a large contact area to allow better heat dissipation. However, if the diameter increases is small, the external force transmitted by the lid is concentrated on one point on the wafer surface, and therefore the diameter is preferably larger than the smallest width of the die should be made to avoid such a situation. If that Intermediate piece is soldered to the rear surface of the semiconductor die, the solder sucks into the space between the spherical spacer and the rear surface of the semiconductor wafer, and it is avoided that the Solder material flows to the side surface of the plate by fixing the passage in the manner described.

Beim vorstehenden Ausführungsbeispiel wird das Zwischenstück durch Anlöten eines vorgeformten Körpers an der Rückseite des Plättohene hergestellt, doch nach einem anderen Verfahren wird eine Metallschicht auf der Rückseite des Plättchens durch Vakuumverdampfung, Plattierung oder Ankleben erzeugt, und auch die so erhaltene Metallschicht läßt sich als Zwischenstück verwenden. Ss ist zweckmäßig, die Rückseite des Plättchens nach einem Verfahren wie Plattieren oder Verdampxen vorher zu metallisieren, um das Verlöten des Zwischenstücks mit der Unterlage zu erleichtern, oder eine Isolierschicht, z. B. aus SiO2 oder Si,S., am Umfang des Plättchens anzubringen, um das Abfließen des Lötwerkstoffs zu verhindern. Der Schmelzpunkt des Verbindungswerkstoffs, der bei dem jeweiligen Verbindungsvorgang verwendet wird, sollte in Abhängigkeit von der Reihenfolge der Verbindungsvorgänge festgelegt werden, und es ist natürlich vorteilhaft, denIn the above embodiment, the intermediate piece is made by soldering a preformed body to the back of the plate, but another method is to create a metal layer on the back of the plate by vacuum evaporation, plating or gluing, and the metal layer thus obtained can also be used as an intermediate piece . It is advisable to previously metallize the back of the plate by a process such as plating or evaporation in order to facilitate the soldering of the intermediate piece to the substrate, or an insulating layer, e.g. B. made of SiO 2 or Si, S., To be attached to the circumference of the plate in order to prevent the solder material from flowing away. The melting point of the joining material used in each joining process should be determined depending on the order of joining processes, and it is of course preferable to use the

009813/1213009813/1213

6A06A0

Schmelzpunkt des Werkstoffes, der beim letzten Verbindungsvorgang verwendet wird, als niedrigsten zu wählen. Insbesondere der Schmelzpunkt des lötwerkstoffee, der an der inneren Oberfläche des Deckels verwendet wird, sollte zweckmäßig niedriger als der Schmelzpunkt des Metalls sein, aus dem die Elektrode des Halbleiterplättchens gemacht ist. Das in Pig. 3 gezeigte Verfahren ist für die Ausführung der Flächeηverbindung des Halbleiterplättchens mit der Unterlage vorteilhaft. Das heißt, dieses Verfahren ist günstig anwendbar, wenn das Zwischenstück etwas kleiner als die kleinste Breite des Halbleiterplättchens ist. Das Zwischenstück 7a wird in einem Loch einer Yakuumeinspannvorrichtung 30 angeordnet, und die Seitenflächen des Plättchens werden von der Einspannvorrichtung gehalten. Dann werden die Elektroden 6a und 6b des Plättchens 5a ait den entsprechenden leitenden Flächentellen 8a und 8b an der Unterlage 4 nach dem bekannten Verfahren verbunden· Des in den flg. 4a und 4b gezeigte Verfahren ist zweckmäßig «nwendbar, wo die Abmessung des Zwischenstücks 14 nahezu gleich oder etwas größer als die geringste Breite des Plättchens 40 ist, und bei einem solchen Verfahren wird das Plättchen 40 in einer bestimmten Stellung auf der ünterlagenoberfläche angeordnet, indem man da· Plättchen an den Seiten aittele Träger 42a, 42b hält. In den Fig. 3, 4a und 4b sind für gleiche Teile gleiche Bezugsziffern wie in Fig. 1 verwendet. Dieses Verfahren hat den Vorteil, daß kein Problem des Zerbrechens des Plättchens beim Hantieren gemäß diesen Fig. 3, 4a und 4b auftritt, da das Zwischenstück vorher mit dem Halbleiterplättchen verbunden und das Halbleiterplättchen so verstärkt wird. Die Lehre nach der Erfindung bedeutet, daß dieses Verfahren vorteilhaft bei einem Halbleiterplättchen von großer Fläche, z. B. einem integrierten Schaltungsplättehen anwendbar ist, das leicht brechen könnte, wenn man kein Zwischenstück verwendete.Melting point of the material during the last joining process is used to choose as the lowest. In particular, the melting point of the soldering material that is attached to the inner surface of the lid is used, should suitably be lower than the melting point of the metal, from which the electrode of the semiconductor die is made. That in Pig. The procedure shown in Figure 3 is for execution the surface connection of the semiconductor wafer with the substrate advantageous. This means that this method can be used favorably when the spacer is slightly smaller than the is the smallest width of the semiconductor die. The intermediate piece 7a is in a hole of a yakuum clamping device 30 is arranged, and the side surfaces of the plate are held by the jig. Then will the electrodes 6a and 6b of the plate 5a ait the corresponding conductive surface areas 8a and 8b on the base 4 connected according to the known method · Des in flg. 4a and 4b is expediently usable where the Dimension of the intermediate piece 14 is almost the same or slightly larger than the smallest width of the plate 40, and In such a method, the wafer 40 is in a arranged in a certain position on the surface of the underlay, by cutting the plates on the sides Supports 42a, 42b. In FIGS. 3, 4a and 4b, the same reference numerals as in FIG. 1 are used for the same parts. This method has the advantage that there is no problem of breaking the plate when handling according to these Fig. 3, 4a and 4b occurs because the intermediate piece is previously connected to the semiconductor die and the semiconductor die so is amplified. The teaching of the invention means that this method is advantageous for a semiconductor wafer of large area, e.g. B. an integrated circuit board is applicable that could easily break if one no spacer used.

009813/1213009813/1213

Gemäß einem anderen Ausführungsbeispiel nach, der Erfindung, das in Fig. 5a dargestellt^ ist (wobei wiederum gleiche Teile wie in Fig. 1 gleiche Bezugszeichen tragen), ist ein Wärmeableitkörper 51 im Kasten getrennt vom Deckel 3 vorgesehen und dazu so klein, daß er sich im Kasten unterbringen läßt, wo er sich im wesentlichen parallel zum Deckel 3 erstreckt. Dabei beginnt der Wärmefluß vom Zwischenstück aus, geht leiciit zu diesem Wärmeableitkörper über und wird von der gesamten Oberfläche des Wärmeableitkörpers auf den Deckel übertragen, so daß die Wärmeableitfunktion weiter verstärkt ist, da die Fläche des Deckels groß ist. Um die Wärmeableitfunktion weiter zu fördern, bringt man zwischen dem Deckel und dem Wärmeableitkörper etwas elastisches Material 52 mit einer größeren Wärmeleitfähigkeit als der von Luft (ζ. Β. Silicongummi, Schaumharz oder ein durch Mischen von Pulver eines Materials mit guter Wärmeleitfähigkeit, wie Metall, Berylliumoxyd oder Aluminiumoxydkeramik mit Silicongummi oder Schaumharz hergestelltes Material) an. Die Wärmeableitfunktion kann auch dadurch erleichtert werden, daß man ein flüssiges Füllmaterial, wie Siliconöl in den Kasten einbringt. In Fig. 5b (in der gleiche Bezugszeichen gleiche Teile wie in Fig. 5a bezeichnen) bedeutet die Bezugsüiffer 53 einen stoßdämpfenden Teil, der am Umfang des Wärmeleitkörpers 3 ausgebildet ist. Die Wärmebelastung, die durch die Differenz der Wärmeausdehnungskoeffizienten hervorgerufen wird, wird durch den stoßdämpfenden Teil 53 aufgenommen, und außerdem kann auch ein elastisches Material 52 diese Belastung abfangen.According to another embodiment according to the invention, which is shown in Fig. 5a ^ (again the same Parts as in Fig. 1 bear the same reference numerals), a heat dissipation body 51 is provided in the box separately from the cover 3 and so small that it can be accommodated in the box, where it is essentially parallel to the cover 3 extends. The heat flow begins from the intermediate piece, goes easily over to this heat dissipation body and is from the Transfer the entire surface of the heat sink to the cover, so that the heat dissipation function is further enhanced is because the area of the lid is large. To the heat dissipation function To promote further, you bring some elastic material 52 with a between the cover and the heat sink greater thermal conductivity than that of air (ζ. Β. silicone rubber, Foam resin or one made by mixing powder of a material with good thermal conductivity, such as metal, beryllium oxide or alumina ceramic material made with silicone rubber or foam resin). The heat dissipation function can also be facilitated by adding a liquid filler such as silicone oil to the box. In Fig. 5b (in which the same reference numerals denote the same parts as in Fig. 5a), the reference numeral 53 denotes a shock-absorbing part which is formed on the circumference of the heat-conducting body 3. The heat load caused by the difference the coefficient of thermal expansion caused is absorbed by the shock absorbing part 53, and also an elastic material 52 can also absorb this load.

Ein weiteres Ausführungsbeiapiel bezieht sich auf einen verbesserten Aufbau, bei dem ein Wärmeableitmaterial mit der Funktion der Wärmebelastungsaufnahme als Zwischenstück 60 verwendet wird, wie Fig. 6a zeigt, und beispielsweise ist einAnother embodiment relates to a improved structure in which a heat dissipation material with the function of absorbing heat load as an intermediate piece 60 is used, as shown in Fig. 6a, and for example, a

G0981 3/1213G0981 3/1213

scheiben- oder kugelförmiges Zwischenstück aus Metall, wie Schwammetall, Weichmetall oder aus dem genannten elastische Material hierfür zu empfehlen. Veiter kann man auch ein Zwischenstück verwenden, das aus einem mehrfach abgebogenen elastischen Körper 62 besteht, wie in Pig. 6b gezeigt ist. Nach, einem solchen Verfahren kann die Wärmebelaetung in verschiedenen Richtungen aufgefangen werden. In der Fig. 6a bedeuten die Bezugsziffern 61a und 61b metallisierte Schichten, die auf der Oberfläche des Zwiechenetückmaterials ausgebildet sind und die Verbindungen des Zwischenstücks mit dem Wärmeableitkörper 3 und dem Halbleiterplättchen 5a erleichtern. Eine der Verbindungen des Zwischenstücks mit dem Wärmeableitkörper oder dem Halbleiterplättchen kann auch durch Druckkontakt hergestellt werden. Dabei ist es zweckmäßig, zwischen den Berührungszonen ein weiches Klebeeaterial, wie z.B. Pb, In oder ein flüssiges Material, wie Siliconeöl anzubringen, um den Wärmewiderstand an der Berührungezone zu verringern. Weiter läßt sich die Verbindung auch durch teilweises Schmelzen oder andere Wärmebehandlung eines Teils des Zwischenstücks, und zwar des den Wärmeableitkörper berührenden Teils herstellen, indem man Wärme einwirken läßt, um einen Eontakt zwischen dem Deckel und dem Kaetenrahmen herzustellen. Aufmerksamkeit muß hierbei auf die Tatsache gelenkt werden, daß es notwendig ist, die Deformation auf ein solches Ausmaß zu beschränken, daß das Zwischenstück im wesentlichen den Zustand und die form von vorher beibehält, ohne daß ein größerer Teil oder das ganz« ZwIechenetückmattrial schmilzt.disc-shaped or spherical intermediate piece made of metal, such as sponge metal, soft metal or the elastic material mentioned are recommended for this. Veiter can also be a Use an intermediate piece consisting of an elastic body 62 bent several times, as in Pig. 6b shown is. After such a procedure, the thermal loading be caught in different directions. In Fig. 6a, the reference numerals 61a and 61b denote metallized Layers that are on the surface of the interleaf material are formed and the connections of the intermediate piece with the heat sink 3 and the semiconductor die 5a facilitate. One of the connections between the intermediate piece and the heat sink or the semiconductor die can also be made by pressure contact. It is advisable to use a soft adhesive material between the contact zones, such as Pb, In or a liquid material such as silicone oil to apply heat resistance to the touch area to reduce. Furthermore, the connection can also be achieved by partial melting or other heat treatment of a part of the intermediate piece, namely the one in contact with the heat sink Manufactured in part by letting heat act to establish contact between the lid and the frame to manufacture. Attention must be drawn to the fact that it is necessary to reduce the deformation to a to such an extent that the intermediate piece substantially maintains the state and form from before without a major part or the whole of the intermediate material melts.

Noch ein weiteres Aueführungebeispiel der Erfindung bedeutet eine zusätzliche Verbesserung, wonach das Halbleiterplättchen und seine Verbindungezone nicht zerbrechen, atlbst wenn der Wärmeausdehnungskoeffizient des Zwischenstücke ver-Yet another embodiment of the invention is an additional improvement that the semiconductor die is provided and do not break its connection zone, even if the coefficient of thermal expansion of the spacer

009813/1213009813/1213

hältnismäßig groß ist. In Pig. 7a hat das Halbleiterplättchen 5a Elektroden 70a und 70b, die von der Oberfläche des Halbleiter plättchens parallel zu dieser und über ihren Umfang herausragen. Jede Elektrode umfaßt einen Zweischichtaufbau aus z. B. Pt-Au und ist eine strahlenförmige Zuführung mit Abmessungen von etwa 50 /U Breite, 10 bis 20 /U Sicke und 200 /U lange. Das Verfahren zur Herstellung einer Strahlenzuftthrungs-Halbleitervorrichtung ist in Fachkreisen an sich bekannt. Bas Zwischenstück 7a wird mit der Rückseite des Halbleiterplättchens 5a verbunden. Fig. 7b gibt eine Barstellung des Hauptteils einer unter '^rwendung des Halbleiterplättchens 5a hergestellten Halbleitervorrichtung, wo die strahlenförmige Elektrode 70a mit einer Verdrahtung öa an einer weit genug außerhalb der Elektrodenverbindungszone des Halbleiterplättchens 5a (Umfang des Halbleiterplättchens 5a) befindlichen Stelle verbunden ist. Bas Zwischenstück 7a ist mit dem Wärmeableitkörper 3 durch den Lötwerkstoff 12 la Kasten verbunden. Bie Wärmebelastung, insbesondere des Zwischenstücks 7a, wird beim Zusammenbau oder im Betrieb durch die Zuführungen 70a und 70b aufgenommen.is proportionately large. In Pig. 7a has the semiconductor die 5a Electrodes 70a and 70b, from the surface of the semiconductor wafer parallel to this and over its circumference stick out. Each electrode comprises a two-layer structure from z. B. Pt-Au and is a radial feed with dimensions of about 50 / U width, 10 to 20 / U bead and 200 / rev long. The process of making a Beam-fed semiconductor device is in the art known per se. The intermediate piece 7a is connected to the rear side of the semiconductor chip 5a. Fig. 7b gives a Representation of the main part of a semiconductor device manufactured using the semiconductor die 5a, where the radial electrode 70a with a wiring öa at a far enough outside the electrode connection zone of the semiconductor chip 5a (periphery of the semiconductor chip 5a) is connected. Bas intermediate piece 7a is connected to the heat sink 3 through the soldering material 12 la box. Bie thermal load, especially the Intermediate piece 7a is received during assembly or in operation by the feeds 70a and 70b.

Fig. 8 zeigt ein Ausführungsbeispiel, bei dem ein keramischer Werkstoff als Wärmeableitkörper 80 verwendet ist, um seinen Wärmeausdehnungskoeffizienten in Obereinstimmung mit dem Wärmeausdehnungskoeffizienten eines keramischen Rahmens zu bringen. Was das keramische Material betrifft, so ist hier tin Werkstoff alt guter Wärmeleitfähigkeit, wie Berylliumoxyd erwünscht. Metallisierte Schichten 81 und 82 sind auf der Oberfläche des keramischen Wärmeableitkörpers ausgebildet, üb ein Löten bei diesem Aufbau möglich zu machen. Eine metallisierte Schicht 83 ist auch auf der oberen Fläche des Rahmens 2 angebracht.Fig. 8 shows an embodiment in which a ceramic material is used as a heat sink 80 to its coefficient of thermal expansion in accordance with to bring the coefficient of thermal expansion of a ceramic frame. As for the ceramic material, here is tin material with good thermal conductivity, such as beryllium oxide. Metallized layers 81 and 82 are on top Surface of the ceramic heat sink formed to make soldering possible in this structure. One metallized layer 83 is also applied to the upper surface of the frame 2.

009813/1213009813/1213

194-589?194-589?

Bei eise» anderen Verfahren zur elektrischen Isolierung zwischen dem Halbleiterplättchen und dem Deckel wird zweckmäßig eine Isolierschicht, wie z. B. SiO2 oder Si,N4 auf der Rückoberflache des Halbleiterplättchens angebracht, und dabei kann eine metallisierte Schicht auf dieser Schicht erzeugt werden, um die Befestigung des Zwischenstücks zu erleichtern. Es ist vorteilhaft, die ganze Oberfläche des Halbleiterplättchens mit einer Isolierschicht abzudecken, um einen stabilen Betrieb der Schaltkreiselemente im Plättchen zu sichern.In the case of other methods of electrical insulation between the semiconductor die and the cover, an insulating layer, such as, for. B. SiO 2 or Si, N 4 attached to the rear surface of the semiconductor wafer, and a metallized layer can be produced on this layer in order to facilitate the attachment of the intermediate piece. It is advantageous to cover the entire surface of the semiconductor die with an insulating layer in order to ensure stable operation of the circuit elements in the die.

Um eine Halbleitervorrichtung für ultrahohe Frequenz vorzusehen, kann man eine Streifentypübtrtragungslinie aufbauen, die den leitenden Flächenteil auf der Unterlage und den Deckel oder den Wärmeableitkörper umfaßt, indem man den Erdanschluß im Halbleiterplättchen mit dem Deckel oder dem Wärmeableitkörper verbindet.To provide an ultra-high frequency semiconductor device, one can build a strip type transfer line, which comprises the conductive surface part on the base and the cover or the heat sink by the Ground connection in the semiconductor die connects to the cover or the heat sink.

009813/1213009813/1213

Claims (8)

PatentansprücheClaims 1J Halbleitervorrichtung, gekennzeichnet durch1J semiconductor device characterized by a) eine Unterlage (4) mit einer isolierenden Hauptoberfläche und einer auf dieser angebrachten Mehrzahl von leitenden Flächenteilen (8a bis 8d);a) a base (4) with an insulating main surface and a plurality attached to it of conductive surface parts (8a to 8d); b) ein Halbleiterplättchen (z. B. 5a) mit einer ersten und einer zweiten Hauptoberfläche und einer auf der ersten, der Hauptoberfläche der Unterlage zugewandten Haupt oberfläche angegrauten Hehrzahl von mit den zugehörigen leitenden Flächenteilen verbundenen Elektroden (z. B. 6a, 6b);b) a semiconductor die (z. B. 5a) with a first and a second major surface and one on top of the first, the main surface of the pad facing the main surface greyed out Hehr number of with the electrodes connected to associated conductive surface parts (e.g. 6a, 6b); c) eine Platte (z. B. 3) mit einer gegenüber der zweiten Hauptoberfläche größeren und dieser zugewandten Hauptoberfläche in einem bestimmten Abstand vom Halbleiterplättchen ;c) a plate (z. B. 3) with a larger compared to the second main surface and facing this main surface at a certain distance from the semiconductor wafer; d) ein an der zweiten Hauptoberfläche des Halbleiterplättchens befestigtes, zwischen diesem und der Platte angeordnetes Zwischenstück (z. B. 7a) mit einer größeren Wärmeleitfähigkeit als Luitf undd) a attached to the second major surface of the semiconductor die, between the latter and the plate arranged intermediate piece (z. B. 7a) with a greater thermal conductivity than Luitf and e) eine zwischen dem Zwischenstück und der Hauptoberfläche der Platte angebrachte Schicht (12) aus lötwerkstoff.e) a layer (12) applied between the intermediate piece and the main surface of the plate brazing material. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Unterlage (4) am Bodenteil (1) eines Kastens (1, 2) mit einer durch die Platte (3) verschlossenen Öffnung angeordnet ist.2. Semiconductor device according to claim 1, characterized in that the base (4) on the bottom part (1) of a Box (1, 2) is arranged with an opening closed by the plate (3). 0 0 9 8 13/12130 0 9 8 13/1213 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die am Halbleiterplättchen (5a) angebrachten Elektroden (70a, 70b) über dessen Umfang parallel zu seiner ersten Hauptoberfläche hinausragen und an ihrem freien Ende mit den leitenden Flächenteilen (8a, ob) auf der Unterlage (4) verbunden sind.3. Semiconductor device according to claim 1, characterized in that the attached to the semiconductor wafer (5a) Electrodes (70a, 70b) protrude beyond its circumference parallel to its first main surface and on its free one End with the conductive surface parts (8a, whether) on the Base (4) are connected. 4. Halbleitervorrichtung nach Anspruch !,dadurch gekennzeichnet, daß das Zwischenstück (z. B. 7a) kugelförmig und aus Metall ist.4. Semiconductor device according to claim!, Characterized in that that the intermediate piece (z. B. 7a) is spherical and made of metal. 5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Zwischenstück (z. B. 60) aus Isolierstoff ist. 5. Semiconductor device according to claim 1, characterized in that the intermediate piece (z. B. 60) is made of insulating material. 6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Zwischenstück (z. B. 62) elastisch ist.6. Semiconductor device according to claim 1, characterized in that the intermediate piece (z. B. 62) is elastic. 7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder folgenden, dadurch gekennzeichnet, daß man7. A method for producing a semiconductor device according to claim 1 or the following, characterized in that one a) eine Unterlage mit einer isolierenden Hauptoberfläche und einer auf dieser angebrachten Mehrzahl von getrennten leitenden Flächenteilen schafft;a) a pad with a major insulating surface and providing a plurality of separate conductive surface portions mounted thereon; b) auf die isolierende Hauptoberfläche eine erste Hauptoberfläche eines Halblelterplättchens mit einer ersten und einer zweiten Hauptoberfläche und einer auf der ersten angebrachten Mehrzahl von Elektroden auflegt und dadurch die leitenden Flächenteile mit den zugehörigen Elektroden verbindetjb) on the insulating main surface, a first main surface of a half-parent plate with a first and a second major surface and a plurality of electrodes mounted on the first and thereby connects the conductive surface parts to the associated electrodes c) an der zweiten Hauptoberfläche des Halbleiterplättchens ein Zwischenstück mit einer größeren Wärmeleitfähigkeit als luft befestigt!c) on the second major surface of the semiconductor die an intermediate piece with a higher thermal conductivity than air attached! 009813/1213009813/1213 d) eine Platte auf einer gegenüber der zweiten Hauptoberfläche größeren Hauptoberfläche mit einer Schicht aus JDötwerkstoff versieht?d) a plate on a major surface opposite to the second the larger main surface is provided with a layer of soldering material? e) die Schicht aus Lötwerkstoff zum Schmelzen bringt; unde) melting the layer of soldering material; and f) die Platte unter Herstellung eines Eontakts zwischen dem Zwischenstück und der geschmolzenen Schicht aus Lötwerkstoff über der Unterlage anordnet.f) the plate making contact between the spacer and the molten layer of solder over the base. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß man die Unterlage im voraus am Bodenteil eines Kastens mit einer öffnung befestigt und die öffnung mittels der Platte abdichtet, wenn der Lötwerkstoff und das Zwischenstück in Kontakt kommen·8. The method according to claim 7, characterized in that the pad in advance on the bottom part of a box with a Opening attached and the opening by means of the plate seals when the soldering material and the spacer come into contact 0 0 9 8 13/12130 0 9 8 13/1213 LeerseiteBlank page
DE19691945899 1968-09-11 1969-09-10 Semiconductor device and method for manufacturing the same Withdrawn DE1945899B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43064967A JPS51292B1 (en) 1968-09-11 1968-09-11

Publications (2)

Publication Number Publication Date
DE1945899A1 true DE1945899A1 (en) 1970-03-26
DE1945899B2 DE1945899B2 (en) 1972-04-20

Family

ID=13273309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691945899 Withdrawn DE1945899B2 (en) 1968-09-11 1969-09-10 Semiconductor device and method for manufacturing the same

Country Status (4)

Country Link
JP (1) JPS51292B1 (en)
DE (1) DE1945899B2 (en)
FR (1) FR2017780A1 (en)
GB (1) GB1276682A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0205746A2 (en) * 1985-06-15 1986-12-30 Asea Brown Boveri Aktiengesellschaft Semiconductor power module comprising a ceramic substrate
US10403594B2 (en) * 2018-01-22 2019-09-03 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9218233D0 (en) * 1992-08-27 1992-10-14 Dsk Technology International L Cooling of electronics equipment
US20080128895A1 (en) * 2006-12-05 2008-06-05 Oman Todd P Wafer applied thermal-mechanical interface
CN108995505B (en) * 2015-03-20 2022-04-12 翰昂汽车零部件有限公司 Electric compressor converter cooling device and converter assembly provided with same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0205746A2 (en) * 1985-06-15 1986-12-30 Asea Brown Boveri Aktiengesellschaft Semiconductor power module comprising a ceramic substrate
EP0205746A3 (en) * 1985-06-15 1987-07-22 Brown, Boveri & Cie Aktiengesellschaft Semiconductor power module comprising a ceramic substrate
US10403594B2 (en) * 2018-01-22 2019-09-03 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same

Also Published As

Publication number Publication date
JPS51292B1 (en) 1976-01-07
GB1276682A (en) 1972-06-07
FR2017780A1 (en) 1970-05-22
DE1945899B2 (en) 1972-04-20

Similar Documents

Publication Publication Date Title
DE2554965C2 (en)
DE10066446B4 (en) Method for producing an electronic component with two emission components
DE69531126T2 (en) Carrier element for cooling device and electronic housing with such an element
DE3814469C2 (en)
DE1640457C2 (en)
DE10033977B4 (en) Interconnect structure for using semiconductor chips on substrates
DE4021871C2 (en) Highly integrated electronic component
DE3616494A1 (en) INTEGRATED CIRCUIT BOX AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT BOX
DE3835767C2 (en)
DE19709295A1 (en) Semiconductor assembly
DE102008033465A1 (en) Semiconductor module with a housing
DE2815776A1 (en) SEMICONDUCTOR COMPONENT WITH AN ELECTRICALLY AND THERMALLY CONDUCTIVE SUPPORT PLATE
DE1951583A1 (en) Semiconductor devices with an elongated body made of malleable material
DE3824008A1 (en) ELECTRONIC CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF
DE2806099A1 (en) SEMICONDUCTOR ASSEMBLY
DE2248303A1 (en) SEMICONDUCTOR COMPONENT
DE4031733A1 (en) MULTIPLE LAYER HYBRID WITH POWER COMPONENTS
DE3829117A1 (en) Metal core printed circuit board
DE1945899A1 (en) Semiconductor device and method for making the same
EP1049362B1 (en) Circuit substrate with heat conducting portion
DE1564107A1 (en) Encapsulated semiconductor device
DE19821916C2 (en) Semiconductor device with a BGA substrate
DE3440109A1 (en) METHOD FOR PRODUCING DEFORMABLE MULTIPLE CONNECTIONS FOR THE ELECTRICAL CONNECTION OF MICROELECTRONIC COMPONENTS AND MULTIPLE CONNECTIONS PRODUCED BY THIS METHOD
DE3040867A1 (en) SEMICONDUCTOR ADDITION AND METHOD FOR THEIR PRODUCTION
DE102013219356A1 (en) SEMICONDUCTOR ASSEMBLY AND METHOD FOR THE PRODUCTION THEREOF

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee