DE10231651B4

DE10231651B4 - Verfahren zum Steuern mehrerer Interruptquellen und zur Durchführung des Verfahrens eingerichtete Schaltungsanordnung

Info

Publication number: DE10231651B4
Application number: DE2002131651
Authority: DE
Inventors: Gunther Fenzl; Stefan Eder
Original assignee: Infineon Technologies AG
Current assignee: Intel Corp
Priority date: 2002-07-12
Filing date: 2002-07-12
Publication date: 2004-07-08
Anticipated expiration: 2022-07-13
Also published as: DE10231651A1

Abstract

Verfahren zum Betreiben einer Schaltungsanordnung (14) mit wenigstens zwei Interruptquellen (1, 2), die nach Beaufschlagen mit jeweils einem zugeordneten Startsignal (3, 4) gemäß dem gleichen zeitlichen Muster Interrupts (5, 6) erzeugen, dadurch gekennzeichnet, dass die Startsignale (3, 4) mit einem definierten Zeitversatz zueinander die Interruptquellen (1, 2) beaufschlagen, und die Interruptquellen (1, 2) derart mit jeweils einem zugeordneten Startsignal (3, 4) unter Berücksichtigung der jeweiligen Zeitverzögerung, die nach dem Beaufschlagen mit dem Startsignal (3, 4) bis zur Erzeugung eines Interrupts (5, 6) vergeht, beaufschlagt werden, dass die Interruptquellen (1, 2) die Interrupts (5, 6) mit einem definierten Zeitversatz zueinander erzeugen.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Betreiben einer Schaltungsanordnung mit wenigstens zwei Interruptquellen, die nach Beaufschlagen mit einem jeweils zugeordneten Startsignal nach dem gleichen zeitlichen Muster Interrupts erzeugen bzw. eine Schaltungsanordnung mit wenigstens zwei derartiger Interruptquellen.

Mit dem Begriff Interruptquellen werden all die Komponenten in einer Schaltungsanordnung bezeichnet, die Interrupts bzw. Interruptsignale erzeugen, um eine Datenverarbeitungseinrichtung bzw. einen Prozessor über ein bestimmtes Ereignis zu informieren. In aller Regel lösen Interrupts die Ausführung spezieller Interruptroutinen aus, die bei Eintreten des durch den Interrupt angezeigten Ereignisses abgearbeitet werden sollen. In den meisten Fällen ist der Zeitpunkt, zu dem ein Interrupt erzeugt wird, von dem Prozessor nicht vorhersehbar. Die Verarbeitung von Interrupts verzögert notwendigerweise den Betrieb eines Prozessors und beansprucht dessen Systemressourcen, da zunächst der Betrieb des Prozessors ordnungsgemäß unterbrochen und beispielsweise Register gesichert werden müssen und anschließend entsprechend auf den Interrupt reagiert werden muss. Dazu ist häufig die Feststellung nötig, um was für einen Interrupt es sich handelt, um die geeignete Interruptroutine ausführen zu können. In aller Regel wird eine Datenverarbeitungseinrichtung in ihrer Leistungsfähigkeit umso stärker behindert, je mehr Interrupts auftreten können und abgearbeitet werden müssen.

Durch die US 5,708,817 A ist ein Datenverarbeitungssystem bekann, in dem eine Datenverarbeitungseinheit über eine Schnittstelle in Verbindung mit einem Datenübertragungsnetzwerk steht. In Abhängigkeit des Datenverkehrs auf dem Daten übertragungsnetzwerk erzeugt die Schnittstelle Interrupts, nach deren Erzeugung die Schnittstelle weitere Berechnungen durchführen muss. Um während dieser Berechnungen den Prozessor der Datenverarbeitungseinheit nicht unnötig zu belegen, werden die eingehenden Interrupts um eine bestimmte Zeitdauer verzögert, so dass die Prozessorleistung erst zu einem Zeitpunkt abgerufen wird, zu dem die Berechnungen bereits durchgeführt sind. Nachteiligerweise erfordert das Verzögern der Interrupts einen zusätzlichen Schaltungsaufwand.

Weiterhin ist durch die US 6,219,727 B1 und die US 3,789,365 eine Datenverarbeitungseinrichtung bekannt, in der Interrupts von verschiedenen Hardwarecontrollern vor einer Weiterleitung erst gesammelt und anschließend gebündelt weitergeleitet werden. Auf diese Weise lässt sich der Gesamtverarbeitungsaufwand verringern, da die Interrupts nacheinander abgearbeitet werden können. Nachteiligerweise wird auch bei diesem System ein erhöhter Schaltungsaufwand benätigt, um die Interrupts zu bündeln.

Ferner ist durch die US 5,768,599 A eine Datenverarbeitungseinrichtung bekannt, in der mittels einer Maskierungstabelle Interrupts verzögert, gewichtet und verknüpft werden können, um den Prozessor zu entlasten. Auch hier ist nachteiligerweise zusätzlicher Schaltungsaufwand zum entsprechenden Verarbeiten der Interrupts erforderlich.

Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, ein Verfahren zum Betreiben einer Schaltungsanordnung mit wenigstens zwei Interruptquellen bzw. eine Schaltungsanordnung zur Durchführung des Verfahrens zu schaffen, mit denen auf die Interrupts mit möglichst geringem Aufwand reagiert werden kann.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Schaltungsanordnung mit den Merkmalen des Anspruchs 10 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.

Erfindungsgemäß ist vorgesehen, dass die wenigstens zwei Interruptquellen mit jeweils einem zugeordneten Startsignal gestartet werden, worauf sie Interrupts erzeugen, wobei die Startsignale die Interruptquellen mit einem definierten Zeitversatz zueinander beaufschlagen. Auf diese Weise kann durch das zeitversetzte Beaufschlagen mit einem Startsignal erreicht werden, dass die Interruptquellen die Interrupts derart erzeugen, dass diese einen definierten Zeitversatz zueinander aufweisen. Auf diese Weise muss nur noch ein Interrupt überwacht werden, da der andere bzw. die übrigen Interrupts in einem bekannten zeitlichen Verhältnis zu dem überwachten Interrupt auftritt bzw. auftreten.

Dabei werden die Startsignale unter Berücksichtigung der jeweiligen Zeitverzögerung erzeugt, die nach dem Beaufschlagen mit dem Startsignal bis zur Erzeugung eines Interrupts vergeht, wobei die Interruptquellen derart mit den Startsignalen beaufschlagt werden, dass die Interruptquellen die Interrupts mit einem definierten Zeitversatz zueinander erzeugen.

Auf diese Weise kann mit einem sehr geringen Aufwand eine einfachere Verarbeitung der Interrupts erreicht werden, da nicht die Interrupts selbst verzögert werden müssen, sondern die Interruptquellen von vornherein so gestartet werden, dass sie die Interrupts zu den gewünschten Zeitpunkten erzeugen, wobei diese Zeitpunkte so gelegt werden können, dass die Interrupts sich mit verringertem Aufwand verarbeiten lassen.

Voraussetzung für die Anwendung der vorliegenden Erfindung ist es dabei jedoch, dass die wenigstens zwei Interruptquellen die Interrupts gemäß dem gleichen zeitlichen Muster erzeugen, so dass die zeitlichen Abstände zwischen den von ei ner Interruptquelle erzeugten Interrupts den zeitlichen Abständen zwischen den von der wenigstens einen weiteren Interruptquelle erzeugten Interrupts entsprechen. Ein solcher Fall tritt beispielsweise in der Signalverarbeitung auf, wenn mehrere Kanäle vorhanden sind, in denen mit der gleichen Bearbeitungsfrequenz Daten verarbeitet werden. Beispielsweise kann dies beim Digitalisieren eines analogen Stereomusiksignals oder umgekehrt beim analogen Ausgeben eines digitalen Stereosignals der Fall sein. Entsprechendes gilt selbstverständlich auch für die Verarbeitung von mehr als zwei Kanälen.

Ein weiterer Anwendungsfall kann die analoge Ein- und Ausgabe von Signalen mit der jeweils gleichen Frequenz sein. In diesem Fall ist zum Ausgeben ein Digital-Analog-Wandler und zum Einlesen ein Analog-Digital-Wandler erforderlich, wobei diese Komponenten in aller Regel jeweils einen Interrupt erzeugen, sobald der Analog-Digital-Wandler die Digitalisierung beendet hat bzw. der Digital-Analog-Wandler den Digitalwert als Analogwert herausgegeben hat. Auch in diesem Fall erzeugen diese zwei Komponenten Interrupts nach dem gleichen zeitlichen Muster, nämlich im Takt der Frequenz, mit der die Signale ausgegeben bzw. eingelesen werden.

In aller Regel sind die zeitlichen Abstände zwischen den Interrupts gleichbleibend, wobei die Erfindung jedoch auch bei unregelmäßigen zeitlichen Abständen der Interrupts einer Interruptquelle anwendbar ist, solange die zeitlichen Muster der Interrupts verschiedener Interruptquellen gleich sind.

Für die Anwendung der Erfindung ist es weiterhin nicht erforderlich, dass die Interruptquellen die Interrupts freilaufend erzeugen, d.h. ohne dass nach der Erzeugung eines Interrupts ein bestimmtes Signal aufgeschaltet werden müsste, damit die Interruptquelle einen weiteren Interrupt erzeugt. Falls nach dem Auftreten eines Interrupts eine bestimmte Stelleinwirkung auf die Interruptquelle erforderlich wäre, damit diese einen weiteren Interrupt erzeugt, beeinträchtigt dies nicht die Anwendbarkeit der vorliegenden Erfindung, solange die erforderlichen Stelleinwirkungen ausgeführt werden und dafür Sorge getragen ist, dass die Interruptquellen die Interrupts nach dem gleichen zeitlichen Muster erzeugen.

Vorteilhafterweise wird der zeitliche Versatz zwischen den Startsignalen derart erzeugt, dass ein Startsignal eine Interruptquelle direkt beaufschlagt und mit wenigstens einem geeigneten Zeitverzögerungsglied zur Erzeugung des wenigstens einen weiteren Startsignals verzögert wird. Der Ausgang des Zeitverzögerungsglieds erzeugt in diesem Fall wenigstens ein weiteres Startsignal zur Ansteuerung wenigstens einer weiteren Interruptquelle.

Ein derartiges Zeitverzögerungsglied kann beispielsweise ein programmierbarerer digitaler Verzögerungszähler sein, der mit einem Taktsignal beaufschlagt ist. Somit kann digital und mit einer hohen Wiederholgenauigkeit die genaue Zeitverzögerung eingestellt werden, um die das Zeitverzögerungsglied ein bestimmtes Startsignal zur Erzeugung eines anderen Startsignals verzögert. Ein digitales Zeitverzögerungsglied, das mit einem Taktsignal beaufschlagt ist, bietet sich insbesondere in den Fällen an, in denen die Interruptquellen synchrone Schaltelemente sind, die gemäß einem angelegten Taktsignal arbeiten. Wenn beide Interruptquellen von dem gleichen Taktsignal beaufschlagt werden, ist ausgeschlossen, dass sich der Zeitversatz zwischen den von den beiden Interruptquellen erzeugten Interrupts verändert.

Weiterhin ist in einem solchen Fall bei synchroner Betriebsweise der Interruptquellen sowie des Zeitverzögerungsglieds sichergestellt, dass sich bei dem Zeitverzögerungsglied der benötigte Zeitversatz genau einstellen lässt, der erforderlich ist, damit die beiden Interrupts zueinander synchron und insbesondere gleichzeitig arbeiten. Eine synchrone Betriebsweise der Interruptquellen bzw. des Zeitverzögerungsglieds bedeutet im vorliegenden Fall, dass deren interner Betrieb durch das anliegende Taktsignal getaktet wird.

Um einen definierten Zeitversatz zwischen den Interrupts der verschiedenen Interruptquellen zu erzeugen, werden zunächst die Interruptquellen mit Startsignalen beaufschlagt, zwischen denen eine bestimmte Zeitverzögerung herrscht. Anschließend wird erfasst, mit welchem Zeitversatz zueinander die Interrupts der verschiedenen Interruptquellen erzeugt werden. Dazu kann insbesondere der von den Interruptquellen nach dem Starten jeweils als erstes erzeugte Interrupt verwendet werden, wobei auch spätere Interrupts verwendet werden können, solange es sich um vergleichbare Interrupts der verschiedenen Interruptquellen handelt. Die Zeitverzögerung zwischen dem Auftreten der Interrupts wird in Bezug gesetzt zu dem gewünschten Zeitversatz zwischen den Interrupts und davon abhängig der benötigte Zeitversatz zwischen den Startsignalen berechnet. Daraufhin werden die Interruptquellen ein zweites Mal gestartet, wobei dieses Mal der berechnete Zeitversatz zwischen den Startsignalen eingehalten wird, so dass sich der gewünschte Zeitversatz zwischen den Interrupts der Interruptquellen einstellt.

Der Zeitversatz zwischen den Startsignalen kann beispielsweise so gewählt werden, dass die Interruptquellen die Interrupts gleichzeitig erzeugen. Somit kann bei Auftreten eines Interrupts davon ausgegangen werden, dass der andere auch erzeugt worden ist. Entsprechendes gilt für den Fall, dass die Startsignale derart gegeneinander zeitversetzt werden, dass die Interrupts mit einem definierten Zeitversatz erzeugt werden, wobei insbesondere eine Prozessoreinheit davon ausgehen kann, dass eine bestimmte Zeit nach Auftreten eines Interrupts auch der andere erzeugt worden ist.

Vorteilhafterweise werden von den Interrupts, die gemäß dem erfindungsgemäßen Verfahren mit einem definierten zeitlichen Versatz erzeugt werden, nur einer von einem Prozessor überwacht. Für diesen kann auf diese Weise eine Verringerung der für die Bearbeitung von Interrupts erforderlichen Arbeitsbelastung erreicht werden.

Ein derartiges Verfahren eignet sich beispielsweise zum Einsatz in einem IP-Telefon zum Bereitstellen eines Telefoniedienstes über ein Datenübertragungsnetzwerk. Gleiches gilt für eine Vorrichtung zur Bereitstellung eines Fernkopierdienstes über ein Datenübertragungsnetzwerk.

Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
1 zeigt schematisch die Beschattung einer Schaltungsanordnung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zur Bereitstellung eines Fernsprechdienstes über ein Datenübertragungsnetzwerk, und
2 zeigt einen Teil des Innenaufbaus der in 1 dargestellten Schaltungsanordnung.
In 1 ist eine Schaltungsanordnung 14 zur Bereitstellung eines Fernsprechdienstes über ein Datenübertragungsnetzwerk 16 dargestellt. Ein derartiger Dienst wird auch als Voice over IP bezeichnet. Dazu weist die Schaltungsanordnung 14 eine Schnittstelle 15 zur Verbindung mit dem Datenübertragungsnetzwerk 16 auf, dessen zwei dargestellte Leitungen zum einen zu einem nicht dargestellten Personal Computer und zum anderen zu weiteren Abschnitten und Teilnehmern des Datenübertragungsnetzwerks führen. Die Schaltungsanordnung 14 ist zu diesem Zweck mit einem Kopfhörer 17, einem Telefonhörer 18, einem Lautsprecher 19 und einem Mikrofon 20 verbunden, um die für ein Telefon üblichen Leistungsmerkmale zur Verfügung stellen zu können. Die Schnittstelle 15 ist derart eingerichtet, dass für die Schaltungsanordnung 14 bestimmte Telefoniedatenpakete aus dem Datenübertragungsnetzwerk 16 eingelesen werden können und weiterhin für den Personal Computer bestimmte Datenpakete an diesen weitergeleitet werden können.
Die Schaltungsanordnung 14 weist weiterhin u.a. einen nicht dargestellten digitalen Signalprozessor auf, mit dem innerhalb der Schaltungsanordnung 14 die eingehenden Telefoniedatenpakete in Sprachsignale umgewandelt werden und umgekehrt. Weiterhin ist ein Prozessor zur Steuerung der gesamten Schaltungsanordnung 14 vorgesehen.
In 2 ist ein Teil der Innenbeschaltung der Schaltungsanordnung 14 dargestellt. Dabei ist ein Teil des analogen Frontends zu sehen, mit dem der digitale Signalprozessor Digitalsignale analog ausgibt bzw. Analogsignale nach Digitalisierung einliest. Dazu ist ein Analog-Digital-Wandler 1 (als erste Outerreputquelle) und ein Digital-Analog-Wandler (als zweite Outerreputquelle) 2 vorgesehen, wobei der Analog-Digital-Wandler vom Mikrofon 20 bzw. dem Mikrofon des Telefonhörers 18 oder einem Mikrofon des Kopfhörers 17 eingehende Sprachsignale digitalisiert. Umgekehrt werden die vom Digital-Analog-Wandler 2 ausgegebenen Analogwerte über den Lautsprecher 19, den Lautsprecher im Telefonhörer 18 und den Kopfhörer 17 ausgegeben. Der Analog-Digital-Wandler 1 und der Digital-Analog-Wandler 2 besitzen jeweils einen Startsignaleingang, wobei der Analog-Digital-Wandler 1 von dem Startsignal 3 und der Digital-Analog-Wandler 2 von dem Startsignal 4 beaufschlagt wird.
Sobald der Analog-Digital-Wandler 1 eine Wandlung durchgeführt hat, erzeugt dieser einen Interrupt 5. Gleichermaßen erzeugt der Digital-Analog-Wandler 2 einen Interrupt 6, sobald er einen geladenen Digitalwert in einen Analogwert umgewandelt hat. Der Analog-Digital-Wandler 1 und der Digital-Analog-Wandler 2 sind beide so eingerichtet, dass sie nach dem Starten mittels der Startsignale 3, 4 freilaufend anliegende Analogwerte digitalisierten bzw. eingegebene Digitalwerte in einen Analogwert umwandeln, wobei die nach dem Starten bis zum freilaufenden Betrieb vergehende Zeit schwanken kann.
Der Analog-Digital-Wandler 1 liefert die ermittelten Digitalwerte an ein Datenregister 9 und der Digital-Analog-Wandler 2 bezieht die Digitalwerte aus einem Datenregister 10. Die beiden Datenregister 9, 10 stehen mit dem digitalen Signalprozessor in Verbindung und erzeugen jeweils ein Rücksetzsignal 11 bzw. 12, das anzeigt, dass der digitale Signalprozessor bei dem jeweiligen Datenregister 9, 10 einen Digitalwert ausgelesen bzw., eingegeben hat. Diese Rücksetzsignale 11, 12 werden zusammen mit den Interrupts 5, 6 von einer Fehlererkennungseinrichtung 13 ausgewertet. Diese macht sich die Tatsache zu Nutze, dass im ordnungsgemäßen Betrieb nach Auftreten eines Interrupts 5 des Analog-Digital-Wandlers 1 der digitale Signalprozessor aus dem entsprechenden Datenregister 9 das Wandlungsergebnis ausliest, bevor die nächste Wandlung des Analog-Digital-Wandlers 1 abgeschlossen ist bzw. der nächste Interrupt 5 auftritt und dass nach Auftreten eines Interrupts 6 des Digital-Analog-Wandlers 2 der digitale Signalprozessor in das entsprechende Datenregister 10 einen neuen analog auszugebenden Digitalwert schreibt. Dies bedeutet, dass zwischen zwei aufeinanderfolgenden Interrupts 5 bzw. 6 einer Interruptquelle 1, 2 immer das entsprechende Rücksetzsignal 11 bzw. 12 auftreten muss. Ist dies nicht der Fall, wenn beispielsweise zwei Interrupts 5 des Analog-Digital-Wandlers 1 hintereinander auftreten, ohne dass das entsprechende Rücksetzsignal 11 auftritt, so bedeutet dies, dass ein gewandelter Wert nicht vom digitalen Signalprozessor aus dem entsprechenden Datenregister 9 ausgelesen worden ist und somit verloren gegangen ist. Im Fall des Digital-Analog-Wandlers 2 würde dies bedeuten, dass ein Wert im entsprechenden Datenregister 10 zweimal hintereinander analog ausgegeben worden ist.
Die Fehlerüberwachungseinrichtung 13 überwacht entsprechenderweise die beiden Interrupts 5, 6 bzw. Rücksetzsignale 11, 12 und zeigt das Auftreten eines Fehlers an.
Zusätzlich ist ein programmierbares Verzögerungsglied (bzw. Verzögerungszähler oder Zeitverzögerungsglied) 7 vorgesehen, das von einem Taktsignal 8 beaufschlagt wird und das Startsignal 4 des Digital-Analog-Wandlers 2 um einen bestimmten programmierbaren Zeitversatz verzögert und das verzögertes Startsignal 4 des Digital-Analog-Wandlers 2 als Startsignal 3 des Analog-Digital-Wandlers 1 ausgibt. Das Verzögerungsglied 7 ist so eingerichtet, dass es mit einem Wert geladen werden kann, der den Perioden des Taktsignals 8 ent spricht, die dem Zeitversatz zwischen Startsignal 4 und Startsignal 3 entsprechen.
Die Schaltungsanordnung 14 ist so eingerichtet, dass bei der Inbetriebnahme zuerst das Verzögerungsglied mit einer bestimmten definierten Zeitverzögerung geladen wird, die auch Null betragen kann. Anschließend wird das Startsignal 4 erzeugt, wodurch der Digital-Analog-Wandler 2 und nach der am Zeitverzögerungsglied eingestellten Zeitverzögerung der Analog-Digital-Wandler 1 gestartet werden. In dieser Phase werden beide Interrupts 5, 6 überwacht und der Zeitpunkt des jeweiligen Auftretens erfasst. Anhand der Zeitdifferenz, mit der die beiden Interrupts 5, 6 auftreten und der in dieser Phase beim Zeitverzögerungsglied 7 eingestellten Zeitverzögerung wird in der Schaltungsanordnung 14 eine Startdifferenz berechnet, die die Differenz zwischen den Zeiten bezeichnet, die der Analog-Digital-Wandler 1 bzw. der Digital-Analog-Wandler 2 benötigt, bis nach dem Eintreffen des entsprechenden Startsignals 3 bzw. 4 der erste entsprechende Interrupt 5 bzw. 6 erzeugt wird.
Nach dieser Einmessphase wird das Zeitverzögerungsglied 7 mit einem Wert für die Zeitverzögerung programmiert, der in Abhängigkeit der zuvor ermittelten Startdifferenz so bemessen ist, dass nach dem nächsten Startimpuls 4 mit daraus erzeugtem verzögertem Startimpuls 3 die beiden Interrupts 5 bzw. 6 mit einem gewünschten Sollzeitversatz auftreten. Dieser Sollzeitversatz kann so gewählt werden, dass beide Interrupts 5, 6 gleichzeitig auftreten, oder kann so eingestellt werden, dass die beiden Interrupts 5, 6 gegenphasig auftreten. In beiden Fällen ergibt sich der Vorteil, dass von den beiden Interrupts 5, 6 nur einer überwacht bzw. ausgewertet werden muss, da der andere mit einem bekannten Zeitversatz dazu auftritt.
Mit Hilfe der vorliegenden Erfindung kann die Verwaltung von Interrupts wesentlich vereinfacht werden, die von Interrupt quellen nach dem gleichen zeitlichen Muster erzeugt werden. Die vorliegende Erfindung ist auch in den Fällen anwendbar, in denen die Interrupterzeugung einer Interruptquelle von außen gesteuert für eine bestimmte Zeitdauer ausgesetzt werden kann bzw. der Rhythmus, in dem die Interruptquelle die Interrupts erzeugt, verändert werden kann. Auch in diesem Fall kann gemäß der vorliegenden Erfindung eine Synchronisierung der Interrupts verschiedener Interruptquellen aufeinander mit einem vorbestimmten Zeitversatz erreicht werden.
Die Startsignale würden in diesem Fall die Wiederaufnahme des Betriebs der Interruptquellen nach einem Stopp auslösen.

Claims

Verfahren zum Betreiben einer Schaltungsanordnung (14) mit wenigstens zwei Interruptquellen (1, 2), die nach Beaufschlagen mit jeweils einem zugeordneten Startsignal (3, 4) gemäß dem gleichen zeitlichen Muster Interrupts (5, 6) erzeugen, dadurch gekennzeichnet, dass die Startsignale (3, 4) mit einem definierten Zeitversatz zueinander die Interruptquellen (1, 2) beaufschlagen, und die Interruptquellen (1, 2) derart mit jeweils einem zugeordneten Startsignal (3, 4) unter Berücksichtigung der jeweiligen Zeitverzögerung, die nach dem Beaufschlagen mit dem Startsignal (3, 4) bis zur Erzeugung eines Interrupts (5, 6) vergeht, beaufschlagt werden, dass die Interruptquellen (1, 2) die Interrupts (5, 6) mit einem definierten Zeitversatz zueinander erzeugen.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Interruptquelle (2) mit einem ersten Startsignal (4) beaufschlagt wird und die wenigstens eine übrige Interruptquelle (1) mit wenigstens einem Startsignal (3) beaufschlagt wird, das gegenüber dem ersten Startsignal (4) mit jeweils einer definierten Zeitverzögerung erzeugt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Interruptquellen (1, 2) derart mit jeweils einem zugeordneten Startsignal (3, 4) beaufschlagt werden, dass sie die Interrupts (5, 6) gleichzeitig erzeugen.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Interruptquellen (1, 2) die Interrupts (5, 6) mit gleichbleibenden zeitlichen Abständen erzeugen und derart mit jeweils einem zugeordneten Startsignal (3, 4) beaufschlagt werden, dass sie die Interrupts (5, 6) gegenphasig erzeugen.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Interruptquellen (1, 2) zuerst mit Startsignalen (3, 4) beaufschlagt werden, zwischen denen ein definierter erster Zeitversatz herrscht, der Zeitversatz zwischen den von den Interruptquellen (1, 2) erzeugten Interrupts (5, 6) gemessen wird und davon abhängig ein zweiter Zeitversatz ermittelt wird, mit dem die Startsignale (3, 4) die Interruptquellen (1, 2) anschließend beaufschlagen, so dass die Interruptquellen (1, 2) die Interrupts (5, 6) mit einem gewünschten Zeitversatz erzeugen.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Interruptquellen jeweils Analog-Digital-Wandler (1) oder Digital-Analog-Wandler (2) sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung (14) ein Baustein zur Bereitstellung eines Fernsprechdienstes und/oder eines Fernkopierdienstes über ein Datenübertragungsnetzwerk (16) ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Zeitversatz zwischen den Startsignalen (2, 3) mittels eines programmierbaren Verzögerungszählers (7) erzeugt wird, der von einem Taktsignal (8) beaufschlagt ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Interruptquellen (1, 2) synchron arbeiten und von einem gemeinsamen Taktsignal beaufschlagt werden.
Schaltungsanordnung (14) mit wenigstens zwei Interruptquellen (1, 2), die derart eingerichtet sind, dass sie nach Beaufschlagen mit jeweils einem zugeordneten Startsignal (2, 3) gemäß dem gleichen zeitlichen Muster Interrupts (5, 6) erzeugen, dadurch gekennzeichnet dass die Startsignale (3, 4) mit einem definierten Zeitversatz zueinander die Interruptquellen (1, 2) beaufschlagen, und die Interruptquellen (1, 2) derart mit jeweils einem zugeordneten Startsignal (3, 4) unter Berücksichtigung der jeweiligen Zeitverzögerung, die nach dem Beaufschlagen mit dem Startsignal (3, 4) bis zur Erzeugung eines Interrupts (5, 6) vergeht, beaufschlagt werden, dass die Interruptquellen (1, 2) die Interrupts (5, 6) mit einem definierten Zeitversatz zueinander erzeugen.
Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Interruptquellen Analog-Digital-Wandler (1) oder Digital-Analog-Wandler (2) sind.
Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Schaltungsanordnung (14) ein Baustein zum Bereitstellen eines Fernsprechdienstes und/oder Fernkopierdienstes über ein Datenübertragungsnetzwerk (16) ist.
Schaltungsanordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Schaltungsanordnung wenigstens ein Zeitverzögerungsglied (7) zum Erzeugen wenigstens eines Startsignals (3) aufweist.
Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass das wenigstens eine Zeitverzögerungsglied (7) ein programmierbarer Verzögerungszähler ist, der von einem Taktsignal beaufschlagt ist.
Schaltungsanordnung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass die Interruptquellen (1, 2) eine synchrone Betriebsweise besitzen und von einem Taktsignal beaufschlagt sind.
Schaltungsanordnung nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass die Schaltungsanordnung (14) zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 9 eingerichtet ist.