-
Die
vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren
zur Datenübertragung
an einen Flüssigkristallanzeigspaneel
sowie eine Daten-Ansteuerungsvorrichtung
einer Flüssigkristallanzeige
dafür Insbesondere
betrifft die Erfindung eine Vorrichtung und ein Verfahren zur Datenübertragung, wobei
bei paralleler Datenübertragung
auftretende elektromagnetische Interferenzen (EMI = "electromagnetic interference") minimiert werden.
-
Heutzutage
nimmt die Menge von mittels eines Übertragungsmediums übertragenen
Videodaten zu, um den Benutzeranforderungen an ein qualitativ hochwertiges
Bild gerecht zu werden. Infolgedessen werden die Videodaten bei
hoher Geschwindigkeit übertragen.
Um dies zu erreichen, wurde sowohl die Übertragungsfrequenz der Videodaten
als auch die Anzahl von Übertragungsleitungen
zur Übertragung
der Videodaten erhöht.
Da die eine hohe Frequenz aufweisenden Videodaten über die erhöhte Anzahl
von Daten-Übertragungsleitungen synchron übertragen
werden, treten entlang der Übertragungsleitungen
elektromagnetische Interferenzen (EMI) auf.
-
Um
die EMI zu reduzieren, wurde in einer Flüssigkristallanzeige (LCD = "liquid crystal display") die Anzahl von
Daten-Übertragungsleitungen
mittels Verwendung eines Datenmodulationssystems reduziert. Alternativ
wurde die Übertragungsfrequenz
mittels Verwendung eines Sechs-Bus-Systems reduziert.
-
In 1 ist
eine Daten-Ansteuerungsvorrichtung einer herkömmlichen LCD dargestellt, welche
Videodaten unter Verwendung eines Sechs-Bus-Systems überträgt.
-
Gemäß 1 weist
die Daten-Ansteuerungsvorrichtung Daten-Ansteuerungs-IC's 8 zum Ansteuern von Datenleitungen
eines Flüssigkristallanzeigepaneels 10 und
einen Zeitsteuerungs-Controller 2 zum
Steuern der Ansteuerung der Daten-Ansteuerungs-IC's 8 auf. Jedes Daten-Ansteuerungs-IC 8 ist
in einem Tape Carrier Package (TCP) 6 zum Anschluss an
das Flüssigkristallanzeigepaneel 10 befestigt.
Ferner ist jedes Daten-Ansteuerungs-IC 8 mittels des TCP 6 und
einer gedruckten Leiterplatte (PCB = "printed circuit board") 4 an einen
Zeitsteuerungs-Controller 2 angeschlossen.
-
Genauer
sind in dem Flüssigkristallanzeigepaneel 10 Gateleitungen
und Datenleitungen so angeordnet, dass sie einander kreuzen. Flüssigkristallzellen
sind immer dort angeordnet, wo die Gateleitungen die Datenleitungen
kreuzen. Das Flüssigkristallanzeigepaneel 10 ist
mit Pixelelektroden und einer gemeinsamen Elektrode zum Anlegen
eines elektrischen Feldes an jede der Flüssigkristallzellen versehen.
Jede Pixelelektrode ist an eine der Datenleitungen mittels Source-
und Drain-Elektroden eines als Schaltelement dienenden Dünnschichttransistors
angeschlossen. Die Gate-Elektrode
des Dünnschichttransistors
ist an eine der Gateleitungen angeschlossen, so dass ein Pixelspannungssignal
an die Pixelelektroden jeder Leitung angelegt werden kann. Dementsprechend
steuert das Flüssigkristallanzeigepaneel 10 den
Licht-Transmissionsgrad mittels des zwischen der Pixelelektrode
und der gemeinsamen Elektrode anliegenden elektrischen Feldes entsprechend
dem Pixelspannungssignal für
jede Flüssigkristallzelle,
wodurch ein Bild angezeigt wird.
-
Die
Daten-Ansteuerungs-IC's 8 legen
immer dann ein Pixelspannungssignal an jede Datenleitung an, wenn
ein Gatesignal an eine der Gateleitungen mittels (nicht gezeigter)
Gate-Ansteuerungs-IC's
angelegt wird. Insbesondere wandeln die Daten-Ansteuerungs-IC's 8 von
dem Zeitsteuerungs-Controller 2 eingegebene
digitale Videodaten (Pixeldaten) in analoge Pixelspannungssignale
um.
-
Der
Zeitsteuerungs-Controller 2 steuert die Ansteuerung der
Daten-Ansteuerungs-IC's 8 und
der Gate-Ansteuerungs-IC's
und legt zu derselben Zeit die Pixeldaten an die Daten-Ansteuerungs-IC's 8 an. Hierzu
weist der Zeitsteuerungs-Controller 2 gemäß 2 einen
Steuersignalgenerator 3 zum Erzeugen von Steuersignalen
und eine Daten-Abgleicheinheit 5 zum Abgleichen der Pixeldaten
in Übereinstimmung mit
dem Sechs-Bus-System auf.
-
Der
Steuersignalgenerator 3 erzeugt Datensteuerungssignale
(d.h. SSC, SSP, SOE und POL, etc.) zum Steuern der Daten-Steuerungs-IC's 8 mittels
eines Haupttaktsignals MCLK und von außen eingegebener horizontaler
und vertikaler Synchronisationssignale H und V. Die Datensteuerungssignale werden über jede
in einem Datensteuerungssignal-Bus 16 enthaltene Übertragungsleitung
an die Daten-Ansteuerungs-IC's 8 angelegt.
Ferner erzeugt der Steuersignalgenerator 3 Gatesteuersignale
(d.h. GSC, GSP und GOE, etc.) zum Steuern der (nicht gezeigten)
Gate-Ansteuerungs-IC's
und liefert diese über
einen (nicht gezeigten) Steuersignal-Bus an die Gate-Ansteuerungs-ICs.
-
Die
Daten-Abgleicheinheit 5 gleicht von außen eingegebene Pixeldaten
R, G und B in Übereinstimmung
mit dem Sechs-Bus-System
ab, um sie an das Daten-Ansteuerungs-IC 8 zu liefern.
-
Mit
anderen Worten unterteilt die Daten-Abgleicheinheit 5 die
Pixeldaten R, G und B in geradzahlig nummerierte Pixeldaten RO,
GO und BO, und ungeradzahlig nummerierte Pixeldaten RE, GE und BE,
um sie gleichzeitig über
jeweils drei ungeradzahlig nummerierte Datenbusse 12 und
jeweils drei geradzahlig nummerierte Datenbusse 14 an das
Daten-Ansteuerungs-IC 8 zu
liefern. Hierbei besteht, wenn die Pixeldaten RD, GD und BD jeweils
aus einem Sechs-Bit-Signal bestehen, jeder der geradzahlig nummerierten
Datenbusse 12 und der ungeradzahlig nummerierten Datenbusse 14 aus
sechs Daten-Übertragungsleitungen.
Folglich weisen die Datenbusse insgesamt sechsunddreißig Daten-Übertragungsleitungen
auf.
-
Die
Daten-Ansteuerungs-IC's
der herkömmlichen
LCD übertragen
Pixeldaten mittels des Sechs-Bus-Systems, um die Übertragungsfrequenz und
damit die EMI zu reduzieren. Allerdings gelingt bei der herkömmlichen
Daten-Ansteuerungsvorrichtung
keine Reduzierung der EMI, da die Anzahl von Daten-Übertragungsleitungen
erhöht
wird.
-
JP
2000-152130 AA offenbart ein Flachpaneelanzeigesystem, in dem die
Schnittstelle zum Übertragen
eines Bildsignals an eine Flachpaneelanzeigevorrichtung durch ein
Niederspannungs-Differentialsignal
(LVDS) erreicht wird.
-
DE 199 15 020 A1 offenbart
eine Steuerschaltung zum Übertragen
von Videodaten in einer Flachbildschirmanzeige für ein Videoanzeigesystem, wobei
die Videodaten Differentialsignale mit reduziertem Ausschlag sind
und im Zeit-Multiplexverfahren übertragen
werden.
-
US 6,236,393 B1 offenbart
einen Schnittstellenschaltkreis, wobei Digitalsignale mit kleiner
Amplitude und ein Referenzspannungssignal, das durch Filtern eines
vorgegebenen der Digitalsignale erhalten wird, Vergleichern zugeführt werden,
wobei der Pegel der Digitalsignale mit kleiner Amplitude verschoben
wird und ein Digitalsignal mit einer größeren Spannung als der des
eingegebenen Digitalsignals ausgegeben wird.
-
US 6,118,438 A offenbart
einen Niedrig-Gleichtakt-Impedanz-Differentialtreiber mit einer unabhängigen Stromquelle,
einem Schaltmodul zum Erzeugen einer Differentialausgabe aus einer
Eingabe, das mit der unabhängigen
Stromquelle verbunden ist, einer abhängigen Stromquelle, die an
das Schaltmodul angeschlossen ist, und einem Bias-Steuerschaltkreis,
der einen Gleichtakt der Differentialausgabe bewirkt.
-
DE 199 44 724 A1 offenbart
eine Aktivmatrix-Flüssigkristallanzeigevorrichtung
zum Vermeiden von Flimmern und Restbildern, wobei ein Gatetreiber erste
und zweite Signale empfängt,
die Gatesignalleitungen sequentiell ansteuern, und die erste Spannung
vor dem Ansteuern nachfolgender Gatesignalleitungen änderbar
ist.
-
EP 0 903 722 A2 offenbart
einen Datentreiber für
eine aktive Flüssigkristallanzeigevorrichtung, der
Digitalsignale annimmt, deren Signalpegel kleiner ist als der Versorgungsspannungspegel
eines Horizontal-Ansteuerungsschaltkreises.
-
US 6,147,672 A offenbart
ein Anzeigesystem-Schnittstellensystem
mit einem Niedrigspannungs-Parallel-Seriell-Wandlerschaltkreis zum Umwandeln
von Rot-, Grün-
und Blau-Digitalsignalen eines ersten Potentials in serielle Signale
eines niedrigeren Potentials.
-
Dementsprechend
ist es ein Ziel der vorliegenden Erfindung, eine Vorrichtung und
ein Verfahren zur Datenübertragung
zu schaffen, bei denen im wesentlichen eines oder mehrere Probleme
aufgrund der Nachteile des Standes der Technik vermieden werden.
-
Gemäß der vorliegenden
Erfindung werden eine Vorrichtung und ein Verfahren zur Datenübertragung
geschaffen, bei denen eine Datenübertragungsspannung
zur Vermeidung von EMI reduziert wird.
-
Weitere
Merkmale und Vorteile der Erfindung werden anhand der nachfolgenden
Beschreibung oder bei der Ausführung
der Erfindung deutlich. Die Merkmale und die weiteren Vorteile der
Erfindung werden mittels des Aufbaus erreicht, wie er insbesondere
in der Beschreibung, den Patentansprüchen sowie den beigefügten Abbildung
erläutert
ist.
-
Eine
Daten-Übertragungsvorrichtung
gemäß der vorliegenden
Erfindung weist Daten-Schnittstellen-Mittel zum Empfangen von eine
Eingangsdatenspannung aufweisenden Eingangsdaten, Verringern der
Eingangsdatenspannung und Ausgeben der verringerten Eingangsdatenspannung
an eine Mehrzahl von Daten-Übertragungsleitungen,
und Dateneingabe-Mittel zum Anheben der verringerten Datenspannung
zurück
auf die Eingangsdatenspannung, um ein Flüssigkristallanzeigepaneel anzusteuern,
auf.
-
In
der Daten-Übertragungsvorrichtung
weist der Spannungsteiler, der einer Daten-Übertragunsleitung zugeordnet
ist, einen zu jeder Daten-Übertragungsleitung
in Reihe geschalteten ersten Widerstand und einen parallel zu jeder
Daten-Übertragungsleitung
geschalteten zweiten Widerstand, welcher einen gegenüber dem
ersten Widerstand geringeren Widerstandswert aufweist, auf.
-
Hierbei
ist der erste Widerstand an einem Ausgangsanschluss der Daten-Schnittstellen-Mittel angeordnet,
und der zweite Widerstand ist an einem Eingangsanschluss der Dateneingabe-Mittel angeordnet.
-
Alternativ
sind der erste und der zweite Widerstand an einem Ausgangsanschluss
der Daten-Schnittstellen-Mittel angeordnet.
-
Gemäß einem
weiteren Aspekt der vorliegenden Erfindung weist ein Verfahren zur
Datenübertragung über eine
Mehrzahl von Daten-Übertragungsleitungen
die Schritte Verringern einer Eingangsdatenspannung von Eingangsdaten
mittels eines jeder Daten-Übertragungsleitung
zugeordneten Spannungsteilers, und Ausgeben der verringerten Eingangsdatenspannung
an die Mehrzahl von Daten-Übertragungsleitungen,
und Erhöhen
der verringerten Eingangsspannung der Eingangsdaten zurück auf die
Eingangsdatenspannung, um ein Flüssigkristallanzeigepaneel
anzusteuern, auf.
-
Gemäß einem
weiteren Aspekt der vorliegenden Erfindung weist eine Daten-Ansteuerungsvorrichtung
einer Flüssigkristallanzeige
zum Ansteuern einer Mehrzahl von Datenleitungen eines Flüssigkristallanzeigepaneels
einen Zeitsteuerungs-Controller zum Abgleichen von Eingangspixeldaten
und deren Ausgeben an eine Mehrzahl von Daten-Übertragungsleitungen, wobei
der Zeitsteuerungs-Controller
jeder Daten-Übertragungsleitung
zugeordnete Spannungsteiler zum Verringern von Eingangsdatenspannungen
der Eingangspixeldaten aufweist, und einen Datentreiber zum Erhöhen der
verringerten Eingangsdatenspannung der Pixeldaten zurück auf die
Eingangsdatenspannungen, um das Flüssigkristallanzeigepaneel anzusteuern,
und Umwandeln in analoge Pixelspannungssignale, um die analogen
Pixelspannungssignale an die Datenleitungen anzulegen, auf.
-
In
der Daten-Ansteuerungsvorrichtung weist der erste Spannungsteiler
einen zu jeder Daten-Übertragungsleitung
in Reihe geschalteten ersten Widerstand und einen zu jeder Daten-Übertragungsleitung
parallel geschalteten zweiten Widerstand, welcher einen gegenüber dem
ersten Widerstand geringeren Widerstandswert aufweist, auf.
-
Hierbei
ist der erste Widerstand an einen Ausgangsanschluss des Zeitsteuerungs-Controllers angeordnet,
und der zweite Widerstand ist an einem Eingangsanschluss des Datentreibers
angeordnet.
-
Alternativ
sind der erste und der zweite Widerstand an einem Ausgangsanschluss
des Zeitsteuerungs-Controllers angeordnet.
-
Der
Zeitsteuerungs-Controller erzeugt eine Mehrzahl von Steuersignalen
zum Steuern der Ansteuerung der Datentreiber und verringert Spannungen
der Steuersignale mittels eines zweiten Spannungsteilers, um sie
an eine Mehrzahl von Steuersignalübertragungsleitungen auszugeben.
-
Der
zweite Spannungsteiler weist einen ersten Widerstand, der zu jeder
der Daten-Übertragungsleitungen
und der Steuersignalübertragungsleitungen
in Reihe geschaltet ist, und einen zweiten Widerstand, der zu jeder
der Daten-Übertragungsleitungen
und der Steuersignalübertragungsleitungen parallel
geschaltet ist und einen gegenüber
dem ersten Widerstand geringeren Widerstandswert aufweist, auf.
-
Hierbei
ist der erste Widerstand an einem Ausgangsanschluss des Zeitsteuerungs-Controllers angeordnet,
und der zweite Widerstand ist an einem Eingangsanschluss des Datentreibers
angeordnet.
-
Hierbei
ist der erste Widerstand in den Zeitsteuerungs-Controller eingebaut, und der zweite
Widerstand ist in den Datentreiber eingebaut.
-
Alternativ
sind der erste und der zweite Widerstand an einem Ausgangsanschluss
des Zeitsteuerungs-Controllers angeordnet.
-
Hierbei
sind sowohl der erste als auch der zweite Widerstand in den Zeitsteuerungs-Controller eingebaut.
-
Der
Datentreiber weist eine Pegelverschiebungsmatrix zum Erhöhen der
verringerten Eingangsdatenspannungen der Eingangspixeldaten auf eine
primäre
Steuerspannung, und eine Daten-Ansteuerungseinheit zum Umwandeln
der erhöhten Eingangsdatenspannungen
in analoge Pixelspannungssignale, um die analogen Pixelspannungssignale
an die Datenleitungen zu liefern, auf.
-
Die
Erfindung wird nachstehend anhand von in den beigefügten Abbildungen
dargestellten Ausführungsbeispielen
näher erläutert.
-
Es
zeigen:
-
1 eine
schematische Ansicht einer Daten-Ansteuerungsvorrichtung
einer herkömmlichen Flüssigkristallanzeige;
-
2 eine
Detailansicht von Datenübertragungsbussen
zwischen dem Zeitsteuerungs-Controller und den integrierten Daten-Ansteuerungsschaltkreisen
aus 1;
-
3 eine
schematische Ansicht einer Daten-Ansteuerungsvorrichtung
einer Flüssigkristallanzeige
gemäß der vorliegenden
Erfindung;
-
4 ein
Spannungswellenformdiagramm von von dem in 3 gezeigten
Zeitsteuerungs-Controller ausgegebenen Steuersignalen und Pixeldaten;
und
-
5 eine
detailliertes Schaltungsdiagramm, in welchem eine Konfiguration
der in 3 gezeigten Pegelverschiebungsmatrix dargestellt
ist.
-
Die
Erfindung wird nachstehend anhand der dargestellten Ausführungsbeispiele
erläutert,
die beispielhaft in den beigefügten
Abbildungen dargestellt sind. Wo immer dies möglich ist, werden zur Bezeichnung
gleicher oder ähnlicher
Elemente dieselben Bezugszeichen verwendet.
-
3 zeigt
ein Blockdiagramm, in dem eine Konfiguration einer Daten-Ansteuerungsvorrichtung einer
Flüssigkristallanzeige
gemäß der vorliegenden Erfindung
dargestellt ist.
-
Gemäß 3 weist
die Daten-Ansteuerungsvorrichtung Daten-Ansteuerungs-IC's 30 zum Ansteuern von Datenleitungen
eines (nicht gezeigten) Flüssigkristallanzeigepaneels
und einen Zeitsteuerungs-Controller 20 zum Steuern der
Ansteuerung der Daten-Ansteuerungs-IC's 30 auf.
-
Genauer
steuert der Zeitsteuerungs-Controller 20 die Ansteuerung
der Daten-Ansteuerungs-IC's 30 und
von (nicht gezeigten) Gate-Ansteuerungs-IC's und legt Pixeldaten (d.h. RO, GO,
BO, RE, GE und BE) zur selben Zeit an die Daten-Ansteuerungs-IC's 30 an. Hierzu weist der Zeitsteuerungs-Controller 20 einen
Steuersignalgenerator 22 zum Erzeugen von Steuersignalen
und eine Daten-Abgleicheinheit 24 zum Abgleichen der Pixeldaten
RO, GO, BO, RE, GE und BE in Übereinstimmung
mit dem Sechs-Bus-System auf.
-
Der
Steuersignalgenerator 22 erzeugt Datensteuersignale (d.h.
SSC, SSP, SOE und POL, etc.) zum Steuern der Daten-Ansteuerungs-IC's 30 mittels
Verwendung eines Haupttaktsignals MCLK und von außen eingegebener
horizontaler und vertikaler Synchronisationssignale H und V. Die Datensteuersignale
werden über
jede der in einem Datensteuersignal-Bus 46 enthaltenen Übertragungsleitungen
an das Daten-Ansteuerungs-IC 30 angelegt. Ferner erzeugt
der Steuersignalgenerator 22 Gatesteuersignale (d.h. GSC,
GSP und GOE, etc.) zum Steuern des (nicht gezeigten) Gate-Ansteuerungs-IC's und liefert diese über einen
(nicht gezeigten) Steuersignalbus an das Gate-Ansteuerungs-IC.
-
Die
Daten-Abgleicheinheit 24 gleicht von außen eingegebene Pixeldaten
R, G und B in Übereinstimmung
mit dem Sechs-Bus-System
ab und liefert diese an das Daten-Ansteuerungs-IC 30. Mit
anderen Worten unterteilt die Daten-Abgleicheinheit 24 die
Pixeldaten R, G und B in ungeradzahlig nummerierte Pixeldaten RO,
GO und BO und geradzahlig nummerierte Pixeldaten RE, GE und BE und
liefert sie gleichzeitig über
jeden von drei ungeradzahlig nummerierten Datenbussen 42 und
jeden von drei geradzahlig nummerierten Datenbussen 44 an
das Daten-Ansteuerungs-IC 30. Hierbei besteht dann, wenn
sämtliche
der Pixeldaten RD, GD und BD aus einem Sechs-Bit-Signal bestehen, jeder der ungeradzahlig
nummerierten Datenbusse 42 und jeder der geradzahlig nummerierten
Datenbusse 44 aus sechs Datenübertragungsleitungen. Folglich
weisen die Datenbusse insgesamt sechsunddreißig Daten-Übertragungsleitungen
auf.
-
Jede
in den ungeradzahlig nummerierten Datenbussen 42 und den
geradzahlig nummerierten Datenbussen 44 enthaltene Datenübertragungsleitung
ist mit Spannungsteilerwiderständen
R1 und R2 versehen, um Spannungen der von dem Zeitsteuerungs-Controller 20 ausgegebenen
Pixeldaten RO, GO, BO, RE, GE und BE zu reduzieren. Ferner ist jede
in dem Datensteuersignal-Bus 46 enthaltene Steuersignalübertragungsleitung
mit Spannungsteilerwiderständen
R1 und R2 versehen, um Spannungen der von dem Zeitsteuerungs-Controller 20 ausgegebenen
Datensteuersignale zu reduzieren.
-
Genauer
ist ein erster Widerstand R1 mit einem relativ hohen Widerstandswert
in Reihe zu jeder der Datenübertragungsleitungen
und der Steuersignalübertragungsleitungen
geschaltet, die an den Ausgangsanschluss des Zeitsteuerungs-Controllers 20 angeschlossen
sind. Ferner ist ein zweiter Widerstand R2 mit einem gegenüber dem
ersten Widerstand R1 niedrigeren Widerstandswert parallel zu jeder
der Daten-Übertragungsleitungen
und der Steuersignalübertragungsleitungen
angeordnet, die an den Eingangseinschluss des Daten-Ansteuerungs-IC's 30 angeschlossen
sind. Folglich werden Pixeldaten LRO, LGO, LBO, LRE, LGE und LBE
mit einem Spannungsabfall entsprechend dem Widerstandswert des ersten
Widerstandes R1 an das Daten-Ansteuerungs-IC 30 über die
ungeradzahlig nummerierten Datenbusse 42 und die geradzahlig nummerierten
Datenbusse 44 geliefert. Ferner werden Datensteuersignale
LSSO, LSSC, LSOE und LPOL, etc., mit einem Spannungsabfall entsprechend
dem Widerstandswert des ersten Widerstandes R1 an das Daten-Ansteuerungs-IC 30 über den Datensteuersignal-Bus 46 geliefert.
-
Zum
Beispiel weisen die von dem Steuersignalgenerator 22 des
Zeitsteuerungs-Controllers 20 ausgegebenen Steuersignale
SSC, SSP, SOE und POL, etc. und die von der Daten-Abgleicheinheit 24 ausgegebenen
Pixeldaten RO, GO, BO, RE, GE und BE einen Spannungsausschlag von
etwa 3,3 V auf, wie in 4 gezeigt ist. Das Source-Schiebetaktsignal
SSC und die Pixeldaten RO, GO, BO, RE, GE und BE weisen infolge
der Spannungsteilerwiderstände
R1 und R2, die an dem Ausgangsanschluss des Zeitsteuerungs-Controllers 20 und
dem Eingangsanschluss des Daten-Ansteuerungs-IC's 30 angeordnet sind, einen
Spannungsausschlag von etwa 300 mV auf, und werden über den
Steuersignal-Bus 46 und die Datenbusse 42 und 44 übertragen.
Die Spannungen der über
den Steuersignal-Bus 46 und die Datenbusse 42 und 44 übertragenen
Datensteuersignale LSSC, LSSP, LSOE und LPOL, etc. und Pixeldaten
LRO, LGO, LBO, LRE, LGE und LBE sind im Vergleich zu bisher bekannten
Werten wesentlich niedriger, so dass die EMI an den Bussen 42, 44 und 46 minimiert
werden. Hierbei sind die an dem Ausgangsanschluss des Zeitsteuerungs-Controllers 20 angeordneten
ersten Widerstände
R1 gemeinsam mit dem Zeitsteuerungs-Controller 20 integriert.
Ferner sind die an dem Eingangsanschluss des Daten-Ansteuerungs-IC's 30 angeordneten
zweiten Widerstände
R2 gemeinsam mit dem Daten-Ansteuerungs-IC 30 integriert.
Alternativ können
sämtliche Spannungsteilerwiderstände R1 und
R2 an dem Ausgangsanschluss des Zeitsteuerungs-Controllers 20 angeordnet
sein, so dass sie gemeinsam mit dem Zeitsteuerungs-Controller 20 integriert
sind.
-
Die
Daten-Ansteuerungs-IC's 30 weisen
eine Pegelverschiebungsmatrix 32 zum Umwandeln der Spannungen
der Spannungsabfall-Datensteuersignale LSSC, LSSP, LSOE und LPOL,
etc. und der Spannungsabfall-Pixeldaten LRO, LGO, LBO, LRE, LGE
und LBE, etc., die von dem Zeitsteuerungs-Controller 20 bei
normaler Ansteuerungsspannung eingegeben wurden, und einen Datentreiber 34 zum Umwandeln
der Pixeldaten RO, GO, BO, RE, GE und BE in analoge Pixelspannungssignale
und deren Liefern an die Datenleitungen auf.
-
Die
Pegelverschiebungsmatrix 32 erhöht einen niedrigen Spannungswert
der über
den Steuersignalbus 46 eingegebenen Datensteuersignale
LSSC, LSSP, LSOE und LPOL, etc., und einen niedrigen Spannungswert
der über
die Datenbusse 42 und 44 eingegebenen Pixeldaten
LRO, LGO, LBO, LRE, LGE und LBE auf normale Steuerspannungen von etwa
3,3 V. Die Pegelverschiebungsmatrix 32 gibt dann den normalen
Steuerspannungspegel aus. Hierzu weist die Pegelverschiebungsmatrix 32 Spannungsverstärker 36 auf,
die gemäß 5 an
den Datensteuersignaleingangsleitungen und den Pixeldateneingangsleitungen
angeordnet sind. Die Spannungsverstärker 36 müssen eine
Schmitt-Trigger-Charakteristik
aufweisen, mittels der unabhängig von
der Eingangs-Wellenform ein scharfes Rechteck-Wellensignal erzeugbar
ist.
-
Der
Datentreiber 34 steuert die Datenleitungen unter Verwendung
der Datensteuersignale SSP, SSC, SOE und POL, etc., und der Pixeldaten
RO, GO, BO, RE, GE und BE an, die mittels der Pegelverschiebungsmatrix 32 auf
normale Steuerspannungen erhöht
wurden. Genauer verriegelt der Datentreiber 34 sequentiell
die Pixeldaten RO, GO, BO, RE, GE und BE in Reaktion auf den Source-Startimpuls
SSP und das Source-Schiebetaktsignal SSC und gibt dann die verriegelten
Pixeldaten in Reaktion auf das Source-Eingangs-Freigabesignal SOE
gleichzeitig aus. Nachfolgend wandelt der Datentreiber 34 die gleichzeitig
ausgegebenen Pixeldaten RO, GO, BO, RE, GE und BE in Pixelspannungssignale
unter Verwendung von Gammaspannungen um, um die Pixelspannungssignale
an die Datenleitungen zu liefern. In diesem Falle wandelt der Datentreiber 34 die
Pixeldaten in solcher Weise in Pixelspannungssignale um, dass sie
für ein
Punktinversions-Ansteuerungssystem
oder ein Spalteninversions-Ansteuerungssystem in
Reaktion auf das Polaritätssteuersignal
POL geeignet sind.
-
Wie
oben beschrieben wurde, verringert die Daten-Ansteuerungsvorrichtung der LCD gemäß der vorliegenden
Erfindung wesentlich die Spannungspegel der Steuersignale und der
Pixeldaten von dem Zeitsteuerungs-Controller 20 mit Hilfe
von Spannungsteilerwiderständen,
um die Signale und die Daten an das Daten-Ansteuerungs-IC zu übertragen, und
hebt sie anschließend
auf die normale Steuerspannung. Folglich werden gemäß der vorliegenden Erfindung
die EMI im Datenübertragungsweg
minimiert, und der Stromverbrauch wird wesentlich reduziert.
-
Darüber hinaus
ist eine solche Technik der Verringerung der über die Busse übertragenen
Datenspannungen mit Hilfe von Spannungsteilerwiderständen, um
die verringerte Datenspannung zu übertragen und sie dann auf
die normale Steuerspannung anzuheben, leicht in einer Daten-Übertragungsvorrichtung
anwendbar, in der eine parallele Datenübertragung unter Verwendung
eines Mehrfachbusses geschaffen wird, um so die EMI zu minimieren.
-
Wie
oben beschrieben wurde, wird gemäß der vorliegenden
Erfindung die Datenspannung mit Hilfe von Spannungsteilerwiderständen für die Übertragung
durch die Busse wesentlich reduziert, und anschließend auf
die normale Steuerspannung zurückgehoben,
so dass die EMI zwischen den gleichzeitig über einen Mehrfachbus übertragenen
Datensignalen minimiert werden kann. Dementsprechend kann eine durch
EMI hervorgerufene Störung
der Datensignale gemäß der vorliegenden
Erfindung verhindert werden.
-
Darüber hinaus
werden gemäß der vorliegenden
Erfindung Spannungen der Steuersignale und der Pixeldaten von dem Zeitsteuerungs-Controller
mit Hilfe der Spannungsteilerwiderstände wesentlich reduziert, um
sie an das Daten-Ansteuerungs-IC zu übertragen, und anschließend auf
die normale Steuerspannung zurückgehoben.
Folglich werden die EMI in dem Datenübertragungsweg minimiert, und
der Stromverbrauch wird reduziert.