JPH0738338A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0738338A JPH0738338A JP18411693A JP18411693A JPH0738338A JP H0738338 A JPH0738338 A JP H0738338A JP 18411693 A JP18411693 A JP 18411693A JP 18411693 A JP18411693 A JP 18411693A JP H0738338 A JPH0738338 A JP H0738338A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- input terminal
- amplifier circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】単純な回路構成を維持しつつ、接地ラインGL
に誘導される高周波電磁ノイズ電圧によるSN比低下を
抑止可能な集積回路を提供する。 【構成】初段積分増幅回路(初段増幅回路)1の+入力
端は、互いに直列接続されたコンデンサC’及びEMI
低減用の抵抗素子Rbを通じて接地ラインGLに接続さ
れている。初段増幅回路1の+入力端と接地ラインGL
間とがコンデンサC’により容量が接続されているの
で、外部高周波電磁ノイズ電圧(EMIノイズ電圧)は
コンデンサC’を通じて侵入するが、コンデンサC’の
充放電電流により抵抗素子Rbに電圧降下が生じ、その
ために、+入力端に印加されるEMIノイズ電圧Vnは
この電圧降下により低減される。
に誘導される高周波電磁ノイズ電圧によるSN比低下を
抑止可能な集積回路を提供する。 【構成】初段積分増幅回路(初段増幅回路)1の+入力
端は、互いに直列接続されたコンデンサC’及びEMI
低減用の抵抗素子Rbを通じて接地ラインGLに接続さ
れている。初段増幅回路1の+入力端と接地ラインGL
間とがコンデンサC’により容量が接続されているの
で、外部高周波電磁ノイズ電圧(EMIノイズ電圧)は
コンデンサC’を通じて侵入するが、コンデンサC’の
充放電電流により抵抗素子Rbに電圧降下が生じ、その
ために、+入力端に印加されるEMIノイズ電圧Vnは
この電圧降下により低減される。
Description
【0001】
【産業上の利用分野】本発明は、集積回路に関する。
【0002】
【従来技術】従来、入力信号電圧を積分し、かつ、増幅
する差動増幅回路を初段増幅回路として採用する初段積
分方式の集積回路が知られている。この初段積分方式の
集積回路の一例を図2に示す。100は初段積分増幅回
路であって、オペアンプ101の直流増幅率KdcはR
s/R=Rc/Riとおけば、Rs/Rとなる。増幅さ
れて出力される交流電圧成分は積分用の帰還コンデンサ
Cを通じて−入力端に帰還され、抑圧され、これにより
積分がなされる。
する差動増幅回路を初段増幅回路として採用する初段積
分方式の集積回路が知られている。この初段積分方式の
集積回路の一例を図2に示す。100は初段積分増幅回
路であって、オペアンプ101の直流増幅率KdcはR
s/R=Rc/Riとおけば、Rs/Rとなる。増幅さ
れて出力される交流電圧成分は積分用の帰還コンデンサ
Cを通じて−入力端に帰還され、抑圧され、これにより
積分がなされる。
【0003】C’は+入力端と接地ラインGLとを接続
する位相補償用のコンデンサであり、帰還コンデンサC
による−入力端電位の位相遅延と同じ位相遅延を+入力
端に生じさせて出力電圧の位相遅延を補償(相殺)す
る。回路の積分時定数はCRにより決定される。また、
入力信号電圧Viが差動電圧ではなく、−入力端に入力
される信号電圧0ある場合も本質的に同じであり、この
場合には接地端Gが入力端Bを兼ねるので、B端子及び
抵抗Riは省略され、Rcはオフセット補償抵抗であ
る。200は、初段増幅回路100から入力される積分
増幅電圧Voを処理する次段の電子回路である。
する位相補償用のコンデンサであり、帰還コンデンサC
による−入力端電位の位相遅延と同じ位相遅延を+入力
端に生じさせて出力電圧の位相遅延を補償(相殺)す
る。回路の積分時定数はCRにより決定される。また、
入力信号電圧Viが差動電圧ではなく、−入力端に入力
される信号電圧0ある場合も本質的に同じであり、この
場合には接地端Gが入力端Bを兼ねるので、B端子及び
抵抗Riは省略され、Rcはオフセット補償抵抗であ
る。200は、初段増幅回路100から入力される積分
増幅電圧Voを処理する次段の電子回路である。
【0004】この初段積分増幅回路100は、入力信号
電圧Viに混入する高周波ノイズ電圧または信号電圧中
の不要交流成分を低減しつつ、入力信号電圧Viの直流
成分又は低周波成分を選択的に増幅できる。
電圧Viに混入する高周波ノイズ電圧または信号電圧中
の不要交流成分を低減しつつ、入力信号電圧Viの直流
成分又は低周波成分を選択的に増幅できる。
【0005】
【発明が解決しようとする課題】しかしながら、上記し
た初段積分増幅回路100は、コンデンサC’を通じて
接地ラインGLに容量的に接続されているので、接地ラ
インGLに誘導される高周波電磁ノイズ電圧(いわゆる
EMIノイズ電圧)がこのコンデンサC’を通じてオペ
アンプ100の+入力端に侵入し、出力電圧のSN比を
低下させるという大きな問題があった。特に、この問題
は、車体電位を擬似的に接地電位とするとともに、火花
放電が頻繁に行われるエンジンルーム内に設置される車
両用電子機器において極めて重要な課題となっていた。
た初段積分増幅回路100は、コンデンサC’を通じて
接地ラインGLに容量的に接続されているので、接地ラ
インGLに誘導される高周波電磁ノイズ電圧(いわゆる
EMIノイズ電圧)がこのコンデンサC’を通じてオペ
アンプ100の+入力端に侵入し、出力電圧のSN比を
低下させるという大きな問題があった。特に、この問題
は、車体電位を擬似的に接地電位とするとともに、火花
放電が頻繁に行われるエンジンルーム内に設置される車
両用電子機器において極めて重要な課題となっていた。
【0006】この問題を解決する案として、初段で入力
信号電圧の増幅だけを行い、次段の積分回路で積分を行
うことも考えられる。しかし、この場合には、オペアン
プを2段接続する必要があり、回路構成の複雑化、内部
ノイズ電圧の増大、消費電力の増加などの問題が生じて
しまう。本発明は上記問題点に鑑みなされたものであ
り、単純な回路構成を維持しつつ、接地ラインGLに誘
導される高周波電磁ノイズ電圧によるSN比低下を良好
に抑圧可能な集積回路を提供することを、その目的とし
ている。
信号電圧の増幅だけを行い、次段の積分回路で積分を行
うことも考えられる。しかし、この場合には、オペアン
プを2段接続する必要があり、回路構成の複雑化、内部
ノイズ電圧の増大、消費電力の増加などの問題が生じて
しまう。本発明は上記問題点に鑑みなされたものであ
り、単純な回路構成を維持しつつ、接地ラインGLに誘
導される高周波電磁ノイズ電圧によるSN比低下を良好
に抑圧可能な集積回路を提供することを、その目的とし
ている。
【0007】
【課題を解決するための手段】本発明の集積回路は、一
方の電極が入力端に接続され他端が接地ラインに接続さ
れるコンデンサを有し、外部から前記入力端に信号電圧
が入力される初段増幅回路を備える集積回路において、
前記初段増幅回路は、前記コンデンサと直列に接続され
るEMI低減用の抵抗素子を備えることを特徴としてい
る。
方の電極が入力端に接続され他端が接地ラインに接続さ
れるコンデンサを有し、外部から前記入力端に信号電圧
が入力される初段増幅回路を備える集積回路において、
前記初段増幅回路は、前記コンデンサと直列に接続され
るEMI低減用の抵抗素子を備えることを特徴としてい
る。
【0008】一態様において、コンデンサは初段積分増
幅回路の位相補償用コンデンサである。また、初段積分
増幅回路が−入力端と出力端とを帰還コンデンサで接続
するオペアンプ形式である場合、この抵抗素子に合わせ
て帰還コンデンサと直列に対応する抵抗値の抵抗素子を
介設して、位相補償することができる。
幅回路の位相補償用コンデンサである。また、初段積分
増幅回路が−入力端と出力端とを帰還コンデンサで接続
するオペアンプ形式である場合、この抵抗素子に合わせ
て帰還コンデンサと直列に対応する抵抗値の抵抗素子を
介設して、位相補償することができる。
【0009】
【作用及び発明の効果】初段増幅回路の入力端は、互い
に直列接続されたコンデンサ及び抵抗素子を通じて接地
ラインに接続されている。本発明の特徴をなす抵抗素子
はEMI低減用である。初段増幅回路の入力端と接地ラ
イン間にコンデンサが接続される場合には、外部高周波
電磁ノイズ電圧(EMIノイズ電圧)はこのコンデンサ
を通じて主に侵入する。すなわち、初段増幅回路の入力
端では信号電圧が極めて小さいので、侵入して信号電圧
に重畳される外部高周波電磁ノイズ電圧は大きくSN比
を劣化させる。
に直列接続されたコンデンサ及び抵抗素子を通じて接地
ラインに接続されている。本発明の特徴をなす抵抗素子
はEMI低減用である。初段増幅回路の入力端と接地ラ
イン間にコンデンサが接続される場合には、外部高周波
電磁ノイズ電圧(EMIノイズ電圧)はこのコンデンサ
を通じて主に侵入する。すなわち、初段増幅回路の入力
端では信号電圧が極めて小さいので、侵入して信号電圧
に重畳される外部高周波電磁ノイズ電圧は大きくSN比
を劣化させる。
【0010】本発明で新設したコンデンサと直列接続さ
れる抵抗素子は、このコンデンサを通じて初段増幅回路
の入力端へ流れる外部高周波電磁ノイズ電流を低減し、
これにより、集積回路の耐EMI特性を大幅に向上す
る。また、新設する抵抗素子はモノリシック又はハイブ
リッド集積回路として簡単に集積することができ、回路
構成を複雑化したり、消費電力を増加させたりすること
が無い。
れる抵抗素子は、このコンデンサを通じて初段増幅回路
の入力端へ流れる外部高周波電磁ノイズ電流を低減し、
これにより、集積回路の耐EMI特性を大幅に向上す
る。また、新設する抵抗素子はモノリシック又はハイブ
リッド集積回路として簡単に集積することができ、回路
構成を複雑化したり、消費電力を増加させたりすること
が無い。
【0011】
【実施例】本発明の集積回路の一実施例を図1を参照し
て説明する。この集積回路は、その差動入力端A,Bに
入力信号電圧Viが入力される初段積分増幅回路11
と、この初段積分増幅回路11の出力電圧を処理して所
望の信号電圧Voを出力する電子回路2とからなる。
て説明する。この集積回路は、その差動入力端A,Bに
入力信号電圧Viが入力される初段積分増幅回路11
と、この初段積分増幅回路11の出力電圧を処理して所
望の信号電圧Voを出力する電子回路2とからなる。
【0012】初段積分増幅回路1は、入力信号電圧Vi
を積分し、かつ、増幅するオペアンプ回路であって、オ
ペアンプ11の−入力端は抵抗Rを通じて集積回路の入
力端Aに接続され、その+入力端は抵抗Riを通じて集
積回路の入力端Bに接続され、これら差動入力端A,B
間に信号電圧Viが入力される。オペアンプ11の出力
端は、帰還コンデンサC及び帰還コンデンサCと直列接
続された抵抗Raとを通じて−入力端に接続され、更に
オペアンプ11の出力端は、抵抗Rsを通じて−入力端
に接続されている。
を積分し、かつ、増幅するオペアンプ回路であって、オ
ペアンプ11の−入力端は抵抗Rを通じて集積回路の入
力端Aに接続され、その+入力端は抵抗Riを通じて集
積回路の入力端Bに接続され、これら差動入力端A,B
間に信号電圧Viが入力される。オペアンプ11の出力
端は、帰還コンデンサC及び帰還コンデンサCと直列接
続された抵抗Raとを通じて−入力端に接続され、更に
オペアンプ11の出力端は、抵抗Rsを通じて−入力端
に接続されている。
【0013】オペアンプ11の+入力端は抵抗Rcを通
じ、内部接地ラインGL’、接地ラインGLを通じて接
地電極(車体)に接地されている。同様に、オペアンプ
11の+入力端はコンデンサC’及びコンデンサC’と
直列接続された抵抗Rbを通じ、内部接地ラインG
L’、接地ラインGLを通じて接地電極(車体)に接地
されている。
じ、内部接地ラインGL’、接地ラインGLを通じて接
地電極(車体)に接地されている。同様に、オペアンプ
11の+入力端はコンデンサC’及びコンデンサC’と
直列接続された抵抗Rbを通じ、内部接地ラインG
L’、接地ラインGLを通じて接地電極(車体)に接地
されている。
【0014】この実施例では、R=Ri,Rs=Rc,
Ra=Rb,C=C’とする。以下、この初段積分増幅
回路1の作動を説明する。このオペアンプ101の直流
増幅率KdcはRs/Rとなる。入力信号電圧Viの交
流信号成分はオペアンプ11で増幅されて積分用の帰還
コンデンサCを通じて−入力端に帰還され、抑圧され、
これにより積分すなわち入力信号電圧Viの交流信号成
分が低減される。回路の積分時定数はCRにより決定さ
れる。
Ra=Rb,C=C’とする。以下、この初段積分増幅
回路1の作動を説明する。このオペアンプ101の直流
増幅率KdcはRs/Rとなる。入力信号電圧Viの交
流信号成分はオペアンプ11で増幅されて積分用の帰還
コンデンサCを通じて−入力端に帰還され、抑圧され、
これにより積分すなわち入力信号電圧Viの交流信号成
分が低減される。回路の積分時定数はCRにより決定さ
れる。
【0015】C’は+入力端と接地ラインGLとを接続
する位相補償用のコンデンサであり、帰還コンデンサC
による−入力端電位の位相遅延と同じ位相遅延を+入力
端に生じさせて出力電圧の位相遅延を補償(相殺)す
る。本実施例の特徴をなす抵抗Rb(本発明でいう抵抗
素子)は、接地ラインGL及び内部接地ラインGL’に
誘導される外部高周波電磁ノイズ電圧(EMIノイズ電
圧)VnによるコンデンサC’の充放電電流に対し、電
圧降下を生じさせ、オペアンプ11の+入力端に印加さ
れるEMIノイズ電圧Vnを低減する。
する位相補償用のコンデンサであり、帰還コンデンサC
による−入力端電位の位相遅延と同じ位相遅延を+入力
端に生じさせて出力電圧の位相遅延を補償(相殺)す
る。本実施例の特徴をなす抵抗Rb(本発明でいう抵抗
素子)は、接地ラインGL及び内部接地ラインGL’に
誘導される外部高周波電磁ノイズ電圧(EMIノイズ電
圧)VnによるコンデンサC’の充放電電流に対し、電
圧降下を生じさせ、オペアンプ11の+入力端に印加さ
れるEMIノイズ電圧Vnを低減する。
【0016】これにより、初段積分増幅回路1の耐EM
Iノイズ性は大幅に向上する。ただ、位相補償用のコン
デンサC’と直列に抵抗Rbを接続することにより、位
相補償用のコンデンサC’を流れる位相補償電流の位相
すなわち+入力端に印加される電圧の位相も再度変化し
てしまう。そこで本実施例では、帰還コンデンサCと直
列に抵抗Raを接続することにより、−入力端に印加さ
れる電圧の位相も再度同じように位相変化させ、これに
より、抵抗Rbによる+入力端電位の位相再変化による
影響を相殺している。
Iノイズ性は大幅に向上する。ただ、位相補償用のコン
デンサC’と直列に抵抗Rbを接続することにより、位
相補償用のコンデンサC’を流れる位相補償電流の位相
すなわち+入力端に印加される電圧の位相も再度変化し
てしまう。そこで本実施例では、帰還コンデンサCと直
列に抵抗Raを接続することにより、−入力端に印加さ
れる電圧の位相も再度同じように位相変化させ、これに
より、抵抗Rbによる+入力端電位の位相再変化による
影響を相殺している。
【0017】もちろん、この抵抗Raにより積分時定数
が変化するが、それは抵抗Rの抵抗値を調節して補償す
ればよい。好適例において、コンデンサC’と抵抗Rb
とはEMIノイズ電圧Vnから見ればローパスフィルタ
となること、及びEMIノイズ電圧Vnの帯域が数十M
Hz以上であることから、その時定数C’Rbは、10
-8〜10-9とされる。
が変化するが、それは抵抗Rの抵抗値を調節して補償す
ればよい。好適例において、コンデンサC’と抵抗Rb
とはEMIノイズ電圧Vnから見ればローパスフィルタ
となること、及びEMIノイズ電圧Vnの帯域が数十M
Hz以上であることから、その時定数C’Rbは、10
-8〜10-9とされる。
【0018】なお上記実施例では、R=Ri、Rs=R
c、C=C’としたが、これらの等値関係が厳密でなく
ても効果が得られることは当然である。また、R=R
i、Rs=Rc、C=C’とする代わりに、Rs/R=
Rc/Riとしてもよい。この場合には、−入力端側の
時定数CRに対して+入力端側の時定数C’Riを等し
くするために、Ri=CR/C’とすることが好まし
い。
c、C=C’としたが、これらの等値関係が厳密でなく
ても効果が得られることは当然である。また、R=R
i、Rs=Rc、C=C’とする代わりに、Rs/R=
Rc/Riとしてもよい。この場合には、−入力端側の
時定数CRに対して+入力端側の時定数C’Riを等し
くするために、Ri=CR/C’とすることが好まし
い。
【0019】更に、+入力端側の時定数C’Rbに対し
て帰還端側の時定数CRaを等しくするために、Ra=
C’Rb/Cとすることが好ましい。更に入力信号電圧
Viが差動電圧ではなく、−入力端に入力される信号電
圧であってもよい。この場合には、接地端Gが入力端B
を兼ねるので、B端子及び抵抗Riは省略され、Rcは
オフセット補償抵抗として、R/Rsの値とされる。
て帰還端側の時定数CRaを等しくするために、Ra=
C’Rb/Cとすることが好ましい。更に入力信号電圧
Viが差動電圧ではなく、−入力端に入力される信号電
圧であってもよい。この場合には、接地端Gが入力端B
を兼ねるので、B端子及び抵抗Riは省略され、Rcは
オフセット補償抵抗として、R/Rsの値とされる。
【0020】このようにすれば、初段で増幅とともに積
分を行う簡単な回路構成及び消費電力低減を実現できる
にもかかわらず、接地ラインGLに誘導される高周波電
磁ノイズ電圧によるSN比低下を良好に抑圧することが
でき、特に車載電子機器用途において、効果的である。
分を行う簡単な回路構成及び消費電力低減を実現できる
にもかかわらず、接地ラインGLに誘導される高周波電
磁ノイズ電圧によるSN比低下を良好に抑圧することが
でき、特に車載電子機器用途において、効果的である。
【図1】本実施例の集積回路の回路図である。
【図2】従来の集積回路の回路図である。
1は初段積分増幅回路、C’はコンデンサ、Rbは抵抗
(抵抗素子)
(抵抗素子)
Claims (1)
- 【請求項1】一方の電極が入力端に接続され他端が接地
ラインに接続されるコンデンサを有し、外部から前記入
力端に信号電圧が入力される初段増幅回路を備える集積
回路において、 前記初段増幅回路は、前記コンデンサと直列に接続され
るEMI低減用の抵抗素子を備えることを特徴とする集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18411693A JPH0738338A (ja) | 1993-07-26 | 1993-07-26 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18411693A JPH0738338A (ja) | 1993-07-26 | 1993-07-26 | 集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0738338A true JPH0738338A (ja) | 1995-02-07 |
Family
ID=16147666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18411693A Pending JPH0738338A (ja) | 1993-07-26 | 1993-07-26 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738338A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1312652C (zh) * | 2002-01-14 | 2007-04-25 | Lg.飞利浦Lcd有限公司 | 数据传输的装置和方法、及液晶显示器的数据驱动装置 |
-
1993
- 1993-07-26 JP JP18411693A patent/JPH0738338A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1312652C (zh) * | 2002-01-14 | 2007-04-25 | Lg.飞利浦Lcd有限公司 | 数据传输的装置和方法、及液晶显示器的数据驱动装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11984859B2 (en) | Chopper amplifying circuit employing negative impedance compensation technique | |
US6313704B1 (en) | Multi-stage signal amplifying circuit | |
JPH08505753A (ja) | 演算増幅器を周波数補償する装置および方法 | |
US4406990A (en) | Direct coupled DC amplification circuit | |
JPH0738338A (ja) | 集積回路 | |
JP3061674B2 (ja) | 利得制御回路 | |
JPS6046847B2 (ja) | 多段増幅回路 | |
US7180357B2 (en) | Operational amplifier integrator | |
US5394113A (en) | High impedance low-distortion linear amplifier | |
EP0043699B1 (en) | Operational amplifier | |
JPH06196947A (ja) | 直流オフセット電圧補償回路 | |
US4280103A (en) | Multistage transistor amplifier | |
RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
JP3057397B2 (ja) | 変位比例型変換器 | |
JPS61238111A (ja) | 増幅器 | |
CN106961280A (zh) | 一种ad转换器的输入信号滤波回路 | |
US11444587B2 (en) | Multiple feedback filter | |
JP3804631B2 (ja) | 増幅装置 | |
JPH0124363B2 (ja) | ||
JP3617704B2 (ja) | 対数増幅器 | |
US20200106400A1 (en) | Chopper amplifier with decoupled chopping frequency and threshold frequency | |
CN117594021A (zh) | 电压缓冲器和显示装置 | |
JP3148469B2 (ja) | フィルタ回路 | |
JPH0139005Y2 (ja) | ||
JPH0542491Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |