DE10221156B4

DE10221156B4 - Verfahren und Schaltungsanordnung zur Takt- und Datenrückgewinnung

Info

Publication number: DE10221156B4
Application number: DE2002121156
Authority: DE
Inventors: Dirk Friedrich
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2002-05-13
Filing date: 2002-05-13
Publication date: 2007-05-03
Anticipated expiration: 2022-05-14
Also published as: DE10221156A1

Abstract

Verfahren zur Datenrückgewinnung aus einem Eingangsdatensignal (D), in dem Dateneinheiten (D1–D5) mit einer Datenfrequenz übertragen werden, bei welchem Verfahren das Eingangsdatensignal (D) mittels N Datenrückgewinnungseinheiten (5–8) abgetastet wird, wobei jede Datenrückgewinnungseinheit (5–8) aus dem Eingangsdatensignal (D) im Takt eines von N Abtastsignalen (Φ2, Φ4, Φ6, Φ8) eine Dateneinheit (D1–D5) rückgewinnt, die Frequenz der Abtastsignale (Φ2, Φ4, Φ6, Φ8) die durch N geteilte Datenfrequenz ist und N = 4 ist, und wenigstens eine bestimmte Datenrückgewinnungseinheit (5) in Abhängigkeit der Phasendifferenz zwischen dem Eingangsdatensignal (D) und dem die bestimmte Datenrückgewinnungseinheit (5) steuernden Abtastsignal (Φ2, Φ4, Φ6, Φ8) ein Steuersignal zur Beeinflussung der Phasenlage der Abtastsignale (Φ2, Φ4, Φ6, Φ8) erzeugt, dadurch gekennzeichnet, dass wenigstens eine Datenrückgewinnungseinheit (6–8) ausschließlich Dateneinheiten (D1–D5) rückgewinnt

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Datenrückgewinnung aus einem Eingangsdatensignal, in dem Dateneinheiten im Takt einer Datenfrequenz übertragen werden.

Wenn digitale Daten bzw. Dateneinheiten mit einer Datenfrequenz übertragen werden, muss zum Empfangen der Daten das Datensignal im richtigen Takt abgetastet werden. Die Abtastung des Datensignals muss mit der Datenfrequenz erfolgen und im Bezug auf die Phasenlage so gewählt sein, dass die Abtastung möglichst in der Mitte der Übertragung eines Bits bzw. einer Dateneinheit stattfindet. Zu diesem Zweck ist es bekannt, mittels einer PLL-Schaltung (Phase Locked Loop-Schaltung) mit einem Phasendetektor und einem gesteuerten Oszillator ein Taktsignal zu erzeugen, dessen Frequenz der Datenfrequenz entspricht, und eine Abtasteinheit mit dem Taktsignal anzusteuern. Eine derartige Schaltungsanordnung ist in 5 dargestellt. Darin bezeichnet D das Datensignal, in dem mit einer Datenfrequenz Bits bzw. Dateneinheiten D1–D5 übertragen werden. Das Datensignal D beaufschlagt einen Phasendetektor 19, der ausgangsseitig zwei Steuersignale liefert, die in einem Filter 9 gefiltert und zusammengeführt werden und mit denen schließlich ein spannungsgesteuerter Oszillator bzw. VCO 10 angesteuert wird, dessen Ausgangssignal das Taktsignal 18 ist, das zum Phasendetektor 19 rückgeführt und zur Abtastung des Datensignals D verwendet wird. Im dargestellten Beispiel wird das Datensignal D bei jeder fallenden Flanke des Taktsignals 18 abgetastet. Die PLL ist so eingerichtet, dass die fallende Flanke des Taktsignals 18 in der Mitte der einzelnen Bits D1–D5 liegt.

Darüber hinaus ist durch die US 6,211,741 B1 eine Schaltungsanordnung zur Takt- und Datenrückgewinnung bekannt, in der sowohl die steigende als auch fallende Flanke eines Taktsignals zur Datenrückgewinnung herangezogen wird. Dabei sind zwei getrennte Abtasteinrichtungen vorhanden, von denen die eine mit der steigenden Flanke und die andere mit der fallenden Flanke des Taktsignal angesteuert werden, wobei die von den beiden Abtasteinheiten rückgewonnen Daten wieder zusammengeführt werden. Der dabei erzielbare Vorteil besteht darin, dass das Taktsignal nur die halbe Frequenz wie das Datensignal aufweisen muss. Dies vereinfacht die Auslegung eines auch in diesem Fall verwendeten spannungsgesteuerten Oszillators. Bezogen auf die mit dem spannungsgesteuerten Oszillator erzeugbare maximale Taktfrequenz kann zwar mit der vorgenannten Schaltungsanordnung eine doppelte Datenfrequenz bewältigt werden, jedoch sind auf Grund der gestiegenen Datenübertragungsraten die Datenfrequenzen stark angestiegen und werden in Zukunft noch weiter ansteigen, so dass das Problem der hohen Datenfrequenzen und der Auslegung eines entsprechend schnellen spannungsgesteuerten Oszillators auf Dauer nicht gelöst ist.

Ferner ist durch die EP 1 032 134 A1 eine Schaltungsanordnung zur Seriell-Parallel-Wandlung bekannt, in der vier Speicherglieder zyklisch nacheinander zur Übernahme des logischen Zustands einer gemeinsamen Datenleitung getaktet werden. Dabei wird der Takt zusammen mit den Daten übertragen und von der sendenden Schaltung vorgegeben. Eine Taktrückgewinnung ist daher nicht erforderlich, so dass sämtliche Speicherglieder ausschließlich zur Datenrückgewinnung eingesetzt werden. Eine Übertragung der Daten ohne gleichzeitige Taktübertragung ist mit dieser Schaltung nachteiligerweise nicht möglich.

Ferner ist durch die DE 10 042 233 A1 ein Takt- und Datenregenerator mit Demultiplexerfunktion bekannt. Die Vorrichtung arbeitet mit vier Abtastgliedern, die zyklisch nacheinander getaktet werden und dabei den logischen Zustand eines Datensignals übernehmen. Die Ausgangssignale der Abtastglieder werden in Gruppen von jeweils drei mit XOR-Gattern miteinander verglichen, um die Phasendifferenz zwischen den Taktsignalen der Abtastglieder und dem Datensignal festzustellen. Von den vier Ausgangssignalen der Abtastglieder werden nur zwei als Daten weitergeleitet, so dass nachteiligerweise nur die Hälfte der Abtastglieder zur Datenrückgewinnung eingesetzt werden.

Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, ein Verfahren sowie eine Schaltungsanordnung zur Takt- und Datenrückgewinnung zu schaffen, mit denen Eingangsdatensignale mit Datenfrequenzen in einem sehr großen Bereich mit einem möglichst geringen Schaltungsaufwand bewältigt werden können.

Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Schaltungsanordnung mit den Merkmalen des Anspruchs 9 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.

Erfindungsgemäß sind wenigstens vier Datenrückgewinnungseinheiten vorgesehen, die zeitlich versetzt das Dateneingangssignal abtasten, um aus diesen eine Dateneinheit rückzugewinnen. Jede Datenrückgewinnungseinheit wird dabei von einem Abtastsignal angesteuert, wobei die Datenrückgewinnungseinhei ten insbesondere durch eine Flanke im Abtastsignal angesteuert werden und die Flanken der verschiedenen Abtastsignale äquidistant zeitlich versetzt auftreten. Die Abtastsignale geben somit einen Rückgewinnungstakt vor, in dem die Datenrückgewinnungseinheiten jeweils eine Dateneinheit aus dem Eingangsdatensignal rückgewinnen. Auf diese Weise müssen die einzelnen Abtastsignale nur eine Frequenz aufweisen, die der Datenfrequenz, mit der die Daten im Eingangsdatensignal übertragen werden, geteilt durch die Anzahl der Datenrückgewinnungseinheit entspricht. Auf diese Weise können auch beliebig hohe Datenfrequenzen bewältigt werden, da grundsätzlich die Anzahl der Datenrückgewinnungseinheiten beliebig vergrößerbar ist. Die Abtastsignale weisen alle die gleiche Frequenz auf und besitzen unterschiedliche Phasenlagen. Daher werden die Abtastsignale vorteilhafterweise ausgehend von einem Taktsignal erzeugt, das wie im Stand der Technik üblich mittels eines gesteuerten Oszillators innerhalb einer PLL-Schaltung erzeugt werden kann. Selbstverständlich können auch andere Verfahren zur Erzeugung verschiedener Abtastsignale mit gleicher Frequenz und unterschiedlichen Phasenlagen verwendet werden.

Weiterhin ist wenigstens eine Datenrückgewinnungseinheit so ausgestaltet, dass sie die Phasendifferenz zwischen dem Abtastsignal und dem Eingangsdatensignal ermitteln kann und davon abhängig ein Steuersignal zum Beeinflussen der Frequenz der Abtastsignale erzeugen kann. Auf diese Weise kann über diese spezielle Datenrückgewinnungseinheit und einen gesteuerten Oszillator wie gewohnt eine PLL-Schaltung aufgebaut werden. Dabei ist es auch möglich, mehrere Datenrückgewinnungseinheiten so auszugestalten, dass sie die Phasendifferenz ermitteln können und sämtliche von den Datenrückgewinnungseinheiten in Abhängigkeit der Phasendifferenz erzeugte Steuersignale zur Steuerung des Oszillators heranzuziehen.

Erfindungsgemäß ist wenigstens eine Datenrückgewinnungseinheit vorgesehen, die ausschließlich Datenpakete rückgewinnt und nicht zur Ermittlung der Phasendifferenz zwischen dem Eingangsdatensignal und dem Abtastsignal dient. Die Datenrückgewinnungseinheiten, die die Phasendifferenz nicht auswerten, können dabei als einfache Speicher ausgebildet sein, die vom entsprechenden Abtastsignal gesteuert den logischen Zustand des Eingangsdatensignals in einen Speicher übernehmen.

Vorteilhafterweise wird zur Ermittlung der Phasendifferenz zwischen dem Eingangsdatensignal und einem Abtastsignal in einer Datenrückgewinnungseinheit das Eingangsdatensignal zu jedem Rückgewinnungstakt mehrfach abgetastet und die Phasendifferenz in Abhängigkeit dieser mehrfachen Abtastungen ermittelt. Dabei kann auch eine Plausibilitätsprüfung durchgeführt werden, indem beispielsweise die logischen Wechsel überprüft werden und ein Fehlersignal erzeugt wird, wenn innerhalb dieser mehrfachen Abtastungen mehr als ein Zustandswechsel auftritt. Insbesondere wird das Eingangsdatensignal von jeder derart ausgestalteten Datenrückgewinnungseinheit dreifach abgetastet und bei Auftreten eines logischen Wechsels innerhalb dieser drei Abtastungen das Steuersignal zum Beeinflussen der Frequenz des Abtastsignals wie folgt erzeugt. Wenn der logische Zustand der mittleren Abtastung dem der ersten Abtastung entspricht, erfolgt die Ansteuerung der Datenrückgewinnungseinheit durch das Ansteuersignal zu spät und es wird ein Steuersignal zum Erhöhen der Frequenz der Abtastsignale erzeugt. Wenn der logische Zustand der mittleren Abtastung dem der dritten Abtastung entspricht, erfolgen die Abtastungen zu früh und es wird ein Steuersignal zur Verringerung der Frequenz der Abtastsignale erzeugt. Wenn innerhalb der drei Abtastungen kein Wechsel der logischen Zustände auftritt oder zwei Wechsel auftreten, wird kein Steuersignal erzeugt oder es wird das zuvor erzeugte Steuersignal beibehalten, da eine plausible Auswertung der Abtastungen nicht möglich ist.

Wenn zwei zeitlich aufeinanderfolgend Dateneinheiten rückgewinnende Datenrückgewinnungseinheiten mehrfach abtasten, kann vorteilhafterweise vorgesehen sein, dass die letzte der mehreren Abtastungen der zuerst rückgewinnenden Datenrückgewinnungseinheit gleichzeitig mit der ersten der mehreren Abtastungen der danach rückgewinnenden Datenrückgewinnungseinheit durchgeführt wird. Auf diese Weise ist es möglich, zur Steuerung dieser beiden Abtastungen der verschiedenen Datenrückgewinnungseinheiten ein einziges Steuersignal zu verwenden. Wenn beispielsweise vier Datenrückgewinnungseinheiten zur Ermittlung der Phasendifferenz verwendet werden, die jeweils dreifach abtasten, sind auf diese Weise insgesamt nur acht Steuersignale erforderlich. Die erste Datenrückgewinnungseinheit benutzt die ersten drei Signale, wobei das dritte Signal zusammen mit dem vierten und dem fünften von der zweiten Datenrückgewinnungseinheit verwendet wird, das fünfte zusammen mit dem sechsten und dem siebten von der dritten Datenrückgewinnungseinheit und das siebte, achte und erste Signal von der vierten Datenrückgewinnungseinheit verwendet wird. Die Phasenlagen der acht Steuersignale, von denen vier die Abtastsignale darstellen, sind vorteilhafterweise über die Periodendauer gleich verteilt.

Grundsätzlich kann die Phasendifferenz auf jede der bekannten Arten ermittelt werden, beispielsweise mittels eines analogen Phasendetektors.

Datenrückgewinnungseinheiten, mit denen keine Phasendifferenz ermittelt werden soll, können in einer besonders einfachen Ausführungsform von einfachen D-Flip-Flops gebildet werden, die von dem entsprechenden Abtastsignal angesteuert werden. Zum Aufbau einer PLL-Schaltung mit Hilfe der Phasendifferenzermittlung mittels einer Datenrückgewinnungseinheit ist nur eine Datenrückgewinnungseinheit erforderlich, mit der auch die Phasendifferenz ermittelt werden kann. Wenn nicht in allen Datenrückgewinnungseinheiten die Phasendifferenz durch Mehrfachabtastung ermittelt wird, sind in einer derartigen Ausführungsform wenige Steuersignale erforderlich.

Die Abtastsignale bzw. Steuersignale können vorteilhafterweise mittels eines Phasenschiebers erzeugt werden, der die verschiedenen Abtastsignale ausgehend von einem Taktsignal erzeugt. Dabei können durch geeignete Serienschaltungen von Widerständen definierte Phasenverzögerungen erzeugt werden. Ggf. kann ein Inverter zur Erzeugung eines invertierten Signals verwendet werden und können benachbarte Phasen zur Erzeugung einer dazwischenliegenden Phasenlage herangezogen werden.

Von den einzelnen Datenrückgewinnungseinheiten werden die Dateneinheiten bzw. Bits des Eingangsdatensignals zeitlich versetzt ermittelt. Diese Daten können danach beispielsweise wieder zusammengeführt werden, um einen kontinuierlichen Ausgangsdatenstrom zu erzeugen. Darüber hinaus ist es möglich, die von den verschiedenen Datenrückgewinnungseinheiten rückgewonnenen Dateneinheiten nachzusynchronisieren, so dass sie zu einem bestimmten Zeitpunkt gleichzeitig vorliegen. Auf diese Weise kann darüber hinaus eine Umsetzung der seriell empfangenen Daten in eine parallele Struktur erreicht werden. Wenn beispielsweise vier Datenrückgewinnungseinheiten verwen det werden, deren Ausgangsdaten gemeinsam nachsynchronisiert werden, liegen immer vier aufeinanderfolgende Bits als paralleler Digitalwert vor.

Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.

1 zeigt den Aufbau einer Schaltungsanordnung zur Takt- und Datenrückgewinnung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung,

2 zeigt den zeitlichen Verlauf der in der Schaltungsanordnung nach dem Ausführungsbeispiel auftretenden Datensignale bzw. Steuersignale,

3 zeigt den grundsätzlichen Aufbau einer Phasenschiebeeinrichtung zur Verwendung in einer Schaltungsanordnung nach dem Ausführungsbeispiel, und

4 zeigt eine Schaltungsanordnung zur Takt- und Datenrückgewinnung zusammen mit dem zu verarbeitenden Datensignal und einem in der Schaltung auftretenden Taktsignal gemäß dem Stand der Technik.

1 zeigt eine Schaltungsanordnung zur Takt- und Datenrückgewinnung aus einem Eingangsdatensignal D, in dem Daten im Takt einer Datenfrequenz übertragen werden. Wie in 2 oben zu sehen ist, werden in dem Datensignal D seriell Dateneinheiten D1–D5 übertragen. Im vorliegenden Beispiel werden Binärdaten übertragen, so dass die Dateneinheiten D1–D5 einzelne Bits darstellen, die Nullen oder Einsen sein können. Da die übertragenen Daten kein regelmäßiges Muster aufweisen, kann jede Dateneinheit D1–D5 unabhängig voneinander entweder eine 1 oder eine 0 sein. Eine einzelne Dateneinheit D1–D5 wird auch als Datenauge bezeichnet. Zum Rückgewinnen einer Dateneinheit D1–D5 wird vorteilhafterweise der logische Zustand des Eingangsdatensignal D genau in der Mitte des Datenauges abgetastet.
Die in 1 dargestellte Schaltungsanordnung weist dazu vier Datenrückgewinnungseinheiten 5–8 auf, die alle von dem Eingangsdatensignal D beaufschlagt werden. Zusätzlich werden die Datenrückgewinnungseinheiten 5–8 von Steuersignalen Φ1–Φ4, Φ6, Φ8 beaufschlagt, die von einem Abtastsignalgenerator 11 erzeugt werden. Dabei wird die erste Datenrückgewinnungseinheit 5 von drei zeitlich benachbarten Steuersignalen Φ1–Φ3 angesteuert. Die Steuersignale Φ1–Φ4, Φ6, Φ8 werden in dem Abtastsignalgenerator 11 aus einem Taktsignal durch definierte Phasenverzögerung erzeugt. Das Taktsignal wird von einem spannungsgesteuerten Oszillator (VCO) 10 erzeugt und von einem Schleifenfilter 9 gefiltert.
Die Datenrückgewinnungseinheit 5 tastet somit das Eingangsdatensignal D zu drei Zeitpunkten ab. Anhand der logischen Zustände des Eingangsdatensignals D zu den drei Abtastzeitpunkten ermittelt die Datenrückgewinnungseinheit 5 zum einen die übertragene Dateneinheit D1 und D5 und zum anderen die Phasendifferenz zwischen dem Eingangsdatensignal D und den die Datenrückgewinnungseinheit 5 beaufschlagenden Steuersignalen Φ1–Φ3. Dazu wird das Auftreten eines Zustandswechsels innerhalb der drei Abtastungen überwacht. Wenn alle drei Abtastungen den gleichen logischen Zustand aufweisen oder zwei Zustandswechsel aufgetreten sind, ist die Ermittlung einer Phasendifferenz möglich. Maßgeblich ist bei Auftreten eines Zu standswechsels innerhalb der drei Abtastungen die zeitlich mittlere Abtastung, wobei eine vorauseilende Phase des Eingangsdatensignals D zur Folge hat, dass die mittlere Abtastung den gleichen logischen Zustand wie die darauffolgende Abtastung aufweist. Im umgekehrten Fall weist die mittlere Abtastung den gleichen logischen Zustand wie die vorangegangene Abtastung auf. Abhängig von der ermittelten Phasendifferenz wird von der Datenrückgewinnungseinheit 5 ein Steuersignal zum Beeinflussen der Frequenz des spannungsgesteuerten Oszillators 10 erzeugt. Das Steuersignal wird zuerst von einem Schleifenfilter 9 gefiltert.
Von den Steuersignalen Φ1–Φ4, Φ6, Φ8 sind nur vier Steuersignale Φ2, Φ4, Φ6, Φ8, eines für jede Datenrückgewinnungseinheit 5–8, zur Datenrückgewinnung zwingend erforderlich, die übrigen Steuersignale Φ1, Φ3 dienen der Mehrfachabtastung zur Ermittlung der Phasendifferenz. Ebenso kann die Phasendifferenz von zwei oder drei Datenrückgewinnungseinheiten 5–8 ermittelt werden und/oder kann die Ermittlung der Phasendifferenz auf andere Weisen erfolgen, die beispielsweise keine Mehrfachabtastung erfordern.
Die in 1 dargestellte Schaltungsanordnung stellt grundsätzlich eine normale PLL-Schaltung dar, bei der der Phasendetektor von der Datenrückgewinnungseinheit 5 gebildet wird. Eine derartige Schaltungsanordnung eignet sich insbesondere zur Anwendung im Höchstfrequenzbereich, in dem Datenfrequenzen von mehreren GHz auftreten. Durch die Verwendung beliebig vieler Datenrückgewinnungseinheiten 5–8 kann die Frequenz des Oszillators 10 ebenso beliebig verringert werden, so dass beliebig hohe Datenfrequenzen verarbeitet werden können.
Die von den Datenrückgewinnungseinheiten 5–8 rückgewonnenen Dateneinheiten D1–D5 fallen zeitlich nacheinander an. Die Dateneinheiten D1–D5 können entweder wieder zu einem einzigen Datenstrom zusammengefügt werden, in dem die Dateneinheiten wieder seriell auftreten, oder können parallel weiterverarbeitet werden. Dazu werden die Dateneinheiten vorteilhafterweise nachsynchronisiert, so dass sie zu wenigstens einem Zeitpunkt gleichzeitig vorliegen. Die Nachsynchronisation kann von einem beliebigen Steuersignal innerhalb der Schaltungsanordnung durchgeführt werden, dessen Frequenz der durch N geteilten Datenfrequenz entspricht. Dies kann jedes Abtastsignal bzw. Steuersignal Φ1–Φ4, Φ6, Φ8 sein.
Unter Bezugnahme auf 2 wird nachfolgend die Funktion der Schaltungsanordnung erläutert. In dem in 2 dargestellten zeitlichen Diagramm ist zuoberst das Eingangsdatensignal D dargestellt, von dem fünf aufeinanderfolgende Dateneinheiten D1–D5 dargestellt sind. Darunter sind die Steuersignale Φ1–Φ8 dargestellt, deren Frequenz ¼ der Datenfrequenz beträgt und die zueinander jeweils um die halbe Periodendauer der Datenfrequenz phasenverschoben sind. Von den acht Steuersignalen Φ1–Φ8 werden im vorliegenden Ausführungsbeispiel nur die sechs Steuersignals Φ1–Φ4, Φ6, Φ8 verwendet. Die Datenrückgewinnungseinheiten 5–8 sind so eingerichtet, dass sie bei einer steigenden Flanke eines Steuersignals Φ1–Φ4, Φ6, Φ8 eine Abtastung des logischen Zustands des Eingangsdatensignals D vornehmen. In 2 ist der zeitliche Verlauf für den Fall dargestellt, dass die PLL-Schaltung eingerastet ist, so dass die drei die Datenrückgewinnungseinheit 1–5 ansteuernden Steuersignale Φ1–Φ3 zeitlich symmetrisch zum Datenauge bzw. zum Auftreten einer Dateneinheit innerhalb des Eingangsdatenstroms D liegen. Dies bedeutet, dass die mittlere Abtastung dem Dateninhalt der Dateneinheit D1 entspricht. Dementsprechend liegt der Inhalt der Dateneinheit D1 mit der steigenden Flanke des Steuersignals Φ2 vor. Die rückgewonnenen Dateneinheiten D1–D5, die an den Ausgängen der Datenrückgewinnungseinheiten 5–8 anliegen, sind in 2 in den untersten vier Zeilen dargestellt. Da die Frequenz der Abtastsignale Φ1–Φ8 nur ¼ der Datenfrequenz beträgt, gewinnt jede Datenrückgewinnungseinheit 5–8 nur jede vierte Dateneinheit D1–D5 rück. Dementsprechend liegt das Ausgangssignal einer Datenrückgewinnungseinheit 5–8 für vier Periodendauern der Datenfrequenz an.
Erfindungsgemäß ist nur eine Datenrückgewinnungseinheit 5 so eingerichtet ist, dass sie die Phasendifferenz zwischen dem Eingangsdatensignal D und den diese Datenrückgewinnungseinheit 5 beaufschlagenden Steuersignale Φ1–Φ3 ermittelt kann. Die anderen Datenrückgewinnungseinheiten 6–8 sind nur zur Rückgewinnung von Daten eingerichtet. Dementsprechend ist es für diese Datenrückgewinnungseinheiten 6–8 nicht erforderlich, das Eingangsdatensignal D mehrfach abzutasten. Daher werden diese Datenrückgewinnungseinheiten 6–8 jeweils nur von einem Steuersignal Φ4 bzw. Φ6 bzw. Φ8 beaufschlagt. Die nicht die Phasendifferenz ermittelnden Datenrückgewinnungseinheiten 6–8 sind in diesem Fall einfache D-Flip-Flops, die von den entsprechenden Abtastsignalen Φ4, Φ6, Φ8 gesteuert den logischen Zustand des Eingangsdatensignals D übernehmen. Es sind weitere Ausführungsformen vorstellbar, in denen mehr als eine, aber nicht alle Datenrückgewinnungseinheiten 1–8 zur Ermittlung der Phasendifferenz eingerichtet sind. Beispielsweise kann die erste und die dritte Datenrückgewinnungseinheit 5 bzw. 7 zum Ermitteln der Phasendifferenz eingerichtet sein.
Grundsätzlich reicht eine Datenrückgewinnungseinheit 5–8, die zum Ermitteln der Phasendifferenz eingerichtet ist. Nachteiligerweise wird dabei aber nur zu jeder vierten bzw. N-ten Dateneinheit D1–D5 ein Steuersignal zum Beeinflussen des VCOs erzeugt. Wenn gerade diejenige Datenrückgewinnungseinheit 5–8, die die Phasendifferenz ermittelt, Abtastungen ohne Phaseninformation liefert, die zu einem Ermitteln einer Phasendifferenz ungeeignet sind, steigt das Risiko, dass die Phasenlage der Steuersignale Φ1–Φ8 nicht mehr ordnungsgemäß geregelt werden kann. Dabei steigt dieses Risiko in dem Maße, in dem der Anteil an Datenrückgewinnungseinheiten 5–8 sinkt, die zur Ermittlung der Phasendifferenz eingerichtet sind. Ein höherer Anteil an Datenrückgewinnungseinheiten 5–8, die zum Ermitteln der Phasendifferenz eingerichtet sind, stellt zwar einen höheren Aufwand dar, erhöht dafür aber die Sicherheit der Phasenregelung.
Grundsätzlich kann bei einer erfindungsgemäßen Schaltungsanordnung zum Erzeugen der verschiedenen Steuersignale Φ1–Φ8 eine Phasenschiebevorrichtung zum Erzeugen der verschiedenen Phasenlagen verwendet werden. Eine derartige Einrichtung ist in 3 dargestellt. Die dort dargestellte Schaltung umfasst einen Treiber 13, der von dem Ausgangssignal des VCOs 10 gespeist wird und ausgangsseitig ein positives Signal 14 und ein negatives Signal 15 erzeugt. Die beiden Ausgangssignale 14, 15 des Treibers 13 beaufschlagen mehrere Serienschaltungen von Impedanzen 16, 17. Durch Kombination von ohmschen Impedanzen 16 und kapazitiven Impedanzen 17 können auf diese Weise verschiedene Phasenlagen an den Knotenpunkten der einzelnen Serienschaltungen erzeugt werden, wobei auch induktive Impedanzen verwendet werden können. Durch die Wahl der Reihenfolge einer kapazitiven Impedanz und einer ohmschen Im pedanz 16, sowie der Kapazität der kapazitiven Impedanzen 17 bzw. des Werts der ohmschen Impedanzen 16 können die genauen Phasenlagen an den Knotenpunkten beeinflusst werden. In der dargestellten Schaltung werden ausgehend vom positiven Zweig 14 in drei Serienschaltungen die Steuersignale Φ1, Φ8 und Φ2 erzeugt. Mit Hilfe des negativen Signals 15 werden die Steuersignale Φ4, Φ5, Φ6 erzeugt. Das Steuersignal Φ3 kann durch die beiden Steuersignale Φ1 und Φ2 und das Steuersignal Φ7 durch die beiden Steuersignale Φ6 und Φ8 erzeugt werden.
Die Ausgangssignale der einzelnen Datenrückgewinnungseinheiten 5–8 können vorteilhafterweise nachsynchronisiert werden, wozu sich grundsätzlich jedes Steuersignal Φ1–Φ8 eignet.

Claims

Verfahren zur Datenrückgewinnung aus einem Eingangsdatensignal (D), in dem Dateneinheiten (D1–D5) mit einer Datenfrequenz übertragen werden, bei welchem Verfahren das Eingangsdatensignal (D) mittels N Datenrückgewinnungseinheiten (5–8) abgetastet wird, wobei jede Datenrückgewinnungseinheit (5–8) aus dem Eingangsdatensignal (D) im Takt eines von N Abtastsignalen (Φ2, Φ4, Φ6, Φ8) eine Dateneinheit (D1–D5) rückgewinnt, die Frequenz der Abtastsignale (Φ2, Φ4, Φ6, Φ8) die durch N geteilte Datenfrequenz ist und N = 4 ist, und wenigstens eine bestimmte Datenrückgewinnungseinheit (5) in Abhängigkeit der Phasendifferenz zwischen dem Eingangsdatensignal (D) und dem die bestimmte Datenrückgewinnungseinheit (5) steuernden Abtastsignal (Φ2, Φ4, Φ6, Φ8) ein Steuersignal zur Beeinflussung der Phasenlage der Abtastsignale (Φ2, Φ4, Φ6, Φ8) erzeugt, dadurch gekennzeichnet, dass wenigstens eine Datenrückgewinnungseinheit (6–8) ausschließlich Dateneinheiten (D1–D5) rückgewinnt
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens eine Datenrückgewinnungseinheit (5) bei jedem vom Takt des entsprechenden Abtastsignals (Φ2) vorgegebenen Rückgewinnungstakt das Eingangsdatensignal (D) mehrfach abtastet und die Phasendifferenz durch Auswerten der Zustandswechsel zwischen den mehreren Abtastungen für den vom entsprechenden Abtastsignal (Φ2) vorgegebenen Rückgewinnungszeitpunkt ermittelt wird.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die mehreren Abtastungen zeitlich symmetrisch zum vom Takt des entsprechenden Abtastsignals (Φ2) vorgegebenen Rückgewinnungszeitpunkt sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die rückgewonnenen Dateneinheiten (D1–D5) nachsynchronisiert werden, so dass sie zu wenigstens einem Zeitpunkt gleichzeitig vorliegen.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die von den Datenrückgewinnungseinheiten (5–8) rückgewonnen Dateneinheiten (D1–D5) im Takt eines Abtastsignals (Φ2, Φ4, Φ6, Φ8) nachsynchronisiert werden.
Verfahren nach Anspruch 2 und 4, dadurch gekennzeichnet, dass die rückgewonnenen Dateneinheiten im Takt einer zusätzlichen Abtastung (Φ1, Φ3, Φ5, Φ7) einer Datenrückgewinnungseinheit (5) nachsynchronisiert werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine Datenrückgewinnungseinheit (6–8) zum Abtasten des Eingangsdatensignals (D) dessen logischen Zustand im Takt des entsprechenden Abtastsignals (Φ2, Φ4, Φ6, Φ8) speichert.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die rückgewonnenen Dateneinheiten in der Reihenfolge der von den Abtastsignalen (Φ2, Φ4, Φ6, Φ8) vorgegebenen Rückgewinnungsreihenfolge zu einem Ausgangsdatensignal zusammengeführt werden.
Schaltungsanordnung zur Datenrückgewinnung aus einem Eingangsdatensignal (D), in dem Dateneinheiten (D1–D5) im Takt einer Datenfrequenz übertragen werden, mit – N Datenrückgewinnungseinheiten (5–8), – einem Abtastsignalgenerator (11) zur Erzeugung von N äquidistant phasenverschobenen Abtastsignalen (Φ2, Φ4, Φ6, Φ8), deren Frequenz die durch N geteilte Datenfrequenz ist, – wobei jede Datenrückgewinnungseinheit (5–8) von einem Abtastsignal (Φ2, Φ4, Φ6, Φ8) beaufschlagt und derart eingerichtet ist, dass die Datenrückgewinnungseinheiten (5–8) das Eingangsdatensignal (D) abtasten und zeitversetzt im Takt der Abtastsignale (Φ2, Φ4, Φ6, Φ8) jeweils eine Dateneinheit (D1–D5) rückgewinnt, und N wenigstens 4 ist, und wobei wenigstens eine bestimmte Datenrückgewinnungseinheit (5) derart eingerichtet ist, dass sie in Abhängigkeit der Phasendifferenz zwischen dem Eingangsdatensignal (D) und dem die bestimmte Datenrückgewinnungseinheit (5) steuernden Abtastsignal (Φ2) ein Steuersignal zur Beeinflussung der Phasenlage der Abtastsignale (Φ2, Φ4, Φ6, Φ8) erzeugt, dadurch gekennzeichnet, dass wenigstens eine Datenrückgewinnungseinheit (6–8) derart eingerichtet ist, dass sie ausschließlich Dateneinheiten (D1–D5) rückgewinnt.
Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Schaltungsanordnung einen steuerbaren Oszillator (10) zum Erzeugen eines Taktsignals zum Ansteuern des Abtastsignalgenerators (11) aufweist, wobei das Taktsignal die gleiche Frequenz wie die Abtastsignale (Φ2, Φ4, Φ6, Φ8) aufweist, und die Schaltungsanordnung derart eingerichtet ist, dass der Oszillator (10) von in Abhängigkeit der Phasendifferenz zwischen dem Eingangsdatensignal (D) und einem Abtastsignal (Φ2, Φ4, Φ6, Φ8) erzeugten Steuersignal angesteuert wird.
Schaltungsanordnung nach einem der Ansprüche 9 bis 10, dadurch gekennzeichnet, dass der Abtastsignalgenerator (11) eine Phasenschiebevorrichtung (13–17) aufweist, die wenigstens eine Serienschaltung von Impedanzen mit unterschiedlichen Imaginäranteilen (16, 17) zum Erzeugen eines Phasensignals mit definierter Phasenlage gegenüber einem Taktsignal aufweist.
Schaltungsanordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass der Abtastsignalgenerator (11) von einem mehrstufigen Ringoszillator gebildet wird.
Schaltungsanordnung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Datenrückgewinnungseinheiten (5–8) einen Speicher zum Speichern des logischen Zustands des Eingangsdatensignals (D) im Takt eines Abtastsignals (Φ2, Φ4, Φ6, Φ8) aufweisen.
Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass der Speicher ein taktgesteuertes Speicherelement ist.
Schaltungsanordnung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass die Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 8 eingerichtet ist.