DE10214314A1 - Chipmodul - Google Patents

Chipmodul

Info

Publication number
DE10214314A1
DE10214314A1 DE2002114314 DE10214314A DE10214314A1 DE 10214314 A1 DE10214314 A1 DE 10214314A1 DE 2002114314 DE2002114314 DE 2002114314 DE 10214314 A DE10214314 A DE 10214314A DE 10214314 A1 DE10214314 A1 DE 10214314A1
Authority
DE
Germany
Prior art keywords
chip
electrodes
cavity
substrate
epoxy adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002114314
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NedCard BV
Original Assignee
NedCard BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NedCard BV filed Critical NedCard BV
Priority to DE2002114314 priority Critical patent/DE10214314A1/de
Publication of DE10214314A1 publication Critical patent/DE10214314A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Chipmodul mit einem dielektrischen Substrat, wenigstens einem Chip, der in eine Kavität des Substrats eingesetzt ist, und mehreren an dem Substrat angebrachten und gegeneinander elektrisch isolierten flächigen Elektroden, deren elektrische Anschlüsse in den Bereich der Kavität hineinragen und mit den Bondpads des Chips nach Art einer Direktkontaktierung verbunden sind. Des weiteren betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines solchen Chipmoduls.
  • Chipmodule der in Rede stehenden Art, bei denen die Bondpads des Chips und die elektrischen Anschlüsse der Elektroden nach Art einer Direktkontaktierung verbunden sind, sind am Markt erhältlich und werden beispielsweise von der STS ATL Corporation unter dem Markennamen "Microsite" vertrieben. Ihrem Grundsatz nach sind solche Module auch in der WO 01/65595 A3 der STS ATL Corporation beschrieben. Im Unterschied zu einer elektrischen Kontaktierung nach dem sogenannten Wire-Bonding-Verfahren, bei dem die Elektroden mit den Bondpads des Chips über Drähte verbunden werden, erfolgt bei den Chipmodulen, von denen die Erfindung ausgeht, eine direkte Verbindung der elektrischen Anschlüsse der Elektroden - auch Leads genannt - mit den Bondpads des Chips. Hierzu ragen die Leads der Elektroden in die Kavität des dielektrischen Substrats herein und sind den Bondpads des Chips genau gegenüberliegend angeordnet, so daß die Leads auf die Bondpads gedrückt werden können.
  • Die Direktkontaktierung zwischen den Leads der Elektroden und den Bondpads des Chips wird aus verschiedenen Gründen für vorteilhaft erachtet. Als nachteilig wird jedoch angesehen, daß bei den bekannten Chipmodulen die Kavität oberhalb und unterhalb des Chips mit einem Epoxy-Material ausgegossen werden muß, um den Chip mit den Elektroden und dem dielektrischen Substrat zu verbinden, wobei auch die Leads der Elektroden mit dem Epoxy-Material bedeckt werden, da dies einerseits technisch aufwendig ist und andererseits zu bedeutenden kosmetischen Problemen führen kann.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Chipmodul der eingangs genannten Art anzugeben, das auf einfache Weise herzustellen ist. Des weiteren soll ein Verfahren zur Herstellung eines solchen Chipmoduls angegeben werden.
  • Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß die Elektroden derart ausgebildet sind, daß sie die Grundfläche der Kavität im wesentlichen vollständig abdecken. Erfindungsgemäß ragen somit nicht nur die elektrischen Anschlüsse der Elektroden in den Bereich der Kavität hinein, sondern größere Bereiche der Elektroden, so daß die Kavität mit Ausnahme der zu Isolationszwecken zwischen den Elektroden erforderlichen Abstände im wesentlichen vollständig abgedeckt ist. Zur Herstellung eines in sich geschlossenen Chipmoduls ist es aufgrund dieser Ausbildungsform lediglich erforderlich, die Bereiche der Elektroden, die in den Bereich der Kavität hineinragen, mit dem Chip zu verbinden. Wegen der vergleichsweise großen Flächen, die hier zur Verfügung stehen, ist dies auf einfache Weise möglich und erhält die Anordnung vor allen Dingen eine hohe Stabilität, so daß auf ein Ausgießen der Kavität mit einem Epoxy-Material, das die Leads und den Chip umschließt, verzichtet werden kann.
  • Die Verbindung zwischen dem Chip und den Elektroden kann beispielsweise durch eine Epoxy-Kleberschicht erfolgen, die in die Kavität eingebracht wird, bevor der Chip eingesetzt wird. In vorteilhafter Weise wird hierbei der Epoxy-Kleber in Form einer Folie in die Kavität eingelegt, wodurch die Handhabung vereinfacht wird.
  • Bei der Herstellung des Chipmoduls ist sicherzustellen, daß die Bondpads des Chips den entsprechenden elektrischen Anschlüssen der Elektroden exakt gegenüberliegen, d. h. die Elektroden müssen positionsgenau an dem Substrat angebracht werden, und in gleicher Weise muß der Chip positionsgenau in die Kavität eingesetzt werden, so daß die Bondpads bzw. an diesen angebrachte Bumps aus einem beispielsweise Gold-Nickel-Material und die elektrischen Anschlüsse der Elektroden einander kontaktieren. Des weiteren muß sichergestellt werden, daß durch den Epoxy-Kleber die elektrische Kontaktierung zwischen den Elektroden und dem Chip nicht beeinträchtigt wird. Hierzu können beispielsweise in der Epoxy-Kleber-Folie entsprechende Durchgangsöffnungen für die Bumps vorgesehen sein. In bevorzugter Weise wird jedoch ein anisotropischer Epoxy- Kleber verwendet und die Kontaktierung der elektrischen Anschlüsse der Elektroden mit den an den Bondpads des Chips vorgesehenen Bumps indirekt durch die leitenden Füllstoffe in dem anisotropisch leitenden Epoxy-Material hergestellt. Hierzu wird der Epoxy-Kleber, nachdem der Chip in die Kavität eingebracht worden ist, unter Temperatur und Druck ausgehärtet. Auf Druck kann hierbei verzichtet werden, wenn ein Epoxy-Kleber verwendet wird, der bei seiner Aushärtung stark schrumpft, so daß die Elektroden mit den Bumps während des Aushärtens durch die Schrumpfkraft des Epoxy-Klebers automatisch aneinander gepreßt werden.
  • Gemäß einer bevorzugten Ausführungsform ist vorgesehen, daß die Elektronen durch eine dünne Metallfolie, welche auf das dielektrische Substrat laminiert ist, gebildet werden. Im übrigen kann die von den Elektroden wegweisende Rückseite des Chips durch ein Vergußmaterial geschützt werden.
  • Hinsichtlich weiterer vorteilhafter Ausgestaltungen und weiterer Bildungen der Erfindung wird auf die Unteransprüche sowie die nachfolgende Beschreibung eines Ausführungsbeispiels anhand der beiliegenden Zeichnung verwiesen. In der Zeichnung zeigt:
  • Fig. 1 ein Chipmodul gemäß der vorliegenden Erfindung von unten her betrachtet,
  • Fig. 2 einen vergrößerten Ausschnitt des Chipmoduls aus Fig. 1 im Bereich der Kavität,
  • Fig. 3 den Ausschnitt aus Fig. 2 im Schnitt III-III und
  • Fig. 4 die Darstellung aus Fig. 3, bei welcher der Chip von einem Vergußmaterial eingeschlossen ist.
  • In den Figuren ist ein Chipmodul 1 gemäß der vorliegenden Erfindung dargestellt. Zu dem Chipmodul 1 gehört ein flächiges Substrat 2 aus einem dielektrischen Material, an dessen Unterseite insgesamt fünf flächige Elektroden 3 vorgesehen sind. In der Darstellung von Fig. 2 ist gut erkennbar, daß die Elektroden 3 mit Abstand zueinander an dem Substrat 2 angeordnet sind, so daß sie gegeneinander elektrisch isoliert sind. Zu dem Chipmodul 1 gehört weiterhin ein Chip 4, der in eine Kavität 5, welche etwa mittig in dem Substrat 2 ausgebildet ist, von der den Elektroden 3 gegenüberliegenden Oberseite des Substrats 2 her eingesetzt ist.
  • Wie in den Fig. 1 und 2 gut erkennbar ist, ragen die Elektroden 3 an der Unterseite des Substrats 2 in den Bereich der Kavität 5 hinein, und zwar in der Weise, daß die Kavität 5 mit Ausnahme der zu Isolationszwecken zwischen den Elektroden 3 erforderlichen Abstände im wesentlichen vollständig abgedeckt ist. Die Anordnung ist dabei so getroffen, daß die fünf Bondpads 6 des Chips 4 den elektrischen Anschlüssen der fünf Elektroden 3 genau gegenüberliegen, so daß eine Direktkontaktierung zwischen den elektrischen Anschlüssen der Elektroden und den Bondpads 6 des Chips 4 möglich ist. Wie die Fig. 3 und 4 gut erkennen lassen, erfolgt diese Direktkontaktierung über sogenannte Bumps 7 aus einem Gold-Nickel-Material, die an den Bondpads 6 des Chips 4 angebracht sind.
  • Die Fig. 3 und 4 zeigen weiterhin, daß zwischen dem Chip 4 und den Elektroden 3 eine Epoxy-Kleberschicht 8 vorgesehen ist, über welche die Elektroden 3 und der Chip 4 mechanisch miteinander verbunden sind. In der dargestellten Ausführungsform wird für den Epoxy-Kleber 8 ein anisotropisch leitendes Epoxy-Material verwendet, über dessen elektrisch leitende Füllstoffe auch die Kontaktierung der elektrischen Anschlüsse der Elektroden 3 mit den an den Bondpads 6 des Chips 4 vorgesehenen Bumps 7 auf indirektem Weg erfolgt. Das Chipmodul 1 kann an seiner von den Elektroden 3 wegweisenden Seite durch ein Vergußmaterial 9 geschützt sein, wie es in Fig. 4 gezeigt ist.
  • Das erfindungsgemäße Chipmodul läßt sich auf einfache Weise nach dem folgenden Verfahren herstellen:
    Zunächst wird das dielektrische Substrat 2 mit der mittigen Kavität 5 hergestellt. Auf die Unterseite des Substrats 2 werden dann die fünf Elektroden 3 beispielsweise in Form einer Metallfolie angebracht, beispielsweise laminiert. Parallel dazu wird der Chip 4 mit den Bumps 7 versehen.
  • Anschließend wird in die Kavität 5 des Substrats 2 von dessen Oberseite her der Epoxy-Kleber 8 beispielsweise in Form einer Folie eingebracht, und dann wird der Chip 4 in die Kavität 5 eingesetzt, wobei die Bumps 7 unmittelbar oberhalb der elektrischen Anschlüsse der Elektroden 3 positioniert werden. Die so vorbereitete Anordnung wird fixiert, indem der Epoxy-Kleber 8 unter Druck und Temperatur ausgehärtet wird. Durch die flächige mechanische Verbindung zwischen dem Chip 4 und den Elektroden 3 wird eine sehr stabile Anordnung erzielt, so daß es nicht mehr erforderlich ist, das Chipmodul 1 beispielsweise in ein Epoxy-Material einzugießen.

Claims (11)

1. Chipmodul mit einem dielektrischen Substrat (2), wenigstens einem Chip (4), der in eine Kavität (5) des Substrats (2) eingesetzt ist, und mehreren an dem Substrat (2) angebrachten und gegeneinander elektrisch isolierten flächigen Elektroden (3), deren elektrische Anschlüsse in den Bereich der Kavität (5) hineinragen und mit den Bondpads (6) des Chips (4) nach Art einer Direktkontaktierung verbunden sind, dadurch gekennzeichnet, daß die Elektroden (3) derart ausgebildet sind, daß sie die Grundfläche der Kavität (5) im wesentlichen vollständig abdecken.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß im Bereich der Kavität (5) zwischen dem Chip (4) und den Elektroden (3) eine Epoxy-Kleberschicht (8) vorgesehen ist.
3. Chipmodul nach Anspruch 2, dadurch gekennzeichnet, daß die Epoxy-Kleberschicht durch eine Epoxy- Kleberfolie (8) gebildet ist.
4. Chipmodul nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Epoxy-Kleberfolie (8) aus einem anisotropisch leitenden Epoxy-Material besteht und die elektrische Kontaktierung zwischen an den Bondpads (6) des Chips (4) angebrachten Bumps (7) und den Elektroden (3) indirekt durch die leitenden Füllstoffe in dem anisotropisch leitenden Epoxy-Material erfolgt.
5. Chipmodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Elektroden (3) durch eine dünne Metallfolie, welche auf das dielektrische Substrat (2) laminiert ist, gebildet werden.
6. Chipmodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die von den Elektroden (3) wegweisende Rückseite des Chips (4) durch ein Vergußmaterial (9) geschützt ist.
7. Verfahren zur Herstellung eines Chipmoduls, insbesondere nach einem der Ansprüche 1 bis 6, bei welchem
ein dielektrisches Substrat (2) mit einer Kavität (5) für einen Chip (4) zur Verfügung gestellt wird,
flächige Elektroden (3) auf einer Hauptfläche des Substrats (2) in der Weise angebracht werden, daß ihre elektrischen Anschlüsse in den Bereich der Kavität (5) des Substrats (2) hineinragen,
ein Chip (4) in die Kavität (5) von der den Elektroden (3) gegenüberliegenden Seite her eingesetzt wird und
die Bondpads (6) des Chips (4) mit den elektrischen Anschlüssen der Elektroden nach Art einer Direktkontaktierung verbunden werden,
dadurch gekennzeichnet, daß
die Elektroden (3) so ausgebildet und an dem Substrat (2) angebracht werden, daß sie die Kavität (5) zumindest im wesentlichen abdecken.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Chip (4) und die Elektroden (3) durch einen Epoxy-Kleber (8) miteinander verbunden werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß vor der Anbringung des Chips (4) an dem Substrat (2) der Epoxy-Kleber (8) in Form einer Folie in die Kavität (5) von der den Elektroden (3) gegenüberliegenden Seite eingebracht wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß ein anisotropischer Epoxy-Kleber (8) verwendet wird und die Kontaktierung der elektrischen Anschlüsse der Elektroden (3) mit an den Bondpads (6) des Chips (4) vorgesehenen Bumps (7) indirekt über den Epoxy-Kleber (8) hergestellt wird, indem der Epoxy-Kleber (8) unter Druck und Temperatur ausgehärtet wird.
11. Verfahren nach einem der Anspüche 7 bis 10, dadurch gekennzeichnet, daß die von den Elektroden (3) wegweisende Rückseite des Chips (4) mit einem Vergußmaterial eingegossen wird.
DE2002114314 2002-03-28 2002-03-28 Chipmodul Ceased DE10214314A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002114314 DE10214314A1 (de) 2002-03-28 2002-03-28 Chipmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002114314 DE10214314A1 (de) 2002-03-28 2002-03-28 Chipmodul

Publications (1)

Publication Number Publication Date
DE10214314A1 true DE10214314A1 (de) 2003-10-23

Family

ID=28458488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002114314 Ceased DE10214314A1 (de) 2002-03-28 2002-03-28 Chipmodul

Country Status (1)

Country Link
DE (1) DE10214314A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005051059A1 (de) * 2003-11-17 2005-06-02 Siemens Aktiengesellschaft Raue kontakte
WO2013034759A1 (fr) * 2011-09-08 2013-03-14 Sansystems Dispositif électronique à puce et procédé de fabrication par bobines

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls
DE4424396C2 (de) * 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls
DE4424396C2 (de) * 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005051059A1 (de) * 2003-11-17 2005-06-02 Siemens Aktiengesellschaft Raue kontakte
WO2013034759A1 (fr) * 2011-09-08 2013-03-14 Sansystems Dispositif électronique à puce et procédé de fabrication par bobines
FR2980015A1 (fr) * 2011-09-08 2013-03-15 Sansystems Dispositif electronique a puce et procede de fabrication par bobines

Similar Documents

Publication Publication Date Title
DE3153769C2 (de) Trägerelement zum Einbau in Ausweiskarten
AT398877B (de) Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
EP0811667B1 (de) Verfahren zur Herstellung mechanisch fester Klebstoffverbindungen zwischen Oberflächen
DE4021871C2 (de) Hochintegriertes elektronisches Bauteil
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE3236567A1 (de) Optischer koppler mit einem leiterrahmen sowie leiterrahmen dafuer
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
EP0931343A1 (de) Chipmodul insbesondere zur implantation in einen chipkartenkörper
DE19720275A1 (de) Substrat für Halbleiteranordnung, Herstellungsverfahren für dasselbe und das Substrat verwendende gestapelte Halbleiteranordnung
DE3810899C2 (de)
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE3005773A1 (de) Oberflaechenwellen-bauelement
EP0071311A2 (de) Verfahhren zur Herstellung von auf AnschluBflächen eines integrierten Bausteins aufgesetzten Kontaktelementen
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
EP1065624B1 (de) Chipmodul zum Einbau in einen Chipkartenträger
DE2413905C2 (de) Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente
DE19701165C1 (de) Chipkartenmodul
DE102005015036A1 (de) Verfahren zur Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE10214314A1 (de) Chipmodul
DE102010001759A1 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
EP0907966B1 (de) Integrierte halbleiterschaltung
DE10012882C2 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE3440110C1 (de) Verfahren zur Herstellung mechanisch trennbarer Vielfach-Verbindungen fuer den elektrischen Anschluss mikroelektronischer Bauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection