DE10208774A1 - Verfahren zur Herstellung einer Speicherzelle - Google Patents
Verfahren zur Herstellung einer SpeicherzelleInfo
- Publication number
- DE10208774A1 DE10208774A1 DE10208774A DE10208774A DE10208774A1 DE 10208774 A1 DE10208774 A1 DE 10208774A1 DE 10208774 A DE10208774 A DE 10208774A DE 10208774 A DE10208774 A DE 10208774A DE 10208774 A1 DE10208774 A1 DE 10208774A1
- Authority
- DE
- Germany
- Prior art keywords
- diffusion
- dopant
- diffusion barrier
- filler
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000002019 doping agent Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000945 filler Substances 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Erfindungsgemäß wird ein Verfahren zur Herstellung einer Speicherzelle, insbesondere einer DRAM-Speicherzelle, mit einem Transistor und einem Grabenkondensator bereitgestellt, die über einen vergrabenen Strap-Kontakt miteinander verbunden sind. Durch das Aufbringen mindestens einer Diffusionsbarriere auf einer oberen Oberfläche eines ersten Füllmaterials des Grabenkondensators wird eine unerwünschte Ausdiffusion von Dotierstoff aus dem ersten Füllmaterial verhindert. Bei intakter Diffusionsbarriere kann also höchstens ein ggf. in einem zweiten Füllmaterial vorhandener Dotierstoff in angrenzende Bereiche ausdiffundieren. Die Ausdiffusion von Dotierstoff aus dem ersten Füllmaterial kann jedoch gezielt durch Aufbrechen der Diffusionsbarriere mittels einer Wärmebehandlung in Gang gesetzt werden. Durch die Möglichkeit, die Diffusion des Dotierstoffs bis zu einem geeigneten Prozeßpunkt zurückzuhalten, kann eine exzessive Ausdiffusion in einen Kontaktbereich mit einem Transistor vermieden werden.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Speicherzelle mit einem Transistor und einem Grabenkondensator, die über einen vergrabenen Strap- Kontakt miteinander verbunden sind. Die vorliegende Erfindung betrifft insbesondere ein Verfahren zur Herstellung einer DRAM-Speicherzelle mit einem Transistor und einem Grabenkondensator, die über einen vergrabenen Strap-Kontakt miteinander verbunden sind.
- Speicherzellen mit Grabenkondensatoren werden in integrierten Schaltungen (ICs), wie beispielsweise Speichern mit wahlfreiem Zugriff (RAMs), dynamischen RAMs (DRAMs), synchronen DRAMs (SDRAMs), statischen RAMs (SRAMs) und Nur- Lese-Speichern (ROMs) eingesetzt. Die ICs verwenden Kondensatoren typischerweise zum Zwecke der Ladungsspeicherung. So wird beispielsweise in dynamischen Schreib-/Lesespeichern mit wahlfreiem Zugriff (DRAMs) der Ladungszustand des Kondensators zur Repräsentation eines Datenbits genutzt.
- Eine DRAM-Speicherzelle umfaßt darüber hinaus noch einen sogenannten Auswahltransistor, der mit dem Kondensator elektrisch leitend verbunden ist. Der Auswahltransistor ist typischerweise ein MOS-Transistor, d. h. er weist ein Source- und ein Draingebiet auf, die durch ein Kanalgebiet voneinander getrennt sind. Über dem Kanalgebiet ist eine Gateelektrode angeordnet, über die der Stromfluß im Kanal gesteuert werden kann. Zur Ansteuerung der Speicherzelle ist eines der Source-/Draingebiete (S/D-Gebiete) mit der Bitleitung und die Gateelektrode mit der Wortleitung des Speichers verbunden. Das andere S/D-Gebiet ist mit dem Kondensator verbunden.
- Das fortlaufende Bestreben nach Verkleinerung der Speichervorrichtungen fördert den Entwurf von DRAMs mit größerer Dichte und kleinerer charakteristischer Größe, d. h. kleinerer Speicherzellenfläche. Dies könnte durch den Einsatz kleinerer Komponenten, also auch kleinerer Kondensatoren ermöglicht werden. Allerdings wird durch eine Verkleinerung der Kondensatoren auch deren Speicherkapazität erniedrigt, was sich negativ auf die Funktion der Speicherzelle auswirkt: Zum einen kann die erforderliche Zuverlässigkeit beim Auslesen des gespeicherten Wertes nicht mehr garantiert werden, zum anderen muß bei DRANs die Auffrischfrequenz erhöht werden.
- Eine Lösung dieses Problems bietet der Grabenkondensator, bei dem die Kondensatorfläche vertikal in einem Graben im Substrat angeordnet ist. Diese Anordnung erlaubt eine relativ große Kondensatorfläche, d. h. eine ausreichend große Kapazität, bei gleichzeitig geringem Oberflächenbedarf. Zur Herstellung eines Grabenkondensators wird zuerst ein Graben in ein Substrat geätzt. Zur Bildung der ersten Kondensatorelektrode wird dann beispielsweise ein Dotierstoff in das die Grabenwand umgebende Substratmaterial eingebracht. Die Grabenwand wird dann mit einem Dielektrikum ausgekleidet, wobei als Dielektrikum beispielsweise ONO verwendet werden kann. Anschließend wird der Graben mit einem elektrisch leitenden Füllmaterial aufgefüllt. Dieses Füllmaterial bildet die zweite Kondensatorelektrode. Vorzugsweise ist in einem oberen Bereich des Grabenisolators ein Isolatorkragen ("collar") ausgebildet, der einen Leckstrom zur ersten Elektrode hin verhindert. Verfahren zur Herstellung von Grabenkondensatoren sind beispielsweise in EP 0 491 976 B1 und EP 0 971 414 A1 beschrieben.
- Zur Herstellung einer Speicherzelle muß der Kondensator schließlich noch mit einem S/D-Gebiet des Transistors verbunden werden, was beispielsweise über einen Strap-Kontakt geschehen kann. Der Strap-Kontakt wird typischerweise als vergrabener Strap-Kontakt ("buried strap") ausgebildet, d. h. der Kontakt wird unter der oberen Substratoberfläche hergestellt, da diesen Anordnung den Vorteil hat, daß sie weniger Fläche beansprucht als ein an der Oberfläche liegender Strap-Kontakt. Somit erleichtert ein vergrabener Strap-Kontakt eine Verkleinerung der Speicherzelle.
- Bei der Herstellung eines solchen vergrabenen Strap- Kontakts wird auf dem Füllmaterial der zweiten Elektrode im Graben eine Brücke erzeugt, die typischerweise aus Polysilizium besteht und einen Teil des Strap-Kontakts darstellt. In dem an die Brücke angrenzenden Bereich des einkristallinen Siliziums wird ein dotierter Diffusionsbereich ausgebildet, der sich bis zu einem S/D- Gebiet des Transistors erstreckt. Zusammen formen der Diffusionsbereich und die Brücke den Strap-Kontakt, der eine elektrisch leitende Verbindung zwischen der zweiten Kondensatorelektrode und dem S/D-Gebiet des Transistors herstellt. Verfahren zur Herstellung solcher vergrabener Strap-Kontakte sind beispielsweise in EP 0 939 430 A2, EP 0 939 435 A1 und EP 0 971 414 A1 beschrieben.
- Wie oben erwähnt, wird typischerweise für das elektrisch leitende Füllmaterial hochdotiertes Polysilizium verwendet. Als Dotierstoff eignet sich beispielsweise As, das in einer Konzentration von 1019 bis 1020 cm-3 in das Polysilizium eingebracht ist. Wie in Fig. 3 durch Pfeile angedeutet, diffundiert dieser Dotierstoff aus dem Füllmaterial 3 in das Polysilizium der Brücke 6 und den Diffusionsbereich 12, d. h. das daran angrenzende monokristalline Silizium des Substrats 1, und stellt so die für den elektrischen Kontakt erforderliche Leitfähigkeit im Bereich zwischen dem Kondensator und dem Transistor her. Dabei ist die Dotierstoffkonzentration eine kritische Größe: Einerseits erhöht eine zu schwache Dotierung den Widerstand des Diffusionsbereichs, was die Leistungsfähigkeit der Speicherzelle negativ beeinflußt;
- andererseits führt eine zu starke Dotierung zu exzessiver Ausdiffusion in den Diffusionsbereich und zu einem möglichen Kurzschließen der beiden S/D-Gebiete des Transistors.
- Soll nun der Transistor verkleinert werden, um den Platzbedarf der Speicherzellen zu vermindern, so wird zwangsläufig auch das Kanalgebiet des Transistors verkleinert. Um ein Kurzschließen der S/D-Gebiete in diesem Fall zu verhindern, müßte daher entweder die Dotierstoffkonzentration im Füllmaterial der zweiten Kondensatorelektrode herabgesetzt werden oder aber der zulässige Temperaturbereich nachfolgender Prozeßschritte soweit eingeschränkt werden, daß die Ausdiffusion von Dotierstoff aus dem Füllmaterial hinreichend eingeschränkt wird.
- Die Herabsetzung der Dotierstoffkonzentration birgt aber, wie oben beschrieben, die Gefahr eines zu hohen Kontaktwiderstands des Kondensators. Die Begrenzung des zulässigen Temperaturbereichs für nachfolgende Prozeßschritte schränkt jedoch die Freiheit bei der Prozeßgestaltung erheblich ein, was ebenfalls unerwünscht ist.
- Es ist daher eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung einer Speicherzelle anzugeben, das die genannten Schwierigkeiten mindert bzw. ganz vermeidet.
- Es ist insbesondere eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren anzugeben, das den zulässigen Bereich von Prozeßtemperaturen von der Dotierstoffkonzentration im Elektrodenmaterial entkoppelt. Es ist weiterhin eine Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren anzugeben, das sich leicht in einen bestehenden Fertigungsprozeß einfügen läßt. Darüber hinaus ist es eine Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren anzugeben, das eine Verkleinerung eines Speicherzellentransistors zuläßt, ohne die Leistung der Speicherzelle negativ zu beeinflussen.
- Diese Aufgabe wird durch Verfahren zur Herstellung einer Speicherzelle gemäß dem unabhängigen Anspruch 1 gelöst. Weitere vorteilhafte Ausgestaltungen, Ausführungsformen und Aspekte der vorliegenden Erfindung sind in den abhängigen Ansprüchen, Beschreibung und den beiliegenden Zeichnungen angegeben.
- Erfindungsgemäß wird ein Verfahren zur Herstellung einer Speicherzelle, insbesondere einer DRAM-Speicherzelle, bereitgestellt, die einen Transistor und einen Grabenkondensator aufweist, die über einen vergrabenen Strap- Kontakt miteinander verbunden sind. Dabei weist das erfindungsgemäße Verfahren die folgenden Schritte auf:
- a) ein Grabenkondensator, der mit einem ersten dotierten Füllmaterial gefüllt ist, wird erzeugt;
- b) mindestens eine Diffusionsbarriere über einer oberen Oberfläche des ersten Füllmaterials wird erzeugt;
- c) ein zweites Füllmaterial wird über der mindestens einen Diffusionsbarriere zur Bildung einer Brücke als Teil des vergrabenen Strap-Kontakts aufgebracht;
- d) ein Transistor mit einer Gateelektrode und Source/Drain-Gebieten wird erzeugt;
- e) ein RTP-Schritt zum Aufbrechen der mindestens einen Diffusionsbarriere wird durchgeführt; und
- f) zumindest eine Wärmebehandlung wird durch geführt, um ein Diffusionsgebiet als Teil des vergrabenen Strap- Kontakts zu erzeugen.
- Durch das Aufbringen mindestens einer Diffusionsbarriere auf einer oberen Oberfläche des ersten Füllmaterials wird eine unerwünschte Ausdiffusion von Dotierstoff aus dem ersten Füllmaterial verhindert. Bei intakter Diffusionsbarriere kann also höchstens ein ggf. im zweiten Füllmaterial vorhandener Dotierstoff in angrenzende Bereiche ausdiffundieren. Die Ausdiffusion von Dotierstoff aus dem ersten Füllmaterial kann jedoch gezielt durch Aufbrechen der Diffusionsbarriere mittels einer Wärmebehandlung in Gang gesetzt werden. Durch die Möglichkeit, die Diffusion des Dotierstoffs bis zu einem geeigneten Prozeßpunkt zurückzuhalten, kann eine exzessive Ausdiffusion in einen Kontaktbereich mit einem Transistor vermieden werden. Ein Kurzschließen der S/D-Gebiete des Transistors wird somit verhindert, ohne daß die Dotierstoffkonzentration im Elektrodenmaterial des Kondensators herabgesetzt werden müßte.
- Auch wird eine Entkoppelung des Diffusionsprozesses vom zulässigen Temperaturbereich nachfolgender thermischer Prozeßschritte insoweit erreicht, als bei noch intakter Diffusionsbarriere Prozeßtemperaturen eingestellt werden können, die ohne die Diffusionsbarriere zu einer starken Diffusion des Dotierstoffs mit den oben beschriebenen nachteiligen Folgen geführt hätten.
- Die Schritte a) bis f) des erfindungsgemäßen Verfahrens müssen nicht notwendigerweise in der angegebenen Reihenfolge ausgeführt werden. Ist das zweite Füllmaterial ausreichend hoch dotiert so kann beispielsweise Schritt f auch bereits vor Schritt e) ausgeführt werden und zumindest ein wesentlicher Teil des Diffusionsgebiets erzeugt werden.
- Im Rahmen der vorliegenden Erfindung steht RTP für Rapid Thermal Processing, d. h. ein schnelles, kurzzeitiges Erhitzen des Werkstücks auf eine hohe Temperatur. Solch ein RTP- Schritt läßt sich problemlos an fast beliebiger Stelle in einen bestehenden Prozeßablauf integrieren.
- Gemäß eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung umfaßt der RTP-Schritt ein Erhitzen auf eine Temperatur zwischen ungefähr 1000°C und ungefähr 1100°C. Dabei beträgt die Zeitdauer bevorzugt zwischen 5 s und 60 s. Vorzugsweise beträgt die Zeitdauer zwischen 5 s und 30 s.
- Gemäß eines bevorzugten Ausführungsbeispiels der Erfindung wird die Diffusionsbarriere durch eine dünne Oxidschicht, vorzugsweise Siliziumoxid, gebildet.
- Durch die Ausbildung der Diffusionsbarriere als Oxidschicht, insbesondere als Siliziumoxidschicht, kann der Verfahrensschritt b) mittels eines einfachen Oxidationsschritts in einen bereits bestehenden Prozeß integriert werden. Siliziumoxid stellt dabei ein Material für die Diffusionsbarriere dar, das bei den meisten Herstellungsprozessen ohne größeren Aufwand über der oberen Oberfläche des ersten Füllmaterials ausgebildet werden kann.
- Gemäß eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung ist die Oxidschicht dünn genug, um in einem nachfolgenden RTP-Schritt aufgebrochen zu werden. Gemäß noch eines weiteren Ausführungsbeispiels der vorliegenden Erfindung beträgt die Dicke der Oxidschicht weniger als 10 nm.
- Die Zerstörbarkeit der Diffusionsbarriere durch einen RTP-Schritt wird insbesondere dadurch sichergestellt, daß die Diffusionsbarriere hinreichend dünn ist, um durch den RTP- Schritt aufgebrochen zu werden. Durch die entsprechende Einstellung der Schichtdicke eröffnet sich eine einfache Möglichkeit der Steuerung, unter welchen Prozeßbedingungen die Diffusionsbarriere aufgebrochen wird. Insbesondere dünne Oxidschichten unter 10 nm Dicke können durch RTP-Schritte leicht aufgebrochen werden, wobei sich an der Grenzfläche beispielsweise Oxidbällchen ausbilden können.
- Gemäß eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung wird der RTP-Schritt zum Aufbrechen der Diffusionsbarriere so im Gesamtherstellungsprozeß einer integrierten Schaltung angeordnet, daß der zulässige Temperaturbereich von nach dem RTP-Schritt erfolgenden thermischen Prozessen ausreicht, um eine hinreichende Diffusion von Dotierstoff aus dem ersten Füllmaterial in einen Kontaktbereich mit einem Transistor zu bewirken.
- Wie vorher beschrieben, kann während des Bestehens der Diffusionsbarriere keine unerwünschte Ausdiffusion von Dotierstoff aus dem Elektrodenmaterial stattfinden. Insbesondere können bei intakter Diffusionsbarriere also Prozeßtemperaturen eingestellt werden, die ansonsten zu einer zu starken Ausdiffusion und den entsprechenden negativen Folgen führen würden. Es ist daher vorteilhaft, den RTP- Schritt, der die Diffusionsbarriere beseitigt und ein Einsetzen der Ausdiffusion von Dotierstoff erlaubt, so im Gesamtprozeß anzuordnen, daß durch den Temperaturbereich nachfolgender Prozeßschritte zwar eine hinreichende Diffusion von Dotierstoff in den Kontaktbereich zwischen Kondensator und Transistor stattfindet, gleichzeitig aber eine übermäßige Diffusion, die zu einem Kurzschließen von Source und Drain führen würde, vermieden wird. Insbesondere ist es daher vorteilhaft, den RTP-Schritt erst dann auszuführen, wenn die noch auszuführenden Prozeßschritte keine allzu hohen Temperaturen mehr erfordern.
- Gemäß eines anderen bevorzugten Ausführungsbeispiels der Erfindung wird als erstes Füllmaterial Polysilizium verwendet, da dieses Material bekannt gute Eigenschaften, etwa bei der Auffüllung des Grabens, aufweist.
- Gemäß eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung ist das erste Füllmaterial hoch dotiert, um so zum einen ein hinreichendes Dotierstoffreservoir für die nachfolgende Ausdiffusion bereitzustellen und zu anderen einen hinreichend kleinen Widerstand der Kondensatorelektrode sicherzustellen.
- Gemäß noch eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung wird als Dotierstoff für das erste Füllmaterial As oder P verwendet.
- Diese Materialien sind üblich bei der Herstellung von n+-dotierten Polysiliziumbereichen. Allerdings kann auch eine p+-dotierte zweite Elektrode erzeugt werden, wobei dann beispielsweise B als Dotierstoff verwendet wird. Die Dotierstoffkonzentration beträgt typischerweise sowohl für Ladungsträger vom p- wie auch vom n-Typ etwa 1019 bis 1020 cm-3.
- Gemäß noch eines weiteren bevorzugten Ausführungsbeispiels der Erfindung wird als zweites Füllmaterial Polysilizium verwendet.
- Gemäß eines anderen bevorzugten Ausführungsbeispiels der vorliegenden Erfindung weist das zweite Füllmaterial eine geringere Dotierstoffkonzentration als das erste Füllmaterial auf. Insbesondere ist gemäß noch eines anderen Ausführungsbeispiels der vorliegenden Erfindung das zweite Füllmaterial undotiert.
- Dadurch, daß das zweite Füllmaterial eine geringere Dotierstoffkonzentration als das erste Füllmaterial aufweist, insbesondere wenn es undotiert ist, kann ein weiterer Spielraum für nachfolgende thermische Prozeßschritte eröffnet werden: Da die Diffusionsgeschwindigkeit des Dotierstoffs mit höherer Temperatur zunimmt, kann durch eine geeignet gewählte, geringere Dotierstoffkonzentration des zweiten Füllmaterials sichergestellt werden, daß sich durch die dem RTP-Schritt nachfolgenden thermischen Prozesse die gewünschte Konzentration von Dotierstoffen im Kontaktbereich einstellt.
- Sind nach dem Öffnen der Diffusionsbarriere beispielsweise Hochtemperaturprozesse, die eine starke Ausdiffusion bewirken, vorgesehen, so kann durch eine nur geringe Dotierstoffkonzentration im zweiten Füllmaterial trotzdem eine zu starke Diffusion in den Transistorbereich verhindert werden. Insbesondere kann es vorteilhaft sein, das zweite Füllmaterial gänzlich undotiert zu belassen.
- Im folgenden wird nun eine vorteilhafte Ausführungsform der vorliegenden Erfindung anhand der beigefügten Zeichnungen erläutert. Dabei zeigen:
- Fig. 1 eine DRAM-Speicherzelle, die einen gemäß eines Ausführungsbeispiels der vorliegenden Erfindung hergestellt ist;
- Fig. 2A einen Ausschnitt aus der in Fig. 1 gezeigten Speicherzelle in einem ersten Stadium des Herstellungsverfahrens;
- Fig. 2B den Ausschnitt aus Fig. 2A in einem zweiten Stadium des Herstellungsverfahrens;
- Fig. 3 den Ausschnitt aus Fig. 2A bei einem im Stand der Technik bekannten Herstellungsverfahren.
- Fig. 1 zeigt schematisch den Aufbau einer DRAM- Speicherzelle mit einem Grabenkondensator, wie sie gemäß einem Ausführungsbeispiel der vorliegenden Erfindung herstellbar ist.
- In einem Substrat 1 ist ein Graben ausgebildet, wobei in einem unteren Bereich des Grabens im angrenzenden Substrat eine erste Elektrode 2 ausgebildet ist. Eine zweite Elektrode 3 aus einem ersten Füllmaterial, die von der ersten Elektrode 2 durch das Kondensatordielektrikum 4 getrennt ist, ist innerhalb des Grabens ausgebildet. Die erste Elektrode 2 wird dabei durch Einbringen von Dotierstoff in einen an die Grabenwand angrenzenden Bereich des Substrats 1 erzeugt. Anschließend wird auf die Grabenwand ein Dielektrikum, z. B. ONO, abgeschieden, wobei hier Materialien mit großer Dielektrizitätskonstante bevorzugt sind. Schließlich wird das erste Füllmaterial abgeschieden und der Graben damit aufgefüllt. In diesem Ausführungsbeispiel ist das erste Füllmaterial Polysilizium, das mit Arsen in ein Konzentration von 1020 cm-3 dotiert ist.
- In einem oberen Bereich des Kondensators ist ein Isolatorkragen 5 ausgebildet, der beispielsweise aus einer thermischen Oxidschicht und einer darauf aufgebrachten TEOS- Schicht aufgebaut sein kann. Der Isolatorkragen verhindert oder reduziert zumindest das Auftreten von Leckströmen von einem Kontaktbereich des Kondensators zur ersten Elektrode 2. Weiterhin ist eine Grabenisolation 13 (STI) von beispielsweise 0,25 µm Tiefe ausgebildet, die die dargestellte Speicherzelle von benachbarten Zellen isoliert. Wie gezeigt, überlappt die Grabenisolation 13 einen Bereich des Grabens und läßt einen übrigen Bereich offen, so daß ein Stromfluß durch diesen übrigen Bereich möglich ist. Oberhalb der zweiten Elektrode 3 ist eine Brücke 6 angeordnet, die direkt an einen durch Diffusion ausgebildeten Kontaktbereich 12 angrenzt. Die Brücke 6 und der Diffusionsbereich 12 bilden zusammen einen vergrabenen Strap-Kontakt
- Oberhalb des Diffusionsbereichs 12 ist ein erstes S/D- Gebiet 7 im Substrat ausgebildet. Das erste S/D-Gebiet 7 ist von einem zweiten S/D-Gebiet 8 durch ein Kanalgebiet 9 beabstandet. Oberhalb des Kanalgebiets 9 ist eine Gateelektrode 10 des Transistors angeordnet, die vom Kanalgebiet durch ein Dielektrikum 11 getrennt ist.
- Anhand der Fig. 2A und 2B soll nun das Verfahren zur Herstellung einer Speicherzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung erläutert werden. Dabei wird angenommen, daß der Grabenkondensator bereits soweit erzeugt wurde, daß die erste und die zweite Elektrode 2, 3 sowie das Kondensatordielektrikum 4 vorhanden sind. Auch der Isolatorkragen 5 soll schon erzeugt worden sein.
- Wie in Fig. 2A gezeigt, wird über einer oberen Oberfläche der zweiten Elektrode, die durch ein erstes Füllmaterial gebildet ist, eine Diffusionsbarriere 14A erzeugt. In diesem Ausführungsbeispiel ist die Diffusionsbarriere aus einer weniger als 1 nm dicken Schicht Siliziumoxid gebildet, die auf einfache Weise durch einen Oxidationsschritt erzeugt wird. Solange die Oxidschicht 14A intakt ist, kann kein Dotierstoff aus dem ersten Füllmaterial 3 in den Bereich der Brücke 6 und des Diffusionsbereichs 12 ausdiffundieren. Lediglich im zweiten Füllmaterial 6 enthaltener Dotierstoff kann in den Diffussionsbereich 12 einwandern, wie durch den Pfeil in Fig. 2A angedeutet wird. So wird der Kanalbereich 9 zwischen den S/D-Gebieten 7, 8 des Transistors vor einem Kurzschließen bewahrt. Nach dem Erzeugen der Diffusionsbarriere 14A ausgeführte thermische Prozeßschritte sind damit in bezug auf die verstärkte Ausdiffusion von Dotierstoff aus dem ersten Füllmaterial unschädlich.
- In Fig. 2B ist die Anordnung der Fig. 2A nach einem erfolgten RTP-Schritt gezeigt. Im vorliegenden Ausführungsbeispiel wird bei dem RTP-Schritt für 20 s eine Temperatur von 1050°C eingestellt. Die Diffusionsbarriere 14B ist nun infolge des RTP-Schritts aufgebrochen. Wie durch die Pfeile angedeutet, kann jetzt auch Dotierstoff aus dem ersten Füllmaterial 3 in die Brücke 6 und den Diffusionsbereich 12 diffundieren. Da sich der RTP-Schritt praktisch an jeder beliebigen Stelle im Fertigungsprozeß einschieben läßt, ist so die Möglichkeit eröffnet, das Einsetzen der Diffusion im Hinblick auf dem RTP-Schritt nachfolgende thermische Prozesse zu steuern. Dadurch können eine übermäßige Ausdiffusion von Dotierstoff aus dem ersten Füllmaterial 3 und die damit zusammenhängenden Nachteile vermieden werden. Eine Verkleinerung des Speicherzellentransistors, und insbesondere des Kanalgebiets 9, können somit auch ohne Absenkung der Dotierstoffkonzentration im ersten Füllmaterial durchgeführt werden.
Claims (12)
1. Verfahren zur Herstellung einer Speicherzelle,
insbesondere einer DRAM-Speicherzelle, mit einem
Transistor und einem Grabenkondensator, die über einen
vergrabenen Strap-Kontakt miteinander verbunden sind,
umfassend die folgenden Schritte:
a) ein Grabenkondensator, der mit einem ersten dotierten
Füllmaterial gefüllt ist, wird erzeugt;
b) mindestens eine Diffusionsbarriere über einer oberen
Oberfläche des ersten Füllmaterials wird erzeugt;
c) ein zweites Füllmaterial wird über der mindestens
einen Diffusionsbarriere zur Bildung einer Brücke als
Teil des vergrabenen Strap-Kontakts aufgebracht;
d) ein Transistor mit einer Gateelektrode und
Source/Drain-Gebieten wird erzeugt;
e) ein RTP-Schritt zum Aufbrechen der mindestens einen
Diffusionsbarriere wird durchgeführt; und
f) eine Wärmebehandlung wird durch geführt, um ein
Diffusionsgebiet als Teil des vergrabenen Strap-
Kontakts zu erzeugen.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der RTP-Schritt ein Erhitzen auf eine Temperatur
zwischen ungefähr 1000°C und ungefähr 1100°C beinhaltet.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Zeitdauer des RTP-Schritts zwischen 5 s und 60 s,
vorzugsweise zwischen 5 s und 30 s, beträgt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Diffusionsbarriere durch eine dünne Oxidschicht,
vorzugsweise Siliziumoxid, gebildet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Dicke der Diffusionsbarriere weniger als 10 nm
beträgt.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
als erstes Füllmaterial Polysilizium verwendet wird.
7. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
das erste Füllmaterial hoch dotiert ist.
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, daß
als Dotierstoff für das erste Füllmaterial As oder P
verwendet wird.
9. Verfahren nach Anspruch 7 oder 8,
dadurch gekennzeichnet, daß
die Dotierstoffkonzentration etwa 1019 bis 1020 cm-3
beträgt.
10. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
als zweites Füllmaterial Polysilizium verwendet wird.
11. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
das zweite Füllmaterial eine geringere
Dotierstoffkonzentration als das erste Füllmaterial aufweist.
12. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
das zweite Füllmaterial im wesentlichen undotiert ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10208774A DE10208774B4 (de) | 2002-02-28 | 2002-02-28 | Verfahren zur Herstellung einer Speicherzelle |
US10/377,350 US6833302B2 (en) | 2002-02-28 | 2003-02-28 | Method for fabricating a memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10208774A DE10208774B4 (de) | 2002-02-28 | 2002-02-28 | Verfahren zur Herstellung einer Speicherzelle |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10208774A1 true DE10208774A1 (de) | 2003-09-18 |
DE10208774B4 DE10208774B4 (de) | 2005-09-15 |
Family
ID=27740516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10208774A Expired - Fee Related DE10208774B4 (de) | 2002-02-28 | 2002-02-28 | Verfahren zur Herstellung einer Speicherzelle |
Country Status (2)
Country | Link |
---|---|
US (1) | US6833302B2 (de) |
DE (1) | DE10208774B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070158718A1 (en) * | 2006-01-12 | 2007-07-12 | Yi-Nan Su | Dynamic random access memory and method of fabricating the same |
US7563669B2 (en) * | 2006-05-16 | 2009-07-21 | Agere Systems Inc. | Integrated circuit with a trench capacitor structure and method of manufacture |
US8399321B2 (en) * | 2011-05-19 | 2013-03-19 | Nanya Technology Corporation | Method for manufacturing memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19911149C1 (de) * | 1999-03-12 | 2000-05-18 | Siemens Ag | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
US6344390B1 (en) * | 1999-07-01 | 2002-02-05 | International Business Machines Corporation | Methods of forming the buried strap and its quantum barrier in deep trench cell capacitors |
DE10045694A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59010916D1 (de) | 1990-12-21 | 2000-11-30 | Siemens Ag | Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen |
JP3146316B2 (ja) * | 1991-05-17 | 2001-03-12 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
US5360758A (en) * | 1993-12-03 | 1994-11-01 | International Business Machines Corporation | Self-aligned buried strap for trench type DRAM cells |
US5395786A (en) * | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
US5614431A (en) * | 1995-12-20 | 1997-03-25 | International Business Machines Corporation | Method of making buried strap trench cell yielding an extended transistor |
US5990511A (en) * | 1997-10-16 | 1999-11-23 | International Business Machines Corporation | Memory cell with transfer device node in selective polysilicon |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
US6329703B1 (en) | 1998-02-25 | 2001-12-11 | Infineon Technologies Ag | Contact between a monocrystalline silicon region and a polycrystalline silicon structure and method for producing such a contact |
US6008104A (en) * | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
EP0971414A1 (de) | 1998-06-15 | 2000-01-12 | Siemens Aktiengesellschaft | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren |
US6140175A (en) * | 1999-03-03 | 2000-10-31 | International Business Machines Corporation | Self-aligned deep trench DRAM array device |
-
2002
- 2002-02-28 DE DE10208774A patent/DE10208774B4/de not_active Expired - Fee Related
-
2003
- 2003-02-28 US US10/377,350 patent/US6833302B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19911149C1 (de) * | 1999-03-12 | 2000-05-18 | Siemens Ag | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
US6344390B1 (en) * | 1999-07-01 | 2002-02-05 | International Business Machines Corporation | Methods of forming the buried strap and its quantum barrier in deep trench cell capacitors |
DE10045694A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung |
Also Published As
Publication number | Publication date |
---|---|
DE10208774B4 (de) | 2005-09-15 |
US20030162352A1 (en) | 2003-08-28 |
US6833302B2 (en) | 2004-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69015135T2 (de) | Verfahren zum Herstellen eines Kondensators für DRAM-Zelle. | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE10306281B4 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE4215708C2 (de) | SRAM und Verfahren zu dessen Herstellung | |
DE3414057A1 (de) | Halbleiter-speichervorrichtung und verfahren zu deren herstellung | |
DE19823464A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
DE2730202A1 (de) | Halbleiterspeicher | |
EP1180796A2 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE4038114C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE69027271T2 (de) | Halbleiteranordnung mit E2PROM und EPROM in einem Chip | |
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE10150503B4 (de) | Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle | |
DE19622431A1 (de) | Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben | |
EP0917203A2 (de) | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung | |
DE3840559C2 (de) | ||
DE19801854A1 (de) | Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff | |
DE10212932A1 (de) | Trenchzelle für ein DRAM-Zellenfeld sowie Herstellungsverfahren hierfür | |
EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE10328634B3 (de) | Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator | |
DE19542240C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE19957123B4 (de) | Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher | |
DE10208774B4 (de) | Verfahren zur Herstellung einer Speicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |