DE10204344A1 - Konfigurierbares Bussystem - Google Patents
Konfigurierbares BussystemInfo
- Publication number
- DE10204344A1 DE10204344A1 DE2002104344 DE10204344A DE10204344A1 DE 10204344 A1 DE10204344 A1 DE 10204344A1 DE 2002104344 DE2002104344 DE 2002104344 DE 10204344 A DE10204344 A DE 10204344A DE 10204344 A1 DE10204344 A1 DE 10204344A1
- Authority
- DE
- Germany
- Prior art keywords
- icu
- decoder
- local
- register
- processor system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Die Erfindung, die ein Verfahren zur Realisierung einer Mehrwegekonfiguration für die Daten- Kommunikation zwischen angeschlossenen Daten-Prozess-Einheiten eines chipinternen Parallel-Bussystems (ICU) betrifft, wobei die Mehrwegekonfigurationen durch die ICU ansteuernde Befehlsworte des Prozessorsystems vorgenommen werden, liegt die Aufgabe zugrunde, eine Ansteuerung der ICU so zu realisieren, dass die Datenbreite der ansteuerenden Befehlsworte verringert und dass ansteuernde Befehlsworte unter geringeren zeitkritischen Bedingungen bereitgestellt werden. Dies wird dadurch gelöst, dass erfindungsgemäß das ansteuernde Befehlswort vom Prozessorsystem einerseits in einem Register als kodiertes Befehlswort in Teilwortbreite sequentiell abgelegt wird. Andererseits wird es nach dem parallelen Auslesen des Befehlswortes aus diesem Register im nachfolgenden erfindungsgemäßen ICU-Dekoder dekodiert, wobei in einer vorteilhaften Variante der erfindungsgemäßen Lösung das Dekodieren durch nachgeschaltete lokale Dekoder auch zweistufig erfolgt. Nach dem Dekodieren werden durch das bereitgestellte Bitmuster die Verbindungseinheiten der ICU konfiguriert.
Description
- Die Erfindung betrifft ein Verfahren zur Realisierung von Mehrwegekonfigurationen für die Daten-Kommunikation zwischen angeschlossenen Daten-Prozess-Einheiten eines chipinternen Parallel-Bussystems (Inter-Connectivity-Unit - ICU), wobei die Mehrwegekonfigurationen mittels Verbindungseinheiten (Transportknoten), die zu der ICU gehören, durch direkt ansteuernde Befehlsworte des Prozessorsystems vorgenommen werden.
- Die Erfindung betrifft weiterhin eine Anordnung zur Durchführung des vorstehend genannten Verfahrens.
- Die üblichen Verbindungsstrukturen zwischen den Funktionseinheiten eines Schaltkreises, insbesondere von Prozessorsystemen, sind chipinterne parallele Busse.
- Solch ein chipinternes paralleles Bussystem führt als ICU (Inter-Connectivity-Unit) den Datenaustausch zwischen den einzelnen Funktionseinheiten aus.
- Die ICU wird im einfachsten Fall als Knoten von Leitungsabschnitten ausgeführt, die mit sternförmig angeordneten Abgriffen versehen sind, welche die Verbindung zu den Funktionseinheiten realisieren.
- Damit auf dem Bus Datenkollisionen vermieden werden, darf hierbei jeweils immer nur eine Funktionseinheit ihre Information sendend auf den Bus schalten. Dies schränkt den erreichbaren Datendurchsatz stark ein.
- Dagegen ermöglichen verbesserte ICU nach dem Stand der Technik, dass mit ihnen verbundene Funktionseinheiten in unterschiedlichen Gruppierungen gleichzeitig und unabhängig voneinander kommunizieren können.
- Hierbei sind die Funktionseinheiten mit Schnittstellen versehen, welche über eine ICU, die aus Verbindungseinheiten und Bussegmenten besteht, den Datenaustausch vermittelt.
- Während in solchen ICU die Verbindungseinheiten die Funktion der definierten kombinatorischen Zusammenschaltung der Signalleitungen bewirken, stellen die Bussegmente die leitungsmäßigen Verbindungen einerseits zwischen den Verbindungseinheiten selbst und anderseits zwischen den Verbindungseinheiten und den angeschlossenen Funktionseinheiten her, wobei durch die Verbindungseinheiten für die jeweiligen Bussegmente auch eine Auftrennbarkeit realisiert wird.
- Damit können Informationswege von einer Funktionseinheit durch Umschalten zu ausgewählten Funktionseinheiten, durch Aufschalten zu mehreren Funktionseinheiten gleichzeitig oder durch Überbrücken von unbeteiligten Funktionseinheiten geschalten werden.
- Diese hochkomplexen Anforderungen an die ICU erfordern einen hohen hardwaremäßigen Aufwand bei deren Gestaltung und einen großen softwaremäßigen Aufwand zur Absicherung des Datenverkehrs ihrer Ansteuerung durch das Prozessorsystem.
- Nachteilig ist es, dass die hardwaremäßigen Anforderungen an die Datenbreite und an den dabei zu realisierenden Datendurchsatz für die parallele Bereitstellung der Befehlsworte, mit denen Mehrfachwege der ICU für die einzelnen Prozessor-Schritte konfiguriert werden, sehr hoch sind.
- Ein weiterer Nachteil ist, dass die speziellen Konfigurationsmöglichkeiten der ICU-Hardware auch entsprechend speziell ansteuernde Befehlsworte des Prozessorsystems erfordern. Damit müssen sie auch Bestandteil des hardwaremäßig festgelegten Befehlssatzes sein. Nachträgliche Änderungen und Anpassungen sind daher nur durch aufwändige Änderungen an der Hard- und Software des Prozessorsystems realisierbar.
- Der Erfindung liegt die Aufgabe zugrunde, eine ICU-Ansteuerung zu realisieren, bei der das Befehlswort, welches die ICU ansteuert, mit einer geringeren Datenbreite unter geringeren zeitkritischen Bedingungen bereitgestellt wird und außerdem eine flexible Anpassbarkeit des Prozessorsystems an unterschiedliche ICU-Varianten realisiert wird.
- Diese Aufgabe wird verfahrensseitig durch die kennzeichnenden Merkmale des Anspruches 1 gelöst. Günstige Ausgestaltungen des Verfahrens sind in den Ansprüchen 2 und 3 enthalten. Anordnungsseitig wird die Aufgabe durch die Merkmale des Anspruches 4 gelöst. Günstige Ausgestaltungen der Anordnung sind in den Ansprüchen 5 und 6 enthalten.
- Die verfahrensseitige erfindungsgemäße Lösung der Aufgabenstellung sieht vor, dass dem ICU-Dekoder die Befehlsworte nicht direkt vom Prozessor bereitgestellt werden, sondern als kodiertes Befehlswort in einem vorgeschalteten Register sequentiell in Teilwortbreite abgelegt werden. Dabei werden nach dem Auslesen des vollständigen Befehlswortes aus diesem Register und nachfolgendem Dekodieren in dem ICU-Dekoder die damit bereitgestellten Bitmuster die jeweiligen Verbindungseinheiten konfiguriert.
- Diese Lösung stellt darauf ab, dass nicht alle Konfigurationsmöglichkeiten der ICU sinnvoll sind. Somit sind mit den nicht sinnvollen Einstellungen korrespondierende Bitkombinationen als Befehlsworte möglich, die aber wegen ihrer Unzweckmäßigkeit niemals von dem Prozessorsystem ausgegeben werden.
- Dadurch, dass die Befehlsworte bezüglich der herkömmlichen Bereitstellung in voller Bitbreite redundant sind, kann einerseits durch die kodierte Bereitstellung der Befehlsworte die Datenbreite vermindert und folglich die Performance bei der Ansteuerung der ICU erhöht werden.
- Anderseits wird die Schnittstelle für die Befehlswortanpassung bei ICU-Änderungen allein in den ICU-Dekoder verlagert und damit wird bei hardwaremäßigen Änderungen an der ICU der Aufwand an Entwicklungskosten verringert.
- Weiterhin werden durch die Einführung eines sequentiell einlesenden und parallel ausgebenden Registers vor der ICU- Dekodierung die Anforderungen an den Datendurchsatz punktuell bei der Bereitstellung der Befehlsworte entschärft, weil während dieser Zeit nicht die unvorteilhafte Anforderung der gleichzeitigen vollen Bitbreite unbedingt durchgesetzt wird.
- Dies wirkt sich dann besonders vorteilhaft aus, wenn damit erreicht wird, dass z. B., entsprechend einer Prioritäts- Hierarchie, durch die ICU-Ansteuerung andere parallel laufende Prozesse nicht unterbrochen werden.
- Indem nur Teilworte des kodierten ICU-Ansteuerbefehls abgefordert werden, werden die Ansteuerungen dieser Prozesse nicht blockiert und somit wird eine Verstetigung der Verfügbarkeit von Ressourcen des Datendurchsatzes bei der Ansteuerung durch das Prozessorssystem erreicht.
- In der Gesamtbilanz der Ansteuerung aller parallel verlaufenden Prozesse ist ersichtlich, dass durch diese Verstetigung der Datendurchsatz erhöht wird.
- Eine vorteilhafte Variante der verfahrensseitigen erfindungsgemäßen Lösung sieht vor, dass der ICU-Dekoder jeweils lokale Dekoder mit einem lokalem Befehlswort ansteuert und dieses nachfolgend im jeweiligen lokalen Dekoder dekodiert wird und mit dem so bereit gestellten Bitmuster die jeweiligen Verbindungseinheiten konfiguriert werden.
- Bei dieser Variante wird berücksichtigt, dass die Konfigurationsanforderungen an die ICU nicht in allen seinen Teilen, zumindest temporär, gleichverteilt sind.
- So sind z. B. in einem bestimmten Zeitraum in Bereichen der ICU die Konfigurationsanforderung an die ICU sehr hoch und die zugehörigen, die ICU ansteuernden Bitmuster ändern sich ebenfalls stark, wogegen andere Bereiche sich während dieses Zeitraumes wenig oder gar nicht ändern.
- Diese Tatsache wird im Hinblick auf die sparsame Abforderung des Datendurchsatzes durch die erfindungsgemäße Einführung von lokalen Dekoder bei der Ansteuerung der ICU dadurch Rechnung getragen, indem der ICU-Dekoder das ansteuernde Bitmuster selbst nicht vollständig bis auf das letzte Bit dekodiert. Vielmehr wird eine auf die jeweiligen lokalen Dekoder zugeschnittene und nur teilweisen Dekodierung bis zu der minimalen Bitbreite realisiert, bei der die lokalen Konfigurationen noch darstellbar sind.
- Diese Codes, die die Konfiguration des jeweiligen ICU-Bereiches repräsentieren, werden abschließend in den lokalen Dekodern dekodiert.
- Mit dieser, den ICU-Bereichen zugeordneten zweistufigen Dekodierung, erreicht man, dass der ICU-Dekoder schneller dekodieren kann. Weiterhin können die vom Prozessorsystem in Teilworten über das Register bereitgestellte Befehlsworte auch schon in Teilworten im Dekoder und nachfolgend im lokalen Dekodern verarbeitet werden, ohne für diesen Teilbereich das Bereitstellen des vollständigen Befehlwortes abzuwarten.
- Z. B. ist es hierbei sinnvoll, das Teilwort zuerst bereitzustellen, dass die stärksten Änderungen aufweist.
- Auf diese Weise kann mit dem Teilwort, das erwartungsgemäß die längste Dekodierzeit beansprucht, auch zum frühest möglichen Zeitpunkt mit dem Dekodieren begonnen werden. Mit dieser Strategie wird bis zur vollständigen Dekodierung des Befehlswortes die geringste Zeit verbraucht wird.
- Eine weitere vorteilhafte Variante der verfahrensseitigen erfindungsgemäßen Lösung sieht vor, dass jeweils in einem ersten und zweiten lokalen Register mindest ein lokales Befehlswort zwischengespeichert wird und damit zur Ansteuerung der lokalen Dekoder bereitsteht.
- Hierbei wird ein weiterer Schritt zur sparsamen Abforderung des Datendurchsatzes erfindungsgemäß realisiert, indem häufig auftretende Teilworte, die zur Dekodierung an den lokalen Dekodern anstehen, in lokalen Registern eingespeichert werden.
- Diese sind dem Prozessorsystem unter einem jeweiligen Index bekannt und dadurch ist eine entsprechende Bereitstellung der darin gespeicherten Befehlsworte besonders kurz über den Index Aufruf- und über den ICU-Dekoder dekodierbar. Es braucht nämlich nur das so ausgewählte und im lokalem Register gespeicherte Teilwort ausgelesen und vom lokalen Dekoder dekodiert zu werden. Der umfangreiche Datenverkehr bleibt auf den lokalen Bereiche des Prozessorsystems beschränkt.
- Dieses Verfahren ist besonders wirksam, wenn in weiteren lokalen Registern ganze Sequenzen von häufig wiederkehrenden, in den jeweiligen lokalen Dekodern zu dekodierenden Teilworten, abgelegt werden können und dadurch die entsprechenden indizierten Aufrufe der lokalen Register auch kurze Dekodierzeiten ermöglichen.
- Die anordnungsseitige erfindungsgemäße Lösung der Aufgabenstellung sieht vor, dass dem n-Bit breiten Eingang des ICU-Dekoders ein n-Bit breiter Ausgang eines Seriell/Parallel-wandelnden Registers zugeordnet ist und dass der Ausgang des ICU-Dekoders mit dem m-Bit breiten Steuereingang der jeweiligen Verbindungseinheit des Parallelbussystems verbunden ist.
- Eine vorteilhafte Variante der anordnungsseitigen erfindungsgemäßen Lösung der Aufgabenstellung sieht vor, dass zwischen dem Ausgang des ICU-Dekoders und dem jeweiligen Steuereingang der Verbindungseinheit jeweils ein lokaler Dekoder geschalten ist.
- Eine weitere vorteilhafte Variante der anordnungsseitigen erfindungsgemäßen Lösung der Aufgabenstellung sieht vor, dass zwischen dem Ausgang des ICU-Dekoders und dem Eingang des jeweiligen lokalen Dekoders ein erstes und ein parallel geschaltetes zweites lokales Register angeordnet wird, wobei der ENABLE-Eingang eines jeweiligen lokalen Registers ebenfalls mit einem Ausgang des ICU-Dekoders geschalten ist.
- Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden.
- In der Zeichnungsfigur wird ein Blockschaltbild des Prozessorsystems 0 mit den enthaltenen Blöcken des konfigurierbaren Bussystems 10 gezeigt.
- Wie aus der Zeichnungsfigur ersichtlich, werden die Befehlsworte, die die ICU konfigurieren sollen, am Eingang des Registers 4 zur Verfügung gestellt.
- In Teilworte des Befehlswortes aufgeteilt, werden diese sequenziell in das Register 4 eingespeichert und parallel in der Bitbreite n am Eingang des ICU-Dekoders 2 angelegt.
- Im ICU-Dekoder 2 wird das Befehlswort so weit dekodiert, dass die Ansteuerungsworte der Bitbreite m zur Ansteuerung der jeweiligen lokalen Dekoder 3 bereitgestellt werden.
- Bei dieser Bereitstellung der Ansteuerungsworte für den jeweiligen lokalen Dekoder 3 werden häufig auftretende Ansteuerungsworte jeweils im ersten lokalen Register 7 oder/und zweiten lokalen Register 8, welche jeweils mit ihren Indizes dem Prozessorsystem bekannt sind, zwischengespeichert.
- Auf diese Weise können die zwischengespeicherten Ansteuerungsworte, durch ihre dem konfigurierbaren Bussystem 10 mitgeteilten Indizes, die jeweiligen lokalen Register zum Auslesen ihres Dateninhaltes veranlassen, sodass sie am lokalen ICU-Dekoder 2 vollständig dekodiert werden und die zugeordnete Verbindungseinheit 5 als Teil des ICU-Parallelbussystems 1 konfigurieren. Bezugszeichenliste 0 Prozessorsystem
1 ICU (Inter-Connectivity-Unit) (chipinternes Parallelbussystem)
2 ICU-Dekoder
3 lokaler Dekoder
4 Register
5 Verbindungseinheit
6 Funktionseinheit
7 erstes lokales Register
8 zweites lokales Register
9 ENABLE-Eingang
10 konfigurierbares Bussystem
Claims (6)
1. Verfahren zur Realisierung von Mehrwegekonfigurationen für
die Daten-Kommunikation zwischen angeschlossenen Daten-
Prozess-Einheiten eines chipinternen Parallel-Bussystems
(Inter-Connectivity-Unit - ICU), wobei die
Mehrwegekonfigurationen mittels Verbindungseinheiten
(Transportknoten), die zu der ICU gehören, durch direkt
ansteuernde Befehlsworte des Prozessorsystems vorgenommen
werden, dadurch gekennzeichnet, dass die ICU (1) ansteuernden
Befehlsworte als kodierte Befehlsworte vom Prozessorsystem
(0) bereitgestellt werden, wobei die in einem ICU-Dekoder
(2) zu dekodierenden Befehlsworte vorher in einem dem ICU-
Dekoder (2) vorgeschaltetem Register (4) sequentiell in
Teilwortbreite abgelegt und dort parallel gewandelt werden
und nach ihrem Auslesen aus dem Register (4) und
nachfolgendem Dekodieren in dem ICU-Dekoder (2) mittels der
dadurch bereitgestellten Bitmuster eine Konfiguration der
jeweiligen Verbindungseinheiten (5) bewirken.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
der ICU-Dekoder (2) jeweils lokale Dekoder (3) mit einem
lokalem Befehlswort ansteuert und dieses nachfolgend im
jeweiligen lokalen Dekoder (3) dekodiert wird und mit dem
so bereit gestellten Bitmuster die jeweiligen
Verbindungseinheiten (5) der ICU (1) konfiguriert werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass
jeweils in einem ersten und zweiten lokalen Register
zumindest ein lokales Befehlswort zwischengespeichert wird
und damit zur Ansteuerung der lokalen Dekoder (3)
bereitsteht.
4. Anordnung eines einem parallel arbeitenden
Prozessorsystems zugehörigen konfigurierbaren Bussystems, wobei dieses
aus einem ICU-Dekoder und aus mindest zwei
konfigurierbaren Verbindungseinheiten besteht, die über zugehörige
Bussegmente einerseits untereinander und anderseits jeweils
mit einer Funktionseinheit verbunden sind, dadurch
gekennzeichnet, dass dem n-Bit breiten Eingang des ICU-Dekoders
(2) ein n-Bit breiter Ausgang eines
Seriell/Parallelwandelnden Registers (4) zugeordnet ist,
dass der Ausgang des ICU-Dekoders (2) mit dem m-Bit
breiten Steuereingang der Verbindungseinheit (5) der ICU (1)
verbunden ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass
zwischen einem Ausgang des ICU-Dekoders (2) und dem
jeweilig zugehörigen Steuereingang der Verbindungseinheit (5)
jeweils ein lokaler Dekoder (3) geschalten ist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass
zwischen dem Ausgang des ICU-Dekoders (2) und dem Eingang
des jeweiligen lokaler Dekoders (3) ein erstes und ein
parallel geschaltetes zweites lokales Register (7), (8)
angeordnet wird, wobei der ENABLE-Eingang (9) eines jeweiligen
lokalen Registers ebenfalls mit einem Ausgang des ICU-
Dekoders (2) geschalten ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002104344 DE10204344A1 (de) | 2002-02-01 | 2002-02-01 | Konfigurierbares Bussystem |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002104344 DE10204344A1 (de) | 2002-02-01 | 2002-02-01 | Konfigurierbares Bussystem |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10204344A1 true DE10204344A1 (de) | 2003-08-14 |
Family
ID=27588305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2002104344 Ceased DE10204344A1 (de) | 2002-02-01 | 2002-02-01 | Konfigurierbares Bussystem |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10204344A1 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68927907T2 (de) * | 1988-09-30 | 1997-10-09 | Hitachi Ltd | Einchipmikrorechner |
US6035364A (en) * | 1995-11-20 | 2000-03-07 | Advanced Micro Devices, Inc. | Independent use of bits on an on-chip bus |
DE69327703T2 (de) * | 1992-11-09 | 2000-06-15 | Kabushiki Kaisha Toshiba, Kawasaki | Mikroprozessor mit Busbreite-Wechselfunktion |
DE19924343A1 (de) * | 1999-05-27 | 2000-11-23 | Siemens Ag | Programmgesteuerte Einheit |
-
2002
- 2002-02-01 DE DE2002104344 patent/DE10204344A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68927907T2 (de) * | 1988-09-30 | 1997-10-09 | Hitachi Ltd | Einchipmikrorechner |
DE69327703T2 (de) * | 1992-11-09 | 2000-06-15 | Kabushiki Kaisha Toshiba, Kawasaki | Mikroprozessor mit Busbreite-Wechselfunktion |
US6035364A (en) * | 1995-11-20 | 2000-03-07 | Advanced Micro Devices, Inc. | Independent use of bits on an on-chip bus |
DE19924343A1 (de) * | 1999-05-27 | 2000-11-23 | Siemens Ag | Programmgesteuerte Einheit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69632406T2 (de) | Datenspeichersystem | |
DE3586672T2 (de) | Zweirichtungsmultipositionsverschieber. | |
DE19821914A1 (de) | Digitaler Treiberschaltkreis für ein Flüssigkristallanzeigepaneel | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
EP0592704A1 (de) | Einrichtung für die wahlweise Datenübertragung und dateiübertragung | |
EP1784737A1 (de) | Kommunikationsbaustein mit einem kommunikationsschnittstellenelement und kommunikationsschnittstellenelement | |
EP1622039A1 (de) | Verfahren und Vorrichtung zur Adressvergabe an Teilnehmer eines Bussystems | |
DE1474576B2 (de) | Fehlererkennungseinrichtung fuer den zeitmultiplexbetrieb | |
DE69524320T2 (de) | Digitale Kommunikationsein- und ausgangsschnittstelle | |
EP1062778B1 (de) | Datenbus für mehrere teilnehmer | |
DE102006032343B4 (de) | Halbleiterspeicherinterface | |
DE10204344A1 (de) | Konfigurierbares Bussystem | |
DE19628039B4 (de) | Speicheradressen-Steuerschaltung | |
DE2937777C2 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage zur Programmunterbrechung und für die Durchführung erzwungener Operationen | |
DE102017209991A1 (de) | Elektronische kommutierte elektrische Maschine sowie Motorsystem | |
WO2007000431A1 (de) | Fehlertolerantes datenübertragungssystem in einem passagierflugzeug | |
DE3688139T2 (de) | Gedoppelte Schaltungsanordnung zur schnellen Übertragung und Reparierbarkeit. | |
DE10330115B4 (de) | Einrichtung zum Steuern eines von einer Bedienperson gesteuerten Systems, insbesondere eines Stellwerks eines Eisenbahnsystems | |
DE4441293A1 (de) | Verfahren und Schaltungsanordnung zum Lesen von Codewörtern variabler Länge aus einem Datenspeicher mit fester Wortlänge | |
DE10047574C2 (de) | Prozessorbusanordnung | |
DE2652920B2 (de) | Mehrstufige Koppeleinrichtung für Zeitvielfachbetrieb | |
EP0520203B1 (de) | Kanalauswahlschaltung | |
DE2527098C3 (de) | Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern | |
EP0997813A2 (de) | Schaltungsanordnung zum Verarbeiten binärer Signale | |
DE2365871C3 (de) | Datenübertragungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NXP SEMICONDUCTORS GERMANY GMBH, 22529 HAMBURG, DE |
|
8127 | New person/name/address of the applicant |
Owner name: NXP B.V., EINDHOVEN, NL |
|
8131 | Rejection |