DE102021116082A1 - Gate-Treiber, Datentreiber und Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält - Google Patents

Gate-Treiber, Datentreiber und Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält Download PDF

Info

Publication number
DE102021116082A1
DE102021116082A1 DE102021116082.0A DE102021116082A DE102021116082A1 DE 102021116082 A1 DE102021116082 A1 DE 102021116082A1 DE 102021116082 A DE102021116082 A DE 102021116082A DE 102021116082 A1 DE102021116082 A1 DE 102021116082A1
Authority
DE
Germany
Prior art keywords
data
gate
resolution
output
control signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021116082.0A
Other languages
English (en)
Inventor
Bongchoon KWAK
SunKyung SHIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102021116082A1 publication Critical patent/DE102021116082A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Es werden ein Gate-Treiber, ein Datentreiber und eine Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält, offenbart, die ermöglichen, dass die Auflösung jedes Bereichs einer Anzeigetafel geändert wird.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2020-0076553 , eingereicht am 23. Juni 2020.
  • HINTERGRUND
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Anzeigevorrichtung und insbesondere auf eine Anzeigevorrichtung, die in einer Vorrichtung der virtuellen Realität (VR-Vorrichtung) verwendet wird.
  • Erörterung des Standes der Technik
  • VR-Vorrichtungen sind Vorrichtungen, die es einem Anwender ermöglichen, eine Umwelt ähnlich der realen Umwelt wahrzunehmen.
  • Die VR-Vorrichtungen enthalten eine Anzeigevorrichtung. Die Beispiele der Anzeigevorrichtungen enthalten Flüssigkristallanzeige- (LCD-) Vorrichtungen und Lichtemissionsanzeigevorrichtungen, wobei die Anzeigevorrichtungen eine Anzeigetafel enthalten.
  • Bei einer Anzeigetafel des Standes der Technik, die für die VR-Vorrichtungen verwendet wird, ist die Auflösung der Anzeigetafel für jeden Bereich fest.
  • Eine Fokusposition der Augen eines Anwenders ist jedoch nicht fest, wobei folglich eine Auflösung jedes Bereichs der Anzeigetafel geändert werden sollte, wenn die Positionen der Augen eines Anwenders geändert werden.
  • ZUSAMMENFASSUNG
  • Entsprechend ist die vorliegende Offenbarung auf die Schaffung einer Anzeigevorrichtung gerichtet, die ein oder mehrere Probleme, die durch Einschränkungen und Nachteile des Standes der Technik bedingt sind, im Wesentlichen vermeidet.
  • Es ist eine Aufgabe der vorliegenden Offenbarung, einen Gate-Treiber, einen Datentreiber und eine Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält, zu schaffen, die ermöglichen, dass eine Auflösung jedes Bereichs einer Anzeigetafel geändert wird.
  • Weitere Vorteile und Merkmale der Offenbarung werden zum Teil in der folgenden Beschreibung dargelegt und werden zum Teil für die Durchschnittsfachleute auf dem Gebiet bei der Untersuchung des Folgenden offensichtlich oder können aus der Praxis der Offenbarung gelernt werden.
  • Diese Aufgaben werden durch den Gegenstand der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Ausführungsformen und Verfeinerungen sind in den jeweiligen abhängigen Ansprüchen beschrieben. Gemäß einem Aspekt der vorliegenden Offenbarung werden ein Gate-Treiber, ein Datentreiber und eine Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält, geschaffen, die es ermöglichen, dass eine Auflösung jedes Bereichs einer Anzeigetafel geändert wird. Ein Controller der Anzeigevorrichtung kann Fokusinformationen über eine Fokusposition eines Anwenders der Anzeigevorrichtung auf der Anzeigetafel von einem externen System empfangen und kann eine Auflösung der Anzeigetafel, insbesondere die Auflösung von Bereichen der Anzeigetafel, unter Verwendung der Fokusinformationen steuern. Zu diesem Zweck kann der Controller Gate-Auflösungssignale und Datenauflösungssignale erzeugen und den Gate-Treiber und den Datentreiber unter Verwendung der Gate-Auflösungssignale bzw. der Datenauflösungssignale steuern.
  • Basierend auf den Fokusinformationen kann der Controller Pixel oder Bereiche der Anzeigetafel zum Anzeigen einer hohen Auflösung, Pixel oder Bereiche zum Anzeigen einer mittleren Auflösung und Pixel oder Bereiche zum Anzeigen einer niedrigen Auflösung bestimmen. Die Auflösung kann die Anzahl der benachbart angeordneten Gate-Leitungen und/oder der benachbart angeordneten Datenleitungen bestimmen, die den gleichen Gate-Impuls und/oder die gleiche Datenspannung empfangen. Je niedriger die Auflösung ist, desto mehr benachbarte Gate-Leitungen und/oder Datenleitungen sind miteinander verbunden. Die Anzeigetafel kann mehrere Pixel umfassen, die in einem Matrixmuster angeordnet sind, das in einem Anzeigebereich der Anzeigetafel angeordnet ist. Jeder Bereich kann mehrere Pixel umfassen. Ein Pixel kann als ein Bereich definiert sein, der einem Schnittpunkt zwischen einer jeweiligen der Gate-Leitungen und einer jeweiligen der Datenleitungen entspricht. Das heißt, jedes Pixel kann mit einer jeweiligen der Gate-Leitungen und einer jeweiligen der Datenleitungen verbunden sein. Benachbart angeordnete Pixel können mit Gate-Leitungen verbunden sein, die benachbart angeordnet sind, oder benachbart angeordnete Pixel können mit Datenleitungen verbunden sein, die benachbart angeordnet sind.
  • Basierend auf dem Gate-Auflösungssignal kann der Gate-Treiber eine vorgegebene Anzahl benachbart angeordneter Gate-Leitungen unter Verwendung entsprechender serieller Gate- und paralleler Gate-Schalter verbinden, um ihnen den gleichen Gate-Impuls zuzuführen. Entsprechend kann der Datentreiber basierend auf dem Gate-Auflösungssignal eine vorgegebene Anzahl benachbart angeordneter Datenleitungen unter Verwendung entsprechender Schalter verbinden, um ihnen die gleiche Datenspannung zuzuführen.
  • Zum Steuern der seriellen Gate-Schalter und der parallelen Gate-Schalter kann der Gate-Treiber basierend auf den Gate-Auflösungssignalen Gate-Auflösungssteuersignale erzeugen. Die Gate-Auflösungssteuersignale können die ursprünglichen Gate-Auflösungssteuersignale und invertierte Gate-Auflösungssteuersignale, die durch Invertieren der ursprünglichen Gate-Auflösungssteuersignale erzeugt werden, umfassen. Die ursprünglichen Gate-Auflösungssteuersignale können den Gate-Auflösungssignalen entsprechen, d. h., die ursprünglichen Datenauflösungssteuersignale entsprechen den nicht invertierten Gate-Auflösungssteuersignalen.
  • Entsprechend kann der Datentreiber zum Steuern der seriellen Datenschalter und der parallelen Datenschalter basierend auf dem Datenauflösungssignal Datenauflösungssteuersignale erzeugen. Die Datenauflösungssteuersignale können die ursprünglichen Datenauflösungssteuersignale und die invertierten Datenauflösungssteuersignale, die durch Invertieren der ursprünglichen Datenauflösungssteuersignale erzeugt werden, umfassen. Die ursprünglichen Datenauflösungssteuersignale können den Datenauflösungssignalen entsprechen, d. h., die ursprünglichen Datenauflösungssignale entsprechen den nicht invertierten Datenauflösungssteuersignalen.
  • Gemäß einem ersten Aspekt der vorliegenden Offenbarung wird ein Gate-Treiber geschaffen, der eine Gate-Auflösungssteuersignal-Ausgabevorrichtung, die Gate-Auflösungssteuersignale ausgibt, eine Gate-Impulserzeugungsvorrichtung, die Gate-Impulse erzeugt, die an mehrere Gate-Leitungen ausgegeben werden sollen, und eine Gate-Leitungsauswahlvorrichtung, die die Gate-Leitungen, zu denen die von der Gate-Impulserzeugungsvorrichtung ausgegebenen Gate-Impulse übertragen werden sollen, auf der Grundlage der Gate-Auflösungssteuersignale auswählt, enthält. Die Gate-Impulserzeugungsvorrichtung kann mehrere Gate-Stufen enthalten, die die Gate-Impulse erzeugen. Die Gate-Leitungsauswahlvorrichtung kann mehrere serielle Gate-Schalter und mehrere parallele Gate-Schalter enthalten. Die mehreren seriellen Gate-Schalter können jeweils die mehreren Gate-Stufen mit den mehreren Gate-Leitungen verbinden. Jeder der mehreren parallelen Gate-Schalter kann zwei benachbarte Gate-Leitungen verbinden.
  • Die Gate-Auflösungssteuersignal-Ausgabevorrichtung kann umfassen: eine Gate-Auflösungssignal-Speichereinheit, die den Gate-Leitungen entsprechende Gate-Auflösungssignale speichert; und eine Gate-Auflösungssteuersignal-Ausgabeeinheit, die die auf der Grundlage der Gate-Auflösungssignale erzeugten Gate-Auflösungssteuersignale zu der Gate-Leitungsauswahlvorrichtung überträgt.
  • Die Gate-Auflösungssignal-Speichereinheit kann umfassen: mehrere Gate-Auflösungssignalspeicher, die die den Gate-Leitungen entsprechenden Gate-Auflösungssignale speichern und gleichzeitig die Gate-Auflösungssignale ausgeben; und mehrere Gate-Auflösungssignalregister, die die mehreren Gate-Auflösungssignalspeicher sequentiell ansteuern, um zu ermöglichen, dass die Gate-Auflösungssignale in den mehreren Gate-Auflösungssignalspeichern gespeichert werden.
  • Die Gate-Auflösungssteuersignal-Ausgabeeinheit kann umfassen: mehrere Leitungen der ursprünglichen Gate-Auflösungssteuersignale, die die ursprünglichen Gate-Auflösungssteuersignale, die den Gate-Auflösungssignalen entsprechen, die von der Gate-Auflösungssignal-Speichereinheit ausgegeben werden, zu der Gate-Leitungsauswahlvorrichtung übertragen; mehrere Gate-Inverter, die die ursprünglichen Gate-Auflösungssteuersignale invertieren; und mehrere Leitungen der Inversions-Gate-Auflösungssteuersignale, die die invertierten Gate-Auflösungssteuersignale, die von den mehreren Gate-Invertern ausgegeben werden, zu der Gate-Leitungsauswahlvorrichtung übertragen.
  • Die Gate-Auflösungssteuersignale können einem Fokus der Augen eines Anwenders entsprechen.
  • Jeder der mehreren seriellen Gate-Schalter kann basierend auf einem ursprünglichen Gate-Auflösungssteuersignal, das von der Gate-Auflösungssteuersignal-Ausgabevorrichtung ausgegeben wird, ein- oder ausgeschaltet werden. Jeder der mehreren parallelen Gate-Schalter kann basierend auf einem invertierten Gate-Auflösungssteuersignal, das von der Gate-Auflösungssteuersignal-Ausgabevorrichtung ausgegeben wird, ein- oder ausgeschaltet werden. Das invertierte Gate-Auflösungssteuersignal kann ein Signal sein, das durch Invertieren des ursprünglichen Gate-Auflösungssteuersignals erhalten wird.
  • Wenn ein m-ter serieller Gate-Schalter der mehreren seriellen Gate-Schalter eingeschaltet ist, kann ein m-ter Gate-Impuls, der von einer m-ten Gate-Stufe zu dem m-ten seriellen Gate-Schalter übertragen wird, an eine m-te Gate-Leitung ausgegeben werden, die mit dem m-ten seriellen Gate-Schalter verbunden ist, wobei der m-te Gate-Impuls durch wenigstens einen parallelen Gate-Schalter, der mit der m-ten Gate-Leitung verbunden ist, an wenigstens eine Gate-Leitung ausgegeben werden kann, die der m-ten Gate-Leitung benachbart ist. Außerdem kann der m-te Gate-Impuls durch den wenigstens einen parallelen Gate-Schalter, der mit der m-ten Gate-Leitung verbunden ist, zu einer der Gate-Stufen übertragen werden, die anschließend an die m-te Gate-Stufe vorgesehen ist.
  • In einem weiteren Aspekt der vorliegenden Offenbarung wird ein Datentreiber geschaffen, der eine Datenauflösungssteuersignal-Ausgabevorrichtung, die Datenauflösungssteuersignale ausgibt, eine Auffangspeichervorrichtung, die Teile der Bilddaten speichert, eine Schieberegistervorrichtung, die Datenspeicher-Steuersignale erzeugt, die es mehreren in der Auffangspeichervorrichtung enthaltenen Auffangspeichern ermöglichen, die Teile der Bilddaten zu speichern, eine Auffangspeicher-Auswahlvorrichtung, die die Auffangspeicher, zu denen die von der Schieberegistervorrichtung ausgegebenen Datenspeicher-Steuersignale übertragen werden sollen, auf der Grundlage der Datenauflösungssteuersignale auswählt, eine Digital-Analog-Umsetzungsvorrichtung, die auf der Grundlage der von der Auffangspeichervorrichtung übertragenen Teile der Bilddaten die Datenspannungen erzeugt, die an mehrere Datenleitungen ausgegeben werden sollen, und eine Datenpuffervorrichtung, die gleichzeitig die Datenspannungen an die mehreren Datenleitungen ausgibt, enthält. Die Datenauflösungssteuersignal-Ausgabevorrichtung kann eine Datenauflösungssignal-Speichereinheit, die die Datenauflösungssignale speichert, die den mehreren Datenleitungen entsprechen, und eine Datenauflösungssteuersignal-Ausgabeeinheit, die die basierend auf den Datenauflösungssignalen erzeugten Datenauflösungssteuersignale zu der Auffangspeicher-Auswahlvorrichtung überträgt, enthalten.
  • Die Datenauflösungssteuersignale können einem Fokus der Augen eines Anwenders entsprechen.
  • Die Datenauflösungssignal-Speichereinheit kann umfassen: mehrere Datenauflösungssignalspeicher, die die Datenauflösungssignale speichern, die den mehreren Datenleitungen entsprechen, und die Datenauflösungssignale gleichzeitig ausgeben; und mehrere Datenauflösungssignalregister, die die mehreren Datenauflösungssignalspeicher sequentiell ansteuern, um zu ermöglichen, dass die Datenauflösungssignale in den mehreren Datenauflösungssignalspeichern gespeichert werden.
  • Die Datenauflösungssteuersignal-Ausgabeeinheit kann umfassen: mehrere Leitungen der ursprünglichen Datenauflösungssteuersignale, die die ursprünglichen Datenauflösungssteuersignale, die den von der Datenauflösungssignal-Speichereinheit ausgegebenen Datenauflösungssignalen entsprechen, zu der Auffangspeicher-Auswahlvorrichtung übertragen; mehrere Dateninverter, die die ursprünglichen Datenauflösungssteuersignale invertieren; und mehrere Leitungen der Inversions-Datenauflösungssteuersignale, die die invertierten Datenauflösungssteuersignale, die von den mehreren Dateninvertern ausgegeben werden, zu der Auffangspeicher-Auswahlvorrichtung übertragen.
  • Die Schieberegistervorrichtung kann mehrere Datenstufen umfassen, die die Datenspeicher-Steuersignale erzeugen. Die Auffangspeicher-Auswahlvorrichtung kann umfassen: mehrere serielle Datenschalter; und mehrere parallele Datenschalter. Die mehreren seriellen Datenschalter können jeweils die mehreren Datenstufen mit den mehreren Auffangspeichern verbinden. Jeder der mehreren parallelen Datenschalter kann zwei benachbarte Hilfsdatenleitungen unter mehreren Hilfsdatenleitungen verbinden, die jeweils die mehreren seriellen Datenschalter mit den mehreren Auffangspeichern in einer Eins-zu-Eins-Beziehung verbinden.
  • Jeder der mehreren seriellen Datenschalter kann basierend auf einem ursprünglichen Datenauflösungssteuersignal, das von der Datenauflösungssteuersignal-Ausgabevorrichtung ausgegeben wird, ein- oder ausgeschaltet werden. Jeder der mehreren parallelen Datenschalter kann basierend auf einem invertierten Datenauflösungssteuersignal, das von der Datenauflösungssteuersignal-Ausgabevorrichtung ausgegeben wird, ein- oder ausgeschaltet werden. Das invertierte Datenauflösungssteuersignal kann ein Signal sein, das durch Invertieren des ursprünglichen Datenauflösungssteuersignals erhalten wird.
  • Wenn ein m-ter serieller Datenschalter unter den mehreren seriellen Datenschaltern eingeschaltet ist, kann ein m-tes Datenspeicher-Steuersignal, das von einer m-ten Datenstufe zu dem m-ten seriellen Datenschalter übertragen wird, durch eine m-te Hilfsdatenleitung, die mit dem m-ten seriellen Datenschalter verbunden ist, an einen m-ten Auffangspeicher ausgegeben werden, wobei das m-te Datenspeicher-Steuersignal durch wenigstens einen parallelen Datenschalter, der mit der m-ten Hilfsdatenleitung verbunden ist, an wenigstens eine Hilfsdatenleitung, die der m-ten Hilfsdatenleitung benachbart ist, ausgegeben werden kann. Außerdem kann das m-te Datenspeicher-Steuersignal durch den wenigstens einen parallelen Datenschalter, der mit der m-ten Hilfsdatenleitung verbunden ist, zu einem der Auffangspeicher übertragen werden, der anschließend an dem m-ten Auffangspeicher vorgesehen ist.
  • Die Datenpuffervorrichtung kann umfassen: mehrere Datenpuffer, die jeweils mit mehreren Umsetzungseinheiten verbunden sind, die die Digital-Analog-Umsetzungsvorrichtung konfigurieren; und mehrere parallele Pufferschalter. Jeder der mehreren parallelen Pufferschalter kann zwei benachbarte Datenleitungen verbinden.
  • Jeder der mehreren parallelen Pufferschalter kann basierend auf einem invertierten Datenauflösungssteuersignal, das von der Datenauflösungssteuersignal-Ausgabevorrichtung ausgegeben wird, ein- oder ausgeschaltet werden. Jeder der mehreren Datenpuffer kann basierend auf einem Datenpuffer-Steuersignal angesteuert werden und gibt eine von der Digital-Analog-Umsetzungsvorrichtung übertragene Datenspannung an eine entsprechende Datenleitung aus. Eine durch einen Datenpuffer zugeführte Datenspannung kann an eine Datenleitung ausgegeben werden oder kann durch wenigstens einen parallelen Pufferschalter an wenigstens zwei Datenleitungen ausgegeben werden.
  • In einem weiteren Aspekt der vorliegenden Offenbarung wird eine Anzeigevorrichtung geschaffen, die eine Anzeigetafel, die ein Bild anzeigt, einen Datentreiber, der Datenspannungen mehreren in der Anzeigetafel enthaltenen Datenleitungen zuführt, einen Gate-Treiber, der Gate-Impulse mehreren in der Anzeigetafel enthaltenen Gate-Leitungen zuführt, und einen Controller, der den Datentreiber und den Gate-Treiber steuert, enthält. Der Gate-Treiber kann umfassen: eine Gate-Auflösungssteuersignal-Ausgabevorrichtung, die Gate-Auflösungssteuersignale ausgibt, die einem Fokus der Augen eines Anwenders entsprechen; eine Gate-Impulserzeugungsvorrichtung, die Gate-Impulse erzeugt, die an die mehreren Gate-Leitungen ausgegeben werden sollen; und eine Gate-Leitungsauswahlvorrichtung, die auf der Grundlage der Gate-Auflösungssteuersignale die Gate-Leitungen auswählt, zu denen die von der Gate-Impulserzeugungsvorrichtung ausgegebenen Gate-Impulse übertragen werden sollen.
  • Es soll erkannt werden, dass sowohl die vorangehende allgemeine Beschreibung als auch die folgende ausführliche Beschreibung der vorliegenden Offenbarung beispielhaft und erläuternd sind und vorgesehen sind, eine weitere Erklärung der Offenbarung, wie sie beansprucht wird ist, bereitzustellen.
  • Figurenliste
  • Die beigefügten Zeichnungen, die enthalten sind, um ein weiteres Verständnis der Offenbarung bereitzustellen, und die in diese Anmeldung aufgenommen sind und einen Teil dieser Anmeldung bilden, veranschaulichen Ausführungsformen der Offenbarung und dienen zusammen mit der Beschreibung dazu, das Prinzip der Offenbarung zu erklären; in den Zeichnungen zeigen:
    • 1 eine beispielhafte graphische Darstellung, die eine Konfiguration einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung veranschaulicht;
    • 2A und 2B beispielhafte graphische Darstellungen, die eine Struktur eines Pixels veranschaulichen, das in einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung verwendet wird;
    • 3 eine beispielhafte graphische Darstellung, die eine Konfiguration eines Controllers veranschaulicht, der in einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung angewendet wird;
    • 4 eine beispielhafte graphische Darstellung, die eine Konfiguration eines Gate-Treibers gemäß der vorliegenden Offenbarung veranschaulicht;
    • 5 eine beispielhafte graphische Darstellung, die eine Konfiguration einer in 4 veranschaulichten Stufe veranschaulicht;
    • 6 eine beispielhafte graphische Darstellung, die eine Konfiguration eines Datentreibers gemäß der vorliegenden Offenbarung veranschaulicht;
    • 7 eine beispielhafte graphische Darstellung, die eine Konfiguration einer in 6 veranschaulichten Datenpuffervorrichtung veranschaulicht;
    • 8A bis 8C beispielhafte graphischen Darstellungen zum Beschreiben eines Verfahrens zum Verwirklichen einer hohen Auflösung, einer mittleren Auflösung und einer niedrigen Auflösung unter Verwendung einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung;
    • 9 eine beispielhafte graphische Darstellung zum Beschreiben eines Verfahrens zum Verwirklichen einer hohen Auflösung, einer mittleren Auflösung und einer niedrigen Auflösung unter Verwendung eines Gate-Treibers gemäß der vorliegenden Offenbarung;
    • 10 ein Zeitdiagramm, das die Signale zum Ansteuern des in 9 veranschaulichten Gate-Treibers zeigt;
    • 11 eine beispielhafte graphische Darstellung zum Beschreiben eines Verfahrens zum Verwirklichen einer hohen Auflösung, einer mittleren Auflösung und einer niedrigen Auflösung unter Verwendung eines Datentreibers gemäß der vorliegenden Offenbarung; und
    • 12 ein Zeitdiagramm, das die Signale zum Ansteuern des in 11 veranschaulichten Datentreibers zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER OFFENBARUNG
  • Nun wird ausführlich auf die beispielhaften Ausführungsformen der vorliegenden Offenbarung Bezug genommen, deren Beispiele in den beigefügten Zeichnungen veranschaulicht sind. Wo immer es möglich ist, werden überall in den Zeichnungen die gleichen Bezugszeichen verwendet, um auf gleiche oder ähnlich Teile zu verweisen.
  • Die Vorteile und Merkmale der vorliegenden Offenbarung und deren Implementierungsverfahren werden durch die folgenden Ausführungsformen, die bezüglich der beigefügten Zeichnungen beschrieben werden, verdeutlicht. Die vorliegende Offenbarung kann jedoch in verschiedenen Formen verkörpert sein und sollte nicht als auf die hier dargelegten Ausführungsformen eingeschränkt ausgelegt werden. Stattdessen sind diese Ausführungsformen vorgesehen, so dass diese Offenbarung gründlich und vollständig ist und den Fachleuten auf dem Gebiet den Schutzumfang der vorliegenden Offenbarung vollständig vermittelt. Ferner ist die vorliegende Offenbarung nur durch die Schutzumfänge der Ansprüche definiert.
  • Eine Form, eine Größe, ein Verhältnis, ein Winkel und eine Zahl, die in den Zeichnungen zum Beschreiben von Ausführungsformen der vorliegenden Offenbarung offenbart sind, sind lediglich ein Beispiel, wobei folglich die vorliegende Offenbarung nicht auf die veranschaulichten Einzelheiten eingeschränkt ist. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente. In der folgenden Beschreibung wird, wenn bestimmt wird, dass die ausführliche Beschreibung der relevanten bekannten Funktion oder Konfiguration den wichtigen Punkt der vorliegenden Offenbarung unnötig verbirgt, die ausführliche Beschreibung weggelassen. In einem Fall, in dem ‚umfassen‘, ‚aufweisen‘ und ‚enthalten‘, die in der vorliegenden Patentbeschreibung beschrieben sind, verwendet werden, kann ein weiterer Teil hinzugefügt werden, es sein denn, dass ‚nur~‘ verwendet wird. Die Begriffe einer Einzahlform können die Mehrzahlformen enthalten, wenn nicht auf das Gegenteil verwiesen wird.
  • Beim Auslegen eines Elements wird das Element so ausgelegt, dass es einen Fehlerbereich enthält, obwohl es keine ausdrückliche Beschreibung gibt.
  • Beim Beschreiben einer Positionsbeziehung, wenn z. B. eine Positionsbeziehung zwischen zwei Teilen als ‚auf-‘, ‚über~‘, ‚unter-‘ und ‚neben-‘ beschrieben wird, können ein oder mehrere andere Teile zwischen den beiden Teilen angeordnet sein, es sei denn, dass ‚genau‘ oder ‚direkt‘ verwendet wird.
  • Beim Beschreiben einer zeitlichen Beziehung, wenn z. B. die zeitliche Reihenfolge als ‚nach~‘, ‚anschließend~‘, ‚danach-‘ und ‚vor~‘ beschrieben wird, kann ein Fall, der nicht kontinuierlich ist, enthalten sein, es sei denn, dass ‚genau‘ oder ‚direkt‘ verwendet wird.
  • Es wird erkannt, dass, obwohl die Begriffe „erster“, „zweiter“ usw. hier verwendet werden können, um verschiedener Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe eingeschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element von einem weiteren zu unterscheiden. Ein erstes Element könnte z. B. als ein zweites Element bezeichnet werden, wobei ähnlich ein zweites Element als ein erstes Element bezeichnet werden könnte, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • Beim Beschreiben der Elemente der vorliegenden Offenbarung können Begriffe, wie z. B. erstes, zweites, A, B, (a), (b) usw., verwendet werden. Derartige Begriffe werden lediglich zum Unterscheiden der entsprechenden Elemente von anderen Elementen verwendet, wobei die entsprechenden Elemente durch die Begriffe nicht in ihrem Wesen, ihrer Reihenfolge oder ihrem Vorrang eingeschränkt sind. Es wird erkannt, dass, wenn ein Element oder eine Schicht als „auf“ oder „verbunden mit“ einem weiteren Element oder einer weiteren Schicht bezeichnet wird, es bzw. sie sich direkt auf dem anderen Element oder der anderen Schicht befinden kann oder direkt mit dem anderen Element oder der anderen Schicht verbunden sein kann oder dazwischenliegende Elemente oder Schichten vorhanden sein können. Außerdem sollte erkannt werden, dass, wenn ein Element, das auf oder unter einem weiteren Element angeordnet ist, dies einen Fall bezeichnen kann, in dem die Elemente so angeordnet sind, dass sie sich direkt miteinander in Kontakt befinden, es aber auch bezeichnen kann, dass die Elemente angeordnet sind, ohne sich direkt miteinander in Kontakt zu befinden.
  • Der Begriff „wenigstens einer“ sollte so verstanden werden, dass er sämtliche Kombinationen aus einem oder mehreren der zugeordneten aufgeführten Elemente enthält. Die Bedeutung von „wenigstens eines von einem ersten Element, einem zweiten Element und einem dritten Element“ bezeichnet z. B. sowohl die Kombination aller Elemente, die von zwei oder mehr des ersten Elements, des zweiten Elements und des dritten Elements vorgeschlagen sind, als auch das erste Element, das zweite Element oder das dritte Element.
  • Die Merkmale verschiedener Ausführungsformen der vorliegenden Offenbarung können teilweise oder insgesamt aneinandergekoppelt oder miteinander kombiniert werden und können verschieden miteinander zusammenarbeiten und technisch gesteuert werden, wie die Fachleute auf dem Gebiet hinreichend verstehen können. Die Ausführungsformen der vorliegenden Offenbarung können unabhängig voneinander ausgeführt werden oder können zusammen in einer koabhängigen Beziehung ausgeführt werden.
  • Im Folgenden werden Ausführungsformen der vorliegenden Offenbarung bezüglich der beigefügten Zeichnungen ausführlich beschrieben.
  • 1 ist eine beispielhafte graphische Darstellung, die eine Konfiguration einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung veranschaulicht, die 2A und 2B sind beispielhafte graphische Darstellungen, die eine Struktur eines Pixels veranschaulichen, das in einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung verwendet wird, und 3 ist eine beispielhafte graphische Darstellung, die eine Konfiguration eines Controllers veranschaulicht, der in einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung verwendet wird.
  • Die Anzeigevorrichtung gemäß der vorliegenden Offenbarung kann in verschiedenen Arten von elektronischen Vorrichtungen enthalten sein und kann z. B. in Vorrichtungen der virtuellen Realität (VR) enthalten sein. Das heißt, eine elektronische Vorrichtung kann ein externes System 20, einen Sensor 30 und eine Anzeigevorrichtung 10 enthalten.
  • Die Anzeigevorrichtung 10 gemäß der vorliegenden Offenbarung, wie sie in 1 veranschaulicht ist, kann eine Anzeigetafel 100, die einen Anzeigebereich 120, der ein Bild anzeigt, und einen Nichtanzeigebereich 130, der außerhalb des Anzeigebereichs 120 vorgesehen ist, enthält, einen Gate-Treiber 200, der ein Gate-Signal GS mehreren Gate-Leitungen GL1 bis GLg zuführt, die in dem Anzeigebereich 120 der Anzeigetafel 100 enthalten sind, einen Datentreiber 300, der Datenspannungen mehreren Datenleitungen DL1 bis DLd zuführt, die in der Anzeigetafel 100 enthalten sind, und einen Controller 400, der den Gate-Treiber 200 und den Datentreiber 300 steuert, enthalten.
  • Das externe System 20, das die elektronische Vorrichtung konfiguriert, kann Informationen über eine Fokusposition der Augen eines Anwenders unter Verwendung von Teilen von Abtastinformationen erzeugen, die von dem Sensor 30, der die elektronische Vorrichtung konfiguriert, empfangen werden, wobei die Informationen über die Fokusposition von dem externen System 20 zu dem Controller 400 übertragen werden können.
  • Das heißt, das externe System 20 kann eine Funktion des Ansteuerns des Controllers 400 und der elektronischen Vorrichtung ausführen. Insbesondere kann das externe System 20 verschiedene Toninformationen, Bildinformationen und Textinformationen über ein drahtgebundenes Kommunikationsnetz oder ein drahtloses Kommunikationsnetz empfangen und die empfangenen Bildinformationen zu dem Controller 400 übertragen. Die Bildinformationen können Teile der in den Controller 400 eingegebenen Eingangsbilddaten enthalten. Außerdem kann das externe System 20 Informationen (die im Folgenden einfach als Fokusinformationen bezeichnet werden) über die Fokusposition der Augen des Anwenders unter Verwendung von Teilen der vom Sensor 30 empfangenen Abtastinformationen erzeugen und die erzeugten Fokusinformationen zu dem Controller 400 übertragen.
  • Im Folgenden werden die Konfigurationen und Funktionen der in der Anzeigevorrichtung 10 enthaltenen Elemente beschrieben.
  • Zuerst kann die Anzeigetafel 100 den Anzeigebereich 120 und den NichtAnzeigebereich 130 enthalten. Die Gate-Leitungen GL1 bis GLg, die Datenleitungen DL1 bis DLd und mehrere Pixel 110 können in dem Anzeigebereich 120 enthalten sein.
  • Die Anzeigetafel 100 kann eine organische lichtemittierende Anzeigetafel sein, die mit einer Lichtemissionsvorrichtung ED konfiguriert ist, oder sie kann eine Flüssigkristallanzeigetafel sein, die ein Bild unter Verwendung eines Flüssigkristalls anzeigt.
  • Wie in 2A veranschaulicht ist, kann das in der Anzeigetafel 100 enthaltene Pixel 110 z. B. die Lichtemissionsvorrichtung ED, einen Schalttransistor Tsw1, einen Speicherkondensator Cst, einen Treibertransistor Tdr und einen Abtasttransistor Tsw2 enthalten, wenn die Anzeigetafel 100 die lichtemittierende Anzeigetafel ist. Das heißt, das Pixel 110 kann eine Pixeltreiberschaltung PDC und eine Lichtemissionseinheit enthalten, wobei die Pixeltreiberschaltung PDC den Schalttransistor Tsw1 , den Speicherkondensator Cst, den Treibertransistor Tdr und den Abtasttransistor Tsw2 enthalten kann. Die Lichtemissionseinheit kann die Lichtemissionsvorrichtung ED enthalten.
  • Die Lichtemissionsvorrichtung ED kann eine einer organischen Lichtemissionsschicht, einer anorganischen Lichtemissionsschicht und einer Quantenpunkt-Lichtemissionsschicht enthalten oder kann eine Stapel- oder Kombinationsstruktur aus der organischen Lichtemissionsschicht (oder der anorganischen Lichtemissionsschicht) und der Quantenpunkt-Lichtemissionsschicht enthalten.
  • Der Schalttransistor Tsw1, der die Pixeltreiberschaltung PDC konfiguriert, kann basierend auf dem Gate-Signal GS, das durch eine ihm entsprechende Gate-Leitung GL zugeführt wird, ein- oder ausgeschaltet werden, wobei, wenn der Schalttransistor Tsw1 eingeschaltet ist, eine durch eine Datenleitung DL zugeführte Datenspannung Vdata dem Treibertransistor Tdr zugeführt werden kann. Eine erste Spannung EVDD kann durch eine erste Spannungsversorgungsleitung PLA dem Treibertransistor Tdr und der Lichtemissionsvorrichtung ED zugeführt werden, während eine zweite Spannung EVSS durch eine zweite Spannungsversorgungsleitung PLB der Lichtemissionsvorrichtung ED zugeführt werden kann. Der Abtasttransistor Tsw2 kann basierend auf einem Abtaststeuersignal SS, das durch eine Abtaststeuerleitung SCL zugeführt wird, ein- oder ausgeschaltet werden, wobei eine Abtastleitung SL mit dem Abtasttransistor Tsw2 verbunden sein kann. Eine Referenzspannung Vref kann dem Pixel 110 durch die Abtastleitung SL zugeführt werden, wobei ein Abtastsignal, das einer charakteristischen Variation des Treibertransistors Tdr zugeordnet ist, durch den Abtasttransistor Tsw2 zu der Abtastleitung SL übertragen werden kann.
  • Die lichtemittierende Anzeigetafel, die in der vorliegenden Offenbarung verwendet wird, kann in einer in 2A veranschaulichten Struktur implementiert sein, wobei aber die vorliegende Offenbarung nicht darauf eingeschränkt ist. Entsprechend kann die lichtemittierende Anzeigetafel, die in der vorliegenden Offenbarung verwendet wird, zusätzlich zu der in 2A veranschaulichten Struktur in verschiedenen Typen implementiert sein.
  • Wie in 2B veranschaulicht ist, kann das in der Anzeigetafel 100 enthaltene Pixel 110 einen Schalttransistor Tsw, eine gemeinsame Elektrode und einen Flüssigkristall enthalten, wenn die Anzeigetafel 100 die Flüssigkristallanzeigetafel ist. Das heißt, das Pixel 110 kann eine Pixeltreiberschaltung PDC und eine Lichtemissionseinheit enthalten, wobei die Pixeltreiberschaltung PDC einen Schalttransistor Tsw und eine gemeinsame Elektrode enthalten kann. Außerdem kann die Lichtemissionseinheit den Flüssigkristall enthalten. In 2B kann das Bezugszeichen „Clc“ eine Speicherkapazität bezeichnen, die in dem Flüssigkristall auf der Grundlage einer Pixelspannung, die einer mit dem Schalttransistor Tsw verbundenen Pixelelektrode zugeführt wird, und einer gemeinsamen Spannung Vcom, die der gemeinsamen Elektrode zugeführt wird, erzeugt wird.
  • Wenn die Anzeigetafel 100 die Flüssigkristallanzeigetafel ist, kann die Anzeigevorrichtung ferner eine Hintergrundbeleuchtung enthalten, die Licht auf die Flüssigkristallanzeigetafel strahlt.
  • Die Anzeigetafel 100 kann den Pixelbereich, in dem die Pixel 110 vorgesehen sind, und mehrere Signalleitungen zum Übertragen verschiedener Signale zu der in dem Pixel 110 enthaltene Pixeltreiberschaltung PDC enthalten.
  • In der lichtemittierenden Anzeigetafel, die das in 2A veranschaulichte Pixel 110 enthält, können z. B. die Signalleitungen die Gate-Leitung GL, die Datenleitung DL, die Abtaststeuerleitung SCL, die erste Spannungsversorgungsleitung PLA, die zweite Spannungsversorgungsleitung PLB und die Abtastleitung SL enthalten.
  • Überdies können in der Flüssigkristallanzeigetafel, die das in 2B veranschaulichte Pixel 110 enthält, die Signalleitungen die Gate-Leitung GL und die Datenleitung DL enthalten.
  • Der Datentreiber 300 kann in einem Chip auf einem Film (COF) enthalten sein, der an der Anzeigetafel 100 befestigt ist, und kann mit einem Hauptsubstrat verbunden sein, wo der Controller 400 vorgesehen ist. In diesem Fall können die Leitungen zum elektrischen Verbinden des Controllers 400, des Datentreibers 300 und der Anzeigetafel 100 in dem COF vorgesehen sein, wobei zu diesem Zweck die Leitungen mit mehreren in der Anzeigetafel 100 und dem Hauptsubstrat enthaltenen Kontaktflächen elektrisch verbunden sein können. Das Hauptsubstrat kann mit einem externen Substrat mit dem darauf angebrachten externen System elektrisch verbunden sein.
  • Der Datentreiber 300 kann direkt an der Anzeigetafel 100 angebracht sein und kann mit dem Hauptsubstrat elektrisch verbunden sein.
  • Der Datentreiber 300 und der Controller 400 können jedoch als eine integrierte Schaltung (IC) implementiert sein, wobei die IC in dem COF enthalten sein kann oder direkt in die Anzeigetafel 100 eingebaut sein kann.
  • Wenn die Anzeigetafel 100 die lichtemittierende Anzeigetafel ist, kann der Datentreiber 300 das Abtastsignal, das einer charakteristischen Variation des in der lichtemittierenden Anzeigetafel enthaltenen Treibertransistors Tdr zugeordnet ist, empfangen und das Abtastsignal zu der Abtastleitung SL übertragen.
  • Im Folgenden werden eine Konfiguration und eine Funktion des Datentreibers 300 gemäß der vorliegenden Offenbarung bezüglich der 6 und 7 ausführlich beschrieben.
  • Der Gate-Treiber 200 kann als eine IC implementiert sein und kann in dem Nichtanzeigebereich 130 angebracht sein oder kann unter Verwendung eines Gate-in-der-Tafel- (GIP-) Typs direkt in den Nichtanzeigebereich 130 eingebettet sein. In einem Fall, in dem der GIP-Typ verwendet wird, können Transistoren, die den Gate-Treiber 200 konfigurieren, in dem Nichtanzeigebereich 130 durch denselben Prozess wie die Transistoren, die in jedem der Pixel 110 des Anzeigebereichs 120 enthalten sind, bereitgestellt werden.
  • Wenn ein durch den Gate-Treiber 200 erzeugter Gate-Impuls einem Gate eines in dem Pixel 110 enthaltenen Schalttransistors Tsw1 oder Tsw2 zugeführt wird, kann der Schalttransistor eingeschaltet werden, wobei folglich das Pixel 110 Licht emittieren kann. Wenn ein Gate-Aus-Signal einem Gate eines Schalttransistors Tsw1 oder Tsw2 zugeführt wird, kann der Schalttransistor ausgeschaltet werden, wobei folglich das Pixel 110 kein Licht emittieren kann. Das Gate-Signal GS, das der Gate-Leitung GL zugeführt wird, kann den Gate-Impuls und das Gate-Aus-Signal enthalten.
  • Im Folgenden werden eine Konfiguration und eine Funktion des Gate-Treibers 200 gemäß der vorliegenden Offenbarung bezüglich der 4 und 5 ausführlich beschrieben.
  • Schließlich kann, wie in 3 veranschaulicht ist, der Controller 400 einen Datenausrichter 430, der Teile der Eingangsvideodaten Ri, Gi und Bi, die von dem externen System 20 übertragen werden, unter Verwendung von Zeitsynchronisationssignalen TSS, die von dem externen System 20 übertragen werden, neu ausrichtet und Teile der neu ausgerichteten Bilddaten Data dem Datentreiber 300 zuführt, einen Steuersignalgenerator 420, der die Gate-Steuersignale GCS und die Datensteuersignale DCS unter Verwendung der Zeitsynchronisationssignale TSS erzeugt, eine Eingabeeinheit 410, die die Zeitsynchronisationssignale TSS und die von dem externen System 20 übertragenen Teile der Eingangsvideodaten Ri, Gi und Bi empfängt und die Zeitsynchronisationssignale TSS und die Teile der Eingangsvideodaten Ri, Gi und Bi zu dem Steuersignalgenerator 420 bzw. den Datenausrichter 430 überträgt, und eine Ausgabeeinheit 440, die die durch den Datenausrichter 430 erzeugten Teile der Bilddaten Data und die durch den Steuersignalgenerator 420 erzeugten Steuersignale DCS und GCS an den Datentreiber 300 oder den Gate-Treiber 200 ausgibt, enthalten.
  • Der Controller 400 kann ferner eine Funktion zum Analysieren von Berührungsabtastsignalen, die durch eine Berührungstafel empfangen werden, die in die Anzeigetafel 100 eingebettet ist oder an der Anzeigetafel 100 befestigt ist, und zum Abtasten des Auftretens oder Nichtauftretens einer Berührung und einer Berührungsposition ausführen.
  • Der Controller 400 kann, wie oben beschrieben worden ist, Fokusinformationen von dem externen System 20 empfangen und kann eine Auflösung der Anzeigetafel unter Verwendung der Fokusinformationen steuern. Die Gate-Auflösungssignale und die Datenauflösungssignale zum Steuern einer Auflösung der Anzeigetafel können durch den Steuersignalgenerator 420 erzeugt werden. Eine ausführliche Beschreibung dessen wird im Folgenden bezüglich der 4 bis 12 zusammen mit dem Beschreiben des Gate-Treibers 200 und des Datentreibers 300 gegeben.
  • Das externe System 20 kann die Fokusinformationen unter Verwendung der vom Sensor 30 empfangenen Teile der Abtastinformationen erzeugen. Der Sensor 30 zum Abtasten der Positionen der Augen eines Anwenders kann ein allgemeiner Sensor sein, der gegenwärtig zum Erfassen der Positionen der Augen verwendet wird. In der vorliegenden Offenbarung kann eine Auflösung der Anzeigetafel basierend auf den durch den Sensor 30 und das externe System 20 empfangenen Fokusinformationen variieren, wobei sich ein Verfahren zum Erzeugen der Fokusinformationen außerhalb des Bereichs der vorliegenden Offenbarung befinden kann. Das heißt, die Fokusinformationen können durch verschiedene Verfahren erzeugt werden, die gegenwärtig verwendet werden. Deshalb wird im Folgenden eine ausführliche Beschreibung eines Verfahrens zum Erzeugen der Fokusinformationen weggelassen.
  • Im Folgenden wird, wie in 2A veranschaulicht ist, die lichtemittierende Anzeigetafel, die die Lichtemissionsvorrichtung ED enthält, unter verschiedenen Typen von Anzeigetafeln als ein Beispiel der Anzeigetafel gemäß der vorliegenden Offenbarung beschrieben.
  • 4 ist eine beispielhafte graphische Darstellung, die eine Konfiguration eines Gate-Treibers 200 gemäß der vorliegenden Offenbarung veranschaulicht, und 5 ist eine beispielhafte graphische Darstellung, die eine Konfiguration einer in 4 veranschaulichten Stufe veranschaulicht.
  • Der Gate-Treiber 200 gemäß der vorliegenden Offenbarung, wie er in 4 veranschaulicht ist, kann eine Gate-Auflösungssteuersignal-Ausgabevorrichtung 210, die die Gate-Auflösungssteuersignale OGS und IGS ausgibt, die einem Fokus der Augen eines Anwenders entsprechen, eine Gate-Impulserzeugungsvorrichtung 220, die die Gate-Impulse GP erzeugt, die an mehrere Gate-Leitungen GL1 bis GLg ausgegeben werden sollen, und eine Gate-Leitungsauswahlvorrichtung 230, die die Gate-Leitungen, zu denen die von der Gate-Impulserzeugungsvorrichtung 220 ausgegebenen Gate-Impulse GP1 bis GPg übertragen werden sollen, auf der Grundlage der Gate-Auflösungssteuersignale OGS und IGS auswählt, enthalten.
  • Zuerst kann die Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 die vom Controller 400 sequentiell übertragenen Gate-Auflösungssignale GRS sequentiell speichern und die sequentiell gespeicherten Gate-Auflösungssignale GRS auf der Grundlage eines vom Controller 400 übertragenen Gate-Auflösungsausgabesignals GRO gleichzeitig ausgeben. Entsprechend können die Gate-Auflösungssignale GRS und das Gate-Auflösungsausgabesignal GRO in den Gate-Steuersignalen GCS enthalten sein.
  • Basierend auf den Fokusinformationen kann der Controller 400 z. B. die Pixel zum Anzeigen einer hohen Auflösung, die Pixel zum Anzeigen einer mittleren Auflösung und die Pixel zum Anzeigen einer niedrigen Auflösung bestimmen. Deshalb kann der Controller 400 die Positionen der Gate-Leitungen mit hoher Auflösung, die den Pixeln zum Anzeigen einer hohen Auflösung entsprechen, die Positionen der Gate-Leitungen mit mittlerer Auflösung, die den Pixeln zum Anzeigen einer mittleren Auflösung entsprechen, und die Positionen der Gate-Leitungen mit niedriger Auflösung, die den Pixeln zum Anzeigen einer niedrigen Auflösung entsprechen, bestimmen.
  • Deshalb kann der Controller 400 die Gate-Auflösungssignale GRS, die die Gate-Leitungen mit hoher Auflösung angeben, die Gate-Auflösungssignale GRS, die die Gate-Leitungen mit mittlerer Auflösung angeben, und die Gate-Auflösungssignale GRS, die die Gate-Leitungen mit niedriger Auflösung angeben, erzeugen und die Gate-Auflösungssignale GRS zu der Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 übertragen.
  • Überdies kann der Controller 400 das Gate-Auflösungsausgabesignal GRO erzeugen, das einen Zeitpunkt angibt, zu dem die Gate-Auflösungssignale GRS ausgegeben werden sollen, und die Gate-Auflösungssignale GRS zu der Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 übertragen.
  • Die Gate-Auflösungssignale GRS und das Gate-Auflösungsausgabesignal GRO können durch den Steuersignalgenerator 420 unter Verwendung der Fokusinformationen und der Zeitsteuersignale TSS erzeugt werden.
  • Um eine oben beschriebene Funktion auszuführen, kann die Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 eine Gate-Auflösungssignal-Speichereinheit 211, die die Gate-Auflösungssignale GRS, die den Gate-Leitungen GL1 bis GLg entsprechen, speichert, und eine Gate-Auflösungssteuersignal-Ausgabeeinheit 212, die die Gate-Auflösungssteuersignale OGS und IGS, die basierend auf den Gate-Auflösungssignalen GRS erzeugt worden sind, zu der Gate-Leitungsauswahlvorrichtung 230 überträgt, enthalten.
  • Zuerst kann die Gate-Auflösungssignal-Speichereinheit 211 die vom Controller 400 sequentiell übertragenen Gate-Auflösungssignale GRS sequentiell speichern und die sequentiell gespeicherten Gate-Auflösungssignale GRS gleichzeitig ausgeben.
  • Zu diesem Zweck kann die Gate-Auflösungssignal-Speichereinheit 211 mehrere Gate-Auflösungssignalspeicher 211b, die die den Gate-Leitungen GL1 bis GLg entsprechenden Gate-Auflösungssignale GRS speichern und gleichzeitig die Gate-Auflösungssignale GRS ausgeben, und mehrere Gate-Auflösungssignalregister 211a, die die Gate-Auflösungssignalspeicher 211b sequentiell ansteuern, um zu ermöglichen, dass die Gate-Auflösungssignale GRS sequentiell in den Gate-Auflösungssignalspeichern 211b gespeichert werden, enthalten.
  • Der Gate-Auflösungssignalspeicher 211b kann eine Funktion eines Datenspeichers ausführen. Der Gate-Auflösungssignalspeicher 211b kann basierend auf einem Gate-Verschiebungssignal GSS, das von dem Gate-Auflösungssignalregister 211a ausgegeben wird, aktiviert werden und kann das Gate-Auflösungssignal GRS speichern, das übertragen wird, wenn das Gate-Verschiebungssignal GSS zugeführt wird.
  • Das heißt, die Gate-Auflösungssignalspeicher 211b können durch das Gate-Verschiebungssignal GSS sequentiell aktiviert werden, wobei folglich ein Gate-Auflösungssignal GRS in einem entsprechenden Gate-Auflösungssignalspeicher 211b gespeichert werden kann.
  • Die Gate-Auflösungssignale GRS können in allen Gate-Auflösungssignalspeichern 211b gespeichert sein, wobei dann, wenn das Gate-Auflösungsausgabesignal GRO allen Gate-Auflösungssignalspeichern 211b zugeführt wird, alle Gate-Auflösungssignalspeicher 211b die Gate-Auflösungssignale GRS auf der Grundlage des Gate-Auflösungsausgabesignals GRO gleichzeitig ausgeben können.
  • Die Gate-Auflösungssignalregister 211a können die Gate-Auflösungssignalspeicher 211b sequentiell ansteuern, um zu ermöglichen, dass die Gate-Auflösungssignale GRS in den Gate-Auflösungssignalspeichern 211b sequentiell gespeichert werden.
  • Zu diesem Zweck kann jedes der Gate-Auflösungssignalregister 211a mit einem entsprechenden Gate-Auflösungssignalspeicher 211b verbunden sein.
  • Der Controller 400 kann den Gate-Auflösungssignalregistern 211a ein Gate-Auflösungssignal-Steuerstartsignal GST1 und wenigstens einen Gate-Auflösungssignal-Steuertakt GCK1 zuführen. Das Gate-Auflösungssignal-Steuerstartsignal GST1 und der Gate-Auflösungssignal-Steuertakt GCK1 können in den Gate-Steuersignalen GCS enthalten sein.
  • In dem in 4 veranschaulichten Gate-Treiber 200 kann z. B. ein erstes Gate-Auflösungssignalregister, das an einem obersten Ende unter den Gate-Auflösungssignalregistern 211a vorgesehen ist, durch das Gate-Auflösungssignal-Steuerstartsignal GST1 angesteuert werden, um ein erstes Gate-Verschiebungssignal unter Verwendung des Gate-Auflösungssignal-Steuertakts GCK1 zu erzeugen, wobei das erste Gate-Verschiebungssignal einem ersten Gate-Auflösungssignalspeicher zugeführt werden kann, der an einem obersten Ende unter den Gate-Auflösungssignalregistern 211b vorgesehen ist. Der erste Gate-Auflösungssignalspeicher kann basierend auf dem ersten Gate-Verschiebungssignal angesteuert werden und kann das auf der Grundlage des ersten Gate-Verschiebungssignals eingegebene Gate-Auflösungssignal GRS speichern.
  • Das erste Gate-Verschiebungssignal kann zu einem zweiten Gate-Auflösungssignalregister übertragen werden, das dem ersten Gate-Auflösungssignalregister benachbart sein kann, wobei folglich das zweite Gate-Auflösungssignalregister beginnen kann, anzusteuern. Das zweite Gate-Auflösungssignalregister, das basierend auf dem ersten Gate-Verschiebungssignal angesteuert wird, kann unter Verwendung des Gate-Auflösungssignal-Steuertakts GCK1 ein zweites Gate-Verschiebungssignal erzeugen, wobei das zweite Gate-Verschiebungssignal einem zweiten Gate-Auflösungssignalspeicher zugeführt werden kann, der dem ersten Gate-Auflösungssignalspeicher benachbart sein kann. Der zweite Gate-Auflösungssignalspeicher kann basierend auf dem zweiten Gate-Verschiebungssignal angesteuert werden und kann das auf der Grundlage des zweiten Gate-Verschiebungssignals eingegebene Gate-Auflösungssignal GRS speichern.
  • Wenn die Anzahl der Gate-Leitungen GL1 bis GLg die Anzahl g ist, wie in 1 veranschaulicht ist, können die oben beschriebenen Operationen mindestens g-mal wiederholt werden.
  • Ein g - 1-tes Gate-Verschiebungssignal kann z. B. zu einem g-ten Gate-Auflösungssignalregister übertragen werden, wobei folglich das g-te Gate-Auflösungssignalregister beginnen kann, anzusteuern. Das basierend auf dem g - 1-ten Gate-Verschiebungssignal angesteuerte g-te Gate-Auflösungssignalregister kann unter Verwendung des Gate-Auflösungssignal-Steuertakts GCK1 ein g-tes Gate-Verschiebungssignal erzeugen, wobei das g-te Gate-Verschiebungssignal einem g-ten Gate-Auflösungssignalspeicher zugeführt werden kann. Der g-te Gate-Auflösungssignalspeicher kann basierend auf dem g-ten Gate-Verschiebungssignal angesteuert werden und kann das auf der Grundlage des g-ten Gate-Verschiebungssignals eingegebene Gate-Auflösungssignal GRS speichern.
  • In einem Fall, in dem die Anzeigevorrichtung gemäß der vorliegenden Offenbarung zwei oder mehr Gate-Treiber enthält und ein Gate-Treiber mit weniger Gate-Leitungen als der Anzahl g verbunden ist, kann das im Gate-Treiber nach 4 veranschaulichte Bezugszeichen „g“ als „e“ veranschaulicht sein, das eine natürliche Zahl darstellt, die kleiner als die Zahl g ist.
  • Zweitens kann die Gate-Auflösungssteuersignal-Ausgabeeinheit 212 die Gate-Auflösungssteuersignale OGS und IGS, die basierend auf den Gate-Auflösungssignalen GRS erzeugt worden sind, zu der Gate-Leitungsauswahlvorrichtung 230 übertragen.
  • Zu diesem Zweck kann die Gate-Auflösungssteuersignal-Ausgabeeinheit 212 mehrere Leitungen 212a der ursprünglichen Gate-Auflösungssteuersignale, die die ursprünglichen Gate-Auflösungssteuersignale OGS, die den Gate-Auflösungssignalen entsprechen, die von der Gate-Auflösungssignal-Speichereinheit 211 ausgegeben werden, zu der Gate-Leitungsauswahlvorrichtung 230 übertragen, mehrere Gate-Inverter 212b, die die ursprünglichen Gate-Auflösungssteuersignale OGS invertieren, und mehrere Leitungen 212c der Inversions-Gate-Auflösungssteuersignale, die die invertierten Gate-Auflösungssteuersignale IGS, die von den Gate-Invertern 212b ausgegeben werden, zu der Gate-Leitungsauswahlvorrichtung 230 übertragen, enthalten.
  • Ein Gate-Auflösungssignal, das durch einen Gate-Auflösungssignalspeicher 211b gespeichert ist und dann ausgegeben wird, kann z.B. das ursprüngliche Gate-Auflösungssteuersignal OGS sein. Das ursprüngliche Gate-Auflösungssteuersignal OGS kann durch die Leitung 212a der ursprünglichen Gate-Auflösungssteuersignale zu der Gate-Leitungsauswahlvorrichtung 230 übertragen werden.
  • Ein Gate-Auflösungssignal (d. h., das ursprüngliche Gate-Auflösungssteuersignal OGS), das von einem Gate-Auflösungssignalspeicher 211b ausgegeben wird, kann durch den Gate-Inverter 212b invertiert werden und kann folglich das invertierte Gate-Auflösungssteuersignal IGS sein.
  • Das invertierte Gate-Auflösungssteuersignal IGS kann durch die Leitung 212c der Inversions-Gate-Auflösungssteuersignale zu der Gate-Leitungsauswahlvorrichtung 230 übertragen werden.
  • In diesem Fall kann ein erstes ursprüngliches Gate-Auflösungssteuersignal OGS1 durch eine Leitung 212a der ursprünglichen Gate-Auflösungssteuersignale ausgegeben werden, die an einem obersten Ende unter den mehreren Leitungen 212a der ursprünglichen Gate-Auflösungssteuersignale vorgesehen ist, kann ein erstes invertiertes Gate-Auflösungssteuersignal IGS1 durch eine Leitung 212c der Inversions-Gate-Auflösungssteuersignale ausgegeben werden, die an einem obersten Ende unter den mehreren Leitungen 212c der Inversions-Gate-Auflösungssteuersignale vorgesehen ist, kann ein g-tes ursprüngliches Gate-Auflösungssteuersignal OGSg durch eine Leitung 212a der ursprünglichen Gate-Auflösungssteuersignale ausgegeben werden, die an einem untersten Ende unter den mehreren Leitungen 212a der ursprünglichen Gate-Auflösungssteuersignale vorgesehen ist, und kann ein g-tes invertiertes Gate-Auflösungssteuersignal IGSg durch eine Leitung 212c der Inversions-Gate-Auflösungssteuersignale ausgegeben werden, die an einem untersten Ende unter den mehreren Leitungen 212c der Inversions-Gate-Auflösungssteuersignale vorgesehen ist.
  • Anschließend kann die Gate-Impulserzeugungsvorrichtung 220 Gate-Impulse GP erzeugen, die an die Gate-Leitungen GL1 bis GLg ausgegeben werden sollen.
  • Zu diesem Zweck kann die Gate-Impulserzeugungsvorrichtung 220 mehrere Gate-Stufen 221 enthalten, die die Gate-Impulse GP erzeugen. Die Stufen 221 können in einer Kaskadenschaltung verbunden sein.
  • Die Gate-Stufen 221 können sequentiell angesteuert sein und können die Gate-Impulse GP erzeugen.
  • Die Ausgangsleitungen der Gate-Stufen 221 können mit der Gate-Leitungsauswahlvorrichtung 230 verbunden sein.
  • Der Controller 400 kann ein Gate-Startsignal GST2 und wenigstens einen Gate-Takt GCK2 den Gate-Stufen 221 zuführen. Das Gate-Startsignal GST2 und der wenigstens eine Gate-Takt GCK2 können in den Gate-Steuersignalen GCS enthalten sein.
  • In dem in 4 veranschaulichten Gate-Treiber kann z. B. eine erste Gate-Stufe, die an einem obersten Ende unter den Gate-Stufen 221 vorgesehen ist, basierend auf dem Gate-Startsignal GST2 beginnen, anzusteuern, und unter Verwendung eines Gate-Taktes GCK2 einen ersten Gate-Impuls GP1 erzeugen, wobei der erste Gate-Impuls GP1 einer ersten Gate-Leitung GL1 zugeführt werden kann, die an einem obersten Ende unter den mehreren Gate-Leitungen vorgesehen ist.
  • Der erste Gate-Impuls GP1 kann zu einer zweiten Gate-Stufe übertragen werden, wobei folglich die zweite Gate-Stufe beginnen kann, anzusteuern. Die zweite Gate-Stufe, die basierend auf dem ersten Gate-Impuls GP1 angesteuert wird, kann unter Verwendung des Gate-Taktes GCK2 einen zweiten Gate-Impuls GP2 erzeugen, wobei der zweite Gate-Impuls GP2 einer zweiten Gate-Leitung GL2 zugeführt werden kann.
  • Wenn die Anzahl der Gate-Leitungen GL1 bis GLg eine Anzahl g ist, wie in 1 veranschaulicht ist, können die oben beschriebenen Operationen mindestens g-mal wiederholt werden.
  • Ein g - 1-ter Gate-Impuls GPg-1 kann z.B. zu einer g-ten Gate-Stufe übertragen werden, wobei folglich die g-te Gate-Stufe beginnen kann, anzusteuern. Die basierend auf dem g - 1-ten Gate-Impuls GPg-1 angesteuerte g-te Gate-Stufe kann unter Verwendung des Gate-Taktes GCK2 einen g-ten Gate-Impuls GPg erzeugen, wobei der g-te Gate-Impuls GPg einer g-ten Gate-Leitung GLg zugeführt werden kann.
  • 5 veranschaulicht eine beispielhafte graphische Darstellung der Gate-Stufe 221 zum Ausführen einer oben beschriebenen Funktion.
  • Die Gate-Stufe 221 kann mehrere Transistoren enthalten. In 5 ist eine Gate-Stufe, die vier Transistoren Tst, Trs, Tu und Td enthält, als ein Beispiel der Gate-Stufe 221, die in der vorliegenden Offenbarung verwendet wird, veranschaulicht.
  • Der Starttransistor Tst kann basierend auf dem Startsignal Vst eingeschaltet werden und kann durch einen Q-Knoten Q eine hohe Spannung VD zu einem Gate eines Pull-up-Transistors Tu übertragen. Hier kann das Startsignal Vst das vom Controller 400 übertragene Gate-Startsignal GST2 sein oder der Gate-Impuls GP sein, der zu einer vorherigen Gate-Stufe übertragen wird.
  • Der Pull-up-Transistor Tu kann basierend auf der Hochspannung VD eingeschaltet werden und kann einen Takt CLK an die Gate-Leitung GL ausgeben. In diesem Fall kann der Gate-Impuls GP mit einem hohen Wert an die Gate-Leitung GL (Vout in 5) ausgegeben werden.
  • Die hohe Spannung VD, die durch den Starttransistor Tst hindurchgeht, kann durch einen Inverter I in eine tiefe Spannung umgesetzt werden, wobei die tiefe Spannung durch einen Qb-Knoten Qb einem Gate eines Pull-down-Transistors Td zugeführt werden kann. Entsprechend kann der Pull-Down-Transistor Td ausgeschaltet werden.
  • Wenn der Starttransistor Tst ausgeschaltet ist und ein Rücksetztransistor Trs basierend auf einem Rücksetzsignal Rest eingeschaltet ist, kann eine erste tiefe Spannung VSS1 durch den Rücksetztransistor Trs dem Pull-up-Transistor Tu zugeführt werden, wobei folglich der Pull-up-Transistor Tu ausgeschaltet werden kann.
  • Die erste tiefe Spannung VSS1 kann durch den Inverter I in eine hohe Spannung umgesetzt werden, wobei die hohe Spannung durch den Qb-Knoten Qb einem Gate des Pull-down-Transistors Td zugeführt werden kann. Deshalb kann der Pull-Down-Transistor Td eingeschaltet werden. In diesem Fall kann eine zweite tiefe Spannung VSS2 durch den Pull-Down-Transistor Td der Gate-Leitung GL zugeführt werden. Die zweite tiefe Spannung VSS2, die durch den Pull-down-Transistor Td der Gate-Leitung GL zugeführt wird, kann ein Gate-Aus-Signal Goff sein.
  • Wenn der Gate-Impuls GP einem Gate des Schalttransistors Tsw1 zugeführt wird, der in dem in 2A veranschaulichten Pixel 110 enthalten ist, kann der Schalttransistor Tsw1 eingeschaltet werden, wobei folglich das Pixel 110 ein Bild anzeigen kann. Wenn das Gate-Aus-Signal Goff dem Schalttransistor Tsw1 zugeführt wird, kann der Schalttransistor Tsw1 ausgeschaltet werden, wobei folglich das Pixel 110 kein Bild anzeigen kann.
  • Hier kann ein generischer Begriff für den Gate-Impuls GP und das Gate-Aus-Signal Goff als Gate-Signal GS bezeichnet werden. Das heißt, die Gate-Stufe 221 kann den Gate-Impuls GP und das Gate-Aus-Signal Goff an die Gate-Leitung GL ausgeben.
  • Eine Struktur und eine Funktion der Gate-Stufe 221 können jedoch zusätzlich zu einer Struktur und einer Funktion, die oben bezüglich 5 beschrieben worden sind, verschiedenen modifiziert werden.
  • Die Gate-Auflösungssignalregister 211a können außerdem als ein Typ implementiert sein, der zu der in 5 veranschaulichten Gate-Stufe 221 ähnlich ist. Das heißt, die Gate-Stufen 221 können sequentiell angesteuert sein und können die Gate-Impulse GP ausgeben, wobei die Gate-Auflösungssignalregister 211a sequentiell angesteuert sein können und mehrere Gate-Verschiebungssignale GSS ausgeben können.
  • Schließlich kann die Gate-Leitungsauswahlvorrichtung 230 auf der Grundlage der Gate-Auflösungssteuersignale OGS und IGS die Gate-Leitungen auswählen, zu denen die von der Gate-Impulserzeugungsvorrichtung 220 ausgegebenen Gate-Impulse übertragen werden sollen.
  • Zu diesem Zweck kann die Gate-Leitungsauswahlvorrichtung 230 mehrere serielle Gate-Schalter 231 und mehrere parallele Gate-Schalter 232 enthalten.
  • Die seriellen Gate-Schalter 231 können jeweils die Gate-Stufen 221 mit den Gate-Leitungen in einer Eins-zu-eins-Beziehung verbinden.
  • Jeder der parallelen Gate-Schalter 232 kann zwei einander benachbarte Gate-Leitungen in einer Eins-zu-eins-Beziehung miteinander verbinden.
  • Jeder der seriellen Gate-Schalter 231 kann basierend auf dem ursprünglichen Gate-Auflösungssteuersignal OGS, das von der Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 ausgegeben wird, ein- oder ausgeschaltet werden, wobei jeder der parallelen Gate-Schalter 232 basierend auf dem invertierten Gate-Auflösungssteuersignal IGS, das von der Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 ausgegeben wird, ein- oder ausgeschaltet werden kann.
  • Wie oben beschrieben worden ist, kann das invertierte Gate-Auflösungssteuersignal IGS ein Signal sein, das durch Invertieren des ursprünglichen Gate-Auflösungssteuersignals OGS erhalten wird.
  • In diesem Fall kann in der in 4 veranschaulichten Gate-Leitungsauswahlvorrichtung 230 ein an einem obersten Ende vorgesehener serieller Gate-Schalter 231 ein erster serieller Gate-Schalter S1 sein, kann ein darunter vorgesehener serieller Gate-Schalter ein zweiter serieller Gate-Schalter S2 sein und können mehrere darunter vorgesehene serielle Gate-Schalter dritte bis g-te serielle Gate-Schalter S3 bis Sg sein.
  • Überdies kann in der in 4 veranschaulichten Gate-Leitungsauswahlvorrichtung 230 ein an einem obersten Ende vorgesehener paralleler Gate-Schalter 232 ein zweiter paralleler Gate-Schalter P2 sein, kann ein darunter vorgesehener paralleler Gate-Schalter ein dritter paralleler Gate-Schalter P3 sein und können mehrere darunter vorgesehene parallele Gate-Schalter vierte bis g-te parallele Gate-Schalter P4 bis Pg sein.
  • Wenn ein m-ter (wobei m eine natürliche Zahl kleiner als g ist) serieller Gate-Schalter unter den seriellen Gate-Schaltern 231 eingeschaltet ist, kann ein m-ter Gate-Impuls, der von einer m-ten Gate-Stufe zu einem m-ten seriellen Gate-Schalter übertragen wird, an eine m-te Gate-Leitung ausgegeben werden, die mit dem m-ten seriellen Gate-Schalter verbunden ist.
  • In diesem Fall kann der m-te Gate-Impuls durch wenigstens einen parallelen Gate-Schalter (z. B. einen m + 1-ten parallelen Gate-Schalter), der mit der m-ten Gate-Leitung verbunden ist, an wenigstens eine Gate-Leitung (z. B. eine m + 1-te Gate-Leitung), die der m-ten Gate-Leitung benachbart ist, ausgegeben werden. Der m-te Gate-Impuls kann gleichzeitig dazu ausgegeben werden.
  • Wenn z. B. in 4 der erste serielle Gate-Schalter S1 eingeschaltet ist, kann der vom ersten Gate-Schalter zum ersten seriellen Gate-Schalter S1 übertragene erste Gate-Impuls GP1 an die erste Gate-Leitung GL1 ausgegeben werden, die mit dem ersten seriellen Gate-Schalter S1 verbunden ist.
  • Überdies kann der erste Gate-Impuls GP1 durch wenigstens einen parallelen Gate-Schalter (z. B. den zweiten parallelen Gate-Schalter P2), der mit der ersten Gate-Leitung GL1 verbunden ist, an wenigstens eine Gate-Leitung (z. B. die zweite Gate-Leitung GL2) ausgegeben werden, die der ersten Gate-Leitung benachbart ist. In diesem Fall kann der erste Gate-Impuls GP1 durch den dritten parallelen Gate-Schalter P3 an die dritte Gate-Leitung GL3 ausgegeben werden oder durch den vierten parallelen Gate-Schalter an die vierte Gate-Leitung GL4 ausgegeben werden. Das heißt, der erste Gate-Impuls GP1 kann an die ersten bis vierten Gate-Leitungen GL1 bis GL4 ausgegeben werden.
  • Überdies kann der m-te Gate-Impuls durch wenigstens einen parallelen Gate-Schalter, der mit der m-ten Gate-Leitung verbunden ist, zu einer von mehreren Gate-Stufen übertragen werden, die anschließend an die m-te Gate-Stufe vorgesehen sind. Der m-te Gate-Impuls kann gleichzeitig dazu übertragen werden.
  • In 4 kann z. B. der erste Gate-Impuls GP1 durch wenigstens einen parallelen Gate-Schalter (z. B. den zweiten parallelen Gate-Schalter P2), der mit der ersten Gate-Leitung GL1 verbunden ist, zu einer Gate-Stufe (z. B. der zweiten Gate-Stufe), die unmittelbar neben der ersten Gate-Stufe vorgesehen ist, übertragen werden. In diesem Fall kann der erste Gate-Impuls GP1 durch den zweiten parallelen Gate-Schalter P2 und den dritten parallelen Gate-Schalter P3 an die dritte Gate-Stufe ausgegeben werden oder durch den zweiten parallelen Gate-Schalter P2, den dritten parallelen Gate-Schalter P3 und den vierten parallelen Gate-Schalter an die vierte Gate-Stufe ausgegeben werden. Das heißt, nachdem die erste Gate-Stufe angesteuert worden ist, kann die zweite Gate-Stufe außerdem angesteuert werden, kann die dritte Gate-Stufe außerdem angesteuert werden oder kann die vierte Gate-Stufe außerdem angesteuert werden.
  • Basierend auf einem oben beschriebenen Verfahren können die Gate-Stufen 221 in verschiedenen Reihenfolgen angesteuert werden und die Gate-Impulse GP erzeugen, wobei überdies eine Kombination von Gate-Leitungen, die die gleichen Gate-Impulse ausgeben, verschieden modifiziert werden kann.
  • Gemäß der vorliegenden Offenbarung können die Gate-Impulse GP1 bis GPg selbst dann, wenn alle Gate-Stufen 221 nicht angesteuert sind, allen Gate-Leitungen GL1 bis GLg zugeführt werden. Entsprechend kann gemäß der vorliegenden Offenbarung der Leistungsverbrauch zum Ansteuern der Gate-Stufen 221 verringert werden.
  • Überdies kann eine Gate-Puffervorrichtung ferner zwischen der Gate-Leitungsauswahlvorrichtung 230 und den Gate-Leitungen vorgesehen sein. Die Gate-Puffervorrichtung kann eine Funktion des gleichzeitigen Ausgebens der gleichen Gate-Impulse an die Gate-Leitungen ausführen.
  • Das heißt, wie oben beschrieben worden ist, die gleichen Gate-Impulse können wenigstens zwei einander benachbarten Gate-Leitungen zugeführt werden. Wenn in diesem Fall ein Zeitpunkt, um im Wesentlichen die gleichen Gate-Impulse an die Gate-Leitungen auszugeben, durch verschiedene Faktoren geändert wird, kann ein Bild nicht normal angezeigt werden. Um ein derartiges Problem zu lösen, kann ferner eine Gate-Puffervorrichtung zwischen der Gate-Leitungsauswahlvorrichtung 230 und den Gate-Leitungen vorgesehen sein. Die Gate-Puffervorrichtung kann mehrere Gate-Puffer enthalten, die mit den Gate-Leitungen verbunden sind.
  • 6 ist eine beispielhafte graphische Darstellung, die eine Konfiguration eines Datentreibers 300 gemäß der vorliegenden Offenbarung veranschaulicht, und 7 ist eine beispielhafte graphische Darstellung, die eine Konfiguration einer in 6 veranschaulichten Datenpuffervorrichtung veranschaulicht.
  • Der Datentreiber 300 gemäß der vorliegenden Offenbarung, wie er in 6 veranschaulicht ist, kann eine Datenauflösungssteuersignal-Ausgabevorrichtung 310, die die Datenauflösungssteuersignale ODS und IDS ausgibt, die einem Fokus der Augen eines Anwenders entsprechen, eine Auffangspeichervorrichtung 340, die Teile der Bilddaten Data speichert, eine Schieberegistervorrichtung 320, die die Datenspeicher-Steuersignale C1 bis Cd erzeugt, um zu ermöglichen, dass mehrere Auffangspeicher 341, die in der Auffangspeichervorrichtung 340 enthalten sind, die Teile der Bilddaten Data speichern, eine Auffangspeicher-Auswahlvorrichtung 330, die auf der Grundlage der Datenauflösungssteuersignale ODS und IDS mehrere Auffangspeicher auswählt, zu denen die von der Schieberegistervorrichtung 320 ausgegebenen Datenspeicher-Steuersignale C1 bis Cd übertragen werden sollen, eine Digital-Analog-Umsetzungsvorrichtung 350, die auf der Grundlage der von der Auffangspeichervorrichtung 340 übertragenen Teile der Bilddaten die Datenspannungen Vdatal bis Vdatad erzeugt, die an mehrere Datenleitungen DL1 bis DLd ausgegeben werden sollen, und eine Datenpuffervorrichtung 360, die die Datenspannungen Vdatal bis Vdatad gleichzeitig an die mehreren Datenleitungen DL1 bis DLd ausgibt, enthalten.
  • Zuerst kann die Datenauflösungssteuersignal-Ausgabevorrichtung 310 die vom Controller 400 sequentiell übertragenen Datenauflösungssignale DRS sequentiell speichern und die sequentiell gespeicherten Datenauflösungssignale DRS auf der Grundlage eines vom Controller 400 übertragenen Datenauflösungsausgabesignals DRO gleichzeitig ausgeben. Entsprechend können die Datenauflösungssignale DRS und das Datenauflösungsausgabesignal DRO in den Datensteuersignalen DCS enthalten sein.
  • Der Controller 400 kann die Positionen der Pixel zum Anzeigen einer hohen Auflösung, die Positionen der Pixel zum Anzeigen einer mittleren Auflösung und die Positionen der Pixel zum Anzeigen einer niedrigen Auflösung bestimmen. Deshalb kann der Controller 400 die Positionen der Datenleitungen mit hoher Auflösung, die den Pixeln zum Anzeigen einer hohen Auflösung entsprechen, die Positionen der Datenleitungen mit mittlerer Auflösung, die den Pixeln zum Anzeigen einer mittleren Auflösung entsprechen, und die Positionen der Datenleitungen mit niedriger Auflösung, die den Pixeln zum Anzeigen einer niedrigen Auflösung entsprechen, bestimmen.
  • Deshalb kann der Controller 400 die Datenauflösungssignale DRS, die die Datenleitungen mit hoher Auflösung angeben, die Datenauflösungssignale DRS, die die Datenleitungen mit mittlerer Auflösung angeben, und die Datenauflösungssignale DRS, die die Datenleitungen mit niedriger Auflösung angeben, erzeugen und die Datenauflösungssignale DRS zu der Datenauflösungssteuersignal-Ausgabevorrichtung 310 übertragen.
  • Überdies kann der Controller 400 das Datenauflösungsausgabesignal DRO erzeugen, das einen Zeitpunkt angibt, zu dem die Datenauflösungssignale DRS ausgegeben werden sollen, und die Datenauflösungssignale DRS zu der Datenauflösungssteuersignal-Ausgabevorrichtung 310 übertragen.
  • Die Datenauflösungssignale DRS und das Datenauflösungsausgabesignal DRO können durch den Steuersignalgenerator 420 unter Verwendung der Fokusinformationen und der Zeitsteuersignale TSS erzeugt werden.
  • Um eine oben beschriebene Funktion auszuführen, kann die Datenauflösungssteuersignal-Ausgabevorrichtung 310 eine Datenauflösungssignal-Speichereinheit 311, die die den Datenleitungen DL1 bis DLd entsprechenden Datenauflösungssignale DRS speichert, und eine Datenauflösungssteuersignal-Ausgabeeinheit 312, die die basierend auf den Datenauflösungssignalen DRS erzeugten Datenauflösungssteuersignale ODS und IDS zu der Auffangspeicher-Auswahlvorrichtung 330 überträgt, enthalten.
  • Zuerst kann die Datenauflösungssignal-Speichereinheit 311 die von dem Controller 400 sequentiell übertragenen Datenauflösungssignale DRS sequentiell speichern und die sequentiell gespeicherten Datenauflösungssignale DRS gleichzeitig ausgeben.
  • Zu diesem Zweck kann die Datenauflösungssignal-Speichereinheit 311 mehrere Datenauflösungssignalspeicher 311b, die die den Datenleitungen DL1 bis DLd entsprechenden Datenauflösungssignale DRS speichern und gleichzeitig die Datenauflösungssignale DRS ausgeben, und mehrere Datenauflösungssignalregister 311a, die die Datenauflösungssignalspeicher 311b sequentiell ansteuern, um zu ermöglichen, dass die Datenauflösungssignale DRS in den Datenauflösungssignalspeichern 311b sequentiell gespeichert werden, enthalten.
  • Der Datenauflösungssignalspeicher 311b kann eine Funktion eines Datenspeichers ausführen. Der Datenauflösungssignalspeicher 311b kann basierend auf einem Datenverschiebungssignal DSS, das von dem Datenauflösungssignalregister 311a ausgegeben wird, aktiviert werden und kann das Datenauflösungssignal DRS speichern, das übertragen wird, wenn das Datenverschiebungssignal DSS zugeführt wird.
  • Das heißt, die Datenauflösungssignalspeicher 311b können durch das Datenverschiebungssignal DSS sequentiell aktiviert werden, wobei folglich ein Datenauflösungssignal DRS in einem entsprechenden Datenauflösungssignalspeicher 311b gespeichert werden kann.
  • Die Datenauflösungssignale DRS können in allen Datenauflösungssignalspeichern 311b gespeichert sein, wobei dann, wenn das Datenauflösungsausgabesignal DRO allen Datenauflösungssignalspeichern 311b zugeführt wird, alle Datenauflösungssignalspeicher 311b die Datenauflösungssignale DRS auf der Grundlage des Datenauflösungsausgabesignals DRO gleichzeitig ausgeben können.
  • Die Datenauflösungssignalregister 311a können die Datenauflösungssignalspeicher 311b sequentiell ansteuern, um zu ermöglichen, dass die Datenauflösungssignale DRS in den Datenauflösungssignalspeichern 311b sequentiell gespeichert werden.
  • Zu diesem Zweck kann jedes der Datenauflösungssignalregister 311a mit einem entsprechenden Datenauflösungssignalspeicher 311b verbunden sein.
  • Der Controller 400 kann den Datenauflösungssignalregistern 311a ein Datenauflösungssignal-Steuerstartsignal DST1 und wenigstens einen Datenauflösungssignal-Steuertakt DCK1 zuführen. Das Datenauflösungssignal-Steuerstartsignal DST1 und der Datenauflösungssignal-Steuertakt DCK1 können in den Datensteuersignalen DCS enthalten sein.
  • In dem in 9 veranschaulichten Datentreiber 300 kann z. B. ein erstes Datenauflösungssignalregister, das in einem ganz links gelegenen Abschnitt unter den Datenauflösungssignalregistern 311a vorgesehen ist, durch das Datenauflösungssignal-Steuerstartsignal DST1 angesteuert werden, um unter Verwendung des Datenauflösungssignal-Steuertakts DCK1 ein erstes Datenverschiebungssignal zu erzeugen, wobei das erste Datenverschiebungssignal einem ersten Datenauflösungssignalspeicher zugeführt werden kann, der in einem ganz links gelegenen Abschnitt unter den Datenauflösungssignalregistern 311b vorgesehen ist. Der erste Datenauflösungssignalspeicher kann basierend auf dem ersten Datenverschiebungssignal angesteuert werden und kann das auf der Grundlage des ersten Datenverschiebungssignals eingegebene Datenauflösungssignal DRS speichern.
  • Das erste Datenverschiebungssignal kann zu einem zweiten Datenauflösungssignalregister übertragen werden, das dem ersten Datenauflösungssignalregister benachbart sein kann, wobei folglich das zweite Datenauflösungssignalregister beginnen kann, anzusteuern. Das zweite Datenauflösungssignalregister, das basierend auf dem ersten Datenverschiebungssignal angesteuert wird, kann unter Verwendung des Datenauflösungssignal-Steuertakts DCK1 ein zweites Datenverschiebungssignal erzeugen, wobei das zweite Datenverschiebungssignal einem zweiten Datenauflösungssignalspeicher zugeführt werden kann, der dem ersten Datenauflösungssignalspeicher benachbart sein kann. Der zweite Datenauflösungssignalspeicher kann basierend auf dem zweiten Datenverschiebungssignal angesteuert werden und kann das auf der Grundlage des zweiten Datenverschiebungssignals eingegebene Datenauflösungssignal DRS speichern.
  • Wenn die Anzahl der Datenleitungen DL1 bis DLd eine Anzahl d ist, wie in 1 veranschaulicht ist, können die oben beschriebenen Operationen mindestens d-mal wiederholt werden.
  • Ein d - 1-tes Datenverschiebungssignal kann z.B. zu einem d-ten Datenauflösungssignalregister übertragen werden, wobei folglich das d-te Datenauflösungssignalregister beginnen kann, anzusteuern. Das d-te Datenauflösungssignalregister, das basierend auf dem d - 1-ten Datenverschiebungssignal angesteuert wird, kann unter Verwendung des Datenauflösungssignal-Steuertaktes DCK1 ein d-tes Datenverschiebungssignal erzeugen, wobei das d-te Datenverschiebungssignal einem d-ten Datenauflösungssignalspeicher zugeführt werden kann. Der d-te Datenauflösungssignalspeicher kann basierend auf dem d-en Datenverschiebungssignal angesteuert werden und kann das auf der Grundlage des d-en Datenverschiebungssignals eingegebene Datenauflösungssignal DRS speichern.
  • Jedes der Datenauflösungssignalregister 311a kann eine Konfiguration enthalten, die einer Konfiguration der oben bezüglich 5 beschriebenen Gate-Stufe 221 ähnlich ist.
  • In einem Fall, in dem die Anzeigevorrichtung gemäß der vorliegenden Offenbarung zwei oder mehr Datentreiber enthält und ein Datentreiber mit weniger Datenleitungen als der Anzahl d verbunden ist, kann das im Datentreiber nach 6 veranschaulichte Bezugszeichen „d“ als „q“ veranschaulicht sein, das eine natürliche Zahl repräsentiert, die kleiner ist als die Zahl d.
  • Zweitens kann die Datenauflösungssteuersignal-Ausgabeeinheit 312 die basierend auf den Datenauflösungssignalen DRS erzeugten Datenauflösungssteuersignale ODS und IDS zu der Auffangspeicher-Auswahlvorrichtung 330 übertragen.
  • Zu diesem Zweck kann die Datenauflösungssteuersignal-Ausgabeeinheit 312 mehrere Leitungen 312a der ursprünglichen Datenauflösungssteuersignale, die die ursprünglichen Datenauflösungssteuersignale ODS, die den von der Datenauflösungssignal-Speichereinheit 311 ausgegebenen Datenauflösungssignalen entsprechen, zu der Datenleitungs-Auswahlvorrichtung 330 übertragen, mehrere Dateninverter 312b, die die ursprünglichen Datenauflösungssteuersignale ODS invertieren, und mehrere Leitungen 312c der Inversions-Datenauflösungssteuersignale, die die invertierten Datenauflösungssteuersignale IDS, die von den Dateninvertern 312b ausgegeben werden, zu der Auffangspeicher-Auswahlvorrichtung 330 übertragen, enthalten.
  • Ein Datenauflösungssignal, das durch einen Datenauflösungssignalspeicher 311b gespeichert ist und dann ausgegeben wird, kann z.B. das ursprüngliche Datenauflösungssteuersignal ODS sein. Das ursprüngliche Datenauflösungssteuersignal ODS kann durch die Leitung 312a der ursprünglichen Datenauflösungssteuersignale zu der Datenleitungs-Auswahlvorrichtung 330 übertragen werden.
  • Ein Datenauflösungssignal (d. h., das ursprüngliche Datenauflösungssteuersignal ODS), das von einem Datenauflösungssignalspeicher 311b ausgegeben wird, kann durch den Dateninverter 312b invertiert werden und kann folglich das invertierte Datenauflösungssteuersignal IDS sein.
  • Das invertierte Datenauflösungssteuersignal IDS kann durch die Leitung 312c der Inversions-Datenauflösungssteuersignale zu der Auffangspeicher-Auswahlvorrichtung 330 übertragen werden.
  • In diesem Fall kann ein erstes ursprüngliches Datenauflösungssteuersignal ODS1 durch eine Leitung 312a der ursprünglichen Datenauflösungssteuersignale ausgegeben werden, die in einem ganz links gelegenen Abschnitt unter den mehreren Leitungen 312a der ursprünglich Datenauflösungssteuersignale vorgesehen ist, das von der Datenauflösungssteuersignal-Ausgabeeinheit 312 des Datentreibers 300 nach 6 ausgegeben wird, kann ein erstes invertiertes Datenauflösungssteuersignal IDS1 durch eine Leitung 312c der Inversions-Datenauflösungssteuersignale ausgegeben werden, die in einem ganz links gelegenen Abschnitt unter den mehreren Leitungen 312c der Inversions-Datenauflösungssteuersignale vorgesehen ist, kann ein d-tes ursprüngliches Datenauflösungssteuersignal ODSd durch eine Leitung 312a der ursprünglichen Datenauflösungssteuersignale ausgegeben werden, die in einem ganz rechts gelegenen Abschnitt unter den mehreren Leitungen 312a der ursprünglichen Datenauflösungssteuersignale vorgesehen ist, und kann ein d-tes invertiertes Datenauflösungssteuersignal IDSd durch eine Leitung 312c der Inversions-Datenauflösungssteuersignale ausgegeben werden, die an einem ganz rechts gelegenen Abschnitt unter den mehreren Leitungen 312c der Inversions-Datenauflösungssteuersignale vorgesehen ist.
  • Anschließend kann die Schieberegistervorrichtung 320 die Datenspeicher-Steuersignale C erzeugen.
  • Zu diesem Zweck kann die Schieberegistervorrichtung 320 mehrere Datenstufen 321 enthalten, die die Datenspeicher-Steuersignale C erzeugen. Die Datenstufen 321 können in einer Kaskadenschaltung verbunden sein.
  • Die Datenstufen 321 können sequentiell angesteuert sein und können die Datenspeicher-Steuersignale C erzeugen.
  • Die Ausgangsleitungen der Datenstufen 321 können mit der Auffangspeicher-Auswahlvorrichtung 330 verbunden sein.
  • Der Controller 400 kann ein Datenstartsignal DST2 und wenigstens einen Gate-Takt DCK2 den Datenstufen 321 zuführen. Das Datenstartsignal DST2 und der wenigstens eine Datentakt DCK2 können in den Datensteuersignalen DCS enthalten sein.
  • In dem in 6 veranschaulichten Datentreiber 300 kann z. B. eine erste Datenstufe, die in einem ganz links gelegenen Abschnitt unter den Datenstufen 321 vorgesehen ist, basierend auf dem Datenstartsignal DST2 beginnen, anzusteuern, und ein erstes Datenspeicher-Steuersignal C1 unter Verwendung eines Datentakts DCK2 erzeugen, wobei das erste Datenspeicher-Steuersignal C1 einer ersten Hilfsdatenleitung zugeführt werden kann, die die erste Datenstufe mit einem ersten Auffangspeicher verbindet, der in einem ganz links gelegenen Abschnitt unter den mehreren Auffangspeichervorrichtungen 340 vorgesehen ist.
  • Das erste Datenspeicher-Steuersignal C1 kann zu einer zweiten Datenstufe übertragen werden, wobei folglich die zweite Datenstufe beginnen kann, anzusteuern. Die zweite Datenstufe, die basierend auf dem ersten Datenspeicher-Steuersignal C1 angesteuert wird, kann unter Verwendung des Datentaktes DCK2 ein zweites Datenspeicher-Steuersignal C2 erzeugen, wobei das zweite Datenspeicher-Steuersignal C2 einer zweiten Hilfsdatenleitung zugeführt werden kann.
  • Wenn die Anzahl der Datenleitungen DL1 bis DLd die Anzahl d ist, wie in 1 veranschaulicht ist, können die oben beschriebenen Operationen mindestens d-mal wiederholt werden.
  • Ein d - 1-tes Datenspeicher-Steuersignal Cd-1 kann z.B. zu einer d-ten Datenstufe übertragen werden, wobei folglich die d-te Datenstufe beginnen kann, anzusteuern. Die d-te Datenstufe, die basierend auf dem d - 1-ten Datenspeicher-Steuersignal Cd-1 angesteuert wird, kann unter Verwendung des Datentaktes DCK2 ein d-tes Datenspeicher-Steuersignal Cd erzeugen, wobei das d-te Datenspeicher-Steuersignal Cd einem d-ten Auffangspeicher zugeführt werden kann, der in einem ganz rechts gelegenen Abschnitt unter den mehreren in 6 veranschaulichten Auffangspeichern 341 vorgesehen ist.
  • Jede der Datenstufen 321 kann eine Konfiguration enthalten, die zu einer Konfiguration der oben bezüglich 5 beschriebenen Gate-Stufe 221 ähnlich ist.
  • Anschließend kann die Auffangspeicher-Auswahlvorrichtung 330 auf der Grundlage der Datenauflösungssteuersignale ODS und IDS eine Funktion zum Auswählen mehrerer Hilfsdatenleitungen ausführen, zu denen mehrere von der Schieberegistervorrichtung 320 ausgegebene Datenspeicher-Steuersignale C1 bis Cd übertragen werden sollen.
  • Zu diesem Zweck kann die Auffangspeicher-Auswahlvorrichtung 330 mehrere serielle Datenschalter 331 und mehrere parallele Datenschalter 332 enthalten.
  • Die seriellen Datenschalter 331 können die Datenstufen 321 in einer Eins-zu-eins-Beziehung jeweils mit den Auffangspeichern 341 verbinden.
  • Jeder der parallelen Datenschalter 332 kann zwei einander benachbarte Hilfsdatenleitungen unter mehreren Hilfsdatenleitungen verbinden, die jeweils die seriellen Datenschalter 331 in einer Eins-zu-Eins-Beziehung mit den Auffangspeichern 341 verbinden.
  • Jeder der seriellen Datenschalter 331 kann basierend auf dem ursprünglichen Datenauflösungssteuersignal ODS, das von der Datenauflösungssteuersignal-Ausgabevorrichtung 310 ausgegeben wird, ein- oder ausgeschaltet werden, wobei jeder der parallelen Datenschalter 332 basierend auf dem invertierten Datenauflösungssteuersignal IDS, das von der Datenauflösungssteuersignal-Ausgabevorrichtung 310 ausgegeben wird, ein- oder ausgeschaltet werden kann.
  • Wie oben beschrieben worden ist, kann das invertierte Datenauflösungssteuersignal IDS ein Signal sein, das durch Invertieren des ursprünglichen Datenauflösungssteuersignals ODS erhalten wird.
  • In diesem Fall kann in der in 6 veranschaulichten Auffangspeicher-Auswahlvorrichtung 330 ein in einem ganz links gelegenen Abschnitt vorgesehener serieller Datenschalter 331 ein erster serieller Datenschalter R1 sein, kann ein auf einer rechten Seite davon vorgesehener serieller Datenschalter ein zweiter serieller Datenschalter R2 sein und können mehrere auf einer rechten Seite davon vorgesehene serielle Datenschalter dritte bis d-te serielle Datenschalter R3 bis Rd sein.
  • Überdies kann in der in 6 veranschaulichten Auffangspeicher-Auswahlvorrichtung 330 ein paralleler Datenschalter 232, der in einem ganz links gelegenen Abschnitt vorgesehen ist, ein zweiter paralleler Datenschalter K2 sein, kann ein paralleler Datenschalter, der auf einer rechten Seite davon vorgesehen ist, ein dritter paralleler Datenschalter K3 sein und können mehrere parallele Datenschalter, die auf einer rechten Seite davon vorgesehen sind, vierte bis d-te parallele Datenschalter K4 bis Kd sein.
  • Wenn ein m-ter serieller Datenschalter unter den seriellen Datenschaltern 331 eingeschaltet ist, kann ein m-tes Datenspeicher-Steuersignal, das von einer m-ten Datenstufe zu einem m-ten seriellen Datenschalter übertragen wird, durch eine m-te Hilfsdatenleitung, die mit dem m-ten seriellen Datenschalter verbunden ist, an einen m-ten Auffangspeicher ausgegeben werden.
  • In diesem Fall kann das m-te Datenspeicher-Steuersignal durch wenigstens einen parallelen Datenschalter (z. B. einen m + 1-ten parallelen Datenschalter), der mit der m-ten Hilfsdatenleitung verbunden ist, an wenigstens eine Hilfsdatenleitung (z. B. eine m + 1-te Hilfsdatenleitung), die der m-ten Hilfsdatenleitung benachbart ist, ausgegeben werden. Das m-te Datenspeicher-Steuersignal kann gleichzeitig dazu ausgegeben werden.
  • Wenn z. B. in 6 der erste serielle Datenschalter R1 eingeschaltet ist, kann das erste Datenspeicher-Steuersignal C1, das von der ersten Datenstufe zu dem ersten seriellen Datenschalter R1 übertragen wird, durch die erste Hilfsdatenleitung, die mit dem ersten seriellen Datenschalter R1 verbunden ist, an den ersten Auffangspeicher ausgegeben werden.
  • Überdies kann das erste Datenspeicher-Steuersignal C1 durch wenigstens einen parallelen Datenschalter 332 (z. B. den zweiten parallelen Datenschalter K2), der mit der ersten Hilfsdatenleitung verbunden ist, an wenigstens eine Hilfsdatenleitung (z. B. die zweite Hilfsdatenleitung), die der ersten Hilfsdatenleitung benachbart ist, ausgegeben werden. Das an die zweite Hilfsdatenleitung ausgegebene erste Datenspeicher-Steuersignal C1 kann an den zweiten Auffangspeicher ausgegeben werden. In diesem Fall kann das erste Datenspeicher-Steuersignal C1 durch den dritten parallelen Datenschalter K3 der dritten Hilfsdatenleitung zugeführt werden und an einen dritten Auffangspeicher ausgegeben werden oder durch einen vierten parallelen Datenschalter einer vierten Hilfsdatenleitung zugeführt werden und an einen vierten Auffangspeicher ausgegeben werden. Das heißt, das erste Datenspeicher-Steuersignal C1 kann gleichzeitig an die ersten bis vierten Hilfsdatenleitungen ausgegeben werden.
  • Überdies kann das m-te Datenspeicher-Steuersignal durch wenigstens einen parallelen Datenschalter, der mit der m-ten Hilfsdatenleitung verbunden ist, zu einem von mehreren Auffangspeichern übertragen werden, die anschließend an den m-ten Auffangspeicher vorgesehen sind. Das m-te Datenspeicher-Steuersignal kann gleichzeitig dazu übertragen werden.
  • In 6 kann z. B. das erste Datenspeicher-Steuersignal C1 durch wenigstens einen parallelen Datenschalter (z. B. den zweiten parallelen Datenschalter K2), der mit der ersten Hilfsdatenleitung verbunden ist, zu einer Datenstufe (z. B. der zweiten Datenstufe), die unmittelbar neben der ersten Datenstufe vorgesehen ist, übertragen werden. In diesem Fall kann das erste Datenspeicher-Steuersignal C1 durch den zweiten parallelen Datenschalter K2 und den dritten parallelen Datenschalter K3 an die dritte Datenstufe ausgegeben werden oder durch den zweiten parallelen Datenschalter K2, den dritten parallelen Datenschalter K3 und den vierten parallelen Datenschalter an die vierte Datenstufe ausgegeben werden. Das heißt, nachdem die erste Datenstufe angesteuert worden ist, kann außerdem die zweite Datenstufe angesteuert werden, kann außerdem die dritte Datenstufe angesteuert werden oder kann außerdem die vierte Datenstufe angesteuert werden.
  • Basierend auf einem oben beschriebenen Verfahren können die Datenstufen 321 in verschiedenen Reihenfolgen angesteuert werden und die Datenspeicher-Steuersignale C erzeugen, wobei überdies eine Kombination von Hilfsdatenleitungen, die die gleichen Datenspeicher-Steuersignale ausgeben, verschieden modifiziert werden kann.
  • Gemäß der vorliegenden Offenbarung können selbst dann, wenn nicht alle Datenstufen 321 angesteuert werden, die Datenspeicher-Steuersignale C1 bis Cd allen Hilfsdatenleitungen zugeführt werden, wobei folglich Teile der Bilddaten in allen Auffangspeichern gespeichert werden können. Entsprechend kann gemäß der vorliegenden Offenbarung der Leistungsverbrauch zum Ansteuern der Datenstufen 321 verringert werden.
  • Anschließend kann die Auffangspeichervorrichtung 340 die Teile der Bilddaten, die vom Controller 400 übertragen werden, auf der Grundlage der Datenspeicher-Steuersignale C sequentiell speichern.
  • Wenn z. B. das erste Datenspeicher-Steuersignal C1 dem ersten Auffangspeicher zugeführt wird, kann der erste Auffangspeicher erste Bilddaten speichern, wobei, wenn das zweite Datenspeicher-Steuersignal C2 dem zweiten Auffangspeicher zugeführt wird, der zweite Auffangspeicher zweite Bilddaten speichern kann. Wenn das dritte Datenspeicher-Steuersignal C3 dem dritten Auffangspeicher zugeführt wird, kann außerdem der dritte Auffangspeicher dritte Bilddaten speichern.
  • Basierend auf einem oben beschriebenen Verfahren können jedoch, wenn das erste Datenspeicher-Steuersignal C1 den ersten bis vierten Auffangspeichern zugeführt wird, die ersten bis vierten Auffangspeicher gleichzeitig angesteuert werden, wobei folglich alle des ersten bis vierten Auffangspeichers erste Bilddaten speichern können. Wenn ein fünftes Datenspeicher-Steuersignal C5 einem fünften Auffangspeicher zugeführt wird, nachdem die ersten Bilddaten in den ersten bis vierten Auffangspeichern gespeichert worden sind, kann außerdem der fünfte Auffangspeicher zweite Bilddaten speichern. In diesem Fall kann das fünfte Datenspeicher-Steuersignal C5 gleichzeitig ein Signal sein, das aus dem ersten Datenspeicher-Steuersignal C1 erzeugt wird.
  • Das heißt, gemäß der vorliegenden Offenbarung können sich die in den Auffangspeichern 341 gespeicherten Teile der Bilddaten unterscheiden, wobei wenigstens zwei benachbarte Auffangspeicher 341 die gleichen Bilddaten speichern können.
  • Um eine zusätzliche Beschreibung bereitzustellen, können die Auffangspeicher 341 durch das Datenspeicher-Steuersignal C aktiviert werden und Bilddaten speichern. Entsprechend können die beiden Auffangspeicher 341 die gleichen Bilddaten speichern, wenn das gleiche Datenspeicher-Steuersignal C wenigstens zwei Auffangspeichern 341 gleichzeitig zugeführt wird.
  • Deshalb kann gemäß der vorliegenden Offenbarung ein Zeitraum, in dem Teile der Bilddaten in den Auffangspeichern gespeichert sind, verringert werden.
  • Anschließend kann die Digital-Analog-Umsetzungsvorrichtung 350 auf der Grundlage der von der Auffangspeichervorrichtung 340 übertragenen Teile der Bilddaten Datenspannungen erzeugen, die an die Datenleitungen ausgegeben werden sollen.
  • Zu diesem Zweck können die Auffangspeicher 341 die Teile der Bilddaten auf der Grundlage des Datensteuersignals DCS gleichzeitig mehreren Umsetzungseinheiten 351 der Digital-Analog-Umsetzungsvorrichtung 350 zuführen, wobei die Umsetzungseinheiten 351 die Teile der Bilddaten unter Verwendung eines Gammasignals jeweils in die Datenspannungen Vdatal bis Vdatad umsetzen können.
  • Das heißt, die Umsetzungseinheiten 351 können eine Funktion des Umsetzens von Teilen der digitalen Bilddaten in die analogen Datenspannungen Vdatal bis Vdatad ausführen.
  • Schließlich kann die Datenpuffervorrichtung 360 die durch die Digital-Analog-Umsetzungsvorrichtungen 350 erzeugten Datenspannungen Vdatal bis Vdatad gleichzeitig an die Datenleitungen DL1 bis DLd ausgeben.
  • Das heißt, wie oben beschrieben worden ist, die gleichen Datenspannungen können wenigstens zwei benachbarten Datenleitungen zugeführt werden. Wenn in diesem Fall ein Zeitpunkt für im Wesentlichen das Ausgeben der gleichen Datenspannungen an die Datenleitungen durch verschiedene Faktoren geändert wird, kann ein Bild nicht normal angezeigt werden. Um ein derartiges Problem zu lösen, kann die Datenpuffervorrichtung 360 zwischen der Digital-Analog-Umsetzungsvorrichtung 350 und den Datenleitungen vorgesehen sein.
  • Um eine zusätzliche Beschreibung bereitzustellen, kann die Datenpuffervorrichtung 360 während einer horizontalen Periode, die in einer Periode enthalten ist, in der ein Gate-Impuls einer Gate-Leitung zugeführt wird, gleichzeitig Datenspannungen an alle Datenleitungen DL1 bis DLd ausgeben. Zu diesem Zweck kann die Datenpuffervorrichtung 360 zwischen der Digital-Analog-Umsetzungsvorrichtung 350 und den Datenleitungen vorgesehen sein.
  • Die Datenpuffervorrichtung 360 kann, wie in 6 veranschaulicht ist, mehrere Datenpuffer 361 enthalten, die mit den Datenleitungen DL1 bis DLd verbunden sind.
  • Um die Leistungsaufnahme der Datenpuffer 361 zu verringern, kann die Datenpuffervorrichtung 360 als ein in 7 (b) veranschaulichter Typ implementiert sein.
  • Wie z. B. in 7 (b) veranschaulicht ist, kann die Datenpuffervorrichtung 360 die mehreren Datenpuffer 361, die jeweils mit den Umsetzungseinheiten 351 verbunden sind, die die Digital-Analog-Umsetzungsvorrichtung 350 konfigurieren, und mehrere parallele Pufferschalter 362 enthalten.
  • Jeder der parallelen Pufferschalter 362 kann zwei benachbarte Datenleitungen verbinden. Insbesondere kann ein paralleler Pufferschalter, der in einem ganz links gelegenen Abschnitt unter den in 7 (b) veranschaulichten parallelen Pufferschaltern 362 vorgesehen ist, ein zweiter Pufferschalter sein, wobei mehrere parallele Pufferschalter, die in einem rechten Abschnitt unter den parallelen Pufferschaltern 362 vorgesehen sind, dritte bis dreizehnte Pufferschalter enthalten können.
  • In diesem Fall kann jeder der parallelen Pufferschalter 362 basierend auf dem invertierten Datenauflösungssteuersignal IDS, das von der Datenauflösungssteuersignal-Ausgabevorrichtung 310 ausgegeben wird, ein- oder ausgeschaltet werden. Das heißt, das gleiche invertierte Datenauflösungssteuersignal IDS kann den parallelen Pufferschaltern 362, die in der Datenpuffer-Vorrichtung 360 enthalten sind, und den parallelen Datenschaltern 332, die in der Auffangspeicher-Auswahlvorrichtung 330 enthalten sind, zugeführt werden. Entsprechend können die parallelen Pufferschalter 362 und die parallelen Datenschalter 332 in der gleichen Form ein- oder ausgeschaltet werden.
  • Jeder der Datenpuffer 361 kann basierend auf dem Datenpuffer-Steuersignal PD angesteuert werden, das das gleiche wie das invertierte Datenauflösungssteuersignal IDS ist, und kann eine Datenspannung, die von der Digital-Analog-Umsetzungsvorrichtung 350 übertragen wird, an eine entsprechende Datenleitung ausgeben. Das heißt, die Datenpuffer 361 können auf der Grundlage des Datenpuffer-Steuersignals PD Datenspannungen an die Datenleitungen ausgeben oder können die Datenspannungen auf der Grundlage des Datenpuffer-Steuersignals PD nicht an die Datenleitungen ausgeben.
  • Zu diesem Zweck kann ein erstes Datenpuffer-Steuersignal PD1 einem ersten Datenpuffer zugeführt werden, der in einem ganz links gelegenen Abschnitt unter den in 7 (a) veranschaulichten Datenpuffern 361 vorgesehen ist, wobei die zweiten bis zwölften Datenpuffer-Steuersignale PD2 bis PD12 den Datenpuffern zugeführt werden können, die in einem ganz rechts gelegenen Abschnitt unter den Datenpuffern 361 vorgesehen sind.
  • Eine durch einen Datenpuffer 361 zugeführte Datenspannung kann an nur eine Datenleitung ausgegeben werden oder kann durch wenigstens einen parallelen Pufferschalter 362 an wenigstens zwei Datenleitungen ausgegeben werden.
  • In einem Fall, in dem die Datenpuffer-Steuersignale PD und die invertierten Datenauflösungssteuersignale IDS konfiguriert sind, wie in 7 (a) veranschaulicht ist, kann z. B. ein erster Datenpuffer auf der Grundlage des ersten Datenpuffer-Steuersignals PD1, das einen Aus-Wert aufweist, eine erste Datenspannung Vdatal an eine entsprechende Datenleitung ausgeben. In diesem Fall können die zweiten bis vierten parallelen Pufferschalter basierend auf den zweiten bis vierten invertierten Datenauflösungssteuersignalen IDS2 bis IDS4, die einen Ein-Wert aufweisen, eingeschaltet werden, wobei folglich die gleiche Datenspannung an die ersten bis vierten Datenleitungen DL1 bis DL4 ausgegeben werden kann. In der folgenden Beschreibung können die vier Datenleitungen, an die die gleiche Datenspannung ausgegeben wird, als eine erste Datenleitungsgruppe D_Group1 bezeichnet werden. Durch die erste Datenleitungsgruppe D_Group1 kann eine niedrige Auflösung verwirklicht werden.
  • Überdies kann in einem Fall, in dem die Datenpuffer-Steuersignale PD und die invertierten Datenauflösungssteuersignale IDS konfiguriert sind, wie in 7 (a) veranschaulicht ist, ein fünfter Datenpuffer eine fünfte Datenspannung Vdata5 auf der Grundlage des fünften Datenpuffer-Steuersignals PD5, das einen Aus-Wert aufweist, an eine entsprechende Datenleitung ausgeben. In diesem Fall kann der sechste parallele Pufferschalter basierend auf einem sechsten invertierten Datenauflösungssteuersignal IDS6, das einen Ein-Wert aufweist, eingeschaltet werden, wobei folglich die gleiche Datenspannung an eine fünfte und eine sechste Datenleitung DL5 und DL6 ausgegeben werden kann. In der folgenden Beschreibung können zwei Datenleitungen, an die die gleiche Datenspannung ausgegeben wird, als eine zweite Datenleitungsgruppe D_Group2 bezeichnet werden. Durch die zweite Datenleitungsgruppe D_Group2 kann eine mittlere Auflösung verwirklicht werden. In diesem Fall kann die gleiche Datenspannung an eine siebente und eine achte Datenleitung DL7 und DL8 ausgegeben werden. Entsprechend können die siebente und die achte Datenleitung DL7 und DL8 als eine zweite Datenleitungsgruppe D_Group2 bezeichnet werden.
  • Überdies können in einem Fall, in dem die Datenpuffer-Steuersignale PD und die invertierten Datenauflösungssteuersignale IDS konfiguriert sind, wie in 7 (a) veranschaulicht ist, die neunten bis zwölften Datenpuffer die neunten bis zwölften Datenspannungen Vdata9 bis Vdata12 auf der Grundlage der neunten bis zwölften Datenpuffer-Steuersignale PD9 bis PD12, die einen Aus-Wert aufweisen, an die neunten bis zwölften Datenleitungen DL9 bis DL12 ausgeben. In diesem Fall können die neunten bis zwölften parallelen Pufferschalter basierend auf den neunten bis zwölften invertierten Datenauflösungssteuersignalen IDS9 bis IDS12, die einen Aus-Wert aufweisen, ausgeschaltet werden. Deshalb können unterschiedliche neunte bis zwölfte Datenspannungen Vdata9 bis Vdata12 an die neunten bis zwölften Datenleitungen DL9 bis DL12 ausgegeben werden. In der folgenden Beschreibung können die Datenleitungen, an die unterschiedliche Datenspannungen ausgegeben werden, als eine dritte Datenleitungsgruppe D_Group3 bezeichnet werden. Durch die dritte Datenleitungsgruppe D_Group3 kann eine hohe Auflösung verwirklicht werden.
  • Wie oben beschrieben worden ist, können gemäß der vorliegenden Offenbarung selbst dann, wenn nur sieben Datenpuffer 361 (z. B. der erste Datenpuffer, der fünfte Datenpuffer, der siebente Datenpuffer und die neunten bis zwölften Datenpuffer) unter den zwölf Datenpuffern 361 angesteuert werden, Datenspannungen an die zwölf Datenleitungen DL1 bis DL12 ausgegeben werden. Entsprechend kann gemäß der vorliegenden Offenbarung die Leistungsaufnahme der Datenpuffervorrichtung 360 abnehmen, wobei folglich die Leistungsaufnahme der Anzeigevorrichtung verringert werden kann.
  • Die 8A bis 8C sind beispielhafte graphische Darstellungen zum Beschreiben eines Verfahrens zum Verwirklichen einer hohen Auflösung, einer mittleren Auflösung und einer niedrigen Auflösung unter Verwendung einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung. In den 8A bis 8C können die in einem Gate-Treiber 200 veranschaulichten Pfeile die Gate-Impulse bezeichnen, die an die Gate-Leitungen ausgegeben werden, während die in einem Datentreiber 300 veranschaulichten Pfeile die Datenspannungen bezeichnen können, die an die Datenleitungen ausgegeben werden. Das heißt, die gleichen Gate-Impulse können an vier Gate-Leitungen ausgegeben werden, die gleichen Gate-Impulse können an zwei Gate-Leitungen ausgegeben werden und unterschiedliche Gate-Impulse können an die jeweiligen Gate-Leitungen ausgegeben werden. Außerdem können die gleichen Datenspannungen an vier Datenleitungen ausgegeben werden, können die gleichen Datenspannungen können an zwei Datenleitungen ausgegeben werden und können unterschiedliche Datenspannungen an die jeweiligen Datenleitungen ausgegeben werden.
  • Wie oben beschrieben worden ist, kann die Anzeigevorrichtung gemäß der vorliegenden Offenbarung auf VR-Vorrichtungen angewendet werden, wobei eine VR-Vorrichtung in einer Brillenform hergestellt werden kann, die in einem Augenbereich eines Anwenders getragen wird.
  • In diesem Fall kann der Anwender einen VR-Schirm, der durch die VR-Vorrichtung angezeigt wird, mit den Augen sehen, wobei sich ein Fokus der Augen des Anwenders entlang dem VR-Schirm bewegen kann.
  • Um die Leistung der Aufmerksamkeit zu erhöhen, können in VR-Vorrichtungen, wie in den 8A bis 8C veranschaulicht ist, die Positionen eines Bereichs X mit niedriger Auflösung, eines Bereichs Y mit mittlerer Auflösung und eines Bereichs Z mit hoher Auflösung verändert werden.
  • Eine Fokusposition der Augen des Anwenders kann z. B. durch einen Sensor bestimmt werden, der in der VR Vorrichtung enthalten ist, wobei, wenn ein Fokus der Augen des Anwenders einem mittleren Abschnitt einer Anzeigetafel zugewandt ist, wie in 8A veranschaulicht ist, die Anzeigevorrichtung gemäß der vorliegenden Vorrichtung den mittleren Abschnitt der Anzeigetafel als den Bereich Z mit hoher Auflösung anzeigen, einen äußeren Abschnitt des Bereichs Z mit hoher Auflösung als den Bereich Y mit mittlerer Auflösung anzeigen und einen äußeren Abschnitt des Bereichs Y mit mittlerer Auflösung als den Bereich X mit niedriger Auflösung anzeigen kann.
  • Wenn der Fokus der Augen des Anwenders einem linken oberen Endabschnitt der Anzeigetafel zugewandt ist, wie in 8B veranschaulicht ist, kann die Anzeigevorrichtung gemäß der vorliegenden Offenbarung den linken oberen Endabschnitt der Anzeigetafel als den Bereich Z mit hoher Auflösung anzeigen, während, wenn der Fokus der Augen des Anwenders einem rechten unteren Endabschnitt der Anzeigetafel zugewandt ist, wie in 8C veranschaulicht ist, die Anzeigevorrichtung gemäß der vorliegenden Offenbarung den rechten unteren Endabschnitt der Anzeigetafel als den Bereich Z mit hoher Auflösung anzeigen kann.
  • Zu diesem Zweck kann der Gate-Treiber 200 gemäß der vorliegenden Offenbarung den gleichen Gate-Impuls an vier benachbarte Gate-Leitungen der Gate-Leitungen ausgeben, die in dem Bereich X mit niedriger Auflösung enthalten sind, den gleichen Gate-Impuls an zwei benachbarte Gate-Leitungen der Gate-Leitungen ausgeben, die in dem Bereich Y mit mittlerer Auflösung enthalten sind, und unterschiedliche Gate-Impulse an die Gate-Leitungen ausgeben, die in dem Bereich Z mit hoher Auflösung enthalten sind, wie in den 8A bis 8C veranschaulicht ist.
  • Überdies kann der Datentreiber 300 gemäß der vorliegenden Offenbarung z. B. die gleiche Datenspannung an vier benachbarte Datenleitungen der Datenleitungen ausgeben, die im Bereich X mit niedriger Auflösung enthalten sind, die gleiche Datenspannung an zwei benachbarte Datenleitungen der Datenleitungen ausgeben, die im Bereich Y mit mittlerer Auflösung enthalten sind, und unterschiedliche Datenspannungen an die Datenleitungen ausgeben, die im Bereich Z mit hoher Auflösung enthalten sind, wie in den 8A bis 8C veranschaulicht ist.
  • In diesem Fall können z. B. die Gate-Leitungen, die in dem Bereich Z mit hoher Auflösung enthalten sind, außerdem in dem Bereich X mit niedriger Auflösung enthalten sein, wobei folglich den Gate-Leitungen, die in dem Bereich Z mit hoher Auflösung und in dem Bereich X mit niedriger Auflösung enthalten sind, jeweils unterschiedliche Gate-Impulse zugeführt werden können, wie in 8A veranschaulicht ist. Den vier Datenleitungen, die in dem Bereich X mit niedriger Auflösung enthalten sind, kann jedoch die gleiche Datenspannung zugeführt werden. Entsprechend kann in dem Bereich X mit niedriger Auflösung eine niedrige Auflösung verwirklicht sein.
  • Überdies können den Gate-Leitungen, die in dem Bereich Z mit hoher Auflösung und in dem Bereich Y mit mittlerer Auflösung enthalten sind, jeweils unterschiedliche Gate-Impulse zugeführt werden. Wie in 8A veranschaulicht ist, kann jedoch zwei Datenleitungen, die im Bereich Y mit mittlerer Auflösung enthalten sind, die gleiche Datenspannung zugeführt werden. Entsprechend kann eine mittlere Auflösung im Bereich Y mit mittlerer Auflösung verwirklicht sein.
  • Überdies kann die obige Beschreibung auf die Beschreibung basierend auf den Datenleitungen völlig gleich angewendet werden.
  • Im Folgenden wird ein Ansteuerverfahren einer Anzeigevorrichtung gemäß der vorliegenden Offenbarung bezüglich der 1 bis 12 beschrieben. In der folgenden Beschreibung wird eine Anzeigevorrichtung, bei der die Datenspannungen und die Gate-Impulse in einer Form ausgegeben werden, die in 8A veranschaulicht ist, als ein Beispiel der vorliegenden Offenbarung beschrieben. Im Folgenden wird insbesondere die vorliegende Offenbarung unter Verwendung von zwölf Datenspannungen E, die von einem ganz links gelegenen Abschnitt des in 8A veranschaulichten Datentreibers 300 ausgegeben werden, und zwölf Gate-Impulsen F, die von einem obersten Abschnitt des in 8A veranschaulichten Gate-Treibers 200 ausgegeben werden, beschrieben.
  • 9 ist eine beispielhafte graphische Darstellung zum Beschreiben eines Verfahrens zum Verwirklichen einer hohen Auflösung, einer mittleren Auflösung und einer niedrigen Auflösung unter Verwendung eines Gate-Treibers gemäß der vorliegenden Offenbarung, 10 ist ein Zeitdiagramm, das die Signale zum Ansteuern des in 9 veranschaulichten Gate-Treibers zeigt, 11 ist eine beispielhafte graphische Darstellung zum Beschreiben eines Verfahrens zum Verwirklichen einer hohen Auflösung, einer mittleren Auflösung und einer niedrigen Auflösung unter Verwendung eines Datentreibers gemäß der vorliegenden Offenbarung und 12 ist ein Zeitdiagramm, das die Signale zum Ansteuern des in 11 veranschaulichten Datentreibers zeigt. In 10 kann sich das Bezugszeichen „VS“ auf ein Signal beziehen, das eine erste Rahmenperiode und eine zweite Rahmenperiode definiert, während sich in 12 das Bezugszeichen „HS“ auf ein Signal beziehen kann, das eine Ein-Zeilen-Periode der ersten Rahmenperiode und eine Ein-Zeilen-Periode der zweiten Rahmenperiode definiert. Während einer Ein-Zeilen-Periode können die Datenspannungen gleichzeitig an alle Datenleitungen ausgegeben werden. In der folgenden Beschreibung werden Beschreibungen, die die gleichen wie die oder ähnlich zu den oben bezüglich der 1 bis 8C gegebenen Beschreibungen sind, weggelassen oder kurz angegeben.
  • Erstens können in einer ersten Rahmenperiode (1. Rahmenperiode) ursprüngliche Gate-Auflösungssteuersignale OGS und invertierte Gate-Auflösungssteuersignale IGS mit den in 9 (a) veranschaulichten Werten in einer Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 auf der Grundlage eines Verfahrens gespeichert werden, das oben bezüglich der 4 und 5 beschrieben worden ist.
  • Das heißt, wie in 10 veranschaulicht ist, in der ersten Rahmenperiode können mehrere Gate-Auflösungssignalregister 211a durch einen Gate-Auflösungssignal-Steuertakt GCK1 sequentiell angesteuert werden, wobei folglich die Gate-Auflösungssignale GRS (d. h., die in 9 (a) veranschaulichten ursprünglichen Gate-Auflösungssteuersignale OGS) in mehreren Gate-Auflösungssignalspeichern 211b gespeichert werden können.
  • Überdies können in der ersten Rahmenperiode die ursprünglichen Datenauflösungssteuersignale ODS und die invertierten Datenauflösungssteuersignale IDS, die die in 11 (a) veranschaulichten Werte aufweisen, auf der Grundlage eines Verfahrens, das oben bezüglich 6 beschrieben worden ist, in einer Datenauflösungssteuersignal-Ausgabevorrichtung 310 gespeichert werden.
  • Das heißt, in der ersten Rahmenperiode können mehrere Datenauflösungssignalregister 311a durch einen Datenauflösungssignal-Steuertakt DCK1 sequentiell angesteuert werden, wobei folglich die Datenauflösungssignale DRS (d. h., die in 11 (a) veranschaulichten ursprünglichen Datenauflösungssteuersignale ODS) in mehreren Datenauflösungssignalspeichern 311b gespeichert werden können.
  • Anschließend kann unmittelbar vor dem Beginn einer zweiten Rahmenperiode (2. Rahmenperiode) ein Gate-Auflösungsausgabesignal GRO mit einem hohen Wert der Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 zugeführt werden.
  • Deshalb können in der Gate-Auflösungssteuersignal-Ausgabevorrichtung 210 die ursprünglichen Gate-Auflösungssteuersignale OGS und die invertierten Gate-Auflösungssteuersignale IGS, die die in 9 (a) veranschaulichten Werte aufweisen, gleichzeitig an eine Gate-Leitungsauswahlvorrichtung 230 ausgegeben werden.
  • Überdies kann, wie in 12 veranschaulicht ist, unmittelbar vor dem Beginn der zweiten Rahmenperiode das Datenauflösungsausgabesignal DRO mit einem hohen Wert der Datenauflösungssteuersignal-Ausgabevorrichtung 310 zugeführt werden.
  • Deshalb können in der Datenauflösungssteuersignal-Ausgabevorrichtung 310 die ursprünglichen Datenauflösungssteuersignale ODS und die invertierten Datenauflösungssteuersignale IDS, die die in 11 (a) veranschaulichten Werte aufweisen, gleichzeitig an eine Auffangspeicher-Auswahlvorrichtung 330 ausgegeben werden.
  • Wenn anschließend die ursprünglichen Gate-Auflösungssteuersignale OGS und die invertierten Gate-Auflösungssteuersignale IGS, die die in 9 (a) veranschaulichten Werte aufweisen, gleichzeitig an eine Gate-Leitungsauswahlvorrichtung 230 ausgegeben werden können, nachdem die zweite Rahmenperiode begonnen hat, wie in 9 (c) veranschaulicht ist, kann ein erster serieller Gate-Schalter S1 basierend auf einem ersten ursprünglichen Gate-Auflösungssteuersignal OGS1, das einen Ein-Wert aufweist, eingeschaltet werden, können zweite bis vierte serielle Gate-Schalter S2 bis S4 basierend auf zweiten bis vierten ursprünglichen Gate-Auflösungssteuersignalen OGS2 bis OGS4, die einen Aus-Wert aufweisen, ausgeschaltet werden und können zweite bis vierte parallele Gate-Schalter P2 bis P4 basierend auf zweiten bis vierten invertierten Gate-Auflösungssteuersignalen IGS2 bis IGS4, die einen Ein-Wert aufweisen, eingeschaltet werden.
  • Deshalb kann, wie in den 9 (c) und 10 veranschaulicht ist, ein erster Gate-Impuls GP1 an die ersten bis vierten Gate-Leitungen GL1 bis GL4 in der zweiten Rahmenperiode (2. Rahmenperiode) ausgegeben werden. Hier kann der erste Gate-Impuls GP1 einen Gate-Impuls bezeichnen, der in einer ersten Gate-Stufe erzeugt wird. Folglich wird der erste Gate-Impuls GP1 den ersten bis vierten Gate-Leitungen GL1 bis GL4 gleichzeitig zugeführt. In der folgenden Beschreibung können vier Gate-Leitungen (z. B. die ersten bis vierten Gate-Leitungen GL1 bis GL4), an die der gleiche Gate-Impuls ausgegeben wird, als eine erste Gate-Leitungsgruppe G_Group1 bezeichnet werden. Durch die erste Gate-Leitungsgruppe G_Group1 kann eine niedrige Auflösung verwirklicht werden. Außerdem können in der folgenden Beschreibung zwei Gate-Leitungen, an die der gleiche Gate-Impuls ausgegeben wird (z. B. eine fünfte und eine sechste Gate-Leitung GL5, GL6 bzw. eine siebente und eine achte Gate-Leitung GL7, GL8), als eine zweite Gate-Leitungsgruppe G_Group2 bezeichnet werden. Durch die zweite Gate-Leitungsgruppe G_Gruppe2 kann eine mittlere Auflösung verwirklicht werden. In der folgenden Beschreibung können die Gate-Leitungen, an die unterschiedliche Gate-Impulse ausgegeben werden (z. B. die Gate-Leitungen GL9 bis GL12), als eine dritte Gate-Leitungsgruppe D_Group3 bezeichnet werden. Durch die dritte Gate-Leitungsgruppe D_Group3 kann eine hohe Auflösung verwirklicht werden.
  • Wenn überdies die ursprünglichen Datenauflösungssteuersignale ODS und die invertierten Datenauflösungssteuersignale IDS, die die in 11 (a) veranschaulichten Werte aufweisen, an eine Datenleitungs-Auswahlvorrichtung 330 ausgegeben werden, nachdem die zweite Rahmenperiode begonnen hat, wie in 11 (c) veranschaulicht ist, kann ein erster serieller Datenschalter R1 basierend auf einem ersten ursprünglichen Datenauflösungssteuersignal ODS1, das einen Ein-Wert aufweist, eingeschaltet werden, können die zweiten bis vierten seriellen Datenschalter R2 bis R4 basierend auf den zweiten bis vierten ursprünglichen Datenauflösungssteuersignalen ODS2 bis ODS4, die einen Aus-Wert aufweisen, ausgeschaltet werden und können die zweiten bis vierten parallelen Datenschalter K2 bis K4 basierend auf den zweiten bis vierten invertierten Datenauflösungssteuersignalen IDS2 bis IDS4, die einen Ein-Wert aufweisen, eingeschaltet werden.
  • Deshalb kann, wie in den 11 (c) und 12 veranschaulicht ist, eine erste Datenspannung Vdata1 während einer Ein-Zeilen-Periode der zweiten Rahmenperiode (2. Rahmenperiode) an die ersten bis vierten Datenleitungen DL1 bis DL4 ausgegeben werden. Hier kann die erste Datenspannung Vdata1 eine Datenspannung bezeichnen, die durch die ersten bis vierten Umsetzungseinheiten erzeugt wird. In 12 können sich VI bis V12 auf Datenleitungsspannungen beziehen, die den Datenleitungen zugeführt werden, wobei die Datenleitungsspannungen die Datenspannungen Vdata sein können. Da der erste Gate-Impuls GP1 an die ersten bis vierten Gate-Leitungen GL1 bis GL4 ausgegeben wird und die erste Datenspannung Vdata1 an die ersten bis vierten Datenleitungen DL1 bis DL4 ausgegeben wird, wie in 8A veranschaulicht ist, kann der Bereich X mit niedriger Auflösung in einem Bereich gebildet werden, in dem sich die ersten bis vierten Gate-Leitungen GL1 bis GL4 mit den ersten bis vierten Datenleitungen DL1 bis DL4 schneiden.
  • Wenn anschließend die ursprünglichen Gate-Auflösungssteuersignale OGS und die invertierten Gate-Auflösungssteuersignale IGS, die die in 9 (a) veranschaulichten Werte aufweisen, gleichzeitig an die Gate-Leitungsauswahlvorrichtung 230 ausgegeben werden können, nachdem die zweite Rahmenperiode begonnen hat, wie in 9 (c) veranschaulicht ist, können der fünfte und der siebente serielle Gate-Schalter S5 und S7 basierend auf dem fünften und dem siebenten ursprünglichen Gate-Auflösungssteuersignal OGS5 und OSG7, die einen Ein-Wert aufweisen, eingeschaltet werden, können der sechste und der achte serielle Gate-Schalter S6 und S8 basierend auf dem sechsten und dem achten ursprünglichen Gate-Auflösungssteuersignal OGS6 und OGS8, die einen Aus-Wert aufweisen, ausgeschaltet werden, können der fünfte und der siebente parallele Gate-Schalter P5 und P7 basierend auf dem fünften und dem siebenten invertierten Gate-Auflösungssteuersignal IGS5 und IGS7, die einen Aus-Wert aufweisen, ausgeschaltet werden und können der sechste und der achte parallele Gate-Schalter P6 und P8 basierend auf dem sechsten und dem achten invertierten Gate-Auflösungssteuersignal IGS6 und IGS8, die einen Ein-Wert aufweisen, eingeschaltet werden.
  • Deshalb kann, wie in den 9 (c) und 10 veranschaulicht ist, ein fünfter Gate-Impuls GP5 an die fünfte und die sechste Gate-Leitung GL5 und GL6 ausgegeben werden, während ein siebenter Gate-Impuls GP7 an die siebente und die achte Gate-Leitung GL7 und GL8 ausgegeben werden kann. Hier kann der fünfte Gate-Impuls GP5 einen Gate-Impuls bezeichnen, der in einer fünften Gate-Stufe erzeugt wird, während der siebente Gate-Impuls GP7 einen Gate-Impuls bezeichnen kann, der in einer siebenten Gate-Stufe erzeugt wird.
  • Wenn die ursprünglichen Datenauflösungssteuersignale ODS und die invertierten Datenauflösungssteuersignale IDS, die die in 11 (a) veranschaulichten Werte aufweisen, an eine Auffangspeicher-Auswahlvorrichtung 330 ausgegeben werden, nachdem die zweiten Rahmenperiode begonnen hat, wie in 11 (c) veranschaulicht ist, können überdies der fünfte und der siebente serielle Datenschalter R5 und R7 basierend auf dem fünften und dem siebenten ursprünglichen Datenauflösungssteuersignal ODS5 und ODS7, die einen Ein-Wert aufweisen, eingeschaltet werden, können der sechste und der achte serielle Datenschalter R6 und R8 basierend auf dem sechsten und dem achten ursprünglichen Datenauflösungssteuersignal ODS6 und ODS8, die einen Aus-Wert aufweisen, ausgeschaltet werden, können der fünfte und der siebente parallele Datenschalter K5 und K7 basierend auf dem fünften und dem siebenten invertierten Datenauflösungssteuersignal IDS5 und IDS7, die einen Aus-Wert aufweisen, ausgeschaltet werden und können der sechste und der achte parallele Datenschalter K6 und K8 basierend auf dem sechsten und dem achten invertierten Datenauflösungssteuersignal IDS6 und IDS8, die einen Ein-Wert aufweisen, eingeschaltet werden.
  • Deshalb kann, wie in den 11 (c) und 12 veranschaulicht ist, eine fünfte Datenspannung Vdata5 an die fünfte und die sechste Datenleitung DL5 und DL6 ausgegeben werden und kann eine siebente Datenspannung Vdata7 an die siebente und die achte Datenleitung DL7 und DL8 ausgegeben werden. Hier kann die fünfte Datenspannung Vdata5 eine Datenspannung bezeichnen, die durch die fünfte und die sechste Umsetzungseinheit erzeugt wird, während die siebente Datenspannung Vdata7 eine Datenspannung bezeichnen kann, die durch die siebente und die achte Umsetzungseinheit erzeugt wird.
  • Da der fünfte Gate-Impuls GP5 an die fünfte und die sechste Gate-Leitung GL5 und GL6 ausgegeben wird, die fünfte Datenspannung Vdata5 an die fünfte und die sechste Datenleitung DL5 und DL6 ausgegeben wird, der siebente Gate-Impuls GP7 an die siebente und die achte Gate-Leitung GL7 und GL8 ausgegeben wird und die siebente Datenspannung Vdata7 an die siebente und die achte Datenleitung DL7 und DL8 ausgegeben wird, wie in 8A veranschaulicht ist, kann der Bereich Y mit mittlerer Auflösung in einem Bereich gebildet werden, in dem sich die fünften bis achten Gate-Leitungen GL5 bis GL8 mit den fünften bis achten Datenleitungen DL5 bis DL8 schneiden.
  • Wenn schließlich die ursprünglichen Gate-Auflösungssteuersignale OGS und die invertierten Gate-Auflösungssteuersignale IGS, die die in 9 (a) veranschaulichten Werte aufweisen, gleichzeitig an die Gate-Leitungsauswahlvorrichtung 230 ausgegeben werden können, nachdem die zweite Rahmenperiode begonnen hat, wie in 9 (c) veranschaulicht ist, können die neunten bis zwölften seriellen Gate-Schalter S9 bis S12 basierend auf den neunten bis zwölften ursprünglichen Gate-Auflösungssteuersignalen OGS9 bis OSG12, die einen Ein-Wert aufweisen, eingeschaltet werden, während die neunten bis zwölften parallelen Gate-Schalter P9 bis P12 basierend auf den neunten bis zwölften invertierten Gate-Auflösungssteuersignalen IGS9 bis IGS 12, die einen Aus-Wert aufweisen, ausgeschaltet werden können.
  • Deshalb können, wie in den 9 (c) und 10 veranschaulicht ist, die neunten bis zwölften Gate-Impulse GP9 bis GP12 an die neunten bis zwölften Gate-Leitungen GL9 bis GL12 ausgegeben werden. Hier kann der neunte Gate-Impuls GP9 einen Gate-Impuls bezeichnen, der in einer neunten Gate-Stufe erzeugt wird, kann der zehnte Gate-Impuls GP10 einen Gate-Impuls bezeichnen, der in einer zehnten Gate-Stufe erzeugt wird, kann der elfte Gate-Impuls GP11 einen Gate-Impuls bezeichnen, der in einer elften Gate-Stufe erzeugt wird, und kann der zwölfte Gate-Impuls GP12 einen Gate-Impuls bezeichnen, der in einer zwölften Gate-Stufe erzeugt wird.
  • Wenn überdies die ursprünglichen Datenauflösungssteuersignale ODS und die invertierten Datenauflösungssteuersignale IDS, die die in 11 (a) veranschaulichten Werte aufweisen, an die Auffangspeicher-Auswahlvorrichtung 330 ausgegeben werden, nachdem die zweite Rahmenperiode begonnen hat, wie in 11 (c) veranschaulicht ist, können die neunten bis zwölften seriellen Datenschalter R9 bis R12 basierend auf den neunten bis zwölften ursprünglichen Datenauflösungssteuersignalen ODS9 bis ODS12, die einen Ein-Wert aufweisen, eingeschaltet werden, wobei die neunten bis zwölften parallelen Datenschalter K9 bis K12 basierend auf den neunten bis zwölften invertierten Datenauflösungssteuersignalen IDS9 bis IDS12, die einen Aus-Wert aufweisen, ausgeschaltet werden können.
  • Deshalb können, wie in den 11 (c) und 12 veranschaulicht ist, die neunten bis zwölften Datenspannungen Vdata9 bis Vdata12 an die neunten bis zwölften Datenleitungen DL9 bis DL12 ausgegeben werden. Hier kann die neunte Datenspannung Vdata9 eine Datenspannung bezeichnen, die durch eine neunte Umsetzungseinheit erzeugt wird, kann die zehnte Datenspannung Vdata10 eine Datenspannung bezeichnen, die durch eine zehnte Umsetzungseinheit erzeugt wird, kann die elfte Datenspannung Vdata11 eine Datenspannung bezeichnen, die durch eine elfte Umsetzungseinheit erzeugt wird, und kann die zwölfte Datenspannung Vdata12 eine Datenspannung bezeichnen, die durch eine zwölfte Umsetzungseinheit erzeugt wird.
  • Da die neunten bis zwölften Gate-Impulse GP9 bis GP12 an die neunten bis zwölften Gate-Leitungen GL9 bis GL12 ausgegeben werden und die neunten bis zwölften Datenspannungen Vdata9 bis Vdata12 an die neunten bis zwölften Datenleitungen DL9 bis DL12 ausgegeben werden, wie in 8A veranschaulicht ist, kann der Bereich Z mit hoher Auflösung in einem Bereich gebildet werden, in dem sich die neunten bis zwölften Gate-Impulse GP9 bis GP12 mit den neunten bis zwölften Gate-Leitungen GL9 bis GL12 schneiden.
  • Wie oben beschrieben worden ist, können gemäß der vorliegenden Offenbarung der Bereich X mit niedriger Auflösung, der Bereich Y mit mittlerer Auflösung und der Bereich Z mit hoher Auflösung basierend auf einer Fokusposition der Augen eines Anwenders verschiedenen geändert werden.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung kann die Auflösung jedes Bereichs einer Anzeigetafel geändert werden, wenn eine Fokusposition der Augen eines Anwenders geändert wird. Entsprechend kann sich der Anwender an einer schärferen VR erfreuen.
  • Überdies kann gemäß den Ausführungsformen der vorliegenden Offenbarung die Anzahl der durch einen Gate-Treiber erzeugten Gate-Pulse abnehmen, wobei die Anzahl der durch einen Datentreiber erzeugten Datenspannungen verringert werden kann. Entsprechend kann die Leistungsaufnahme des Gate-Treibers und des Datentreibers verringert werden, wobei folglich die Leistungsaufnahme einer Anzeigevorrichtung abnehmen kann. Das oben beschriebene Merkmal, die oben beschriebene Struktur und die oben beschriebene Wirkung der vorliegenden Offenbarung sind in wenigstens einer Ausführungsform der vorliegenden Offenbarung enthalten, sind aber nicht auf nur eine Ausführungsform eingeschränkt. Weiterhin können das Merkmal, die Struktur und die Wirkung, die in wenigstens einer Ausführungsform der vorliegenden Offenbarung beschrieben sind, durch die Fachleute auf dem Gebiet durch Kombination oder Modifikation anderer Ausführungsformen implementiert werden. Deshalb sollte der Inhalt, der der Kombination und der Modifikation zugeordnet ist, als innerhalb des Schutzumfangs der vorliegenden Offenbarung ausgelegt werden.
  • Für die Fachleute auf dem Gebiet ist offensichtlich, dass in der vorliegenden Offenbarung verschiedene Modifikationen und Variationen vorgenommen werden können, ohne von dem technischen Konzept oder dem Schutzumfang der Offenbarungen abzuweichen. Folglich ist vorgesehen, dass die vorliegende Offenbarung die Modifikationen und Variationen dieser Offenbarung abdeckt, vorausgesetzt, sie fallen unter den Schutzumfang der beigefügten Ansprüche und ihrer Äquivalente.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200076553 [0001]

Claims (21)

  1. Gate-Treiber (200), der umfasst: eine Gate-Auflösungssteuersignal-Ausgabevorrichtung (210), die konfiguriert ist, Gate-Auflösungssteuersignale (OGS, IGS) auszugeben; eine Gate-Impulserzeugungsvorrichtung (220), die konfiguriert ist, Gate-Impulse (GP) zu erzeugen, die an mehrere Gate-Leitungen (GL) ausgegeben werden sollen; und eine Gate-Leitungsauswahlvorrichtung (230), die konfiguriert ist, die Gate-Leitungen (GL), zu denen die von der Gate-Impulserzeugungsvorrichtung (220) ausgegebenen Gate-Impulse (GP) übertragen werden sollen, auf der Grundlage der Gate-Auflösungssteuersignale (OGS, IGS) auszuwählen.
  2. Gate-Treiber (200) nach Anspruch 1, wobei die Gate-Auflösungssteuersignal-Ausgabevorrichtung (210) umfasst: eine Gate-Auflösungssignal-Speichereinheit (211), die konfiguriert ist, die Gate-Auflösungssignale (GRS), die den Gate-Leitungen (GL) entsprechen, zu empfangen und zu speichern; und eine Gate-Auflösungssteuersignal-Ausgabeeinheit (212), die konfiguriert ist, die Gate-Auflösungssteuersignale (OGS, IGS), die basierend auf den Gate-Auflösungssignalen (GRS) erzeugt werden, zu der Gate-Leitungsauswahlvorrichtung (230) zu übertragen.
  3. Gate-Treiber (200) nach Anspruch 2, wobei die Gate-Auflösungssignal-Speichereinheit (211) umfasst: mehrere Gate-Auflösungssignalspeicher (211b), die konfiguriert sind, die Gate-Auflösungssignale (GRS), die den Gate-Leitungen (GL) entsprechen, zu speichern und gleichzeitig die Gate-Auflösungssignale (GRS) auszugeben; und mehrere Gate-Auflösungssignalregister (211a), die konfiguriert sind, die mehreren Gate-Auflösungssignalspeicher (211b) sequentiell anzusteuern, um zu ermöglichen, dass die mehreren Gate-Auflösungssignalspeicher (211b) die Gate-Auflösungssignale (GRS) speichern.
  4. Gate-Treiber (200) nach Anspruch 2 oder 3, wobei die Gate-Auflösungssteuersignal-Ausgabeeinheit (212) umfasst: mehrere Leitungen (212a) der ursprünglichen Gate-Auflösungssteuersignale, die konfiguriert sind, die von der Gate-Auflösungssignal-Speichereinheit (210) ausgegebenen Gate-Auflösungssignale (GRS) als die ursprünglichen Gate-Auflösungssteuersignale (OGS) zu der Gate-Leitungsauswahlvorrichtung (230) zu übertragen; mehrere Gate-Inverter (212b), die konfiguriert sind, die ursprünglichen Gate-Auflösungssteuersignale (OGS) zu invertieren; und mehrere Leitungen der Inversions-Gate-Auflösungssteuersignale (212c), die konfiguriert sind, die von den mehreren Gate-Invertern (212b) ausgegebenen invertierten Gate-Auflösungssteuersignale (OGS) zu der Gate-Leitungsauswahlvorrichtung (230) zu übertragen.
  5. Gate-Treiber (200) nach einem der vorhergehenden Ansprüche, wobei die Gate-Auflösungssteuersignale (OGS, IGS) einer Fokusposition der Augen eines Anwenders entsprechen.
  6. Gate-Treiber (200) nach einem der vorhergehenden Ansprüche, wobei die Gate-Impulserzeugungsvorrichtung (220) mehrere Gate-Stufen (221) umfasst, die konfiguriert sind, die Gate-Impulse (GP) zu erzeugen, und die Gate-Leitungsauswahlvorrichtung (230) mehrere serielle Gate-Schalter (231) und mehrere parallele Gate-Schalter (232) umfasst, wobei die mehreren seriellen Gate-Schalter (231) konfiguriert sind, die mehreren Gate-Stufen (221) jeweils mit den mehreren Gate-Leitungen (GL) zu verbinden, und wobei jeder der mehreren parallelen Gate-Schalter (232) konfiguriert ist, zwei benachbarte Gate-Leitungen (GL) zu verbinden.
  7. Gate-Treiber (200) nach Anspruch 6, wobei jeder der mehreren seriellen Gate-Schalter (231) basierend auf einem jeweiligen der ursprünglichen Gate-Auflösungssteuersignale (OGS) der Gate-Auflösungssteuersignale (OGS, IGS), die von der Gate-Auflösungssteuersignal-Ausgabevorrichtung (210) ausgegeben werden, geschaltet wird, jeder der mehreren parallelen Gate-Schalter (232) basierend auf einem jeweiligen der invertierten Gate-Auflösungssteuersignale (IGS) der Gate-Auflösungssteuersignale (OGS, IGS), die von der Gate-Auflösungssteuersignal-Ausgabevorrichtung (210) ausgegeben werden, geschaltet wird.
  8. Gate-Treiber (200) nach Anspruch 6 oder 7, wobei der Gate-Treiber (200) so konfiguriert ist, dass, wenn ein m-ter serieller Gate-Schalter (231) der mehreren seriellen Gate-Schalter (231) eingeschaltet ist, ein m-ter Gate-Impuls (GP), der von einer m-ten Gate-Stufe (221) zu dem m-ten seriellen Gate-Schalter (231) übertragen wird, an eine m-te Gate-Leitung (GL) ausgegeben wird, die mit dem m-ten seriellen Gate-Schalter (231) verbunden ist, und der m-te Gate-Impuls (GP) durch wenigstens einen parallelen Gate-Schalter (232), der mit der m-ten Gate-Leitung (GL) verbunden ist, an wenigstens eine Gate-Leitung (GL), die der m-ten Gate-Leitung (GL) benachbart ist, ausgegeben wird und/oder der m-te Gate-Impuls (GP) durch den wenigstens einen parallelen Gate-Schalter (232), der mit der m-ten Gate-Leitung (GL) verbunden ist, zu wenigstens einer von mehreren Gate-Stufen (221), die anschließend an die m-te Gate-Stufe (211) vorgesehen sind, übertragen wird.
  9. Datentreiber (300), der umfasst: eine Datenauflösungssteuersignal-Ausgabevorrichtung (310), die konfiguriert ist, Datenauflösungssteuersignale (ODS, IDS) zu ausgeben; eine Auffangspeichervorrichtung (340), die konfiguriert ist, Bilddaten zu speichern; eine Schieberegistervorrichtung (320), die konfiguriert ist, Datenspeicher-Steuersignale (C) zu erzeugen, um zu ermöglichen, dass mehrere in der Auffangspeichervorrichtung (340) enthaltene Auffangspeicher (341) die Bilddaten speichern; eine Auffangspeicher-Auswahlvorrichtung (330), die konfiguriert ist, auf der Grundlage der Datenauflösungssteuersignale (ODS, IDS) die Auffangspeicher (341) auszuwählen, zu denen die von der Schieberegistervorrichtung (320) ausgegebenen Datenspeicher-Steuersignale (C) übertragen werden sollen.
  10. Datentreiber (300) nach Anspruch 9, wobei die Datenauflösungssteuersignal-Ausgabevorrichtung (310) umfasst: eine Datenauflösungssignal-Speichereinheit (311), die konfiguriert ist, die Datenauflösungssignale (DRS) zu speichern, die den mehreren Datenleitungen (DL) entsprechen; und eine Datenauflösungssteuersignal-Ausgabeeinheit (312), die konfiguriert ist, die Datenauflösungssteuersignale (ODS, IDS), die basierend auf den Datenauflösungssignalen (DRS) erzeugt worden sind, zu der Auffangspeicher-Auswahlvorrichtung (330) zu übertragen.
  11. Datentreiber (300) nach Anspruch 9 oder 10, wobei die Datenauflösungssignal-Speichereinheit (311) umfasst: mehrere Datenauflösungssignalspeicher (311b), die konfiguriert sind, die Datenauflösungssignale (DRS), die den mehreren Datenleitungen (DL) entsprechen, zu speichern und gleichzeitig die Datenauflösungssignale (DRS) auszugeben; und mehrere Datenauflösungssignalregister (311a), die konfiguriert sind, die mehreren Datenauflösungssignalspeicher (311b) sequentiell anzusteuern, um zu ermöglichen, dass die mehreren Datenauflösungssignalspeicher (311b) die Datenauflösungssignale (DRS) speichern.
  12. Datentreiber (300) nach einem der Ansprüche 9, 10 oder 11, wobei die Datenauflösungssteuersignal-Ausgabeeinheit (312) umfasst: mehrere Leitungen (312a) der ursprünglichen Datenauflösungssteuersignale, die konfiguriert sind, die Datenauflösungssignale (DRS), die von der Datenauflösungssignal-Speichereinheit (311) als die ursprünglichen Datenauflösungssteuersignale (ODS) ausgegeben werden, zu der Auffangspeicher-Auswahlvorrichtung (330) zu übertragen; mehrere Dateninverter (312b), die konfiguriert sind, die ursprünglichen Datenauflösungssteuersignale (ODS) zu invertieren; und mehrere Leitungen (312c) der Inversions-Datenauflösungssteuersignale, die konfiguriert sind, die invertierten Datenauflösungssteuersignale (IDS), die von den mehreren Dateninvertern (312b) ausgegeben werden, zu der Auffangspeicher-Auswahlvorrichtung (330) zu übertragen.
  13. Datentreiber (300) nach einem der Ansprüche 9 bis 12, wobei die Schieberegistervorrichtung (320) mehrere Datenstufen (321) umfasst, die konfiguriert sind, die Datenspeicher-Steuersignale (C) zu erzeugen, wobei die Auffangspeicher-Auswahlvorrichtung (330) mehrere serielle Datenschalter (331) und mehrere parallele Datenschalter (332) umfasst, wobei die mehreren seriellen Datenschalter (331) konfiguriert sind, die mehreren Datenstufen (321) jeweils mit den mehreren Auffangspeichern (341) zu verbinden, und wobei jeder der mehreren parallelen Datenschalter (332) konfiguriert ist, zwei benachbarte Hilfsdatenleitungen unter mehreren Hilfsdatenleitungen zu verbinden, die die mehreren seriellen Datenschalter (331) jeweils mit den mehreren Auffangspeichern (341) in einer Eins-zu-Eins-Beziehung verbinden.
  14. Datentreiber nach Anspruch 13, wobei jeder der mehreren seriellen Datenschalter (331) basierend auf einem jeweiligen der ursprünglichen Datenauflösungssteuersignale (ODS) der Datenauflösungssteuersignale (ODS, IDS), die von der Datenauflösungssteuersignal-Ausgabevorrichtung (310) ausgegeben werden, geschaltet wird, jeder der mehreren parallelen Datenschalter (332) basierend auf einem jeweiligen der invertierten Datenauflösungssteuersignale (IDS) der Datenauflösungssteuersignale (ODS, IDS), die von der Datenauflösungssteuersignal-Ausgabevorrichtung (310) ausgegeben werden, geschaltet wird, und die invertierten Datenauflösungssteuersignale (IDS) Signale sind, die durch Invertieren jeweiliger der ursprünglichen Datenauflösungssteuersignale (ODS) erhalten werden.
  15. Datentreiber (300) nach Anspruch 13 oder 14, wobei der Datentreiber (300) so konfiguriert ist, dass, wenn ein m-ter serieller Datenschalter (331) unter den mehreren seriellen Datenschaltern (331) eingeschaltet ist, ein m-tes Datenspeicher-Steuersignal (C), das von einer m-ten Datenstufe (321) zu dem m-ten seriellen Datenschalter (331) übertragen wird, durch eine m-te Hilfsdatenleitung, die mit dem m-ten seriellen Datenschalter (341) verbunden ist, an einen m-ten Auffangspeicher (341) ausgegeben wird und das m-te Datenspeicher-Steuersignal (C) durch wenigstens einen parallelen Datenschalter (332), der mit der m-ten Hilfsdatenleitung verbunden ist, an wenigstens eine Hilfsdatenleitung, die der m-ten Hilfsdatenleitung benachbart ist, ausgegeben wird und/oder das m-te Datenspeicher-Steuersignal (C) durch den wenigstens einen parallelen Datenschalter (332), der mit der m-ten Hilfsdatenleitung verbunden ist, zu wenigstens einem von mehreren Auffangspeichern (341), der anschließend an den m-ten Auffangspeicher vorgesehen ist, übertragen wird.
  16. Datentreiber nach einem der Ansprüche 9 bis 15, der ferner umfasst: eine Digital-Analog-Umsetzungsvorrichtung (350), die konfiguriert ist, auf der Grundlage der von der Auffangspeichervorrichtung (340) übertragenen Bilddaten die Datenspannungen (Vdata) zu erzeugen, die an mehrere Datenleitungen (DL) ausgegeben werden sollen; und eine Datenpuffervorrichtung (360), die konfiguriert ist, die Datenspannungen (Vdata) gleichzeitig an die mehreren Datenleitungen (DL) auszugeben.
  17. Datentreiber nach Anspruch 16, wobei die Datenpuffervorrichtung (360) umfasst: mehrere Datenpuffer (361), die jeweils mit mehreren Umsetzungseinheiten (351) verbunden sind, die in der Digital-Analog-Umsetzungsvorrichtung (350) enthalten sind; und mehrere parallele Pufferschalter (362), wobei jeder der mehreren parallelen Pufferschalter (362) konfiguriert ist, zwei benachbarte Datenleitungen (DL) zu verbinden.
  18. Datentreiber nach Anspruch 16 oder 17, wobei jeder der mehreren parallelen Pufferschalter (362) basierend auf einem jeweiligen der invertierten Datenauflösungssteuersignale (IDS) der Datenauflösungssteuersignale (ODS, IDS), die von der Datenauflösungssteuersignal-Ausgabevorrichtung (310) ausgegeben werden, geschaltet wird und jeder der mehreren Datenpuffer (361) konfiguriert ist, basierend auf einem jeweiligen der Datenpuffer-Steuersignale (PD) angesteuert zu werden und eine jeweilige Datenspannung (Vdata), die von der Digital-Analog-Umsetzungsvorrichtung (350) übertragen wird, an eine entsprechende Datenleitung (DL) auszugeben.
  19. Anzeigetreiber (300) nach Anspruch 16, 17 oder 18, wobei die Puffervorrichtung (360) konfiguriert ist, eine Datenspannung (Vdata), die durch einen Datenpuffer (361) zugeführt wird, durch wenigstens einen parallelen Pufferschalter (362) an eine Datenleitung (DL) oder an wenigstens zwei Datenleitungen (DL) auszugeben.
  20. Anzeigevorrichtung, die umfasst: eine Anzeigetafel (10), die konfiguriert ist, ein Bild anzuzeigen; einen Datentreiber (300) nach einem der Ansprüche 9 bis 19, der konfiguriert ist, Datenspannungen (Vdata) mehreren in der Anzeigetafel (10) enthaltenen Datenleitungen zuzuführen; einen Gate-Treiber (200) nach einem der Ansprüche 1 bis 8, der konfiguriert ist, Gate-Impulse (GP) mehreren in der Anzeigetafel (10) enthaltenen Gate-Leitungen (GL) zuzuführen; und einen Controller (400), der konfiguriert ist, den Datentreiber (300) und den Gate-Treiber (200) zu steuern.
  21. Anzeigevorrichtung nach Anspruch 20, wobei der Controller (400) konfiguriert ist, die Gate-Auflösungssignale (GRS) und die Datenauflösungssignale (DRS) basierend auf den Fokusinformationen über die Fokusposition der Augen eines Anwenders der Anzeigetafel (10) zu erzeugen und den Datentreiber (300) und den Gate-Treiber (200) basierend auf den Gate-Auflösungssignalen (GRS) bzw. den Datenauflösungssignalen (DRS) zu steuern.
DE102021116082.0A 2020-06-23 2021-06-22 Gate-Treiber, Datentreiber und Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält Pending DE102021116082A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200076553A KR20210158144A (ko) 2020-06-23 2020-06-23 게이트 드라이버, 데이터 드라이버 및 이를 이용한 표시장치
KR10-2020-0076553 2020-06-23

Publications (1)

Publication Number Publication Date
DE102021116082A1 true DE102021116082A1 (de) 2021-12-23

Family

ID=78823251

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021116082.0A Pending DE102021116082A1 (de) 2020-06-23 2021-06-22 Gate-Treiber, Datentreiber und Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält

Country Status (5)

Country Link
US (1) US11430391B2 (de)
JP (2) JP7216148B2 (de)
KR (1) KR20210158144A (de)
CN (1) CN113838427B (de)
DE (1) DE102021116082A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545072B2 (en) * 2021-06-08 2023-01-03 Huizhou China Star Optoelectronics Display Co., Ltd. Driving device of display panel and display device
KR102649019B1 (ko) * 2022-10-05 2024-03-18 연세대학교 산학협력단 스트레처블 디스플레이의 해상도를 제어하는 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200076553A (ko) 2018-12-07 2020-06-29 아다타 테크놀러지 씨오., 엘티디. 차량용 멀티미디어 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406945B1 (ko) * 2001-02-19 2003-11-28 삼성전자주식회사 착용형 디스플레이 장치
JP2003058117A (ja) 2001-08-09 2003-02-28 Toshiba Corp 表示装置、電子機器および表示制御方法
JP2003162266A (ja) 2001-11-29 2003-06-06 Hitachi Ltd 画像表示装置
JP3832439B2 (ja) * 2003-02-19 2006-10-11 ソニー株式会社 表示装置およびその駆動方法
JP4390469B2 (ja) * 2003-03-26 2009-12-24 Ｎｅｃエレクトロニクス株式会社 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法
JP2008020675A (ja) 2006-07-13 2008-01-31 Mitsubishi Electric Corp 画像表示装置
JP2008224798A (ja) 2007-03-09 2008-09-25 Renesas Technology Corp 表示用駆動回路
CN101561601B (zh) 2008-04-14 2012-05-30 北京京东方光电科技有限公司 液晶显示器的驱动方法及驱动装置
JP2010054775A (ja) * 2008-08-28 2010-03-11 Seiko Epson Corp 電気光学装置及び電子機器
JP2015041969A (ja) * 2013-08-23 2015-03-02 ソニー株式会社 画像取得装置及び画像取得方法、並びに情報配信システム。
CN103761944B (zh) 2013-12-25 2017-01-25 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法
WO2016084735A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 データ信号線駆動回路、それを備えた表示装置、およびその駆動方法
US10078922B2 (en) * 2015-03-11 2018-09-18 Oculus Vr, Llc Eye tracking for display resolution adjustment in a virtual reality system
JP2017040881A (ja) 2015-08-21 2017-02-23 パナソニック液晶ディスプレイ株式会社 駆動回路、表示装置及び駆動方法
US10475370B2 (en) 2016-02-17 2019-11-12 Google Llc Foveally-rendered display
US10410313B2 (en) 2016-08-05 2019-09-10 Qualcomm Incorporated Dynamic foveation adjustment
US20180262758A1 (en) 2017-03-08 2018-09-13 Ostendo Technologies, Inc. Compression Methods and Systems for Near-Eye Displays
DE102017129795B4 (de) 2017-06-30 2024-08-08 Lg Display Co., Ltd. Anzeigevorrichtung und gate-treiberschaltkreis davon, ansteuerungsungsverfahren und virtuelle-realität-vorrichtung
US10417968B2 (en) * 2017-11-20 2019-09-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED display and driving method thereof
GB2573543B (en) 2018-05-09 2021-10-27 Advanced Risc Mach Ltd Graphics Processing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200076553A (ko) 2018-12-07 2020-06-29 아다타 테크놀러지 씨오., 엘티디. 차량용 멀티미디어 장치

Also Published As

Publication number Publication date
US11430391B2 (en) 2022-08-30
JP2022003385A (ja) 2022-01-11
JP2023041737A (ja) 2023-03-24
KR20210158144A (ko) 2021-12-30
JP7529819B2 (ja) 2024-08-06
CN113838427B (zh) 2024-03-15
JP7216148B2 (ja) 2023-01-31
CN113838427A (zh) 2021-12-24
US20210398491A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
DE102017116265B4 (de) Leistungsversorgungseinheit und damit ausgerüstete Anzeigevorrichtung
DE102018129284A1 (de) OLED-Anzeigetafel und damit versehene OLED-Anzeigevorrichtung
DE69124673T2 (de) Adressierbares Matrixgerät
DE112012004462B4 (de) Flüssigkristallanzeigevorrichtung
DE112012004358B4 (de) Flüssigkristallanzeige mit Verbesserung der Farbauswaschung und Verfahren zum Ansteuern derselben
DE60121650T2 (de) Verfahren und Einrichtung zur Graustufensteuerung von Anzeigetafeln
DE102016115687A1 (de) Arraysubstrat, Berührungsanzeigevorrichtung und Verfahren zu deren Ansteuerung
DE102005029995B4 (de) Anzeigevorrichtung und Ansteuerungsverfahren derselben
DE102015117672A1 (de) Matrixsubstrat, berührungsanzeigetafel und ansteuerungsverfahren für matrixsubstrat
DE102017130445A1 (de) Organische lichtemittierende Anzeigevorrichtung, Datentreiber und Verfahren zum Ansteuern des Datentreibers
EP2235717B1 (de) Vorrichtung zum ansteuern von pixeln und elektronisches anzeigegerät
DE102021116082A1 (de) Gate-Treiber, Datentreiber und Anzeigevorrichtung, die den Gate-Treiber und den Datentreiber enthält
DE102006057944B4 (de) Flüssigkristall-Anzeigevorrichtung und Verfahren zum Ansteuern derselben
DE102013112721A1 (de) Verfahren zum Treiben einer organischen Licht emittierenden Anzeigevorrichtung
DE10259326A1 (de) Flüssigkristallanzeige
DE102011056251B4 (de) Flüssigkristall-displayvorrichtung
DE102012110068A1 (de) Flachbildschirmvorrichtung
DE102013114567A1 (de) Schieberegister
DE102019135063A1 (de) Berührungsanzeigevorrichtung, ansteuerschaltung und ansteuerverfahren
DE102017130734A1 (de) Organisches lichtemittierendes anzeige-panel und organische lichtemittierende anzeigevorrichtung, mit demselben
DE102014112137A1 (de) Treiberschaltung, Anzeigepanel, Anzeigevorrichtung und Steuerverfahren
DE102019124385A1 (de) Berührungsempfindliche Anzeigevorrichtung
DE102018203562A1 (de) Organisches elektrolumineszenzanzeigepanel, ansteuerverfahren dafür und anzeigevorrichtung
DE102020134213A1 (de) Berührungs-Anzeigevorrichtung und Berührungs-Ansteuerungsverfahren dafür
DE112017001671T5 (de) Punktmatrix-Anzeigevorrichtung und Zeitanzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed