DE102019207959A1

DE102019207959A1 - Schaltung und verfahren zur erzeugung einer linearen verzögerung

Info

Publication number: DE102019207959A1
Application number: DE102019207959.8A
Authority: DE
Inventors: Gary Hague; Rupert Howes; Ambreesh Bhattad
Original assignee: Dialog Semiconductor UK Ltd
Current assignee: Dialog Semiconductor UK Ltd
Priority date: 2019-05-29
Filing date: 2019-05-29
Publication date: 2020-12-03
Also published as: US10840894B1; US20200382108A1

Abstract

Das vorliegende Dokument offenbart eine Schaltung zum Verzögern eines digitalen Eingangssignals. Insbesondere kann die Schaltung eine Verzögerungszellenschaltung und einen „reziproker Strom“-Digital-Analog-Wandler (DAC) aufweisen. Die Verzögerungszellenschaltung kann mit dem „reziproker Strom“-DAC gekoppelt sein. Insbesondere kann der „reziproker Strom“-DAC konfiguriert sein, um einen Ladestrom an die Verzögerungszellenschaltung gemäß einem Wert eines Steuereingangs auszugeben, der an den „reziproker Strom“-DAC vorgesehen wird. Der von dem „reziproker Strom“-DAC ausgegebene Ladestrom kann umgekehrt proportional zu dem Wert des Steuereingangs sein, wobei die Verzögerung von dem Ladestrom abhängt.

Description

Technisches Gebiet
Das vorliegende Dokument betrifft eine Erzeugung einer linearen Verzögerung. Insbesondere betrifft das vorliegende Dokument eine Erzeugung einer digitalen Signalverzögerung, die von einem Eingangssteuervektor linear abhängig ist.
Hintergrund
Im Allgemeinen kann eine Schaltung, die eine verzögerte Version eines Eingangssignals (z.B. ein digitales Eingangssignal) erzeugen kann, eine breite Verwendung bei der Erzeugung eines PWM-Signals in Steuerschleifen bei verschiedenen Anwendungen finden.
Herkömmliche Schaltungen zum Erzeugen einer Verzögerung für ein digitales Eingangssignal beinhalten typischerweise ein Ändern verschiedener Schaltungsparameter, um die Verzögerung auf den erforderlichen Wert abzustimmen. Diese herkömmlichen Verfahren zeigen jedoch typischerweise entsprechende Mängel und/oder Nachteile.
Zum Beispiel kann ein Verfahren ein Modifizieren der Kapazität der Schaltung umfassen, wie durch Einfügen eines Nebenschlusskondensators in den digitalen Signalpfad. Bei einem solchen Verfahren wäre jedoch zur Unterstützung einer großen Anzahl unterschiedlicher Verzögerungseinstellungen auch eine große Anzahl von Kondensatoren erforderlich und müsste mit den jeweiligen Verzögerungseinstellungen übereinstimmen. Diese große Anzahl von Kondensatoren würde dann eine große Fläche einnehmen. Zum Beispiel könnte eine 8-Bit-Verzögerung-Steuerung dann insgesamt 255 Einheit-Kondensatoren erfordern.
Ein alternatives Verfahren kann ein Modifizieren der Schaltschwelle umfassen (z.B. eine in einem Komparator zu verwendende Referenzspannung). Bei einem solchen Verfahren würde jedoch die Erzeugung einer linearen Verzögerung erfordern, dass sich die Referenzspannung ebenfalls linear ändert. Für schnelle Steuerschleifen kann eine sich schnell ändernde Referenzspannung übermäßig leistungshungrig und großflächig sein.
Eine weitere Alternative kann ein Modifizieren des Stroms umfassen, zum Beispiel durch Verwenden von stromarmen, Inverter-basierten Verzögerungselementen. In einem solchen Verfahren kann jedoch entweder eine lineare Beziehung zwischen einem Steuervektor und einer Verzögerung in der Praxis nicht leicht erreicht werden oder die Leistung kann nicht akzeptabel sein.
Diese herkömmlichen Verfahren können auch unter einem hohen Leistungsverbrauch und einer Abhängigkeit von Prozess, Spannung und Temperatur (PVT - process, voltage, temperature) leiden.
Zusammenfassung
In Anbetracht einiger oder aller der obigen Probleme werden in der vorliegenden Offenbarung Schaltungen und Verfahren zum Verzögern eines digitalen Eingangssignals mit den Merkmalen der jeweiligen unabhängigen Ansprüche vorgeschlagen. Im Allgemeinen bedeutet der Begriff „Verzögerung“, dass das Ausgangssignal einen Wert/eine Amplitude proportional zu dem/der des Eingangssignals hat (z.B. der gleiche Wert/dieselbe Amplitude wie das Eingangssignal), jedoch zu späteren (verzögerten) Zeitpunkten.
Ein Aspekt der Offenbarung betrifft eine Schaltung zum Verzögern eines digitalen Eingangssignals. Insbesondere kann die Schaltung eine Verzögerungszellenschaltung und einen „reziproker Strom“-Digital-Analog-Wandler (DAC - digital-to-analog converter) aufweisen. Der Begriff „reziprok“ bedeutet im Allgemeinen, dass der Ausgangsstrom des DAC umgekehrt proportional zu dem Eingang des DAC ist. Die Verzögerungszellenschaltung, oder einfach als die Verzögerungszelle bezeichnet, kann mit dem „reziproker Strom“-DAC gekoppelt sein. Insbesondere kann der „reziproker Strom“-DAC konfiguriert sein zum Ausgeben eines Ladestroms an die Verzögerungszellenschaltung gemäß einem Wert eines Steuereingangs, der an den „reziproker Strom“-DAC vorgesehen wird. Der Steuereingang kann in einigen Fällen als (digitaler) Steuervektor bezeichnet werden, der zum Beispiel N (Eingangs-) Bits aufweist, wobei N eine Ganzzahl größer oder gleich 1 ist. Wie für Fachleute offensichtlich und zu erkennen ist, kann die Anzahl N in Abhängigkeit von verschiedenen Umständen und/oder Erfordernissen, wie der maximal erforderlichen Verzögerung usw., gewählt (bestimmt) werden. Wenn zum Beispiel N gleich 8 ist (d.h. ein 8-Bit-Steuervektor), bedeutet dies, dass der Eingangswert, der an den „reziproker Strom“-DAC vorgesehen wird, ein beliebiger Wert von 0 (d.h. alle 8 Bits auf 0 gesetzt) bis 255 (d.h. alle 8 Bits auf 1 gesetzt) sein. Der Ladestrom, der von dem „reziproker Strom“-DAC ausgegeben wird, kann umgekehrt proportional zu dem Wert des Steuereingangs sein. Das heißt, wenn der Wert des Steuereingangs zunimmt, nimmt gleichzeitig auch der von dem „reziproker Strom“-DAC ausgegebene Ladestrom insbesondere in einer umgekehrt proportionalen (reziproken) Weise ab. Die Verzögerungszelle kann konfiguriert sein zum Erzeugen eines verzögerten digitalen Ausgangssignals des digitalen Eingangssignals. Insbesondere kann die Verzögerung, oder in anderen Worten die Zeitdauer, um die das digitale Ausgangssignal gegenüber dem digitalen Eingangssignal verzögert ist, von dem Ladestrom abhängen.
In der vorgeschlagenen Konfiguration kann eine Verzögerung des digitalen Eingangssignals erzeugt (erreicht) werden, die linear proportional zu dem Wert des Steuereingangs (Steuervektors) ist. Das heißt, durch Erhöhen (oder Verringern) des Werts (der Größe) des Steuervektors nimmt die Verzögerung zwischen dem digitalen Eingangssignal und dem digitalen Ausgangssignal ebenfalls in einer linear proportionalen Weise zu (oder ab).
In einigen Ausführungsbeispielen kann die Schaltung weiter eine Bias-Schaltung aufweisen. Die Bias-Schaltung kann mit dem „reziproker Strom“-DAC gekoppelt sein. Insbesondere kann die Bias-Schaltung zum Erzeugen eines Bias-Stroms für den „reziproker Strom“-DAC verwendet (konfiguriert) sein. Wie für Fachleute offensichtlich ist, kann in einigen Fällen der erzeugte Bias-Strom als ein Strom verstanden werden, den die Bias-Schaltung von dem „reziproker Strom“-DAC beziehen (abführen) möchte zu der Bias-Schaltung. Die Schaltung kann weiter eine Rückkopplungsschaltung aufweisen, die mit der Bias-Schaltung gekoppelt ist. Die Rückkopplungsschaltung kann zum Erzeugen einer Betriebsspannung basierend auf dem Bias-Strom verwendet werden. Insbesondere kann die Betriebsspannung zum Steuern (Betreiben) des „reziproker Strom“-DAC verwendet werden. Wie für Fachleute offensichtlich ist, kann die Rückkopplungsschaltung als eine Rückkopplungsschleife implementiert sein, die zwischen einem Ausgang des „reziproker Strom“-DAC und einem Eingang des „reziproker Strom“-DAC gekoppelt ist.
In einigen Ausführungsbeispielen kann die Rückkopplungsschaltung eine Verstärkungsschaltung aufweisen. Die Verstärkungsschaltung kann zum Erzeugen der Betriebsspannung verwendet werden, die zum Steuern (Betreiben) des „reziproker Strom“-DAC verwendet wird. In einigen Fällen kann die Verstärkungsschaltung so einfach wie ein Verstärker implementiert sein. Es können jedoch auch andere geeignete Implementierungen der Verstärkungsschaltung angewendet werden, wie für Fachleute offensichtlich ist.
In einigen Ausführungsbeispielen kann die Erzeugung der Betriebsspannung (einen Schritt eines) Vergleichens des Bias-Stroms mit einem Strom aufweisen, der von dem Ladestrom abhängt. Dementsprechend kann die Betriebsspannung basierend auf einem Ergebnis des Vergleichs erzeugt werden. Wie für Fachleute offensichtlich und zu erkennen ist, kann der (tatsächliche) Strom, der von dem „reziproker Strom“-DAC bezogen wird, in Abhängigkeit von Umständen (z.B. einer Änderung des Werts des Steuereingangs, einer Änderung der Konfiguration des „reziproker Strom“-DAC, usw.) variieren (zunehmen oder abnehmen) und kann somit größer oder kleiner als der (gewünschte) Bias-Strom sein. Folglich würde diese Differenz zu einer Änderung (Zunahme oder Abnahme) der Betriebsspannung des „reziproker Strom“-DAC durch das Vorhandensein der Rückkopplungsschaltung führen, um den Strom zurück auf den gewünschten Wert zu regeln.
In einigen Ausführungsbeispielen kann der „reziproker Strom“-DAC eine Vielzahl von ersten Transistorvorrichtungen und eine zweite Transistorvorrichtung aufweisen.
Insbesondere kann die zweite Transistorvorrichtung zwischen einer Versorgungsspannung (z.B. VDD) und der Verzögerungszellenschaltung gekoppelt sein. Andererseits ist jede der Vielzahl von ersten Transistorvorrichtungen selektiv schaltbar, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden und ein gemeinsames Gate mit der zweiten Transistorvorrichtung zu haben. Der Begriff „gemeinsames bzw. common Gate“ bedeutet im Allgemeinen, dass die jeweiligen Gates der ausgewählten Anzahl von ersten Transistorvorrichtungen und das Gate der zweiten Transistorvorrichtungen (direkt) miteinander verbunden sind. Somit kann eine konfigurierbare Anzahl von ersten Transistorvorrichtungen ausgewählt werden, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden. In einigen Fällen kann die Vielzahl von ersten Transistorvorrichtungen parallel miteinander gekoppelt sein. Es können jedoch andere geeignete Verbindungen zwischen der Vielzahl von ersten Transistorvorrichtungen angewendet (verwendet) werden, wie für Fachleute offensichtlich ist, solange jede der Vielzahl von ersten Transistorvorrichtungen selektiv schaltbar ist, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden und ein gemeinsames Gate mit der zweiten Transistorvorrichtung zu haben.
In einigen Ausführungsbeispielen wird die konfigurierbare Anzahl von ersten Transistorvorrichtungen basierend auf dem Wert des Steuereingangs bestimmt. In anderen Worten, abhängig von einem bestimmten Wert des Steuereingangs (zum Erzeugen einer entsprechenden bestimmten Verzögerung) kann eine entsprechende bestimmte konfigurierbare Anzahl der ersten Transistorvorrichtungen ausgewählt (aktiviert) werden, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden.
In einigen Ausführungsbeispielen kann die von der Rückkopplungsschaltung erzeugte Betriebsspannung an das gemeinsame Gate der ausgewählten (konfigurierbaren) Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung geliefert werden.
In einigen Ausführungsbeispielen kann der „reziproker Strom“-DAC weiter eine dritte Transistorvorrichtung aufweisen, die parallel zu der Vielzahl von ersten Transistorvorrichtungen zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt ist. Insbesondere kann die dritte Transistorvorrichtung auch das gemeinsame Gate mit der konfigurierbaren Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung teilen. Das heißt, das Gate der dritten Transistorvorrichtung kann mit dem gemeinsamen Gate der konfigurierbaren Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung verbunden sein.
In einigen Ausführungsbeispielen kann die Verzögerungszellenschaltung ein kapazitives Element aufweisen. Das kapazitive Element kann so einfach wie ein Kondensator oder wie jedes andere geeignete Element implementiert sein, wie für Fachleute offensichtlich ist. Das kapazitive Element kann zwischen dem „reziproker Strom“-DAC und einem vorgegebenen Spannungspegel gekoppelt sein. Der vorgegebene Spannungspegel kann zum Beispiel VSS, Masse (GND - ground) oder jeder andere geeignete Referenzspannungspegel sein. Derart konfiguriert, kann das kapazitive Element durch den Ladestrom geladen werden, um eine Ladespannung an einem Zwischenknoten basierend auf einer Ladung des kapazitiven Elements zu erzeugen. Die Verzögerungszellenschaltung kann weiter einen Komparator aufweisen, der mit dem Zwischenknoten gekoppelt ist. Der Komparator kann zum Erzeugen des verzögerten digitalen Ausgangssignals basierend auf einem Vergleich zwischen der Ladespannung und einer Referenzspannung verwendet werden.
In einigen Ausführungsbeispielen kann die Verzögerungszellenschaltung weiter eine Schaltanordnung (mit einer oder mehreren Schaltvorrichtungen) aufweisen. Die Schaltanordnung kann konfiguriert sein zum Koppeln des kapazitiven Elements mit dem Ladestrom bei einer ansteigenden Flanke (ansteigende Kante) oder einer fallenden Flanke (fallende Kante) des digitalen Eingangssignals. Das heißt, abhängig von der Konfiguration der Schaltanordnung kann die ansteigende Flanke oder die fallende Flanke (oder in einigen Fällen sogar beide Flanken) wie gewünscht verzögert werden.
In einigen Ausführungsbeispielen kann die Schaltanordnung eine erste Schaltvorrichtung und eine zweite Schaltvorrichtung aufweisen. Insbesondere kann die erste Schaltvorrichtung zwischen dem „reziproker Strom“-DAC und dem Zwischenknoten gekoppelt sein. Die erste Schaltvorrichtung kann zum Koppeln des kapazitiven Elements mit dem Ladestrom während eines EIN-Zustands (leitender Zustand) der ersten Schaltvorrichtung verwendet werden. In diesem Fall kann das kapazitive Element durch den Ladestrom geladen werden und entsprechend die Ladespannung an dem Zwischenknoten erzeugen. Wie für Fachleute offensichtlich ist, kann der Wert der Ladespannung variieren (zunehmen) und ist abhängig von dem Ladevorgang des kapazitiven Elements. Andererseits kann die zweite Schaltvorrichtung parallel zu dem kapazitiven Element zwischen dem Zwischenknoten und dem vorgegebenen Spannungspegel gekoppelt sein. Die zweite Schaltvorrichtung kann zum Entkoppeln des kapazitiven Elements von dem Ladestrom während eines EIN-Zustands der zweiten Schaltvorrichtung verwendet werden. In diesem Fall kann das kapazitive Element (allmählich) auf Null entladen werden. Um das kapazitive Element zum Erzeugen des verzögerten digitalen Ausgangssignals richtig zu laden und zu entladen, werden die erste und die zweite Schaltvorrichtung in den jeweiligen EIN-Zustand auf gegenseitig ausschließende (komplementäre) Weise basierend auf dem digitalen Eingangssignal geschaltet. Das heißt, abhängig von dem Wert (Amplitude) des digitalen Eingangssignals ist nur eine der ersten Schaltvorrichtungen und der zweiten Schaltvorrichtung in dem EIN-Zustand und die andere ist in einem AUS-Zustand (nicht-leitender Zustand).
In einigen Ausführungsbeispielen kann die Schaltanordnung weiter eine dritte Schaltvorrichtung aufweisen, die zwischen dem „reziproker Strom“-DAC und dem vorgegebenen Spannungspegel gekoppelt ist. Insbesondere kann die dritte Schaltvorrichtung in Verbindung mit der zweiten Schaltvorrichtung in ihren EIN-Zustand geschaltet werden. In anderen Worten, die dritte Schaltvorrichtung kann gleichzeitig mit der zweiten Schaltvorrichtung in den EIN-Zustand geschaltet werden, komplementär zu dem der ersten Schaltvorrichtung.
In einigen Ausführungsbeispielen kann der Bias-Strom basierend auf der gleichen Referenzspannung erzeugt werden, wie von der Verzögerungszellenschaltung verwendet. Das heißt, dieselbe Referenzspannung, die in der Verzögerungszellenschaltung (z.B. in dem Komparator der Verzögerungszelle) verwendet wird, kann auch für die Bias-Schaltung verwendet werden. Derart konfiguriert, kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation der Referenzspannung unabhängig ist. Insbesondere kann die Rückkopplungsschaltung (oder die Verstärkungsschaltung der Rückkopplungsschaltung) den Ausgang der Bias-Schaltung erfassen und den „reziproker Strom“-DAC gemäß den Variationen der Referenzspannung anpassen (steuern).
In einigen Ausführungsbeispielen kann die Bias-Schaltung eine vierte Transistorvorrichtung aufweisen. Die vierte Transistorvorrichtung kann durch eine Referenzspannung gesteuert werden. Insbesondere kann dieselbe Referenzspannung, die in der Verzögerungszellenschaltung verwendet wird, verwendet werden, um die vierte Schaltvorrichtung der Bias-Schaltung zu betreiben (zu steuern). Derart konfiguriert, kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation der Referenzspannung unabhängig ist. Es ist anzumerken, dass die ersten bis vierten Schaltvorrichtungen zum Beispiel unter Verwendung eines MOSFET oder auf andere geeignete Weise implementiert werden können, wie für Fachleute offensichtlich ist.
In einigen Ausführungsbeispielen können alle der oben angeführten Transistorvorrichtungen (d.h. die erste bis vierte Transistorvorrichtung) von demselben Transistortyp sein. Das heißt, die Transistorvorrichtungen können unter Verwendung desselben Transistortyps (z.B. NPN- oder PNP-Transistoren) implementiert werden. Derart konfiguriert kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation des Prozesses (bei der Implementierung der Transistoren) unabhängig ist.
In ähnlicher Weise kann der Ladestrom so gewählt werden, dass er einen Temperaturkoeffizienten von Null hat, um eine Verzögerung auf eine Weise zu erzeugen, die von der Variation der Temperatur unabhängig ist.
Derart konfiguriert, kann die Schaltung zur Verzögerungserzeugung implementiert werden, unabhängig von Prozess, Spannung und Temperatur (PVT - process, voltage and temperature) zu sein.
Ein weiterer Aspekt der Offenbarung betrifft ein Verfahren zum Verzögern eines digitalen Eingangssignals einer Schaltung. Die Schaltung kann gemäß der obigen Darstellung implementiert werden. Insbesondere kann die Schaltung eine Verzögerungszellenschaltung und einen „reziproker Strom“-Digital-Analog-Wandler (DAC - digital-to-analog converter) aufweisen. Der Begriff „reziprok“ bedeutet im Allgemeinen, dass der Ausgangsstrom des DAC umgekehrt proportional zu dem Eingang des DAC ist. Die Verzögerungszellenschaltung, oder einfach als Verzögerungszelle bezeichnet, kann mit dem „reziproker Strom“-DAC gekoppelt sein. Entsprechend kann das Verfahren einen Schritt zum Ausgeben, durch den „reziproker Strom“-DAC, eines Ladestroms an die Verzögerungszellenschaltung gemäß einem Wert eines Steuereingangs aufweisen. Der Steuereingang kann in einigen Fällen als (digitaler) Steuervektor bezeichnet werden, der zum Beispiel N (Eingangs-) Bits aufweist, wobei N eine Ganzzahl größer oder gleich 1 ist. Wie für Fachleute offensichtlich und zu erkennen ist, kann die Anzahl N in Abhängigkeit von verschiedenen Umständen und/oder Erfordernissen, wie der maximal erforderlichen Verzögerung usw., gewählt (bestimmt) werden. Wenn zum Beispiel N gleich 8 ist (d.h. ein 8-Bit-Steuervektor), bedeutet dies, dass der Eingangswert, der an den „reziproker Strom“ vorgesehen wird, ein beliebiger Wert von 0 (d.h. alle 8 Bits auf 0 gesetzt) bis 255 (d.h. alle 8 Bits auf 1 gesetzt) sein. Insbesondere kann der Ladestrom umgekehrt proportional zu dem Wert des Steuereingangs sein. Das heißt, wenn der Wert des Steuereingangs zunimmt, nimmt gleichzeitig auch der von dem „reziproker Strom“-DAC ausgegebene Ladestrom insbesondere in einer umgekehrt proportionalen (reziproken) Weise ab. Das Verfahren kann weiter einen Schritt eines Erzeugens, durch die Verzögerungszellenschaltung, eines verzögerten digitalen Ausgangssignals des digitalen Eingangssignals aufweisen. Insbesondere kann die erzeugte Verzögerung oder in anderen Worten die Zeitdauer, um die das digitale Ausgangssignal gegenüber dem digitalen Eingangssignal verzögert ist, von dem Ladestrom abhängen.
In einigen Ausführungsbeispielen kann die Schaltung weiter eine Bias-Schaltung, die mit dem „reziproker Strom“-DAC gekoppelt ist, und eine Rückkopplungsschaltung, die mit der Bias-Schaltung gekoppelt ist, aufweisen. Dementsprechend kann das Verfahren weiter ein Erzeugen, durch die Bias-Schaltung, eines Bias-Stroms für den „reziproker Strom“-DAC aufweisen. Wie für Fachleute offensichtlich ist, kann in einigen Fällen der erzeugte Bias-Strom als ein Strom verstanden werden, den die Bias-Schaltung von dem „reziproker Strom“-DAC beziehen (abführen) möchte zu der Bias-Schaltung. Das Verfahren kann weiter ein Erzeugen einer Betriebsspannung basierend auf dem Bias-Strom und Steuern (Betreiben) des „reziproker Strom“-DAC unter Verwendung der Betriebsspannung aufweisen. Wie für Fachleute offensichtlich ist, kann die Rückkopplungsschaltung als eine Rückkopplungsschleife implementiert sein, die zwischen einem Ausgang des „reziproker Strom“-DAC und einem Eingang des „reziproker Strom“-DAC gekoppelt ist.
In einigen Ausführungsbeispielen kann die Rückkopplungsschaltung eine Verstärkungsschaltung aufweisen. Die Verstärkungsschaltung kann zum Erzeugen der Betriebsspannung verwendet werden, die zum Steuern (Betrieb) des „reziproker Strom“-DAC verwendet wird. In einigen Fällen kann die Verstärkungsschaltung so einfach wie ein Verstärker implementiert sein. Es können jedoch auch andere geeignete Implementierungen der Verstärkungsschaltung angewendet werden, wie für Fachleute offensichtlich ist.
In einigen Ausführungsbeispielen kann die Erzeugung der Betriebsspannung einen Schritt eines Vergleichens des Bias-Stroms mit einem Strom aufweisen, der von dem Ladestrom abhängt, und die Betriebsspannung kann basierend auf einem Ergebnis des Vergleichs erzeugt werden. Wie für Fachleute offensichtlich und zu erkennen ist, kann der (tatsächliche) Strom, der von dem „reziproker Strom“-DAC bezogen wird, in Abhängigkeit von Umständen (z.B. einer Änderung des Werts des Steuereingangs, einer Änderung der Konfiguration des „reziproker Strom“-DAC, usw.) variieren (zunehmen oder abnehmen) und kann somit größer oder kleiner als der (gewünschte) Bias-Strom sein. Folglich würde diese Differenz zu einer Änderung (Zunahme oder Abnahme) der Betriebsspannung des „reziproker Strom“-DAC durch das Vorhandensein der Rückkopplungsschaltung führen, um den Strom zurück auf den gewünschten Wert zu regeln.
In einigen Ausführungsbeispielen kann der „reziproker Strom“-DAC eine Vielzahl von ersten Transistorvorrichtungen und eine zweite Transistorvorrichtung aufweisen.
Insbesondere kann die zweite Transistorvorrichtung zwischen einer Versorgungsspannung (z.B. VDD) und der Verzögerungszellenschaltung gekoppelt sein. Andererseits ist jede der Vielzahl von ersten Transistorvorrichtungen selektiv schaltbar, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden und ein gemeinsames Gate mit der zweiten Transistorvorrichtung zu haben. Der Begriff „gemeinsames bzw. common Gate“ bedeutet im Allgemeinen, dass die jeweiligen Gates der ausgewählten Anzahl von ersten Transistorvorrichtungen und das Gate der zweiten Transistorvorrichtungen (direkt) miteinander verbunden sind. Somit kann eine konfigurierbare Anzahl von ersten Transistorvorrichtungen ausgewählt werden, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden. In einigen Fällen kann die Vielzahl von ersten Transistorvorrichtungen parallel miteinander gekoppelt sein. Es können jedoch andere geeignete Verbindungen zwischen der Vielzahl von ersten Transistorvorrichtungen angewendet (verwendet) werden, wie für Fachleute offensichtlich ist, solange jede der Vielzahl von ersten Transistorvorrichtungen selektiv schaltbar ist, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden und ein gemeinsames Gate mit der zweiten Transistorvorrichtung zu haben.
In einigen Ausführungsbeispielen kann das Verfahren weiter einen Schritt zum Bestimmen der konfigurierbaren Anzahl von ersten Transistorvorrichtungen basierend auf dem Wert des Steuereingangs aufweisen. In anderen Worten, abhängig von einem bestimmten Wert des Steuereingangs (zum Erzeugen einer entsprechenden bestimmten Verzögerung) kann das Verfahren eine entsprechende bestimmte konfigurierbare Anzahl der ersten Transistorvorrichtungen bestimmen, die ausgewählt (aktiviert) werden können, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu werden.
In einigen Ausführungsbeispielen kann das Verfahren weiter einen Schritt zum Liefern der von der Rückkopplungsschaltung erzeugten Betriebsspannung an das gemeinsame Gate der ausgewählten (konfigurierbaren) Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung aufweisen.
In einigen Ausführungsbeispielen kann der „reziproker Strom“-DAC weiter eine dritte Transistorvorrichtung aufweisen, die parallel zu der Vielzahl von ersten Transistorvorrichtungen zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt ist. Insbesondere kann die dritte Transistorvorrichtung auch das gemeinsame Gate mit der konfigurierbaren Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung teilen. Das heißt, das Gate der dritten Transistorvorrichtung kann mit dem gemeinsamen Gate der konfigurierbaren Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung verbunden sein.
In einigen Ausführungsbeispielen kann die Verzögerungszellenschaltung ein kapazitives Element aufweisen. Das kapazitive Element kann so einfach wie ein Kondensator oder wie jedes andere geeignete Element implementiert sein, wie für Fachleute offensichtlich ist. Das kapazitive Element kann zwischen dem „reziproker Strom“-DAC und einem vorgegebenen Spannungspegel gekoppelt sein. Der vorgegebene Spannungspegel kann zum Beispiel VSS, Masse (GND - ground) oder jeder andere geeignete Referenzspannungspegel sein. Derart konfiguriert, kann das kapazitive Element durch den Ladestrom geladen werden, um eine Ladespannung an einem Zwischenknoten basierend auf einer Ladung des kapazitiven Elements zu erzeugen. Die Verzögerungszellenschaltung kann weiter einen Komparator aufweisen, der mit dem Zwischenknoten gekoppelt ist. Der Komparator kann zum Erzeugen des verzögerten digitalen Ausgangssignals basierend auf einem Vergleich zwischen der Ladespannung und einer Referenzspannung verwendet werden.
In einigen Ausführungsbeispielen kann die Verzögerungszellenschaltung weiter eine Schaltanordnung (mit einer oder mehreren Schaltvorrichtungen) aufweisen. Die Schaltanordnung kann konfiguriert sein zum Koppeln des kapazitiven Elements mit dem Ladestrom bei einer ansteigenden Flanke (ansteigende Kante) oder einer fallenden Flanke (fallende Kante) des digitalen Eingangssignals. Das heißt, abhängig von der Konfiguration der Schaltanordnung kann die ansteigende Flanke oder die fallende Flanke (oder in einigen Fällen sogar beide Flanken) wie gewünscht verzögert werden.
In einigen Ausführungsbeispielen kann die Schaltanordnung eine erste Schaltvorrichtung und eine zweite Schaltvorrichtung aufweisen. Insbesondere kann die erste Schaltvorrichtung zwischen dem „reziproker Strom“-DAC und dem Zwischenknoten gekoppelt sein. Die erste Schaltvorrichtung kann zum Koppeln des kapazitiven Elements mit dem Ladestrom während eines EIN-Zustands (leitender Zustand) der ersten Schaltvorrichtung verwendet werden. In diesem Fall kann das kapazitive Element durch den Ladestrom geladen werden und entsprechend die Ladespannung an dem Zwischenknoten erzeugen. Wie für Fachleute offensichtlich ist, kann der Wert der Ladespannung variieren (zunehmen) und ist abhängig von dem Ladevorgang des kapazitiven Elements. Andererseits kann die zweite Schaltvorrichtung parallel zu dem kapazitiven Element zwischen dem Zwischenknoten und dem vorgegebenen Spannungspegel gekoppelt sein. Die zweite Schaltvorrichtung kann zum Entkoppeln des kapazitiven Elements von dem Ladestrom während eines EIN-Zustands der zweiten Schaltvorrichtung verwendet werden. In diesem Fall kann das kapazitive Element (allmählich) auf Null entladen werden. Um das kapazitive Element zum Erzeugen des verzögerten digitalen Ausgangssignals richtig zu laden und zu entladen, kann das Verfahren weiter aufweisen einen Schritt eines Schaltens der ersten und der zweiten Schaltvorrichtung in den jeweiligen EIN-Zustand auf gegenseitig ausschließende (komplementäre) Weise basierend auf dem digitalen Eingangssignal. Das heißt, abhängig von dem Wert (Amplitude) des digitalen Eingangssignals ist nur eine der ersten Schaltvorrichtung und der zweiten Schaltvorrichtung in dem EIN-Zustand und die andere ist in einem AUS-Zustand (nicht-leitender Zustand).
In einigen Ausführungsbeispielen kann die Schaltanordnung weiter eine dritte Schaltvorrichtung aufweisen, die zwischen dem „reziproker Strom“-DAC und dem vorgegebenen Spannungspegel gekoppelt ist. Insbesondere kann die dritte Schaltvorrichtung in Verbindung mit der zweiten Schaltvorrichtung in ihren EIN-Zustand geschaltet werden. In anderen Worten, die dritte Schaltvorrichtung kann gleichzeitig mit der zweiten Schaltvorrichtung in den EIN-Zustand geschaltet werden, komplementär zu dem der ersten Schaltvorrichtung.
In einigen Ausführungsbeispielen kann das Verfahren weiter einen Schritt zum Erzeugen des Bias-Stroms basierend auf der gleichen Referenzspannung aufweisen, wie von der Verzögerungszellenschaltung verwendet. Das heißt, dieselbe Referenzspannung, die in der Verzögerungszellenschaltung (z.B. in dem Komparator der Verzögerungszelle) verwendet wird, kann auch zur Erzeugung der Bias-Schaltung verwendet werden. Derart konfiguriert, kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation der Referenzspannung unabhängig ist. Insbesondere kann die Rückkopplungsschaltung (oder die Verstärkungsschaltung der Rückkopplungsschaltung) den Ausgang der Bias-Schaltung erfassen und den „reziproker Strom“-DAC gemäß den Variationen der Referenzspannung anpassen (steuern).
In einigen Ausführungsbeispielen kann die Bias-Schaltung eine vierte Transistorvorrichtung aufweisen. Die vierte Transistorvorrichtung kann durch eine Referenzspannung gesteuert werden. Insbesondere kann dieselbe Referenzspannung, die in der Verzögerungszellenschaltung verwendet wird, verwendet werden, um die vierte Schaltvorrichtung der Bias-Schaltung zu betreiben (zu steuern). Derart konfiguriert, kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation der Referenzspannung unabhängig ist.
In einigen Ausführungsbeispielen können alle der oben angeführten Transistorvorrichtungen (d.h. die erste bis vierte Transistorvorrichtung) von demselben Transistortyp sein. Das heißt, die Transistorvorrichtungen können unter Verwendung desselben Transistortyps (z.B. NPN- oder PNP-Transistoren) implementiert werden. Derart konfiguriert kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation des Prozesses (bei der Implementierung der Transistoren) unabhängig ist.
In ähnlicher Weise kann der Ladestrom so gewählt werden, dass er einen Temperaturkoeffizienten von Null hat, um eine Verzögerung auf eine Weise zu erzeugen, die von der Variation der Temperatur unabhängig ist.
Derart konfiguriert, kann das Verfahren zur Verzögerungserzeugung implementiert werden, unabhängig von Prozess, Spannung und Temperatur (PVT - process, voltage and temperature) zu sein.
Die Details des offenbarten Verfahrens können als eine Vorrichtung implementiert werden, die ausgebildet ist, um einige oder alle oder die Schritte des Verfahrens auszuführen, und umgekehrt, wie für Fachleute offensichtlich ist. Insbesondere ist offensichtlich, dass sich Verfahren gemäß der Offenbarung auf Verfahren zum Betreiben der Schaltungen gemäß den obigen Ausführungsbeispielen und deren Variationen beziehen, und dass entsprechende Aussagen in Bezug auf die Schaltungen ebenfalls für die entsprechenden Verfahren gelten.
Es ist auch offensichtlich, dass sich in dem vorliegenden Dokument der Begriff „koppeln“ oder „gekoppelt“ auf Elemente bezieht, die in elektrischer Kommunikation miteinander sind, entweder direkt verbunden, zum Beispiel über Drähte, oder auf andere Weise (zum Beispiel indirekt). Ein Beispiel für ein Koppeln ist ein Verbinden.
Andere und weitere Ausführungsbeispiele der vorliegenden Offenbarung werden während des Verlaufs der folgenden Diskussion und unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich.
Figurenliste
Beispielhafte Ausführungsbeispiele der Offenbarung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen erläutert, wobei gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen, und wobei

1 schematisch ein Beispiel einer Implementierung einer Verzögerungszelle zeigt;
2 schematisch ein anderes Beispiel einer Implementierung einer Verzögerungszelle zeigt;
3 schematisch ein Blockdiagramm einer Schaltung zum Verzögern eines digitalen Eingangssignals gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung zeigt;
4 schematisch ein Blockdiagramm einer Schaltung zum Verzögern eines digitalen Eingangssignals gemäß einem anderen Ausführungsbeispiel der vorliegenden Offenbarung zeigt;
5 schematisch ein Blockdiagramm einer Schaltung zum Verzögern eines digitalen Eingangssignals gemäß noch einem weiteren Ausführungsbeispiel der vorliegenden Offenbarung zeigt;
6-A schematisch ein Beispiel eines Simulationsergebnisses des Verzögerungszellenstroms gegenüber der Größe des Steuervektors zeigt;
6-B schematisch ein anderes Beispiel eines Simulationsergebnisses der erzeugten Verzögerung gegenüber der Größe des Steuervektors zeigt; und
7 schematisch, in Form eines Ablaufdiagramms, ein Verfahren zum Verzögern eines digitalen Eingangssignals einer Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung zeigt.

Detaillierte Beschreibung
Wie oben angegeben, bezeichnen identische oder gleiche Bezugszeichen in der Offenbarung identische oder gleiche Elemente, und deren wiederholte Beschreibung kann aus Gründen der Kürze weggelassen werden. Die in dieser Offenbarung erwähnten Schaltvorrichtungen können Transistorvorrichtungen sein, wie MOSFETs. In einigen Figuren können die Schaltvorrichtungen vereinfacht sein, sie sollten jedoch als gleiche oder ähnliche Schaltvorrichtungen wie in anderen Figuren gezeigt verstanden werden.
1 zeigt schematisch ein Beispiel einer Verzögerungszellenschaltung 100. Eine solche Verzögerungszellenschaltung kann auch einfach als Verzögerungszelle bezeichnet werden. Insbesondere weist die Verzögerungszelle 100 ein kapazitives Element 101 und eine Pegelerfassungsschaltung 102 auf. Wie für Fachleute offensichtlich ist, kann das kapazitive Element 101 so einfach wie ein Kondensator oder wie jedes andere geeignete Element implementiert werden. In ähnlicher Weise kann die Pegelerfassungsschaltung 102 so einfach wie ein Komparator oder wie jede andere geeignete Schaltung implementiert werden. Die Verzögerungszelle 100 weist weiter eine erste Schaltvorrichtung 103 und eine zweite Schaltvorrichtung 104 auf. Die erste Schaltvorrichtung 103 und das kapazitive Element 101 sind in Serie zwischen einer Versorgungsspannung VDD und einem vorgegebenen Spannungspegel gekoppelt (verbunden). Der vorgegebene Spannungspegel kann zum Beispiel VSS, Masse (GND) oder ein anderer geeigneter Referenzspannungspegel sein. Insbesondere weist die Verzögerungszelle 100 weiter eine Stromquelle 105 auf, die zwischen der Versorgungsspannung VDD und der ersten Schaltvorrichtung 103 gekoppelt ist, so dass das kapazitive Element 101 durch einen Ladestrom von der Stromquelle 105 geladen werden kann, wenn die erste Schaltvorrichtung 103 geschlossen ist (d.h. in dem EIN-Zustand oder dem leitenden Zustand). Derart konfiguriert kann das kapazitive Element 101 durch den Ladestrom geladen werden und entsprechend eine Ladespannung an einem Zwischenknoten erzeugen, der zwischen dem ersten Schaltelement 103 und einem Anschluss des kapazitiven Elements 101 angeordnet ist (verschieden von dem Anschluss, der mit dem vorgegebenen Spannungspegel VSS verbunden ist). Wie für Fachleute offensichtlich ist, kann der Wert der Ladespannung variieren (zunehmen) und ist von dem Ladevorgang des kapazitiven Elements 101 abhängig. Andererseits ist die zweite Schaltvorrichtung 104 parallel zu dem kapazitiven Element 101 zwischen dem Zwischenknoten und dem vorgegebenen Spannungspegel VSS gekoppelt. Die zweite Schaltvorrichtung 104 wird zum Entkoppeln des kapazitiven Elements 101 von der Stromquelle 105 während des EIN-Zustands der zweiten Schaltvorrichtung 104 verwendet. In diesem Fall wird das kapazitive Element (allmählich) auf Null (Masse) entladen.
Um eine Signalverzögerung zu erzeugen, wird ein digitales Eingangssignal D_in vorgesehen und zum Steuern (Betreiben) der ersten Schaltvorrichtung 103 und der zweiten Schaltvorrichtung 104 verwendet. Wenn zum Beispiel die erste und die zweite Schaltvorrichtung 103 und 104 als MOSFETs implementiert sind, dann kann das digitale Eingangssignal D_in an die Gate-Anschlüsse (im Allgemeinen Steueranschlüsse) der MOSFETs vorgesehen/zugeführt werden. Da das Eingangssignal D_in ein digitales Signal ist, kann ein hoher Wert („1“) des an den Gate-Anschluss angewendeten digitalen Eingangssignals D_in im Allgemeinen bedeuten, dass die jeweilige Schaltvorrichtung in den EIN-Zustand gesetzt ist, während ein niedriger Wert („0“) des an den Gate-Anschluss angewendeten digitalen Eingangssignals D_in im Allgemeinen bedeuten kann, dass die jeweilige Schaltvorrichtung in einen AUS-Zustand (nicht-leitender Zustand) gesetzt ist. Wie für Fachleute offensichtlich und zu erkennen ist, muss die Aus-Zeit für das digitale Eingangssignal (d.h. die Dauer eines in dem niedrigen Wert verbleibenden digitalen Eingangssignals) möglicherweise lang genug sein, um das kapazitive Element 101 vollständig zu Masse zu entladen.
Insbesondere, wie auch aus 1 ersichtlich ist, werden, um das kapazitive Element 101 richtig zu laden und zu entladen, die erste Schaltvorrichtung 103 und die zweite Schaltvorrichtung 104 in den jeweiligen EIN-Zustand auf gegenseitig ausschließende (komplementäre) Weise basierend auf dem digitalen Eingangssignal geschaltet. Das heißt, abhängig von dem Wert (Amplitude) des digitalen Eingangssignals D_in ist nur eine der ersten Schaltvorrichtung 103 und der zweiten Schaltvorrichtung 104 in dem EIN-Zustand und die andere ist in dem AUS-Zustand.
Derart konfiguriert kann eine (variierende) Ladespannung an dem Zwischenknoten erzeugt werden. Die Ladespannung wird an einen Eingangsanschluss des Komparators 102 geliefert. Der andere Eingangsanschluss des Komparators 102 wird mit einer geeigneten Referenzspannung vorgesehen. Folglich wird, abhängig von dem Umschalten (z.B. von niedrig zu hoch oder von hoch zu niedrig) des Komparators 102 (basierend auf einem Vergleich der Ladespannung und der Referenzspannung) ein verzögertes digitales Ausgangssignal D_out erzeugt.
In der Verzögerungszellenimplementierung 100 von 1 ist nur die ansteigende Flanke (ansteigende Kante) des digitalen Eingangssignals D_in in Verzögerung. Jedoch, wie für Fachleute offensichtlich und zu erkennen ist, können verschiedene Variationen der Verzögerungszellenschaltung implementiert werden und auch die fallende Flanke (oder sowohl die ansteigende als auch die fallende Flanke) kann wie gewünscht verzögert werden. Zum Beispiel können die Platzierungen der Stromquelle 105 und des kapazitiven Elements 101 vertauscht werden, d.h. die Stromquelle 105 kann auf der niedrigen Seite platziert werden und das kapazitive Element 101 kann auf der hohen Seite platziert werden. Allgemein gesagt kann die Verzögerungszeit T_del zwischen dem digitalen Ausgangssignal D_out und dem digitalen Eingangssignal D_in ausgedrückt werden als: $T_{d e l} = C \times \frac{V_{r e f}}{I}$
wobei C die Kapazität des kapazitiven Elements 101 ist, Vref die an den Komparator 102 gelieferte Referenzspannung ist und I der von der Stromquelle 105 gelieferte Ladestrom ist. Manchmal kann eine zusätzliche (konstante) Verzögerung T_fixed, verursacht durch finite parasitäre Kapazitäten und die Verzögerung des Komparators 102, in Betracht gezogen werden. In einigen Fällen kann jedoch eine solche konstante Verzögerung T_fixed aus Vereinfachungsgründen (vorübergehend) weggelassen werden.
Wie aus der obigen Gleichung ersichtlich ist, wäre es im Allgemeinen erforderlich, um die Verzögerung auf den erforderlichen Wert abzustimmen, (zumindest) einen der drei Parameter zu ändern, nämlich die Kapazität des kapazitiven Elements 101, die Referenzspannung des Komparators 102 und den Ladestrom der Stromquelle 105. Weiter, um eine Verzögerung zu erzielen, die linear proportional zu einem Steuereingang ist (in 1 nicht gezeigt), wäre es wünschenswert, dass der Wert des abzustimmenden Parameters ebenfalls auf lineare Weise geändert werden kann.
2 zeigt schematisch ein anderes Beispiel einer Implementierung einer Verzögerungszellenschaltung 200. Insbesondere bezeichnen identische oder gleiche Bezugszeichen in 2 identische oder gleiche Elemente in der Verzögerungszellenschaltung 100, wie in 1 gezeigt, so dass deren wiederholte Beschreibung aus Gründen der Kürze weggelassen werden kann. Zusätzlich zu der Verzögerungszellenschaltung 100 von 1 ist auch eine dritte Schaltvorrichtung 206 vorgesehen. Die dritte Schaltvorrichtung 206 ist zwischen der Stromquelle 205 und dem vorgegebenen Spannungspegel VSS gekoppelt. Wie aus 2 ersichtlich ist, wird die dritte Schaltvorrichtung 206 durch das digitale Eingangssignal D_in in Verbindung mit der zweiten Schaltvorrichtung 204 gesteuert (betrieben). Das heißt, die dritte Schaltvorrichtung 206 kann gleichzeitig mit der zweiten Schaltvorrichtung 204 in den EIN-Zustand geschaltet werden, komplementär zu dem der ersten Schaltvorrichtung 203. Derart angeordnet, kann die Stromquelle 205 mit dem vorgegebenen Spannungspegel (VSS oder GND) während der Entladephase des kapazitiven Elements 201 gekoppelt sein, wodurch der Einfluss der Stromquelle 205 auf die Verzögerungserzeugung reduziert (eliminiert) wird.
Insbesondere wird, in der Verzögerungszellenschaltung 200 von 2, die Stromquelle 205 durch einen Steuereingang 207 gesteuert. Das heißt, abhängig von dem Wert des Steuereingangs 207 kann ein unterschiedlicher Ladestrom aus der Stromquelle 205 erzeugt werden. Der Steuereingang kann in einigen Fällen als (digitaler) Steuervektor bezeichnet werden, der zum Beispiel N (Eingangs-) Bits aufweist, wobei N eine Ganzzahl größer oder gleich 1 ist. Wie für Fachleute offensichtlich und zu erkennen ist, kann die Anzahl N in Abhängigkeit von verschiedenen Umständen und/oder Erfordernissen, wie die maximal erforderliche Verzögerung usw., gewählt (bestimmt) werden. Wenn zum Beispiel N gleich 8 ist (d.h. ein 8-Bit-Steuervektor), bedeutet dies, dass der Eingangswert, der an den reziproken Strom geliefert wird, ein beliebiger Wert von 0 (d.h. alle 8 Bits auf 0 gesetzt) bis 255 (d.h. alle 8 Bits auf 1 gesetzt) sein kann. Derart angeordnet, kann durch Variieren des Werts des Steuereingangs 207 die erzeugte Verzögerungszeit zwischen dem digitalen Ausgangssignal D_out und dem digitalen Eingangssignal D_in ebenfalls variiert werden.
Um eine Verzögerungszeit T_del zu erzeugen, die linear mit dem Wert des Steuervektors zusammenhängt, muss sich der Ladestrom I als eine reziproke Funktion wie folgt ändern: $\frac{I = 1}{d e l a y_{s e l e c t}}$
wobei delay_select den Wert des Steuervektors bezeichnet.
3 zeigt schematisch ein Blockdiagramm einer Schaltung 300 zum Verzögern eines digitalen Eingangssignals gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Die Schaltung 300 weist einen „reziproker Strom“-DAC 310 und eine Verzögerungszelle 320 auf, die miteinander gekoppelt sind. Die Verzögerungszelle kann zum Beispiel als die Verzögerungszelle 100 von 1, die Verzögerungszelle 200 von 2 oder auf eine andere geeignete Weise implementiert sein, wie für Fachleute offensichtlich ist. Andererseits ist der „reziproker Strom“-DAC 310 konfiguriert zum Ausgeben eines Ladestroms 312 an die Verzögerungszellenschaltung 320 gemäß einem Wert eines Steuereingangs 311, der an den „reziproker Strom“-DAC 310 vorgesehen wird. Der Steuereingang (Vektor) 311 kann zum Beispiel der gleiche Steuervektor 207 wie in 2 gezeigt sein. Die Verzögerungszelle 320 ist dann konfiguriert zum Erzeugen eines verzögerten digitalen Ausgangssignals 322 des digitalen Eingangssignals 321 basierend auf dem Ladestrom 312, der durch den „reziproker Strom“-DAC 310 erzeugt wird. Durch Einführen des „reziproker Strom“-DAC 310 hat der erzeugte Ladestrom 312 eine reziproke (umgekehrt proportionale) Funktion in Bezug auf den Steuervektor 311, wie in der obigen Gleichung dargestellt. Derart konfiguriert kann eine Verzögerungszeit (zwischen dem digitalen Ausgangssignal 322 und dem digitalen Eingangssignal 321) erzeugt werden, die sich linear proportional zu dem Steuervektor ändert.
4 zeigt schematisch ein Blockdiagramm einer Schaltung 400 zum Verzögern eines digitalen Eingangssignals gemäß einem anderen Ausführungsbeispiel der vorliegenden Offenbarung. Insbesondere bezeichnen identische oder gleiche Bezugszeichen in 4 identische oder gleiche Elemente in der Schaltung 300, wie in 3 gezeigt, so dass deren wiederholte Beschreibung aus Gründen der Kürze weggelassen werden kann.
Zusätzlich zu der Schaltung 300 von 3 sind auch eine Bias-Schaltung 430 und eine Rückkopplungsschaltung 440 vorgesehen. Insbesondere ist die Bias-Schaltung 430 mit dem „reziproker Strom“-DAC 410 gekoppelt, um einen Bias-Strom 432 für den „reziproker Strom“-DAC zu erzeugen. Wie für Fachleute offensichtlich ist, kann in einigen Fällen der erzeugte Bias-Strom 432 als ein Strom verstanden werden, den die Bias-Schaltung 430 von dem „reziproker Strom“-DAC 410 beziehen (abführen) möchte zu der Bias-Schaltung 430. Die Rückkopplungsschaltung 440 ist mit der Bias-Schaltung 430 und dem „reziproker Strom“-DAC 410 gekoppelt. Die Rückkopplungsschaltung wird zum Erzeugen einer Betriebsspannung 442 basierend auf dem Bias-Strom 432 verwendet. Insbesondere wird die Betriebsspannung 442 zum Steuern (Betreiben) des „reziproker Strom“-DAC 410 verwendet. Wie für Fachleute offensichtlich ist, kann die Rückkopplungsschaltung als eine Rückkopplungsschleife implementiert sein, die zwischen einem Ausgang des „reziproker Strom“-DAC 410 und einem Eingang des „reziproker Strom“-DAC 410 gekoppelt ist. In einigen Fällen kann die Rückkopplungsschaltung 440 eine Verstärkungsschaltung aufweisen. Die Verstärkungsschaltung kann zum Erzeugen der Betriebsspannung verwendet werden, die zum Steuern (Betreiben) des „reziproker Strom“-DAC 410 verwendet wird. In einigen Fällen kann die Verstärkungsschaltung so einfach wie ein Verstärker implementiert sein. Es können jedoch auch andere geeignete Implementierungen der Verstärkungsschaltung angewendet werden, wie für Fachleute offensichtlich ist. Es ist anzumerken, dass die Rückkopplungsschaltung 440 so gewählt ist, dass der Ausgangsladestrom von dem „reziproker Strom“-DAC 410 gegenüber Leistungsversorgungsschwankungen immun ist. Somit kann der Bias-Strom 432 für den DAC 410 für eine gegebene PVT konstant sein und nur eine Funktion der Referenzspannung sein.
In einigen Fällen kann das Erzeugen der Betriebsspannung 442 (einen Schritt) eines Vergleichens des Bias-Stroms 432 mit einem Strom aufweisen, der von dem Ladestrom 412 abhängt. Entsprechend kann die Betriebsspannung basierend auf einem Ergebnis des Vergleichs erzeugt werden. Das Ergebnis des Vergleichs kann an die Rückkopplungsschaltung 440 als ein Eingang 441 geliefert werden. Wie für Fachleute offensichtlich und zu erkennen ist, kann der (tatsächliche) Strom, der von dem „reziproker Strom“-DAC 410 bezogen wird, in Abhängigkeit von Umständen (z.B. eine Änderung des Werts des Steuereingangs 411, eine Änderung der Konfiguration des „reziproker Strom“-DAC 410 usw.) variieren (zunehmen oder abnehmen) und kann daher größer oder kleiner als der Bias-Strom 432 sein. Folglich würde diese Differenz dazwischen zu einer Änderung (Zunahme oder Abnahme) der Betriebsspannung 442 des „reziproker Strom“-DAC 410 durch das Vorhandensein der Rückkopplungsschaltung 440 führen, um den Strom zurück auf den gewünschten Wert zu regeln.
Wie weiter aus 4 ersichtlich ist, haben die Verzögerungszelle 420 und die Bias-Schaltung 430 beide eine jeweilige Referenzeingangsspannung 423 und 433. Insbesondere der Referenzeingang 423 der Verzögerungszelle 420 und der Referenzeingang 433 der Bias-Schaltung 430 können dieselbe Referenzspannung haben. Derart konfiguriert, kann die erzeugte Verzögerung unabhängig von Variationen des Referenzeingangs aufgrund von PVT gemacht werden. Die Rückkopplungsschaltung 440 erfasst dann den Ausgang 432 der Bias-Schaltung 430 und passt den „reziproker Strom“-DAC 410 aufgrund von Variationen der Referenzspannung entsprechend an. Insbesondere kann in einigen Fällen der Bias-Strom durch Zwingen der Referenzspannung über einen Widerstand mit einem Temperaturkoeffizienten von Null erzeugt werden, um die Schwelle des Komparators der Verzögerungszelle zu verfolgen. Alternativ kann in einigen anderen Fällen der Bias-Strom ein fester Bias sein, der für Prozessvariation getrimmt werden kann.
5 zeigt schematisch ein Blockdiagramm einer weiteren Schaltung 500 zum Verzögern eines digitalen Eingangssignals gemäß einem weiteren Ausführungsbeispiel der vorliegenden Offenbarung. Insbesondere bezeichnen identische oder gleiche Bezugszeichen in 5 identische oder gleiche Elemente in der Schaltung 400, wie in 4 gezeigt, so dass deren wiederholte Beschreibung aus Gründen der Kürze weggelassen werden kann.
Im Vergleich zu der Schaltung 400 von 4 weist der „reziproker Strom“-DAC 510 eine Vielzahl von ersten Transistorvorrichtungen 513 und eine zweite Transistorvorrichtung 514 auf. Insbesondere ist die zweite Transistorvorrichtung 514 zwischen der Versorgungsspannung VDD und der Verzögerungszellenschaltung 520 gekoppelt. Andererseits ist jede der Vielzahl von ersten Transistorvorrichtungen 513 selektiv schaltbar, um zwischen der Versorgungsspannung VDD und der Bias-Schaltung 530 gekoppelt zu sein und ein gemeinsames Gate mit der zweiten Transistorvorrichtung 514 zu haben. Der Begriff „gemeinsames Gate“ bedeutet im Allgemeinen, dass die jeweiligen Gates der ausgewählten Anzahl von ersten Transistorvorrichtungen und das Gate der zweiten Transistorvorrichtungen miteinander verbunden sind. Somit kann eine konfigurierbare Anzahl von ersten Transistorvorrichtungen 513 ausgewählt werden, um zwischen der Versorgungsspannung VDD und der Bias-Schaltung 530 gekoppelt zu sein. In einigen Fällen kann die Vielzahl von ersten Transistorvorrichtungen 513 parallel zueinander gekoppelt sein. Es können jedoch auch andere geeignete Verbindungen zwischen der Vielzahl von ersten Transistorvorrichtungen 513 verwendet werden, solange jede der Vielzahl von ersten Transistorvorrichtungen 513 selektiv schaltbar ist, um zwischen der Versorgungsspannung VDD und der Bias-Schaltung 530 gekoppelt zu sein und ein gemeinsames Gate mit der zweiten Transistorvorrichtung 514 zu haben. Die von der Rückkopplungsschaltung 540 erzeugte Betriebsspannung 542 kann dann an das gemeinsame Gate der ausgewählten (konfigurierbaren) Anzahl von ersten Transistorvorrichtungen 513 und der zweiten Transistorvorrichtung 514 geliefert werden.
Die konfigurierbare Anzahl der ersten Transistorvorrichtungen 513 kann basierend auf dem Wert des Steuereingangs (z.B. der Steuervektor 411 von 4, in 5 nicht gezeigt) bestimmt werden. In anderen Worten kann abhängig von einem bestimmten Wert des Steuereingangs (zum Erzeugen einer entsprechenden bestimmten Verzögerung) eine entsprechende bestimmte konfigurierbare Anzahl der ersten Transistorvorrichtungen 513 ausgewählt (aktiviert) werden, um zwischen der Versorgungsspannung VDD und der Bias-Schaltung 530 gekoppelt zu sein.
Optional (aber nicht zwingend) kann der „reziproker Strom“-DAC 510 weiter eine dritte Transistorvorrichtung 515 aufweisen, die parallel zu der Vielzahl von ersten Transistorvorrichtungen 513 zwischen der Versorgungsspannung VDD und der Bias-Schaltung 530 gekoppelt ist. Insbesondere kann die dritte Transistorvorrichtung 515 dieselbe Multiplizität wie die zweite Transistorvorrichtung 514 haben. In einigen Fällen kann die zweite Transistorvorrichtung 514 im Vergleich zu der der dritten Transistorvorrichtung 515 eine höhere Multiplizität haben, um die parasitären Kapazitäten und Verzögerungen zu kompensieren. Die dritte Transistorvorrichtung 515 kann auch das gemeinsame Gate mit der konfigurierbaren Anzahl der ersten Transistorvorrichtungen 513 und der zweiten Transistorvorrichtung 514 teilen. Das heißt, das Gate der dritten Transistorvorrichtung 515 kann mit dem gemeinsamen Gate der konfigurierbaren Anzahl von ersten Transistorvorrichtungen 513 und der zweiten Transistorvorrichtung 514 verbunden sein.
Insbesondere stellt die Rückkopplungsschaltung 540 sicher, dass die Summe des Stroms von der konfigurierbaren Anzahl von ersten Transistorvorrichtungen 513 (und optional des Stroms von der dritten Transistorvorrichtung 515, wenn vorhanden) gleich dem Bias-Strom 532 für den „reziproker Strom“-DAC ist. Wie oben dargestellt, wird die Anzahl der ersten Transistorvorrichtungen gemäß dem Steuervektor geändert (konfiguriert), um die Verzögerung entsprechend zu ändern. Folglich kann die Summe der Ströme, die von der konfigurierbaren Anzahl von ersten Transistorvorrichtungen 513 (und optional der Strom von der dritten Transistorvorrichtung 515, wenn vorhanden) vorgesehen werden, größer oder kleiner als der Bias-Strom 532 für den „reziproker Strom“-DAC 510 werden. Das Ergebnis ist eine Zunahme oder Abnahme der Spannung (oder des Stroms) 541 an dem Eingangsknoten der Rückkopplungsschaltung 540. Entsprechend erhöht oder verringert die Rückkopplungsschaltung 540 dann die Gate-Spannung für die Vielzahl von ersten Transistorvorrichtungen 513, die zweite Transistorvorrichtungen 514 und optional die dritte Transistorvorrichtung 515, wenn vorhanden, um den Ausgang über die Rückkopplungsschleife zurück auf seinen ursprünglichen gewünschten Wert zu regeln.
Insbesondere kann in einigen Beispielen die Bias-Schaltung 530 (auch die Bias-Schaltung 430 von 4) eine vierte Transistorvorrichtung aufweisen (in 5 nicht gezeigt). Die vierte Transistorvorrichtung kann durch die Referenzspannung 533 gesteuert werden. Wie oben dargestellt, kann dieselbe Referenzspannung 523, die in der Verzögerungszellenschaltung verwendet wird, verwendet werden, um die vierte Schaltvorrichtung der Bias-Schaltung 530 zu betreiben (zu steuern). Derart konfiguriert, kann die Verzögerung auf eine Weise erzeugt werden, die von der Variation der Referenzspannung unabhängig ist. Insbesondere können alle oben erwähnten Transistorvorrichtungen (d.h. die erste bis vierte Transistorvorrichtung) von demselben Transistortyp sein. Das heißt, die Transistorvorrichtungen können unter Verwendung desselben Transistortyps (z.B. NPN- oder PNP-Transistoren) implementiert werden. Derart konfiguriert kann die Verzögerung auf eine Weise erzeugt werden, die von den Variationen des Prozesses (bei der Implementierung der Transistoren) unabhängig ist. In ähnlicher Weise kann die Bias-Schaltung 530 konfiguriert sein, einen von der Temperatur unabhängigen Strom zu erzeugen, um eine Verzögerung in einer Weise zu erzeugen, die von den Variationen der Temperatur unabhängig ist. Derart konfiguriert kann die Schaltung zur Verzögerungserzeugung als PVT-unabhängig implementiert werden.
In der in 5 gezeigten Schaltung 500 kann die Verzögerungszeit T_del zwischen dem digitalen Ausgangssignal und dem digitalen Eingangssignal gemäß den folgenden Gleichungen berechnet werden: $I u n i t = \frac{I b i a s}{P_3 + P_1 [N : 1]}$
$T_{d e l} = \frac{V_{r e f} \times C}{I u n i t \times P_2}$
$T_{d e l} = \frac{V_{r e f} \times C \times (P_3 + P_1 [N : 1])}{I b i a s \times P_2}$
wobei Ibias der von der Bias-Schaltung 530 erzeugte Bias-Strom 532 ist, P_1[N: 1] die konfigurierbare Anzahl der ersten Transistorvorrichtungen 513 basierend auf dem N-Bit-Eingangssteuervektor repräsentiert, P_2 die zweite Transistorvorrichtung 514 repräsentiert, P_3 die dritte Transistorvorrichtung 515 repräsentiert und lunit den Einheitsstrom repräsentiert, der durch die konfigurierbare Anzahl der ersten Transistorvorrichtungen 513 und der (optionalen) dritten Transistorvorrichtung 515 basierend auf dem N-Bit-Eingangssteuervektor verursacht wird.
Wie aus den obigen Gleichungen ersichtlich ist, wenn sich die konfigurierbare Anzahl der ersten Transistorvorrichtungen 513 basierend auf dem Wert des N-Bit-Steuervektors ändert (d.h. von 0 zu 2^N - 1), ändert sich entsprechend auch die Quantität T_del linear, was impliziert, dass der Ladestrom eine reziproke Funktion für T_del (zumindest) in dem Bereich hat, wenn sich die konfigurierbare Anzahl der ersten Transistorvorrichtungen 513 von 0 zu N-1 ändert.
Die 6-A und 6-B zeigen schematisch Simulationsergebnisse der Schaltung 500 von 5. Insbesondere zeigt 6-A das Simulationsergebnis des Ladestroms gegenüber der Steuervektorgröße. Wie aus der Kurve 610 von 6-A ersichtlich ist, wenn die Größe (Wert) des Steuervektors zunimmt (z.B. von 0 auf 127, wie in der x-Achse gezeigt), verringert sich der Ladestrom auf eine umgekehrt proportionale (reziproke) Weise (wie in der y-Achse gezeigt). Andererseits zeigt 6-B das Simulationsergebnis der erzeugten Verzögerung gegenüber der Steuervektorgröße. Wie aus der Kurve 620 von 6-B ersichtlich ist, wenn die Größe (Wert) des Steuervektors zunimmt (z.B. von 0 auf 255, wie in der x-Achse gezeigt), nimmt auch die erzeugte Verzögerung auf eine linear proportionale Weise zu (wie in der y-Achse gezeigt).
7 zeigt schematisch ein Ablaufdiagramm eines Verfahrens 700 zum Verzögern eines digitalen Eingangssignals einer Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Die Schaltungsanordnung kann einer der Schaltungsanordnungen 300, 400 und 500 entsprechen, wie in den 3 bis 5 gezeigt. Daher kann eine wiederholte Beschreibung ihrer Schaltung aus Gründen der Kürze weggelassen werden. Insbesondere weist das Verfahren 1400 auf in Schritt S710 ein Ausgeben, durch einen „reziproker Strom“-DAC (z.B. der „reziproker Strom“-DAC 310 von 3), eines Ladestroms an eine Verzögerungszellenschaltung (z.B. die Verzögerungszelle 320 von 3) gemäß einem Wert eines Steuereingangs (z.B. der Steuervektor 311 von 3). Der Ladestrom ist umgekehrt proportional zu dem Wert des Steuereingangs. Das Verfahren 700 weist weiter in Schritt S720 ein Erzeugen, durch die Verzögerungszellenschaltung, eines verzögerten digitalen Ausgangssignals (z.B. das digitale Ausgangssignal 322 von 3) des digitalen Eingangssignals (z.B. das digitale Eingangssignal 322 von 3) auf. Die erzeugte Verzögerung hängt von dem Ladestrom ab, der von dem „reziproker Strom“-DAC erzeugt wird.
Es ist anzumerken, dass die oben beschriebenen Vorrichtungs- (Schaltungs-) Merkmale jeweiligen Verfahrensmerkmalen entsprechen, die jedoch aus Gründen der Kürze möglicherweise nicht explizit beschrieben werden. Die Offenbarung des vorliegenden Dokuments soll sich auch auf solche Verfahrensmerkmale erstrecken. Insbesondere soll sich die vorliegende Offenbarung auf Verfahren zum Betreiben der oben beschriebenen Schaltungen und/oder zum Vorsehen und/oder Anordnen entsprechender Elemente dieser Schaltungen beziehen.
Es ist weiter anzumerken, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Schaltungen und Verfahren darstellen. Fachleute werden in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl hier nicht explizit beschrieben oder gezeigt, die Prinzipien der Erfindung verkörpern und in ihrem Sinn und Umfang enthalten sind. Darüber hinaus sollen alle in dem vorliegenden Dokument aufgeführten Beispiele und Ausführungsbeispiele ausdrücklich nur zu Erklärungszwecken dienen, um dem Leser das Verständnis der Prinzipien des vorgeschlagenen Verfahrens zu erleichtern. Darüber hinaus sollen alle hierin enthaltenen Aussagen, die Prinzipien, Aspekte und Ausführungsbeispiele der Erfindung vorsehen sowie spezifische Beispiele davon, Äquivalente davon umfassen.

Claims

Schaltung zum Verzögern eines digitalen Eingangssignals, wobei die Schaltung aufweist: eine Verzögerungszellenschaltung; und einen „reziproker Strom“-Digital-Analog-Wandler (DAC - digital-to-analog converter), der mit der Verzögerungszellenschaltung gekoppelt ist, wobei der „reziproker Strom“-DAC konfiguriert ist zum Ausgeben eines Ladestroms an die Verzögerungszellenschaltung gemäß einem Wert eines Steuereingangs; wobei der Ladestrom umgekehrt proportional zu dem Wert des Steuereingangs ist; wobei die Verzögerungszellenschaltung konfiguriert ist zum Erzeugen eines verzögerten digitalen Ausgangssignals des digitalen Eingangssignals; und wobei die Verzögerung von dem Ladestrom abhängt.
Die Schaltung gemäß Anspruch 1, wobei die Schaltung weiter aufweist: eine Bias-Schaltung, die mit dem „reziproker Strom“-DAC gekoppelt ist, zum Erzeugen eines Bias-Stroms für den „reziproker Strom“-DAC; und eine Rückkopplungsschaltung, die mit der Bias-Schaltung gekoppelt ist, zum Erzeugen einer Betriebsspannung basierend auf dem Bias-Strom, wobei die Betriebsspannung zum Steuern des „reziproker Strom“-DAC verwendet wird.
Die Schaltung gemäß Anspruch 2, wobei die Rückkopplungsschaltung eine Verstärkungsschaltung zum Erzeugen der Betriebsspannung aufweist, die zum Steuern des „reziproker Strom“-DAC verwendet wird.
Die Schaltung gemäß Anspruch 2 oder 3, wobei das Erzeugen der Betriebsspannung ein Vergleichen des Bias-Stroms mit einem Strom, der von dem Ladestrom abhängt, und ein Erzeugen der Betriebsspannung basierend auf einem Ergebnis des Vergleichs aufweist.
Die Schaltung gemäß einem der Ansprüche 2 bis 4, wobei der „reziproker Strom“-DAC eine Vielzahl von ersten Transistorvorrichtungen und eine zweite Transistorvorrichtung aufweist; wobei jede der Vielzahl von ersten Transistorvorrichtungen selektiv schaltbar ist, um zwischen einer Versorgungsspannung und der Bias-Schaltung gekoppelt zu sein und ein gemeinsames Gate mit der zweiten Transistorvorrichtung zu haben, so dass eine konfigurierbare Anzahl von ersten Transistorvorrichtungen ausgewählt werden kann, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu sein; und wobei die zweite Transistorvorrichtung zwischen der Versorgungsspannung und der Verzögerungszellenschaltung gekoppelt ist.
Die Schaltung gemäß Anspruch 5, wobei die konfigurierbare Anzahl von ersten Transistorvorrichtungen basierend auf dem Wert des Steuereingangs bestimmt wird.
Die Schaltung gemäß Anspruch 5 oder 6, wobei die von der Rückkopplungsschaltung erzeugte Betriebsspannung an das gemeinsame Gate geliefert wird.
Die Schaltung gemäß einem der Ansprüche 5 bis 7, wobei der „reziproker Strom“-DAC weiter eine dritte Transistorvorrichtung aufweist, die parallel zu der Vielzahl von ersten Transistorvorrichtungen zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt ist; und wobei die dritte Transistorvorrichtung das gemeinsame Gate mit der konfigurierbaren Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung teilt.
Die Schaltung gemäß einem der vorhergehenden Ansprüche, wobei die Verzögerungszellenschaltung aufweist: ein kapazitives Element, das zwischen dem „reziproker Strom“-DAC und einem vorgegebenen Spannungspegel gekoppelt ist, das durch den Ladestrom geladen werden kann, zum Erzeugen einer Ladespannung an einem Zwischenknoten basierend auf einer Ladung des kapazitiven Elements; und einen Komparator, der mit dem Zwischenknoten gekoppelt ist, zum Erzeugen des verzögerten digitalen Ausgangssignals basierend auf einem Vergleich zwischen der Ladespannung und einer Referenzspannung.
Die Schaltung gemäß Anspruch 9, wobei die Verzögerungszellenschaltung weiter eine Schaltanordnung aufweist, die konfiguriert ist zum Koppeln des kapazitiven Elements mit dem Ladestrom bei einer ansteigenden Flanke oder einer fallenden Flanke des digitalen Eingangssignals.
Die Schaltung gemäß Anspruch 10, wobei die Schaltanordnung aufweist: eine erste Schaltvorrichtung, die zwischen dem „reziproker Strom“-DAC und dem Zwischenknoten gekoppelt ist, um das kapazitive Element mit dem Ladestrom während eines EIN-Zustands der ersten Schaltvorrichtung zu koppeln; und eine zweite Schaltvorrichtung, die parallel zu dem kapazitiven Element zwischen dem Zwischenknoten und dem vorgegebenen Spannungspegel gekoppelt ist, um das kapazitive Element von dem Ladestrom während eines EIN-Zustands der zweiten Schaltvorrichtung zu entkoppeln, und wobei die erste und die zweite Schaltvorrichtung in den EIN-Zustand in einer sich gegenseitig ausschließenden Weise basierend auf dem digitalen Eingangssignal geschaltet werden.
Die Schaltung gemäß Anspruch 11, wobei die Schaltanordnung weiter aufweist: eine dritte Schaltvorrichtung, die zwischen dem „reziproker Strom“-DAC und dem vorgegebenen Spannungspegel gekoppelt ist; und wobei die dritte Schaltvorrichtung in Verbindung mit der zweiten Schaltvorrichtung in den EIN-Zustand geschaltet wird.
Die Schaltung gemäß einem der Ansprüche 2 bis 12, wobei der Bias-Strom basierend auf derselben Referenzspannung wie von der Verzögerungszellenschaltung verwendet erzeugt wird.
Die Schaltung gemäß einem der Ansprüche 2 bis 13, wobei die Bias-Schaltung eine vierte Transistorvorrichtung aufweist, die durch eine Referenzspannung gesteuert wird.
Die Schaltung gemäß einem der Ansprüche 5 bis 13, wobei alle Transistorvorrichtungen von demselben Transistortyp sind.
Verfahren zum Verzögern eines digitalen Eingangssignals einer Schaltung, wobei die Schaltung aufweist: eine Verzögerungszellenschaltung; und einen „reziproker Strom“-Digital-Analog-Wandler (DAC), der mit der Verzögerungszellenschaltung gekoppelt ist, und wobei das Verfahren aufweist: Ausgeben, durch den „reziproker Strom“-DAC, eines Ladestroms an die Verzögerungszellenschaltung gemäß einem Wert eines Steuereingangs, wobei der Ladestrom umgekehrt proportional zu dem Wert des Steuereingangs ist; und Erzeugen, durch die Verzögerungszellenschaltung, eines verzögerten digitalen Ausgangssignals des digitalen Eingangssignals, wobei die Verzögerung von dem Ladestrom abhängt.
Das Verfahren gemäß Anspruch 16, wobei die Schaltung weiter aufweist: eine Bias-Schaltung, die mit dem „reziproker Strom“-DAC gekoppelt ist; und eine Rückkopplungsschaltung, die mit der Bias-Schaltung gekoppelt ist, und wobei das Verfahren weiter aufweist: Erzeugen, durch die Bias-Schaltung, eines Bias-Stroms für den „reziproker Strom“-DAC; Erzeugen einer Betriebsspannung basierend auf dem Bias-Strom; und Steuern des „reziproker Strom“-DAC unter Verwendung der Betriebsspannung.
Das Verfahren gemäß Anspruch 17, wobei die Rückkopplungsschaltung eine Verstärkungsschaltung zum Erzeugen der Betriebsspannung aufweist, die zum Steuern des „reziproker Strom“-DAC verwendet wird.
Das Verfahren gemäß Anspruch 17 oder 18, wobei das Erzeugen der Betriebsspannung ein Vergleichen des Bias-Stroms mit einem Strom, der von dem Ladestrom abhängt, und ein Erzeugen der Betriebsspannung basierend auf einem Ergebnis des Vergleichs aufweist.
Das Verfahren gemäß einem der Ansprüche 17 bis 19, wobei der „reziproker Strom“-DAC eine Vielzahl von ersten Transistorvorrichtungen und eine zweite Transistorvorrichtung aufweist; wobei jede der Vielzahl von ersten Transistorvorrichtungen selektiv schaltbar ist, um zwischen einer Versorgungsspannung und der Bias-Schaltung gekoppelt zu sein und ein gemeinsames Gate mit der zweiten Transistorvorrichtung zu haben, so dass eine konfigurierbare Anzahl von ersten Transistorvorrichtungen ausgewählt werden kann, um zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt zu sein; und wobei die zweite Transistorvorrichtung zwischen der Versorgungsspannung und der Verzögerungszellenschaltung gekoppelt ist.
Das Verfahren gemäß Anspruch 20, wobei das Verfahren weiter ein Bestimmen der konfigurierbaren Anzahl von ersten Transistorvorrichtungen basierend auf dem Wert des Steuereingangs aufweist.
Das Verfahren gemäß Anspruch 20 oder 21, wobei das Verfahren weiter ein Liefern der von der Rückkopplungsschaltung erzeugten Betriebsspannung an das gemeinsame Gate aufweist.
Das Verfahren gemäß einem der Ansprüche 20 bis 22, wobei der „reziproker Strom“-DAC weiter eine dritte Transistorvorrichtung aufweist, die parallel zu der Vielzahl von ersten Transistorvorrichtungen zwischen der Versorgungsspannung und der Bias-Schaltung gekoppelt ist; und wobei die dritte Transistorvorrichtung das gemeinsame Gate mit der konfigurierbaren Anzahl von ersten Transistorvorrichtungen und der zweiten Transistorvorrichtung teilt.
Das Verfahren gemäß einem der Ansprüche 16 bis 23, wobei die Verzögerungszellenschaltung aufweist: ein kapazitives Element, das zwischen dem „reziproker Strom“-DAC und einem vorgegebenen Spannungspegel gekoppelt ist, das durch den Ladestrom geladen werden kann, zum Erzeugen einer Ladespannung an einem Zwischenknoten basierend auf einer Ladung des kapazitiven Elements; und einen Komparator, der mit dem Zwischenknoten gekoppelt ist, zum Erzeugen des verzögerten digitalen Ausgangssignals basierend auf einem Vergleich zwischen der Ladespannung und einer Referenzspannung.
Das Verfahren gemäß Anspruch 24, wobei die Verzögerungszellenschaltung weiter eine Schaltanordnung aufweist, die konfiguriert ist zum Koppeln des kapazitiven Elements mit dem Ladestrom bei einer ansteigenden oder abnehmenden Flanke des digitalen Eingangssignals.
Das Verfahren gemäß Anspruch 25, wobei die Schaltanordnung aufweist: eine erste Schaltvorrichtung, die zwischen dem „reziproker Strom“-DAC und dem Zwischenknoten gekoppelt ist, um das kapazitive Element mit dem Ladestrom während eines EIN-Zustands der ersten Schaltvorrichtung zu koppeln; und eine zweite Schaltvorrichtung, die parallel zu dem kapazitiven Element zwischen dem Zwischenknoten und dem vorgegebenen Spannungspegel gekoppelt ist, um das kapazitive Element von dem Ladestrom während eines EIN-Zustands der zweiten Schaltvorrichtung zu entkoppeln, und wobei das Verfahren weiter aufweist ein Schalten der ersten und der zweiten Schaltvorrichtung in den EIN-Zustand in einer sich gegenseitig ausschließenden Weise basierend auf dem digitalen Eingangssignal.
Das Verfahren gemäß Anspruch 26, wobei die Schaltanordnung weiter aufweist: eine dritte Schaltvorrichtung, die zwischen dem „reziproker Strom“-DAC und dem vorgegebenen Spannungspegel gekoppelt ist; und wobei die dritte Schaltvorrichtung in Verbindung mit der zweiten Schaltvorrichtung in den EIN-Zustand geschaltet wird.
Das Verfahren gemäß einem der Ansprüche 17 bis 27, wobei das Verfahren weiter ein Erzeugen des Bias-Stroms basierend auf derselben Referenzspannung wie von der Verzögerungszellenschaltung verwendet aufweist.
Das Verfahren gemäß einem der Ansprüche 17 bis 28, wobei die Bias-Schaltung eine vierte Transistorvorrichtung aufweist, die durch eine Referenzspannung gesteuert wird.
Das Verfahren gemäß einem der Ansprüche 20 bis 29, wobei alle Transistorvorrichtungen von demselben Transistortyp sind.