DE102019218322B4 - Halbleitervorrichtung und Leistungswandler - Google Patents

Halbleitervorrichtung und Leistungswandler Download PDF

Info

Publication number
DE102019218322B4
DE102019218322B4 DE102019218322.0A DE102019218322A DE102019218322B4 DE 102019218322 B4 DE102019218322 B4 DE 102019218322B4 DE 102019218322 A DE102019218322 A DE 102019218322A DE 102019218322 B4 DE102019218322 B4 DE 102019218322B4
Authority
DE
Germany
Prior art keywords
lead frame
resin
lead
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019218322.0A
Other languages
English (en)
Other versions
DE102019218322A1 (de
Inventor
Hiroyuki Harada
Akira Kosugi
Takamasa Iwai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019218322A1 publication Critical patent/DE102019218322A1/de
Application granted granted Critical
Publication of DE102019218322B4 publication Critical patent/DE102019218322B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung (202A, 202B, 202C), aufweisend:
ein Halbleiterelement (2a, 2b);
einen Leiterrahmen (3), der eine Befestigung (10) mit einer oberen Oberfläche enthält, über der das Halbleiterelement (2a, 2b) montiert ist;
ein Versiegelungsharz (1), das den Leiterrahmen (3) und das Halbleiterelement (2a, 2b) so versiegelt, dass eine äußere Leitung (14) des Leiterrahmens (3) nach außen vorsteht;
eine Harzwand (6), die auf einer inneren Leitung (13) zwischen der äußeren Leitung (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist; und
eine isolierende Folie (7), die am unteren Ende des Leiterrahmens (3) platziert ist, wobei
das Halbleiterelement (2a, 2b), die Befestigung (10) des Leiterrahmens (3) und die isolierende Folie (7) in Draufsicht überlappend angeordnet sind,
eine vertikale Dicke der Harzwand (6) größer als eine vertikale Dicke von einer unteren Oberfläche des Versiegelungsharzes (1) zu einem unteren Ende des Leiterrahmens (3) ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Technologie zum Verbessern einer Zuverlässigkeit einer Leistungs-Halbleitervorrichtung wie etwa eines IGBT oder einer Diode.
  • Beschreibung des allgemeinen Standes der Technik
  • Mit der Entwicklung von Verbrauchergeräten, elektrischen Eisenbahnen und Automobilen ist eine Arbeitstemperatur eines Halbleiterelements zur Verwendung darin angestiegen. In den letzten Jahren wurde ein bei einer hohen Temperatur arbeitendes Halbleiterelement intensiv entwickelt, und das Halbleiterelement wurde kleiner, wies eine höhere Durchbruchspannung auf und wies eine höhere Stromdichte auf. Insbesondere hat ein Halbleiter mit breiter Bandlücke wie etwa SiC und GaN eine breitere Bandlücke als ein Si-Halbleiter, und von ihm wird erwartet, dass er eine Halbleitervorrichtung schafft, die eine höhere Durchbruchspannung aufweist, kleiner ist, eine höhere Stromdichte aufweist und bei einer höheren Temperatur arbeitet. Für eine Instrumentierung des Halbleiterelements mit solchen Merkmalen ist es erforderlich, einen stabilen Betrieb der Halbleitervorrichtung zu gewährleisten, indem eine Widerstandsfähigkeit gegen eine Temperaturänderung unter rauen Einsatzbedingungen verbessert wird, während eine Zuverlässigkeit einer Isolierung der Halbleitervorrichtung erhöht wird.
  • Beispielsweise offenbart die offengelegte japanische Patentanmeldung Nr. 2008-270455 eine Technologie zum Vorbeschichten einer Halbleitervorrichtung mit einem Harz auf Polyamid-Basis, das eine ausgezeichnete Wärme- und Feuchtigkeitsbeständigkeit aufweist, bevor die Halbleitervorrichtung mit einem Epoxidharz versiegelt wird, um gleichzeitig eine thermische Lebensdauer und Feuchtigkeitsbeständigkeit einer Lötmetallverbindung der Halbleitervorrichtung zu verbessern.
  • Die offengelegte japanische Patentanmeldung Nr. 2018-67655 offenbart eine Technologie, bei der ein Blockbauteil vorgesehen wird, das einer Leiterplatte gegenüberliegt und einen niedrigeren linearen Ausdehnungskoeffizienten als ein Versiegelungsharz aufweist, um eine Verspannung bzw. einen Verzug einer Halbleitervorrichtung zu unterdrücken.
  • In einer Halbleitervorrichtung montierte Bauteile umfassen ein Bauteil mit einem niedrigen linearen Ausdehnungskoeffizienten wie etwa ein Halbleiterelement. Solch ein Bauteil verursacht kein Problem, wenn es mit einem Silikongel versiegelt ist. In einer Halbleitervorrichtung, die durch Abformen unter Verwendung eines Epoxidharzes und dergleichen versiegelt wird, wird jedoch eine Trennung des Formharzes vom Bauteil während eines Heizzyklus der Halbleitervorrichtung ein Problem. Um das Problem anzugehen, gibt es einen neuen Trend, ein Formharz zu verwenden, das Charakteristiken eines niedrigen linearen Ausdehnungskoeffizienten aufweist, indem das Epoxidharz in hohem Maße mit Keramikfüllstoffen gefüllt wird.
  • Während der lineare Ausdehnungskoeffizient des Formharzes reduziert wird, werden, indem das Harz mit den Füllstoffen in hohem Maße gefüllt wird, ein Elastizitätsmodul und die Viskosität des Formharzes erhöht. Um die Halbleitervorrichtung zu verkleinern, muss das Formharz das Halbleiterelement, einen Leiterrahmen und verschiedene Drähte ohne Hohlräume versiegeln. Ein Harz mit einer hohen Viskosität weist jedoch insofern ein Problem auf, als ein Hohlraum in einen Bereich mit einer schmalen Lücke gemischt wird.
  • In der in der JP 2008 - 270 455 A offenbarten Technologie wird zum Beispiel der Bereich mit einer schmalen Lücke durch Auftragung eines spannungsabbauenden Harzes auf einen Teilbereich einer schmalen Lücke, wie etwa einen unteren Endteilbereich eines Drahts, schmaler, und ein Hohlraum bleibt zurück, da kein Versiegelungsharz in dem Bereich strömt. Darüber hinaus kann eine Fluidität des Versiegelungsharzes mit hoher Viskosität nicht gesteuert werden, und daher bestehen Bedenken, dass aufgrund einer Mischung eines Hohlraums in eine isolierende Schicht in dem Bereich mit einer schmalen Lücke auf einer Seite einer unteren Oberfläche eines Leiterrahmens eine Zuverlässigkeit einer Isolierung reduziert wird.
  • Die in der JP 2018 - 67 655 A offenbarte Technologie ist gegen die Reduzierung einer Zuverlässigkeit einer Isolierung nicht effektiv, die aufgrund einer Mischung des Hohlraums in die isolierende Schicht im Bereich mit einer schmalen Lücke auf der Seite der unteren Oberfläche des Leiterrahmens verursacht wird.
  • JP H04 - 215 461 A offenbart eine Leiterplatte, welche Vorsprünge an Dichtungsbereichen hat, um gleichmäßige Zwischenräume zu schaffen, durch die Gießharz in eine Form fließt.
  • US 5 807 768 A offenbart ein Halbleitergehäuse mit integriertem Kühlkörper, welches durch ein Verfahren hergestellt wird, das die Schritte des Verteilens eines flüssigen Epoxidharzes über eine blanke Oberfläche eines mit einem Halbleiterchip versehenen Kühlkörpers und des Aushärtens des verteilten flüssigen Epoxidharzes zur Bildung eines ersten Einkapselungsteils umfasst.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung eine Halbleitervorrichtung vorzusehen, die eine hohe Zuverlässigkeit einer Isolierung aufweist.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche. Die Unteransprüche haben vorteilhafte Ausgestaltungen der Erfindung zum Inhalt.
  • Zum Zeitpunkt eines Füllens mit dem Versiegelungsharz kann ein Strom des Versiegelungsharzes zu einer Seite einer oberen Oberfläche des Leiterrahmens beschränkt werden, und somit kann ein Umlaufen bzw. Wenden des Versiegelungsharzes von der Seite der oberen Oberfläche zu einer Seite einer unteren Oberfläche des Leiterrahmens unterdrückt werden. Dies kann eine Ausbildung eines Hohlraums auf der Seite der unteren Oberfläche des Leiterrahmens unterdrücken und kann folglich eine Zuverlässigkeit einer Isolierung der Halbleitervorrichtung verbessern.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung gemäß einer Ausführungsform 1;
    • 2 ist eine perspektivische Ansicht eines Halbleiterelements und einer Harzwand, die auf einer oberen Oberfläche eines Leiterrahmens angeordnet sind, der in der Halbleitervorrichtung gemäß der Ausführungsform 1 enthalten ist;
    • 3 ist eine Schnittansicht, die einen Strömungsweg eines Versiegelungsharzes in der Halbleitervorrichtung gemäß der Ausführungsform 1 zeigt;
    • 4 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung gemäß einer Ausführungsform 2;
    • 5 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung gemäß einer Ausführungsform 3;
    • 6 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung gemäß einer Ausführungsform 4;
    • 7 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems zeigt, für das ein Leistungswandler gemäß einer Ausführungsform 5 verwendet wird; und
    • 8 ist eine Schnittansicht, die einen Strömungsweg eines Versiegelungsharzes in einer Halbleitervorrichtung gemäß einer verwandten Technik zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Ausführungsform 1 >
  • Im Folgenden wird unter Verwendung der Zeichnungen eine Ausführungsform 1 der vorliegenden Erfindung beschrieben. 1 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung 202 gemäß der Ausführungsform 1. 2 ist eine perspektivische Ansicht eines Halbleiterelements 2b und einer Harzwand 6, die auf einer oberen Oberfläche eines in der Halbleitervorrichtung 202 enthaltenen Leiterrahmens 3 angeordnet sind.
  • Wie in 1 veranschaulicht ist, ist die Halbleitervorrichtung 202 ein Leistungs-Halbleitermodul, das beispielsweise in Verbrauchergeräten, in der Industrie, Automobilen und Zügen weithin verwendet wird. Die Halbleitervorrichtung 202 umfasst ein Versiegelungsharz 1, Halbleiterelemente 2a und 2b, den Leiterrahmen 3, ein Bondingmaterial 4, Drähte 5a und 5b und die Harzwand 6.
  • Die Halbleiterelemente 2a und 2b sind Leistungs-Halbleiterelemente, die beispielsweise bei 150°C oder mehr arbeiten, und sind über einer oberen Oberfläche einer Befestigung 10 des Leiterrahmens 3 über das Bondingmaterial 4 montiert. Die Halbleiterelemente 2a und 2b können jeweils einen sogenannten Halbleiter mit breiter Bandlücke enthalten, der aus Siliziumcarbid (SiC), einem Material auf Gallium-Nitrid-(GaN-)Basis oder einem Material wie etwa Diamant besteht und eine breitere Bandlücke als Silizium (Si) aufweist. Obgleich nur zwei Halbleiterelemente 2a und 2b auf der oberen Oberfläche des Leiterrahmens 3 in 1 montiert sind, ist die Anzahl von Halbleiterelementen nicht auf zwei beschränkt. Die erforderliche Anzahl von Halbleiterelementen kann je nach Anwendung montiert werden.
  • Der Leiterrahmen 3 umfasst die Befestigung 10, innere Leitungen 11 und 13 und äußere Leitungen 12 und 14. Die Befestigung 10 weist die obere Oberfläche auf, über der die Halbleiterelemente 2a und 2b montiert sind. Die inneren Leitungen 11 und 13 sind mit linken bzw. rechten Endteilbereichen der Befestigung 10 verbunden. Die äußeren Leitungen 12 und 14 sind mit den inneren Leitungen 11 bzw. 13 verbunden.
  • Der Leiterrahmen 3 besteht typischerweise aus Kupfer; aber ein Material für den Leiterrahmen 3 ist nicht auf Kupfer beschränkt. Das Material für den Leiterrahmen 3 ist nicht sonderlich beschränkt, solange es geforderte Wärmeableitungseigenschaften aufweist. Beispielsweise kann Aluminium oder Eisen verwendet werden, und ein Verbundstoff von ihnen kann genutzt werden. Alternativ dazu kann beispielsweise ein Verbundstoff aus Kupfer, Invar und Kupfer verwendet werden, und eine Legierung von SiCal oder CuMo kann verwendet werden. Die Oberfläche des Leiterrahmens 3 ist typischerweise mit Nickel plattiert; aber eine Gestaltung des Leiterrahmens 3 ist nicht auf diese Gestaltung beschränkt. Die Oberfläche des Leiterrahmens 3 kann mit Gold oder Zinn plattiert sein und muss nur eine Gestaltung aufweisen, in der den Halbleiterelementen 2a und 2b ein erforderlicher Strom und eine erforderliche Spannung zugeführt werden können. Zumindest ein Teil des Leiterrahmens 3 und eine Elektrodenstruktur können feine Unregelmäßigkeiten auf deren Oberfläche aufweisen oder können einen Haftvermittler aufweisen, der darauf vorgesehen wird, indem eine Grundierung und dergleichen vorgenommen wird, um eine Haftung an einem Harz zu verbessern.
  • Das Bondingmaterial 4 kann nicht nur ein typisches Lötmetallmaterial, sondern auch ein gesintertes, aus Silber bestehendes Material sein und ist nicht sonderlich beschränkt, solange es sowohl geforderte Wärmeleitfähigkeits- als auch Bondingeigenschaften aufweist.
  • Der Draht 5a verbindet das Halbleiterelement 2a mit der inneren Leitung 11. Der Draht 5b verbindet das Halbleiterelement 2b mit der inneren Leitung 13. Ein aus Aluminium, Silber oder Gold bestehender und einen kreisförmigen Querschnitt aufweisender linearer Körper wird als jeder der Drähte 5a und 5b verwendet; aber eine Konfiguration jedes der Drähte 5a und 5b ist nicht auf diese Konfiguration beschränkt. Beispielsweise kann ein Streifen einer Kupferplatte mit einem viereckigen Querschnitt verwendet werden.
  • Obwohl zwei Drähte 5a und zwei Drähte 5b mit dem Halbleiterelement 2a bzw. dem Halbleiterelement 2b in 1 verbunden sind, ist die Anzahl von mit jedem Halbleiterelement verbundenen Drähten nicht auf zwei beschränkt. Die erforderliche Anzahl von Drähten kann je nach der Stromdichte der Halbleiterelemente 2a und 2b und dergleichen angeschlossen werden. Schmelz- bzw. Fusionsbonden, Ultraschallbonden oder dergleichen bezüglich eines Stücks Metall wie etwa Kupfer und Zinn kann genutzt werden, um die Drähte 5a und 5b zu bonden; jedoch sind ein Verfahren und eine Konfiguration, um ein Bonding zu erreichen, nicht sonderlich beschränkt, solange den Halbleiterelementen 2a und 2b ein erforderlicher Strom und eine erforderliche Spannung zugeführt werden können.
  • Das Versiegelungsharz 1 versiegelt den Leiterrahmen 3 und die Halbleiterelemente 2a und 2b so, dass die äußeren Leitungen 12 und 14 des Leiterrahmens 3 nach außen vorstehen. Konkret versiegelt das Versiegelungsharz 1 die Befestigung 10 und die inneren Leitungen 11 und 13 des Leiterrahmens 3 und die Halbleiterelemente 2a und 2b. Das Versiegelungsharz 1 ist beispielsweise ein Epoxidharz, ist aber nicht auf das Epoxidharz beschränkt. Das Versiegelungsharz 1 kann jedes beliebige Harz mit einem gewünschten Elastizitätsmodul und einer gewünschten Wärmebeständigkeit sein.
  • Die Harzwand 6 ist auf einer oberen Oberfläche der inneren Leitung 13 zwischen der äußeren Leitung 14 und der Befestigung 10 des Leiterrahmens 3 so vorgesehen, dass sie zur inneren Leitung 13 senkrecht ist, und ist durch das Versiegelungsharz 1 versiegelt. Eine vertikale Dicke B der Harzwand 6 ist größer als eine vertikale Dicke A von einer unteren Oberfläche des Versiegelungsharzes 1 zu einem unteren Ende des Leiterrahmens 3. Das untere Ende des Leiterrahmens 3 ist hierin ein unteres Ende der Befestigung 10. Die Harzwand 6 besteht aus einem Epoxidharz, einem Silikonharz, einem Urethanharz, einem Polyimidharz, einem Polyamidharz, einem Polyamidimidharz, einem Acrylharz oder dergleichen; aber ein Material für die Harzwand 6 ist nicht auf sie beschränkt. Die Harzwand 6 kann aus jedem beliebigen Material bestehen, das sowohl eine Isolierung als auch ein Haftvermögen aufweist.
  • Wie in 1 und 2 veranschaulicht ist, liegt ein oberes Ende der Harzwand 6 bei einer höheren Position als ein oberes Ende des Drahts 5b. Das obere Ende des Drahts 5b ist hierin ein Teilbereich des Drahts 5b an der höchsten Position. Die Harzwand 6 ist so vorgesehen, dass sie nicht weiter als 10 mm von einer Verbindung zwischen dem Draht 5b und dem Leiterrahmen 3 entfernt und näher zur äußeren Leitung 14 des Leiterrahmens 3 als die Verbindung liegt. Die Harzwand 6 ist in der Umgebung der Verbindung so vorgesehen, dass sie wie oben beschrieben näher zur äußeren Leitung 14 liegt, so dass eine Verformung der Drähte 5a und 5b zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 effektiv unterdrückt werden kann.
  • Die Harzwand 6 ist in Bezug auf den Draht 5b nur in einer Richtung vorgesehen; aber die Anzahl von Richtungen, in denen die Harzwand 6 vorgesehen ist, nicht auf eine beschränkt. Die Harzwand 6 kann in Bezug auf den Draht 5b in zwei bis vier Richtungen vorgesehen werden. Es ist wünschenswert, dass zumindest eine Richtung, in der die Harzwand 6 vorgesehen ist, senkrecht zu einer Richtung liegt, in der das Versiegelungsharz 1 zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 strömt.
  • Die Harzwand 6 wird auf dem Leiterrahmen 3 typischerweise ausgebildet, indem ein Harz unter Verwendung einer Spendervorrichtung aufgebracht wird. Es wird nur verlangt, dass die Harzwand 6 gebildet wird, nachdem die Halbleiterelemente 2a und 2b über das Bondingmaterial 4 an den Leiterrahmen 3 gebondet sind und die Drähte 5a und 5b ausgebildet sind, das heißt, bevor mit dem Versiegelungsharz 1 gefüllt wird. In einem Fall, in dem eine vertikale Dicke der Harzwand 6 allein durch Auftragung des Harzes unter Verwendung der Spendervorrichtung einer gewünschten Dicke nicht gerecht werden kann, da die oberen Enden der Drähte 5a und 5b an höheren Positionen liegen, kann die separat als Block hergestellte Harzwand 6 auf dem Leiterrahmen 3 platziert werden.
  • In der Halbleitervorrichtung 202, in der der Leiterrahmen 3 montiert ist, ist auf einer Seite einer unteren Oberfläche der Befestigung 10 ein Bereich mit einer schmalen Lücke ausgebildet; aber der Bereich mit einer schmalen Lücke wird ein wichtiger Bereich für die Halbleitervorrichtung 202, um isolierende Eigenschaften der Vorrichtung zu gewährleisten.
  • Die Halbleiterelemente 2a und 2b sind Bauteile, die typischerweise einen niedrigen linearen Ausdehnungskoeffizienten aufweisen. Das Versiegelungsharz 1, welches ein durch das Epoxidharz verkörpertes hochelastisches Harz ist, wird so eingerichtet, dass es einen niedrigen linearen Ausdehnungskoeffizienten aufweist, um eine Trennung des Versiegelungsharzes 1 von den Halbleiterelementen 2a und 2b über einen Heizzyklus zu unterdrücken. Die Viskosität des Versiegelungsharzes 1 nimmt jedoch mit einer Zunahme des Elastizitätsmoduls tendenziell zu, da das Versiegelungsharz 1 in hohem Maße mit Füllstoffen gefüllt wird, um den linearen Ausdehnungskoeffizienten zu reduzieren. Dies reduziert eine Fluidität des Versiegelungsharzes 1 und erhöht somit Bedenken, dass ein Füllen des Bereichs mit einer schmalen Lücke schwierig wird, ein Hohlraum auf der Seite der unteren Oberfläche der Befestigung 10 ausgebildet wird und eine Zuverlässigkeit einer Isolierung der Halbleitervorrichtung 202 verringert wird.
  • Die Wirkung und der Effekt der Halbleitervorrichtung 202 gemäß der Ausführungsform 1 werden als Nächstes im Vergleich mit einer verwandten Technologie beschrieben. Die verwandte Technologie wird zuerst beschrieben. 8 ist eine Schnittansicht, die einen Strömungsweg des Versiegelungsharzes 1 in einer Halbleitervorrichtung 102 gemäß der verwandten Technologie darstellt.
  • Wie in 8 veranschaulicht ist, ist ein typisches Beispiel eines Verfahrens zum Füllen mit dem Versiegelungsharz 1 ein Verfahren zum Einspritzen des Versiegelungsharzes 1 von einem vorbestimmten einzelnen Punkt einer Gussform 50 aus, um die Gussform 50 mit dem Versiegelungsharz 1 zu füllen. In 8 wird das Versiegelungsharz 1 von einem Einlass 51 aus in die Gussform 50 eingespritzt.
  • In der Halbleitervorrichtung 102 vom Gussformtyp, in der der Leiterrahmen 3 montiert ist, wird das Versiegelungsharz 1 von einer durch ein Bezugszeichen R1 dargestellten seitlichen Oberfläche des Leiterrahmens 3 aus eingespritzt. Das von der seitlichen Oberfläche R1 aus eingespritzte Versiegelungsharz 1 gelangt über zwei, ganz allgemein klassifizierte Wege, einen Weg R2 auf der Seite der oberen Oberfläche des Leiterrahmens 3 und einen Weg R3 auf der Seite der unteren Oberfläche des Leiterrahmens 3, und versiegelt die in der Gussform 50 platzierte Halbleitervorrichtung 102. In diesem Fall liegt ein Bereich mit einer schmalen Lücke auf dem Weg R3, und somit benötigt das über den Weg R3 gelangende Versiegelungsharz 1 mehr Zeit, um ein Füllen abzuschließen, als das über den Weg R2 gelangende, zur gleichen Zeit eingespritzte Versiegelungsharz 1.
  • Infolgedessen wendet das über den Weg R2 gelangende Versiegelungsharz 1 nach einem Abschluss eines Füllens eines Endteilbereichs der Gussform 50 und beginnt ein Füllen eines Bereichs auf der Seite der unteren Oberfläche des Leiterrahmens 3 über einen Weg R4 gegen das über den Weg R3 gelangende Versiegelungsharz 1. Luft zwischen dem über den Weg R3 gelangenden Versiegelungsharz 1 und dem über den Weg R4 gelangenden Versiegelungsharz 1 auf der Seite der unteren Oberfläche des Leiterrahmens 3 hat keinen Entweichweg, ein Hohlraum wird im Versiegelungsharz 1 ausgebildet, und die Zuverlässigkeit einer Isolierung der Halbleitervorrichtung 102 wird signifikant reduziert.
  • Ein Strömungsweg des Versiegelungsharzes 1 in der Halbleitervorrichtung 202 gemäß der Ausführungsform 1 wird als Nächstes beschrieben. 3 ist eine Schnittansicht, die den Strömungsweg des Versiegelungsharzes 1 in der Halbleitervorrichtung 202 darstellt.
  • Wie in 3 veranschaulicht ist, ist, da die Harzwand 6 auf der oberen Oberfläche der inneren Leitung 13 ausgebildet ist, eine Strömung des von der Seite der oberen Oberfläche des Leiterrahmens 3 aus eingespritzten Versiegelungsharzes 1 durch die Harzwand 6 beschränkt. Indem man die Zeit verlängert, die das über den Weg Weg R2 eingespritzte Versiegelungsharz 1 benötigt, um ein Füllen auf der Seite der oberen Oberfläche des Leiterrahmens 3 wie oben beschrieben abzuschließen, wird ein Füllen auf der Seite der oberen Oberfläche des Leiterrahmens 3 in einer Zeit ähnlich der Zeit abgeschlossen, die das über den Weg R3 eingespritzte Versiegelungsharz 1 benötigt, um ein Füllen auf der Seite der unteren Oberfläche des Leiterrahmens 3 abzuschließen.
  • Infolgedessen kann die Strömung des Versiegelungsharzes 1 über den Weg R4 unterdrückt werden, und eine Ausbildung eines Hohlraums auf der Seite der unteren Oberfläche des Leiterrahmens 3 kann unterdrückt werden. Mit Erhöhen einer vertikalen Dicke der Harzwand 6 nimmt eine Distanz, über die das Versiegelungsharz 1 strömt, zu und nimmt der Effekt zu.
  • Darüber hinaus tendiert in der verwandten Technologie das Versiegelungsharz 1, das die Seite der oberen Oberfläche des Leiterrahmens 3 über den Weg R2 füllt, dazu, die Drähte 5a und 5b mittels einer zum Zeitpunkt eines Füllens erzeugten mechanischen Beanspruchung zu verformen. Ein Kontakt der Drähte 5a und 5b mit den Halbleiterelementen 2a und 2b und ein Kontakt der Drähte 5a und 5b untereinander, die durch eine Verformung der Drähte 5a und 5b geschaffen werden, können elektrische Funktionen der Halbleitervorrichtung 102 stören und schlechte Eigenschaften forcieren.
  • In der Halbleitervorrichtung 202 gemäß der Ausführungsform 1 kann eine zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 hervorgerufene Verformung der Drähte 5a und 5b unterdrückt werden, indem unter Ausnutzung der Harzwand 6 die mechanische Beanspruchung reduziert wird, die erzeugt wird, wenn das Versiegelungsharz 1 mit den Drähten 5a und 5b in Kontakt kommt.
  • Wie oben beschrieben wurde, ist in der Halbleitervorrichtung 202 gemäß der Ausführungsform 1 die vertikale Dicke der Harzwand 6 größer als die vertikale Dicke von der unteren Oberfläche des Versiegelungsharzes 1 zum unteren Ende des Leiterrahmens 3. Zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 kann die Strömung des Versiegelungsharzes 1 zur Seite der oberen Oberfläche des Leiterrahmens 3 beschränkt werden, und somit kann ein Wenden des Versiegelungsharzes 1 von der Seite der oberen Oberfläche zur Seite der unteren Oberfläche des Leiterrahmens 3 unterdrückt werden. Dies kann eine Ausbildung eines Hohlraums auf der Seite der unteren Oberfläche des Leiterrahmens 3 unterdrücken und die Zuverlässigkeit einer Isolierung der Halbleitervorrichtung 202 verbessern.
  • Darüber hinaus kann eine zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 hervorgerufene Verformung der Drähte 5a und 5b unterdrückt werden. Aus diesen Gründen können die Langlebigkeit und die Ausbeute der Halbleitervorrichtung 202 verbessert werden.
  • Die Harzwand 6 ist so vorgesehen, dass sie nicht weiter als 10 mm von der Verbindung zwischen dem Draht 5b und dem Leiterrahmen 3 entfernt und näher zur äußeren Leitung 14 des Leiterrahmens 3 als die Verbindung liegt. Die Harzwand 6 ist in der Umgebung der Verbindung so vorgesehen, dass sie wie oben beschrieben der äußeren Leitung 14 näher liegt, so dass eine Verformung der Drähte 5a und 5b zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 effektiv unterdrückt werden kann.
  • Die Halbleiterelemente 2a und 2b enthalten jeweils den Halbleiter mit breiter Bandlücke. Während eine Rissbildung des Versiegelungsharzes 1 aufgrund einer Differenz im linearen Ausdehnungskoeffizienten zwischen Bauteilen auftritt, wenn die Halbleitervorrichtung 202 in einem höheren Temperaturbereich verwendet wird, kann eine Rissbildung des Versiegelungsharzes 1 in der Halbleitervorrichtung 202 unterdrückt werden. Der Effekt einer Unterdrückung einer Rissbildung nimmt zu, wenn die Halbleiterelemente 2a und 2b, die jeweils den Halbleiter mit breiter Bandlücke wie etwa SiC und GaN enthalten, montiert werden.
  • <Ausführungsform 2>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 2 wird als Nächstes beschrieben. 4 ist eine Schnittansicht eines wesentlichen Teils der Halbleitervorrichtung gemäß der Ausführungsform 2. In der Ausführungsform 2 tragen die gleichen Komponenten wie jene, in der Ausführungsform 1 beschrieben wurden, die gleichen Bezugszeichen wie jene in der Ausführungsform 1, und deren Beschreibung wird weggelassen.
  • Wie in 4 veranschaulicht ist, enthält die Halbleitervorrichtung 202A in der Ausführungsform 2 ferner eine am unteren Ende des Leiterrahmens 3 angeordnete isolierende Folie 7.
  • Die isolierende Folie 7 ist an das untere Ende des Leiterrahmens 3, das heißt an die untere Oberfläche der Befestigung 10 des Leiterrahmens 3, gebondet und vorgesehen, um eine hohe Isolierung und Wärmeableitung der Befestigung 10 des Leiterrahmens 3 zu gewährleisten. Die isolierende Folie 7 umfasst eine Folienschicht 7a mit einer Isolierung und eine Metallplatte 7b. Die Folienschicht 7a besteht aus einem gehärteten Harz, in welchem Keramikpulver verteilt ist, oder einem gehärteten Harz, in welchem eine Keramikplatte vergraben ist. Die Folienschicht 7a ist an eine obere Oberfläche der Metallplatte 7b gebondet, und die Dicke jedes Bauteils kann frei festgelegt werden. Anstelle der Metallplatte 7b kann eine Metallfolie genutzt werden.
  • Die Folienschicht 7a besteht typischerweise aus einem Epoxidharz; aber ein Material für die Folienschicht 7a ist nicht auf das Epoxidharz beschränkt. Die Folienschicht 7a kann aus einem Polyimidharz, einem Silikonharz, einem Acrylharz oder dergleichen bestehen und kann aus jedem beliebigen Material mit sowohl einem Isolierungs- als auch Haftvermögen geschaffen sein.
  • Das in der Folienschicht 7a verteilte Keramikpulver besteht aus Al2O3, SiO2, AIN, BN, Si3N4 oder dergleichen und ist vielen Fällen kugelförmig; aber ein Material für das Keramikpulver und dessen Form sind nicht darauf beschränkt. Das Keramikpulver kann eine zerkleinerte, partikelförmige, flockige oder aggregierte Form aufweisen. Die Folienschicht 7a muss nur in einer Menge, die eine erforderliche Isolierung und Wärmeableitung ermöglicht, mit dem Keramikpulver gefüllt sein.
  • Als die Metallplatte 7b oder die Metallfolie wird typischerweise eine Kupferfolie oder Aluminiumfolie verwendet; aber jedes beliebige, aus einem Metall mit Wärmeableitung bestehende Bauteil kann verwendet werden.
  • Wie oben beschrieben wurde, enthält die Halbleitervorrichtung 202A gemäß der Ausführungsform 2 ferner die am unteren Ende des Leiterrahmens 3 angeordnete isolierende Folie 7. Die Befestigung 10 des Leiterrahmens 3 und die isolierende Folie 7 sind somit in Oberflächenkontakt miteinander, und es gibt am unteren Ende des Leiterrahmens 3 keinen mit dem Versiegelungsharz 1 zu füllenden Bereich. Dies kann eine Ausbildung eines Hohlraums auf der Seite der unteren Oberfläche des Leiterrahmens unterdrücken und die Zuverlässigkeit einer Isolierung der Halbleitervorrichtung 202A verbessern.
  • Darüber hinaus kann durch die Harzwand 6 eine zum Zeitpunkt eines Füllens mit dem Versiegelungsharz 1 verursachte Verformung der Drähte 5a und 5b unterdrückt werden.
  • Falls die isolierende Folie 7 nicht in einer ganzen Fläche am unteren Ende des Leiterrahmens 3 angeordnet ist, das heißt, die isolierende Folie 7 nur in einem Teil der Fläche an dem unteren Ende des Leiterrahmens 3 angeordnet ist, oder falls die isolierende Folie 7 mit dem unteren Ende des Leiterrahmens 3 nicht in Kontakt ist, wird der Bereich, der mit dem Versiegelungsharz 1 zu füllen ist, auf der Seite der unteren Oberfläche des Leiterrahmens 3 durch Anordnen der isolierenden Folie 7 reduziert. Folglich wird die Strömung des Versiegelungsharzes 1 zur Seite der unteren Oberfläche des Leiterrahmens 3 früher als die Strömung des Versiegelungsharzes 1 zur Seite der oberen Oberfläche des Leiterrahmens 3 abgeschlossen, und eine Ausbildung eines Hohlraums aufgrund eines Einschlusses in das Versiegelungsharz 1 auf der Seite der unteren Oberfläche des Leiterrahmens 3 kann unterdrückt werden.
  • <Ausführungsform 3>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer Ausführungsform 3 beschrieben. 5 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung 202B gemäß der Ausführungsform 3. In der Ausführungsform 3 tragen die gleichen Komponenten wie jene, die in den Ausführungsformen 1 und 2 beschrieben wurden, die gleichen Bezugszeichen wie jene in den Ausführungsformen 1 und 2, und deren Beschreibung wird weggelassen.
  • Wie in 5 veranschaulicht ist, enthält in der Ausführungsform 3 die Halbleitervorrichtung 202B zwei Harzwände 6. Eine der Harzwände 6 ist auf der inneren Leitung 13 zwischen der äußeren Leitung 14 und der Befestigung 10 des Leiterrahmens 3 auf einer Seite vorgesehen. Die andere der Harzwände 6 ist auf der inneren Leitung 11 zwischen der äußeren Leitung 12 und der Befestigung 10 des Leiterrahmens 3 auf der anderen Seite vorgesehen. Ferner enthält die Halbleitervorrichtung 202B eine Harzplatte 8, die obere Endteilbereiche der beiden Harzwände 6 miteinander verbindet. Die beiden Harzwände 6 und die Harzplatte 8 sind durch das Versiegelungsharz 1 versiegelt.
  • In der in 8 veranschaulichten verwandten Technologie besteht insofern ein Problem, als aufgrund der mechanischen Beanspruchung, die durch die Differenz im linearen Ausdehnungskoeffizienten der Halbleiterelemente 2a und 2b und des Leiterrahmens 3, die in der Halbleitervorrichtung 102 enthalten sind, vom Versiegelungsharz 1 erzeugt wird, und ferner gemäß der thermischen Vorgeschichte eine Trennung von verschiedenen Bauteilen auftritt, so dass dadurch die Zuverlässigkeit reduziert wird. Zusätzlich zur Trennung von den verschiedenen Bauteilen, die aufgrund eines Wärmezyklustests gemäß der thermischen Vorgeschichte auftritt, besteht auch insofern ein Problem, als, falls der lineare Ausdehnungskoeffizient nicht mit jenen der verschiedenen Bauteile harmonisiert ist, eine Verspannung der Halbleitervorrichtung 102 als Ganzes auftritt, so dass eine langfristige Zuverlässigkeit reduziert werden kann.
  • Um diese Probleme zu lösen, enthält die Halbleitervorrichtung 202B gemäß der Ausführungsform 3 die beiden Harzwände 6, und eine der Harzwände 6 ist auf der inneren Leitung 13 zwischen der äußeren Leitung 14 und der Befestigung 10 des Leiterrahmens 3 auf einer Seite vorgesehen, und die andere der Harzwände 6 ist auf der inneren Leitung 11 zwischen der äußeren Leitung 12 und der Befestigung 10 des Leiterrahmens 3 auf der anderen Seite vorgesehen. Die Halbleitervorrichtung 202B enthält ferner die Harzplatte 8, die die oberen Endteilbereiche der beiden Harzwände 6 miteinander verbindet.
  • Die Harzplatte 8 kann somit die mechanische Beanspruchung entlasten, die durch die Differenz im linearen Ausdehnungskoeffizienten der Halbleiterelemente 2a und 2b, des Leiterrahmens 3 und der isolierenden Folie 7 vom Versiegelungsharz 1 erzeugt wird, und die Verspannung der Halbleitervorrichtung 202B als Ganzes unterdrücken. Dies kann die langfristige Zuverlässigkeit der Halbleitervorrichtung 202B verbessern.
  • Die Harzplatte 8 muss nicht notwendigerweise aus dem gleichen Material wie die Harzwand 6 bestehen. Ein Material für die Harzplatte 8 kann gemäß dem Betrag einer Verspannung geändert werden, der für ein Endprodukt der Halbleitervorrichtung 202B gefordert wird. Falls das Material geändert wird, kann die Halbleitervorrichtung 202B einfach hergestellt werden, indem die vorher gehärtete Harzplatte 8 auf der Harzwand 6 platziert wird, bevor sie gehärtet wird; sie kann aber durch jedes beliebige Verfahren hergestellt werden.
  • Durch Auswählen eines Materials mit einem höheren linearen Ausdehnungskoeffizienten als das Versiegelungsharz 1 als Material für die Harzplatte 8 kommt der lineare Ausdehnungskoeffizient dem linearen Ausdehnungskoeffizienten des Leiterrahmens 3 und der isolierenden Folie 7 näher als die enthaltenen Bauteilen, und der Effekt einer Reduzierung des Betrags einer Verspannung der Halbleitervorrichtung 202B als Ganzes nimmt zu. Die Form und die Dicke der Harzplatte 8 sind hierin nicht sonderlich beschränkt; der Effekt nimmt aber mit zunehmender Dicke, Größe und Volumen der Harzplatte 8 zu.
  • Wie in den anderen Ausführungsformen kann eine Halbleitervorrichtung mit einer hohen Zuverlässigkeit einer Isolierung erhalten werden, indem eine Ausbildung eines Hohlraums auf der Seite der unteren Oberfläche des Leiterrahmens 3 unterdrückt wird und indem eine Verformung der Drähte 5a und 5b in der Ausführungsform 3 unterdrückt wird.
  • <Ausführungsform 4>
  • Eine Ausführungsform gemäß einer Ausführungsform 4 wird als Nächstes beschrieben. 6 ist eine Schnittansicht eines wesentlichen Teils einer Halbleitervorrichtung 202C gemäß der Ausführungsform 4. In der Ausführungsform 4 tragen die gleichen Komponenten wie jene, die in den Ausführungsformen 1 bis 3 beschrieben wurden, die gleichen Bezugszeichen wie jene in den Ausführungsformen 1 und 3, und deren Beschreibung ist weggelassen.
  • Wie in 6 veranschaulicht ist, enthält die Halbleitervorrichtung 202C gemäß der Ausführungsform 4 anstelle der Harzplatte 8 der Halbleitervorrichtung 202B gemäß der Ausführungsform 3 eine Keramikplatte 9.
  • Ein Keramikmaterial für die Keramikplatte 9 ist Al2O3, SiO2, AIN, BN, Si3N4 und dergleichen, ist aber nicht sonderlich beschränkt. Das Keramikmaterial kann jedes beliebige Material mit den geforderten isolierenden Eigenschaften sein.
  • Wie oben beschrieben wurde, enthält die Halbleitervorrichtung 202C gemäß der Ausführungsform 4 die beiden Harzwände 6, und eine der beiden Harzwände 6 ist auf der inneren Leitung 13 zwischen der äußeren Leitung 14 und der Befestigung 10 des Leiterrahmens 3 auf einer Seite vorgesehen, und die andere der Harzwände 6 ist auf der inneren Leitung 11 zwischen der äußeren Leitung 12 und der Befestigung 10 des Leiterrahmens 3 auf der anderen Seite vorgesehen. Die Halbleitervorrichtung 202C enthält ferner die Keramikplatte 9, die die oberen Endteilbereiche der beiden Harzwände 6 miteinander verbindet.
  • Das Keramikmaterial für die Keramikplatte 9 absorbiert eine geringere Menge an Feuchtigkeit als Harz und kann eine durch eine Feuchtigkeitsabsorption hervorgerufene Ausdehnung unterdrücken. Das Keramikmaterial kann somit eine Feuchtigkeitsabsorption in die in der Halbleitervorrichtung 202B montierten Halbleiterelemente 2a und 2b unterdrücken und eine Zuverlässigkeit der Halbleitervorrichtung 202C bezüglich einer Feuchtigkeitsabsorption verbessern.
  • Wie in den anderen Ausführungsformen kann die Halbleitervorrichtung 202C mit einer hohen Zuverlässigkeit einer Isolierung erhalten werden, indem eine Ausbildung eines Hohlraums auf der Seite der unteren Oberfläche des Leiterrahmens 3 unterdrückt wird und eine Verformung der Drähte 5a und 5b in der Ausführungsform 4 unterdrückt wird.
  • <Ausführungsform 5>
  • In der vorliegenden Ausführungsform wird die oben erwähnte Halbleitervorrichtung 202 gemäß der Ausführungsform 1 für einen Leistungswandler verwendet. Die vorliegende Erfindung ist nicht auf einen spezifischen Leistungswandler beschränkt, und im Folgenden wird ein Fall, in dem die vorliegende Erfindung für einen Dreiphasen-Inverter verwendet wird, als Ausführungsform 5 beschrieben.
  • 7 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems zeigt, für das der Leistungswandler gemäß der Ausführungsform 5 verwendet wird.
  • Das in 7 gezeigte Leistungsumwandlungssystem umfasst eine Stromversorgung 100, einen Leistungswandler 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt dem Leistungswandler 200 DC-Leistung bereit. Die Stromversorgung 100 kann von verschiedenen Bauteilen gebildet werden. Beispielsweise kann die Stromversorgung 100 von einem DC-System, einer Solarzelle und einer Speicherbatterie gebildet werden oder kann von einer Gleichrichterschaltung oder einem mit einem AC-System verbundenen AC/DC-Wandler gebildet werden. Die Stromversorgung 100 kann von einem DC/DC-Wandler gebildet werden, der vom DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Der Leistungswandler 200 ist ein Dreiphasen-Inverter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist, und wandelt die von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Wie in 7 gezeigt ist, enthält der Leistungswandler 200 eine Hauptumwandlungsschaltung 201, die die DC-Leistung in die AC-Leistung umwandelt und die AC-Leistung abgibt, und eine Steuerschaltung 203, die ein Steuersignal zum Steuern der Hauptumwandlungsschaltung 201 an die Hauptumwandlungsschaltung 201 abgibt.
  • Die Last 300 ist ein durch die vom Leistungswandler 200 bereitgestellte AC-Leistung angetriebener Dreiphasen-Motor. Die Last 300 ist nicht auf eine Last für eine spezifische Anwendung beschränkt und ist ein in verschiedenen elektrischen Einrichtungen montierter Motor. Beispielsweise wird die Last 300 als Motor für Hybridfahrzeuge, Elektrofahrzeuge, Schienenfahrzeuge, Aufzüge und Klimaanlagen verwendet.
  • Im Folgenden wird der Leistungswandler 200 im Detail beschrieben. Die Hauptumwandlungsschaltung 201 enthält ein Schaltelement und eine Freilaufdiode (nicht dargestellt) und wandelt über ein Schalten, das von dem Schaltelement durchgeführt wird, die von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Die Hauptumwandlungsschaltung 201 kann verschiedene spezifische Schaltungskonfigurationen aufweisen; aber die Hauptumwandlungsschaltung 201 gemäß der vorliegenden Ausführungsform ist eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und kann sechs Schaltelemente und sechs Freilaufdioden, die mit den jeweiligen Schaltelementen antiparallel verbunden sind, enthalten. Jedes der Schaltelemente und jede der Freilaufdioden der Hauptumwandlungsschaltung 201 wird von einer Halbleitervorrichtung entsprechend einer der oben erwähnten Halbleitervorrichtungen gemäß den Ausführungsformen 1 bis 3 gebildet. Hierin wird ein Fall beschrieben, in dem sie von der Halbleitervorrichtung 202 gemäß der Ausführungsform 1 gebildet wird. Je zwei Schaltelemente der sechs Schaltelemente sind miteinander in Reihe geschaltet und bilden einen oberen Arm und einen unteren Arm. Die oberen Arme und die unteren Arme bilden jeweilige Phasen (eine U-Phase, eine V-Phase und eine W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse der jeweiligen oberen und unteren Arme, das heißt, drei Ausgangsanschlüsse, der Hauptumwandlungsschaltung 201 sind mit der Last 300 verbunden.
  • Die Hauptumwandlungsschaltung 201 enthält eine (nicht dargestellte) Ansteuerschaltung, die jedes Schaltelement ansteuert. Die Ansteuerschaltung kann in der Halbleitervorrichtung 202 integriert sein oder kann von der Halbleitervorrichtung 202 separat vorgesehen sein. Die Ansteuerschaltung erzeugt ein Ansteuersignal zum Ansteuern jedes Schaltelements der Hauptumwandlungsschaltung 201 und stellt das Ansteuersignal einer Steuerelektrode jedes Schaltelements der Hauptumwandlungsschaltung 201 bereit. Konkret gibt die Ansteuerschaltung ein Ansteuersignal zum Einschalten jedes Schaltelements und ein Ansteuersignal zum Ausschalten jedes Schaltelements an die Steuerelektrode jedes Schaltelements gemäß dem Steuersignal von der Steuerschaltung 203, die im Folgenden beschrieben wird, ab. Falls das Schaltelement in einem Ein-Zustand gehalten wird, ist das Ansteuersignal ein Spannungssignal (ein Ein-Signal), das gleich einer Schwellenspannung des Schaltelements oder höher ist. Falls das Schaltelement in einem Aus-Zustand gehalten wird, ist das Ansteuersignal ein Spannungssignal (ein Aus-Signal), das gleich der Schwellenspannung des Schaltelements oder niedriger ist.
  • Die Steuerschaltung 203 steuert jedes Schaltelement der Hauptumwandlungsschaltung 201 so, dass der Last 300 eine gewünschte Leistung bereitgestellt wird. Konkret berechnet die Steuerschaltung 203 eine Zeit, (Ein-Zeit), während der jedes Schaltelement der Hauptumwandlungsschaltung 201 im Ein-Zustand sein muss, basierend auf einer der Last 300 bereitzustellenden Leistung. Beispielsweise kann die Steuerschaltung 203 die Hauptumwandlungsschaltung 201 über eine PWM-Steuerung steuern, um die Ein-Zeit jedes Schaltelements basierend auf einer abzugebenden Spannung zu modulieren. Die Steuerschaltung 203 gibt einen Steuerbefehl (das Steuersignal) an die in der Hauptumwandlungsschaltung 201 enthaltene Ansteuerschaltung so ab, dass zu jedem Zeitpunkt das Ein-Signal an ein Schaltelement, das im Ein-Zustand sein muss, abgegeben wird und das Aus-Signal an ein Schaltelement, das im Aus-Zustand sein muss, abgegeben wird. Die Ansteuerschaltung gibt das Ein-Signal oder das Aus-Signal als das Ansteuersignal an die Steuerelektrode jedes Schaltelements gemäß dem Steuersignal ab.
  • In dem Leistungswandler gemäß der vorliegenden Ausführungsform wird die Halbleitervorrichtung 202 gemäß der Ausführungsform 1 als jedes der Schaltelemente und jede der Freilaufdioden der Hauptumwandlungsschaltung 201 verwendet, und somit kann die Zuverlässigkeit verbessert werden.
  • In der vorliegenden Ausführungsform ist ein Beispiel beschrieben, in welchem die vorliegende Erfindung für den Dreiphasen-Inverter mit zwei Niveaus verwendet wird; eine Anwendung der vorliegenden Erfindung ist aber nicht auf diejenige in diesem Beispiel beschränkt. Die vorliegende Erfindung kann auf verschiedene andere Leistungswandler angewendet werden. Der Leistungswandler ist in der vorliegenden Ausführungsform der Leistungswandler mit zwei Niveaus, kann aber ein Leistungswandler mit drei Niveaus oder mehr Niveaus sein, und die vorliegende Erfindung kann für einen einphasigen Inverter verwendet werden, falls einer einphasigen Last Leistung bereitgestellt wird. Falls Leistung einer DC-Last oder dergleichen bereitgestellt wird, kann die vorliegende Erfindung für den DC/DC-Wandler oder den AC/DC-Wandler verwendet werden.
  • Der Leistungswandler, für den die vorliegende Erfindung verwendet wird, ist nicht auf einen Leistungswandler in einem Fall beschränkt, in dem die oben erwähnte Last ein Motor ist. Beispielsweise kann der Leistungswandler als eine Stromversorgungseinrichtung in einer Elektroerodiermaschine, einer Laserbearbeitungsmaschine, einer Kocheinrichtung mit Induktion und einem kontaktlosen Stromversorgungssystem verwendet werden und kann ferner als ein Leistungskonditionierer für ein Photovoltaiksystem, ein Speichersystem und dergleichen verwendet werden.
  • Ausführungsformen der vorliegenden Erfindung können frei miteinander kombiniert werden und können, wie jeweils geeignet, innerhalb des Umfangs der Erfindung modifiziert oder weggelassen werden.

Claims (7)

  1. Halbleitervorrichtung (202A, 202B, 202C), aufweisend: ein Halbleiterelement (2a, 2b); einen Leiterrahmen (3), der eine Befestigung (10) mit einer oberen Oberfläche enthält, über der das Halbleiterelement (2a, 2b) montiert ist; ein Versiegelungsharz (1), das den Leiterrahmen (3) und das Halbleiterelement (2a, 2b) so versiegelt, dass eine äußere Leitung (14) des Leiterrahmens (3) nach außen vorsteht; eine Harzwand (6), die auf einer inneren Leitung (13) zwischen der äußeren Leitung (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist; und eine isolierende Folie (7), die am unteren Ende des Leiterrahmens (3) platziert ist, wobei das Halbleiterelement (2a, 2b), die Befestigung (10) des Leiterrahmens (3) und die isolierende Folie (7) in Draufsicht überlappend angeordnet sind, eine vertikale Dicke der Harzwand (6) größer als eine vertikale Dicke von einer unteren Oberfläche des Versiegelungsharzes (1) zu einem unteren Ende des Leiterrahmens (3) ist.
  2. Halbleitervorrichtung (202A, 202B, 202C) nach Anspruch 1, wobei die Harzwand (6) so platziert ist, dass sie nicht weiter als 10 mm von einer Verbindung zwischen einem Draht (5b), der das Halbleiterelement (2a, 2b) mit der inneren Leitung (13) des Leiterrahmens (3) verbindet, und dem Leiterrahmen (3) entfernt liegt und näher zur äußeren Leitung (14) des Leiterrahmens (3) als die Verbindung liegt, und ein oberes Ende der Harzwand (6) bei einer höheren Position als ein oberes Ende des Drahts (5b) liegt.
  3. Halbleitervorrichtung (202B) nach Anspruch 1, wobei die Harzwand (6) zwei Harzwände umfasst, die äußere Leitung (12, 14) und die innere Leitung (11, 13) des Leiterrahmens (3) zwei äußere Leitungen bzw. zwei innere Leitungen aufweisen, eine der Harzwände (6) auf einer der inneren Leitungen (13) zwischen einer der äußeren Leitungen (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist, die andere der Harzwände (6) auf der anderen der inneren Leitungen (11) zwischen der anderen der äußeren Leitungen (12) und der Befestigung (10) des Leiterrahmens (3) platziert ist, und die Halbleitervorrichtung (202B) ferner eine Harzplatte (8) aufweist, die obere Endteilbereiche der Harzwände (6) miteinander verbindet.
  4. Halbleitervorrichtung (202B), aufweisend: ein Halbleiterelement (2a, 2b); einen Leiterrahmen (3), der eine Befestigung (10) mit einer oberen Oberfläche enthält, über der das Halbleiterelement (2a, 2b) montiert ist; ein Versiegelungsharz (1), das den Leiterrahmen (3) und das Halbleiterelement (2a, 2b) so versiegelt, dass eine äußere Leitung (14) des Leiterrahmens (3) nach außen vorsteht; eine Harzwand (6), die auf einer inneren Leitung (13) zwischen der äußeren Leitung (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist; und eine isolierende Folie (7), die am unteren Ende des Leiterrahmens (3) platziert ist, wobei eine vertikale Dicke der Harzwand (6) größer als eine vertikale Dicke von einer unteren Oberfläche des Versiegelungsharzes (1) zu einem unteren Ende des Leiterrahmens (3) ist, die Harzwand (6) zwei Harzwände umfasst, die äußere Leitung (12, 14) und die innere Leitung (11, 13) des Leiterrahmens (3) zwei äußere Leitungen bzw. zwei innere Leitungen aufweisen, eine der Harzwände (6) auf einer der inneren Leitungen (13) zwischen einer der äußeren Leitungen (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist, die andere der Harzwände (6) auf der anderen der inneren Leitungen (11) zwischen der anderen der äußeren Leitungen (12) und der Befestigung (10) des Leiterrahmens (3) platziert ist, und die Halbleitervorrichtung (202B) ferner eine Harzplatte (8) aufweist, die obere Endteilbereiche der Harzwände (6) miteinander verbindet, wobei die Harzplatte (8) einen höheren linearen Ausdehnungskoeffizienten als das Versiegelungsharz (1) aufweist.
  5. Halbleitervorrichtung (202C), aufweisend: ein Halbleiterelement (2a, 2b); einen Leiterrahmen (3), der eine Befestigung (10) mit einer oberen Oberfläche enthält, über der das Halbleiterelement (2a, 2b) montiert ist; ein Versiegelungsharz (1), das den Leiterrahmen (3) und das Halbleiterelement (2a, 2b) so versiegelt, dass eine äußere Leitung (14) des Leiterrahmens (3) nach außen vorsteht; eine Harzwand (6), die auf einer inneren Leitung (13) zwischen der äußeren Leitung (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist; und eine isolierende Folie (7), die am unteren Ende des Leiterrahmens (3) platziert ist, wobei eine vertikale Dicke der Harzwand (6) größer als eine vertikale Dicke von einer unteren Oberfläche des Versiegelungsharzes (1) zu einem unteren Ende des Leiterrahmens (3) ist, die Harzwand (6) zwei Harzwände aufweist, die äußere Leitung (12, 14) und die innere Leitung (11, 13) des Leiterrahmens (3) zwei äußere Leitungen bzw. zwei innere Leitungen aufweisen, eine der Harzwände (6) auf einer der inneren Leitungen (13) zwischen einer der äußeren Leitungen (14) und der Befestigung (10) des Leiterrahmens (3) platziert ist; und die andere der Harzwände (6) auf der anderen der inneren Leitungen (11) zwischen der anderen der äußeren Leitungen (12) und der Befestigung (10) des Leiterrahmens (3) platziert ist, und die Halbleitervorrichtung (202C) ferner eine Keramikplatte (9) aufweist, die obere Endteilbereiche der Harzwände (6) miteinander verbindet.
  6. Halbleitervorrichtung (202A, 202B, 202C) nach einem der Ansprüche 1 bis 5, wobei das Halbleiterelement (2a, 2b) einen Halbleiter mit breiter Bandlücke enthält.
  7. Leistungswandler (200), aufweisend: eine Hauptumwandlungsschaltung (201), die die Halbleitervorrichtung (202A, 202B, 202C) nach einem der Ansprüche 1 bis 6 enthält und eingespeiste Leistung umwandelt und die umgewandelte Leistung abgibt; und eine Steuerschaltung (203), die ein Steuersignal zum Steuern der Hauptumwandlungsschaltung (201) an die Hauptumwandlungsschaltung (201) abgibt.
DE102019218322.0A 2018-12-03 2019-11-27 Halbleitervorrichtung und Leistungswandler Active DE102019218322B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018226626A JP7109347B2 (ja) 2018-12-03 2018-12-03 半導体装置および電力変換装置
JP2018-226626 2018-12-03

Publications (2)

Publication Number Publication Date
DE102019218322A1 DE102019218322A1 (de) 2020-06-04
DE102019218322B4 true DE102019218322B4 (de) 2022-11-03

Family

ID=70681034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019218322.0A Active DE102019218322B4 (de) 2018-12-03 2019-11-27 Halbleitervorrichtung und Leistungswandler

Country Status (4)

Country Link
US (1) US11450594B2 (de)
JP (1) JP7109347B2 (de)
CN (1) CN111276448A (de)
DE (1) DE102019218322B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117461138A (zh) * 2021-06-14 2024-01-26 三菱电机株式会社 半导体装置以及电力变换装置
CN115101423A (zh) * 2022-08-19 2022-09-23 泸州龙芯微科技有限公司 一种igbt的封装方法以及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215461A (ja) 1990-12-14 1992-08-06 Matsushita Electric Works Ltd 半導体パッケージ
US5807768A (en) 1995-09-04 1998-09-15 Anam Industrial Co., Ltd. Method for fabricating a heat sink-integrated semiconductor package
JP2008270455A (ja) 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP2018067655A (ja) 2016-10-20 2018-04-26 富士電機株式会社 半導体装置及び半導体装置製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169453A (ja) * 1986-01-22 1987-07-25 Toshiba Corp 半導体装置
JPH02292836A (ja) * 1989-05-02 1990-12-04 Nippon Steel Corp Ｉｃチップ実装用フィルムキャリア
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH05109963A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp 半導体装置
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
US5368805A (en) * 1992-03-24 1994-11-29 Fuji Electric Co., Ltd. Method for producing resin sealed type semiconductor device
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
JPH07321255A (ja) * 1994-05-25 1995-12-08 Matsushita Electric Works Ltd 半導体パッケージ及びその半導体パッケージを用いた半導体装置及びその半導体装置の製造方法
JP3339602B2 (ja) * 1994-06-03 2002-10-28 ローム株式会社 パワー用半導体装置の製造方法
US5964030A (en) * 1994-06-10 1999-10-12 Vlsi Technology, Inc. Mold flow regulating dam ring
US5661337A (en) * 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
KR100195513B1 (ko) * 1996-10-04 1999-06-15 윤종용 반도체 칩 패키지
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
JPH10197374A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 半導体センサ
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US8148803B2 (en) * 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
JP2003282935A (ja) * 2002-03-26 2003-10-03 Sharp Corp 光結合素子、その製造方法、及び電子機器
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
KR100905719B1 (ko) * 2007-06-20 2009-07-01 삼성전자주식회사 열응력 흡수 부재를 구비한 반도체 패키지
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
WO2012011210A1 (ja) * 2010-07-22 2012-01-26 パナソニック株式会社 半導体装置及びその製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP5484372B2 (ja) * 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
JP5570476B2 (ja) * 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR101222831B1 (ko) * 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
KR101625422B1 (ko) * 2012-03-30 2016-05-30 쇼와 덴코 가부시키가이샤 경화성 방열 조성물
WO2015001676A1 (ja) * 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
US9437570B2 (en) * 2013-12-05 2016-09-06 Infineon Technologies Americas Corp Power converter package with an integrated output inductor
JP6256145B2 (ja) * 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
DE102017202770B4 (de) * 2016-08-31 2023-06-07 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
US11101225B2 (en) * 2017-02-09 2021-08-24 Mitsubishi Electric Corporation Semiconductor device and power conversion device
JP6825408B2 (ja) 2017-02-17 2021-02-03 三菱電機株式会社 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
CN109427698B (zh) * 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215461A (ja) 1990-12-14 1992-08-06 Matsushita Electric Works Ltd 半導体パッケージ
US5807768A (en) 1995-09-04 1998-09-15 Anam Industrial Co., Ltd. Method for fabricating a heat sink-integrated semiconductor package
JP2008270455A (ja) 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP2018067655A (ja) 2016-10-20 2018-04-26 富士電機株式会社 半導体装置及び半導体装置製造方法

Also Published As

Publication number Publication date
JP7109347B2 (ja) 2022-07-29
JP2020092120A (ja) 2020-06-11
US20200176366A1 (en) 2020-06-04
DE102019218322A1 (de) 2020-06-04
US11450594B2 (en) 2022-09-20
CN111276448A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
DE102012206596B4 (de) Halbleitervorrichtung
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE112017007029T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE212018000087U1 (de) Halbleitervorrichtung
DE102018210721A1 (de) Semiconductor module, method for manufacturing the same and electric power conversion device
DE102019208826B4 (de) Leistungsmodul und Leistungsumwandlungsvorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler
DE112019007411T5 (de) Halbleitermodul und leistungswandlervorrichtung
DE112018007723T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung
DE112019008007T5 (de) Leistungsmodul und leistungswandlereinheit
DE112019002333T5 (de) Leistungshalbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsvorrichtung
DE112019007175T5 (de) Leistungshalbleitermodul und leistungswandlergerät
DE102019218672A1 (de) Halbleitervorrichtung und Leistungsumwandlungseinrichtung
DE112019006927T5 (de) Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung sowie leistungswandler
DE112020007570T5 (de) Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und mobiler Körper

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final