DE102018207127A1 - Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte - Google Patents

Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte Download PDF

Info

Publication number
DE102018207127A1
DE102018207127A1 DE102018207127.6A DE102018207127A DE102018207127A1 DE 102018207127 A1 DE102018207127 A1 DE 102018207127A1 DE 102018207127 A DE102018207127 A DE 102018207127A DE 102018207127 A1 DE102018207127 A1 DE 102018207127A1
Authority
DE
Germany
Prior art keywords
holes
hole matrix
circuit board
hole
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018207127.6A
Other languages
English (en)
Inventor
Thomas Gottwald
Christian Rössle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Publication of DE102018207127A1 publication Critical patent/DE102018207127A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09409Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Verfahren zum Ankontaktieren einer in einer Leiterplattenschichtabfolge (10) eingebetteten metallischen Kontaktfläche (34, 36, 38), mit den Schritten des Erzeugens einer ersten Lochmatrix mit einer Mehrzahl von Löchern (L1) in einer Oberfläche der Leiterplattenschichtabfolge (10), um die metallische Kontaktfläche (34, 36, 38) teilweise freizulegen, des Aufbringens einer Metallschicht (11), um die Löcher (L1) der ersten Lochmatrix zumindest teilweise aufzufüllen, des Erzeugens einer zweiten Lochmatrix mit einer Mehrzahl von Löchern (L2) in der Oberfläche der Leiterplattenschichtabfolge (10), um die metallische Kontaktfläche (34, 36, 38) teilweise freizulegen, wobei die Löcher (L2) der zweiten Lochmatrix relativ zu den Löchern (L1) der ersten Lochmatrix versetzt angeordnet sind, und des Aufbringens einer Metallschicht (13), um die Löcher (L2) der zweiten Lochmatrix zumindest teilweise aufzufüllen, und eine entsprechend hergestellte Leiterplatte.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Ankontaktieren einer in einer Leiterplattenschichtabfolge eingebetteten metallischen Kontaktfläche, sowie eine Leiterplatte mit einer darin eingebetteten metallischen Kontaktfläche.
  • Beschreibung des Standes der Technik
  • In Leiterplatten eingebrachte bzw. eingebettete metallische Kontaktflächen, bspw. Kontaktflächen auf Bauelementen wie beispielsweise Halbleiter, Leistungshalbleiter, Chips, Transistoren, oder auf Keramikschichten o. dgl., müssen zur Anbindung an einen Schaltkreis und/oder zur Wärmeabführung ankontaktiert werden.
  • Aus dem Stand der Technik ist es bekannt, eine metallische Kontaktfläche (bspw. aus Kupfer) eines in einer Leiterplattenschichtabfolge eingebetteten Bauelements freizulegen und anschließend ein Metall zur Kontaktierung der Kontaktfläche aufzubringen. Dabei wird insbesondere bei der Kontaktierung von Leistungshalbleitern die Kontaktfläche oftmals großflächig freigelegt, um einen großen Kontakt herzustellen. Dies hat den Vorteil einer großen Stromleitfähigkeit und eines geringen thermischen Widerstands. Problematisch ist im Stand der Technik jedoch häufig, dass bei einer großflächigen Metallaufbringung auf den freigelegten Bereich keine planare Oberfläche entsteht. Dies kann zu Schwierigkeiten bei einer nachfolgenden Aufbringung der Leiterplatte auf einen Kühlkörper führen.
  • Alternativ zur großflächigen Freilegung der Kontaktflächen kann der Kontakt auch durch mehrere parallele Sacklöcher hergestellt werden, die anschließend mit Kupfer galvanisch gefüllt werden können. Bei der Verwendung von Sacklöchern wird zwar eine planare Oberfläche erzielt, aber die Anbindung erfolgt nur punktuell in einem Raster, das durch eine maximale Lochgröße und einen minimalen Lochabstand definiert ist. Die max. Lochgröße sowie der min. Lochabstand liegen hierbei im Bereich von ca. 200µm. Die maximale Anbindung eines solchen Rasters liegt daher bei weniger als 50%. Bei Unterschreiten des minimalen Lochabstands besteht das Risiko, dass die Prepreg-Schicht an Haftung verliert und so keine zuverlässige Metallisierung mehr erzeugt werden kann.
  • Zusammenfassung der Erfindung
  • Ausgehend hiervon werden ein Verfahren mit den Merkmalen des Anspruchs 1 sowie eine Leiterplatte mit den Merkmalen des Anspruchs 10 bzw. 11 vorgeschlagen. Ausführungsformen der Erfindung sind in den Unteransprüchen beschrieben.
  • Gemäß der Erfindung wird zum Ankontaktieren einer metallischen Oberfläche einer in einen Leiterplattenschichtaufbau eingebetteten Kontaktfläche zunächst eine Anzahl erster Löcher in eine Oberfläche der Leiterplattenkonfiguration eingebracht und diese Anzahl erster Löcher anschließend mit leitendem Material gefüllt. Anschließend wird eine Anzahl zweiter Löcher zwischen den ausgefüllten ersten Löchern in die Oberfläche der Leiterplattenkonfiguration eingebracht, um ebenso anschließend mit leitendem Material gefüllt zu werden.
  • Die Erfindung beruht auf der Erkenntnis, dass die Erzeugung von Löchern zur Freilegung der Kontaktflächen gegenüber einer großflächigen Freilegung der Kontaktflächen von Vorteil ist. Die Abmessungen der Löcher können so gewählt werden, dass die anschließend aufgebrachte Metallschicht eine optimale Oberfläche und insbesondere eine gute Planarität aufweist. Dies Erleichtert weitere Prozessschritte wie beispielsweise die Aufbringung der Leiterplatte auf einen Kühlkörper, da aufgrund der großen Planarität der Metalloberfläche diese entweder unmittelbar auf den Kühlkörper aufgebracht werden kann oder nachfolgende Oberflächenbearbeitungsschritte (z.B. Schleifen) zumindest weniger aufwendig sind.
  • Erfindungsgemäß umfasst das Verfahren die folgenden Schritte:
    • - Erzeugen einer ersten Lochmatrix mit einer Mehrzahl von ersten Löchern in einer Oberfläche der Leiterplattenschichtabfolge, um die metallische Kontaktfläche teilweise freizulegen,
    • - Aufbringen einer Metallschicht, um die ersten Löcher zumindest teilweise aufzufüllen,
    • - Erzeugen einer zweiten Lochmatrix mit einer Mehrzahl von zweiten Löchern in der Oberfläche der Leiterplattenschichtabfolge, um die metallische Kontaktfläche teilweise freizulegen, wobei die Löcher der zweiten Lochmatrix relativ zu den Löchern der ersten Lochmatrix versetzt angeordnet sind,
    • - Aufbringen einer Metallschicht, um die zweiten Löcher zumindest teilweise aufzufüllen.
  • Die Mehrzahl der zunächst eingebrachten ersten Löcher bildet zusammen eine erste Lochmatrix. Der Begriff „Lochmatrix“ bezeichnet im Kontext der vorliegenden Erfindung eine Gesamtheit der sich in einer bestimmten Anordnung zueinander befindenden Löcher.
  • In einem weiteren Schritt werden die ersten Löcher durch das Aufbringen einer Metallschicht zumindest teilweise aus- bzw. aufgefüllt. Die freigelegten Bereiche der metallischen Kontaktfläche kommen dadurch mit der aufgebrachten Metallschicht in Kontakt.
  • Außerdem wird eine Mehrzahl von zweiten Löchern in der Oberfläche der Leiterplattenschichtabfolge erzeugt und die metallische Kontaktfläche auf diese Weise zumindest teilweise freigelegt. Die Mehrzahl der in diesem Schritt erzeugten zweiten Löcher bildet zusammen die zweite Lochmatrix. Die Löcher der zweiten Lochmatrix sind relativ zu den Löchern der ersten Lochmatrix versetzt. Dies bedeutet, dass die Löcher von verschiedenen Lochmatrizen an verschiedenen Positionen angeordnet sind. Die Positionen der Löcher der zweiten Lochmatrix können so gewählt sein, dass sie mit den Löchern der ersten Lochmatrix nicht überlappen, oder sie können auch überlappend gewählt sein (eine überlappende Anordnung kann ggf. dazu dienen, Dielektrikumsreste aus den Ecken der ersten Löcher zu entfernen). Die so erzeugten Löcher werden anschließend durch eine Metallschicht ebenfalls zumindest teilweise aufgefüllt.
  • Beispielsweise erfolgt die Lochherstellung durch eine Prozessfolge aus ätztechnischem Entfernen des Kupfers, gefolgt von einem Abtragen des Dielektrikums bis zur anzubindenden metallischen Oberfläche, wie durch einen Laserablationsprozess, der selektiv auf das Dielektrikum wirkt.
  • In bekannten Herstellungsverfahren können die Löcher nur in einem bestimmten Mindestabstand zueinander erzeugt werden können. Beispielsweise können mit bekannten Laserbohrverfahren innerhalb eines Prozessschrittes Löcher mit einem Durchmesser von max. ca. 200 µm in einem minimalen Lochabstand von etwa 400 µm hergestellt werden. Es entsteht so zwangsläufig ein Zwischenraum zwischen den Löchern, der für die Kontaktierung nicht genutzt werden kann. Die Flächenausnutzung eines so erzeugten Kontaktes beträgt in diesem Falle nur etwa 35%. Werden die Lochdurchmesser größer gewählt, funktioniert das Verfüllen mit Cu auf galvanischem Weg nicht mehr, da die Metallisierung dann das Profil nachzeichnet, was zu einer tieferliegenden metallisierten Fläche mit den beschriebenen Nachteilen führt. Wird der Lochabstand deutlich geringer gewählt, besteht die Gefahr, dass das Dielektrikum die Haftung auf dem metallischen Kontakt verliert und die nachfolgende galvanische Bearbeitung fehlerhaft erfolgt.
  • Durch das Vorsehen der erfindungsgemäßen zweiten Lochmatrix, deren Löcher relativ zur denen der ersten Lochmatrix versetzt sind, ist es jedoch möglich, die vorhandene Kontaktfläche deutlich besser auszunutzen. So wird eine große Kontaktfläche mit größerer thermischer Masse und somit geringem thermischem Widerstand sowie hoher Stromleitfähigkeit und zudem geringerem Einschaltwiderstand erzeugt, wobei gleichzeitig eine gute Planarität der Kontaktoberflächen erhalten bleibt bzw. erzielt wird (verbesserte Anbindung). Die Lochmatrizen können beispielsweise durch Laserbohren oder durch ein Ätzverfahren jeweils gefolgt von Dielektrikumsabtragung mittels Laserbearbeitung erzeugt werden.
  • Die erste Lochmatrix und die zweite Lochmatrix können jeweils durch ein erstes Gitter bzw. ein zweites Gitter gebildet sein. Der Begriff „Gitter“ bedeutet in diesem Zusammenhang, dass die jeweiligen Löcher eine regelmäßige Anordnung relativ zueinander aufweisen. Die Löcher haben in diesem Fall entlang einer Raumrichtung gleiche Abstände voneinander. Die Regelmäßigkeit kann sowohl entlang einer ersten Raumrichtung als auch entlang einer zweiten Raumrichtung, die von der ersten Raumrichtung verschieden ist, bestehen. In diesem Fall haben die Löcher auch entlang der zweiten Richtung gleiche Abstände voneinander. Die Abstände von zwei Löchern entlang der ersten Raumrichtung können mit den Abständen der Löcher entlang der zweiten Raumrichtung übereinstimmen.
  • Das erste und/oder das zweite Gitter können zudem rechtwinklig sein. Dies bedeutet, dass die erste Raumrichtung senkrecht zur zweiten Raumrichtung ausgerichtet ist. Dies erleichtert die Herstellung der Löcher, da Herstellungsverfahren zur Erzeugung von Löchern oftmals auf eine rechtwinklige Anordnung ausgelegt sind.
  • Die Anordnung der Löcher in einem Gitter kann beispielsweise mit Hilfe eines gedachten Koordinatensystems und einer zweidimensionalen Basis {a,b} bestehend aus den Basisvektoren a und b beschrieben werden, die das Gitter aufspannen. Die Basisvektoren sind dabei von Null verschieden und zeigen in verschiedene Raumrichtungen. Eine Lochmatrix bildet dann ein Gitter, wenn die Position jedes Loches ausgehend von einem Ursprung des gedachten Koordinatensystems durch eine Addition der Basisvektoren gemäß (n · a + m · b) beschrieben werden kann, wobei n und m aus der Menge der ganzen Zahlen auszuwählen sind. Die Position eines Loches ist dann durch Angabe der Werte (n,m) eindeutig festgelegt. Der Ursprung des gedachten Koordinatensystems kann dabei beispielsweise in den Mittelpunkt eines der Löcher gelegt werden. Es befindet sich dann ein Loch im Ursprung des gedachten Koordinatensystems, sowie beispielsweise an den Positionen (1,0), (2,0), (3,0), (0,1), (0,2), (0,3), (1,1), (1,2), (2,1), usw. In einem Gitter angeordnete Löcher können deutlich einfacher hergestellt werden. Zudem werden die Kontaktflächen aufgrund der regelmäßigen Anordnung der Löcher in einem Gitter über die gesamte Kontaktfläche auf homogene Weise kontaktiert, was mit homogenen Kontakteigenschaften einhergeht.
  • Es kann vorgesehen sein, dass das erste Gitter und das zweite Gitter von einer zweidimensionalen Basis {a,b} aufgespannt werden, wobei die Löcher des ersten Gitters an den Positionen (n,m) angeordnet sind, und wobei die Löcher des zweiten Gitters an den Positionen ( ( n + 1 2 ) , ( m + 1 2 ) )
    Figure DE102018207127A1_0001
    angeordnet sind, wobei n und m aus der Menge der ganzen Zahlen auszuwählen sind. Das erste Gitter ist in diesem Fall so relativ zum zweiten Gitter versetzt, dass sich jedes Loch des einen Gitters in der Mitte zwischen zwei Löchern des jeweils anderen Gitters befindet. Dies erhöht die Homogenität des Kontaktes noch weiter und führt zudem zu einer guten Raumausnutzung.
  • Die Löcher können grundsätzlich eine beliebige Form aufweisen. In möglichen Ausführungsformen umfassen die Lochmatrizen kreisförmige Löcher und/oder rechteckige Löcher. Bspw. können die Löcher auch eine quadratische Form aufweisen. Im Falle quadratischer Löcher können die erste Lochmatrix und die zweite Lochmatrix zusammen ein Schachbrettmuster bilden. Dadurch kann nahezu die gesamte zur Verfügung stehende Kontaktfläche zur Kontaktierung ausgenutzt werden.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass eine dritte Lochmatrix mit einer Mehrzahl von dritten Löchern in der Oberfläche der Leiterplattenschichtabfolge erzeugt wird, um die metallische Kontaktfläche teilweise freizulegen, wobei die Löcher der dritten Lochmatrix relativ zu den Löchern der ersten und zweiten Lochmatrix versetzt angeordnet sind. Nach Einbringung der dritten Lochmatrix ist wiederum das Aufbringen einer Metallschicht vorgesehen, so dass die Löcher der dritten Lochmatrix zumindest teilweise mit Metall aufgefüllt werden. Die versetzte Anordnung bedeutet hier, dass die Löcher der dritten Lochmatrix an anderen Position als die Löcher sowohl der ersten als auch der zweiten Lochmatrix angeordnet sind (überlappend oder nicht überlappend, wie voranstehend beschrieben). Bei der Verwendung einer weiteren Lochmatrix kann gegebenenfalls ein noch größerer Anteil der Kontaktfläche zur Ankontaktierung ausgenutzt werden.
  • Die Erfindung kann in analoger Weise durch Einbringen weiterer Lochmatrizen mit jeweils nachfolgender Metallbeschichtung fortgebildet werden.
  • Zum Aufbringen der Metallschicht bietet sich bspw. ein dem Fachmann bekanntes elektrolytisches Abscheideverfahren an, das in Löchern höhere Schichtdicken abscheidet, als auf der Oberfläche. Der Prozess kann dabei so geführt werden, dass über den zu füllenden Löchern eine Überhöhung des Beschichtungsmetalls entsteht, das Loch also quasi überfüllt wird. Diese Prozessführung hat den Vorteil, dass in einem nachfolgenden Arbeitsgang diese Überhöhungen abgeschliffen werden können, was zu einer weiteren Verbesserung der Planarität der Oberflächen beiträgt.
  • Gegenstand der Erfindung ist zudem eine Leiterplatte mit einer Leiterplattenschichtabfolge und einem darin eingebetteten Bauelement, das mindestens eine metallische Kontaktfläche aufweist, wobei die mindestens eine metallische Kontaktfläche mit Hilfe des erfindungsgemäßen Verfahrens ankontaktiert ist. Die Leiterplatte kann durch weitere im Zusammenhang mit dem erfindungsgemäßen Verfahren beschriebene Merkmale fortgebildet werden.
  • Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen, der Beschreibung und der beiliegenden Zeichnung.
  • Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Die Erfindung ist anhand von Ausführungsbeispielen in der Zeichnung schematisch dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
  • Figurenliste
    • 1 zeigt eine seitliche Schnittdarstellung einer Leiterplatte mit eingebettetem Bauelement vor Ausführung des erfindungsgemäßen Verfahrens.
    • 2 zeigt eine vergrößerte Ansicht der in 1 gezeigten Leiterplatte nach dem erfindungsgemäßen Einbringen einer ersten Lochmatrix.
    • 3 zeigt die Leiterplatte der 2 nach dem erfindungsgemäßen Auffüllen der ersten Lochmatrix.
    • 4 zeigt die Ansicht der 3 nach dem erfindungsgemäßen Einbringen einer zweiten Lochmatrix.
    • 5 zeigt die Ansicht der 4 nach dem erfindungsgemäßen Auffüllen der zweiten Lochmatrix.
    • 6 zeigt eine schematische Ansicht von oben auf einen Teilbereich der erfindungsgemäßen Leiterplatte entlang eines Horizontalschnittes durch die Schichtebene der Kupferfolie der 5.
    • 7 zeigt eine schematische Ansicht von oben auf einen Teilbereich einer alternativen Ausführungsform einer erfindungsgemäßen Leiterplatte entlang eines Horizontalschnittes durch die Schichtebene der Kupferfolie.
    • 8 zeigt eine schematische Ansicht von oben auf einen Teilbereich einer weiteren Ausführungsform einer erfindungsgemäßen Leiterplatte.
    • 9 veranschaulicht analog zur Darstellung der 3 ein Abscheideverfahren zur Füllung der ersten Lochmatrix mit einer Überhöhung über den gefüllten Löchern.
    • 10 zeigt die Leiterplatte der 9 mit abgeschliffener Oberfläche.
  • Ausführliche Beschreibung
  • 1 zeigt in seitlicher Schnittdarstellung eine Leiterplattenschichtabfolge 10 einer Leiterplatte.
  • In die Leiterplattenschichtabfolge 10 ist ein Bauelement 30 eingebettet. Die Schichtabfolge umfasst in dem dargestellten Ausführungsbeispiel eine Substratschicht 12 und einer darauf aufgebrachten Kupferinnenlage 14, auf der das Bauelement 30 mittels einer Kontaktschicht bzw. Verbindungsschicht 16 (Sinterschicht oder Lotschicht) aufgebracht ist. Bei der Substratschicht 12 kann es sich um ein leitendes oder ein nicht-leitendes Leiterplattenmaterial, wie beispielsweise eine FR-4-Innenlage, handeln. Im ersteren Fall kann auf die Kupferinnenlage 14 verzichtet werden.
  • Das Bauelement 30 ist in einer Prepreg- oder Dielektrikumsschicht 18 eingebettet, die mit einer darauf aufgebrachten Kupferfolie 20 abschließt. Letztere könnte in einer Variante auch weggelassen werden, so dass nur eine Dielektrikumsschicht verwendet wird. In diesem Fall müssten die Oberfläche sowie die Lochwandungen haftfest und leitfähig beschichtet werden, bevor Kupfer abgeschieden werden kann. Das könnte zum Beispiel durch Sputtern von Kupfer oder chemische Abscheidung erfolgen.
  • Der dargestellte beschriebene Leiterplattenaufbau ist rein beispielhaft, und dem Fachmann erschließt sich ohne weiteres jeder andere davon abweichende Aufbau.
  • Das Bauelement 30 kann - wie in dem dargestellten Ausführungsbeispiel - ein Feldeffekttransistor sein, mit einem Halbleiterkörper 32 und darauf angeordneten Anschlüssen in Form von Kontaktflächen, die mit den Bezugszeichen 34 für die Gate-Kontaktfläche, 36 für die Source-Kontaktfläche und 38 für die Drain-Kontaktfläche bezeichnet sind.
  • Dem Fachmann erschließt sich ohne weiteres, dass jegliche andere Form von Bauelement mit entsprechenden Kontaktflächen zur Ankontaktierung erfindungsgemäß Verwendung finden kann.
  • Nachfolgend wird das erfindungsgemäße Verfahren anhand der 2 bis 5 erläutert, die einen Teilausschnitt der 1 in verschiedenen Stadien des erfindungsgemäßen Verfahrens zeigen. Es ist insbesondere zu sehen, wie die Source-Kontaktfläche 36 mit Hilfe des erfindungsgemäßen Verfahrens kontaktiert wird.
  • Zunächst werden bspw. mittels eines Laserbohrverfahrens oder Ätzen der Kupferfolie und Abtragen des Dielektrikums mit Laser im wesentlichen kreisförmige Löcher L1 in der Oberfläche der Leiterplattenschichtabfolge 10 erzeugt. Die Kupferfolie 20 sowie das darunterliegende Dielektrikum 18 werden dadurch entfernt und die Kontaktfläche 36 teilweise freigelegt. Die Löcher L1 haben in dem dargestellten Beispiel einen Durchmesser von 100 bis 200 µm. Sowohl entlang einer ersten Raumrichtung, als auch entlang einer zweiten Raumrichtung weisen die Löcher einen Abstand von 500 µm zueinander auf. Dabei steht die erste Raumrichtung senkrecht zur zweiten Raumrichtung, so dass die Gesamtheit der Löcher L1 ein erstes quadratisches Gitter bildet. Dies wird nachfolgend noch anhand der 6 genauer erläutert. Der Zustand nach Herstellung der ersten Lochmatrix ist in 2 gezeigt. Die Schnittebene der 2 verläuft entlang einer Diagonalen des quadratischen Gitters.
  • Anschließend wird eine Metallschicht 11 (erstreckt sich auch dünn auf der Kupferfolie 20), bspw. mit Hilfe eines elektrolytischen Abscheideverfahrens oder einem anderen dem Fachmann an sich bekannten Verfahren, aufgebracht, um die Löcher L1 mit Metall aufzufüllen. Dies ist in der 3 illustriert. Das genannte elektrolytische Verfahren erlaubt eine verstärkte Aufbringung der Metallschicht 11 in die durch die Löcher L1 freigelegten Bereiche und eignet sich somit besonders zur Auffüllung der Löcher L1, ggf. auch mit einer Überhöhung 28 der Auffüllung der Löcher L1, wie dies in der Darstellung der 9 veranschaulicht ist. 10 zeigt die Leiterplatte der 9 nach einem planen Abschliff der aufgebrachten Metallschicht 11 zur „Einebnung“ der Überhöhungen 28.
  • Nach der Auffüllung der Löcher L1 der ersten Lochmatrix wird in einem nachfolgenden Prozessschritt ein zweites Gitter erzeugt, das durch eine Mehrzahl von Löchern L2 gebildet wird. Das zweite Gitter ist ebenfalls quadratisch mit einem Lochabstand von 500 µm und einem Lochdurchmesser von 200µm. Das zweite Gitter ist relativ zu dem ersten Gitter versetzt, so dass sich die Löcher L2 des zweiten Gitters jeweils in der Mitte zwischen zwei Löchern L1 des ersten Gitters befinden (und umgekehrt). Der Zustand nach Erzeugung der Löcher L2 des zweiten Gitters ist in 4 gezeigt.
  • Schließlich wird in einem nachfolgenden Prozessschritt, bspw. mittels des voranstehend bereits genannten elektrolytischen Füllverfahrens, erneut eine Metallschicht 13 aufgebracht, um die Löcher L2 des zweiten Gitters aufzufüllen (vgl. 5; resultierend in einer oberen Schichtabfolge 20, 11, 13).
  • 6 zeigt eine schematische Ansicht von oben auf einen Ausschnitt der in 5 gezeigten Leiterplatte nach Auffüllung der Löcher L2 des zweiten Gitters entlang eines Horizontalschnittes durch die Schichtebene der Kupferfolie 20. In der Schnittansicht sind die Kupferfolie 20, die Löcher L1 des ersten Gitters, die Metallschicht 11 in den ersten Löchern L1, die Löcher L2 des zweiten Gitters sowie die zweite Metallschicht 13 in den zweiten Löchern L2 schematisch dargestellt. Die gestrichelte Linie 22 deutet die Schnittlinie an, entlang derer die Schnittansichten der 1 bis 5 orientiert sind. Die Schnittlinie 22 verläuft in diagonaler Richtung der beiden durch die Löcher L1 bzw. L2 gebildeten quadratischen Gitter.
  • Zur Erläuterung der bereits voranstehend verwendeten mathematischen Beschreibung der Gitter sind in 6 zudem ein Ursprung 21 eines gedachten Koordinatensystems sowie die Basisvektoren a und b eingezeichnet. Die beiden Gitter werden gemäß dieser Beschreibung also von der Basis {a,b} aufgespannt. Der Ursprung 21 ist in die Mitte eines Lochs L1 des ersten Gitters gelegt. Der Vektor a weist von dem Ursprung aus gesehen zu einem benachbarten Loch L1, das sich an der Position (1,0) befindet. Der Vektor b weist von dem Ursprung aus gesehen zu einem benachbarten Loch L1, das sich an der Position (0,1) befindet. Die Länge (der Betrag) der Vektoren a und b beträgt jeweils 500 µm. Das zweite Gitter ist so angeordnet, dass sich ein Loch des zweiten Gitters jeweils im wesentlichen zentral zwischen benachbarten Löchern des ersten Gitters befindet. Ein Loch des zweiten Gitters ist beispielsweise an der Position (1/2, 1/2) angeordnet.
  • Bei einer aus dem Stand der Technik bekannten Verwendung einer einzelnen Lochmatrix zur Ankontaktierung einer Kontaktfläche wird die vorhandene Fläche bei einem Lochdurchmesser von 200 µm und einem Lochabstand von 500 µm nur zu etwa 35 % ausgenutzt. Durch die erfindungsgemäße zweite Lochmatrix wird die Flächenausnutzung auf bis zu 75 % erhöht.
  • Die Anordnung der Löcher kann erfindungsgemäß - wie z.B. in der Darstellung der 6 gezeigt - orthogonal zueinander sein (gedachte Verbindungen der Lochmittelpunkte benachbarter Lochpaare (L1, L2) ergänzen sich zu einem Quadrat oder Rechteck), die Anordnung kann aber auch davon abweichen. In dem nachfolgend beschriebenen Ausführungsbeispiel mit einer dritten Lochmatrix ist die orthogonale Anordnung aufgehoben.
  • 7 zeigt eine alternative Ausführungsform einer nach dem erfindungsgemäßen Verfahren hergestellten Leiterplatte in einer schematischen Ansicht von oben entlang eines Schnittes durch die Schichtebene der Kupferfolie ähnlich der 6. Analog zu der voranstehend beschriebenen Ausführungsform wurden auch hier zunächst die mit „L1“ gekennzeichneten Löcher einer ersten Lochmatrix erzeugt und anschließend mit Metall aufgefüllt. Danach wurden die mit „L2“ gekennzeichneten Löcher einer zweiten Lochmatrix erzeugt und mit Metall aufgefüllt. Schließlich wurden die mit „L3“ gekennzeichneten Löcher einer dritten Lochmatrix erzeugt und mit Metall aufgefüllt. Die drei Lochmatrizen sind in ihren geometrischen Abmessungen und in ihrer relativen Anordnung so gestaltet, dass sie zusammen eine hexagonal dichteste Packung bilden. Dies bedeutet, dass jedes Loch einer Lochmatrix von sechs benachbarten, in gleichen Abständen angeordneten Löchern der anderen beiden Lochmatrizen umgeben ist. Die Flächenausnutzung kann dadurch noch weiter erhöht werden.
  • 8 zeigt eine weitere Ausführungsform einer nach dem erfindungsgemäßen Verfahren hergestellten Leiterplatte in einer schematischen Ansicht von oben, wiederum entlang eines Schnittes durch die Schichtebene der Kupferfolie. In dieser Ausführungsform wurden die Löcher L1 und L2 mit Hilfe eines Ätzverfahrens erzeugt. Im Unterschied zu den voranstehend beschriebenen Ausführungsformen weisen die Löcher eine annähernd und im wesentlichen quadratische Form auf und bilden zusammen ein Schachbrettmuster. Die Flächenausnutzung kann dadurch auf nahezu 100 % erhöht werden.
  • Durch Staffelung der Quadratgrößen, z.B. 200 µm Kantenlänge im ersten Durchgang und 220 µm Kantenlänge im zweiten Durchgang können Überlappungsbereiche erzeugt werden, die evtl. auftretenden Versatz ausgleichen und durch die Überlappung zu einem restlosen Entfernen des Dielektrikums führen würden. Die Anbindung an die Kontaktfläche wäre damit 100 % bei einer eingeebneten Oberfläche.

Claims (12)

  1. Verfahren zum Ankontaktieren einer in einer Leiterplattenschichtabfolge (10) eingebetteten metallischen Kontaktfläche (34, 36, 38), mit den folgenden Schritten: - Erzeugen einer ersten Lochmatrix mit einer Mehrzahl von ersten Löchern (L1) in einer Oberfläche der Leiterplattenschichtabfolge (10), um die metallische Kontaktfläche (34, 36, 38) teilweise freizulegen, - Aufbringen einer Metallschicht (11), um die ersten Löcher (L1) zumindest teilweise aufzufüllen, - Erzeugen einer zweiten Lochmatrix mit einer Mehrzahl von zweiten Löchern (L2) in der Oberfläche der Leiterplattenschichtabfolge (10), um die metallische Kontaktfläche (34, 36, 38) teilweise freizulegen, wobei die Löcher (L2) der zweiten Lochmatrix relativ zu den Löchern (L1) der ersten Lochmatrix versetzt angeordnet sind, - Aufbringen einer Metallschicht (13), um die zweiten Löcher (L2) zumindest teilweise aufzufüllen.
  2. Verfahren nach Anspruch 1, bei dem die erste Lochmatrix durch ein erstes Gitter und die zweite Lochmatrix durch ein zweites Gitter gebildet werden.
  3. Verfahren nach Anspruch 2, bei dem das erste Gitter und/oder das zweite Gitter rechtwinklig sind.
  4. Verfahren nach Anspruch 2 oder 3, bei dem das erste Gitter und das zweite Gitter von einer zweidimensionalen Basis {a,b} aufgespannt werden, wobei die Löcher (L1) des ersten Gitters an den Orten (n,m) angeordnet sind, und wobei die Löcher (L2) des zweiten Gitters an den Orten ( ( n + 1 2 ) , ( m + 1 2 ) )
    Figure DE102018207127A1_0002
    angeordnet sind, wobei n und m aus der Menge der ganzen Zahlen ≥ 0 auszuwählen sind.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Lochmatrix kreisförmige Löcher (L1, L2) umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Lochmatrix rechteckige, insbesondere quadratische Löcher (L1, L2) umfasst.
  7. Verfahren nach Anspruch 6, bei dem die erste Lochmatrix und die zweite Lochmatrix zusammen ein Schachbrettmuster bilden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem eine dritte Lochmatrix mit einer Mehrzahl von dritten Löchern (L3) in der Oberfläche der Leiterplattenschichtabfolge (10) erzeugt wird, um die metallische Kontaktfläche (34, 36, 38) teilweise freizulegen, wobei die Löcher (L3) der dritten Lochmatrix relativ zu den Löchern (L1, L2) der ersten und der zweiten Lochmatrix versetzt angeordnet sind, wobei nach Erzeugung der dritten Lochmatrix die Aufbringung einer Metallschicht folgt, so dass die dritten Löcher (L3) zumindest teilweise mit Metall aufgefüllt werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Löcher (L1, L2, L3) durch Laserbohren, ein Ätzverfahren, eine Kombination beider Verfahren, o.dgl. erzeugt werden und/oder bei dem das Aufbringen der Metallschicht (11, 13) durch ein elektrolytisches Füllverfahren erfolgt.
  10. Leiterplatte mit einer Leiterplattenschichtabfolge (10) und mindestens einer darin eingebetteten metallischen Kontaktfläche (34, 36, 38), wobei die mindestens eine metallische Kontaktfläche (34, 36, 38) mittels eines Verfahrens nach einem der Ansprüche 1 bis 9 ankontaktiert ist.
  11. Leiterplatte mit einer Leiterplattenschichtabfolge (10) und mindestens einer darin eingebetteten metallischen Kontaktfläche (34, 36, 38), wobei die mindestens eine metallische Kontaktfläche (34, 36, 38) eine erste Lochmatrix mit einer Mehrzahl von ersten Löchern (L1) in einer Oberfläche der Leiterplattenschichtabfolge (10) sowie eine zweite Lochmatrix mit einer Mehrzahl von zweiten Löchern (L2) in der Oberfläche der Leiterplattenschichtabfolge (10) umfasst, wobei die Löcher (L2) der zweiten Lochmatrix relativ zu den Löchern (L1) der ersten Lochmatrix versetzt angeordnet sind und wobei die ersten Löcher (L1) mittels einer ersten Metallschicht (11) zumindest teilweise aufgefüllt sind und die zweiten Löcher (L2) mittels einer zweiten Metallschicht (13) zumindest teilweise aufgefüllt sind.
  12. Leiterplatte nach Anspruch 11, bei der die zweite Metallschicht (13) zum Füllen der zweiten Lochmatrix zumindest teilweise auf der ersten Metallschicht (11) zum Füllen der ersten Lochmatrix aufgebracht bzw. abgeschieden ist.
DE102018207127.6A 2017-05-11 2018-05-08 Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte Pending DE102018207127A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017207988 2017-05-11
DE102017207988.6 2017-05-11

Publications (1)

Publication Number Publication Date
DE102018207127A1 true DE102018207127A1 (de) 2018-11-15

Family

ID=63962713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018207127.6A Pending DE102018207127A1 (de) 2017-05-11 2018-05-08 Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte

Country Status (3)

Country Link
US (1) US10777503B2 (de)
CN (1) CN108882516B (de)
DE (1) DE102018207127A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230138349A1 (en) * 2021-10-29 2023-05-04 Industrial Technology Research Institute Embedded packaging structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269397B2 (ja) 1995-09-19 2002-03-25 株式会社デンソー プリント配線基板
DE19723409A1 (de) 1997-06-04 1998-12-10 Bosch Gmbh Robert Steuergerät
DE19818502C1 (de) 1998-04-24 1999-10-07 Siemens Ag Wärmeabführender Leiterbahnträger
CA2451789C (en) * 2001-06-29 2012-03-27 Meso Scale Technologies, Llc. Assay plates, reader systems and methods for luminescence test measurements
US6919635B2 (en) * 2003-11-04 2005-07-19 International Business Machines Corporation High density microvia substrate with high wireability
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US20070230150A1 (en) 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
US8166650B2 (en) 2008-05-30 2012-05-01 Steering Solutions IP Holding Company Method of manufacturing a printed circuit board
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP5143045B2 (ja) 2008-07-09 2013-02-13 富士フイルム株式会社 微細構造体およびその製造方法
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5493166B2 (ja) * 2009-12-03 2014-05-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8354601B2 (en) * 2010-02-25 2013-01-15 Russell James V Method and structure for coaxial via routing in printed circuit boards for improved signal integrity
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6096640B2 (ja) 2013-06-28 2017-03-15 京セラ株式会社 配線基板
TWI576026B (zh) * 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US10276524B2 (en) * 2016-05-13 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US10157824B2 (en) * 2017-05-05 2018-12-18 Qualcomm Incorporated Integrated circuit (IC) package and package substrate comprising stacked vias

Also Published As

Publication number Publication date
CN108882516A (zh) 2018-11-23
US10777503B2 (en) 2020-09-15
US20180331033A1 (en) 2018-11-15
CN108882516B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE10217567A1 (de) Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
EP1105942B1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE102018207127A1 (de) Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE102011010362A1 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102020208591B4 (de) Modulares Verdrahtungshalbzeug, Verdrahtungsmodul und Verdrahtungsbauelement und Verfahren zur Herstellung derselben
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
EP3416462A1 (de) Leiterplatte
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE102011003622B4 (de) Flexibles, mehrschichtiges Schaltungssubstrat
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE102016114478A1 (de) Verfahren zum herstellen eines trägers für ein optoelektronisches bauelement
DE202021104331U1 (de) Hochstromleiterplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication