DE102018124703A1 - Halbleiterstruktur und Verfahren zur Herstellung derselben - Google Patents

Halbleiterstruktur und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102018124703A1
DE102018124703A1 DE102018124703.6A DE102018124703A DE102018124703A1 DE 102018124703 A1 DE102018124703 A1 DE 102018124703A1 DE 102018124703 A DE102018124703 A DE 102018124703A DE 102018124703 A1 DE102018124703 A1 DE 102018124703A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
semiconductor structure
filler
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018124703.6A
Other languages
English (en)
Inventor
Sheng-Chan Li
I-Nan Chen
Tzu-Hsiang Chen
Yu-Jen Wang
Yen-Ting Chiang
Cheng-Hsien Chou
Cheng-Yuan Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/903,560 external-priority patent/US10658409B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018124703A1 publication Critical patent/DE102018124703A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Eine Halbleiterstruktur wird offenbart. Die Halbleiterstruktur umfasst: ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, die der Vorderseite entgegengesetzt ausgerichtet ist; ein Füllmaterial, das sich von der Vorderseite in das Halbleitersubstrat erstreckt, ohne das Halbleitersubstrat zu durchdringen, wobei das Füllmaterial einen oberen Abschnitt und einen unteren Abschnitt umfasst und der obere Abschnitt mit dem Halbleitersubstrat in Kontakt steht; und eine epitaktische Lage, die zwischen dem unteren Abschnitt des Füllmaterials und dem Halbleitersubstrat eingesetzt ist. Ein assoziiertes Herstellungsverfahren wird ebenfalls offenbart.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der provisorischen U.S.-Patentanmeldung 62/587,888 , eingereicht am 17. November 2017, die vollständig hierin durch Bezugnahme aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • Bildsensorchips, die Bildsensorchips für die vorderseitige Beleuchtung (FSI) und Bildsensorchips für die rückseitige Beleuchtung (BSI) umfassen, sind in Anwendungen wie Kameras weithin verwendet. Bei der Bildung von Bildsensorchips sind Bildsensoren (wie Fotodioden) und Logikschaltkreise auf einem Siliziumsubstrat eines Wafers gebildet, gefolgt durch die Bildung einer Verbindungsstruktur auf einer Vorderseite des Wafers. Bei den FSI-Bildsensorchips werden Farbfilter und Mikrolinsen über der Verbindungsstruktur gebildet. Bei der Bildung der BSI-Bildsensorchips wird nach der Bildung der Verbindungsstruktur der Wafer ausgedünnt und die Rückseitenstrukturen wie die Farbfilter und Mikrolinsen werden an der Rückseite des Wafers gebildet. Im Betrieb wird Licht auf die Bildsensoren projiziert und in elektrische Signale konvertiert.
  • Ein Bildsensorchip nutzt oft eine große Anzahl von Bildsensoren, die in Arrays angeordnet sind. In den Bildsensorchips werden tiefe Gräben in dem Siliziumsubstrat gebildet, um die Bildsensoren voneinander zu trennen. Die tiefen Gräben sind mit dielektrischen Materialien gefüllt, die ein Oxid umfassen können, um angrenzende Vorrichtungen voneinander zu trennen.
  • Die Bildsensoren in den Bildsensorchips erzeugen elektrische Signale in Reaktion auf die Stimulierung von Photonen. Das Licht, das durch eine Mikrolinse und den zugrundeliegenden Farbfilter empfangen wird, kann jedoch gekippt werden. Das gekippte Licht kann durch den tiefen Graben dringen, der verwendet wird, die Bildsensoren zu trennen. Aufgrund dessen erfolgt ein Übersprechen (Crosstalk) durch die Interferenz des Lichts, das unerwünscht von benachbarten Pixeln empfangen wird.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1 bis 17 illustrieren die Querschnittsansichten von Zwischenstufen bei der Bildung einer DTI-Struktur nach verschiedenen Ausführungsformen der vorliegenden Offenbarung; und
    • 18 illustriert die Querschnittsansichten eines FSI-Bildsensorchips nach verschiedenen Ausführungsformen der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen der Offenbarung bereit. Spezifische Beispiele von Bestandteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Beispielsweise kann die Bildung eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen, die besprochen werden.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Unbeschadet dessen, dass die numerischen Bereiche und Parameter, die den breiten Umfang der Offenbarung festlegen, Näherungen sind, werden die numerischen Werte, die in den spezifischen Beispielen festgelegt sind, so genau wie möglich gemeldet. Jeder numerische Wert enthält jedoch inhärent bestimmte Fehler, die notwendigerweise aus der Standardabweichung entstehen, die in den jeweiligen Prüfmessungen vorliegen. Wie hierin verwendet, bedeutet der Begriff „etwa“ allgemein im Rahmen von 10 %, 5 %, 1 % oder 0,5 % um einen bestimmten Wert oder Bereich. Alternativ bedeutet der Begriff „etwa“ innerhalb eines annehmbaren Standardfehlers des Mittels bei Betrachtung durch einen gewöhnlichen Fachmann. Abgesehen von den Betriebs-/Arbeitsbeispielen oder, wenn nicht speziell anders vorgegeben, sollten alle numerischen Bereiche, Mengen, Werte und Prozentsätze, wie etwa die für Materialmengen, Zeitdauern, Temperaturen, Betriebsbedingungen, Mengenverhältnissen und ähnlichem wie hierin offenbart als in allen Fällen durch den Begriff „etwa“ modifiziert verstanden werden. Dementsprechend sind, wenn nicht gegenteilig angegeben, die numerischen Parameter, die in der vorliegenden Offenbarung und den beiliegenden Ansprüchen festgelegt sind, Annäherungen, die nach Wunsch variieren können. Zumindest sollte jeder numerische Parameter mindestens mit Blick auf die Anzahl gemeldeter wesentlicher Ziffern und durch Anwendung gewöhnlicher Rundungstechniken ausgelegt werden. Bereiche können hierin als von einem Endpunkt zu einem anderen Endpunkt reichend oder zwischen zwei Endpunkten angegeben werden. Alle hierein offenbarten Bereiche verstehen sich einschließlich der Endpunkte, wenn nicht anders angegeben.
  • „Deep Trench Isolation“- (DTI) Strukturen und die Verfahren der Bildung derselben sind nach verschiedenen beispielhaften Ausführungsformen bereitgestellt. Die Zwischenstufen der Bildung der DTI-Strukturen sind illustriert. Einige Variationen von Ausführungsformen werden besprochen. Durch die verschiedenen Ansichten und illustrativen Ausführungsformen werden gleiche Referenznummern verwendet, um gleiche Elemente anzugeben.
  • 1 bis 8 illustrieren die Querschnittsansichten von Zwischenstufen bei der Bildung einer DTI-Struktur nach einer ersten Ausführungsform der vorliegenden Offenbarung. Die DTI-Struktur kann in Bildsensorchips, wie etwa Bildsensorchips für die vorderseitige Beleuchtung (FSI), verwendet werden. Mit Verweis auf 1 ist ein Halbleitersubstrat 20 bereitgestellt. Das Halbleitersubstrat 20 enthält eine Vorderseite 20a und eine Rückseite 20b, die der Vorderseite 20a gegenüberliegt. Das Halbleitersubstrat 20 kann beispielsweise Bulk-Silizium, dotiert oder undotiert oder eine aktive Schicht eines Halbleiterauf-Isolierer- (SOI) Substrats enthalten. Allgemein enthält ein SOI-Substrat eine Lage eines Halbleitermaterials, wie Silizium, gebildet an einer Isolierungslage. Die Isolierungslage kann beispielsweise eine verdeckte Oxid- (BOX) Lage oder eine Silizium-Oxidlage sein. Die Isolierungslage wird an einem Substrat bereitgestellt, wie etwa an Silizium oder einem Glassubstrat. Alternativ kann das Halbleitersubstrat 20 einen anderen elementaren Halbleiter, wie etwa Germanium; einen Verbundhalbleiter, einschließlich Siliziumkohlenstoff, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlinAs, AIGaAs, GaInAs, GaInP, und/oder GaInAsP; oder Kombinationen daraus enthalten. Andere Substrate, wie etwa mehrlagige oder Gefällesubstrate, können ebenfalls verwendet werden.
  • Nach einigen Ausführungsformen können eine Pad-Lage 22 und eine Maskenlage 24 auf dem Halbleitersubstrat 20 gebildet werden. Die Pad-Lage 22 kann ein Dünnfilm sein, der aus Siliziumoxid besteht, das beispielsweise unter Verwendung eines Wärmeoxidierungsverfahrens oder der chemischen Gasphasenabscheidung (CVD) gebildet wird. Eine Dicke der Pad-Lage 22 kann zwischen etwa 10 Angstrom und etwa 100 Angstrom liegen. Es versteht sich jedoch, dass die in der Beschreibung genannten Werte nur Beispiele sind, und auf unterschiedliche Werte geändert werden können. Die Pad-Lage 22 kann als Ätzstopplage zum Ätzen der Maskenlage 24 dienen. Nach einigen Ausführungsformen kann die Maskenlage 24 aus Siliziumnitrid gebildet werden, beispielsweise unter Verwendung von chemischer Niederdruck-Gasphasenabscheidung (LPCVD). Nach anderen Ausführungsformen kann die Maskenlage 24 unter Verwendung von Wärmenitridierung von Silizium, plasmaunterstützter chemischen Gasphasenabscheidung (PECVD) oder ähnlichem erfolgen. Eine Dicke der Maskenlage 24 kann zwischen etwa 100 Angstrom und etwa 1.000 Angstrom liegen. Die Maskenlage 24 kann während der nachfolgenden Photolithographieverfahren als harte Maskenlage verwendet werden. In einigen Ausführungsformen kann die Maskenlage 24 auch als untere Reflexionsschutzbeschichtung dienen. Nach Bildung der Pad-Lage 22 und der Maskenlage 24 kann ein Fotoresist 26 auf der Maskenlage 24 gebildet werden und wird dann nach einem gewünschten DTI-Muster definiert, um eine DTI-Struktur zu bilden.
  • Als nächstes wird, mit Verweis auf 2, der Fotoresist 26 als eine Ätzmaske verwendet, um die darunterliegende Maskenlage 24 zu ätzen, und die Maskenlage 24 wird als eine Ätzmaske verwendet, um die darunterliegenden Lagen zu ätzen. Dementsprechend wird ein tiefer Graben 28 durch die harte Maskenlage 24, die Pad-Lage 22, gebildet und erstreckt sich weiter in das Halbleitersubstrat 20. Der tiefe Graben 28 erstreckt sich von der Vorderseite 20a in das Halbleitersubstrat 20. Ein Boden des tiefen Grabens 28 befindet sich zwischen der Vorderseite 20a und der Rückseite 20b des Halbleitersubstrats 20. In einigen Ausführungsformen befindet sich der Boden des tiefen Grabens 28 auf einer Zwischenebene zwischen der Vorderseite 20a und der Rückseite 20b des Halbleitersubstrats 20.
  • In einigen Ausführungsformen kann der Ätzvorgang durch ein anisotropisches Ätzen erfolgen, sodass Seitenwände 28c des tiefen Grabens 28 im Wesentlichen gerade und vertikal sein können. In anderen Worten, die Seitenwände 28c sind im Wesentlichen rechtwinklig zur Vorderseite 20a und zur Rückseite 20b. Dies ist jedoch nicht eine Einschränkung der vorliegenden Offenbarung. In vielen Fällen kann es Prozessvariationen geben, die dazu führen, dass sich der tiefe Graben 28 leicht verjüngt, und daher sind die Seitenwände 28c des tiefen Grabens 28 nicht genau rechtwinklig zur Vorderseite 20a und zur Rückseite 20b. Beispielsweise kann ein leichter Kippwinkel vorhanden sein und einen Winkel zwischen den Seitenwänden 28c des tiefen Grabens 28 und der Vorderseite 20a größer als etwa 90 Grad machen, wie in 2 angegeben.
  • Nach einigen beispielhaften Ausführungsformen wird der Ätzvorgang durch ein Trockenätzverfahren durchgeführt, einschließlich, aber nicht beschränkt auf induktiv gekoppeltes Plasma (ICP), transformatorgekoppeltes Plasma (TCP), Elektronenzyklotronenresonanz (ECR), reaktives Ionenätzen (RIE) und ähnliches. Die Prozessgase enthalten beispielsweise fluorhaltige Gase (wie SF6, CF4, CHF3, NF3), chlorhaltige Gase (wie Cl2), Br2, HBr, BCl3 und/oder ähnliches. Nach der Bildung des tiefen Grabens 28 können der Fotoresist 26 (sofern noch vorhanden), die harte Maskenlage 24, und die Pad-Lage 22 entfernt werden, wie in 3 dargestellt.
  • Nach einigen beispielhaften Ausführungsformen kann das Seitenverhältnis D1/W1 des tiefen Grabens 28 größer als etwa 10 oder mehr sein, wobei D1 eine Tiefe des tiefen Grabens 28 ist und W1 eine Breite einer Öffnung 28a des tiefen Grabens 28 ist. In einigen Ausführungsformen kann sich ein Seitenverhältnis D1/W1 des tiefen Grabens 28 in einem Bereich von etwa 20 bis etwa 100 befinden. In einigen Ausführungsformen kann sich die Tiefe D1 des tiefen Grabens 28 in einem Bereich von etwa 6 gm bis etwa 10 gm befinden. In einigen Ausführungsformen kann sich die Breite W1 der Öffnung 28a des tiefen Grabens 28 in einem Bereich von etwa 0,1 bis etwa 0,3 befinden. In einigen Ausführungsformen können Prozessvariationen vorliegen und eine untere Fläche 28b des tiefen Grabens 28 kann gerundet sein und in der Querschnittsansicht eine U-Form aufweisen. Der gerundete Abschnitt kann glatt vollständig von der Seitenwand 28c des tiefen Grabens 28 bis zur Seitenwand 28c auf der gegenüberliegenden Seite des tiefen Grabens 28 gebogen sein.
  • Ein Reinigungsvorgang kann nach dem Ätzvorgang ausgeführt werden. Die Reinigung kann beispielsweise eine Nassreinigung unter Verwendung des Lösungsmittels ST250 (eine Marke von ATM1 Incorporated) sein. Die Reinigung kann, muss aber nicht, eine dünne Oberflächenschicht des Halbleitersubstrats 20 entfernen, das dem tiefen Graben 28 freigelegt ist. In einigen Ausführungsformen kann die untere Fläche 28b des tiefen Grabens 28 nach dem Reinigungsvorgang gerundet und gebogen bleiben.
  • In einigen Ausführungsformen wird aufgrund der Bombardierungswirkung des Trockenätzvorgangs bei der Bildung des tiefen Grabens 28 die Oberflächenschicht des Halbleitersubstrats 20 beschädigt. Der beschädigte Abschnitt kann die Oberflächenschicht sein, die von dem tiefen Graben 28 freigelegt wird, und mindestens einige Abschnitte der beschädigten Oberflächenschicht können nach dem Reinigungsvorgang hinterlassen werden. Der Schaden kann ferner durch die Durchdringung der Atome (wie etwa Kohlenstoffatome) in den Prozessgasen (die zur Bildung des tiefen Grabens 28 verwendet werden) in die Oberflächenschicht verursacht werden. Der Schaden kann Atomverschiebung, Vakanz und/oder ähnliches enthalten. Die beschädigte Oberflächenschicht kann Mängel in der entstehenden DTI-Struktur erzeugen, die zu einer Erhöhung der dunklen Ströme der Bildsensorpixel führen können. Die beschädigte Oberflächenschicht kann außerdem der Erhöhung der weißen Pixel verursachen, die Pixel sind, die Ströme erzeugen, wenn sie nicht dem Licht ausgesetzt sind. Dementsprechend kann ein Schadensentfernungsverfahren durchgeführt werden, um die beschädigte Oberflächenschicht zu entfernen (oder zumindest zu verringern). Nach dem Schadensentfernungsverfahren können zumindest die meisten (und möglicherweise alle) der Verschiebungen, Leerstellen und ähnliches entfernt werden.
  • Das Schadensentfernungsverfahren kann ein Nassätzen enthalten, das unter Verwendung einer laugenhaltigen (basenhaltigen) Lösung erfolgen kann. Nach einigen Ausführungsformen wird, Tetramethyl-Ammoniumhydroxid (TMAH) im Schadensentfernungsverfahren verwendet. Nach alternativen Ausführungsformen wird die Lösung aus NH4OH, Kaliumhydroxid- (KOH) Lösung, Natriumhydroxid (NaOH) oder ähnlichem verwendet, um die beschädigte Oberflächenschicht zu entfernen. Die Dicke der entfernten Oberflächenschicht kann mehr als etwa 50 nm betragen, und kann im Bereich von zwischen etwa 50 nm und etwa 135 nm liegen.
  • 4 illustriert die Bildung einer Oxidlage 38. Nach einigen Ausführungsformen der vorliegenden Offenbarung kann die Oxidlage 38 aus Siliziumoxid (SiO2) bestehen und die Oxidlage 38 kann durch ein Verfahren mit niedriger Abscheiderate wie plasmaunterstützter chemischer Gasphasenabscheidung (PECVD) oder ähnlichem erfolgen. Die Oxidlage 38 kann abgeschieden werden, um die Vorderseite 20a des Halbleitersubstrats 20 zu bedecken und sich weiter in den tiefen Graben 28 zu erstrecken, um mindestens einen Abschnitt der Seitenwände 28c des tiefen Grabens 28 zu bedecken. Die Oxidlage 38 kann abweichen und kann eine Überhangform um die Öffnung 28a des tiefen Grabens 28 bilden. Eine Dicke T1 der Oxidlage 38, gemessen an dem horizontalen Abschnitt der Oxidlage 38 über der Vorderseite 20a des Halbleitersubstrats 20, kann sich in dem Bereich zwischen etwa 200 Angstrom und etwa 800 Angstrom befinden. Nach einer beispielhaften Ausführungsform kann die Dicke T1 der Oxidlage 38, gemessen an dem horizontalen Abschnitt der Oxidlage 38 über der Vorderseite 20a des Halbleitersubstrats 20, etwa 500 Angstrom betragen. Eine Dicke der Oxidlage 38, die die Seitenwände 28c des tiefen Grabens 28 bedeckt, kann schrittweise von der Öffnung 28a des tiefen Grabens 28 in Richtung der unteren Fläche 28b des tiefen Grabens 28 zurückgehen, wie gezeigt in 4. In einigen Ausführungsformen erstreckt sich die Oxidlage 38 in eine Tiefe D2 von der Vorderseite 20a des Halbleitersubstrats 20. Die Tiefe D2 kann sich in einem Bereich von etwa 3000 Angstrom bis etwa 6000 Angstrom befinden.
  • Als nächstes kann, wie in 5 dargestellt, ein Ätzvorgang durchgeführt werden, um native Oxidmaterialien, die während des Herstellungsverfahrens an den Seitenwänden 28c des tiefen Grabens 28 gebildet werden, zu entfernen. Die nativen Oxidmaterialien können die direkte Bildung einer epitaktischen Siliziumlage an den Seitenwänden 28c des tiefen Grabens 28 in dem nachfolgenden Verfahren behindern, weil es leichter ist, die epitaktische Siliziumlage auf der Siliziumfläche abzuscheiden, als auf den nativen Oxidmaterialien. Der Ätzvorgang umfasst einen Nassätzvorgang, einen Trockenätzvorgang oder eine Kombination aus Trocken- und Nassätzvorgängen. Beispielsweise kann der Nassätzvorgang ein HF-Bad durch eine verdünnte HF-Lösung und/oder andere geeignete Ätzlösungen mit einer Badzeit von etwa 10 Sekunden enthalten. Neben den nativen Oxidmaterialien an den Seitenwänden 28c entfernt der Ätzvorgang auch einen Abschnitt der Oxidlage 38 und lässt die Oxidlage 38 auf eine Oxidlage 38' mit einer verringerten Größe als die Oxidlage 38 schrumpfen. In einigen Ausführungsformen kann eine Dicke T1 der Oxidlage 38, gemessen an dem horizontalen Abschnitt der Oxidlage 38 über der Vorderseite 20a des Halbleitersubstrats 20, etwa 40 % bis etwa 60 % der Oxidlage 38 betragen. Weiterhin kann eine Tiefe D2' der Oxidlage 38' von der Vorderseite 20a des Halbleitersubstrats 20 zum untersten Ende der Oxidlage 38' etwa 40 % bis etwa 60 % der Tiefe D2 betragen. In vielen Fällen kann sich die Tiefe D2 in einem Bereich von etwa 1500 Angstrom bis etwa 3000 Angstrom befinden. Ein Verhältnis D1/D2' kann sich in einem Bereich von etwa 10 bis etwa 70 befinden.
  • Wie oben erwähnt, wird die epitaktische Siliziumlage an den Seitenwänden 28c des tiefen Grabens 28 gebildet, nachdem die nativen Oxidmaterialien entfernt werden. Insbesondere wie in 6 dargestellt, wird eine bordotierte epitaktische Lage 58 an den nach dem Ätzvorgang freigelegten Seitenwänden 28c des tiefen Grabens 28 gebildet. Da die bordotierte epitaktische Lage 58 unwahrscheinlich direkt auf der Oxidlage 38' abgeschieden wird, kann die bordotierte epitaktische Lage 58 direkt an der Unterseite 28b und einem Abschnitt der Seitenwände 28c gebildet werden, die nicht durch die Oxidlage 38' abgedeckt ist. In anderen Worten: die bordotierte epitaktische Lage 58 kann sofort an das unterste Ende der Oxidlage 38' angrenzen und sich nicht mit der Oxidlage 38' überlappen. Die bordotierte epitaktische Lage 58 kann entsprechend abgeschieden werden, wie in der Querschnittsansicht von 6 gezeigt. In einigen Ausführungsformen kann sich eine Dicke der bordotierten epitaktischen Lage 58 in einem Bereich von etwa 100 Angstrom bis etwa 200 Angstrom befinden. Dies ist jedoch nicht eine Einschränkung der vorliegenden Offenbarung.
  • Nach der Bildung der epitaktischen Lage 58 kann die Oxidlage 38' durch einen Ätzvorgang entfernt werden, der im Wesentlichen derselbe oder ähnlich ist, wie der oben ausgeführte Ätzvorgang, wodurch die nativen Oxidmaterialien an den Seitenwänden 28c des tiefen Grabens 28 entfernt werden. In einigen Ausführungsformen kann der Ätzvorgang ein HF-Bad durch eine verdünnte HF-Lösung und/oder andere geeignete Ätzlösungen enthalten. Nach Entfernung der Oxidlage 38' von der Vorderseite 20a des Halbleitersubstrats 20 und einem Abschnitt der Seitenwände 28c des tiefen Grabens 28 können diese ursprünglich durch die Oxidlage 38' abgedeckten Regionen wie in 7 dargestellt freigelegt werden.
  • In 8 ist der tiefe Graben 28 mit einem Füllmaterial 86 gefüllt, um eine DTI-Struktur zwischen nebeneinanderliegenden photosensitiven Regionen zu bilden (wie etwa die photosensitiven Regionen 110 aus 18), die in dem Halbleitersubstrat 20 gebildet sind. Das Füllmaterial 86 kann opak für die einfallende Strahlung sein und die einfallende Strahlung absorbieren oder reflektieren, um optischen Crosstalk zu verringern. Das Füllmaterial 86 kann nichtleitend sein, um eine elektrische Isolierung für verringernde dunkle Ströme bereitzustellen. In vielen Fällen kann das Füllmaterial 86 Oxid wie Siliziumoxid (SiO2) enthalten. Der obere Abschnitt des Oxids 86 kann mit einem oberen Abschnitt der Seitenwände 28c des tiefen Grabens 28 in Kontakt stehen, und ein unterer Abschnitt des Oxids 86 kann mit der bordotierten epitaktischen Lage 58 in Kontakt stehen. Während des Oxidfüllvorgangs kann das Bor der bordotierten epitaktischen Lage 58 schrittweise von der bordotierten epitaktischen Lage 58 zu benachbarten Regionen 88 des Halbleitersubstrats 20 diffundiert werden. So wird daher ein abgestufter Übergang des dotierten Bors gebildet. Insbesondere wird die Bordotierungskonzentration schrittweise von der bordotierten epitaktischen Lage 58 zu den benachbarten Regionen 88 verringert, und die Bordotierungskonzentration befindet sich an der äußersten der benachbarten Regionen 88 nahe Null. Nach dem Füllvorgang unterliegt die Vorderseite 20a des Halbleitersubstrats 20 einem Planarisierungsverfahren (wie einem CMP) zur Entfernung von überschüssigem Füllmaterial 86, das zu der DTI-Struktur 800 der ersten Ausführungsform führt.
  • Alternativ kann das Verfahren von 8 nach einer zweiten Ausführungsform durch das Verfahren von 9 bis 10 der vorliegenden Offenbarung ersetzt werden. In 9 wird der tiefe Graben 28 mit einem Füllmaterial 96 gefüllt, das sich von dem Füllmaterial 86 aus 8 unterscheidet. In einer beispielhaften Ausführungsform kann das Füllmaterial 96 Polysiliziummaterial enthalten. Wie in 9 dargestellt, kann das Polysilizium 96 auf eine Ebene um ein oberes Ende der bordotierten epitaktischen Lage 58 zurückgeätzt werden. In anderen Worten eine Tiefe des Ätzvorgangs kann etwa D2' betragen. Damit wird ein flacher Graben 28' erzeugt. Nach einigen beispielhaften Ausführungsformen wird der Ätzvorgang durch ein Trockenätzverfahren durchgeführt, einschließlich und nicht beschränkt auf induktiv gekoppeltes Plasma (ICP), transformatorgekoppeltes Plasma (TCP), Elektronenzyklotronenresonanz (ECR), reaktives Ionenätzen (RIE) und ähnliches. Die Prozessgase enthalten beispielsweise fluorhaltige Gase (wie SF6, CF4, CHF3, NF3), chlorhaltige Gase (wie Cl2), Br2, HBr, BCl3 und/oder ähnliches. Während des Polysiliziumfüllvorgangs kann das Bor der bordotierten epitaktischen Lage 58 schrittweise von der bordotierten epitaktischen Lage 58 zu benachbarten Regionen 88 des Halbleitersubstrats 20 diffundiert werden, in einer Weise, die im Wesentlichen ähnlich ist, wie 8.
  • In 10 wird der flache Graben 28 mit einem Füllmaterial 98 gefüllt, das sich von dem Polysilizium aus 96 unterscheidet. In vielen Fällen kann das Füllmaterial 98 im Wesentlichen dasselbe oder ein ähnliches sein wie das Füllmaterial 86 (d.h. das Füllmaterial 98 kann Oxid enthalten). Das Oxid 98 kann mit einem oberen Abschnitt der Seitenwände 28c des tiefen Grabens 28 in Kontakt stehen, und das Polysilizium 96 kann mit der bordotierten epitaktischen Lage 58 in Kontakt stehen. Nach dem Füllvorgang unterliegt die Vorderseite 20a des Halbleitersubstrats 20 einem Planarisierungsverfahren (wie einem CMP) zur Entfernung von überschüssigem Füllmaterial 98, das zu der DTI-Struktur 1000 der ersten Ausführungsform führt.
  • Alternativ kann das Verfahren von 4 bis 10 nach einer dritten Ausführungsform durch das Verfahren von 11 bis 15 der vorliegenden Offenbarung ersetzt werden. 11 illustriert die Bildung einer Nitridlage 68. Nach einigen Ausführungsformen der vorliegenden Offenbarung kann die Nitridlage 68 aus Nitridoxid (SiN) bestehen und die Nitridlage 68 kann durch ein Verfahren mit niedriger Abscheiderate, wie plasmaunterstützter chemischer Gasphasenabscheidung (PECVD) oder ähnlichem, erfolgen. Die Nitridlage 68 kann abgeschieden werden, um die Vorderseite 20a des Halbleitersubstrats 20 zu bedecken und sich weiter in den tiefen Graben 28 zu erstrecken, um mindestens einen Abschnitt der Seitenwände 28c des tiefen Grabens 28 zu bedecken. Die Nitridlage 68 kann abweichen und kann eine Überhangform um die Öffnung 28a des tiefen Grabens 28 bilden. Eine Dicke T2 der Nitridlage 68, gemessen an dem horizontalen Abschnitt der Nitridlage 68 über der Vorderseite 20a des Halbleitersubstrats 20, kann sich in dem Bereich zwischen etwa 80 Angstrom und etwa 500 Angstrom befinden. Eine Dicke der Nitridlage 68, die die Seitenwände 28c des tiefen Grabens 28 bedeckt, kann schrittweise von der Öffnung 28a des tiefen Grabens 28 in Richtung der unteren Fläche 28b des tiefen Grabens 28 zurückgehen, wie in 11 gezeigt. In einigen Ausführungsformen erstreckt sich die Nitridlage 68 in eine Tiefe D3 von der Vorderseite 20a des Halbleitersubstrats 20. Die Tiefe D3 kann sich in einem Bereich von etwa 1500 Angstrom bis etwa 3000 Angstrom befinden.
  • Als nächstes kann eine bordotierte plasmaunterstützte Atomlagenabscheidung (B:PEALD) auf dem Halbleitersubstrat 20 ausgeführt werden, um entsprechend eine bordotierte Lage 78 auf der Nitridlage 68, den Seitenwänden 28c und der unteren Fläche 28b des tiefen Grabens 28 zu bilden, wie in 12 dargestellt. In einigen Ausführungsformen kann die B:PEALD durch ein Implantierungsverfahren oder ein Plasmadotierungsverfahren ersetzt werden. Ein Einfahrvorgang wird dann durchgeführt, durch den Bor in der bordotierten Lage 78 durch Wärmeaktivierung in benachbarte Regionen 80 des Halbleitersubstrats 20 diffundiert, wie in 13 dargestellt. So wird daher ein abgestufter Übergang des dotierten Bors gebildet. Insbesondere wird die Bordotierungskonzentration schrittweise von der bordotierten Lage 78 zu den benachbarten Regionen 80 verringert, und die Bordotierungskonzentration befindet sich an der äußersten der benachbarten Regionen 80 nahe Null. Da das Bor nicht in die Nitridlage 68 eindringt, befindet sich eine Oberseite der benachbarten Regionen 80 im Wesentlichen um Tiefe D3 unter der Vorderseite 20a des Halbleitersubstrats 20.
  • Nach dem Einfahrvorgang können die bordotierte Lage 78 und die Nitridlage 68 durch einen Ätzvorgang entfernt werden, der im Wesentlichen derselbe oder ähnlich ist, wie der oben ausgeführte Ätzvorgang, um die nativen Oxidmaterialien an den Seitenwänden 28c des tiefen Grabens 28 zu entfernen. In einigen Ausführungsformen kann der Ätzvorgang ein HF/H3PO4-Bad durch eine verdünnte HF/H3PO4-Lösung und/oder andere geeignete Ätzlösungen enthalten. Nach Entfernung der bordotierten Lage 78' und der Nitridlage 68 von der Vorderseite 20a des Halbleitersubstrats 20 und der Seitenwände 28c des tiefen Grabens 28 können diese ursprünglich durch die bordotierte Lage 78' und die Nitridlage 68 abgedeckten Regionen wie in 14 dargestellt freigelegt werden.
  • In 15 ist der tiefe Graben 28 mit einem Füllmaterial 74 gefüllt, um eine Grenze zwischen nebeneinanderliegenden photosensitiven Regionen zu bilden (wie etwa die photosensitiven Regionen 110 aus 18), die in dem Halbleitersubstrat 20 gebildet sind. In vielen Fällen kann das Füllmaterial 74 Oxid wie Siliziumoxid (SiO2) enthalten. Nach dem Füllvorgang unterliegt die Vorderseite 20a des Halbleitersubstrats 20 einem Planarisierungsverfahren (wie einem CMP) zur Entfernung von überschüssigem Füllmaterial 74, das zu der DTI-Struktur 1500 der dritten Ausführungsform führt.
  • Alternativ kann das Verfahren von 15 nach einer vierten Ausführungsform durch das Verfahren von 16 bis 17 der vorliegenden Offenbarung ersetzt werden. In 16 wird der tiefe Graben 28 mit einem Füllmaterial 72 gefüllt, das sich von dem Füllmaterial 74 aus 15 unterscheidet. In einer beispielhaften Ausführungsform kann das Füllmaterial 72 Polysiliziummaterial enthalten. Wie in 16 dargestellt, kann das Polysilizium 72 auf eine Ebene um ein oberes Ende der benachbarten Regionen 80 zurückgeätzt werden. In anderen Worten eine Tiefe des Ätzvorgangs kann etwa D3 betragen. Damit wird ein flacher Graben 28' erzeugt. Nach einigen beispielhaften Ausführungsformen erfolgt der Ätzvorgang durch ein Trockenätzverfahren.
  • In 17 wird der flache Graben 28 mit einem Füllmaterial 70 gefüllt, das sich von dem Polysilizium aus 72 unterscheidet. In vielen Fällen kann das Füllmaterial 70 im Wesentlichen dasselbe oder ein ähnliches sein wie das Füllmaterial 74 (d.h. das Füllmaterial 70 kann Oxid enthalten). Das Oxid 70 kann mit einem oberen Abschnitt der Seitenwände 28c des tiefen Grabens 28 in Kontakt stehen, und das Polysilizium 72 kann mit der benachbarten Regionen 80 in Kontakt stehen. Nach dem Füllvorgang unterliegt die Vorderseite 20a des Halbleitersubstrats 20 einem Planarisierungsverfahren (wie einem CMP) zur Entfernung von überschüssigem Füllmaterial 70, das zu der DTI-Struktur 1700 der vierten Ausführungsform führt.
  • 18 illustriert die Querschnittsansichten eines FSI-Bildsensorchips 1800 nach verschiedenen Ausführungsformen der vorliegenden Offenbarung. Mit Verweis auf 18 enthält der FSI Bildsensorchip 1800 photosensitive Regionen 110. Benachbarte photosensitive Regionen 110 sind durch DTI-Strukturen 104 getrennt. Die DTI-Strukturen 104 erstrecken sich von der Vorderseite 20A des Halbleitersubstrats 20 in das Halbleitersubstrat 20. In dem FSI Bildsensorchip 1800 kann eine Verbindungsstruktur 124 über photosensitiven Regionen 110 und DTI-Strukturen 104 gebildet werden und umfasst mehrere Metallleitungen und Vias in den mehreren dielektrischen Lagen. Farbfilter 217 und Mikrolinsen 218 können über der Verbindungsstruktur 124 gebildet werden und sind an jeweiligen photosensitiven Regionen 110 ausgerichtet. In dem FSI Bildsensorchip 1800 wird Licht 115 von der Vorderseite 20a auf photosensitive Regionen 110 projiziert. Die DTI-Strukturen 104 können die DTI-Strukturen 800, 1000, 1500 oder 1700 nach verschiedenen Ausführungsformen der vorliegenden Offenbarung enthalten.
  • Einige Ausführungsformen der vorliegenden Offenbarung stellen eine Halbleiterstruktur bereit. Die Halbleiterstruktur umfasst: ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, die der Vorderseite entgegengesetzt ausgerichtet ist; ein Füllmaterial, das sich von der Vorderseite in das Halbleitersubstrat erstreckt, ohne das Halbleitersubstrat zu durchdringen, wobei das Füllmaterial einen oberen Abschnitt und einen unteren Abschnitt umfasst und der obere Abschnitt mit dem Halbleitersubstrat in Kontakt steht; und eine epitaktische Lage, die zwischen dem unteren Abschnitt des Füllmaterials und dem Halbleitersubstrat eingesetzt ist.
  • Einige Ausführungsformen der vorliegenden Offenbarung stellen eine Halbleiterstruktur bereit. Die Halbleiterstruktur umfasst: ein Halbleitersubstrat, das eine ersten Fläche und eine zweite Fläche aufweist, der ersten Fläche entgegengesetzt ausgerichtet ist; eine Isolierungsstruktur, die sich von der ersten Fläche in das Halbleitersubstrat erstreckt, ohne das Halbleitersubstrat zu durchdringen, wobei die Isolierungsstruktur einen oberen Abschnitt und einen unteren Abschnitt umfasst und der obere Abschnitt und der untere Abschnitt mit dem Halbleitersubstrat in Kontakt steht; und eine Region, die einen abgestuften Übergang der Dotierungskonzentration in dem Halbleitersubstrat, das an den unteren Abschnitt der Isolierungsstruktur anstößt, aufweist, und nicht an den oberen Abschnitt der Isolierungsstruktur anstößt.
  • Einige Ausführungsformen der vorliegenden Offenbarung stellen ein Verfahren zur Herstellung einer Halbleiterstruktur bereit. Das Verfahren umfasst: Ätzen eines Halbleitersubstrats zur Bildung eines Grabens, der sich von einer Vorderseite des Halbleitersubstrats in das Halbleitersubstrat erstreckt; Abscheidung einer Oxidlage auf dem Halbleitersubstrat zum Bedecken der Vorderseite und eines Abschnitts der Seitenwände des Grabens; Ablagerung einer epitaktischen Lage der freigelegten Seitenwände des Grabens; Entfernung der Oxidlage; und Füllen eines Füllmaterials im Graben.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen. Fachleuten sollte bekannt sein, dass sie die vorliegende Offenbarung leicht als Grundlage für den Entwurf oder die Modifizierung anderer Verfahren und Strukturen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen zu erreichen. Fachleute sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62587888 [0001]

Claims (20)

  1. Halbleiterstruktur, umfassend: ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, die der Vorderseite gegenüberliegt; ein Füllmaterial, das sich von der Vorderseite in das Halbleitersubstrat erstreckt, ohne das Halbleitersubstrat zu durchdringen, wobei das Füllmaterial einen oberen Abschnitt und einen unteren Abschnitt umfasst und der obere Abschnitt mit dem Halbleitersubstrat in Kontakt steht; und eine epitaktische Lage, die zwischen dem unteren Abschnitt des Füllmaterials und dem Halbleitersubstrat eingebracht ist.
  2. Halbleiterstruktur nach Anspruch 1, wobei die epitaktische Lage Bor umfasst und die Halbleiterstruktur ferner eine Region umfasst, die einen abgestuften Übergang der Bordotierungskonzentration in dem Halbleitersubstrat aufweist, das an die epitaktische Lage anstößt.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei sich ein Seitenverhältnis der Querschnittsansicht des Füllmaterials in einem Bereich von etwa 20 bis etwa 100 befindet.
  4. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei sich ein Verhältnis einer Tiefe des Füllmaterials zu einer Tiefe des oberen Abschnitts des Füllmaterials in einem Bereich von etwa 10 bis etwa 70 befindet.
  5. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei der obere Abschnitt des Füllmaterials ein erstes Füllmaterial und der untere Abschnitt des Füllmaterials ein zweites Füllmaterial enthält, das sich von dem ersten Füllmaterial unterscheidet.
  6. Halbleiterstruktur nach Anspruch 5, wobei das erste Füllmaterial Oxid enthält und das zweite Füllmaterial Polysilizium enthält.
  7. Halbleiterstruktur nach einem der Ansprüche 1 bis 4, wobei der obere Abschnitt des Füllmaterials ein erstes Füllmaterial und der untere Abschnitt des Füllmaterials ein zweites Füllmaterial umfasst, das im Wesentlichen dasselbe ist, wie das erste Füllmaterial.
  8. Halbleiterstruktur nach Anspruch 7, wobei das erste Füllmaterial und das zweite Füllmaterial Oxid enthalten.
  9. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Halbleiterstruktur ferner umfasst: eine erste photosensitive Region und eine zweite photosensitive Region, die in dem Halbleitersubstrat gebildet sind, das an die Vorderseite anstößt; eine Mikrolinsen über der Vorderseite; und eine Verbindungsstruktur über der Vorderseite zwischen den Mikrolinsen und der Vorderseite; wobei das Füllmaterial sich zwischen der ersten photosensitiven Region und der zweiten photosensitiven Region befindet.
  10. Halbleiterstruktur, umfassend: ein Halbleitersubstrat, das eine erste Fläche und eine zweite Fläche aufweist, die der ersten Fläche gegenüberliegt; eine Isolierungsstruktur, die sich von der ersten Fläche in das Halbleitersubstrat erstreckt, ohne das Halbleitersubstrat zu durchdringen, wobei die Isolierungsstruktur einen oberen Abschnitt und einen unteren Abschnitt umfasst und der obere Abschnitt und der untere Abschnitt mit dem Halbleitersubstrat in Kontakt steht; und eine Region, die einen abgestuften Übergang der Dotierungskonzentration in dem Halbleitersubstrat aufweist, das an den unteren Abschnitt der Isolierungsstruktur anstößt, und nicht an den oberen Abschnitt der Isolierungsstruktur anstößt.
  11. Halbleiterstruktur nach Anspruch 10, wobei die Region einen abgestuften Übergang der Bordotierungskonzentration aufweist.
  12. Halbleiterstruktur nach Anspruch 10 oder 11, wobei sich ein Seitenverhältnis der Querschnittsansicht der Isolierungsstruktur in einem Bereich von etwa 20 bis etwa 100 befindet.
  13. Halbleiterstruktur nach einem der Ansprüche 10 bis 12, wobei sich ein Verhältnis einer Tiefe eines Bodens der Isolierungsstruktur zu einer Tiefe eines Bodens des oberen Abschnitts der Isolierungsstruktur in einem Bereich von etwa 10 bis etwa 70 befindet.
  14. Halbleiterstruktur nach einem der Ansprüche 10 bis 13, wobei der obere Abschnitt der Isolierungsstruktur ein erstes Material enthält und der untere Abschnitt der Isolierungsstruktur ein zweites Material enthält, das sich von dem ersten Material unterscheidet.
  15. Halbleiterstruktur nach Anspruch 14, wobei das erste Material Oxid enthält und das zweite Material Polysilizium enthält.
  16. Halbleiterstruktur nach einem der Ansprüche 10 bis 13, wobei der obere Abschnitt der Isolierungsstruktur ein erstes Material enthält und der untere Abschnitt der Isolierungsstruktur ein zweites Material enthält, das im Wesentlichen dasselbe ist, wie das erste Material.
  17. Halbleiterstruktur nach Anspruch 16, wobei das erste Material und das zweite Material Oxid enthalten.
  18. Verfahren zur Herstellung einer Halbleiterstruktur, umfassend: Ätzen eines Halbleitersubstrats zur Bildung eines Grabens, der sich von einer Vorderseite des Halbleitersubstrats in das Halbleitersubstrat erstreckt; Abscheiden einer Oxidlage auf dem Halbleitersubstrat zum Abdecken der Vorderseite und eines Abschnitts von Seitenwänden des Grabens; Abscheiden einer epitaktischen Lage auf den freigelegten Seitenwänden des Grabens; Entfernen der Oxidlage; und Füllen eines Füllmaterials in den Graben.
  19. Verfahren nach Anspruch 18, wobei das Füllen des Füllmaterials in den Graben umfasst: Füllen eines Oxids in den Graben; und Durchführen eines Planarisierungsverfahrens auf der Vorderseite des Halbleitersubstrats.
  20. Halbleiterstruktur nach Anspruch 18 oder 19, wobei das Füllen des Füllmaterials in den Graben umfasst: Füllen des Grabens mit Polysiliziummaterial; Entfernen eines Abschnitts des Polysiliziums zur Bildung eines flachen Grabens; Füllen des flachen Grabens mit einem Oxidmaterial; und Durchführen eines Planarisierungsverfahrens auf der Vorderseite des Halbleitersubstrats.
DE102018124703.6A 2017-11-17 2018-10-08 Halbleiterstruktur und Verfahren zur Herstellung derselben Pending DE102018124703A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762587888P 2017-11-17 2017-11-17
US62/587,888 2017-11-17
US15/903,560 US10658409B2 (en) 2017-11-17 2018-02-23 Semiconductor structure and method of manufacturing the same
US15/903,560 2018-02-23

Publications (1)

Publication Number Publication Date
DE102018124703A1 true DE102018124703A1 (de) 2019-05-23

Family

ID=66336537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124703.6A Pending DE102018124703A1 (de) 2017-11-17 2018-10-08 Halbleiterstruktur und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US20220320155A1 (de)
DE (1) DE102018124703A1 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499967B2 (ja) * 2001-09-18 2010-07-14 セイコーインスツル株式会社 半導体集積回路の製造方法
JP3906198B2 (ja) * 2003-11-21 2007-04-18 株式会社東芝 半導体記憶装置及びその製造方法
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP5010660B2 (ja) * 2009-09-25 2012-08-29 株式会社東芝 半導体装置およびその製造方法
KR20140006370A (ko) * 2012-07-04 2014-01-16 삼성전자주식회사 반도체 소자
KR102368573B1 (ko) * 2015-01-14 2022-03-02 삼성전자주식회사 이미지 센서
US9831327B2 (en) * 2015-09-18 2017-11-28 Nxp Usa, Inc. Electrostatic discharge protection devices and methods of forming the same
KR20170084519A (ko) * 2016-01-12 2017-07-20 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
US20220320155A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102018100062B4 (de) Drive-In-Verfahren für Gatestruktur-Passivierungsspezies und eine dadurch ausgebildete Struktur
DE102015115940B4 (de) Verfahren zur Herstellung von Grabenisolationsbereichen und integrierte Schaltkreisstruktur mit Grabenisolationsbereichen
DE102017118989A1 (de) Verfahren zum ausbilden einer absorptionsverbesserungsstruktur für einen bildsensor
US10658409B2 (en) Semiconductor structure and method of manufacturing the same
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102015109641A1 (de) Implantatsschadenfreier Bildsensor und diesbezügliches Verfahren
DE102016100273B4 (de) Halbleitervorrichtungsstruktur
DE102020112378A1 (de) Bsi-chip mit einer rückseitenausrichtmarke
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102015105953B4 (de) Bildsensor und Verfahren zu seiner Ausbildung
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102017110386A1 (de) Halbleitervorrichtung mit einem Hohlraum und Verfahren für deren Herstellung
DE102017118303B4 (de) Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen
DE102019114944A1 (de) Bildsensor mit pad-struktur
DE102018106270A1 (de) Bildsensor mit einer oberflächenstruktur mit verbesserter quantenausbeute
DE102018124703A1 (de) Halbleiterstruktur und Verfahren zur Herstellung derselben
DE102013112683A1 (de) Verfahren zum ausbilden einer halbleiterstruktur und halbleiterstruktur
DE102021117988A1 (de) Bildsensor
DE102021107148A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE102020111371A1 (de) Absorptionsanreicherungsstruktur zur erhöhung der quanteneffizienz eines bildsensors
DE102018122505A1 (de) Rückseitige Tiefgrabenisolier- (BDTI) Struktur für Bildsensor mit Pinned-Photodiode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication