DE102019114944A1 - Bildsensor mit pad-struktur - Google Patents

Bildsensor mit pad-struktur Download PDF

Info

Publication number
DE102019114944A1
DE102019114944A1 DE102019114944.4A DE102019114944A DE102019114944A1 DE 102019114944 A1 DE102019114944 A1 DE 102019114944A1 DE 102019114944 A DE102019114944 A DE 102019114944A DE 102019114944 A1 DE102019114944 A1 DE 102019114944A1
Authority
DE
Germany
Prior art keywords
layer
image sensor
pad
oxide
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019114944.4A
Other languages
English (en)
Inventor
Huai-Jen Tung
Ching-Chung Su
Keng-Ying Liao
Po-Zen Chen
Su-Yu Yeh
S.Y. Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019114944A1 publication Critical patent/DE102019114944A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Offenbarung beschreibt das Ausbilden einer Pad-Struktur in einer Bildsensorvorrichtung unter Verwendung eines Opferisolationsbereichs und eines Stapels auf Siliziumoxidbasis ohne dazwischenliegende Nitrid-Ätzstoppschichten. Die Bildsensorvorrichtung umfasst eine Halbleiterschicht, die eine erste horizontale Fläche entgegengesetzt zu einer zweiten horizontalen Fläche aufweist; und eine Metallisierungsschicht, die auf der zweiten horizontalen Fläche der Halbleiterschicht ausgebildet ist, wobei die Metallisierungsschicht eine dielektrische Schicht umfasst. Die Bildsensorvorrichtung umfasst auch einen Pad-Bereich, der die Halbleiterschicht von der ersten horizontalen Fläche zu der zweiten horizontalen Fläche durchquert. Der Pad-Bereich umfasst eine Oxidschicht ohne dazwischenliegende Nitridschichten, die auf der dielektrischen Schicht der Metallisierungsschicht ausgebildet ist, und eine Pad-Struktur in räumlichem Kontakt mit einer leitfähigen Struktur der Metallisierungsschicht.

Description

  • HINTERGRUND
  • Halbleiter-Bildsensoren werden verwendet, um einfallende sichtbare oder nicht sichtbare Strahlung wie sichtbares Licht, Infrarotlicht usw. zu erfassen. Komplementäre MetallOxid-Halbleiter-Bildsensoren (CMOS-Bildsensoren) und Sensoren mit ladungsgekoppelten Vorrichtungen (CCD-Sensoren) werden in verschiedenen Anwendungen verwendet, etwa in Photo-Digitalkameras, Mobiltelefonen, Tablets, Brillen usw. Diese Bildsensoren verwenden ein Array von Pixeln, die die einfallende Strahlung absorbieren (z. B. erfassen) und in elektrische Signale umwandeln. Ein Beispiel für einen Bildsensor ist eine rückseitig beleuchtete Bildsensorvorrichtung (BSI-Bildsensorvorrichtung), die Strahlung von einer „Rückseite“ eines Substrats erfasst.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Es wird angemerkt, dass gemäß der üblichen Praxis in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Darstellung und Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 ist eine Draufsicht einer beispielhaften Bildsensorvorrichtung gemäß einigen Ausführungsformen.
    • 2 ist eine Querschnittsansicht einer teilweise gefertigten Bildsensorvorrichtung mit einer Halbleiterschicht und Strahlungserfassungsbereichen gemäß einigen Ausführungsformen.
    • Die 3 und 4 sind Querschnittsansichten einer teilweise gefertigten Bildsensorvorrichtung während der Herstellung von Isolationsbereichen gemäß einigen Ausführungsformen.
    • 5 ist eine Querschnittsansicht einer teilweise gefertigten Bildsensorvorrichtung mit Metallisierungsschichten und einem darauf ausgebildeten anwendungsspezifischen integrierten Schaltkreises gemäß einigen Ausführungsformen.
    • 6 ist eine Querschnittsansicht einer teilweise gefertigten Bildsensorvorrichtung nach dem Ausbilden von Isolationsbereichen zwischen Strahlungserfassungsbereichen und dem Abscheiden einer Passivierungsschicht gemäß einigen Ausführungsformen.
    • Die 7 bis 10 sind Querschnittsansichten einer teilweise gefertigten Bildsensorvorrichtung während der Herstellung einer Pad-Struktur-Öffnung gemäß einigen Ausführungsformen.
    • 11 ist eine vergrößerte Querschnittsansicht eines Isolationsbereichs in einer teilweise gefertigten Bildsensorvorrichtung nach dem Ausbilden von Pad-Struktur-Öffnungen gemäß einigen Ausführungsformen.
    • 12 ist eine Querschnittsansicht einer teilweise gefertigten Bildsensorvorrichtung nach dem Ausbilden von Pad-Struktur-Öffnungen gemäß einigen Ausführungsformen.
    • 13 ist eine Querschnittsansicht einer teilweise gefertigten Bildsensorvorrichtung nach dem Ausbilden einer Pad-Struktur gemäß einigen Ausführungsformen.
    • Die 14A und 14B sind ein Flussdiagramm eines beispielhaften Verfahrens zum Ausbilden einer Bildsensorvorrichtung mit einer Pad-Struktur gemäß einigen Ausführungsformen, die in einem Oxidstapel ausgebildet ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element angeordnet sind, so dass das erste und das zweite Element nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung schreibt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Der Begriff „nominal“, wie er hier verwendet wird, bezieht sich auf einen gewünschten oder Zielwert einer Eigenschaft oder eines Parameters für eine Komponente oder einen Prozessvorgang, die während der Entwurfsphase eines Produkts oder eines Prozesses festgelegt werden, zusammen mit einem Wertebereich über und/oder unter dem gewünschten Wert. Der Wertebereich kann auf geringfügige Schwankungen in den Herstellungsverfahren und/oder Toleranzen zurückzuführen sein.
  • In einigen Ausführungsformen können die Ausdrücke „etwa“ und „im Wesentlichen“ einen Wert einer gegebenen Größe bezeichnen, der innerhalb von 5 % des Werts (z. B. ± 1 %, ± 2 %, ± 3 %, ± 4 %, ± 5 % des Wertes) schwanken.
  • Eine rückseitig beleuchtete Bildsensorvorrichtung (BSI-Bildsensorvorrichtung) kann ein Halbleitersubstrat (z. B. ein Siliziumsubstrat) mit darin ausgebildeten Pixeln, oder Strahlungserfassungsbereichen umfassen. Wie hierin offenbart, können die Ausdrücke „Strahlungserfassungsbereiche“ und „Pixel“ austauschbar verwendet werden. Eine BSI-Bildsensorvorrichtung kann ein Pixelarray umfassen, das in dem Halbleitersubstrat angeordnet ist. Das Pixelarray liegt über einer Mehrebenen-Metallisierungsschicht (z. B. einer oder mehreren Verbindungsstrukturen), die auf einer ersten Oberfläche des Halbleitersubstrats ausgebildet ist. Die erste Oberfläche des Halbleitersubstrats wird hier als „Vorderseite“ des Halbleitersubstrats bezeichnet. Das Pixelarray erstreckt sich in das Halbleitersubstrat und ist so konfiguriert, dass es Strahlung von einer zweiten Oberfläche des Halbleitersubstrats empfängt, die der Vorderseite des Halbleitersubstrats gegenüberliegt. Diese zweite Oberfläche des Halbleitersubstrats, die die Strahlung empfängt (und der Vorderseite des Halbleitersubstrats gegenüberliegt), wird hier als „Rückseite“ des Halbleitersubstrats bezeichnet.
  • Die Pixel in dem Halbleitersubstrat sind mit Isolationsstrukturen, z. B. TiefgrabenIsolationsstrukturen (DTI-Strukturen), elektrisch isoliert. Mit den zuvor genannten Isolationsstrukturen ausgerichtet (und auf der Rückseite des Halbleitersubstrats ausgebildet) liegen entsprechende Gitterstrukturen, die eine optische Isolation zwischen benachbarten Pixeln bereitstellen. Benachbarte Gitterstrukturen bilden gemeinsam Zellen. Ferner bilden die Zellen gemeinsam eine Verbundgitterstruktur, die zum Aufnehmen von Farbfiltermaterial konfiguriert ist. Laut der obigen Beschreibung wird die Verbundgitterstruktur auf der Rückseite des Halbleitersubstrats ausgebildet.
  • Farbfiltermaterial kann zwischen benachbarten Gitterstrukturen angeordnet werden, um Farbfilter auszubilden. Das Farbfiltermaterial kann so gewählt werden, dass Licht mit einer gewünschten Wellenlänge das Filtermaterial durchläuft, während Licht mit anderen Wellenlängen von dem Farbfiltermaterial absorbiert wird. Beispielsweise würde ein grünes Licht filterndes Material, das ungefiltertes natürliches Licht empfängt, den grünen Lichtanteil (Wellenlängen zwischen etwa 495 nm und etwa 570 nm) durch den Filter passieren lassen, würde aber alle anderen Wellenlängen absorbieren. Die Farbfilter sind mit den jeweiligen Pixel ausgerichtet, um den entsprechenden Pixeln gefiltertes Licht zuzuführen.
  • Die Komponenten der BSI-Sensorvorrichtung (z. B. Pixel, Transistoren, Kondensatoren, Speicherstrukturen, andere Chips, die an der BSI-Sensorvorrichtung angebracht sind, usw.) können über Drahtverbinder, die an Pad-Strukturen befestigt sind, die auf der Rückseite des Halbleitersubstrats ausgebildet sind, mit externen Vorrichtungen (z. B. einer externen Schaltung) elektrisch verbunden werden. Um dies zu erreichen, erstrecken sich die Pad-Strukturen einer BSI-Sensorvorrichtung räumlich von der Rückseite des Halbleitersubstrats zur Vorderseite des Halbleitersubstrats und sind elektrisch mit der Mehrebenen-Metallisierungsschicht des BSI-Sensors verbunden. So kann die Mehrebenen-Metallisierungsschicht der BSI-Sensorvorrichtung, die eine elektrische Signalverbindung mit der BSI-Sensorvorrichtung bereitstellt, über die Pad-Strukturen elektrisch mit einer externen Vorrichtung oder Schaltung verbunden werden. Die Pad-Strukturen können am Rand der BSI-Sensorvorrichtung um die Pixel oder die Strahlungserfassungsbereiche herum angeordnet sein. Eine solche Anordnung ist beispielsweise in 1 gezeigt, die eine Draufsicht einer BSI-Sensorvorrichtung 100 gesehen von der Rückseite des Halbleitersubstrats aus zeigt. In der Ansicht von 1 ist ein Pixelarray 102 von Pixeln 104 seitlich von einem oder mehreren Pad-Arrays 106 umgeben, die Pad-Strukturen 108 aufweisen.
  • Das Ausbilden der Pad-Strukturen 108 in dem Halbleitersubstrat erfordert ein Ätzen des Halbleitersubstrats von der Rückseite, bis eine leitfähige Struktur der Mehrebenen-Metallisierungsschicht nahe der Vorderseite des Halbleitersubstrats freigelegt ist. Das Ausbilden der Pad-Struktur wird erreicht, indem Pad-Struktur-Öffnungen mit einem leitfähigen Material (z. B. einer Kupfer-Aluminium-Legierung) gefüllt werden.
  • Verschiedene Ausführungsformen gemäß dieser Offenbarung beschreiben das Ausbilden von Pad-Strukturen in einer Bildsensorvorrichtung (z. B. einer BSI-Bildsensorvorrichtung) unter Verwendung eines Opferisolationsbereichs und von Siliziumoxid-basierten Schichten (z. B. eines Siliziumoxid-basierten Stapels). Der Siliziumoxid-basierte Stapel umfasst keine dazwischenliegenden Nitrid-Ätzstoppschichten und vereinfacht daher den Ätzprozess während der Ausbildung von Pad-Struktur-Öffnungen. In einigen Ausführungsformen wird der Ätzprozess in Bezug auf die Ätzchemie und die Anzahl der Ätzvorgänge vereinfacht. In einigen Ausführungsformen umfassen die Siliziumoxid-basierten Schichten Siliziumoxid, undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), Polyethyloxazolin (PEOX), Fluor-dotiertes Silikatglas (FSG), ein Low-k-Dielektrikum oder Kombinationen davon.
  • Eine Pad-Struktur-Bildung unter Verwendung eines Opferisolationsbereichs und Siliziumoxid-basierter Schichten werden unter Verwendung der beispielhaften Strukturen beschrieben, die in den 1 bis 13 gezeigt sind.
  • 2 ist eine Querschnittsansicht eines teilweise gefertigten Bildsensors 200 (z. B. eines teilweise gefertigten BIS-Bildsensors) mit strahlungsempfindlichen Bereichen oder Pixeln 202A, 202B, und 202C, die in einer Halbleiterschicht 204 ausgebildet sind. In einigen Ausführungsformen ist die Halbleiterschicht 204 ein Halbleitersubstrat (z. B. ein Bulk-Halbleiterwafer oder eine obere Schicht eines Halbleiter-auf-Isolator-Wafers (SOI-Wafers)) mit einer Dicke von mehr als etwa 6 µm (z. B. etwa 6,15 µm, etwa 6,30 µm, etwa 6,50 µm und etwa 6,70 µm). Beispielhaft und nicht einschränkend kann die Halbleiterschicht 204 ein Halbleitermaterial wie Silizium, Germanium, einen Verbindungshalbleiter, einen Legierungshalbleiter, ein beliebiges anderes geeignetes Halbleitermaterial und/oder Kombinationen davon umfassen. Ferner kann die Halbleiterschicht 204 ein Epitaxiematerial sein, das zur Leistungssteigerung verspannt ist und/oder mit n-Dotierstoffen, p-Dotierstoffen oder Kombinationen davon dotiert ist. In weiteren Ausführungsformen weist die Halbleiterschicht 204 Kombinationen von p- und n-dotierten Bereichen auf.
  • Die strahlungsempfindlichen Bereiche oder Pixel 202A, 202B, und 202C sind in einem Teil der Halbleiterschicht 204 ausgebildet, der als Pixelbereich 204A bezeichnet wird. In einigen Ausführungsformen ist der Pixelbereich 204A ein mittlerer Bereich der Halbleiterschicht 204. Zum Beispiel kann der Pixelbereich 204A einem Bereich entsprechen, in dem das Pixelarray 102 in der BSI-Sensorvorrichtung 100 ausgebildet ist, die in 1 gezeigt ist.
  • Die strahlungsempfindlichen Bereiche oder Pixel 202A, 202B, und 202C sind so konfiguriert, dass sie elektromagnetische Strahlung erfassen, beispielsweise einfallendes sichtbares Licht. Beispielhaft und nicht einschränkend umfasst jedes der Pixel 202A, 202B, und 202C eine Photodiodenstruktur, beispielsweise eine Photodiode mit gepinnter Schicht, ein Photogate, einen Rücksetztransistor, einen Sourcefolgertransistor, einen Transfertransistor, irgendeine andere geeignete Struktur und/oder Kombinationen davon. Ferner können die Pixel 202A, 202B, und 202C auch als „Strahlungserfassungsvorrichtungen“ oder „Lichtsensoren“ bezeichnet werden. Der Einfachheit halber sind drei Pixel 202A, 202B, und 202C in 2 gezeigt; es können jedoch eine beliebige Anzahl von Pixeln in der Halbleiterschicht 204 implementiert werden. In einigen Ausführungsformen werden die Pixel 202A, 202B, und 202C durch Dotieren einer Halbleiterschicht 204 von der Vorderseite 204F ausgebildet. Beispielsweise und nicht einschränkend kann der Dotierungsprozess ein Dotieren einer Halbleiterschicht 204 mit einem p-Dotierstoff wie Bor oder einem n-Dotierstoff wie Phosphor oder Arsen umfassen. In einigen Ausführungsformen werden die Pixel 202A, 202B, und 202C durch einen Dotierstoffdiffusionsprozess ausgebildet.
  • In einigen Ausführungsformen sind Pad-Strukturen in einem Pad-Bereich 204C ausgebildet, die am Rand der Halbleiterschicht 204 angeordnet sind. Beispielhaft und nicht einschränkend entspricht der Pad-Bereich 204C einem Bereich, in dem die Pad-Arrays 106 in der BSI-Sensorvorrichtung 100 ausgebildet sind, die in 1 gezeigt ist. Bezugnehmend auf 2 ist gemäß einigen Ausführungsformen ein Isolationsbereich, der zur Unterstützung der Pad-Bildung verwendet wird, in dem Pad-Bereich 204C der Halbleiterschicht 204 ausgebildet. In einigen Ausführungsformen können gleichzeitig mit dem Isolationsbereich in dem Pad-Bereich 204C Isolationsbereiche in den Pixelbereichen 204A ausgebildet werden, um die Pixel 202A, 202B und 202C zu isolieren. Beispielhaft und nicht einschränkend können die Isolationsbereiche in einem Abschnitt der Vorderseite 204F ausgebildet sein.
  • Bezugnehmend auf 3 wird eine Photoresistschicht 300 auf der Vorderseite 204F der Halbleiterschicht 204 so angeordnet und strukturiert, dass ein Teil der Vorderseite 204F in dem Pad-Bereich 204C infolge des Strukturierungsvorgangs freigelegt ist. Anschließend bildet ein Ätzprozess unter Verwendung der strukturierten Photoresistschicht 300 als Ätzmaske eine Öffnung 302 und Öffnungen 304 in der Vorderseite 204F der Halbleiterschicht 204 aus. Beispielhaft und nicht einschränkend verwendet der Ätzprozess ein Trockenätzmittel 306, etwa ein Halogen-basiertes Gas. Wenn die Halbleiterschicht 204 beispielsweise Silizium umfasst, kann das Trockenätzmittel 306 ein Bromwasserstoffgas (HBr-Gas) umfassen. Gemäß einigen Ausführungsformen werden Isolationsbereiche in den Öffnungen 302 und 304 ausgebildet. Eine Tiefe D der Öffnung 302, gemessen von der Vorderseite 204F, definiert eine Dicke des Isolationsbereichs. Beispielhaft und nicht einschränkend können die Öffnungen 304 aufgrund von Ätzladungseffekten eine Tiefe aufweisen, die kleiner oder gleich D ist. In einigen Ausführungsformen liegt die Tiefe D der Öffnung 302 zwischen etwa 100 nm und etwa 1000 nm (z. B. zwischen etwa 100 nm und 200 nm, zwischen etwa 150 nm und etwa 300 nm, zwischen etwa 250 nm und etwa 500 nm, zwischen etwa 350 und etwa 700 nm, zwischen etwa 450 nm und etwa 900 nm und zwischen etwa 600 nm und etwa 1000 nm). Nach dem Ausbilden der Öffnung 302 und der Öffnungen 304 kann die strukturierte Photoresistschicht 300 mit einem Nassätzprozess entfernt werden.
  • In einigen Ausführungsformen werden die Isolationsbereiche anschließend durch Abscheiden einer oder mehrerer Schichten ausgebildet, die Siliziumoxid, USG, PSG, BPSG, PEOX, FSG, ein Low-k-Dielektrikum (z. B. mit einem k-Wert von weniger als etwa 3,9) oder Kombinationen davon umfassen, ohne darauf beschränkt zu sein. Die eine oder mehreren Schichten des Isolationsbereichs können „deckend“ abgeschieden werden (z. B. auf der gesamten Vorderseite 204F der Halbleiterschicht 204 abgeschieden werden), um die Öffnungen 302 und 304 zu füllen. Nachfolgend kann ein Planarisierungsprozess (z. B. ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess)) oder ein Rückätzprozess (z. B. ein Trockenätzprozess) abgeschiedenes Material außerhalb der Öffnungen entfernen. Beispielhaft und nicht einschränkend zeigt 4 einen teilweise gefertigten Bildsensor 200 nach dem Ausbilden des Isolationsbereichs 400 in dem Pad-Bereich 204C und der Isolationsbereiche 402 in dem Pixelbereich 204A. Gemäß einigen Ausführungsformen ist eine obere Fläche der Isolationsbereiche 400 und 402 im Wesentlichen koplanar mit der Vorderseite 204F der Halbleiterschicht 204, wie in 4 gezeigt. In einigen Ausführungsformen liegt die Dicke, oder Höhe des Isolationsbereichs 400 zwischen etwa 100 nm und etwa 1000 nm (z. B. zwischen etwa 100 nm und 200 nm, zwischen etwa 150 nm und etwa 300 nm, zwischen etwa 250 nm und etwa 500 nm, zwischen etwa 350 nm und etwa 700 nm, zwischen etwa 450 nm und etwa 900 nm und zwischen etwa 600 nm und etwa 1000 nm). In einigen Ausführungsformen ist die Dicke oder Höhe der Isolationsbereiche 402 kleiner oder gleich der Dicke oder Höhe des Isolationsbereichs 400.
  • Mit Bezug auf 5 kann eine Vorrichtungsschicht 500 mit Halbleitervorrichtungen 502 (z. B. Feldeffekttransistoren) gemäß einem Chiplayout auf der Vorderseite 204F der Halbleiterschicht 204 ausgebildet werden. Die Vorrichtungsschicht 500 kann auch zusätzliche Elemente oder Strukturen umfassen, beispielsweise dotierte Bereiche, Dummy-Bereiche, Epitaxieschichten, Kondensatorstrukturen, Widerstände usw. Diese zusätzlichen Elemente oder Strukturen der Vorrichtungsschicht 500 sind in 5 der Einfachheit halber nicht gezeigt. Die Vorrichtungsschicht 500 umfasst ferner vertikale leitfähige Strukturen 504 (z. B. Metallkontakte), die die Halbleitervorrichtungen 502 und andere Elemente der Vorrichtungsschicht 500 mit oberen Metallisierungsschichten 508 elektrisch verbinden. In einigen Ausführungsformen umfasst die Vorrichtungsschicht 500 ferner eine Nitridschicht 506, die als Ätzstoppschicht (ESL) in einem nachfolgenden Ätzvorgang während des Ausbildens der Pad-Struktur verwendet wird. Beispielhaft und nicht einschränkend können die leitfähigen Strukturen 504 ein Middle-Of-Line-Verdrahtungsnetzwerk (MOL-Verdrahtungsnetzwerk) bilden.
  • In einigen Ausführungsformen umfassen die oberen Metallisierungsschichten 508 eine oder mehrere Metallisierungsschichten, wie beispielsweise die Metallisierungsschichten 508A bis 508D. In einigen Ausführungsformen ist die Metallisierungsschicht 508A eine erste Metallisierungsschicht und die Metallisierungsschicht 508D ist eine oberste Metallisierungsschicht. In einigen Ausführungsformen bilden die Metallisierungsschichten 508 ein Back-End-Of-Line-Verdrahtungsnetzwerk (BEOL-Verdrahtungsnetzwerk). Jede Schicht der Metallisierungsschichten 508 (z. B. der Metallisierungsschichten 508A bis 508D) können seitliche leitfähige Strukturen 510 (z. B. Leitungen) und vertikale leitfähige Strukturen 512 (z. B. vertikalen Verbindungszugriff (Durchkontaktierungen)) umfassen, wobei die vertikalen leitfähigen Strukturen 512 benachbarte Metallisierungsschichten entlang der z-Achse verdrahten.
  • In einigen Ausführungsformen umfassen die Vorrichtungsschicht 500 und die obere Metallisierungsschichten 508 ferner eine dielektrische Schicht 514, die die Elemente und Strukturen darin elektrisch isoliert. In einigen Ausführungsformen ist dielektrische Schicht 514 eine dielektrische Zwischenschicht (ILD) oder eine dielektrische Zwischenmetallschicht (IMD), die Siliziumoxid, USG, BPSG, ein Low-k-Dielektrikum (z. B. mit einer Dielektrizitätskonstante von weniger als 3,9) oder einen Stapel von Dielektrika umfasst, beispielsweise ein Low-k-Dielektrikum und ein weiteres Dielektrikum: (i) ein Low-k-Dielektrikum (z. B. kohlenstoffdotiertes Siliziumoxid) und ein stickstoffdotiertes Siliziumkarbid; (ii) ein Low-k-Dielektrikum (z. B. kohlenstoffdotiertes Siliziumoxid) und ein sauerstoffdotiertes Siliziumkarbid; (iii) ein Low-k-Dielektrikum (z. B. kohlenstoffdotiertes Siliziumoxid) mit Siliziumnitrid; oder (iv) ein Low-k-Dielektrikum (z. B. kohlenstoffdotiertes Siliziumoxid) mit Siliziumoxid. In einigen Ausführungsformen kann sich die dielektrische Schicht 514 in der Vorrichtungsschicht 500 von der dielektrischen Schicht 514 in den Metallisierungsschichten 508 unterscheiden. Ferner kann die Nitridschicht 506 zwischen der dielektrischen Schicht 514 der Vorrichtungsschicht 500 und einer Vorderseite 204F der Halbleiterschicht 204 angeordnet sein. In einigen Ausführungsformen wird die Nitridschicht 506 um die Halbleitervorrichtungen 502 herum, jedoch nicht zwischen den Halbleitervorrichtungen 502 und der Halbleiterschicht 204 ausgebildet.
  • In weiteren Ausführungsformen können die Vorrichtungsschicht 500 und die obere Metallisierungsschichten 508 auf einer getrennten Halbleiterschicht (z. B. einer anderen als der Halbleiterschicht) 204) ausgebildet werden und anschließend an der Vorderseite 204F der Halbleiterschicht 204 befestigt werden.
  • In einigen Ausführungsformen kann ein anwendungsspezifischer integrierter Schaltkreis (ASIC) 516 auf der obersten Metallisierungsschicht 508D des teilweise gefertigten Bildsensors 200 angebracht werden, so dass sie einen dreidimensionalen Stapel (3D-Stapel) bilden. Beispielhaft und nicht einschränkend können Bondstrukturen 518 verwendet werden, um den ASICs 516 mit der obersten Metallisierungsschicht 508D des teilweise gefertigten Bildsensors 200 elektrisch und mechanisch zu verbinden. Beispielhaft und nicht einschränkend kann der ASIC 516 dem teilweise gefertigten Bildsensor 200 Funktionalität hinzufügen, oder kann Funktionen des teilweise gefertigten Bildsensors 200 steuern. In einigen Ausführungsformen umfasst der ASIC 516 Metallisierungsschichten, Halbleitervorrichtungen und Speichervorrichtungen, oder kann ein Stapel von Chips sein, beispielsweise Speicherchips, Zentralprozessorchips (CPU-Chips), anderen funktionalen Chips (z. B. RF-Chips) oder Kombinationen davon.
  • In einigen Ausführungsformen kann die Fertigung des teilweise gefertigten Bildsensors 200 mit dem Ausbilden zusätzlicher Strukturen in der Halbleiterschicht 204 von der Rückseite 204B fortgesetzt werden. Zu diesem Zweck kann der teilweise gefertigte Bildsensor 200 um 180° um die x-Achse gedreht werden, wie in 6 gezeigt. In einigen Ausführungsformen werden Isolationsbereiche 600 ausgebildet, die mit den Isolationsbereichen 402 ausgerichtet sind, um die Strahlungserfassungsbereiche oder Pixel 202A, 202B, und 202C in dem Pixelbereich 204A der Halbleiterschicht 204 weiter zu isolieren. Beispielhaft und nicht einschränkend können die Isolationsbereiche 600 ein oder mehrere Dielektrika umfassen und Tiefgrabenisolationsstrukturen (DTI-Strukturen) bilden. Beispielhaft und nicht einschränkend können die Isolationsbereiche 600 ausgebildet werden, indem die Halbleiterschicht 204 geätzt wird, um Gräben zwischen den entsprechenden Strahlungserfassungsbereichen oder Pixeln 202A, 202B, und 202C auszubilden. Die Gräben werden anschließend mit einem oder mehreren Dielektrika gefüllt. In einigen Ausführungsformen bilden die eine oder mehreren dielektrischen Schichten, die zum Ausbilden der Isolationsbereiche 600 in dem Pixelbereich 204A verwendet werden, eine Schicht auf dem Pad-Bereich 204C der Halbleiterschicht 204, wie in 6 gezeigt. In weiteren Ausführungsformen wird vor dem Ausbilden der Isolationsbereiche 600 auf der Rückseite 204B die Halbleiterschicht 204 auf eine Dicke T ausgedünnt, wie in 6 gezeigt. Beispielhaft und nicht einschränkend kann die Dicke T im Bereich von etwa 2 µm bis etwa 6 µm (z. B. bei etwa 3 µm) liegen. Das Ausdünnen der Halbleiterschicht 204 kann beispielsweise durch einen Planarisierungsprozess (z. B. einen CMP-Prozess), einen Rückätzprozess (z. B. einen Trockenätzprozess), einen anderen Ausdünnungsprozess (z. B. Schleifen) oder eine Kombination davon durchgeführt werden. Das Ausdünnen der Halbleiterschicht 204 erleichtert das Ausbilden der Isolationsbereiche 600 und das anschließende Ausbilden der Pad-Struktur. Zum Beispiel kann eine ausgedünnte Halbleiterschicht 204 (z. B. von etwa 3 µm) ihr Ätzen und das Ausbilden der Isolationsbereiche 600 und der Pad-Struktur erleichtern, verglichen beispielsweise mit einer dickeren Halbleiterschicht 204 (z. B. von etwa 6 µm oder dicker).
  • Anschließend kann eine Passivierungsschicht 602 auf den Isolationsbereichen 600 abgeschieden werden, wie in 6 gezeigt. Die Passivierungsschicht 602 kann eine dielektrische Schicht sein, wie z. B. Siliziumoxid, Siliziumnitrid oder Kombinationen davon. In einigen Ausführungsformen ist die Passivierungsschicht 602 eine Schutzschicht oder eine Hartmaskenschicht (HM-Schicht), die auf dem Pixelbereich 204A und dem Pad-Bereich 204C gezüchtet oder abgeschieden wird, wie in 6 gezeigt. Bezugnehmend auf 7 kann eine Photoresistschicht 700 auf der Passivierungsschicht 602 angeordnet werden und anschließend in dem Pad-Bereich 204C strukturiert werden, um einen Teil der Passivierungsschicht 602 freizulegen, der mit dem Isolationsbereich 400 ausgerichtet ist. In einigen Ausführungsformen und unter Bezugnahme auf 8 bildet ein Trockenätzprozess (z. B. ein reaktiver Ionenätzprozess (RIE-Prozess)), der einen oder mehrere Ätzvorgänge verwenden kann, eine Öffnung 800 aus, um die dielektrische Schicht 514 der Vorrichtungsschicht 500 freizulegen.
  • In einigen Ausführungsformen kann der Trockenätzprozess ein oder mehrere unterschiedliche Ätzgase zum Ätzen der Passivierungsschicht 602, der Schicht der Isolationsbereiche 600, der Halbleiterschicht 204, des Isolationsbereichs 400 und der Nitridschicht 506 verwenden. Beispielhaft und nicht einschränkend kann das Material der Halbleiterschicht 204 (z. B. Silizium) mit einem Gasgemisch aus Chlor (Cl2) und HBr geätzt werden. In einigen Ausführungsformen endet der Trockenätzprozess auf dem Isolationsbereich 400. In einigen Ausführungsformen ätzt der Trockenätzprozess zwischen etwa 200 Å und 300 Å Material aus dem Isolationsbereich 400, bevor er beendet wird. Anschließend entfernt der Trockenätzprozess, z. B. unter Verwendung von Tetrafluormethan-Gas (CF4-Gas), den Isolationsbereich 400 und endet auf der Nitridschicht 506. Ein Überätzvorgang, z. B. unter Verwendung von Octafluorcyclobutan-Gas (C4F8-Gas), entfernt die Nitridschicht 506, um die dielektrische Schicht 514 der Vorrichtungsschicht 500 freizulegen, wie in 8 gezeigt. Mit anderen Worten wird der Ätzprozess beendet, wenn die dielektrische Schicht 514 der Vorrichtungsschicht 500 durch die Öffnung 800 freigelegt ist.
  • Nach dem Ausbilden der Öffnung 800 kann die strukturierte Photoresistschicht 700 mit einem Nassätzprozess entfernt werden, und eine Oxidschicht 900 kann konform auf den freiliegenden Oberflächen der Öffnung 800 (einschließlich z. B. der dielektrischen Schicht 514 der Vorrichtungsschicht 500) und auf der Passivierungsschicht 602 abgeschieden werden, wie in 9 gezeigt. Beispielhaft und nicht einschränkend ist die Oxidschicht 900 ein Siliziumoxiddielektrikum, wie beispielsweise ein PEOX, mit einem Dickenbereich zwischen etwa 100 nm und etwa 700 nm (z. B. etwa 400 nm). In weiteren Ausführungsformen umfasst die Oxidschicht 900 Materialien wie USG, PSG, BPSG, FSG, ein Low-k-Dielektrikum oder Kombinationen davon. In einigen Ausführungsformen ist die Oxidschicht 900 ein Pufferoxid oder ein Pufferoxidstapel, der den Ätzprozess für die Pad-Struktur-Öffnungsbildung erleichtert.
  • Bezugnehmend auf 10 wird anschließend eine Photoresistschicht 1000 auf dem teilweise gefertigten Bildsensor 200 angeordnet (z. B. rotationsbeschichtet) und strukturiert, um Öffnungen 1002 auszubilden, die Teile der Oxidschicht 900 in der Öffnung 800 freilegen. In einigen Ausführungsformen wird die strukturierte Photoresistschicht 1000 als Ätzmaske verwendet, um während eines Trockenätzprozesses freiliegende Teile der Oxidschicht 900 und der dielektrischen Schicht 514 der Vorrichtungsschicht 500 zu entfernen. In einigen Ausführungsformen ist der Trockenätzprozess ein RIE-Prozess, der CF4-Gas umfasst. Da die Oxidschicht 900 und die dielektrische Schicht 514 der Vorrichtungsschicht 500 Siliziumoxid-basierte Materialien (z. B. PEOX, USG, PSG, BPSG, Siliziumoxid usw.) sind, kann ein vereinfachter Ätzprozess (z. B. ein Ätzprozess mit einer einzigen Ätzchemie) verwendet werden, um die nächstgelegene seitliche leitfähige Struktur 510 der Metallisierungsschicht 508A freizulegen.
  • 11 ist eine vergrößerte Ansicht eines Bereichs 1004 des teilweise gefertigten Bildsensors 200 gemäß einigen Ausführungsformen, der in 10 gezeigt ist, nach dem oben erwähnten Ätzprozess. In 11 legen die sich ergebenden Öffnungen 1100 in der Oxidschicht 900 und der dielektrischen Schicht 514 Teile der seitlichen leitfähigen Struktur 510 frei. 11 ist eine detailliertere Ansicht des Bereichs 1004 und umfasst zusätzliche Schichten, wie eine Auskleidungsschicht 1102 der seitlichen leitfähigen Struktur 510, die der Einfachheit halber in 10 nicht gezeigt ist. Beispielhaft und nicht einschränkend kann die Auskleidungsschicht 1102 Tantalnitrid (TaN) umfassen, das als Diffusionssperrschicht für das leitfähige Material (z. B. Kupfer) in der leitfähigen Struktur 510 dient. In weiteren Ausführungsformen dient die Auskleidungsschicht 1102 als ESL für den Trockenätzprozess, und folglich kann ein zweiter Trockenätzvorgang (z. B. ein Überätzprozess) erforderlich sein, um die Auskleidungsschicht 1102 zu „durchstechen“ und die seitlichen leitfähigen Struktur 510 freizulegen, wie in 11 gezeigt. Beispielhaft und nicht einschränkend kann der Überätzprozess C4F8-Gas verwenden. In einigen Ausführungsformen kann die Auskleidungsschicht 1102 zwischen etwa 25 nm bis etwa 60 nm liegen (z. B. zwischen etwa 25 nm und etwa 40 nm, zwischen etwa 30 nm und etwa 50 nm und zwischen etwa 35 nm und etwa 60 nm). In einigen Ausführungsformen kann der Überätzprozess die leitfähige Struktur 510 oberflächlich so ätzen, dass ein flacher Divot (z. B. zwischen etwa 1 nm bis etwa 5 nm) ausgebildet wird, wie in 11 gezeigt. In einigen Ausführungsformen ist dieses oberflächliche Ätzen beabsichtigt, weil es die Kontaktfläche 1104 der leitfähigen Struktur 510 vergrößert und den Kontaktwiderstand der Pad-Struktur verringert.
  • Beispielhaft und nicht einschränkend können die Öffnungen 1100 ein Seitenverhältnis zwischen etwa 1,2 und etwa 2 (z. B. etwa 1,2, etwa 1,5, etwa 1,8 und etwa 2) und einen Seitenwandwinkel θ zwischen etwa 75° und etwa 85° (z. B. etwa 75°, etwa 78°, etwa 80°, etwa 82°, etwa 83° und etwa 85°) aufweisen.
  • Gemäß einigen Ausführungsformen vereinfacht die Verwendung eines Stapels auf Oxidbasis (z. B. der Oxidschicht 900 und der dielektrischen Schicht 514), im Gegensatz zu einer Kombination aus Oxid- und Nitrid-Ätzstoppschichten, den Ätzprozess hinsichtlich Ätzchemie und erforderlicher Anzahl von Ätzvorgängen und stellt Öffnungen 1100 mit wesentlich vertikaleren Seitenwänden bereit. Beispielsweise kann ein Seitenwandwinkel einer Öffnung in einem Stapel, der eine Kombination aus Oxid- und Nitrid-Ätzstoppschichten umfasst, bis zu 45° flach sein. Ferner verringert ein Stapel auf Oxidbasis aufgrund seiner Homogenität die auf die Pad-Struktur einwirkenden mechanischen Spannungen und mildert spannungsbedingte Ausfälle. Beispielsweise kann sich in Stapeln mit Nitrid- und mit Oxidschichten aufgrund von Unterschieden im Wärmeausdehnungskoeffizient zwischen den Nitrid- und Oxidschichten eine thermische Spannung entwickeln. Die thermische Spannung kann wiederum eine mechanische Spannung in der Pad-Struktur hervorrufen.
  • Gemäß einigen Ausführungsformen ist 12 der teilweise gefertigte Bildsensor 200 nach dem Ausbilden der Öffnungen 1100 und dem Entfernen der strukturierten Photoresistschicht 1000, die in den 10 und 11 gezeigt sind. In Bezug auf die 12 und 13 kann eine Metallschicht in der Öffnung 1100 abgeschieden und anschließend strukturiert werden, um eine Pad-Struktur 1300 auszubilden. Zum Beispiel kann das Strukturieren der Metallschicht mit Photolithographie- und Ätzvorgängen erreicht werden. In einigen Ausführungsformen umfasst die Pad-Struktur 1300 eine Metalllegierung, beispielsweise Aluminiumkupfer (AlCu). Dies ist jedoch nicht einschränkend und andere geeignete Metalle oder Metalllegierungen können verwendet werden. In weiteren Ausführungsformen wird eine dielektrische Schicht 1302 (z. B. eine USG-Schicht oder ein anderes Oxid) auf der Pad-Struktur 1300 abgeschieden. Die dielektrische Oberflächenschicht 1302 kann durch einen CMP-Prozess eingedellt werden („Dishing“), der abgeschiedene Mengen der dielektrischen Schicht 1302 auf der Oxidschicht 900 poliert und entfernt. In einigen Ausführungsformen wird die dielektrische Schicht 1302 so strukturiert, dass eine Öffnung 1304 ausgebildet wird, die einen Teil der Pad-Struktur 1300 freilegt. Beispielhaft und nicht einschränkend kann ein Drahtverbinder, der in 13 nicht gezeigt ist, in der Öffnung 1304 ausgebildet werden. Gemäß einigen Ausführungsformen verbindet ein Drahtverbinder, durch die Pad-Struktur 1300, die Metallisierungsschichten 508 elektrisch mit einer oder mehreren externen Komponenten.
  • Die 14A und 14B beschreiben ein Verfahren 1400 zum Ausbilden einer Pad-Struktur in einer Bildsensorvorrichtung unter Verwendung eines Opferisolationsbereichs und eines Stapels auf Oxidbasis gemäß einigen Ausführungsformen. Der im Verfahren beschriebene Stapel auf Oxidbasis 1400 weist keine Nitrid-Ätzstoppschichten auf, wie beispielsweise Siliziumnitridschichten. Andere Fertigungsvorgänge können zwischen den verschiedenen Vorgängen des Verfahrens 1400 ausgeführt werden und können lediglich der Klarheit halber weggelassen werden. Ausführungsformen der vorliegenden Offenbarung sind nicht auf das Verfahren 1400 beschränkt. Das Verfahren 1400 wird unter Verwendung der in den 2 bis 13 gezeigten beispielhaften Strukturen beschrieben.
  • Unter Bezugnahme auf 14A beginnt das Verfahren 1400 mit Vorgang 1402 und dem Ausbilden eines Isolationsbereichs auf einer Vorderfläche einer Halbleiterschicht. Beispielhaft und nicht einschränkend ähnelt der Isolationsbereich des Verfahrens 1400 dem Isolationsbereich 400, der in der Vorderseite 204F der Halbleiterschicht 204 ausgebildet ist, der in 4 gezeigt und in den 2 und 3 beschrieben ist. In einigen Ausführungsformen liegt die Dicke des Isolationsbereichs 400 zwischen etwa 100 nm und etwa 1000 nm (z. B. zwischen etwa 100 nm und 200 nm, zwischen etwa 150 nm und etwa 300 nm, zwischen etwa 250 nm und etwa 500 nm, zwischen etwa 350 nm und etwa 700 nm, zwischen etwa 450 nm und etwa 900 nm und zwischen etwa 600 nm und etwa 1000 nm) und umfasst eine oder mehrere Oxidschichten wie beispielsweise Siliziumoxid, USG, PSG, BPSG, PEOX, FSG, ein Low-k-Dielektrikum (z. B. kohlenstoffdotiertes Siliziumoxid) oder Kombinationen davon.
  • Unter Bezugnahme auf 14A fährt das Verfahren 1400 mit Vorgang 1404 und dem Ausbilden einer Vorrichtungsschicht und einer oder mehrerer Metallisierungsschichten auf der Vorderseite der Halbleiterschicht fort. Beispielhaft und nicht einschränkend ähneln die Vorrichtungsschicht und die eine oder mehreren Metallisierungsschichten des Vorgangs 1404 der Vorrichtungsschicht 500 und den Metallisierungsschichten 508A bis 508D, die in 5 gezeigt sind. In einigen Ausführungsformen kann die Vorrichtungsschicht (z. B. die Vorrichtungsschicht 500) eine Nitridschicht 506 umfassen, die in einem nachfolgenden Ätzvorgang als Ätzstoppschicht dient. In einigen Ausführungsformen kann ein ASIC (z. B. der in 5 gezeigte ASIC 516) mechanisch und elektrisch mit einer oberen Metallisierungsschicht (z. B. der oberen Metallisierungsschicht 508D) der einen oder den mehreren Metallisierungsschichten gebondet werden, so dass sie einen 3D-Stapel bilden, wie in 5 gezeigt. Beispielhaft und nicht einschränkend kann der ASIC der Bildsensorvorrichtung Funktionalität hinzufügen, Funktionen der Bildsensorvorrichtung steuern oder beides. Somit kann der ASIC Metallisierungsschichten, Halbleitervorrichtungen und Speichervorrichtungen umfassen oder kann ein Stapel von Chips sein, beispielsweise Speicherchips, CPU-Chips, anderen funktionalen Chips (z. B. RF-Chips) oder Kombinationen davon.
  • Unter Bezugnahme auf 14A fährt das Verfahren 1400 mit Vorgang 1406 und dem Ausbilden einer Öffnung in einer Rückseite der Halbleiterschicht (z. B. gegenüber der Vorderseite der Halbleiterschicht) fort, die mit dem Isolationsbereich ausgerichtet ist, so dass eine dielektrische Schicht der Vorrichtungsschicht freigelegt wird. Gemäß einigen Ausführungsformen ist ein Beispiel des Vorgangs 1406 in 8 gezeigt, wo Photolithographie- und Ätzvorgänge verwendet werden, um eine Öffnung 800 in der Rückseite 204B der Halbleiterschicht 204 auszubilden, um die dielektrische Schicht 514 der Vorrichtungsschicht 500 freizulegen. Beispielhaft und nicht einschränkend kann das Material der Halbleiterschicht 204 (z. B. Silizium) mit einem Gasgemisch aus Cl2 und HBr geätzt werden. In einigen Ausführungsformen endet der Trockenätzprozess auf dem Isolationsbereich 400 und ätzt zwischen etwa 200 Å und 300 Å Material aus dem Isolationsbereich 400 bevor er beendet wird. Anschließend entfernt der Trockenätzprozess, z. B. unter Verwendung von Tetrafluormethan-Gas (CF4-Gas), den Isolationsbereich 400 und endet auf der Nitridschicht 506. Ein Überätzvorgang, z. B. unter Verwendung von Octafluorcyclobutan-Gas (C4F8-Gas), entfernt die Nitridschicht 506, um die dielektrische Schicht 514 der Vorrichtungsschicht 500 freizulegen, wie in 8 gezeigt.
  • Unter Bezugnahme auf 14A fährt das Verfahren 1400 mit Vorgang 1408 und dem Abscheiden einer Oxidschicht auf freiliegenden Oberflächen der Öffnung fort. Gemäß einigen Ausführungsformen ist ein Beispiel des Vorgangs 1408 in 9 gezeigt, wo die Oxidschicht 900 auf der Rückseite 204B und den freiliegenden Oberflächen der Öffnung 800, einschließlich freiliegender Teile der dielektrischen Schicht 514 der Vorrichtungsschicht 500, abgeschieden wird. In einigen Ausführungsformen ist die Oxidschicht des Vorgangs 1408, ähnlich der Oxidschicht 900 von 9, ein Siliziumoxid-basiertes Dielektrikum wie PEOX, USG, PSG, BPSG, FSG, ein Low-k-Dielektrikum oder Kombinationen davon, mit einem Dickenbereich zwischen etwa 100 nm und etwa 700 nm (z. B. zwischen etwa 100 nm und etwa 250 nm, zwischen etwa 150 nm und etwa 300 nm, zwischen etwa 270 nm und etwa 400 nm, zwischen etwa 350 und etwa 500 nm, zwischen etwa 420 nm und etwa 600 nm, zwischen etwa 400 und etwa 680 nm und zwischen etwa 450 nm und etwa 700 nm). In einigen Ausführungsformen ist die Oxidschicht des Vorgangs 1408 ein Pufferoxid oder ein Pufferoxidstapel, die den Ätzprozess für die Pad-Struktur-Öffnungen erleichtern, der in Vorgang 1410 des Verfahrens 1400 beschrieben ist.
  • Unter Bezugnahme auf 14A fährt das Verfahren 1400 mit Vorgang 1410 fort, bei dem die Oxidschicht und die dielektrische Schicht der Vorrichtungsschicht geätzt werden, um Pad-Struktur-Öffnungen auszubilden, die eine leitfähige Struktur einer Metallisierungsschicht der einen oder mehreren Metallisierungsschichten freilegen. Beispielhaft und nicht einschränkend sind die Pad-Struktur-Öffnungen (z. B. gemäß dem Vorgang 1410) die Öffnungen 1100 in den 11 und 12. Beispielhaft und nicht einschränkend werden die Öffnungen 1100 mit einem Trockenätzprozess unter Verwendung von CF4-Gas ausgebildet. Da die Oxidschicht 900 und die dielektrische Schicht 514 der Vorrichtungsschicht 500 Siliziumoxid-basierte Dielektrika (z. B. PEOX, USG, PSG, BPSG usw.) verwenden, kann ein vereinfachter Ätzprozess (z. B. ein Ätzprozess mit einer einzigen Ätzchemie) verwendet werden, um eine spezifische seitliche leitfähige Struktur 510 der Metallisierungsschicht 508A freizulegen. Darüber hinaus kann ein Überätzprozess unter Verwendung von C4F8-Gas verwendet werden, um eine Auskleidungsschicht 1102 zu durchstechen und die leitfähige Struktur 510 freizulegen. Beispielhaft und nicht einschränkend können die Öffnungen 1100 ein Seitenverhältnis zwischen etwa 1,2 und etwa 2 und einen Seitenwandwinkel θ zwischen etwa 75° und etwa 85° (z. B. etwa 75°, etwa 78°, etwa 80°, etwa 82°, etwa 83° und etwa 85°) aufweisen.
  • Gemäß einigen Ausführungsformen vereinfacht die Verwendung des Opferisolationsbereichs 400 und eines Stapels auf Oxidbasis (z. B. der Oxidschicht 900 und der dielektrischen Schicht 514), im Gegensatz zu einer Kombination aus Oxidschichten und Nitrid-Ätzstoppschichten, den Ätzprozess in Bezug auf die Ätzchemie und die erforderliche Anzahl von Ätzvorgängen und stellt Öffnungen 1100 mit im Wesentlichen vertikalen Seitenwänden (z. B. zwischen etwa 75° und etwa 85°) bereit. Ferner verringert ein Stapel auf Oxidbasis aufgrund seiner Homogenität die auf die Pad-Struktur einwirkende mechanische Spannung und verringert spannungsbedingte Fehler in der Nähe der Pad-Struktur.
  • Unter Bezugnahme auf 14B fährt das Verfahren 1400 mit Vorgang 1412 und dem Ausbilden einer Pad-Struktur in den Öffnungen fort. Beispielhaft und nicht einschränkend ist eine Pad-Struktur gemäß Vorgang 1420 des Verfahrens 1400 die Pad-Struktur 1300, die in 13 gezeigt ist. Die Pad-Struktur 1300 kann durch Abscheiden und Strukturieren einer Metallschicht ausgebildet werden. In einigen Ausführungsformen umfasst die Pad-Struktur eine Metalllegierung (z. B. Aluminiumkupfer (AlCu)), ein anderes geeignetes Metall oder eine Legierung.
  • Das Verfahren 1400 endet mit Vorgang 1414, bei dem eine dielektrische Schicht auf der Pad-Struktur abgeschieden wird und eine Öffnung in der dielektrischen Schicht ausgebildet wird, um einen Teil der Pad-Struktur freizulegen. In einigen Ausführungsformen ist ein Beispiel für die Öffnung in Vorgang 1414 die Öffnung 1304, die in 13 gezeigt ist. Beispielhaft und nicht einschränkend kann ein Drahtverbinder in der Öffnung ausgebildet werden, um die Metallisierungsschichten des Bildsensors mit externen Komponenten oder Vorrichtungen, etwa anderen Chips, Stromversorgungen usw. elektrisch zu verbinden.
  • Verschiedene Ausführungsformen gemäß dieser Offenbarung beschreiben das Ausbilden einer Pad-Struktur in einer Bildsensorvorrichtung (z. B. einer BSI-Bildsensorvorrichtung) unter Verwendung eines Opferisolationsbereichs und eines Stapels auf Siliziumoxidbasis ohne dazwischenliegende Nitrid-Ätzstoppschichten (z. B. Siliziumnitridschichten). In einigen Ausführungsformen umfasst der Stapel auf Siliziumoxidbasis, in dem die Pad-Struktur-Öffnungen ausgebildet werden, Dielektrika, beispielsweise Siliziumoxid, USG, PSG, BPSG, PEOX FSG, ein Low-k-Dielektrikum oder Kombinationen davon, die den Ätzprozess in Bezug auf Ätzchemie und Anzahl der Ätzvorgänge vereinfachen. Ferner verringert der Stapel auf Oxidbasis aufgrund seiner Homogenität die auf die Pad-Struktur einwirkende mechanische Spannung und verringert spannungsbedingte Fehler in der Nähe der Pad-Struktur. In einigen Ausführungsformen weisen die resultierenden Pad-Struktur-Öffnungen im Wesentlichen vertikale Seitenwände (z. B. zwischen etwa 75° und etwa 85°) auf.
  • In einigen Ausführungsformen umfasst eine Bildsensorvorrichtung eine Halbleiterschicht mit einer ersten horizontalen Oberfläche, die einer zweiten horizontalen Oberfläche gegenüberliegt; eine Metallisierungsschicht, die auf der zweiten horizontalen Oberfläche der Halbleiterschicht ausgebildet ist, wobei die Metallisierungsschicht eine dielektrische Schicht umfasst. Die Bildsensorvorrichtung umfasst auch einen oder mehrere Strahlungserfassungsbereiche, die in der Halbleiterschicht ausgebildet sind, und einen Pad-Bereich, der durch die Halbleiterschicht von der ersten horizontalen Oberfläche zu der zweiten horizontalen Oberfläche verläuft. Der Pad-Bereich umfasst eine Oxidschicht ohne dazwischenliegende Nitridschichten, die auf der dielektrischen Schicht der Metallisierungsschicht ausgebildet ist, und eine Pad-Struktur, die in räumlichem Kontakt mit einer leitfähigen Struktur der Metallisierungsschicht steht und die Oxidschicht und die dielektrische Schicht der Metallisierungsschicht durchquert.
  • In einigen Ausführungsformen umfasst ein Verfahren ein Ausbilden eines Isolationsbereichs in einer ersten Oberfläche einer Halbleiterschicht und einer Vorrichtungsschicht auf der ersten Oberfläche der Halbleiterschicht, wobei die Vorrichtungsschicht eine Nitridschicht in Kontakt mit dem Isolationsbereich und eine dielektrische Schicht auf der Nitridschicht umfasst. Das Verfahren umfasst ferner ein Ausbilden einer Metallisierungsschicht auf der Vorrichtungsschicht und einer Pad-Struktur von einer zweiten Oberfläche der Halbleiterschicht, die der ersten Oberfläche gegenüberliegt, wobei das Ausbilden der Pad-Struktur umfasst: (i) Ätzen der zweiten Oberfläche der Halbleiterschicht, um eine Öffnung auszubilden, die den Isolationsbereich freilegt; (ii) Entfernen des Isolationsbereichs und der Nitridschicht der Vorrichtungsschicht, um die dielektrische Schicht der Vorrichtungsschicht freizulegen; (iii) Abscheiden einer Oxidschicht auf der freigelegten dielektrischen Schicht; (iv) Ausbilden von Öffnungen in der Oxidschicht und der dielektrischen Schicht, um eine leitfähige Struktur der Metallisierungsschicht freizulegen; und (v) Abscheiden eines leitfähigen Materials in den Öffnungen, so dass die Pad-Struktur ausgebildet ist.
  • In einigen Ausführungsformen umfasst ein Bildsensor eine Halbleiterschicht mit einem Array von Strahlungserfassungsstrukturen; eine Vorrichtungsschicht, die auf einer ersten Oberfläche der Halbleiterschicht angeordnet ist; eine Mehrebenen-Metallisierungsschicht, die auf der Vorrichtungsschicht angeordnet ist; ein Pad-Array, das sich in einem Randbereich der Halbleiterschicht befindet und in einer zweiten Oberfläche der Halbleiterschicht gegenüber der ersten Oberfläche ausgebildet ist, wobei das Pad-Array Pad-Strukturen umfasst. Ferner umfasst der Bildsensor eine Oxidstruktur unter jeder der Pad-Strukturen, die eine Pufferoxidschicht und eine dielektrische Schicht der Vorrichtungsschicht umfasst, wobei Teile jeder der Pad-Strukturen so durch die Oxidstruktur verlaufen, dass sie elektrisch mit einer leitfähigen Struktur in der Mehrebenen-Metallisierungsschicht verbunden sind.
  • Es ist zu beachten, dass der Abschnitt „Detaillierte Beschreibung“ und nicht der Abschnitt „Zusammenfassung der Offenbarung“ dazu dient, die Ansprüche zu interpretieren. Der Abschnitt „Zusammenfassung der Offenbarung“ kann eine oder mehrere, jedoch nicht alle in Betracht gezogenen beispielhaften Ausführungsformen beschreiben und soll daher die beigefügten Ansprüche nicht einschränken.
  • Die vorstehende Offenbarung beschreibt Merkmale mehrerer Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann wird erkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um weitere Prozesse und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann wird auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Geist und Umfang der beigefügten Ansprüche abzuweichen.

Claims (20)

  1. Bildsensorvorrichtung, umfassend: eine Halbleiterschicht mit einer ersten horizontalen Oberfläche entgegengesetzt zu einer zweiten horizontalen Oberfläche; eine Metallisierungsschicht, die auf der zweiten horizontalen Oberfläche der Halbleiterschicht ausgebildet ist und eine dielektrische Schicht aufweist; einen oder mehrere Strahlungserfassungsbereiche, die in der Halbleiterschicht ausgebildet sind; und einen Pad-Bereich, der durch die Halbleiterschicht von der ersten horizontalen Oberfläche zu der zweiten horizontalen Oberfläche verläuft, wobei der Pad-Bereich umfasst: eine Oxidschicht ohne dazwischenliegende Nitridschichten, die auf der dielektrischen Schicht der Metallisierungsschicht ausgebildet ist; und eine Pad-Struktur, die durch die Oxidschicht und die dielektrische Schicht der Metallisierungsschicht verläuft und in räumlichem Kontakt mit einer leitfähigen Struktur der Metallisierungsschicht steht.
  2. Bildsensorvorrichtung nach Anspruch 1, wobei die Oxidschicht eine Dicke zwischen etwa 100 nm und etwa 700 nm aufweist und Siliziumoxid, undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluordotiertes Silikatglas (FSG) oder Kombinationen davon umfasst.
  3. Bildsensorvorrichtung nach Anspruch 1 oder 2, wobei die Oxidschicht Polyethyloxazolin (PEOX) umfasst und eine Dicke zwischen etwa 100 nm und etwa 700 nm aufweist.
  4. Bildsensorvorrichtung nach einem der vorhergehenden Ansprüche, wobei der Pad-Bereich und der eine oder die mehreren Strahlungserfassungsbereiche in unterschiedlichen Bereichen der Bildsensorvorrichtung angeordnet sind.
  5. Bildsensorvorrichtung nach einem der vorhergehenden Ansprüche, wobei sich der eine oder die mehreren Strahlungserfassungsbereiche in einem Mittelabschnitt der Bildsensorvorrichtung befinden und sich der Pad-Bereich an einem Rand der Bildsensorvorrichtung befindet.
  6. Bildsensorvorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: Isolationsbereiche, die zwischen dem einen oder den mehreren Strahlungserfassungsbereichen angeordnet sind; eine Vorrichtungsschicht, die zwischen der Metallisierungsschicht und der zweiten horizontalen Oberfläche der Halbleiterschicht angeordnet ist; und einen anwendungsspezifischen integrierten Schaltkreis (ASIC), der elektrisch und mechanisch so mit der Metallisierungsschicht verbunden ist, dass die Metallisierungsschicht zwischen dem ASIC und der Vorrichtungsschicht angeordnet ist.
  7. Verfahren, umfassend: Ausbilden eines Isolationsbereichs in einer Halbleiterschicht mit einer ersten Oberfläche, wobei der Isolationsbereich eine oberen Fläche, die mit der ersten Oberfläche der Halbleiterschicht koplanar ist, und eine untere Fläche umfasst, die in die Halbleiterschicht eingebettet ist; Ausbilden einer Vorrichtungsschicht auf der ersten Oberfläche der Halbleiterschicht, wobei die Vorrichtungsschicht umfasst: eine Nitridschicht in Kontakt mit der oberen Fläche des Isolationsbereichs; und eine dielektrische Schicht auf der Nitridschicht; Ausbilden einer Metallisierungsschicht auf der Vorrichtungsschicht; und Ausbilden einer Pad-Struktur von einer zweiten Oberfläche der Halbleiterschicht, die der ersten Oberfläche entgegengesetzt ist, wobei das Ausbilden der Pad-Struktur umfasst: Ätzen der zweiten Oberfläche der Halbleiterschicht, um eine Öffnung auszubilden, die die untere Fläche des Isolationsbereichs freilegt; Entfernen des Isolationsbereichs und der Nitridschicht der Vorrichtungsschicht, um die dielektrische Schicht der Vorrichtungsschicht freizulegen; Abscheiden einer Oxidschicht auf der freigelegten dielektrischen Schicht; Ausbilden von Öffnungen in der Oxidschicht und der dielektrischen Schicht, so dass eine leitfähige Struktur der Metallisierungsschicht freigelegt wird; und Abscheiden eines leitfähigen Materials in den Öffnungen, so dass die Pad-Struktur ausgebildet ist.
  8. Verfahren nach Anspruch 7, wobei das Entfernen des Isolationsbereichs und der Nitridschicht der Vorrichtungsschicht umfasst: Ätzen des Isolationsbereichs mit Tetrafluormethan-Gas (CF4-Gas); und Ätzen der Nitridschicht mit Octafluorcyclobutan-Gas (C4F8-Gas).
  9. Verfahren nach Anspruch 7 oder 8, wobei das Ausbilden der Öffnungen in der Oxidschicht und der dielektrischen Schicht ein Ausbilden der Öffnungen mit einem Seitenverhältnis zwischen etwa 1,2 und etwa 2 und einem Seitenwandwinkel zwischen etwa 75° und etwa 85° umfasst.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei das Ausbilden des Isolationsbereichs ein Ätzen der ersten Oberfläche der Halbleiterschicht umfasst, um einen Graben mit einer Tiefe zwischen etwa 100 nm und etwa 1000 nm auszubilden.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei das Ätzen der zweiten Oberfläche der Halbleiterschicht zum Ausbilden der Öffnung, die die untere Fläche des Isolationsbereichs freilegt, ein Ätzen eines Teils der unteren Fläche des Isolationsbereichs zwischen etwa 200 Å und 300 Å umfasst.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Abscheiden der Oxidschicht ein Abscheiden von Polyethyloxazolin (PEOX) mit einer Dicke zwischen etwa 100 nm und etwa 700 nm umfasst.
  13. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Abscheiden der Oxidschicht ein Abscheiden von Siliziumoxid, undotiertem Silikatglas (USG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluordotiertem Silikatglas (FSG) oder Kombinationen davon umfasst.
  14. Verfahren nach einem der Ansprüche 7 bis 13, ferner umfassend: Ausbilden von strahlungsempfindlichen Bereichen in der Halbleiterschicht; und Ausbilden einer Isolationsstruktur zwischen benachbarten strahlungsempfindlichen Bereichen.
  15. Verfahren nach einem der Ansprüche 7 bis 14, wobei das Ausbilden der Vorrichtungsschicht umfasst: Ausbilden einer oder mehrerer Halbleitervorrichtungen; Abscheiden der Nitridschicht auf der ersten Oberfläche der Halbleiterschicht, wobei die Nitridschicht die eine oder mehreren Halbleitervorrichtungen umgibt; Abscheiden der dielektrischen Schicht; und Ausbilden vertikaler leitfähiger Strukturen in der dielektrischen Schicht, um die eine oder mehreren Halbleitervorrichtungen mit der Metallisierungsschicht elektrisch zu verbinden.
  16. Bildsensor, umfassend: eine Halbleiterschicht mit einem Array von Strahlungserfassungsstrukturen; eine Vorrichtungsschicht, die auf einer ersten Oberfläche der Halbleiterschicht angeordnet ist; eine Mehrebenen-Metallisierungsschicht, die auf der Vorrichtungsschicht angeordnet ist; ein Pad-Array, das sich in einem Randbereich der Halbleiterschicht befindet und von einer zweiten Oberfläche der Halbleiterschicht, die der ersten Oberfläche entgegengesetzt ist, ausgebildet ist, wobei das Pad-Array Pad-Strukturen umfasst; und eine Oxidstruktur unter jeder der Pad-Strukturen, umfassend: eine Pufferoxidschicht; und eine dielektrische Schicht der Vorrichtungsschicht, wobei Teile jeder der Pad-Strukturen so durch die Oxidstruktur verlaufen, dass sie mit einer leitfähigen Struktur in der Mehrebenen-Metallisierungsschicht elektrisch verbunden sind.
  17. Bildsensor nach Anspruch 16, wobei die Pufferoxidschicht Polyethyloxazolin (PEOX), undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluordotiertes Silikatglas (FSG) oder Kombinationen davon umfasst.
  18. Bildsensor nach Anspruch 16 oder 17, wobei die Oxidstruktur keine Nitridschicht umfasst.
  19. Bildsensor nach einem der Ansprüche 16 bis 18, wobei die dielektrische Schicht der Vorrichtungsschicht ein Siliziumoxid-basiertes Material umfasst.
  20. Bildsensor nach einem der Ansprüche 16 bis 19, wobei die Pufferoxidschicht eine Dicke zwischen etwa 100 nm und etwa 700 nm aufweist.
DE102019114944.4A 2019-05-24 2019-06-04 Bildsensor mit pad-struktur Pending DE102019114944A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/422,271 2019-05-24
US16/422,271 US11164903B2 (en) 2019-05-24 2019-05-24 Image sensor with pad structure

Publications (1)

Publication Number Publication Date
DE102019114944A1 true DE102019114944A1 (de) 2020-11-26

Family

ID=73052909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019114944.4A Pending DE102019114944A1 (de) 2019-05-24 2019-06-04 Bildsensor mit pad-struktur

Country Status (5)

Country Link
US (1) US11164903B2 (de)
KR (1) KR102389060B1 (de)
CN (1) CN111987115B (de)
DE (1) DE102019114944A1 (de)
TW (1) TWI748475B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020110806A1 (de) 2020-04-17 2021-10-21 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensorvorrichtung und verfahren zu deren herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991667B2 (en) 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11217547B2 (en) 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145526A2 (en) 2008-05-29 2009-12-03 Dongwoo Fine-Chem. Co., Ltd. Protective film composition for wafer dicing
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2010212735A (ja) 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
US8405182B2 (en) 2011-05-02 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with improved stress immunity
US8796805B2 (en) 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
TW202407993A (zh) * 2013-11-06 2024-02-16 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
US9859326B2 (en) * 2014-01-24 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, image sensors, and methods of manufacture thereof
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US9859323B1 (en) * 2016-06-13 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor
EP3671840A4 (de) 2017-08-16 2020-08-19 Sony Corporation Bildgebungselement, mehrschichtiges bildgebungselement und festkörperbildgebungsvorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020110806A1 (de) 2020-04-17 2021-10-21 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensorvorrichtung und verfahren zu deren herstellung
US11502123B2 (en) 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices

Also Published As

Publication number Publication date
TW202044576A (zh) 2020-12-01
CN111987115B (zh) 2024-04-05
US11164903B2 (en) 2021-11-02
TWI748475B (zh) 2021-12-01
US20200373344A1 (en) 2020-11-26
CN111987115A (zh) 2020-11-24
KR20200135707A (ko) 2020-12-03
KR102389060B1 (ko) 2022-04-22

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008062608A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102014118969A1 (de) 3DIC Dichtungsring-Struktur und Verfahren zum Herstellen derselben
DE102020112378A1 (de) Bsi-chip mit einer rückseitenausrichtmarke
DE102019114944A1 (de) Bildsensor mit pad-struktur
DE102019117664A1 (de) Verfahren zum Herstellen von selbstjustierten Gittern in einem BSI-Bildsensor
DE102019126921A1 (de) Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102018124442A1 (de) Polarisatoren für Bildsensorvorrichtungen
DE102016100108A1 (de) Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung
DE102018108146A1 (de) Bildsensor mit padstruktur
US20230253433A1 (en) Image sensor device and methods of forming the same
DE102018106270A1 (de) Bildsensor mit einer oberflächenstruktur mit verbesserter quantenausbeute
DE102020130452A1 (de) Bond-Pad Struktur zur Verbesserung von Bonding
DE102019133950A1 (de) Metallreflektorerdung zur rauschminderung in einem fotodetektor
DE102007041186B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102018124940B4 (de) CMOS-Sensoren und Verfahren zur Bildung derselben
DE102020110806A1 (de) Bildsensorvorrichtung und verfahren zu deren herstellung
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102018122621A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102018124352B4 (de) Farbfilter-gleichförmigkeit für bildsensorvorrichtungen
DE102018124865A1 (de) Lichtblockierschicht für eine Bildsensorvorrichtung
DE102007041187A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102018124880A1 (de) Halbleiterbildsensor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication