DE102017223544B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017223544B4
DE102017223544B4 DE102017223544.6A DE102017223544A DE102017223544B4 DE 102017223544 B4 DE102017223544 B4 DE 102017223544B4 DE 102017223544 A DE102017223544 A DE 102017223544A DE 102017223544 B4 DE102017223544 B4 DE 102017223544B4
Authority
DE
Germany
Prior art keywords
metal block
semiconductor device
semiconductor element
grooves
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017223544.6A
Other languages
English (en)
Other versions
DE102017223544A1 (de
Inventor
Yasutaka Shimizu
Takuya Takahashi
Yoshitaka Otsubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017223544A1 publication Critical patent/DE102017223544A1/de
Application granted granted Critical
Publication of DE102017223544B4 publication Critical patent/DE102017223544B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung, aufweisend:- ein isolierendes Substrat (1);- einen Metallblock (2, 2A, 2B, 2C, 22, 32), der auf einer oberen Oberfläche des isolierenden Substrats (1) angeordnet ist;- ein Halbleiterelement (3), das auf einer oberen Oberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) angebracht ist;- ein Gehäuse (6), das das Halbleiterelement (3), den Metallblock (2, 2A, 2B, 2C, 22, 32) und das isolierende Substrat (1) umgibt; und- ein Versiegelungsharz (9), das das Halbleiterelement (3) und den Metallblock (2, 2A, 2B, 2C, 22, 32) versiegelt, wobei:- der Metallblock (2, 2A, 2B, 2C, 22, 32) mindestens eine Rinne (2a, 2c, 22a, 32a, 32c) auf einer Oberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) aufweist, wobei die Oberfläche mit dem Versiegelungsharz (9) in Kontakt ist, und- eine Öffnung der mindestens einen Rinne (2a, 2c, 22a, 32a, 32c) eine Breite aufweist, die schmaler ist als eine Breite einer unteren Oberfläche der mindestens einen Rinne (2a, 2c, 22a, 32a, 32c), wobei:- eine Mehrzahl von Rinnen (2a, 2c, 22a, 32a, 32c) ausgebildet ist,- zwei der Mehrzahl von Rinnen (2a, 2c, 22a, 32a, 32c) zueinander orthogonal sind,- sich eine der zwei Rinnen (2a, 2c, 22a, 32a, 32c) durchgehend von einer Seitenoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) zu einer gegenüberliegenden Seitenoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) erstreckt und- sich die andere der zwei Rinnen (2a, 2c, 22a, 32a, 32c) nicht durchgehend von einer Seitenoberflächenseite des Metallblocks (2, 2A, 2B, 2C, 22, 32) in Richtung auf eine gegenüberliegende Seitenoberflächenseite des Metallblocks (2, 2A, 2B, 2C, 22, 32) zu erstreckt.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, welche in verschiedenen Vorrichtungen verwendet werden, die von Vorrichtungen für eine Erzeugung und Übertragung von Energie bis zu Vorrichtungen für eine effiziente Nutzung und Reproduktion von Energie reichen.
  • Beschreibung des Stands der Technik
  • In einer Halbleitervorrichtung führt ein thermisches Schrumpfen eines Versiegelungsharzes und einer Komponente, die durch das Versiegelungsharz versiegelt ist, zu einer Ablösung des Versiegelungsharzes von den Komponenten. Um dies zu adressieren, wird eine Technik für eine hohe Haftung zwischen dem Versiegelungsharz und der mit dem Versiegelungsharz versiegelten Komponente vorgeschlagen.
  • Zum Beispiel offenbart die offengelegte, japanische Patentanmeldung JP 2004- 186 622 A eine Halbleitervorrichtung, welche eine Metallplatte und ein Halbleiterelement, das an dem Metallblock angebracht ist, aufweist. Der Metallblock weist eine Mehrzahl von quadratischen Vertiefungen auf, die in X- und Y-Richtungen in im Wesentlichen regelmäßigen Abständen auf einer Oberfläche des Metallblocks in einem anderen Bereich als einem Bereich angeordnet sind, wo das Halbleiterelement angebracht ist. Die offengelegte, japanische Patentanmeldung JP 2004- 186 622 A beschreibt eine Technik eines Verbesserns eines Stoppens eines Lötmittelflusses, wodurch weiter die Ausgeglichenheit der Dicke des Lötmittels verbessert wird und die Haftung zwischen dem Metallblock und dem Versiegelungsharz erzielt wird. Hierbei ist die X-Richtung eine seitliche Richtung in einer horizontalen Richtung; die Y-Richtung eine Längsrichtung in einer horizontalen Richtung; und eine Z-Richtung eine vertikale Richtung.
  • In der Technik der offengelegten, japanischen Patentanmeldung JP 2004- 186 622 A wird ein Verankerungseffekt in den X- und Y-Richtungen angewendet, um das Ablösen des Versiegelungsharzes zu verhindern, wird jedoch nicht in der Z-Richtung angewendet, in welcher die Ablösung am meisten verhindert werden muss. Daher hat die Technik der offengelegten, japanischen Patentanmeldung JP 2004- 186 622 A die Lebensdauer der Halbleitervorrichtung nicht in einem hohen Maße verbessert.
  • Die US 2015 / 0 092 379 A1 betrifft eine Halbleitervorrichtung, welche aufweist ein Keramiksubstrat, mehrere Schaltungsmuster, die auf einer Oberfläche des Keramiksubstrats angeordnet sind, ein Halbleiterelement, das auf einer oberen Oberfläche wenigstens eines der Schaltungsmuster angeordnet ist, und ein Vergussharz zum Kapseln des Keramiksubstrats, der mehreren Schaltungsmuster und des Halbleiterelements, wobei in zueinander benachbarten gegenüberliegenden Seitenflächen der Schaltungsmuster ein Unterschnittteil ausgebildet ist, das in der Weise konfiguriert ist, dass ein Ende einer oberen Oberfläche des Schaltungsmusters weiter als ein Ende einer unteren Oberfläche des Schaltungsmusters auf dem Keramiksubstrat außerhalb des Schaltungsmusters vorsteht und das Unterschnittteil ebenfalls mit dem Vergussharz gefüllt ist.
  • Die US 2004 / 0 108 602 A1 zeigt eine harzversiegelte Halbleiterbaugruppe, welche aufweist eine Metallplatte und ein damit verlötetes Halbleiterbauelement. Die Metallplatte hat einen Halbleiterbauelement-Montagebereich, der auf einer Oberfläche davon ausgebildet ist, und eine Vielzahl von quadratischen Ausnehmungen, die in Längs- und Querrichtung in der einen Oberfläche ungefähr in regelmäßigen Abständen an Stellen definiert sind, die von dem Halbleiterbauelement-Montagebereich verschieden sind.
  • Die US 2015 / 0 035 138 A1 beschreibt eine Halbleitervorrichtung. Bei welcher Schaltungsmuster an eine obere Oberfläche eines Keramiksubstrats gebondet ist. Ein Kühlkörper ist an eine untere Oberfläche des Keramiksubstrats gebondet. Ein IGBT und eine FWD sind auf dem Schaltungsmuster vorgesehen. Ein Beschichtungsfilm überdeckt eine Verbindung zwischen dem Keramiksubstrat und dem Schaltungsmuster und eine Verbindung zwischen dem Keramiksubstrat und dem Kühlkörper. Ein Formharz kapselt das Keramiksubstrat, das Schaltungsmuster, den IGBT, die FWD, den Kühlkörper und den Beschichtungsfilm etc. ein. Das Keramiksubstrat hat eine höhere thermische Leitfähigkeit als der Beschichtungsfilm. Der Beschichtungsfilm hat eine geringere Härte als das Formharz und vermindert eine von dem Formharz auf das Keramiksubstrat ausgeübte Spannung. Das Schaltungsmuster und der Kühlkörper enthalten eine Nut, die mit dem Formharz in Kontakt steht, ohne von dem Beschichtungsfilm überdeckt zu sein.
  • Die DE 10 2012 215 705 A1 offenbart ein Gehäuse für ein optisches Bauelement. Das Gehäuse weist einen Leiterrahmenabschnitt und einen Formwerkstoff auf. Der Leiterrahmenabschnitt ist aus einem elektrisch leitenden Material gebildet und weist eine erste Seite und eine von der ersten Seite abgewandte zweite Seite auf. Der Leiterrahmenabschnitt weist an der ersten Seite mindestens einen ersten Aufnahmebereich zum Aufnehmen des optischen Bauelements und/oder mindestens ein Kontaktbereich zum elektrischen Kontaktieren des optischen Bauelements auf. Der Leiterrahmenabschnitt weist mindestens einen Graben auf, der in dem Leiterrahmenabschnitt auf der ersten Seite neben dem Aufnahmebereich und/oder neben dem Kontaktbereich ausgebildet ist. Der Leiterrahmenabschnitt ist in den Formwerkstoff eingebettet. Der Formwerkstoff weist mindestens eine Aufnahmeausnehmung auf, in der der erste Aufnahmebereich und/oder der Kontaktbereich und der Graben angeordnet sind.
  • Die EP 0 577 966 A1 betrifft eine Harz- oder Kunststoffgehäuse mit reduzierter Belastung. Das Kunststoffgehäuse weist einen Kühlkörper auf, auf dessen Oberseite eine Spannungsentlastungswand ausgebildet ist. Ein Halbleiterchip ist so auf dem Kühlkörper montiert, dass die Oberseite eines Halbleiterchips unter der Höhe der Wandoberseite liegt und die Wand Spannungen absorbiert, die andernfalls auf den Halbleiterchip ausgeübt würden. Das Gehäuse lässt sich einfach herstellen und zusammenbauen und verfügt über eine Formverriegelung, die dazu dient, das Kunststoffmaterial fest am Kühlkörper zu halten. Zusätzliches Die-Bond-Material kann verwendet werden, um den Wärmefluss zu erhöhen, ohne andere Eigenschaften des Gehäuses zu beeinträchtigen.
  • Die JP 2014 - 143 293 A zeigt ein Verfahren zur Herstellung eines Halbleiterbauelements, das so konfiguriert ist, dass ein Leistungshalbleiterbauelement erhalten wird, das einfach herzustellen ist, eine gute Wärmeabstrahlungsleistung und Isolationsqualität erreicht und äußerst zuverlässig ist. Das Verfahren umfasst die Schritte des leitenden Verbindens eines Leistungshalbleiterelements mit einer Oberfläche eines Wärmeverteilers, des Thermokompressionsbondens einer Metallgrundplatte mit der anderen Oberfläche des Wärmeverteilers durch eine Isolierfolie und des Entfernens oder Neigens eines Umfangsteils, einschließlich eines Teils eines Thermokompressionsgebundener Bereich des Wärmeverteilers, so dass der periphere Teil von der Metallgrundplatte getrennt ist.
  • Die JP S55- 56 650 A beschreibt eine Halbleitervorrichtung, welche Risse in einem Halbleiterelement und eine Unterbrechung von Leitern verhindern kann, indem Rillen auf einer Kühlerplatte ausgebildet in Formen ausbildet sind, bei denen die Breite der Öffnungen größer als die Innenbreite ist, und indem das Halbleiterelement befestigt wird an Stellen mit Ausnahme der Rillenbereiche und durch Versiegeln des Ganzen mit Harz. Zwei umgekehrte V-förmige Nuten, deren Innenbreite größer als die Öffnungsbreite ist, sind in regelmäßigen Abständen in Breitenrichtung der Kühlerplatte aus Kupfer auf einer Kühlerplatte angebracht. Ein Halbleiterelement, dessen Leiter mit einem Si-Elementstück verbunden sind, wird zwischen Nutabschnitten mit einer Blei-Zinn-Legierung befestigt und das Ganze wird mit Harz versiegelt. Die Leiter werden an Leadframes angeschlossen und in das Harz eingelegt. Gemäß diesem Aufbau wird die in der Harzschicht erzeugte Spannung auf die Seite der Kühlerplatte verteilt und die Spannung in der Harzschicht wird deutlich abgemildert, da das Harz in die Rillen eindringt und die Festigkeit der Verbindung erheblich erhöht wird. Auf ähnliche Weise wird auch die Aufprallkraft von außen abgemildert. Somit können Risse im Halbleiterelement verhindert werden und die Leiter werden nicht getrennt, da die gleichmäßige thermische Ausdehnungskraft des Harzes auf die Leiter wirkt.
  • Die CN 1 716 578 A offenbart ein Halbleiterbauelement, das eine Haltbarkeit gegenüber thermischen Zyklen gewährleisten kann, die derjenigen bei Verwendung eines bleihaltigen Lots entspricht, einen thermischen Widerstand unterdrücken und eine Hitzebeständigkeit sicherstellen kann und einen Anstieg der Herstellungskosten unterdrücken kann, sowie ein Verfahren dafür Herstellung des Halbleiterbauelements. Ein isolierendes Substrat wird auf eine Hauptoberfläche eines Kühlkörpers aus Kupfermaterial gefügt. Ein rückseitiges Muster des isolierenden Substrats wird über eine Lotschicht auf der Rückseite des Substrats mit einer Hauptoberfläche des Kühlkörpers verbunden, wodurch das isolierende Substrat an der Oberfläche des Kühlkörpers befestigt wird. Winkelnuten, deren Innenwände nach innen geneigt sind, sind an der Außenseite von vier Ecken eines Keramikbasismaterials des isolierenden Substrats in der Hauptoberfläche des Kühlkörpers außerhalb der Endkanten des Keramikbasismaterials angeordnet.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Technik eines Reduzierens eines Ablösens eines Versiegelungsharzes in einer Halbleitervorrichtung zur Verfügung zu stellen, wodurch eine erhöhte Verbesserung einer Lebensdauer der Halbleitervorrichtung erzielt wird.
  • Die der Erfindung zu Grunde liegende Aufgabe wird bei einer Halbleitervorrichtung erfindungsgemäß mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung weist das Folgende auf: ein isolierendes Substrat; einen Metallblock, der auf der oberen Oberfläche des isolierenden Substrats angeordnet ist; ein Halbleiterelement, das auf der oberen Oberfläche des Metallblocks angebracht ist; ein Gehäuse, das das Halbleiterelement, den Metallblock und das isolierende Substrat umgibt; und ein Versiegelungsharz, das das Halbleiterelement und den Metallblock versiegelt. Der Metallblock weist mindestens eine Rinne auf einer Oberfläche des Metallblocks auf, wobei die Oberfläche mit dem Versiegelungsharz in Kontakt ist. Die Öffnung der mindestens einen Rinne weist eine Breite auf, die schmaler ist als eine Breite der unteren Oberfläche der mindestens einen Rinne.
  • Erfindungsgemäß ist eine Mehrzahl von Rinnen ausgebildet. Zwei der Mehrzahl von Rinnen sind zueinander orthogonal angeordnet. Eine der zwei Rinnen erstreckt sich durchgehend von einer Seitenoberfläche des Metallblocks zu einer gegenüberliegenden Seitenoberfläche des Metallblocks. Die andere der zwei Rinnen erstreckt sich nicht durchgehend von einer Seitenoberflächenseite des Metallblocks in Richtung auf eine zu einer gegenüberliegenden Seitenoberflächenseite des Metallblocks zu.
  • Eine jeweilige Rinne ist auf der Oberfläche des Metallblocks angeordnet, wobei die Oberfläche mit dem Versiegelungsharz in Kontakt ist. Eine solche Anordnung ermöglicht eine große Fläche, in welcher der Metallblock mit dem Versiegelungsharz in Kontakt ist, wodurch die Haftung zwischen dem Metallblock und dem Versieglungsharz verbessert wird. Dies reduziert die Ablösung des Versiegelungsharzes. Weiter ist die Breite der Öffnung der Rinne schmaler als die Breite der unteren Oberfläche der Rinne. Eine solche Anordnung hindert das Versiegelungsharz, welches in die Rinne gefüllt ist, an einem leichten Ablösen, wodurch die Ablösung des Versiegelungsharzes weiter reduziert wird. Dies verbessert die Lebensdauer der Halbleitervorrichtung in einem hohen Maße.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher, wenn sie in Verbindung mit den begleitenden Zeichnungen gesehen wird.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der vorliegenden Erfindung;
    • 2 ist eine perspektivische Ansicht eines Metallblocks;
    • 3 ist ein Diagramm, das die Länge eines Drahts in dem Metallblock mit oder ohne geneigte Flächen darstellt;
    • 4 ist ein Diagramm, das einen Fluss eines Harzes in einem Metallblock ohne Rinnen darstellt;
    • 5 ist ein Diagramm, das einen Fluss des Harzes in dem Metallblock mit Rinnen darstellt;
    • 6 ist eine andere perspektivische Ansicht des Metallblocks;
    • 7 ist eine perspektivische Ansicht eines Metallblocks einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 8 ist eine vergrößerte Ansicht jeder Rinne;
    • 9 ist eine perspektivische Ansicht eines Metallblocks einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 10 ist eine perspektivische Ansicht eines Metallblocks einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
    • 11 ist eine perspektivische Ansicht eines Metallblocks einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 12 ist eine vergrößerte Ansicht jeder Rinne;
    • 13 ist eine perspektivische Ansicht eines Metallblocks einer Halbleitervorrichtung gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung; und
    • 14 ist eine vergrößerte Ansicht jeder Rinne.
  • Beschreibung der Ausführungsformen
  • < Erläuterung des technischen Hintergrunds der vorliegenden Erfindung>
  • Zur Erläuterung des technischen Hintergrunds der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß dieser Erläuterung.
  • Wie in 1 dargestellt, weist die Halbleitervorrichtung ein isolierendes Substrat 1, einen Metallblock 2, ein Halbleiterelement 3, ein Gehäuse 6, Elektroden 7a und 7b und ein Versiegelungsharz 9 auf.
  • Das isolierende Substrat 1 weist eine Basisplatte 1a, eine Isolierungsschicht 1b und Schaltungsmuster 1c und 1d auf. Die Basisplatte 1a besteht aus Metall wie Kupfer und weist eine hohe thermische Leitfähigkeit auf. Die Isolierungsschicht 1b ist auf der oberen Oberfläche der Basisplatte 1a angeordnet. Die Isolierungsschicht 1b besteht zum Beispiel aus einem Epoxidharz und weist hohe Isolierungseigenschaften auf. Die Schaltungsmuster 1c und 1d sind auf der oberen Oberfläche der Isolierungsschicht 1b angeordnet. Die Schaltungsmuster 1c und 1d bestehen aus Metall wie Kupfer und weisen eine hohe thermische Leitfähigkeit auf.
  • Der Metallblock 2 ist auf der oberen Oberfläche des Schaltungsmusters 1d mit einem Verbindungsmaterial 4a dazwischen eingebettet angeordnet. Das Halbleiterelement 3 ist auf der oberen Oberfläche des Metallblocks 2 mit einem Verbindungsmaterial 4b dazwischen eingebettet angebracht. Das Halbleiterelement 3 besteht zum Beispiel aus Si. In einigen Ausführungsformen besteht das Halbleiterelement 3 aus SiC oder GaN anstelle von Si.
  • Das Gehäuse 6 besteht zum Beispiel aus Harz. Das isolierende Substrat 1 ist an dem Gehäuse 6 befestigt. Das Gehäuse 6 umgibt das Halbleiterelement 3, den Metallblock 2 und das isolierende Substrat 1.
  • Die Elektroden 7a und 7b dienen einer elektrischen Verbindung zu der Außenseite der Halbleitervorrichtung. Die Elektroden 7a und 7b sind an dem Gehäuse 6 befestigt. Die Spitzenbereiche der Elektroden 7a und 7b sind von dem Gehäuse 6 exponiert. Die Elektrode 7a ist durch einen Draht 8a mit dem Schaltungsmuster 1c verbunden. Das Halbleiterelement 3 ist durch einen Draht 8b mit dem Schaltungsmuster 1c verbunden. Die Elektrode 7b ist durch einen Draht 8c mit dem Schaltungsmuster 1d verbunden.
  • Ein Beispiel des Versiegelungsharzes 9 ist ein Epoxidharz. Das Versiegelungsharz 9 ist in das Gehäuse 6 gefüllt und versiegelt das Halbleiterelement 3 und den Metallblock 2.
  • Die Details des Metallblocks 2 werden nun mit Bezug auf 2 beschrieben. 2 ist eine perspektivische Ansicht des Metallblocks 2.
  • Wie in 2 dargestellt, ist der Metallblock 2 im Wesentlichen von einer rechteckig-parallelepipeden Form und weist in einer Draufsicht eine rechteckige Form auf. Der Metallblock 2 weist zwei Rinnen 2a und zwei geneigte Flächen 2b auf. Die zwei Rinnen 2a sind auf einer Oberfläche des Metallblocks 2 angeordnet, wobei die Oberfläche mit dem Versiegelungsharz 9 in Kontakt ist. Genauer sind die zwei Rinnen 2a auf der oberen Oberfläche angeordnet, die als eine Montageoberfläche des Metallblocks 2 dient, auf welcher das Halbleiterelement 3 angebracht ist. Die zwei Rinnen 2a sind einzeln an den rechten und linken Endbereichen des Metallblocks 2 angeordnet, und jede erstreckt sich durchgehend von der Vorderseitenoberfläche des Metallblocks 2 zu der gegenüberliegenden Rückseitenoberfläche des Metallblocks 2.
  • Die zwei geneigten Flächen 2b sind in oberen Bereichen von zwei der vier Seitenoberflächen des Metallblocks 2 angeordnet und sind jeweils so ausgebildet, dass sie eine geneigte Form aufweisen, die in Richtung der gegenüberliegenden Seitenoberflächenseite des Metallblocks 2 geneigt sind. Genauer sind die zwei geneigten Flächen 2b in oberen Bereichen an den rechten und linken Endbereichen des Metallblocks 2 angeordnet und sind jeweils so geneigt, dass sie sich der gegenüberliegenden Seite des Metallblocks 2 weiter nähern, wenn die geneigte Fläche 2b sich der oberen Endbereichsseite des Metallblocks 2 nähern.
  • Die zwei geneigten Flächen 2b liegen neben den zwei Rinnen 2a. Genauer bilden die zwei geneigten Flächen 2b jeweils eine äußere Seitenwand der Rinne 2a in der Richtung der Breite der Rinne 2a. Die zwei geneigten Flächen 2b sind jeweils so ausgebildet, dass sie durch Biegen jedes der oberen Bereiche an den rechten und linken Endbereichen des Metallblocks 2 in Richtung der gegenüberliegenden Seite entlang der Rinne 2a in Richtung der gegenüberliegenden Seite des Metallblocks 2 geneigt sind.
  • Die zwei geneigten Flächen 2b liegen neben den Rinnen 2a. Entsprechend weist die Öffnung jeder Rinne 2a eine Breite W1 auf, die schmaler ist als eine Breite W2 der unteren Oberfläche der Rinne 2a. Der Metallblock 2 mit den Rinnen 2a weist eine größere Fläche auf, in welcher der Metallblock 2 mit dem Versiegelungsharz 9 in Kontakt ist, als der Metallblock 2 ohne die Rinnen 2a. Außerdem ist, wie in 2 dargestellt, jede Rinne 2a so ausgelegt, dass die Breite W1 der Öffnung der Rinne 2a schmaler ist als die Breite W2 der unteren Oberfläche der Rinne 2a. Eine solche Anordnung erzielt einen Verankerungseffekt, wenn das Versiegelungsharz 9 beginnt, sich während eines thermischen Schrumpfens des Versiegelungsharzes 9 und des Metallblocks 2 von dem Metallblock 2 zu lösen.
  • Mit Bezug auf 3 beschreibt nun das Folgende die Länge des Drahts 8b in dem Metallblock 2 mit oder ohne die geneigten Flächen 2b. 3 ist ein Diagramm, das die Länge des Drahts 8b in dem Metallblock 2 mit oder ohne die geneigten Flächen 2b darstellt. Eine durchgezogene Linie kennzeichnet den Draht 8b, wenn die geneigten Flächen 2b vorhanden sind; und eine gestrichelte Linie kennzeichnet den Draht 8b, wenn die geneigten Flächen 2b nicht vorhanden sind.
  • Um die Isolierungseigenschaften aufrecht zu erhalten, ist ein vorgegebener Abstand zwischen dem Draht 8b und dem Metallblock 2 notwendig, wie in 3 dargestellt. Wenn die geneigten Flächen 2b nicht vorhanden sind, muss der Draht 8b von einer Ecke in einem oberen Bereich des Metallblocks 2 um einen vorgegebenen Abstand entfernt angeordnet sein. Im Gegensatz dazu braucht, wenn die geneigten Flächen 2b vorhanden sind, der Draht 8b nur in einem vorgegebenen Abstand von den geneigten Flächen angeordnet zu sein, wie vorstehend beschrieben. Folglich ist der Draht 8b, wenn die geneigten Flächen 2b vorhanden sind, kürzer als wenn die geneigten Flächen 2b nicht vorhanden sind. Dies reduziert die Herstellungskosten der Halbleitervorrichtung.
  • Das Folgende beschreibt nun eine Reduzierung eines Hohlraums, welcher bei der Fertigung der Halbleitervorrichtung erzeugt wird. 4 ist ein Diagramm, das einen Fluss eines Harzes 9a in einem Metallblock 52 ohne Rinnen darstellt. 5 ist ein Diagramm, das einen Fluss des Harzes 9a in dem Metallblock 2 mit den Rinnen 2a darstellt. Das Harz 9a ist ein noch nicht ausgehärtetes Versiegelungsharz 9.
  • Beschrieben wird der Fluss des Harzes 9a in dem Metallblock 52 ohne die Rinnen. Wie in 4 dargestellt, fließt das Harz 9a beim Eingießen in Richtung des Halbleiterelements 3 über dem Metallblock 52. Luft tritt während des Eingießens des Harzes 9a in das Harz 9a ein, und die Luft bewegt sich zusammen mit dem Harz 9a. Hierbei behindern das Halbleiterelement 3 und das Verbindungsmaterial 4b, welche sich beide auf einem Weg des fließenden Harzes 9a befinden, den Fluss des Harzes 9a. Als eine Folge wird wahrscheinlich ein Hohlraum in der Nähe des Verbindungsmaterials 4b bleiben. Es ist wahrscheinlich, dass sich das Versiegelungsharz 9 (vgl. 1) inhärent von dem Verbindungsmaterial 4b ablöst. Daher bewirkt ein Hohlraum 9b in der Nähe des Verbindungsmaterials 4b, dass sich das Versiegelungsharz 9 von dem Verbindungsmaterial rascher ablöst als gewöhnlich. Dies beeinträchtigt die Lebensdauer der Halbleitervorrichtung.
  • Es wird Bezug genommen auf die Technik der offengelegten, japanischen Patentanmeldung JP 2004- 186 622 A . Wenn ein Harz bei der Fertigung der Halbleitervorrichtung in die quadratischen Vertiefungen fließt, kann Luft nirgendwohin entweichen und verbleibt somit als Hohlräume in den quadratischen Vertiefungen. Als eine Folge weisen unterschiedliche Halbleitervorrichtungen unterschiedliche Lebensdauern auf. Außerdem weisen diese Halbleitervorrichtungen eine kürzere Lebensdauer auf als angenommen.
  • Im Gegensatz dazu verbleibt der Hohlraum 9b in dem Metallblock 2 mit den Rinnen 2a, das heißt, wenn die Rinnen 2a neben dem Halbleiterelement 3 und dem Verbindungsmaterial 4b vorhanden sind, in jeder Rinne 2a, wie in 5 dargestellt. Daher ist der Hohlraum 9b, der nah dem Verbindungsmaterial 4b verbleibt, reduziert. Dies verbessert die Lebensdauer der Halbleitervorrichtung in einem hohen Maße.
  • Wie in 6 dargestellt, erstrecken sich die Rinnen 2a über zwei oder mehr Oberflächen des Metallblocks 2; genauer erstrecken sich die Rinnen 2a über die Vorderseitenoberfläche des Metallblocks 2, die obere Oberfläche, die als eine Montageoberfläche des Metallblocks 2 dient, auf welcher das Halbleiterelement 3 angebracht ist, und die Rückseitenoberfläche des Metallblocks 2. Mit anderen Worten erstrecken sich die Rinnen 2a durchgehend von der Vorderseitenoberfläche des Metallblocks 2 zu der gegenüberliegenden Rückseitenoberfläche des Metallblocks 2. Entsprechend fließt das Harz 9a leicht durch die Rinnen 2a, und Luft entweicht leicht von den Rinnen 2a zu der Außenseite des Metallblocks 2. Dies reduziert den Hohlraum 9b. 6 ist eine andere perspektivische Ansicht des Metallblocks 2.
  • Das Folgende beschreibt nun eine erste Ausführungsform der vorliegenden Erfindung. 7 ist eine perspektivische Ansicht eines Metallblocks 2A einer Halbleitervorrichtung gemäß einer ersten Modifikation der ersten bevorzugten Ausführungsform. 8 ist eine vergrößerte Ansicht jeder Rinne 2c.
  • Wie in 7 und 8 dargestellt, weist der Metallblock 2A zwei Rinnen 2c auf, die jeweils in dem Mittenbereich der geneigten Fläche 2b in einer Richtung der geneigten Fläche 2b von vorne nach hinten angeordnet sind, wobei sich die zwei Rinnen 2c jeweils in einer vertikalen Richtung erstrecken. Die zwei Rinnen 2c sind Längsrinnen, die sich nach unten entlang der rechten und linken Seitenoberflächen des Metallblocks 2A von einer Montageoberfläche des Metallblocks 2A erstrecken, auf welcher das Halbleiterelement 3 angebracht ist. Wie in 8 dargestellt, weist die Öffnung jeder Rinne 2c eine Breite W3 auf, die schmaler ist als eine Breite W4 der unteren Oberfläche der Rinne 2c.
  • Die zusätzlichen Rinnen 2c erzeugen Pfade, durch welche Luft entweicht. Folglich reduziert der Metallblock 2A in 7 und 8 den Hohlraum weiter als der Metallblock 2 in 2 und 6. Die zusätzlichen Rinnen 2c ermöglichen, dass der Metallblock 2A in 7 und 8 eine größere Fläche aufweist, in welcher der Metallblock 2A mit dem Versiegelungsharz 9 in Kontakt ist, als der Metallblock 2 in 2 und 6. Weiter erzielen die Rinnen 2c den Verankerungseffekt.
  • Der Metallblock 2A kann jede andere Zahl von Rinnen 2a als zwei Rinnen aufweisen. Die Rinne 2a kann nur in einer der rechten und linken Endbereiche des Metallblocks 2A angeordnet sein. Weiter kann die Rinne 2a an einem von den Vorder- und Rückendbereichen des Metallblocks 2A oder an beiden Endbereichen angeordnet sein. Weiter kann der Metallblock 2A jede Anzahl von geneigten Flächen 2b als zwei geneigte Flächen aufweisen. Die geneigte Fläche 2b muss in einem oberen Bereich von mindestens einer der vier Seitenoberflächen des Metallblocks 2A angeordnet sein.
  • Mit Bezug auf 9 und 10 beschreibt das Folgende ein Beispiel, in welchem vier Rinnen 2a einzeln in den rechten, linken, vorderen und hinteren Endbereichen eines Metallblocks angeordnet sind, und in welchem vier geneigte Flächen 2b einzeln auf den vier Seitenoberflächen des Metallblocks angeordnet sind. 9 ist eine perspektivische Ansicht eines Metallblocks 2B einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 10 ist eine perspektivische Ansicht eines Metallblocks 2C einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Wie in 9 dargestellt, sind die vier Rinnen 2a einzeln an den rechten, linken vorderen und hinteren Endbereichen des Metallblocks 2B angeordnet; und die vier geneigten Flächen 2b sind einzeln auf den vier Seitenoberflächen des Metallblocks 2B angeordnet. Zwei der Rinnen 2a, die sich in einer Richtung des Metallblocks 2B von rechts nach links erstrecken, und zwei der Rinnen 2a, die sich in einer Richtung des Metallblocks 2B von vorne nach hinten erstrecken, sind zueinander orthogonal. Die zwei Rinnen 2a, die sich in der Richtung von vorne nach hinten erstrecken, erstrecken sich jeweils durchgehend von der Vorderseitenoberfläche des Metallblocks 2B zu der gegenüberliegenden Rückseitenoberfläche des Metallblocks 2B. Die zwei Rinnen 2a, die sich in der Richtung von rechts nach links erstrecken, sind jeweils zwischen den rechten und linken geneigten Flächen 2b angeordnet und erstrecken sich jeweils nicht durchgehend von der linken Seitenoberfläche des Metallblocks 2B zu der gegenüberliegenden rechten Seitenoberfläche des Metallblocks 2B.
  • Die Rinnen 2c sind in den Mittenbereichen der geneigten Flächen 2b auf den Vorder- und Rückseitenoberflächen in einer Richtung der geneigten Flächen 2b von rechts nach links angeordnet, und sind in den Vorderbereichen und Rückbereichen der geneigten Flächen 2b auf der rechten und linken Seitenoberflächen angeordnet. Der Metallblock 2B in 9, welcher mehr Rinnen 2a und mehr Rinnen 2c aufweist, reduziert weiter den Hohlraum und weist eine größere Fläche auf, in welcher der Metallblock 2B mit dem Versiegelungsharz 9 in Kontakt ist, als der Metallblock 2A in 7. Weiter erzielen die geneigten Flächen 2b den Verankerungseffekt. Wenn das Halbleiterelement 3 und der Metallblock 2B ausreichende Abmessungen aufweisen, kann die Form des Metallblocks 2B gewählt werden.
  • Angesichts der Stärke der Eckbereiche des Metallblocks 2B und einer einfachen Fertigung des Metallblocks 2B erstrecken sich die Rinnen 2a, wenn sie an den rechten, linken, vorderen und hinteren Endbereichen des Metallblocks 2B angeordnet sind, bevorzugt nur in einer Richtung, wie in 9 dargestellt. Alternativ sind die vier Ecken des Metallblocks 2C jeweils bevorzugt in eine vorbestimmte Form gebracht, wie in 10 dargestellt. Insbesondere ist bevorzugt, dass die vier Eckbereiche des Metallblocks 2C vorher entfernt worden sind, und dann die Rinnen 2c an den vier Eckbereichen angeordnet werden, wo sie entfernt worden sind.
  • Wie vorstehend beschrieben, ist die Halbleitervorrichtung gemäß der Erläuterung zum technischen Hintergrund der vorliegenden Erfindung so ausgelegt, dass die Rinnen 2a an der Oberfläche jedes der Metallblöcke 2, 2A, 2B und 2C angeordnet sind, wobei die Oberfläche mit dem Versiegelungsharz 9 in Kontakt ist. Eine solche Anordnung ermöglicht eine große Fläche, in welcher jeder der Metallblöcke 2, 2A, 2B und 2C mit dem Versiegelungsharz 9 in Kontakt ist, wodurch die Haftung zwischen jedem der Metallblöcke 2, 2A, 2B und 2C und dem Versiegelungsharz 9 verbessert wird. Dies Reduziert eine Ablösung des Versiegelungsharzes 9. Weiter ist die Halbleitervorrichtung so ausgelegt, dass die Breite W1 der Öffnung jeder Rinne 2a schmaler ist als die Breite W2 der unteren Oberfläche der Rinne 2a. Eine solche Anordnung hindert das Versiegelungsharz 9, welches in die Rinne 2a gefüllt ist, an einem leichten Ablösen, wodurch die Ablösung des Versiegelungsharzes 9 weiter reduziert wird. Dies verbessert die Lebensdauer der Halbleitervorrichtung in einem hohen Maße.
  • Die Rinnen 2a sind auf der Montageoberfläche jedes der Metallblöcke 2, 2A, 2B und 2C angeordnet, auf welcher das Halbleiterelement 3 angebracht ist. Eine hohe thermische Beanspruchung wird um das Halbleiterelement 3 ausgeübt; und somit ist es wahrscheinlich, dass sich das Versiegelungsharz 9 um das Halbleiterelement 3 löst. Um dies zu adressieren, sind die Rinnen 2a auf der Montageoberfläche des Metallblocks angeordnet, auf welcher das Halbleiterelement 3 angebracht ist; das heißt, die Rinnen 2a sind um das Halbleiterelement 3 angeordnet. Dies reduziert wirksam das Ablösen des Versiegelungsharzes 9.
  • Die Metallblöcke 2, 2A, 2B und 2C weisen jeweils in einer Draufsicht eine rechteckige Form auf. Weiter weist mindestens eine der vier Seitenoberflächen jedes der Metallblöcke 2, 2A, 2B und 2C einen oberen Bereich auf, der eine geneigte Form aufweist, die in Richtung der gegenüberliegenden Seitenoberflächenseite des Metallblocks geneigt ist. Entsprechend ist der Draht 8b, welcher mit einem gegebenen Abstand von der geneigten Fläche 2b angeordnet werden muss, wenn die geneigten Flächen 2b vorhanden sind, kürzer als wenn die geneigten Flächen 2b nicht vorhanden sind. Dies reduziert die Herstellungskosten der Halbleitervorrichtung.
  • Die Rinnen 2a erstrecken sich jeweils durchgehend von den Seitenoberflächen der Metallblöcke 2B und 2C zu den gegenüberliegenden Seitenoberflächen der Metallblöcke 2B und 2C. Entsprechend fließt das Harz 9a leicht durch die Rinnen 2a; und Luft entweicht leicht von den Rinnen 2a zu der Außenseite der Metallblöcke 2B und 2C. Dies reduziert den Hohlraum 9b.
  • Die Rinne 2a weist eine Mehrzahl von Rinnen auf. Zwei der Rinnen 2a sind zueinander orthogonal. Eine der zwei Rinnen 2a erstreckt sich durchgehend von der Seitenoberfläche des Metallblocks 2B zu der gegenüberliegenden Seitenoberfläche des Metallblocks 2B. Die andere der zwei Rinnen 2a erstreckt sich nicht durchgehend von der Seitenoberflächenseite des Metallblocks 2B zu der gegenüberliegenden Seitenoberflächenseite des Metallblocks 2B. Es sei gegeben, dass beide Rinnen, die zueinander orthogonal sind, sich durchgehend von der Seitenoberfläche des Metallblocks 2B zu der gegenüberliegenden Seitenoberfläche des Metallblocks 2B erstrecken. Eine solche Anordnung führt zu einer geringen Dicke des Metallblocks 2B, und die Festigkeit des Metallblocks 2B kann reduziert werden. Entsprechend kann ein Verhindern dieser Anordnung ermöglichen, dass der Metallblock 2B auf eine stabile Art gefertigt wird.
  • Das Halbleiterelement 3 besteht aus Si, SiC oder GaN. Entsprechend kann die Halbleitervorrichtung verschiedene Halbleiterelemente aufweisen. Es sei gegeben, dass das Halbleiterelement 3 aus SiC besteht. Das SiC-Halbleiterelement führt zu einem weiteren Temperaturbereich, innerhalb welchem die Halbleitervorrichtung arbeitet, und zu einem weiteren Anstieg einer thermischen Beanspruchung als bei einer herkömmlichen Halbleitervorrichtung. Folglich ist es wahrscheinlich, dass sich das Versiegelungsharz 9 löst. Die vorstehend beschriebene Anordnung reduziert jedoch wirksam das Ablösen des Versiegelungsharzes 9.
  • <Weitere Ausführungsform der vorliegenden Erfindung >
  • Das Folgende beschreibt eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. 11 ist eine perspektivische Ansicht eines Metallblocks 22 der Halbleitervorrichtung gemäß der weiteren Ausführungsform der vorliegenden Erfindung. 12 ist eine vergrößerte Ansicht jeder Rinne 22a. In der weiteren Ausführungsform der vorliegenden Erfindung sind die gleichen Komponenten wie diejenigen, die bisher beschrieben wurden, durch die gleichen Bezugszeichen gekennzeichnet. Die Beschreibung der gleichen Komponenten ist somit weggelassen.
  • Die weitere Ausführungsform der vorliegenden Erfindung beschreibt ein Beispiel, in welchem der Metallblock keine ausreichende Dicke für die vorstehend genannte Bearbeitung aufweist. Wie in 11 und 12 dargestellt, ist der Metallblock 22 von einer im Wesentlichen rechteckig-parallelepipeden Form und weist in einer Draufsicht eine rechteckige Form auf. Der Metallblock 22 weist eine Mehrzahl von Rinnen 22a und vier geneigte Flächen 22b auf.
  • Die vier geneigten Flächen 22b sind einzeln in oberen Bereichen der vier Seitenoberflächen des Metallblocks 22 angeordnet, und weisen jeweils eine geneigte Form auf, die in Richtung der gegenüberliegenden Seitenoberflächenseite des Metallblocks 22 geneigt ist. Genauer sind die vier geneigten Flächen 22b einzeln in oberen Bereichen an den vorderen, hinteren, rechten und linken Bereichen des Metallblocks 22 angeordnet. Die vorderen und hinteren geneigten Flächen 22b sind jeweils so geneigt, dass sie sich weiter der gegenüberliegenden Seite des Metallblocks 22 nähern, wenn sich die geneigte Fläche 22b der Seite des oberen Endbereichs des Metallblocks 22 nähert. Die rechten und linken geneigten Flächen 22b sind jeweils so geneigt, dass sie sich weiter der gegenüberliegenden Seite des Metallblocks 22 nähern, wenn sich die geneigte Fläche 22b der Seite des oberen Endbereichs des Metallblocks 22 nähert.
  • Diese Rinnen 22a sind auf einer Oberfläche des Metallblocks 22 angeordnet, wobei die Oberfläche mit dem Versiegelungsharz 9 in Kontakt ist. Genauer sind die Rinnen 22a auf der oberen Oberfläche angeordnet, die als eine Montageoberfläche des Metallblocks 22 dient, auf welcher das Halbleiterelement 3 angebracht ist. Diese Rinnen 22a sind Längsrinnen, die sich nach unten entlang den vorderen, hinteren, rechten und linken Seitenoberflächen des Metallblocks 22 von der Montageoberfläche des Metallblocks 22 erstrecken, auf welcher das Halbleiterelement 3 angebracht ist.
  • Wie in 12 dargestellt, weist jede Rinne 22a in einer Querschnittsansicht eine trapezoide Form auf; und die obere Basis der trapezoiden Form der Rinne 22a weist eine Länge W5 auf, die kürzer ist als eine Länge W6 der unteren Basis der trapezoiden Form der Rinne 22a. Der Metallblock 22 mit den Rinnen 22a weist eine größere Fläche auf, in welcher der Metallblock 22 mit dem Versiegelungsharz 9 in Kontakt ist, als ein Metallblock ohne die Rinnen 22a. Weiter ist die Länge W5 der oberen Basis der trapezoiden Form der Rinne 22a kürzer als die Länge W6 der unteren Basis der trapezoiden Form der Rinne 22a. Dies erzielt einen Verankerungseffekt, wenn das Versiegelungsharz 9 dabei ist, sich während eines thermischen Schrumpfens des Versiegelungsharzes 9 und des Metallblocks 22 von dem Metallblock 22 zu lösen. Weiter ist aufgrund der geneigten Flächen 22b der Draht 8b, wenn die geneigten Flächen 22b vorhanden sind, kürzer als wenn die geneigten Flächen 22b nicht vorhanden sind. Dies reduziert die Herstellungskosten der Halbleitervorrichtung.
  • Wie vorstehend beschrieben, ist die Halbleitervorrichtung gemäß der weiteren Ausführungsform der vorliegenden Erfindung so ausgelegt, dass die Rinnen 22a Längsrinnen sind, die sich nach unten entlang der Seitenoberflächen des Metallblocks 22 von der Oberfläche des Metallblocks 22 erstrecken, über welcher das Halbleiterelement 3 angebracht ist. Weiter weist jede Rinne 22a in einer Querschnittsansicht eine trapezoide Form auf. Noch weiter ist die Länge der oberen Basis der trapezoiden Form der Rinne 22a kürzer als die Länge der unteren Basis der trapezoiden Form der Rinne 22a.
  • Folglich ermöglicht eine solche Anordnung in einem Fall, in welchem der Metallblock 22 dünn ist, oder Rinnen, die sich entlang einer horizontalen Richtung erstrecken, schwierig auszubilden sind, weil der äußere Durchmesser des Halbleiterelements 3 eine Abmessung aufweist, die ungefähr derjenigen des äußeren Durchmessers des Metallblocks 22 entspricht, dass der Metallblock 22 eine Form aufweist, die den Verankerungseffekt auf einem kleineren Raum erzielt.
  • <Andere Ausführungsform der vorliegenden Erfindung >
  • Das Folgende beschreibt eine Halbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. 13 ist eine perspektivische Ansicht eines Metallblocks 32 der Halbleitervorrichtung gemäß der anderen Ausführungsform der vorliegenden Erfindung. 14 ist eine vergrößerte Ansicht jeder Rinne 32a. In der anderen Ausführungsform der vorliegenden Erfindung sind die gleichen Komponenten wie diejenigen, die bisher beschrieben sind, durch die gleichen Bezugszeichen gekennzeichnet. Die Beschreibung der gleichen Komponenten ist somit weggelassen.
  • Diese andere Ausführungsform der vorliegenden Erfindung beschreibt ein Beispiel, in welchem jede Seite des Metallblocks 32 zwei Anker aufweist, um die Haftung zwischen dem Versiegelungsharz 9 und dem Metallblock 32 zu verbessern. Wie in 13 und 14 dargestellt, ist der Metallblock 32 im Wesentlichen von einer rechteckig-parallelepipeden Form und weist in einer Draufsicht eine rechteckige Form auf. Der Metallblock 32 weist vier Rinnen 32a, vier Trapezoide 32b, vier Rinnen 32c und vier Aussparungen 32d auf.
  • Die obere Basis jedes Trapezoids 32b weist eine Länge auf, die länger ist als eine Länge der unteren Basis des Trapezoids 32b. Jeder Trapezoid 32b liegt näher an einer Oberflächenseite des Metallblocks 32, auf welcher das Halbleiterelement 3 angebracht ist, als die Peripherie an dem oberen Endbereich des Metallblocks 32. Die Seitenoberflächen jedes Trapezoids 32b sind jeweils so geneigt, dass sie sich weiter der gegenüberliegenden Seitenoberflächenseite des Trapezoids 32b nähern, wenn sich die Seitenoberfläche dem unteren Endbereich des Trapezoids 32b nähert. Jede Rinne 32a ist zwischen der Montageoberfläche des Metallblocks 32, auf welchem das Halbleiterelement 3 angebracht ist, und dem Trapezoid 32b angeordnet.
  • Die Rinnen 32a, die sich in einer Richtung des Metallblocks 32 von rechts nach links erstrecken, und die Rinnen 32a, die sich in einer Richtung des Metallblocks 32 von vorne nach hinten erstrecken, sind zueinander orthogonal. Die Rinnen 32a, die sich in der Richtung von rechts nach links erstrecken, erstrecken sich jeweils durchgehend von der Seitenoberfläche des Metallblocks 32 zu der gegenüberliegenden Seitenoberfläche des Metallblocks 32. Die Rinnen 32a, die sich in der Richtung von vorne nach hinten erstrecken, erstrecken sich jeweils nicht durchgehend von der Seitenoberflächenseite des Metallblocks 32 zu der gegenüberliegenden Seitenoberflächenseite des Metallblocks 32.
  • Jede Rinne 32c ist in dem Mittenbereich des Trapezoids 32b angeordnet. Jede Aussparung 32d ist zwischen der Peripherie an dem oberen Endbereich des Metallblocks 32 und dem Trapezoid 32b angeordnet.
  • Wie in 14 dargestellt, weist die Öffnung jeder Rinne 32a eine Breite W7 auf, die schmaler ist als eine Breite W8 der unteren Oberfläche der Rinne 32a. Weiter ist eine Höhenposition des Trapezoids 32b niedriger als eine Höhenposition der Montageoberfläche des Metallblocks 32, auf welcher das Halbleiterelement 3 angebracht ist. Eine solche Anordnung ermöglicht, dass der Draht 8b kurz ist. Dies reduziert die Herstellungskosten der Halbleitervorrichtung.
  • Wie vorstehend beschrieben, ist die Halbleitervorrichtung gemäß der anderen Ausführungsform der vorliegenden Erfindung so ausgelegt, dass jede Seite des Metallblocks 32 zwei Anker aufweist: die Rinne 32a, die sich entlang der Seite des Metallblocks 32 erstreckt; und die Aussparung 32d. Dies verbessert weiter die Haftung zwischen dem Versiegelungsharz 9 und dem Metallblock 32.
  • Zusammengefasst wird eine Technik eines Reduzierens eines Ablösens eines Versiegelungsharzes in einer Halbleitervorrichtung zur Verfügung gestellt, wodurch eine erhöhte Verbesserung einer Lebensdauer der Halbleitervorrichtung erzielt wird. Die Halbleitervorrichtung weist das Folgende auf: ein isolierendes Substrat 1; einen Metallblock 2, der auf der oberen Oberfläche des isolierenden Substrats 1 angeordnet ist; ein Halbleiterelement 3, das auf der oberen Oberfläche des Metallblocks 2 angebracht ist; ein Gehäuse 10, das das Halbleiterelement 3, den Metallblock 2 und das isolierende Substrat 1 umgibt; und ein Versiegelungsharz 9, das das Halbleiterelement 3 und den Metallblock 2 versiegelt. Der Metallblock 2 weist mindestens eine Rinne 2a auf einer Oberfläche des Metallblocks 2 auf, wobei die Oberfläche mit dem Versiegelungsharz 9 in Kontakt ist. Die Öffnung der mindestens einen Rinne 2a weist eine Breite W1 auf, die schmaler ist als eine Breite W2 der unteren Oberfläche der mindestens einen Rinne 2a.
  • Bezugszeichenliste
    • 1
    isolierendes Substrat
    1a
    Basisplatte
    1b
    Isolierungsschicht
    1c
    Schaltungsmuster
    1d
    Schaltungsmuster
    2
    Metallblock
    2A
    Metallblock
    2B
    Metallblock
    2C
    Metallblock
    2a
    Rinne
    2b
    geneigte Fläche
    2c
    Rinne
    3
    Halbleiterelement
    4a
    Verbindungsmaterial
    4b
    Verbindungsmaterial
    6
    Gehäuse
    7a
    Elektrode
    7b
    Elektrode
    8a
    Draht
    8b
    Draht
    9
    Versiegelungsharz
    9a
    Harz
    9b
    Hohlraum
    10
    Gehäuse
    22
    Metallblock
    22a
    Rinne
    22b
    geneigte Fläche
    32
    Metallblock
    32a
    Rinne
    32b
    geneigte Fläche
    32c
    Rinne
    32d
    Aussparung
    52
    Metallblock

Claims (5)

  1. Halbleitervorrichtung, aufweisend: - ein isolierendes Substrat (1); - einen Metallblock (2, 2A, 2B, 2C, 22, 32), der auf einer oberen Oberfläche des isolierenden Substrats (1) angeordnet ist; - ein Halbleiterelement (3), das auf einer oberen Oberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) angebracht ist; - ein Gehäuse (6), das das Halbleiterelement (3), den Metallblock (2, 2A, 2B, 2C, 22, 32) und das isolierende Substrat (1) umgibt; und - ein Versiegelungsharz (9), das das Halbleiterelement (3) und den Metallblock (2, 2A, 2B, 2C, 22, 32) versiegelt, wobei: - der Metallblock (2, 2A, 2B, 2C, 22, 32) mindestens eine Rinne (2a, 2c, 22a, 32a, 32c) auf einer Oberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) aufweist, wobei die Oberfläche mit dem Versiegelungsharz (9) in Kontakt ist, und - eine Öffnung der mindestens einen Rinne (2a, 2c, 22a, 32a, 32c) eine Breite aufweist, die schmaler ist als eine Breite einer unteren Oberfläche der mindestens einen Rinne (2a, 2c, 22a, 32a, 32c), wobei: - eine Mehrzahl von Rinnen (2a, 2c, 22a, 32a, 32c) ausgebildet ist, - zwei der Mehrzahl von Rinnen (2a, 2c, 22a, 32a, 32c) zueinander orthogonal sind, - sich eine der zwei Rinnen (2a, 2c, 22a, 32a, 32c) durchgehend von einer Seitenoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) zu einer gegenüberliegenden Seitenoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) erstreckt und - sich die andere der zwei Rinnen (2a, 2c, 22a, 32a, 32c) nicht durchgehend von einer Seitenoberflächenseite des Metallblocks (2, 2A, 2B, 2C, 22, 32) in Richtung auf eine gegenüberliegende Seitenoberflächenseite des Metallblocks (2, 2A, 2B, 2C, 22, 32) zu erstreckt.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Rinnen (2a, 2c, 22a, 32a, 32c) auf einer Montageoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) angeordnet sind, auf welcher das Halbleiterelement (3) angebracht ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei: - der Metallblock (2, 2A, 2B, 2C, 22, 32) in einer Draufsicht eine rechteckige Form aufweist, und - mindestens eine der vier Seitenoberflächen des Metallblocks (2, 2A, 2B, 2C, 22, 32) einen oberen Bereich aufweist, der eine geneigte Form aufweist, die in Richtung einer gegenüberliegenden Seitenoberflächenseite des Metallblocks (2, 2A, 2B, 2C, 22, 32) geneigt ist.
  4. Halbleitervorrichtung gemäß einem der vorangehenden Ansprüche, wobei: - eine jeweilige Rinne (2a, 2c, 22a, 32a, 32c) eine Längsrinne ist, die sich nach unten entlang einer Seitenoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) von der Montageoberfläche des Metallblocks (2, 2A, 2B, 2C, 22, 32) erstreckt, auf welcher das Halbleiterelement (3) angebracht ist, - eine jeweilige Rinne (2a, 2c, 22a, 32a, 32c) in einer Querschnittsansicht eine trapezoide Form aufweist und - eine obere Basis der trapezoiden Form einer jeweiligen Rinne (2a, 2c, 22a, 32a, 32c) eine Länge aufweist, die kürzer ist als eine Länge einer unteren Basis der trapezoiden Form der jeweiligen Rinne (2a, 2c, 22a, 32a, 32c).
  5. Halbleitervorrichtung gemäß einem der vorangehenden Ansprüche, wobei das Halbleiterelement (3) aus Si, SiC oder GaN besteht.
DE102017223544.6A 2017-03-16 2017-12-21 Halbleitervorrichtung Active DE102017223544B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017050871A JP6771412B2 (ja) 2017-03-16 2017-03-16 半導体装置
JP2017-050871 2017-03-16

Publications (2)

Publication Number Publication Date
DE102017223544A1 DE102017223544A1 (de) 2018-09-20
DE102017223544B4 true DE102017223544B4 (de) 2023-11-23

Family

ID=63372448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017223544.6A Active DE102017223544B4 (de) 2017-03-16 2017-12-21 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10276464B2 (de)
JP (1) JP6771412B2 (de)
CN (1) CN108630620B (de)
DE (1) DE102017223544B4 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556650A (en) 1978-10-20 1980-04-25 Toshiba Corp Semiconductor device
EP0577966A1 (de) 1992-07-06 1994-01-12 Motorola, Inc. Harzpackung mit reduzierter Belastung
US20040108602A1 (en) 2002-12-06 2004-06-10 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
CN1716578A (zh) 2004-06-14 2006-01-04 三菱电机株式会社 半导体装置及其制造方法
DE102012215705A1 (de) 2012-09-05 2014-03-06 Osram Opto Semiconductors Gmbh Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
JP2014143293A (ja) 2013-01-24 2014-08-07 Mitsubishi Electric Corp 電力用半導体装置の製造方法および電力用半導体装置
US20150035138A1 (en) 2012-07-05 2015-02-05 Mitsubishi Electric Corporation Semiconductor device
US20150092379A1 (en) 2013-09-30 2015-04-02 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152385A (ja) * 2015-02-19 2016-08-22 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556650A (en) 1978-10-20 1980-04-25 Toshiba Corp Semiconductor device
EP0577966A1 (de) 1992-07-06 1994-01-12 Motorola, Inc. Harzpackung mit reduzierter Belastung
US20040108602A1 (en) 2002-12-06 2004-06-10 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
JP2004186622A (ja) 2002-12-06 2004-07-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
CN1716578A (zh) 2004-06-14 2006-01-04 三菱电机株式会社 半导体装置及其制造方法
US20150035138A1 (en) 2012-07-05 2015-02-05 Mitsubishi Electric Corporation Semiconductor device
DE102012215705A1 (de) 2012-09-05 2014-03-06 Osram Opto Semiconductors Gmbh Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
JP2014143293A (ja) 2013-01-24 2014-08-07 Mitsubishi Electric Corp 電力用半導体装置の製造方法および電力用半導体装置
US20150092379A1 (en) 2013-09-30 2015-04-02 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
DE102017223544A1 (de) 2018-09-20
US20180269120A1 (en) 2018-09-20
CN108630620B (zh) 2022-08-09
US10276464B2 (en) 2019-04-30
CN108630620A (zh) 2018-10-09
JP2018157004A (ja) 2018-10-04
JP6771412B2 (ja) 2020-10-21

Similar Documents

Publication Publication Date Title
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
DE102011077543B4 (de) Halbleitervorrichtung
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE10129388B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE112005003614B4 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE19634202C2 (de) Halbleitervorrichtung
DE19736896A1 (de) Gehäuse für Halbleiterbauteile
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102005002767A1 (de) Halbleiteranordnung
DE102005006730A1 (de) Leiterrahmen, Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102021129498A1 (de) Vergossenes halbleiter-package mit zwei integrierten wärmeverteilern
DE102015223300B4 (de) Halbleitervorrichtung
DE112020002845T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102017012506

Country of ref document: DE

R018 Grant decision by examination section/examining division