DE112004002702B4 - Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe - Google Patents

Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe Download PDF

Info

Publication number
DE112004002702B4
DE112004002702B4 DE112004002702T DE112004002702T DE112004002702B4 DE 112004002702 B4 DE112004002702 B4 DE 112004002702B4 DE 112004002702 T DE112004002702 T DE 112004002702T DE 112004002702 T DE112004002702 T DE 112004002702T DE 112004002702 B4 DE112004002702 B4 DE 112004002702B4
Authority
DE
Germany
Prior art keywords
assembly
heat sink
substrate
chip
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112004002702T
Other languages
English (en)
Other versions
DE112004002702T5 (de
Inventor
Thian Moy Shirley Ng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112004002702T5 publication Critical patent/DE112004002702T5/de
Application granted granted Critical
Publication of DE112004002702B4 publication Critical patent/DE112004002702B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verfahren, um eine Halbleiterbaugruppe (1) zusammenzusetzen, das die nachfolgenden Schritte umfasst:
– zur Verfügung stellen eines Baugruppenkühlkörpermittels (19), das nachfolgendes umfasst:
– eine Vielzahl von Sägeauskehlungen (18, 24) auf seiner oberen Oberfläche, und
– eine Vielzahl von Auskehlungen (14) und Auskragungen (25) in seiner unteren Oberfläche,
– Aufbringen von thermisch leitfähigem haftendem Mittel (15) auf die Auskehlungen (14) und von nicht leitfähigem haftendem Mittel (16) auf die Auskragungen (25) des Baugruppenkühlkörpermittels (19)
– zur Verfügung stellen eines Substrats (20), das eine Matrix von Baugruppenorten (21) umfasst, die in einem Array angeordnet sind, wobei jeder einen Chip (2) und ein Baugruppensubstrat (4) umfasst
– Platzieren des Baugruppenkühlkörpermittels (19) auf dem Substrat (20), so dass die Auskragungen (25) mit den Baugruppensubstraten (4) des Substrats (20) in Kontakt sind und die Auskehlung (14) mit der oberen passiven Oberfläche des Chips (2) verbunden ist
– Aushärten des...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiterbaugruppe und eine Matrixbaugruppe.
  • Die WO 03/030256 A2 offenbart Anordnungen zur Erhöhung der strukturellen Stabilität von Halbleiterbauelementen durch integrierte Versteifungen, die zugleich integrierte Kühlkörper bilden.
  • Die WO 02/41394 A2 offenbart die Herstellung von Deckeln bzw. Kühlkörpern zum Verpacken von Halbleiterbauelementen.
  • Die US 2001/0040006 A1 offenbart ein Halbleiterchipmodul mit einem Deckel, wobei der Deckel durch einen thermisch leitenden Haftvermittler auf Silikonbasis auf einem Halbleiterchip befestigt ist und den Halbleiterchip kühlt.
  • Die US 6 114 761 A offenbart ein Halbleiterbauelement in Flip-Chip-Montage mit einem an der Oberseite eines Halbleiterchips befestigten, thermisch leitenden Kühlkörper.
  • Die US 6 239 486 B1 offenbart ein Halbleiterbauelement mit einem Deckel als Kühlkörper.
  • Die US 6,541,310 B1 offenbart ein Verfahren zur Herstellung einer gekapselten Halbleiterbaugruppe, die ein eingebettetes Kühlkörpergehäuse umfasst.
  • Die US 6,444,49 B1 offenbart ein Verfahren für das Zusammenbauen einer gekapselten Halbleiterbaugruppe, die ein Kühlkörperblech umfasst.
  • Die beiden letztgenannten Verfahren des Einbeziehens eines Kühlkörpers in eine gekapselte Baugruppe sind komplex und mühsam.
  • Es ist ein Ziel der Erfindung, einen effizienteren Kühlkörper für eine Halbleiterbaugruppe in Matrixgröße und ein einfacheres und ökonomischeres Verfahren zur Verfügung zu stellen, eine Baugruppe zusammenzusetzen, die einen Kühlkörper umfasst. Dieses Ziel der Erfindung wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Weitere Verbesserungen ergeben sich aus dem Inhalt der abhängigen Ansprüche.
  • Eine Halbleiterbaugruppe umfasst einen Halbleiterchip, der eine aktive Oberfläche mit einer Vielzahl von Kontaktbereichen für den Chip und ein Baugruppensubstrat umfasst. Das Baugruppensubstrat umfasst eine Vielzahl von ersten Kontaktbereichen auf seiner oberen Oberfläche und eine Vielzahl von zweiten Kontaktbereichen auf seiner unteren Oberfläche. Der Chip ist mit seiner aktiven Oberfläche so auf das Baugruppensubstrat montiert, dass diese dem Baugruppensubstrat gegenüber liegt. Eine Vielzahl von leitenden Mitteln stellt den elektrischen Kontakt zwischen den Kontaktbereichen des Chips und den ersten Kontaktbereichen des Baugruppensubstrats zur Verfügung. Die leitenden Mittel umfassen vorzugsweise Kugeln oder Erhebungen aus Lötzinn, Drahtverbindungen oder flexibles Band. Die Aussparung zwischen der aktiven Oberfläche des Chips und dem Baugruppensubstrat wird vorzugsweise mit Epoxidharz unterfüllt. Die externen Verbindungsmittel, wie zum Beispiel Kugeln aus Lötzinn, werden mit den zweiten Kon taktbereichen auf dem Boden des Baugruppensubstrats verbunden, um elektrischen Kontakt von der Baugruppe zum Beispiel zu einer externen Leiterplatte zur Verfügung zu stellen.
  • Die Halbleiterbaugruppe umfasst auch ein Kühlkörpermittel oder einen Kühlkörper oder eine Wärmeabführung oder einen Wärmekern. Der Kühlkörper umfasst einen planaren Bereich, zum Beispiel eine im Wesentlichen flache Platte und mindestens eine Auskragung, wie zum Beispiel vorstehende Schienen. Der planare Bereich des Kühlkörpers ist an der oberen Oberfläche des Chips befestigt und die Auskragung des Kühlkörpers ist an der oberen Oberfläche des Baugruppensubstrats befestigt.
  • Der Kühlkörper besteht vorzugsweise aus einem Material mit guter thermischer Leitfähigkeit, um das Entfernen oder die Ableitung von Wärme von dem Chip zu verbessern. Typische Materialien umfassen Metalle wie Kupfer oder Aluminium oder deren Legierungen. Diese weisen den zusätzlichen Vorteil auf, dass sie relativ preisgünstig und leicht zu verarbeiten sind. Vorzugsweise sind die Oberflächen des Kühlkörpers, einschließlich sowohl jener, die weg von wie auch in Richtung des Chips liegen, in der Farbe schwarz. Dies verbessert wiederum die Effizienz der Wärmeableitung von der Baugruppe.
  • Vorzugsweise umfasst der Kühlkörper zwei Auskragungen, die sich auf entgegen gesetzten Seiten des Chips befinden. Diese Auskragungen sind an dem Baugruppensubstrat befestigt. Dies hat den Vorteil, dass der Kühlkörper in einer stabilen Konfiguration befestigt ist und weniger abwärts gerichtete Kraft auf den Chip ausübt. Dies führt zu einer höheren Zuverlässigkeit der Baugruppen, da die empfindlichen Kontakte zwischen dem Chip und dem Baugruppensubstrat weniger wahrscheinlich beschädigt werden.
  • Vorzugsweise werden die zwei Auskragungen entlang der gesamten Länge der zwei entgegen gesetzten Seiten des Baugruppensubstrats zur Verfügung gestellt. Die Auskragungen oder vorstehenden Schienen weisen vorzugsweise einen im Wesentlichen viereckigen oder rechteckigen Querschnitt auf. Dies weist den Vorteil auf, dass die Stabilität des Kühlkörpers gesteigert wird. Außerdem wird der äußere Oberflächenbereich des Kühlkörpers vergrößert, was zu verbesserter Wärmeableitung von der Baugruppe führt.
  • Der Kühlkörper weist vorteilhaft auch lateral im Wesentlichen dieselbe Größe auf wie das Baugruppensubstrat. Dies hat die Auswirkung, dass der Oberflächenbereich des Kühlkörpers maximiert wird, wodurch die Effizienz der Wärmeableitung weiter gesteigert wird.
  • Vorzugsweise umfasst die Baugruppe zwei entgegen gesetzte Seiten, die offen und nicht von dem Kühlkörper eingeschlossen sind. Die Baugruppe und der Chip werden vorzugsweise nicht durch Epoxidharz oder Formmaterial eingekapselt. Dies weist den Vorteil auf, dass die Oberflächen des Kühlkörpers nicht durch Formmaterial bedeckt oder teilweise bedeckt werden. Die Wärmeableitung von der Baugruppe wird deshalb vorteilhaft verbessert und ein zusätzlicher Arbeitsschritt in dem Zusammenbauprozess, um Formmaterial zu entfernen, das während des Formprozesses auf den Kühlkörper gelangt ist, wird vermieden. Dies hat den weiteren Vorteil, dass der Zusammenbau der Baugruppen vereinfacht wird und deshalb ökonomischer ist.
  • Die Halbleiterbaugruppe umfasst Luftkammern mit offenen Enden, die sich von einer Seite zur entgegen gesetzten Seite der Baugruppen erstrecken. Die Luftkammern sind zwischen dem Chip, dem Kühlkörper und dem Baugruppensubstrat ausgeformt. Diese Luftkammern weisen den Vorteil auf, dass Wärme direkt von der aktiven Oberfläche des Chips entfernt wird, besonders da der Chip nicht völlig durch Formmaterial eingekapselt ist. Noch vorteilhafter wird ein Fluss der Luft durch die Luftkammern verwendet, um eine weitere Wärmeableitung von der Baugruppe zu erleichtern.
  • Der Kühlkörper wird vorzugsweise mit haftenden Mitteln hoher thermischer Leitfähigkeit auf der oberen Oberfläche des Halbleiterchips befestigt. Dies verbessert die Ableitung der Wärme vom Chip vorteilhaft. Der Kühlkörper ist mit nicht leitfähigen haftenden Mitteln mit dem Baugruppensubstrat verbunden. Dies verhindert vorteilhaft einen Kurzschluss zwischen jeglichen Leiterbahnen oder Kontaktbereichen auf der oberen Oberfläche des Baugruppensubstrats und dem Kühlkörper.
  • Das haftende Mittel umfasst jeden in der Technik bekannten Haftstoff. Zum Beispiel umfasst des haftende Mittel ein flüssiges Haftmittel wie zum Beispiel Epoxid. Dies weist den Vorteil auf, dass jegliche leichte Unterschiede in der Höhe kompensiert werden, wenn der Kühlkörper dem Chip und dem Baugruppensubstrat hinzugefügt wird. Alternativ umfasst das haftende Mittel Klebeband. Dies hat den Vorteil, dass sich der Haftstoff während des Verbindungsprozesses nicht auf die umliegenden Bereiche ausbreitet, sondern in dem Bereich bleibt, auf den er ursprünglich aufgebracht wurde.
  • Der Kühlkörper wird vorteilhaft für jede Halbleiterbaugruppe verwendet, in der die aktive Oberfläche des Chips dem Baugruppensubstrats gegenüber liegt, wie zum Beispiel bei Anordnungen oder Multi-Chip Modulen vom Typ einer Kugelgitteranordnung oder einer Verbundanordnung oder einer dünnem und feinen Kugelgitteranordnung. Das Baugruppensubstrat umfasst zum Beispiel ein Verteilerboard. Vorzugsweise ist der Chip mit Hilfe des Flip-chip Verfahrens auf dem Verteilerboard befestigt.
  • Die Erfindung bezieht sich auf Verfahren, eine Halbleiterbaugruppe zusammenzusetzen, die einen Kühlkörper umfasst und eine Matrixbaugruppe.
  • Ein Verfahren umfasst die folgenden Schritte. Als Erstes wird ein die Größe der Matrix aufweisendes oder ein Wärme der Baugruppe verteilendes oder ableitendes Mittel oder Wärmemetall oder eine Kühlkörperbaugruppe in Matrixgröße zur Verfügung gestellt.
  • Die Kühlkörperbaugruppe umfasst eine Vielzahl von Sägeauskehlungen auf ihrer oberen Oberfläche. Vorzugsweise sind die Sägeauskehlungen V-förmig und umfassen zwei orthogonale Reihen von parallel verteilten Auskehlungen, eine Reihe lateral angeordnet und die andere Reihe longitudinal angeordnet, wodurch eine gleichmäßige Anordnung, wie zum Beispiel eine quadratische Gitteranordnung ausgeformt wird. Der Abstand zwischen den Sägeauskehlungen ist ungefähr der Gleiche wie die erwünschte Größe der Baugruppe. Vorzugsweise erstrecken sich die Sägeauskehlungen an die äußeren Kanten der oberen Oberfläche und durch die Seitenwände der Kühlkörperbaugruppe in Matrixgröße. Dies ermöglicht es, dass die Position des Sägeblatts während des Prozesses des Trennens in Einzelteile von der äußeren Kante aus geführt wird.
  • Die Kühlkörperbaugruppe in Matrixgröße umfasst weiterhin eine Vielzahl von Auskehlungen in ihrer unteren Oberfläche. Vorzugsweise weisen diese Auskehlungen einen rechteckigen Quer schnitt auf und werden lateral zwischen einer Reihe von Sägeauskehlungen auf der oberen Oberfläche des eine Matrixform aufweisenden Kühlkörpers positioniert. Die untere Oberfläche der eine Matrixform aufweisenden Kühlkörperbaugruppe umfasst Auskragungen, die vorzugsweise einen rechteckigen oder viereckigen Querschnitt aufweisen. Diese Auskragungen ragen von einer Seite zur entgegen gesetzten Seite des Kühlkörpers von Matrixgröße hervor und sind regelmäßig verteilt. Der Abstand zwischen den Auskragungen ist so gewählt, dass sich, wenn er auf das Substrat montiert wird, das eine Vielzahl von Baugruppenorten aufweist, der Chip innerhalb der Auskehlung in der unteren Oberfläche befindet und die Auskragungen Kontakt mit dem Substrat zwischen den Reihen der Chips herstellen. Eine der Reihen von V-förmigen Sägeauskehlungen in der oberen Oberfläche der Kühlkörperbaugruppe befindet sich in der Kante der oberen Oberfläche und wird im Wesentlichen im lateralen Zentrum der Auskragungen positioniert.
  • Im nächsten Schritt des Prozesses wird thermisch leitfähiges haftendes Mittel auf der lateral flachen Oberfläche der Auskehlungen aufgebracht und nicht leitfähiges haftendes Mittel wird auf die Auskragungen der unteren Oberfläche der Kühlkörperbaugruppe in Matrixgröße aufgebracht.
  • Ein Substrat oder eine Matrix aus Baugruppensubstraten oder einem Chipmodulträger werden zur Verfügung gestellt, die eine in einem Array angeordnete Matrix von Baugruppenorten umfassen. Jeder Baugruppenort umfasst einen auf einem Baugruppensubstrat wie zum Beispiel einem Verteilerboard montierten Halbleiterchip. Die Kühlkörperbaugruppe in Matrixgröße wird dann so auf dem Substrat positioniert, dass die obere Oberfläche der Auskehlungen in der unteren Oberfläche der Kühlkörperbaugruppe auf der oberen passiven Oberfläche des Chips positioniert werden und die Auskragungen auf den Baugruppensubstraten des Substrats zwischen den Reihen der Chips positioniert werden. Das haftende Mittel wird dann durch eine entsprechende aushärtende Behandlung, wie zum Beispiel durch Erhitzung in einem Ofen, ausgehärtet.
  • Eine Vielzahl von externen Kontaktmitteln, wie zum Beispiel Lötzinnkugeln, wird dann mit den externen Kontaktbereichen verbunden, die sich auf den unteren Oberflächen der Vielzahl von Baugruppensubstraten des Substrats befinden. Die einzelnen Halbleiterbaugruppen werden dann in Einzeleinheiten aufgeteilt oder aufgespaltet oder getrennt, in dem die Sägeauskehlungen in der oberen Oberfläche der Kühlkörperbaugruppe verwendet werden, um die Bahn des Sägeblatts zu führen.
  • Vorzugsweise sind die Chips in Reihen und Spalten in einer regelmäßigen Anordnung, wie zum Beispiel einer viereckigen Gittermatrix angebracht. Der Abstand und die Anordnung der Chips auf der Substratmatrix hängen typischerweise von der gewünschten Art der Chips, dem Befestigungsverfahren und der Art der Baugruppen ab.
  • Vorzugsweise wird die Vielzahl von Chips an jedem Baugruppenort auf dem Substrat mit Hilfe des Flip-chip Verfahrens an einem Verteilerboard befestigt. Der Bereich zwischen jedem Chip und seinem Verteilerboard wird vorteilhaft mit Epoxidharz gefüllt. Dies schützt die empfindlichen Kontakte zwischen dem Chip und dem Verteilerboard.
  • Der Kühlkörper der Erfindung in Matrixgröße ist geeignet für die Verwendung in einer Vielfalt von verschiedenen Arten von Halbleiterbaugruppen, ohne dabei die Abmessungen des Kühlkörpers notwendigerweise zu verändern, wenn zum Beispiel die Matrix der Positionen der Baugruppen auf dem Substrat ähnlich ist und die Dicke und Größe der Erhebung des Chips im Wesentlichen dieselben sind und der Chip lateral in die Auskehlung passt. Die Herstellungskosten und der Prozess der Montage werden deshalb weiter vereinfacht.
  • Außerdem ist der Kühlkörper der Erfindung für den Gebrauch in Multichip-Modulen geeignet, wo eine Vielzahl von Chips lateral angeordnet werden. In dieser Ausführungsform wird der planare Bereich oder die flache Platte des Kühlkörpers vorzugsweise an einer Vielzahl von Chips des Multichip-Moduls befestigt.
  • Vorteilhaft bezieht sich die Erfindung auf ein Verfahren für die Montage eines Kühlkörpers oder einer Kühlkörperbaugruppe oder eines Wärme ableitenden Metalls der Abmessungen der Matrix auf einer Vielzahl von Halbleiterchips, die auf einer Matrixbaugruppe oder einem Chipträger oder einem Matrixsubstrat montiert sind.
  • Die Montage der Kühlkörperbaugruppe in Matrixgröße auf einer Vielzahl von Chips in einem chargenweisen Vorgehen hat den Vorteil, dass der Prozess des Zusammenbauens viel einfacher und schneller und deshalb effizienter und ökonomischer ist. Das Verfahren der Erfindung weist den Vorteil auf, dass ein vordefiniertes matrixartiges Substrat einschließlich der Chips mit Hilfe der in der Fabrik vorhandenen Montagelinie hergestellt werden kann. Dies bedeutet, dass das Verfahren entsprechend der Erfindung weitere Vorteile zur Verfügung stellt, da eine gänzlich neue Montagelinie nicht erforderlich ist.
  • Die direkte Befestigung des Kühlkörpers auf dem Chip durch einen Haftstoff mit einer hohen thermischen Leitfähigkeit stellt einen effizienten Weg für die Wärmeableitung vom Chip in das Kühlkörpermittel zur Verfügung. Der Kühlkörper wirkt als Schutzanordnung für den Chip, so dass ein Prozessschritt des Formpressens nicht unbedingt erforderlich ist, wodurch sowohl die Materialkosten wie auch die Prozesszykluszeit reduziert werden.
  • Vorteilhaft wird die Wärme nicht nur durch jedes Form- oder Kapselungsmaterial übertragen, das den Weg der Wärmeübertragung reduziert. Der Oberflächenbereich des Kühlkörpers, der der Atmosphäre ausgesetzt ist, ist groß, da sowohl die obere Oberfläche und die Seitenwände des Kühlkörpers die äußere Oberfläche der Halbleiterbaugruppe ausformen. Dies weist den Vorteil auf, dass Wärme effektiver von der Baugruppe abgeleitet wird und der thermische Widerstand der Baugruppen am Übergang zur Atmosphäre gesenkt wird. Die zwei offenen Seiten des Kühlkörpers formen deshalb zwei offene Seiten an der Baugruppe aus. Luft ist dazu in der Lage, durch die Baugruppe zu fließen, wodurch die Wärmeableitung von der Baugruppe weiter verbessert wird. Auf diese Weise werden die thermische Handhabung und die Zuverlässigkeit der Baugruppen verbessert. Eine Ausführungsform der Erfindung wird nachfolgend auf dem Weg eines Beispiels mit Bezug auf die Zeichnungen beschrieben.
  • 1 zeigt eine Sicht im Querschnitt auf eine entsprechend dem Verfahren der Erfindung zusammengesetzte Halbleiterbaugruppe,
  • 2 zeigt eine perspektivische Draufsicht auf eine Kühlkörperbaugruppe in Matrixgröße entsprechend der Erfindung,
  • 3 zeigt die Befestigung des Haftstoffs an der unteren Oberfläche der Kühlkörperbaugruppe gemäß 2,
  • 4 zeigt die Befestigung der Kühlkörperbaugruppe gemäß 3 auf einem Substrat, das eine Vielzahl von Halbleiterchips umfasst, die in einer Matrixgitteranordnung angeordnet sind,
  • 5 zeigt das Auftrennen der Baugruppe in Matrixgröße gemäß 4 in einzelne Baugruppen, um eine Vielzahl der Halbleiterbaugruppen gemäß 1 auszuformen.
  • 1 zeigt eine entsprechend dem Verfahren der Erfindung zusammengesetzte Flip-chip Halbleiterbaugruppe 1. Die Baugruppe umfasst einen im Flip-chip Verfahren auf einem Verteilerboard 4 und einem Kühlkörper 10 montierten Halbleiterchip 2, der an der oberen passiven Oberfläche des Halbleiterchips 2 und der oberen Oberfläche des Verteilerboards 4 befestigt ist. Das Verteilerboard 4 und der Kühlkörper 10 sind lateral größer ausgeführt als der Halbleiterchip 2 und weisen ungefähr die gleiche laterale Größe auf.
  • Der Halbleiterchip 2 umfasst eine Vielzahl von Chipkontaktbereichen 3 auf seiner aktiven Oberfläche, und das Verteilerboard 4 umfasst eine Vielzahl von Kontaktbereichen 6 auf seiner oberen Oberfläche. Der Halbleiterchip 2 ist mit seiner aktiven Oberfläche dem Verteilerboard 4 gegenüber liegend durch mikroskopische Lötzinnkugeln 5 befestigt, die den elektrischen Kontakt zwischen den Kontaktbereichen 3 auf dem Chip 2 und den Kontaktbereichen 6 auf dem Verteilerboard 4 zur Verfügung stellen. Mikroskopisch wird in diesem Kontext verwendet, um zu beschreiben, dass die Lötzinnkugeln mit der Hilfe von einem Lichtmikroskop gesehen werden können. Diese Art der Montage des Chips 2 auf einem Verteilerboard 4 ist gemeinhin als das Flip-chip Verfahren bekannt.
  • Der Raum zwischen der aktiven Oberfläche des Chips 2 und der oberen Oberfläche des Verteilerboards 4 wird mit einem isolierenden Epoxidharz 7 gefüllt, so dass alle mikroskopischen Lötzinnkugeln 5 mit dem Harz 7 bedeckt sind. Das Verteilerboard 4 schließt auch leitende Bahnen auf seiner oberen Oberfläche und leitende Bahnen und Durchkontaktierungen innerhalb seiner Plattenstärke ein (in der Figur nicht gezeigt), die die Kontaktbereiche 6 auf seiner oberen Oberfläche mit den externen Kontaktbereichen 8 auf seiner unteren Oberfläche verbinden. Makroskopische Lötzinnkugeln 9 sind mit diesen externen Kontaktbereichen 8 verbunden und stellen die elektrische Verbindung von der Baugruppe 1 zu einer externen gedruckten Leiterplatte her, die aus Gründen der Übersichtlichkeit nicht in der Figur gezeigt wird. Makroskopisch wird in diesem Zusammenhang verwendet, um zu beschreiben, dass die Lötzinnkugeln für das bloße Auge sichtbar sind.
  • Die Halbleiterbaugruppe 1 umfasst auch ein Wärmemetall oder ein Wärme verteilendes oder ein Wärme ableitendes Mittel oder den Kühlkörper 10. Der Kühlkörper 10 umfasst eine lateral im Wesentlichen quadratische flache Platte 11, die zwei vorstehende Schienen 12 umfasst, welche einen im Wesentlichen rechteckigen Querschnitt aufweisen. Die äußere senkrechte Oberfläche jeder der vorstehenden Schienen 12 ist annähernd senkrecht zu der äußeren Seitenoberfläche der flachen Platte 11 ausgerichtet, so dass eine längs verlaufende Auskehlung 14 mit einem im Wesentlichen rechteckigen Querschnitt im lateralen Zentrum des Kühlkörpers 10 ausgeformt wird. Die längs verlaufende Auskehlung 14 ist eindeutiger aus den perspektivischen Ansichten der 2 und 3 zu ersehen. Der seitli che Abstand zwischen den inneren senkrechten Wänden der vorstehenden Schienen 12 ist größer als der Chip 2 und die Höhe der Auskehlung ist leicht größer als der Abstand der oberen passiven Oberfläche des befestigten Chips 2 über die obere Oberfläche des Verteilerboards 4.
  • Die oberen äußeren Kanten des Kühlkörpers 10 weisen eine abgeschrägte Kante 13 auf, die ein Ergebnis des Prozesses der Trennung der Anordnung in einzelne Baugruppen ist, der in 5 veranschaulicht und später beschrieben wird. Der Kühlkörper 10 weist lateral im Wesentlichen dieselbe Größe auf wie das Verteilerboard 4 der Baugruppe 1.
  • Der Kühlkörper 10 wird in seinem Zentrum durch das thermisch leitende Haftmittel 15 von der von der Auskehlung 14 ausgeformten inneren oberen Oberfläche mit der passiven oberen Oberfläche des Chips 2 verbunden. Die Breite des thermisch leitenden Haftmittels 15 ist leicht größer als die Breite des Chips, aber schmaler als die Breite der Auskehlung. Der Kühlkörper 10 wird durch nicht leitfähiges Haftmittel 16 auch durch die untere Oberfläche der vorstehenden Schiene 12 mit der oberen Oberfläche des Verteilerboards 4 verbunden.
  • Der Kühlkörper 10 ist auf nur 2 Seiten der Baugruppe 1 durch die vorstehenden Schienen 12 mit dem Verteilerboard 4 verbunden. Dies wird eindeutiger in den perspektivischen Ansichten der 2 und 3 gezeigt. Der Kühlkörper 10 weist lateral im Wesentlichen dieselbe Größe auf wie das Verteilerboard 4 der Baugruppe. Deshalb sind die vorstehenden Schienen 12 mit dem Verteilerboard 4 von der vorderen Seite zur rückwärtigen Seite des Verteilerboards 4 und der Baugruppe 1 verbunden, wie es aus 1 ersehen werden kann. Die zwischen den inneren senkrechten Wänden der vorstehenden Schienen 12 des Kühlkörpers 10 und dem Chip 2 ausgeformten Aussparungen 17 formen daher die an den Enden offenen Kammern 17 von der vorderen Seite zur Rückseite der Baugruppe 1 aus. Die vorderen und rückwärtigen Seitenwände des Kühlkörpers 10 und daher die Baugruppe 1 sind deshalb offen und die linken und rechten Seitenwände sind massiv.
  • 2 zeigt eine perspektivische Ansicht des Kühlkörpers 19 in Matrixgröße. Die Kühlkörperbaugruppe 19 in Matrixgröße ist mit einem Substrat 20 verbunden, das eine Vielzahl von Flip-chip montierten Halbleiterchips umfasst, die in einer Matrixgitteranordnung nach dem Verfahren gemäß der in den 3 bis 5 gezeigten Erfindung angeordnet sind.
  • 2 zeigt, dass die Kühlkörperbaugruppe 19 in Matrixgröße ein ungefähr viereckiges Metallblatt 23 umfasst, welches 2 Reihen von V-förmigen Sägeauskehlungen 18 und 24 in seine obere Oberfläche umfasst. Eine Reihe von 3 parallelen Auskehlungen 24 ist lateral positioniert, die zweite Reihe von 4 parallelen Auskehlungen 18 ist in Bezug auf die äußeren Abmessungen des Metallblatts 23 der Länge nach positioniert. Die Sägeauskehlungen 18 und 24 sind angeordnet, um ein viereckiges Gittermuster in der oberen Oberfläche des Metallblatts 23 auszuformen und entsprechen ungefähr der 3 mal 3 Matrix der Orte der Baugruppen 21 des Substrats 20. Der Abstand zwischen den Auskehlungen 18 und 24 entspricht ungefähr den äußeren Abmessungen der Halbleiterbaugruppe 1. Die Sägeauskehlungen 18 und 24 erstrecken sich über die obere Oberfläche und durch die Seitenwände der Kühlkörperbaugruppe 19.
  • Das Metallblatt 23 der Kühlkörperbaugruppe 19 in Matrixgröße umfasst auch drei Auskehlungen 14 eines lateral rechteckigen Querschnitts, die sich in seiner unteren Oberfläche befinden.
  • Diese Auskehlungen 14 sind im Wesentlichen parallel zu einander und in der longitudinalen Richtung des Metallblatts 23 positioniert. Die Auskehlungen 14 sind lateral positioniert, so dass sie ungefähr zentral zwischen den V-förmigen Auskehlungen 18 auf der entgegen gesetzten Oberfläche des Metallblatts 23 der Kühlkörperbaugruppe 19 in Matrixgröße liegen. Die untere Oberfläche des Metallblatts 23 umfasst deshalb vier vorstehende Schienen 25 von ungefähr rechteckigem Querschnitt. Die V-förmigen Auskehlungen 18 befinden sich daher in der Kante der oberen Oberfläche der Kühlkörperbaugruppe 19 in Matrixgröße und befinden sich ungefähr in dem lateralen Zentrum der vier hervorragenden Schienen 25.
  • 3 zeigt die Befestigung des Haftstoffs auf der Kühlkörperbaugruppe 19 in Matrixgröße im ersten Schritt des Verfahrens, um die Baugruppe 1 entsprechend der Erfindung auszuformen. Ein Haftstoff 15 mit besonders guten Eigenschaften der thermischen Leitfähigkeit wird auf der seitlichen Oberfläche jeder der Auskehlungen 14 aufgebracht. Ein elektrisch nicht leitendes Haftmittel 16 wird auf der seitlichen Oberfläche der längs verlaufenden vorstehenden Schienen 25 aufgebracht.
  • 4 zeigt das Substrat 20, das die Baugruppenorte 21 für neun in einer 3 mal 3 Matrixgitteranordnung angeordnete Halbleiterchips 2 umfasst. Die Chips 2 und die Baugruppenorte 21 sind in Reihen und Spalten angeordnet. Der Bereich jedes der Baugruppenorte 21 wird durch Abgrenzungslinien 22 bezeichnet, die in einer viereckigen Gitteranordnung angeordnet sind, deren Abmessungen und Ausrichtung ungefähr die Gleichen sind, wie die durch die V-förmigen Auskehlungen 18 und 24 ausgeformte viereckige Gitteranordnung des Kühlkörpers 19 in Matrixgröße. Das Substrat 20 umfasst einen unter Verwendung eines bekannten Flip-chip Verfahrens für Substrate oder Chip der Größe deträgermoduler Matrix im Zentrum jedes der Baugruppenorte 21 befestigten Halbleiterchip 2.
  • Bezug nehmend auf 1 und 4 wird jeder Chip 2 daher befestigt mittels einer Vielzahl von mikroskopischen Lötzinnkugeln 5, die sich zwischen den Kontaktbereichen 3 des Chips 2 und den Kontaktbereichen 6 von einem Verteilerboard 4 befinden. Der Bereich zwischen jedem Chip 2 und dem Verteilerboard 4 jedes Orts der Baugruppe 21 wird mit Epoxidharz 7 unterfüllt, so dass die Aussparung zwischen der aktiven Oberfläche des Chips 2 und den mikroskopischen Kugeln 5 mit Epoxidharz 7 bedeckt werden. Das Epoxid 7 wird dann durch Erhitzen in einem Ofen ausgehärtet.
  • Die Kühlkörperbaugruppe 19 in Matrixgröße wird dann auf das Substrat 20 montiert, das die Matrix von an den Baugruppenorten 21 befestigten Chips 2 umfasst. Die Kühlkörperbaugruppe 19 in Matrixgröße wird so positioniert, dass die vorstehenden Schienen 25 ungefähr mittig so zwischen den Reihen der befestigten Chips positioniert werden, dass sich die längs verlaufenden V-förmigen Auskehlungen 18 und 24 in der oberen Oberfläche der Kühlkörperbaugruppe 19 ungefähr oberhalb der Baugruppenabgrenzungslinien 22 des Substrats 20 befinden.
  • In dieser Ausrichtung wird das thermisch leitfähige Haftmittel 15 auf der oberen passiven Oberfläche der Chips 2 aufgebracht und das isolierende Haftmittel 16 wird auf der oberen Oberfläche des Verteilerboards 4 aufgebracht. Die Haftmittel werden dann ausgehärtet, um eine sichere Verbindung zwischen der Kühlkörperbaugruppe 19 in Matrixgröße und den Chips 2 und den Verteilerboards 4 des Substrats 20 zur Verfügung zu stellen. Die Lötzinnkugeln 9 werden dann mit den externen Kon taktbereichen 8 auf der unteren Seite des Verteilerboards 4 jedes der Baugruppenorte 21 verbunden.
  • 5 zeigt die Trennung der individuellen Baugruppen 1 in Einzelelemente aus der erfindungsgemäßen Matrixbaugruppe, die ausgeformt wird von der Kühlkörperbaugruppe 19 in Matrixgröße und dem Substrat 20, das neun Baugruppen 1 enthält, die in einem 3 mal 3 Array angeordnet sind. Die V-förmigen Auskehlungen 18 und 24 in der Kühlkörperbaugruppe 19 in Matrixgröße stellen eine Führung für das Sägeblatt zur Verfügung.
  • Die Halbleiterbaugruppen 1 werden dann getestet und für den Transport zum Kunden verpackt. Die Halbleiterbaugruppen 1 sind dazu vorgesehen, auf einer externen gedruckten Leiterplatte montiert zu werden.
    • 1
    Halbleiterbaugruppe
    2
    Halbleiterchip
    3
    Kontaktbereiche auf dem Chip
    4
    Verteilerboard
    5
    mikroskopische Lötzinnkugeln
    6
    Kontaktbereiche auf dem Verteilerboard
    7
    Epoxid
    8
    externe Kontaktbereiche
    9
    makroskopische Lötzinnkugeln
    10
    Kühlkörper
    11
    flache Platte des Kühlkörpers
    12
    vorstehende Schiene des Kühlkörpers
    13
    abgeschrägte Kante
    14
    Auskehlung
    15
    thermisch leitfähiger Haftstoff
    16
    nicht leitender Haftstoff
    17
    Kanal mit offenen Enden
    18
    longitudinale V-förmige Sägeauskehlung
    19
    Kühlkörperbaugruppe in Matrixgröße
    20
    Substrat
    21
    Baugruppenort
    22
    Baugruppenabgrenzungslinien
    23
    rechteckiges Metallblatt
    24
    laterale V-förmige Sägeauskehlung
    25
    vorstehende Schiene der Kühlkörperbaugruppe 19 in Matrixgröße

Claims (10)

  1. Verfahren, um eine Halbleiterbaugruppe (1) zusammenzusetzen, das die nachfolgenden Schritte umfasst: – zur Verfügung stellen eines Baugruppenkühlkörpermittels (19), das nachfolgendes umfasst: – eine Vielzahl von Sägeauskehlungen (18, 24) auf seiner oberen Oberfläche, und – eine Vielzahl von Auskehlungen (14) und Auskragungen (25) in seiner unteren Oberfläche, – Aufbringen von thermisch leitfähigem haftendem Mittel (15) auf die Auskehlungen (14) und von nicht leitfähigem haftendem Mittel (16) auf die Auskragungen (25) des Baugruppenkühlkörpermittels (19) – zur Verfügung stellen eines Substrats (20), das eine Matrix von Baugruppenorten (21) umfasst, die in einem Array angeordnet sind, wobei jeder einen Chip (2) und ein Baugruppensubstrat (4) umfasst – Platzieren des Baugruppenkühlkörpermittels (19) auf dem Substrat (20), so dass die Auskragungen (25) mit den Baugruppensubstraten (4) des Substrats (20) in Kontakt sind und die Auskehlung (14) mit der oberen passiven Oberfläche des Chips (2) verbunden ist – Aushärten des haftenden Mittels – Verbinden einer Vielzahl von externen Kontaktmitteln (9) mit den Kontaktbereichen (8) auf der unteren Oberfläche der Baugruppensubstrate (4) des Substrats (20), – Trennen der einzelnen Halbleiterbaugruppen (1) durch Verwendung der Sägeauskehlungen (18, 24) in der oberen Oberfläche des Baugruppenkühlkörpermittels (19), um die Bahn des Sägeblatts zu führen.
  2. Verfahren, um eine Halbleiterbaugruppe (1) zusammenzusetzen, nach Anspruch 1, dadurch gekennzeichnet, dass die Vielzahl von Chips (2) an jedem Baugruppenort (21) mit Hilfe des Flip-chip Verfahrens auf einem Verteilerboard (4) befestigt sind.
  3. Matrixbaugruppe, die folgendes beinhaltet: – ein Baugruppenkühlkörpermittel (19), das nachfolgendes beinhaltet: – eine Vielzahl von Sägeauskehlungen (18, 24) auf seiner oberen Oberfläche, und – eine Vielzahl von Auskehlungen (14) und Auskragungen (25) in seiner unteren Oberfläche, – thermisch leitfähige haftendem Mittel (15) auf den Auskehlungen (14) und von nicht leitfähigem haftendem Mittel (16) auf den Auskragungen (25) des Baugruppenkühlkörpermittels (19) und – ein Substrat (20), das eine Matrix von Baugruppenorten (21) umfasst, die in einem Array angeordnet sind, wobei jeder einen Chip (2) und ein Baugruppensubstrat (4) umfasst, wobei das Baugruppenkühlkörpermittel (19) auf dem Substrat (20) so platziert ist, dass die Auskragungen (25) mit den Baugruppensubstraten (4) des Substrats (20) in Kontakt sind und die Auskehlung (14) mit der oberen passiven Oberfläche des Chips (2) verbunden ist.
  4. Matrixbaugruppe nach Anspruch 3, dadurch gekennzeichnet, dass die mehreren Auskragungen (25) annährend zentral zwischen den Reihen von Chips (2) positioniert sind.
  5. Matrixbaugruppe nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass die mehreren Auskehlungen (14) annährend parallel zueinander positioniert sind.
  6. Matrixbaugruppe nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die mehreren Sägeauskehlungen (18, 24) in einer viereckigen Gitteranordnung angeordnet sind.
  7. Matrixbaugruppe nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Baugruppenorte (21) in einer viereckigen Gitteranordnung angeordnet sind.
  8. Matrixbaugruppe nach Anspruch 6 oder Anspruch 7, dadurch gekennzeichnet, dass Sägeauskehlungen (18, 24) in einer viereckigen Gitteranordnung, die annährend die gleiche Dimension und Orientierung wie die viereckigen Gitteranordnung der Baugruppenorte (21) hat, angeordnet sind.
  9. Matrixbaugruppe nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass das Baugruppenkühlkörpermittel (19) an dem Chip (2) durch thermisch leitfähige haftende Mittel (15) und an dem Baugruppensubstrat (4) mittels eines nicht leitfähigen Haftmittels (16) befestigt ist.
  10. Matrixbaugruppe nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, dass die Chips (2) auf dem Baugruppenorten (21) unter Verwendung der Flip-Chip-Technik aufgebracht sind.
DE112004002702T 2004-02-03 2004-02-03 Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe Expired - Fee Related DE112004002702B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2004/000272 WO2005086217A1 (en) 2004-02-03 2004-02-03 Matrix-type semiconductor package with heat spreader

Publications (2)

Publication Number Publication Date
DE112004002702T5 DE112004002702T5 (de) 2006-11-23
DE112004002702B4 true DE112004002702B4 (de) 2009-03-05

Family

ID=34917492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002702T Expired - Fee Related DE112004002702B4 (de) 2004-02-03 2004-02-03 Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe

Country Status (3)

Country Link
US (1) US7521792B2 (de)
DE (1) DE112004002702B4 (de)
WO (1) WO2005086217A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US8497162B1 (en) * 2006-04-21 2013-07-30 Advanced Micro Devices, Inc. Lid attach process
US7626251B2 (en) * 2006-09-29 2009-12-01 Intel Corporation Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
US8390112B2 (en) * 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US8080444B2 (en) * 2010-01-14 2011-12-20 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device having a ground plane
CN103975427B (zh) 2011-10-07 2017-03-01 沃尔泰拉半导体公司 互连衬底的功率管理应用
US9470720B2 (en) * 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US10013033B2 (en) 2013-06-19 2018-07-03 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6239486B1 (en) * 1999-04-27 2001-05-29 Fujitsu Limited Semiconductor device having cap
US20010040006A1 (en) * 1997-08-22 2001-11-15 Frank Louis Pompeo Method for direct attachment of a chip to a cooling member
WO2002041394A2 (en) * 2000-11-14 2002-05-23 Honeywell International Inc. Lid and heat spreader design for a semiconductor package
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
WO2003030256A2 (en) * 2001-09-28 2003-04-10 Intel Corporation Arrangements to increase structural rigidity of semiconductor package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
JP3173459B2 (ja) * 1998-04-21 2001-06-04 日本電気株式会社 半導体装置の製造方法
US6340406B1 (en) 1999-03-24 2002-01-22 Moore North America, Inc. Simple pressure seal units
JP2002033411A (ja) 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040006A1 (en) * 1997-08-22 2001-11-15 Frank Louis Pompeo Method for direct attachment of a chip to a cooling member
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6239486B1 (en) * 1999-04-27 2001-05-29 Fujitsu Limited Semiconductor device having cap
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
WO2002041394A2 (en) * 2000-11-14 2002-05-23 Honeywell International Inc. Lid and heat spreader design for a semiconductor package
WO2003030256A2 (en) * 2001-09-28 2003-04-10 Intel Corporation Arrangements to increase structural rigidity of semiconductor package

Also Published As

Publication number Publication date
DE112004002702T5 (de) 2006-11-23
US20070216009A1 (en) 2007-09-20
WO2005086217A1 (en) 2005-09-15
US7521792B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE69637488T2 (de) Halbleiter und Halbleitermodul
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008033465B4 (de) Leistungshalbleitermodulsystem und leistungshalbleitermodul mit einem gehause sowie verfahren zur herstellung einer leis- tungshalbleiteranordnung
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE10129388B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102012214917B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102021129498A1 (de) Vergossenes halbleiter-package mit zwei integrierten wärmeverteilern
EP0881866B1 (de) Steuergerät
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
WO2013041288A1 (de) Elektrisches steuergerät mit moldgehäuse
DE102010016798B4 (de) Halbleiterchip-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002702

Country of ref document: DE

Date of ref document: 20061123

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee