DE102017219343B4 - Verfahren zum bearbeiten eines wafers - Google Patents

Verfahren zum bearbeiten eines wafers Download PDF

Info

Publication number
DE102017219343B4
DE102017219343B4 DE102017219343.3A DE102017219343A DE102017219343B4 DE 102017219343 B4 DE102017219343 B4 DE 102017219343B4 DE 102017219343 A DE102017219343 A DE 102017219343A DE 102017219343 B4 DE102017219343 B4 DE 102017219343B4
Authority
DE
Germany
Prior art keywords
wafer
cutting
adhesive tape
front side
protective element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017219343.3A
Other languages
English (en)
Other versions
DE102017219343A1 (de
Inventor
Yohei Yamashita
Tsubasa Obata
Yuki Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102017219343A1 publication Critical patent/DE102017219343A1/de
Application granted granted Critical
Publication of DE102017219343B4 publication Critical patent/DE102017219343B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zum Bearbeiten eines Wafers (10), der durch eine Vielzahl sich kreuzender projizierter Trennlinien (12) in eine Vielzahl von Bauelementen (14) abgegrenzt worden ist, um den Wafer (10) in einzelne Bauelementchips zu unterteilen, wobei das Verfahren umfasst:einen Schutzelementverlegeschritt mit einem Platzieren eines Schutzelements (16) an einer Vorderseite (10a) eines Wafers (10);nach dem Ausführen des Schutzelementverlegeschritts einen Rückseitenschleifschritt mit einem Schleifen einer Rückseite (10b) des Wafers (10), um den Wafer (10) zu verdünnen;nach dem Ausführen des Rückseitenschleifschritts einen Rahmenstützschritt mit einem Abziehen des Schutzelements (16) von der Vorderseite (10a) des Wafers (10), Aufbringen eines Haftbands (T) an der Vorderseite (10a) des Wafers (10) und Aufbringen eines äußeren Umfangsabschnitts des Haftbands (T) an einem ringförmigen Rahmen (F), der in sich eine Öffnung zum Aufnehmen des Wafers (10) aufweist, sodass der Wafer (10) durch das Haftband (T) an dem ringförmigen Rahmen (F) unterstützt wird;nach dem Ausführen des Rahmenstützschritts einen Schnittnutausbildungsschritt mit einem aufeinanderfolgenden Positionieren einer Schneidklinge (33) in Ausrichtung mit den projizierten Trennlinien (12) an der Rückseite (10b) des Wafers (10) und Schneiden des Wafers (10) mit der Schneidklinge (33), um in dem Wafer (10) Schnittnuten (100) auszubilden, die kurz vor dessen Vorderseite (10a) enden;nach dem Ausführen des Schnittnutausbildungsschritts einen Schneideschritt mit einem Aufbringen eines Laserstrahls auf den Wafer (10) von dessen Rückseite (10b) aus entlang der Schnittnuten (100), um den Wafer (10) vollständig entlang der projizierten Trennlinien (12) in einzelne Bauelementchips zu zertrennen; undnach dem Ausführen des Schneideschritts einen Aufnahmeschritt mit einem Aufnehmen der einzelnen Bauelementchips von dem Haftband (T), das an dem ringförmigen Rahmen (F) unterstützt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bearbeiten eines Wafers, der durch eine Vielzahl von projizierten Trennlinien in eine Vielzahl von Bauelemente abgegrenzt worden ist, um den Wafer in einzelne Bauelementchips zu unterteilen.
  • Beschreibung des in Beziehung stehenden Stands der Technik
  • Wafer, bei denen eine Vielzahl von Bauelementen, wie zum Beispiel integrierte Schaltkreise (ICs), Large Scale Integration Circuits (LSI), etc. in jeweiligen Bereichen ausgebildet sind, die an dessen Vorderseiten durch projizierte Trennlinien, die als Straßen bekannt sind, abgegrenzt sind, werden durch eine Schneidklinge einer Trennvorrichtung in einzelne Bauelementchips getrennt, die in elektronischer Ausrüstung, wie zum Beispiel Mobiltelefonen, Personal Computern, etc., verwendet werden. In den letzten Jahren wurden bekannte Versuche unternommen, um diese Bauelemente durch Ausbilden einer Vielzahl von Isolationsfilmen mit niedriger Dielektrizitätszahl, die auch als niedrig-k-Filme bekannt sind, als Zwischenlagenisolationsfilme an den Vorderseiten von Halbleitersubstraten, wie zum Beispiel Siliziumwafern, um dadurch Funktionsschichten herzustellen, die zu IC- und LSI-Schaltkreise werden, in ihrem Betrieb schneller zu machen. Da ein niedrig-k-Film an der gesamten Vorderseite eines Wafers abgelegt wird, bedeckt er projizierte Trennlinien oder Straßen an dem Wafer. Wenn der Wafer entlang der Straßen durch die Schneidklinge zertrennt wird, wird auch der niedrig-k-Film an den Straßen durch die Schneidklinge geschnitten, und blättert ab wie etwas, das aus Glimmer hergestellt ist, was dazu tendiert, den sich ergebenden Bauelementchips eine niedrigere Qualität zu verleihen.
  • Hinsichtlich der obigen Schwierigkeiten wurde ein Bearbeitungsverfahren vorgeschlagen und praktisch umgesetzt, bei dem ein niedrig-k-Film an einem Wafer entlang von Straßen an diesem mit einem Laserstrahl, der auf die Vorderseite des Wafers aufgebracht wird, entfernt wird, und dann eine Schneidklinge, die an den Bereichen positioniert wird, von denen der niedrig-k-Film entfernt worden ist, den Wafer entlang der Straßen zertrennt, was den Wafer in einzelne Bauelementchips unterteilt (siehe zum Beispiel die japanische Offenlegungsschrift JP 2005- 64 231 A ).
  • US 2007/0 105 345 A1 offenbart ein Verfahren zum Bearbeiten eines Wafers, bei dem in der Rückseite des Wafers durch ein mechanisches oder chemisches Verfahren eine Nut entlang einer Trennlinie ausgebildet wird. Durch Bestrahlen der Nut mit einem Laser wird eine modifizierte Schicht ausgebildet. Der Wafer wird unter Verwendung der modifizierten Schicht als Ausgangspunkt geteilt.
  • US 2016/0 254 188 A1 offenbart ein Verfahren, bei dem ein Haftband an einer Seite eines Wafers angebracht wird, an der ein Bauelementbereich mit durch Trennlinien abgeteilten Bauelementen ausgebildet ist. Eine der mit den Bauelementen versehenen Seite gegenüberliegende Seite des Wafers wird geschliffen und eine Schutzschicht wird auf die geschliffene Seite des Wafers aufgebracht. Nachfolgend wird der Wafer entlang der Trennlinien mit einer ersten Schnittbreite mechanisch teilweise geschnitten. Ein verbleibender Teil des Wafers wird mit einer zweiten Schnittbreite geschnitten, die kleiner als oder gleich groß wie die erste Schnittbreite ist.
  • US 2015/0 243 560 A1 offenbart ein Verfahren zum Bearbeiten eines Wafers, bei dem von einer Rückseite des Wafers aus mit einer Schneidklinge Schnittnuten entlang von Trennlinien ausgebildet werden. Eine an einer Vorderseite des Wafers aufgebrachte Funktionsschicht wird durch Bestrahlung mit einem Laserstrahl entlang der Trennlinien geschnitten.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In Übereinstimmung mit dem Bearbeitungsverfahren, das in dem japanischen offengelegten Patent mit der Nummer 2005-064231 offenbart wird, wird das Problem gelöst, welches verursacht wird, wenn der niedrig-k-Film an den projizierten Trennlinien direkt durch die Schneidklinge bei dem Trennvorgang entfernt wird. Um jedoch den niedrig-k-Film von den Straßen über eine Breite, die breiter ist als die Schneidklinge, zu entfernen, sodass die Schneidklinge den verbleibenden niedrig-k-Film während des Trennvorgangs nicht berühren wird, ist es notwendig, mindestens zwei laserbearbeitete Nuten entlang jeder der Straßen auszubilden. Dies führt zu einer Verminderung der Produktivität.
  • Darüber hinaus wurde herausgefunden, dass andere Probleme dazu tendieren, durch das in der japanischen Offenlegungsschrift JP 2005- 64 231 A offenbarte Bearbeitungsverfahren wie nachfolgend beschrieben zu entstehen.
    1. (1) Obwohl ein Lasernutausbildungsvorgang ausgeführt wird, um einen Laserstrahl auf die Vorderseite eines Wafers aufzubringen, um einen niedrig-k-Film entlang von Straßen zu entfernen, kann eine Zertrennklinge verlagert oder geneigt und ungleichmäßig abgenutzt werden, wenn sie den Wafer in einem nachfolgenden Trennvorgang schneidet, falls der niedrig-k-Film nicht ausreichend entfernt wird.
    2. (2) Wenn ein Lasernutausbildungsvorgang an der Vorderseite eines Wafers ausgeführt wird, werden sogenannte Bruchstücke um den Wafer verteilt, was zu einer niedrigeren Qualität der resultierenden Bauelemente tendiert. Diese Schwierigkeit kann durch ein Beschichten des Wafers mit einem Schutzfilm vermieden werden, jedoch resultiert der zusätzliche Beschichtungsvorgang in einer Verminderung der Produktivität.
    3. (3) Da eine Vielzahl von Laserstrahlen auf den Wafer aufgebracht werden, um zumindest zwei laserbearbeitete Nuten entlang jeder der Straßen auszubilden, werden thermische Spannungen erzeugt und verbleiben in dem Wafer, was möglicherweise die Biegefestigkeit der resultierenden Bauelemente reduziert.
    4. (4) Insofern laserbearbeitete Nuten in einem Wafer über eine Breite ausgebildet werden, die breiter ist als eine Schneidklinge, werden breite Straßen an dem Wafer benötigt. Die breiten Straßen reduzieren Bereiche an dem Wafer, wo Bauelemente auszubilden sind, was in einer Verminderung der Anzahl von Bauelementen resultiert, die aus dem Wafer hergestellt werden können.
    5. (5) Ein Passivierungsfilm aus SiN oder SiO2 ist an der oberen Fläche des niedrig-k-Films in einem Wafer zum Schützen der Innenseite des Wafers von Umgebungsfeuchtigkeit und Metallionen abgelagert. Wenn ein Laserstrahl auf die Vorderseite des Wafers aufgebracht wird, bewegt sich der Laserstrahl durch den Passivierungsfilm zu dem niedrig-k-Film, was den niedrig-k-Film bearbeitet. Daher wird durch den niedrig-k-Film erzeugte Wärme durch den Passivierungsfilm eingefangen und kann nicht von dem niedrig-k-Film entweichen. Die eingefangene Wärme ist dafür verantwortlich, dass der Wafer seitlich bearbeitet wird oder einen Unterschnitt in dem Wafer entwickelt, was dazu neigt, zu verursachen, dass der niedrig-k-Film abblättert, was in einer Verminderung der Qualität der Bauelemente resultiert.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bearbeiten eines Wafers bereitzustellen, bei dem eine Vielzahl von Zwischenlagenisolierfilmen an der Vorderseite des Wafers abgelegt werden, daran Funktionsschichten erzeugen, und eine Vielzahl von Bauelementen in jeweiligen Bereichen an dem Wafer ausgebildet werden, die durch eine Vielzahl projizierter Trennlinien oder Straßen abgegrenzt sind, wobei das Verfahren imstande ist, den Wafer effizient in einzelne Bauelementchips zu unterteilen, ohne die Qualität der Bauelemente, die an den jeweiligen Bauelementchips vorgesehen sind, zu vermindern.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Verfahren mit einem Bearbeiten eines Wafers bereitgestellt, der durch eine Vielzahl sich kreuzender projizierter Trennlinien in eine Vielzahl von Bauelementen abgegrenzt worden ist, um den Wafer in einzelne Bauelementchips zu unterteilen, mit den Schritten eines Platzierens eines Schutzelements an einer Vorderseite eines Wafers, danach eines Schleifens einer Rückseite des Wafers, um den Wafer zu verdünnen, danach eines Abziehens des Schutzelements von der Vorderseite des Wafers, Aufbringens eines Haftbands an der Vorderseite des Wafers und Aufbringens eines äußeren Umfangsabschnitts des Haftbands an einem ringförmigen Rahmen, der in sich eine Öffnung zum Aufnehmen des Wafers aufweist, sodass der Wafer durch das Haftband an dem ringförmigen Rahmen unterstützt wird, danach eines aufeinanderfolgendes Positionierens einer Schneidklinge in Ausrichtung mit den projizierten Trennlinien an der Rückseite des Wafers und Schneidens des Wafers mit der Schneidklinge, um Schnittnuten in dem Wafer auszubilden, die kurz vor dessen Vorderseite enden, danach eines Aufbringens eines Laserstrahls auf den Wafer von dessen Rückseite entlang der Schnittnuten, um den Wafer entlang der projizierten Trennlinien vollständig in einzelne Bauelementchips zu durchtrennen, und danach eines Aufnehmens der einzelnen Bauelementchips von dem an dem ringförmigen Rahmen unterstützten Haftband.
  • In Übereinstimmung mit der vorliegenden Erfindung ist es nicht notwendig, eine Vielzahl laserbearbeitete Nuten in der Vorderseite des Wafers entlang jeder der projizierten Trennlinien auszubilden, was in einem Anstieg der Produktivität resultiert und das Verfahren zum Bearbeiten eines Wafers von den Problemen des oben beschriebenen Stands der Technik befreit. Nachdem der Wafer in die einzelnen Bauelementchips unterteilt worden ist, dient darüber hinaus eine Aufnahmezange an den Rückseiten der Bauelemente dazu, die einzelnen Bauelemente nacheinander von dem Haftband aufzunehmen und den aufgenommenen Bauelementchip direkt zu einem Bondingschritt zu tragen, wo die Vorderseite des Bauelementchips mit einer Leiterplatine gebondet wird. Die obige Aufnahmereihenfolge ist zudem effektiv darin, einen Anstieg der Produktivität zu erreichen.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Weise ihrer Umsetzung wird durch ein Studium der folgenden Beschreibung und angehängten Ansprüche unter Bezugnahme auf die beigefügten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen, deutlicher und die Erfindung selbst wird hierdurch am besten verstanden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine perspektivische Ansicht, die einen Schutzelementverlegeschritt veranschaulicht;
    • 2 ist eine perspektivische Ansicht, die einen Rückseitenschleifschritt veranschaulicht;
    • 3 ist eine perspektivische Ansicht, welche die Weise veranschaulicht, mit der ein Schutzband von der Vorderseite eines Wafers abgezogen wird;
    • 4A ist eine perspektivische Ansicht, die einen Rahmenstützschritt veranschaulicht;
    • 4B ist eine perspektivische Ansicht, die den Rahmen veranschaulicht, nachdem der Rahmenstützschritt daran ausgeführt worden ist;
    • 5A ist eine perspektivische Ansicht, die einen Schnittnutausbildungsschritt veranschaulicht;
    • 5B ist eine vergrößerte Teilschnittansicht des Wafers mit einer darin ausgebildeten Schnittnut;
    • 5C ist eine perspektivische Ansicht des Wafers, nachdem der Schnittnutausbildungsschritt entlang sämtlicher projizierter Trennlinien an dem Wafer ausgeführt worden ist;
    • 6A ist eine perspektivische Ansicht, die einen Schneideschritt veranschaulicht;
    • 6B ist eine vergrößerte Teilschnittansicht des Wafers, nachdem daran der Schneideschritt ausgeführt worden ist; und
    • 7 ist eine Teilseitenansicht, teilweise als Schnittansicht, welche einen Aufnahmeschritt veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ein Verfahren zum Bearbeiten eines Wafers in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung wird nunmehr unter Bezugnahme auf die begleitenden Zeichnungen im Detail beschrieben. Zum Ausführen des Verfahrens zum Bearbeiten eines Wafers in Übereinstimmung mit der vorliegenden Ausführungsform wird, wie in 1 veranschaulicht, ein Schutzband 16, das als Schutzelement zum Schützen einer Vorderseite 10a eines Wafers 10 dient, an der Vorderseite 10a des Wafers 10 aufgebracht (Schutzelementverlegeschritt). Der Wafer 10 schließt ein Siliziumsubstrat, das zum Beispiel 700 µm dick ist, und ein Gitter projizierter Trennlinien oder Straßen 12 ein, die an seiner Vorderseite 10a ausgebildet sind, und eine Vielzahl von Bauelementen 14 aufweist, wie zum Beispiel ICs, LSI-Schaltkreise, etc., die in den respektiven durch die Straßen 12 an der Vorderseite 10a markierten Bereichen ausgebildet ist. Das Schutzband 16 kann eine blattähnliche Basis aufweisen, die aus Polyvinylchlorid (PVC) ausgebildet ist und an ihrer Fläche mit einem Haftmittel aus Acrylharz beschichtet ist. Jedoch ist das Schutzband 16 nicht auf solche Materialien beschränkt, sondern kann aus beliebigen, vielfältigen bekannten Materialien hergestellt sein, solange sie imstande sind, die Vorderseite 10a des Wafers 10 bei einem nachfolgend beschriebenen Rückseitenschleifschritt, der nachfolgend auszuführen ist, zu schützen.
  • Nach dem Schutzelementverlegeschritt wird der Rückseitenschleifschritt ausgeführt. Bei dem Rückseitenschleifschritt wird der Wafer 10, wie in 2 veranschaulicht, auf einem ersten Spanntisch 21 platziert, der an einem Schleifmittel 20 einer Schleifvorrichtung vorgesehen ist, die nicht in ihrer Gesamtheit veranschaulicht wird, während die Vorderseite 10a mit dem daran aufgebrachten Schutzband 16 nach unten gewandt ist und dessen Rückseite 10b, die zu schleifen ist, nach oben gewandt ist. Der erste Spanntisch 21 ist durch einen nicht veranschaulichten Rotationsbetätigungsmechanismus um seine eigene Achse drehbar und weist eine Haltefläche auf, die mit porösem Material hergestellt ist und mit einem nicht veranschaulichten Saugmittel verbunden ist. Bei dem Rückseitenschleifschritt wird der Wafer 10 unter Saugkraft fest an dem ersten Spanntisch 21 gehalten, sodass der Wafer 10 an diesem nicht in seiner Position verlagert wird.
  • Das Schleifmittel 20 ist eingerichtet, um den Wafer 10 an dem ersten Spanntisch 21 zu einem dünnen Profil zu schleifen. Insbesondere schließt das Schleifmittel 20 eine in vertikaler Richtung bewegbare Rotationsspindel 22, die durch einen nicht veranschaulichten Rotationsbetätigungsmechanismus um ihre eigene Achse drehbar ist, einen an dem unteren Ende der Rotationsspindel 22 montierten Halter 23 und ein an der unteren Fläche des Halters 23 angebrachtes Schleifrad 24 ein. Eine Vielzahl von Schleifsteinen 25 sind in einer ringförmigen Anordnung an der unteren Fläche des Schleifrads 24 angeordnet.
  • Nachdem der Wafer 10 unter Saugkraft an dem ersten Spanntisch 21 gehalten wird, wird der erste Spanntisch 21 mit einer Rotationsgeschwindigkeit von zum Beispiel 300 Umdrehungen/min in der durch den Pfeil 21a in 2 angedeuteten Richtung um seine eigene Achse gedreht, während das Schleifrad 24 gleichzeitig mit einer Rotationsgeschwindigkeit von zum Beispiel 6000 Umdrehungen/min in der durch den Pfeil 22k in 2 angedeuteten Richtung um seine eigene Achse gedreht wird. Dann werden die Schleifsteine 25 für einen Kontakt mit der Rückseite 10b des Wafers 10 abgesenkt und danach mit einem Schleifvorschub von zum Beispiel 1 µm/s senkrecht zu dem ersten Spanntisch 21 nach unten verlagert, d. h. schleifzugeführt. Zu diesem Zeitpunkt wird der Wafer 10 geschliffen, während seine Dicke durch eine nicht veranschaulichte Kontaktmesseinrichtung gemessen wird. Wenn die Rückseite 10b des Wafers 10 geschliffen worden ist, um den Wafer 10 auf eine Dicke von zum Beispiel 200 µm zu bringen, ist der Rückseitenschleifschritt abgeschlossen.
  • Auf den Rückseitenschleifschritt folgt ein Rahmenstützschritt. Bei dem Rahmenstützschritt wird als Erstes das Schutzband 16, wie in 3 veranschaulicht, von der Vorderseite 10a des Wafers 10 abgezogen, bei dem der Rückseitenschleifschritt abgeschlossen worden ist. Dann wird, die in 4A veranschaulicht, ein Haftband T auf die Vorderseite 10a des Wafers 10 aufgebracht, von dem das Schutzband 16 abgezogen worden ist, und dessen äußerer Umfangsabschnitt wird auf einen ringförmigen Rahmen F aufgebracht, der eine Öffnung zum darin aufnehmen des Wafers 10 aufweist, sodass der Wafer 10 durch das Haftband T an dem ringförmigen Rahmen F unterstützt wird. Insbesondere ist nun die Vorderseite 10a des Wafers 10 durch das Haftband T an dem ringförmigen Rahmen F unterstützt. Mit dem Wafer 10 so an dem ringförmigen Rahmen F unterstützt, wird der gesamte Aufbau umgedreht, was die Rückseite 10b des Wafers 10, wie in 4B veranschaulicht, durch die Öffnung des ringförmigen Rahmens F nach oben exponiert, wonach der Rahmenstützschritt abgeschlossen ist.
  • Nach dem Rahmenstützschritt wird der Wafer 10, wie in 5A veranschaulicht, zu einem Schneidmittel 30 einer Schneidvorrichtung getragen, um in einem Schnittnutausbildungsschritt bearbeitet zu werden. Der Wafer 10 wird dann an der Haltefläche eines nicht veranschaulichten Spanntischs der Schneidvorrichtung platziert, während die Vorderseite 10a, an welcher das Haftband T aufgebracht ist, nach unten gerichtet ist. Der Wafer 10 wird unter Saugkraft an dem Spanntisch gehalten. Die Schneidvorrichtung sollte vorzugsweise eine Vielzahl von (zum Beispiel vier) Klammern aufweisen, die um den Spanntisch zum Greifen des ringförmigen Rahmens F in Position bezüglich des Spanntischs angeordnet sind. Der ringförmige Rahmen F wird zu einer Position nach unten geführt, die niedriger ist als die Haltefläche des Spanntischs, an dem der Wafer 10 platziert ist.
  • Das Schneidmittel 30 weist ein in vertikaler Richtung bewegbares Spendergehäuse 34 auf, das eine Schneidklinge 33 hält, die an dem distalen Ende einer Spindel 32, welche drehbar in dem Spindelgehäuse 34 montiert ist, befestigt ist. Beim Vorbereiten eines Vorgangs mit einem Ausbilden von Schnittnuten in dem Wafer 10 mit dem Schneidmittel 30 wird ein Ausrichtungsvorgang ausgeführt, um die Schneidklinge 33 mit einer der Straßen 12 an dem Wafer 10 auf der Basis von Bilddaten auszurichten, die durch ein nicht veranschaulichtes Bildaufnahmemittel erfasst werden, das ein Bild der Vorderseite 10a des Wafers 10 mit einer von der Rückseite 10b aus aufgebrachten Infrarotstrahlung, die durch den Wafer 10 zu der Vorderseite 10a übertragen wird, aufnimmt.
  • Nachdem der Ausrichtungsvorgang ausgeführt worden ist, wird die Schneidklinge 33 während eines Rotierens mit einer hohen Geschwindigkeit basierend auf einer durch den Ausrichtungsvorgang gewonnenen Positionsinformation abgesenkt, um entlang der ausgerichteten Straße 12 in den Wafer 10 an dem Spanntisch zu schneiden. Der Spanntisch und die Schneidklinge 33 werden relativ zueinander in einer Vorschubrichtung bewegt, d. h. bearbeitungszugestellt, die durch die durch den Pfeil X angedeutete Richtung wiedergegeben wird. Wie mit einem vergrößerten Maßstab in 5B veranschaulicht, wird auf diese Weise eine Schnittnut 100 entlang der Straße 12 bis zu einer Tiefe, die von der Rückseite 10b aus kurz vor der Vorderseite 10a endet, und einer vorbestimmten Breite von zum Beispiel 30 µm ausgebildet. Wie in 5B veranschaulicht, schließt der Wafer 10 einen niedrig-k-Film 10c ein, der darin nahe dessen Vorderseite 10a ausgebildet ist, und die Tiefe der Schnittnut 100 ist so, dass sie den niedrig-k-Film 10c nicht erreicht. Der Spanntisch ist um seine eigene Achse drehbar, sodass die Richtung des Wafers 10 durch Drehen des Spanntischs in Bezug auf die Schneidklinge 33 frei veränderlich ist. Dementsprechend kann das Schneidmittel 30 von der Rückseite 10b aus entlang sämtlicher Straßen 12 Schnittnuten 100 in dem Wafer 10 ausbilden. Wenn der Schnittnutausbildungsschritt fertiggestellt ist, werden die Schnittnuten 100, wie in 5C veranschaulicht, in dem Wafer 10 ausgebildet.
  • Auf den Schnittnutausbildungsschritt folgt ein Schneideschritt, bei dem der Wafer 10 entlang der Straßen 12 vollständig durch seine Dicke geschnitten wird. Bei dem Schneideschritt wird der Wafer 10 insbesondere zu einer nicht in ihrer Gesamtheit veranschaulichten Laserbearbeitungsvorrichtung getragen, die ein in 6A veranschaulichtes Laserbearbeitungsmittel 40 aufweist. Der Wafer 10 wird dann an der Haltefläche eines nicht veranschaulichten Spanntischs der Laserbearbeitungsvorrichtung platziert, während die Vorderseite 10a mit dem daran aufgebrachten Haftband T nach unten gerichtet ist. Der Wafer 10 wird unter Saugkraft an dem Spanntisch gehalten. Die Laserbearbeitungsvorrichtung kann auch eine Vielzahl von (zum Beispiel vier) Klammern aufweisen, die zum Greifen des ringförmigen Rahmens F in Position bezüglich des Spanntischs um den Spanntisch angeordnet ist.
  • Vor einem Laserbearbeitungsvorgang des Wafers 10 mit dem Laserbearbeitungsmittel 40 wird auf der Basis von Bilddaten, die durch ein nicht veranschaulichtes Bildaufnahmemittel erhalten werden, ein Ausrichtungsvorgang ausgeführt, um einen Laserkopf (Strahlkondensor) 42 des Laserbearbeitungsmittels 40 mit einer der Straßen 12 an dem Wafer 10 auszurichten. Nachdem der Ausrichtungsvorgang ausgeführt worden ist, bringt der Laserkopf 42 einen Laserstrahl auf die Rückseite 10b des Wafers 10 an dem Spanntisch entlang der Straßen 12 auf Basis einer durch den Ausrichtungsvorgang erhaltenen Positionsinformation auf, und der Spanntisch und der Laserkopf 42 werden in einer Vorschubrichtung, die durch die durch den Pfeil X angedeutete Richtung wiedergegeben wird, relativ zueinander bewegt. Auf diese Weise wird, wie in 6B in vergrößertem Maßstab veranschaulicht, ein durchtrennter Bereich 102 in dem Wafer 10 entlang der Straße 12 ausgebildet, der den Boden der Schnittnut 100 vollständig durchtrennt oder genauer gesagt den Abschnitt des Wafers 10 von der Bodenfläche der Schnittnut 100 über den niedrig-k-Film 10c zu der Vorderseite 10a des Wafers 10 entlang der Straße 12. Der Spanntisch ist relativ zu dem Laserkopf 42 frei bewegbar, um seine Position in Bezug auf den Laserkopf 42 durch ein nicht veranschaulichtes Positionsveränderungsmittel zu verändern, sodass die Richtung des Wafers 10 in Bezug auf den Laserkopf 42 durch Betätigung des Positionsveränderungsmittels frei veränderlich ist. Dementsprechend kann das Laserbearbeitungsmittel 40 in dem Wafer 10 entlang sämtlicher Straßen 12 durchtrennte Bereiche 102 ausbilden, wodurch der Schneideschritt abgeschlossen wird. Der Wafer 10 ist nun in einzelne Bauelementchips mit den Bauelementen 14 einzeln darauf angeordnet unterteilt und durch die durchtrennten Bereiche 102 abgetrennt.
  • Bei dem Schneideschritt bearbeitet die Laserbearbeitungsvorrichtung den Wafer 10 mit einem Laser, um die durchtrennten Bereiche 102 darin unter den folgenden Bedingungen auszubilden:
    • Lichtquelle: gepulster YAG-Laser
    • Wellenlänge: 355 nm (3. harmonische des YAG-Lasers)
    • Ausgabeleistung: 3,0 W
    • Wiederholfrequenz: 20 kHz
    • Vorschubgeschwindigkeit: 100 mm/s
  • Dem Schneideschritt folgt ein Aufnahmeschritt. Bei dem Verfahren zum Bearbeiten eines Wafers in Übereinstimmung mit der vorliegenden Ausführungsform wurde der Wafer 10, in dem während des Schneideschritts die durchtrennten Bereiche 102 entlang der Straßen 12 ausgebildet worden sind, durch das Haftband T bereits an dem ringförmigen Rahmen F unterstützt und ist dazu bereit, dass an ihm der Aufnahmeschritt ausgeführt wird. Der Aufnahmeschritt wird durch eine Aufnahmevorrichtung 50 ausgeführt, die teilweise in 7 veranschaulicht ist. Die Aufnahmevorrichtung 50 schließt einen Rahmenhalter 51, eine Vielzahl von Klammern 52 zum festen Halten des ringförmigen Rahmens F, der an der oberen Fläche des Rahmenhalters 51 platziert ist, und eine Expandiertrommel 53 in Form eines hohlen Zylinders, der zumindest bei dessen oberen Ende offen ist, zum Expandieren des Wafers 10 ein, der an dem durch die Klammern 52 gehaltenen ringförmigen Rahmen F unterstützt wird. Der Rahmenhalter 51 ist durch ein Stützmittel 54 in vertikaler Richtung bewegbar unterstützt, das eine Vielzahl von Luftzylindern 54a, die um die Expandiertrommel 53 angeordnet sind, und eine Vielzahl von Kolbenstangen 54b einschließt, die sich von den jeweiligen Luftzylindern 54a nach oben erstrecken und mit dem Rahmenhalter 51 verbunden sind.
  • Die Expandiertrommel 53 ist in ihrem Durchmesser kleiner als der Innendurchmesser des ringförmigen Rahmens F und größer als der Außendurchmesser des Wafers 10, der auf das Haftband T aufgebracht ist. Wie in 7 veranschaulicht, kann die Aufnahmevorrichtung 50 in Bezug auf den Rahmenhalter 51 abwechselnd unterschiedliche Positionen einnehmen, d. h. eine durch die gestrichelten Linien angedeutete Position, bei der die obere Fläche des Rahmenhalters 51 und das obere Ende der Expandiertrommel 53 miteinander fluchten, und eine durch die durchgezogenen Linien angedeutete Position, bei der das obere Ende der Expandiertrommel 53 höher ist als die obere Fläche des Rahmenhalters 51, nachdem der Rahmenhalter 51 durch das Stützmittel 54 abgesenkt worden ist.
  • Wenn der Rahmenhalter 51 abgesenkt wird, um das obere Ende der Expandiertrommel 53 relativ von der Position mit gestrichelter Linie zu der Position mit durchgezogener Linie zu bewegen, wo das obere Ende der Expandiertrommel 53 höher ist als die obere Fläche des Rahmenhalters 51, wird das Haftband T, das auf den ringförmigen Rahmen F aufgebracht ist, radial nach außen expandiert, indem es durch das obere Ende der Expandiertrommel 53 gedrückt wird. Als Ergebnis werden radial nach außen wirkende Zugkräfte auf den Wafer 10 ausgeübt, der auf das Haftband T aufgebracht ist, was die einzelnen Bauelementchips mit den jeweiligen Bauelementen 14 darauf quer zu den und entlang der durchtrennten Bereiche 102, die bei dem Schneideschritt entlang der Straßen 12 ausgebildet werden, voneinander beabstandet. Während die einzelnen Bauelementchips somit voneinander beabstandet werden, wird eine Aufnahmezange 55 der Aufnahmevorrichtung 50 betätigt, um die Bauelementchips über ihre Rückseiten nacheinander unter Saugkraft anzuziehen und aufzunehmen. Die Aufnahmezange 55 trägt den aufgenommenen Bauelementchip direkt zu einem Bondingschritt, bei dem die Vorderseite des Bauelementchips mit einer Leiterplatte gebondet wird. Der Aufnahmevorgang ist nun abgeschlossen, wonach das Verfahren zum Bearbeiten eines Wafers in Übereinstimmung mit der vorliegenden Ausführungsform abgeschlossen ist.
  • Wie von der oben veranschaulichten Ausführungsform verständlich ist, bietet die vorliegende Erfindung vielfältige Vorteile. Da zum Beispiel die Schnittnuten in dem Wafer von dessen Rückseite aus ausgebildet werden und dann der Laserstrahl auf den Wafer von dessen Rückseite aufgebracht wird, um den Wafer vollständig entlang der Straßen zu durchtrennen, gibt es keine laserbearbeiteten Nuten in dem Wafer, wenn die Schnittnuten ausgebildet werden, und folglich wird dagegen vorgebeugt, dass die Schneidklinge verlagert oder geneigt und ungleichmäßig abgenutzt wird.
  • Da der Wafer durch den Laserstrahl vollständig entlang der Straßen durchtrennt ist, der auf den Wafer von dessen Rückseite entlang der in dem vorangegangenen Schritt ausgebildeten Schnittnuten aufgebracht wird, neigen keine Bruchstücke dazu, an den Vorderseiten der Bauelemente an dem Wafer abgelagert zu werden, sodass keine Notwendigkeit besteht, einen Schutzfilm an dem Wafer zu platzieren. Da es darüber hinaus nicht notwendig ist, laserbearbeitete Nuten in dem Wafer bis zu einer Breite auszubilden, die mit der Breite der Schneidklinge übereinstimmt, wird das Problem einer verminderten Biegefestigkeit der Bauelemente vermieden, was anderweitig von verbleibenden thermischen Spannungen resultiert, die in dem Wafer durch eine Vielzahl von darauf aufgebrachten Laserstrahlen erzeugt werden.
  • Nachdem die Schnittnuten in dem Wafer von dessen Rückseite aus durch die Schneidklinge ausgebildet worden sind, wird darüber hinaus der Schneideschritt ausgeführt, um den Wafer entlang der Straßen durch Aufbringen des Laserstrahls auf den Wafer entlang der Schnittnuten vollständig zu durchtrennen. Folglich ist es nicht notwendig, breite projizierte Trennlinien oder Straßen an dem Wafer auszubilden, sodass das Problem einer verminderten Anzahl von Bauelementen, die aufgrund der breiten Straßen aus dem Wafer hergestellt werden, beseitigt wird. Insofern der Laserstrahl auf den Wafer von dessen Rückseite aufgebracht wird, um die Waferabschnitte abzutrennen, die verbleiben, nachdem die Schnittnuten ausgebildet worden sind, wird insbesondere zudem das Problem eines Unterschnitts, der in dem Wafer aufgrund gefangener Hitze ausgebildet wird, die durch den auf den Wafer von dessen Vorderseite aufgebrachten Laserstrahl entwickelt und durch den Passivierungsfilm übertragen wird, gelöst.
  • In Übereinstimmung mit der vorliegenden Erfindung wird vor dem Ausführen des Schnittnutausbildungsschritts der Rahmenstützschritt ausgeführt, um das Schutzband 16 von der Vorderseite 10a des Wafers 10 abzuziehen und den Wafer 10 über das Haftband T an dem ringförmigen Rahmen F zu unterstützen. Folglich muss kein weiteres Schutzband den gesamten Weg von dem Schnittnutausbildungsschritt zu dem Aufnahmeschritt verwendet werden, und der Wafer 10 wird in die einzelnen Bauelemente 14 getrennt, während er durch das Haftband T an dem ringförmigen Rahmen F unterstützt wird, worauf direkt der Aufnahmeschritt folgt. Der nachfolgende Vorgang des Aufnehmens der Bauelemente 14 von dem Haftband T und anschließendem Bonden der Vorderseiten der Bauelemente 14 mit Leiterplatinen wird folglich auf einfache Weise effizient ausgeführt.
  • Die vorliegende Erfindung ist nicht auf die obige Ausführungsform beschränkt, sondern vielfältige Veränderungen und Abwandlungen können daran ausgeführt werden. Wenn zum Beispiel der Rückseitenschleifschritt, der Schnittnutausbildungsschritt und der Schneideschritt an dem Wafer 10 auszuführen sind, wird der Wafer 10 nacheinander zu den jeweiligen Spanntischen der Schleifvorrichtung, der Schneidevorrichtung und der Laserbearbeitungsvorrichtung getragen und darauf platziert, und dann werden die obigen Schritte an dem so an den jeweiligen Spanntischen gehaltenen Wafer 10 ausgeführt. Jedoch können die Schleifvorrichtung, die Schneidevorrichtung und die Laserbearbeitungsvorrichtung in einer Verbundbearbeitungsvorrichtung zusammengelegt werden, bei welcher der Wafer 10 an einem einzelnen Spanntisch gehalten werden kann und der Spanntisch nacheinander zu jenen Vorrichtungen bewegt werden kann, um den Wafer 10 darin zu bearbeiten. Solch eine Abwandlung macht es unnötig, den Wafer 10 nacheinander an unterschiedlichen Spanntischen zu platzieren.

Claims (1)

  1. Verfahren zum Bearbeiten eines Wafers (10), der durch eine Vielzahl sich kreuzender projizierter Trennlinien (12) in eine Vielzahl von Bauelementen (14) abgegrenzt worden ist, um den Wafer (10) in einzelne Bauelementchips zu unterteilen, wobei das Verfahren umfasst: einen Schutzelementverlegeschritt mit einem Platzieren eines Schutzelements (16) an einer Vorderseite (10a) eines Wafers (10); nach dem Ausführen des Schutzelementverlegeschritts einen Rückseitenschleifschritt mit einem Schleifen einer Rückseite (10b) des Wafers (10), um den Wafer (10) zu verdünnen; nach dem Ausführen des Rückseitenschleifschritts einen Rahmenstützschritt mit einem Abziehen des Schutzelements (16) von der Vorderseite (10a) des Wafers (10), Aufbringen eines Haftbands (T) an der Vorderseite (10a) des Wafers (10) und Aufbringen eines äußeren Umfangsabschnitts des Haftbands (T) an einem ringförmigen Rahmen (F), der in sich eine Öffnung zum Aufnehmen des Wafers (10) aufweist, sodass der Wafer (10) durch das Haftband (T) an dem ringförmigen Rahmen (F) unterstützt wird; nach dem Ausführen des Rahmenstützschritts einen Schnittnutausbildungsschritt mit einem aufeinanderfolgenden Positionieren einer Schneidklinge (33) in Ausrichtung mit den projizierten Trennlinien (12) an der Rückseite (10b) des Wafers (10) und Schneiden des Wafers (10) mit der Schneidklinge (33), um in dem Wafer (10) Schnittnuten (100) auszubilden, die kurz vor dessen Vorderseite (10a) enden; nach dem Ausführen des Schnittnutausbildungsschritts einen Schneideschritt mit einem Aufbringen eines Laserstrahls auf den Wafer (10) von dessen Rückseite (10b) aus entlang der Schnittnuten (100), um den Wafer (10) vollständig entlang der projizierten Trennlinien (12) in einzelne Bauelementchips zu zertrennen; und nach dem Ausführen des Schneideschritts einen Aufnahmeschritt mit einem Aufnehmen der einzelnen Bauelementchips von dem Haftband (T), das an dem ringförmigen Rahmen (F) unterstützt wird.
DE102017219343.3A 2016-11-04 2017-10-27 Verfahren zum bearbeiten eines wafers Active DE102017219343B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-216571 2016-11-04
JP2016216571A JP2018074123A (ja) 2016-11-04 2016-11-04 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
DE102017219343A1 DE102017219343A1 (de) 2018-05-09
DE102017219343B4 true DE102017219343B4 (de) 2024-04-18

Family

ID=62003349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017219343.3A Active DE102017219343B4 (de) 2016-11-04 2017-10-27 Verfahren zum bearbeiten eines wafers

Country Status (7)

Country Link
US (1) US10985065B2 (de)
JP (1) JP2018074123A (de)
KR (1) KR20180050225A (de)
CN (1) CN108022877A (de)
DE (1) DE102017219343B4 (de)
SG (1) SG10201708553PA (de)
TW (1) TWI732949B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP7281873B2 (ja) * 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7191458B2 (ja) * 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP7143023B2 (ja) * 2018-08-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
MY194815A (en) * 2018-11-06 2022-12-16 Disco Corp Wafer processing method including applying a polyolefin sheet to a wafer
CN110407155A (zh) * 2019-06-28 2019-11-05 歌尔股份有限公司 Mems产品划片切割方法
CN112447590B (zh) * 2019-08-30 2023-08-22 中国科学院沈阳自动化研究所 一种基于水导激光加工技术的晶圆划片方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US20070105345A1 (en) 2005-11-09 2007-05-10 Tetsuya Kurosawa Semiconductor wafer dividing method
US20150243560A1 (en) 2014-02-21 2015-08-27 Disco Corporation Wafer processing method
US20160254188A1 (en) 2015-02-27 2016-09-01 Disco Corporation Wafer dividing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
DE102005004827B4 (de) * 2004-02-03 2011-03-31 Disco Corp. Wafer-Unterteilungsverfahren
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP6262006B2 (ja) * 2014-02-10 2018-01-17 株式会社ディスコ ウエーハの加工方法および加工装置
WO2017086053A1 (ja) * 2015-11-20 2017-05-26 シャープ株式会社 アイセーフ光源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US20070105345A1 (en) 2005-11-09 2007-05-10 Tetsuya Kurosawa Semiconductor wafer dividing method
US20150243560A1 (en) 2014-02-21 2015-08-27 Disco Corporation Wafer processing method
US20160254188A1 (en) 2015-02-27 2016-09-01 Disco Corporation Wafer dividing method

Also Published As

Publication number Publication date
TWI732949B (zh) 2021-07-11
US20180130709A1 (en) 2018-05-10
SG10201708553PA (en) 2018-06-28
CN108022877A (zh) 2018-05-11
DE102017219343A1 (de) 2018-05-09
KR20180050225A (ko) 2018-05-14
JP2018074123A (ja) 2018-05-10
TW201820436A (zh) 2018-06-01
US10985065B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
DE102004055443B4 (de) Waferbearbeitungsverfahren
DE102004051180B4 (de) Waferteilungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102004032184B4 (de) Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung
DE102016214985B4 (de) Wafer-herstellungsverfahren
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102016213248B4 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102004043475B4 (de) Waferbearbeitungsverfahren
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102004038340A1 (de) Verfahren zum Unterteilen eines plattenartigen Werkstücks
DE102005047110B4 (de) Waferteilungsverfahren und -teilungsvorrichtung
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102006000719B4 (de) Waferunterteilungsverfahren
DE10356766A1 (de) Laserbearbeitungsverfahren
DE102004038339B4 (de) Waferbearbeitungsverfahren
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102016221544B4 (de) Waferbearbeitungsverfahren
DE102004043474B4 (de) Waferbearbeitungsverfahren
DE102005052504B4 (de) Verfahren zum Laserbearbeiten eines Wafers
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102005022530A1 (de) Waferteilungsverfahren
DE102005012144A1 (de) Futter- bzw. Einspanntisch zur Verwendung in einer Laserstrahlbearbeitungsmaschine
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division