DE102017207846A1 - Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten - Google Patents

Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten Download PDF

Info

Publication number
DE102017207846A1
DE102017207846A1 DE102017207846.4A DE102017207846A DE102017207846A1 DE 102017207846 A1 DE102017207846 A1 DE 102017207846A1 DE 102017207846 A DE102017207846 A DE 102017207846A DE 102017207846 A1 DE102017207846 A1 DE 102017207846A1
Authority
DE
Germany
Prior art keywords
region
trench
power transistor
semiconductor material
vertical power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017207846.4A
Other languages
English (en)
Inventor
Alberto Martinez-Limia
Holger Bartolf
Alfred Goerlach
Wolfgang Feiler
Stephan SCHWAIGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102017207846.4A priority Critical patent/DE102017207846A1/de
Priority to PCT/EP2018/053281 priority patent/WO2018206164A1/de
Priority to EP18708341.5A priority patent/EP3649675A1/de
Priority to TW107115784A priority patent/TW201901748A/zh
Publication of DE102017207846A1 publication Critical patent/DE102017207846A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Vertikaler Leistungstransistor (100, 200) mit mindestens einer Epitaxieschicht (103, 203), die ein erstes Halbleitermaterial umfasst, das mit ersten Ladungsträgern dotiert ist, und einer Mehrzahl von Gräben (107, 207), wobei sich die Gräben (107, 207) ausgehend von einer Oberfläche der Epitaxieschicht (103, 203) ins Innere der Epitaxieschicht (103, 203) erstrecken, dadurch gekennzeichnet, dass jeder Graben (107, 207) einen ersten Bereich (108, 208) aufweist, der sich vom Grabenboden bis zu einer ersten Höhe erstreckt, wobei der erste Bereich (108, 208) mindestens teilweise mit einem zweiten Halbleitermaterial verfüllt ist, das mit zweiten Ladungsträgern dotiert ist (109, 209) und der erste Bereich (108, 208) elektrisch mit einem Sourcegebiet (105, 205) verbunden ist, wobei die ersten Ladungsträger und die zweiten Ladungsträger verschieden sind, und zwischen einer Grabenoberfläche des ersten Bereichs (108, 208) und der Epitaxieschicht (103, 203) eine erste Schicht (115, 215) angeordnet ist, die ein drittes Halbleitermaterial umfasst, das mit den zweiten Ladungsträgern dotiert ist, wobei die Grabenoberfläche des ersten Bereichs (108, 208) den Grabenboden des jeweiligen Grabens (107, 207) und Seitenwände des ersten Bereichs (108, 208) des jeweiligen Grabens (107, 207) umfasst, und auf jedem ersten Bereich (108, 208) ein zweiter Bereich (116, 216) angeordnet ist, der eine zweite Höhe aufweist, wobei der zweite Bereich (116, 216) mindestens teilweise mit dem zweiten Halbleitermaterial verfüllt ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft einen vertikalen Leistungstransistor mit einer Grabenstruktur, wobei sich sowohl Diodenübergänge als auch Hetro-Junction-Übergänge zwischen den Gräben und mindestens einer Epitaxieschicht ausbilden.
  • Bei vertikalen Leistungstransistoren ist die Abschirmung des Gateoxids vor hohen Feldstärken bei hoher positiver Spannung zwischen Drain und Source sowohl im Sperrbetrieb als auch im Kurzschlussfall problematisch. Des Weiteren ist die Begrenzung des Kurzschlussstroms schwierig.
  • Aus dem Stand der Technik sind verschiedene Möglichkeiten bekannt, die Abschirmung des Gateoxids vorzunehmen. Eine Möglichkeit besteht darin in einer Epitaxieschicht unterhalb der Grabenstruktur des Leistungstransistors p-dotierte Gebiete einzufügen bzw. zu vergraben. Diese p-dotierten Gebiete werden elektrisch an das Sourcegebiet des Leistungstransistors angeschlossen. Durch ihre Position unterhalb des MOS-Kopfs schirmen sie hohe Feldstärken vom MOS-Kopf ab und tragen maßgeblich zur Begrenzung des Kurzschlussstroms bei.
  • Der Nachteil ist hierbei, dass eine zusätzliche Epitaxieschicht zur Erzeugung der vergrabenen p-Gebiete erforderlich ist. Dies ist mit hohen Kosten und weiteren Prozessrisiken verbunden.
  • Eine andere Möglichkeit besteht darin tief reichende p+ Gebiete durch Implantation seitlich des MOS-Kopfs zu erzeugen. Die Implantation dieser Gebiete ist dabei tiefer als die Implantation des MOS-Kopfs, so dass der MOS-Kopf vor hohen Feldstärken abgeschirmt wird.
  • Nachteilig ist hierbei, dass für die tiefen Implantationen hohe Energie aufgewendet werden muss, sodass hohe Kosten verursacht werden.
  • Die Aufgabe der Erfindung ist es die Leistungsfähigkeit eines vertikalen Leistungstransistor zu verbessern.
  • Offenbarung der Erfindung
  • Der vertikale Leistungstransistor weist mindestens eine Epitaxieschicht auf, die ein erstes Halbleitermaterial umfasst, das mit ersten Ladungsträgern dotiert ist, und eine Mehrzahl von Gräben. Die Gräben erstrecken sich ausgehend von einer Oberfläche der Epitaxieschicht ins Innere der Epitaxieschicht. Mit anderen Worten die Grabenböden sind in der Epitaxieschicht angeordnet bzw. von der Epitaxieschicht umschlossen. Erfindungsgemäß weist jeder Graben einen ersten Bereich auf, der sich vom Grabenboden bis zu einer ersten Höhe erstreckt, wobei der erste Bereich mindestens teilweise mit einem zweiten Halbleitermaterial verfüllt ist, das mit zweiten Ladungsträgern dotiert ist. Der erste Bereich ist elektrisch mit einem Sourcegebiet verbunden. Die ersten Ladungsträger und die zweiten Ladungsträger sind verschieden. Zwischen einer Grabenoberfläche des ersten Bereichs und der Epitaxieschicht ist eine erste Schicht angeordnet, die ein drittes Halbleitermaterial umfasst, das mit den zweiten Ladungsträgern dotiert ist. Mit anderen Worten die erste Schicht formt eine Art Wanne auf der Grabenoberfläche. Die Grabenoberfläche des ersten Bereichs umfasst dabei den Grabenboden des jeweiligen Grabens und Seitenwände des ersten Bereichs des jeweiligen Grabens. Auf jedem ersten Bereich ist ein zweiter Bereich angeordnet, der eine zweite Höhe aufweist, wobei der zweite Bereich mindestens teilweise mit dem zweiten Halbleitermaterial verfüllt ist.
  • Der Vorteil ist hierbei, dass direkte p/n-Übergänge bzw. n/p-Übergänge jeweils zwischen den ersten Bereichen und der Epitaxieschicht und den zweiten Bereichen und der Epitaxieschicht erzeugt werden. Diese Übergänge sind dabei elektrisch parallel zueinander angeordnet. Dadurch verbessert sich im Sperrfall die Abschirmung des MOS-Kopfs vor hohen Feldstärken.
  • In einer Weiterbildung sind das erste Halbleitermaterial und das zweite Halbleitermaterial verschieden. Das erste Halbleitermaterial weist insbesondere eine größere Bandlücke auf als das zweite Halbleitermaterial.
  • Vorteilhaft ist hierbei, dass sich zusätzlich zu den p/n-Übergängen bzw. den n/p- Übergängen an den Übergangen der zweiten Bereiche zwischen der zweiten Schicht und der Epitaxieschicht Hetero-Junction-Übergänge bilden. Die Hetero-Junction-Übergänge sind dabei elektrisch parallel zu den p/n-Übergängen bzw. den n/p-Übergängen zwischen den ersten Bereichen und der Epitaxieschicht geschaltet. Die Leitverluste des Transistors im Rückwärtsbetrieb werden reduziert, da die Hetero-Junction-Übergänge die Flussspannung der integrierten Freilaufdiode verringern. Unter dem Begriff Rückwärtsbetrieb wird hierbei der Betriebsmodus des Transistors als Freilaufdiode verstanden, d. h. der Stromfluss des Transistors ist der normalen Stromflussrichtung entgegengesetzt. Mit anderen Worten die Rückwärtsleitfähigkeit wird erhöht. Zusätzlich können die Hetero-Junction-Übergänge ohne weitere Epitaxieschicht direkt unterhalb des MOS-Kopfs angeordnet werden. Dadurch lässt sich eine gute Abschirmung des MOS-Kopfs bei vergleichbar geringem Fertigungsaufwand erzeugen.
  • In einer weiteren Ausgestaltung ist zwischen Seitenwänden des zweiten Bereichs des jeweiligen Grabens und der Epitaxieschicht eine zweite Schicht angeordnet. Die zweite Schicht ist metallisch.
  • Der Vorteil ist hierbei, dass an den Übergangen der zweiten Bereiche zwischen der zweiten Schicht und der Epitaxieschicht Schottky-Barrieren erzeugt werden. Diese reduzieren analog zu den Hetero-Junction-Übergangen die Leitverluste im Rückwärtsbetrieb des Transistors.
  • In einer weiteren Ausgestaltung weist die erste Schicht unterhalb des Grabenbodens des jeweiligen Grabens eine größere Dicke auf als zwischen den Seitenwänden des ersten Bereichs des jeweiligen Grabens und der Epitaxieschicht.
  • Vorteilhaft ist hierbei, dass der MOS-Kopf noch stärker abgeschirmt werden kann.
  • In einer Weiterbildung entspricht eine Summe der ersten Höhe und der zweiten Höhe zehn bis neunzig Prozent einer Tiefe des jeweiligen Grabens.
  • In einer weiteren Ausgestaltung sind die ersten Ladungsträger n-leitend und die zweiten Ladungsträger p-leitend.
  • Vorteilhaft ist hierbei, dass der vertikale Leistungstransistor durch eine höhere Beweglichkeit der Elektronen geringere Leitverluste aufweist.
  • In einer Weiterbildung umfasst das erste Halbleitermaterial SiC und das zweite Halbleitermaterial polykristallines Silizium.
  • In einer weiteren Ausgestaltung umfasst das dritte Halbleitermaterial SiC.
  • In einer Weiterbildung ist die Epitaxieschicht auf einem Halbleitersubstrat angeordnet, das SiC umfasst.
  • In einer weiteren Ausgestaltung ist der vertikalen Leistungstransistor ein MOSFET.
  • Der Vorteil ist hierbei, dass geringe Leitverluste bei gleichbleibender Sperrfestigkeit beispielsweise im Vergleich zum bipolaren IGBT auftreten.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Figurenliste
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1 ein Beispiel eines vertikalen Leistungstransistors und
    • 2 ein weiteres Beispiel des vertikalen Leistungstransistors.
  • 1 zeigt ein Beispiel eines vertikalen Leistungstransistors 100. Der vertikale Leistungstransistor 100 umfasst ein Halbleitersubstrat 101 auf dessen Vorderseite mindestens eine Epitaxieschicht 103 angeordnet ist. Die Epitaxieschicht 103 umfasst ein erstes Halbleitermaterial, das mit ersten Ladungsträgern dotiert ist. Die Epitaxieschicht 103 umfasst vorzugsweise n-dotiertes SiC. Im oberen Bereich der Epitaxieschicht 103 sind p-dotierte Ionen implantiert, beispielsweise aus Al. Dadurch bildet sich im oberen Bereich der Epitaxieschicht 103 eine Kanalschicht 104, die als Kanalgebiet fungiert. Alternativ kann auf der Epitaxieschicht 103 eine p-dotierte Epitaxieschicht angeordnet sein, die das Kanalgebiet formt. Auf der Kanalschicht 104 ist eine weitere Halbleiterschicht angeordnet, die Sourcegebiete 105, die n+ dotiert sind und Gebiete 106, die p+ dotiert sind, umfasst. Der vertikale Leistungstransistor 100 weist eine Grabenstruktur auf, d.h. eine Mehrzahl bzw. Vielzahl von Gräben. Jeder Graben 107 weist einen ersten Bereich 108 auf, der sich vom Grabenboden bis zu einer ersten Höhe des Grabens erstreckt und einen zweiten Bereich 116, der auf dem ersten Bereich 108 angeordnet ist, wobei der zweite Bereich 116 eine zweite Höhe aufweist. Zwischen der Grabenoberfläche des ersten Bereichs 108, die sowohl den Grabenboden als auch Seitenwände des ersten Bereichs des jeweiligen Grabens umfasst, und der Epitaxieschicht ist eine erste Schicht 115 angeordnet. Die erste Schicht 115 umfasst ein drittes Halbleitermaterial, das mit zweiten Ladungsträgern dotiert ist. Die ersten Ladungsträger und die zweiten Ladungsträger sind unterschiedlich. Der erste Bereich 108 ist zumindest teilweise mit einem zweiten Halbleitermaterial verfüllt, das mit zweiten Ladungsträgern dotiert ist. Der zweite Bereich 116 ist vollständig mit dem zweiten Halbleitermaterial verfüllt. Der erste Bereich 108 ist elektrisch mit mindestens einem Sourcegebiete 105 verbunden. Oberhalb des ersten Bereichs 108 innerhalb der Grabenstruktur sind ein Gatedielektrikum 110 und eine Gateelektrode 111 angeordnet. Auf jedem Graben 107, d. h. oberhalb der Grabenstruktur, ist eine strukturierte Isolationsschicht 112 angeordnet, die die Gateelektrode vomSourcegebiet 105 elektrisch isoliert. Auf der strukturierten Isolationsschicht 112 ist eine Metallschicht 113 angeordnet. Auf der Rückseite des Halbleitersubstrats 101 ist eine Drainmetallisierung 114 angeordnet.
  • Die Grabenstruktur weist beispielsweise 0,5 µm bis 10 µm tiefe Gräben auf. Die Gräben 107 weisen dabei bis auf Fertigungstoleranzen die gleiche Tiefe auf. Die Abstände zwischen den Gräben 107 sind im Wesentlichen gleich groß und liegen im Bereich zwischen 0,1 µm und 10 µm, wobei die Untergrenze prozessbedingt ist und die Obergrenze durch eine ansonsten mangelhafte Abschirmung des MOS-Komplexes bedingt ist. Das Gebiet seitlich zwischen den ersten Bereichen 108 bzw. das horizontale Gebiet zwischen den ersten Bereichen 108, d. h. einem Teil der mindestens einen Epitaxieschicht 103, kann eine vom restlichen Teil der mindestens einen Epitaxieschicht 103 abweichende Dotierung aufweisen. Dasselbe gilt für das horizontale Gebiet zwischen den zweiten Bereichen 116. Dadurch kann die Leitfähigkeit zwischen den ersten Bereichen 108 bzw. zweiten Bereichen erhöht werden, sodass der Strom schneller abfließt.
  • Optional kann zwischen der Epitaxieschicht 103 und dem MOS-Kopf bzw. MOS-Komplex eine weitere Epitaxieschicht angeordnet sein.
  • Das erste Halbleitermaterial und das zweite Halbleitermaterial sind verschieden.
  • In einem Ausführungsbeispiel weisen das Halbleitersubstrat 101 und die Epitaxieschicht 103 SiC auf. Das zweite Halbleitermaterial umfasst polykristallines Silizium, auch Poly-Silizium oder Poly-Si genannt. Das dritte Halbleitermaterial umfasst beispielsweise SiC und ist vorzugsweise p-dotiert. Die effektive Dotierstoffdosis beträgt meist mehr als 1E13 cm^-3. Die Dicke der ersten Schicht 115 liegt im Bereich zwischen 0,01 µm und 4 µm.
  • Das Gatedielektrikum 110 umfasst SiO2 und die Gateelektrode 111 Poly-Silizium.
  • In einem weiteren Ausführungsbeispiel weisen das Halbleitersubstrat 101 und die Epitaxieschicht 103 GaN auf.
  • 2 zeigt ein weiteres Beispiel des vertikalen Leistungstransistors 200. Der vertikale Leistungstransistor 200 umfasst im Wesentlichen den Aufbau des vertikalen Leistungstransistors 100, wobei identische hintere Stellen der Bezugszeichen den gleichen Komponenten wie in 1 entsprechen. Zusätzlich ist zwischen den Seitenwänden der Grabenoberfläche der zweiten Bereiche 216 und der Epitaxieschicht 203 eine zweite Schicht 217 angeordnet. Dadurch sind die zweiten Bereiche 216 nur teilweise mit dem zweiten Halbleitermaterial 209 verfüllt. Die zweite Schicht 217 ist metallisch und umfasst beispielsweise Ti, Ni oder Au. Diese Metalle erzeugen am Übergang der zweiten Bereiche 216 zwischen den zweiten Schichten 217 und der mindestens einen Epitaxieschicht 203 eine klassische Schottky-Barriere die für Ti einen Wert von 1,1 eV, für Ni 1,6 eV und für Au 1,8 eV aufweist. Dabei weist die Epitaxieschicht 203 eine Dotierung bis zu 5E16 cm^-3 auf. Alternativ kann der zweite Bereich 216 komplett mit einem Metall verfüllt sein.
  • Die vertikalen Leistungstransistoren 100 und 200 sind vorzugsweise MOSFETs. Sie können jedoch auch als HEMT ausgestaltet sein. Die vertikalen Leistungstransistoren 100 und 200 sind beispielsweise in Fahrzeuginvertern, Photovoltaikinvertern, Zugantrieben oder Hochspannungsgleichrichtern einsetzbar.

Claims (10)

  1. Vertikaler Leistungstransistor (100, 200) mit mindestens einer Epitaxieschicht (103, 203), die ein erstes Halbleitermaterial umfasst, das mit ersten Ladungsträgern dotiert ist, und einer Mehrzahl von Gräben (107, 207), wobei sich die Gräben (107, 207) ausgehend von einer Oberfläche der Epitaxieschicht (103, 203) ins Innere der Epitaxieschicht (103, 203) erstrecken, dadurch gekennzeichnet, dass jeder Graben (107, 207) einen ersten Bereich (108, 208) aufweist, der sich vom Grabenboden bis zu einer ersten Höhe erstreckt, wobei der erste Bereich (108, 208) mindestens teilweise mit einem zweiten Halbleitermaterial verfüllt ist, das mit zweiten Ladungsträgern dotiert ist (109, 209) und der erste Bereich (108, 208) elektrisch mit einem Sourcegebiet (105, 205) verbunden ist, wobei die ersten Ladungsträger und die zweiten Ladungsträger verschieden sind, und zwischen einer Grabenoberfläche des ersten Bereichs (108, 208) und der Epitaxieschicht (103, 203) eine erste Schicht (115, 215) angeordnet ist, die ein drittes Halbleitermaterial umfasst, das mit den zweiten Ladungsträgern dotiert ist, wobei die Grabenoberfläche des ersten Bereichs (108, 208) den Grabenboden des jeweiligen Grabens (107, 207) und Seitenwände des ersten Bereichs (108, 208) des jeweiligen Grabens (107, 207) umfasst, und auf jedem ersten Bereich (108, 208) ein zweiter Bereich (116, 216) angeordnet ist, der eine zweite Höhe aufweist, wobei der zweite Bereich (116, 216) mindestens teilweise mit dem zweiten Halbleitermaterial verfüllt ist.
  2. Vertikaler Leistungstransistor (100, 200) nach Anspruch 1, dadurch gekennzeichnet, dass das erste Halbleitermaterial und das zweite Halbleitermaterial verschieden sind, wobei insbesondere das erste Halbleitermaterial eine größere Bandlücke aufweist als das zweite Halbleitermaterial.
  3. Vertikaler Leistungstransistor (100, 200) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass zwischen Seitenwänden des zweiten Bereichs (116, 216) des jeweiligen Grabens (107, 207) und der Epitaxieschicht (103, 203) eine zweite Schicht (217) angeordnet ist, wobei die zweite Schicht metallisch ist.
  4. Vertikaler Leistungstransistor (100, 200) nach Anspruch 3, dadurch gekennzeichnet, dass die erste Schicht (115, 215) unterhalb des Grabenbodens des jeweiligen Grabens (107, 207) eine größere Dicke aufweist als zwischen den Seitenwänden des ersten Bereichs (108, 208) des jeweiligen Grabens (107, 207) und der Epitaxieschicht (103, 203).
  5. Vertikaler Leistungstransistor (100, 200) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Höhe und die zweite Höhe zusammen zehn bis neunzig Prozent einer Tiefe des jeweiligen Grabens (107, 207) entspricht.
  6. Vertikaler Leistungstransistor (100, 200) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die ersten Ladungsträger n-leitend und die zweiten Ladungsträger p-leitend sind.
  7. Vertikaler Leistungstransistor (100, 200) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Halbleitermaterial SiC und das zweite Halbleitermaterial (109, 209) Poly-Si umfasst.
  8. Vertikaler Leistungstransistor (100, 200) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das dritte Halbleitermaterial SiC umfasst.
  9. Vertikaler Leistungstransistor (100, 200) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Epitaxieschicht (103, 203) auf einem Halbleitersubstrat (101, 201) angeordnet ist, das SiC umfasst.
  10. Vertikaler Leistungstransistor (100, 200) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der vertikale Leistungstransistor (100, 200) ein MOSFET ist.
DE102017207846.4A 2017-05-10 2017-05-10 Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten Pending DE102017207846A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017207846.4A DE102017207846A1 (de) 2017-05-10 2017-05-10 Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
PCT/EP2018/053281 WO2018206164A1 (de) 2017-05-10 2018-02-09 Vertikaler leistungstransistor mit verbesserter leitfähigkeit und hohem sperrverhalten
EP18708341.5A EP3649675A1 (de) 2017-05-10 2018-02-09 Vertikaler leistungstransistor mit verbesserter leitfähigkeit und hohem sperrverhalten
TW107115784A TW201901748A (zh) 2017-05-10 2018-05-09 具有改善的傳導性和高的反向偏壓效能的垂直功率電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017207846.4A DE102017207846A1 (de) 2017-05-10 2017-05-10 Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten

Publications (1)

Publication Number Publication Date
DE102017207846A1 true DE102017207846A1 (de) 2018-11-15

Family

ID=61557229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017207846.4A Pending DE102017207846A1 (de) 2017-05-10 2017-05-10 Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten

Country Status (4)

Country Link
EP (1) EP3649675A1 (de)
DE (1) DE102017207846A1 (de)
TW (1) TW201901748A (de)
WO (1) WO2018206164A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
JP6078390B2 (ja) * 2013-03-25 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6269819B2 (ja) * 2014-04-08 2018-01-31 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2018206164A1 (de) 2018-11-15
EP3649675A1 (de) 2020-05-13
TW201901748A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011075601B4 (de) Halbleiterbauelement mit einem graben-randabschluss
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102015104504B4 (de) Grabentransistorbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112013004362T5 (de) Halbleitervorrichtung
DE102014110681A1 (de) Rückwärts leitender igbt
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102013201565A1 (de) Halbleiterbauelement mit einer Randabschlussstruktur
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
EP1772906A1 (de) Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE19906384A1 (de) IGBT mit PN-Isolation
DE102013111966A1 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102018200136B4 (de) Halbleitervorrichtung
CH707901B1 (de) SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss.

Legal Events

Date Code Title Description
R012 Request for examination validly filed