DE102017207117A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung Download PDF

Info

Publication number
DE102017207117A1
DE102017207117A1 DE102017207117.6A DE102017207117A DE102017207117A1 DE 102017207117 A1 DE102017207117 A1 DE 102017207117A1 DE 102017207117 A DE102017207117 A DE 102017207117A DE 102017207117 A1 DE102017207117 A1 DE 102017207117A1
Authority
DE
Germany
Prior art keywords
groove
semiconductor chip
sealing resin
semiconductor
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017207117.6A
Other languages
English (en)
Inventor
Manabu Matsumoto
Yoshitaka Otsubo
Yasutaka Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017207117A1 publication Critical patent/DE102017207117A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Gemäß der vorliegenden Erfindung umfasst eine Halbleiteranordnung einen Wärmespreizer, einen Halbleiterchip, der über ein Verbindungselement an einer Montagefläche des Wärmespreizers befestigt ist, und ein Abdichtharz, das den Wärmespreizer und den Halbleiterchip bedeckt, wobei eine Nut an der Montagefläche um den Halbleiterchip herum ausgebildet ist, eine Länge zwischen dem Halbleiterchip und der Nut gleich oder größer als eine Tiefe der Nut ist, und das Verbindungselement an wenigstens einem Teil eines Bereichs der Montagefläche zwischen dem Halbleiterchip und der Nut nicht vorhanden ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleiteranordnung, die beispielsweise in einem Leistungselektronikgerät eingesetzt wird.
  • Hintergrund
  • JP 2014-216459 A offenbart eine Struktur, bei der ein Halbleiterchip an einer Wärmediffusionsplatte angeordnet ist, um Wärme zu diffundieren, die von dem Halbleiterchip erzeugt wird. Der Halbleiterchip ist an der Wärmediffusionsplatte unter Verwendung eines Verbindungselements befestigt. Der Halbleiterchip und die Wärmediffusionsplatte sind unter Verwendung eines Abdichtharzes abgedichtet. Eine Nut ist an einem Umfang eines Bereichs der Wärmediffusionsplatte ausgebildet, an dem der Halbleiterchip befestigt ist. Die Nut ermöglicht eine Reduzierung einer Wärmebelastung, die an einer Grenzfläche zwischen dem Halbleiterchip und dem Abdichtharz erzeugt wird.
  • Bei der in JP 2014-216459 A offenbarten Halbleiteranordnung ist das Verbindungselement, wie beispielsweise Lot, bis zu einem Ende der Nut benetzt und ausgebreitet. Hierbei hat das Verbindungselement eine geringe Haftfähigkeit mit Bezug auf das Abdichtharz. Hierdurch kann sich das Abdichtharz von dem Verbindungselement ablösen. Um das Ablösen des Abdichtharzes zu verhindern, sieht JP 2014-216459 A die Nut in der Nähe des Halbleiterchips vor. Dies reduziert den Kontaktbereich zwischen dem benetzenden und ausgebreiteten Verbindungselement und dem Abdichtharz, und verhindert das Ablösen des Abdichtharzes. Hierbei kann die Nut die Wärmediffusion von dem Halbleiterchip behindern, wenn die Nut in der Nähe des Halbleiterchips angeordnet ist. Auf der anderen Seite kann eine auf das Abdichtharz einwirkende Wärmebelastung nicht ausreichend reduziert werden, wenn die Nut zur Reduzierung der Einflüsse auf die Wärmediffusion flacher gemacht wird.
  • Zusammenfassung
  • Die vorliegende Erfindung wurde gemacht, um die oben genannten Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung bereitzustellen, die eine auf das Abdichtharz einwirkende Wärmebelastung reduzieren kann, ohne die Wärmediffusion von einem Halbleiterchip zu behindern.
  • Die Merkmale und Vorteile der vorliegenden Erfindung werden wie folgt zusammengefasst.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleiteranordnung einen Wärmespreizer, einen Halbleiterchip, der über ein Verbindungselement an einer Montagefläche des Wärmespreizers befestigt ist, und ein Abdichtharz, das den Wärmespreizer und Halbleiterchip bedeckt, wobei an der Montagefläche eine Nut um den Halbleiterchip herum ausgebildet ist, eine Länge zwischen dem Halbleiterchip und der Nut gleich oder größer als eine Tiefe der Nut ist, und das Verbindungselement an zumindest einem Teil eines Bereichs der Montagefläche zwischen dem Halbleiterchip und der Nut nicht vorhanden ist.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden deutlicher aus der folgenden Beschreibung.
  • Kurze Beschreibung der Zeichnungen
  • 1 bis 4 sind Querschnittdarstellungen einer Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel.
  • 5 ist eine Schnittdarstellung einer Halbleiteranordnung gemäß einer Abwandlung des ersten Ausführungsbeispiels.
  • Beschreibung von Ausführungsbeispielen
  • Eine Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird mit Bezug auf die anliegenden Zeichnungen beschrieben. Bauteile, die identisch sind oder einander entsprechen, sind mit denselben Bezugszeichen versehen, und eine wiederholte Beschreibung davon wird in manchen Fällen weggelassen.
  • Erstes Ausführungsbeispiel
  • 1 ist eine Querschnittdarstellung einer Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel. Eine Halbleiteranordnung 100 gemäß dem vorliegenden Ausführungsbeispiel ist mit einer Metallbasis 10 versehen. Eine Isolierfolie 12 ist an der Metallbasis 10 vorhanden. Die Isolierfolie ist aus einem Harz bzw. Kunstharz hergestellt. Eine Metallstruktur 14 ist an der Isolierfolie 12 vorhanden. Die Metallbasis 10, die Isolierfolie 12 und die Metallstruktur 14 bilden eine Basisplatte 16. Die Metallbasis 10 ist über die Isolierfolie 12 gegenüber der Metallstruktur 14 isoliert.
  • Ein Gehäuse 18 ist an der Isolierfolie 12 vorhanden. Das Gehäuse 18 ist an einem Umfang der Isolierfolie 12 angeordnet, um die Metallstruktur 14 zu umgeben. Ein Anschluss 20 ist an dem Gehäuse 18 vorhanden. Ein Wärmespreizer 24 ist über ein Lot 22 auf der Metallstruktur 14 befestigt. Der Wärmespreizer 24 ist aus Mo oder Cu als ein Werkstoff hergestellt. Ein Halbleiterchip 28 ist über ein Verbindungselement 26 auf einer Montagefläche 23 des Wärmespreizers 24 befestigt. Der Halbleiterchip ist beispielsweise ein IGBT (Bipolartransistor mit isoliertem Gate). Der Wärmespreizer 24 wird bereitgestellt, um Wärme von dem Halbleiterchip 28 effizient abzuführen. Bei dem vorliegenden Ausführungsbeispiel ist das Verbindungselement 26 ein Lot.
  • Der Halbleiterchip 28 und die Metallstruktur 14 sind über einen Draht 30 verbunden. Die Metallstruktur 14 und der Anschluss 20 sind über den Draht 30 verbunden. Ein Bereich, der von dem Gehäuse 18 umgeben ist, ist mit einem Abdichtharz 32 abgedichtet. Daher sind der Wärmespreizer 24 und der Halbleiterchip 28 mit dem Abdichtharz 32 bedeckt. Bei dem vorliegenden Ausführungsbeispiel ist das Abdichtharz 32 ein Epoxidharz.
  • 2 ist eine Querschnittdarstellung der Halbleiteranordnung gemäß dem ersten Ausführungsbeispiel. 2 ist eine vergrößerte Darstellung einer Umgebung des Wärmespreizers 24 aus 1. Eine Nut 34 ist um den Halbleiterchip 28 herum an der Montagefläche 23 des Wärmespreizers 24 ausgebildet. Die Nut 34 ist ausgebildet, um den Halbleiterchip 28 zu umgeben. Das Abdichtharz 32 ist gegeben, um die Nut 34 zu füllen.
  • 3 ist eine Querschnittdarstellung der Halbleiteranordnung gemäß dem ersten Ausführungsbeispiel. 3 ist eine vergrößerte Darstellung der Umgebung der Nut 34 aus 2. Die Halbleiteranordnung 100 ist in einem Bereich 25 der Montagefläche 23 zwischen dem Halbleiterchip 28 und der Nut 34 mit einem Lötstopplack 236 versehen. Aus diesem Grund ist das Verbindungselement 26 nicht über den Lötstopplack 236 hinaus zur Seite der Nut 34 hin ausgebreitet. Daher ist bei dem vorliegenden Ausführungsbeispiel das Verbindungselement 26 nicht an dem Bereich der Montagefläche 23 zwischen dem Lötstopplack 236 und der Nut 34 vorhanden.
  • 4 ist eine Querschnittdarstellung der Halbleiteranordnung gemäß dem ersten Ausführungsbeispiel. Bei dem vorliegenden Ausführungsbeispiel ist eine Länge A zwischen dem Halbleiterchip 28 und der Nut 34 gleich oder größer als eine Tiefe L der Nut 34. Hierbei ist die Länge A eine Strecke an der Montagefläche 23 von einem Ende des Halbleiterchips 28, das benachbart zu der Nut 34 ist, zu einem Ende der Nut 34, das benachbart zu dem Halbleiterchip 28 ist. Die Länge A ist auch eine Breite des Bereichs 25. Daher ist die Nut 34 nicht unterhalb einer virtuellen Linie 35 ausgebildet, die um einen Winkel von 45 Grad mit Bezug auf die Montagefläche 23 in Richtung einer Bodenfläche des Wärmespreizers 24 geneigt ist.
  • Wenn ein Halbleiterchip mit einem Abdichtharz abgedichtet ist, wirkt üblicherweise aufgrund einer Differenz in einem Längenausdehnungskoeffizienten zwischen dem Halbleiterchip und dem Abdichtharz eine durch eine Wärmebelastungskraft verursachte Wärmebelastung auf das Abdichtharz ein. Die Wärmebelastung kann eventuell verursachen, dass sich das Abdichtharz von dem Halbleiterchip löst. Zudem können Risse in dem Abdichtharz auftreten. Bei dem vorliegenden Ausführungsbeispiel ist der Wärmespreizer 24 mit der Nut 34 versehen. Die Nut 34 ist mit dem Abdichtharz 32 gefüllt. Das die Nut 34 füllende Abdichtharz 32 dient daher als ein Anker und kann das Abdichtharz 32 fest angehaftet an dem Wärmespreizer 24 halten.
  • Wenn das Abdichtharz 32 fest an dem Wärmespreizer 24 anhaftet, haftet auch der Halbleiterchip 28 fest an dem Abdichtharz 32 an. Aus diesem Grund kann eine Wärmebelastung, die in einem Kontaktabschnitt zwischen dem Halbleiterchip 28 und dem Abdichtharz 32 auf das Abdichtharz 32 einwirkt, abgeschwächt werden. Insbesondere wird eine Wärmebelastung, die in der Umgebung des Endes des Halbleiterchips 28 benachbart zu der Nut 34 erzeugt wird, abgeschwächt. Daher ist es möglich, zu verhindern, dass sich das Abdichtharz 32 von dem Halbleiterchip 28 ablöst. Es ist zudem möglich, das Auftreten von Rissen in dem Abdichtharz 32 zu verhindern.
  • Wenn das Abdichtharz 32 fest an dem Wärmespreizer 24 anhaftet, wird zudem eine Wärmebelastung an einer Verbindung zwischen dem Halbleiterchip 28 und dem Verbindungselement 26 und an einer Verbindung zwischen dem Verbindungselement 26 und dem Wärmespreizer 24 abgeschwächt. Daher ist es möglich, das Auftreten von Rissen an dem Verbindungselement 26 zu verhindern.
  • Wenn die Nut an dem Wärmespreizer bereitgestellt wird, kann hierbei eine Wärmediffusion des Halbleiterchips behindert werden. Der Wärmewert ist insbesondere hoch in einer Halbleiteranordnung, deren Nennstromwert gleich oder größer als 100 A ist. Aus diesem Grund kann eine Einschränkung der Wärmediffusion durch die Nut ein Problem werden. Demgegenüber ist bei dem vorliegenden Ausführungsbeispiel die Länge A zwischen dem Halbleiterchip 28 und der Nut 34 gleich oder größer als die Tiefe L der Nut 34. Das heißt, bei dem vorliegenden Ausführungsbeispiel gibt es keine Nut 34 innerhalb eines Bereichs von weniger als 45 Grad von rechts unterhalb des Halbleiterchips 28. Diese Struktur kann die Nut 34 davon abhalten, die Wärmediffusion von dem Halbleiterchip 28 zu dem Wärmespreizer 24 zu behindern.
  • Wenn der Halbleiterchip unter Verwendung von Lot mit dem Wärmespreizer verbunden ist, kann sich zudem das Lot über einen Bereich zwischen dem Halbleiterchip und der Nut ausbreiten und benetzen. Dadurch kommt das Lot in dem Bereich zwischen dem Halbleiterchip und der Nut in Kontakt mit dem Abdichtharz. Eine Haftung zwischen dem Lot und dem Abdichtharz ist üblicherweise schwach. Daher ist es wahrscheinlich, dass sich das Abdichtharz in dem Kontaktbereich zwischen dem Lot und dem Abdichtharz ablöst. Als ein Verfahren zum Verhindern der Ablösung des Abdichtharzes kann der Kontaktbereich zwischen dem Abdichtharz und dem Lot reduziert werden. Eines solcher Verfahren kann den Abstand zwischen dem Halbleiterchip und der Nut verringern.
  • Um eine Einschränkung der Wärmediffusion durch die Nut 34 zu verhindern, müssen hierbei, wie oben beschrieben, die Länge A zwischen dem Halbleiterchip 28 und der Nut 34 und die Länge L der Nut 34 A ≥ L erfüllen. Aus diesem Grund ist es zur Verkürzung des Abstands zwischen dem Halbleiterchip 28 und der Nut 34, während die Einschränkung der Wärmediffusion durch die Nut 34 verhindert wird, erforderlich, die Nut 34 flach zu machen. Hierbei wird der Effekt der Abschwächung der auf das Abdichtharz 32 einwirkenden Wärmebelastung stärker, je tiefer die Nut 34 ist. Wenn die Nut 34 flacher gemacht wird, kann es daher unmöglich sein, die Wärmebelastung ausreichend abzuschwächen.
  • Demgegenüber ist bei dem vorliegenden Ausführungsbeispiel der Lötstopplack 236 in dem Bereich 25 der Montagefläche 23 zwischen dem Halbleiterchip 28 und der Nut 34 vorhanden. Dadurch wird wenigstens ein Teil des Bereichs 25 ein Bereich, in dem das Verbindungselement 26 nicht vorhanden ist. Der Bereich, in dem sich das Verbindungselement 26 ausbreitet und benetzt, ist allein auf den Bereich zwischen dem Lötstopplack 236 und dem Halbleiterchip 28 eingeschränkt. Dadurch kann der Kontaktbereich zwischen dem Abdichtharz 32 und dem Verbindungselement 26 im Vergleich zu dem Fall reduziert werden, bei dem sich das Verbindungselement 26 über den gesamten Bereich 25 ausbreitet und benetzt. Daher ist es möglich, das Ablösen des Abdichtharzes 32 von dem Verbindungselement 26 zu verhindern, selbst wenn die Länge A zwischen dem Halbleiterchip 28 und der Nut 34 groß ist.
  • Wie bis hierhin beschrieben, kann das vorliegende Ausführungsbeispiel die Länge A zwischen dem Halbleiterchip 28 und der Nut 34 vergrößern, während das Ablösen des Abdichtharzes 32 von dem Verbindungselement 26 verhindert wird. Durch Festlegen der Länge A auf einen großen Wert ist es möglich, die Nut 34 zu vertiefen, ohne die Wärmediffusion von dem Halbleiterchip 28 zu behindern. Das Vertiefen der Nut 34 erlaubt eine ausreichende Abschwächung der auf das Abdichtharz 32 einwirkenden Wärmebelastung. Dadurch ist es möglich, das Ablösen des Abdichtharzes 32 und die Erzeugung von Rissen in dem Abdichtharz 32 zu verhindern.
  • Wie oben beschrieben, kann die Halbleiteranordnung 100 gemäß dem vorliegenden Ausführungsbeispiel die auf das Abdichtharz 32 einwirkende Wärmebelastung ausreichend reduzieren, ohne die Wärmediffusion von dem Halbleiterchip 28 zu behindern. Daher ist es möglich, eine Halbleiteranordnung 100 mit hoher Zuverlässigkeit zu erhalten. Um einen ausreichenden Effekt der Reduzierung der Wärmebelastung zu erreichen, muss die Tiefe L der Nut 34 0,3 mm oder mehr betragen. Daher wird bei dem vorliegenden Ausführungsbeispiel die Länge A auf 0,3 mm oder mehr festgelegt. Wenn die Länge A zwischen dem Halbleiterchip 28 und der Nut 34 klein ist, wird zudem die Positionierung des Halbleiterchips 28 bei seiner Montage schwierig. Unter Berücksichtigung einer Positionierungsgenauigkeit bei der Montage des Halbleiterchips 28 ist die Länge A vorzugsweise auf 0,3 mm oder mehr festgelegt.
  • Als eine Abwandlung des vorliegenden Ausführungsbeispiels kann das Verbindungselement 26 irgendetwas anderes als Lot sein. Beispielsweise kann das Verbindungselement 26 ein Material sein, das Silber, wie beispielsweise eine Silberpaste, enthält. In diesem Fall wird der Halbleiterchip 28 über eine Ag-Verbindung an dem Wärmespreizer 24 befestigt. Wenn das Verbindungselement 26 eine Silberpaste ist, hat das Verbindungselement 26 eine geringere Benetzbarkeit als Lot. Dadurch wird die Größe des Bereichs 25, in dem sich das Verbindungselement ausbreitet und benetzt, kleiner als wenn Lot verwendet wird. Dadurch kann der Kontaktbereich zwischen dem Verbindungselement 26 und dem Abdichtharz 32 ohne das Vorhandensein des Lötstopplacks 236 reduziert werden.
  • Bei dem vorliegenden Ausführungsbeispiel ist der Bereich, in dem sich das Verbindungselement 26 ausbreitet und benetzt, durch Verwendung des Lötstopplacks 236 auf den Teil des Bereichs 25 eingeschränkt. Demgegenüber kann das Verbindungselement 26, das sich über den Bereich 25 ausbreitet und benetzt, nach dem Anbringen des Halbleiterchips 28 an dem Wärmespreizer 24 entfernt werden. In diesem Fall kann der Bereich, der mit dem Verbindungselement 26 des Bereichs 25 bedeckt ist, reduziert werden, ohne dass der Lötstopplack 236 bereitgestellt wird.
  • In dem Bereich 25 aus 3 ist zudem der Lötstopplack 236 mit einem bestimmten Abstand zu dem Halbleiterchip 28 angeordnet. In diesem Fall wird der Bereich zwischen dem Lötstopplack 236 und dem Halbleiterchip 28 ein Bereich, in dem sich das Verbindungselement 26 ausbreitet und benetzt. Demgegenüber kann der Lötstopplack 236 vorhanden sein, um in Kontakt mit dem Halbleiterchip 28 zu kommen. In diesem Fall ist das Verbindungselement 26 allein unterhalb des Halbleiterchips 28 angeordnet. Dadurch wird der gesamte Bereich 25 ein Bereich, in dem das Verbindungselement 26 nicht vorhanden ist.
  • Zudem wird bei dem vorliegenden Ausführungsbeispiel angenommen, dass die Nut 34 ausgebildet ist, um den Halbleiterchip 28 zu umgeben. Demgegenüber kann die Nut 34 an vielen, an einer von jeweils beiden Seiten des Halbleiterchips 28 ausgebildet sein. Zudem kann die Nut 34 in einer Doppelstruktur ausgebildet sein, die den Halbleiterchip 28 umgibt. Die Breite der Nut 34 ist bei dem vorliegenden Ausführungsbeispiel unveränderlich. Zudem ist der Bodenteil der Nut 34 flach und parallel zu der Bodenfläche des Wärmespreizers 24. Hierbei kann die Form der Nut 34 irgendeine andere als diese Form haben. Beispielsweise kann die Querschnittsform der Nut 34 U-förmig oder V-förmig sein.
  • 5 ist eine Querschnittdarstellung einer Halbleiteranordnung gemäß einer Abwandlung des ersten Ausführungsbeispiels. Eine Halbleiteranordnung 300 gemäß der Abwandlung ist mit einer Nut 334 versehen. Je kürzer der Abstand von der Montagefläche 23 ist, desto kleiner wird die Breite der Nut 334. Die Nut 334 ist mit dem Abdichtharz 32 gefüllt.
  • Da das Abdichtharz 32, das die Nut 334 füllt, ein Anker wird, haftet das Abdichtharz 32 fest an dem Wärmespreizer 24 an. Die Nut 334 ist wie eine Oktopus-Falle geformt, so dass die Breite der Nut 334 kleiner wird, je kürzer der Abstand von der Montagefläche 23 ist. Aus diesem Grund haftet im Vergleich zu dem Fall, bei dem die Breite der Nut 334 unveränderlich ist, das Abdichtharz 32 in der Nut 334 fest an dem Wärmespreizer 24 an. Dadurch wird das Abdichtharz 32 im Vergleich zu der Halbleiteranordnung 100 noch fester an dem Wärmespreizer 24 befestigt. Somit ist es möglich, im Vergleich zu der Halbleiteranordnung 100, die auf das Abdichtharz 32 einwirkende Wärmebelastung weiter zu unterdrücken.
  • Zudem kann der Halbleiterchip 28 auch aus einem Halbleiter mit breiter Bandlücke gebildet sein. Als ein Halbleiter mit breiter Bandlücke kann Siliciumcarbid, ein Nitrid-Gallium-basiertes Material oder Diamant verwendet werden. Es kann erforderlich sein, dass eine Halbleiteranordnung, die einen Halbleiter mit breiter Bandlücke verwendet, unter hohen Temperaturbedingungen arbeitet. Hierbei kann die Halbleiteranordnung 100 gemäß dem vorliegenden Ausführungsbeispiel ausgebildet sein, so dass die Wärmediffusion von dem Halbleiterchip 28 nicht durch die Nut 34 eingeschränkt ist. Zudem kann die Tiefe der Nut 34 vergrößert werden, um die Wärmebelastung ausreichend zu reduzieren. Daher kann der Halbleiterchip 28 unter hohen Temperaturbedingungen betrieben werden. Es sei angemerkt, dass die in dem vorliegenden Ausführungsbeispiel beschriebenen Merkmale angemessen in Kombination verwendet werden können.
  • Bei der Halbleiteranordnung gemäß der vorliegenden Erfindung ist die Länge zwischen dem Halbleiterchip und der Nut gleich oder größer als die Tiefe der Nut. Es ist dadurch möglich, zu verhindern, dass die Nut die Wärmediffusion behindert. In dem Bereich der Montagefläche zwischen dem Halbleiterchip und der Nut, ist der Bereich beschränkt, in dem sich das Verbindungselement ausbreitet und benetzt. Aus diesem Grund ist der Kontaktbereich zwischen dem Verbindungselement und dem Abdichtharz beschränkt, und es ist möglich, das Ablösen des Abdichtharzes zu verhindern. Dadurch kann die Länge zwischen dem Halbleiterchip und der Nut vergrößert werden. Es ist dadurch möglich, die Nut zu vertiefen, ohne die Wärmediffusion des Halbleiterchips einzuschränken. Daher ist es möglich, die Wärmebelastung ausreichend zu reduzieren, ohne die Wärmediffusion des Halbleiterchips einzuschränken.
  • Offensichtlich sind viele Abwandlungen und Variationen der vorliegenden Erfindung im Lichte der obigen Lehren möglich. Es sei daher verstanden, dass die Erfindung innerhalb des Rahmens der anhängenden Ansprüche anders als speziell beschrieben ausgeführt werden kann.
  • Die vollständige Offenbarung einer japanischen Patentanmeldung Nr. 2016-141550 , eingereicht am 19. Juli 2016, aufweisend eine Beschreibung, Ansprüche, Zeichnungen und eine Zusammenfassung, auf der die Übereinkunftspriorität der vorliegenden Anmeldung basiert, wird durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen.
  • Bezugszeichenliste
    • 10
    Metallbasis
    12
    Isolierfolie
    14
    Metallstruktur
    16
    Basisplatte
    18
    Gehäuse
    20
    Anschluss
    22
    Lot
    23
    Montagefläche
    24
    Wärmespreizer
    25
    Bereich von 23
    26
    Verbindungselement
    28
    Halbleiterchip
    30
    Draht
    32
    Abdichtharz
    34
    Nut
    100
    Halbleiteranordnung
    236
    Lötstopplack
    300
    Halbleiteranordnung
    334
    Nut
    A
    Länge
    L
    Tiefe
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014-216459 A [0002, 0003, 0003]
    • JP 2016-141550 [0035]

Claims (7)

  1. Halbleiteranordnung (100, 300), aufweisend: • einen Wärmespreizer (24); • einen Halbleiterchip (28), der über ein Verbindungselement (26) an einer Montagefläche (23) des Wärmespreizers (24) befestig ist; und • ein Abdichtharz (32), das den Wärmespreizer (24) und den Halbleiterchip (28) bedeckt, • wobei eine Nut (34, 334) an der Montagefläche (23) um den Halbleiterchip (28) herum ausgebildet ist, • eine Länge zwischen dem Halbleiterchip (28) und der Nut (34, 334) gleich oder größer als eine Tiefe der Nut (34, 334) ist, und • das Verbindungselement (26) an wenigstens einem Teil eines Bereichs der Montagefläche (23) zwischen dem Halbleiterchip (28) und der Nut (34, 334) nicht vorhanden ist.
  2. Halbleiteranordnung (100, 300) nach Anspruch 1, weiter aufweisend einen Lötstopplack (236), der an der Montagefläche (23) zwischen dem Halbleiterchip (28) und der Nut (34, 334) vorhanden ist.
  3. Halbleiteranordnung (100, 300) nach Anspruch 1, wobei das Verbindungselement (26) Silber enthält.
  4. Halbleiteranordnung (100, 300) nach Anspruch 1, wobei die Länge zwischen dem Halbleiterchip (28) und der Nut (34, 334) gleich oder größer als 0,3 mm ist.
  5. Halbleiteranordnung (100, 300) nach Anspruch 1, wobei die Breite der Nut (34, 334) kleiner wird, je kürzer der Abstand von der Montagefläche (23) ist.
  6. Halbleiteranordnung (100, 300) nach Anspruch 1, wobei der Halbleiterchip (28) aus einem Halbleiter mit breiter Bandlücke hergestellt ist.
  7. Halbleiteranordnung (100, 300) nach Anspruch 6, wobei der Halbleiter mit breiter Bandlücke aus Siliciumcarbid, einem Nitrid-Gallium-basiertem Material oder Diamant hergestellt ist.
DE102017207117.6A 2016-07-19 2017-04-27 Halbleiteranordnung Pending DE102017207117A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016141550A JP6617655B2 (ja) 2016-07-19 2016-07-19 半導体装置
JP2016-141550 2016-07-19

Publications (1)

Publication Number Publication Date
DE102017207117A1 true DE102017207117A1 (de) 2018-01-25

Family

ID=60890506

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017207117.6A Pending DE102017207117A1 (de) 2016-07-19 2017-04-27 Halbleiteranordnung

Country Status (4)

Country Link
US (1) US9960126B2 (de)
JP (1) JP6617655B2 (de)
CN (1) CN107634036B (de)
DE (1) DE102017207117A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045978B2 (ja) 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置
JP7407679B2 (ja) * 2020-09-09 2024-01-04 三菱電機株式会社 半導体装置
JP2022098581A (ja) * 2020-12-22 2022-07-04 日立Astemo株式会社 パワーモジュールおよび電力変換装置
WO2024095830A1 (ja) * 2022-11-04 2024-05-10 住友電気工業株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216459A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2016141550A (ja) 2015-02-04 2016-08-08 トヨタ車体株式会社 台車搬送コンベア

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7084494B2 (en) * 2004-06-18 2006-08-01 Texas Instruments Incorporated Semiconductor package having integrated metal parts for thermal enhancement
JP2014146644A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6008750B2 (ja) * 2013-01-28 2016-10-19 三菱電機株式会社 半導体装置
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216459A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2016141550A (ja) 2015-02-04 2016-08-08 トヨタ車体株式会社 台車搬送コンベア

Also Published As

Publication number Publication date
CN107634036A (zh) 2018-01-26
US20180025993A1 (en) 2018-01-25
JP6617655B2 (ja) 2019-12-11
US9960126B2 (en) 2018-05-01
JP2018014357A (ja) 2018-01-25
CN107634036B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
DE102017207117A1 (de) Halbleiteranordnung
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102014213565B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015007169B4 (de) Halbleitermodul
DE10236455B4 (de) Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
DE10129388A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004064235B3 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102011081514A1 (de) Halbleitervorrichtung
DE102011077543A1 (de) Halbleitervorrichtung
DE102009055691A1 (de) Leistungshalbleitermodul
DE112016006381T5 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE112014003966T5 (de) Halbleitervorrichtung
DE102018212047A1 (de) Halbleitermdul
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016007464B4 (de) Halbleitervorrichtung
DE102013225135A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE112014006793B4 (de) Halbleitervorrichtung
DE112014005420B4 (de) Halbleitervorrichtung
DE102012222252B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2012007271A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
DE102005054268B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
DE102015209977A1 (de) Halbleitervorrichtung
DE112015007185B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112016007096T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication