DE102017102501B4

DE102017102501B4 - ADC-Hintergrundkalibration mit zweifacher Umsetzung

Info

Publication number: DE102017102501B4
Application number: DE102017102501.4A
Authority: DE
Inventors: Junhua SHEN; Hongxing Li; Michael Mueck; Michael Coln
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2016-02-09
Filing date: 2017-02-08
Publication date: 2022-05-05
Anticipated expiration: 2037-02-09
Also published as: CN107046424A; CN107046424B; DE102017102501A1; US9608655B1

Abstract

Analog/Digital-Umsetzungssystem, das Folgendes umfasst:eine Abtastschaltung, die dazu ausgelegt ist, eine Eingangsspannung für eine erste Umsetzung in einen ersten N1-Bit-Digitalwert abzutasten und dieselbe Eingangsspannungsabtastung für mindestens eine zweite Umsetzung in einen zweiten N2-Bit-Digitalwert zu verwenden, wobei N1und N2positive ganze Zahlen größer als null sind;eine Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung), die ihrerseits umfasst:gewichtete Schaltungskomponenten, die entsprechende Entscheidungswege bereitstellen;eine Komparatorschaltung, die dazu ausgelegt ist, mindestens einige der gewichteten Schaltungskomponenten zu verwenden, um ein Signal, das auf der abgetasteten Eingangsspannung basiert, als Teil einer Bitbestimmung zum Bestimmen von Bits des ersten und des zweiten Digitalwerts zu vergleichen;eine Logikschaltung, die dazu ausgelegt ist, mindestens einige der in der zweiten Umsetzung verwendeten Entscheidungswege so zu steuern, dass sie sich von den Entscheidungswegen, die bei der ersten Umsetzung verwendet werden, unterscheiden, und wobei mindestens einige der gewichteten Schaltungskomponenten und Entscheidungswege der N1-Bit-Werte der ersten Umsetzung aus den gewichteten Schaltungskomponenten und Entscheidungswegen, die verwendet werden, um die N2-Bit-Werte der zweiten Umsetzung umzusetzen, umgeordnet werden; undwobei die Logikschaltung eine digitale Maschine umfasst, die dazu ausgelegt ist, eine Differenz zwischen einem Ergebnis der ersten Umsetzung und einem Ergebnis der zweiten Umsetzung in Richtung null oder eines endlichen Gleichspannungswerts zu steuern, indem Gewichte von einer oder mehreren der gewichteten Schaltungskomponenten auf kalibrierte Werte zur Verwendung in einer oder mehreren nachfolgenden Analog/Digital-Umsetzungen von nachfolgenden Abtastungen der Eingangsspannung eingestellt werden.

Description

Prioritätsanspruch
Diese Patentanmeldung ist eine Teilfortführung der US-Patentanmeldung mit der lfd. Nr. 15/019381 und mit dem Titel „ADC BACKGROUND CALIBRATION WITH DUAL CONVERSI-ONS“, die am 9. Februar 2016 eingereicht worden ist.
Hintergrund
Elektronische Systeme können Analog/Digital-Umsetzer (ADCs) enthalten. Das Umsetzen von analogen Signalen in digitale Größen ermöglicht, dass Prozessoren in elektronischen Systemen Signalverarbeitungsfunktionen für diese Systeme durchführen. Das Leistungsvermögen von ADC-Schaltungen kann von Umgebungsbedingungen wie Temperatur und von Variationen, die während der Fertigung auftreten können, abhängen. Eine ADC-Schaltung mit höherer Genauigkeit (wenn z. B. die Anzahl von Bits der ADC-Schaltung größer oder gleich zwölf ist) kann während der Lebensdauer mehrfach kalibriert werden, um Bitgewichtungsfehler zu vermeiden. Die Erfinder haben einen Bedarf an einer verbesserten Kalibrierung von ADCs erkannt. US 9 362 937 B1 betrifft ein Verfahren zur Selbstkalibrierung eines Analog-Digital-Wandlers mit sukzessiven Näherungsregistern, dass die Messung eines Fehlerwertes für jedes Thermometerelement einer Vielzahl von Thermometerelementen und die Bestimmung eines Mittelwertes der gemessenen Fehlerwerte einschließt.
Übersicht
Dieses Dokument bezieht sich allgemein auf Analog/Digital-Umsetzer-Schaltungen (ADC-Schaltungen) und insbesondere auf eine Kalibrierung von ADC-Schaltungen.
Ein Beispiel eines Analog/Digital-Umsetzungssystems kann eine Abtastschaltung umfassen. Die Abtastschaltung kann dazu ausgelegt sein, eine Eingangsspannung für eine erste Umsetzung in einen ersten N₁-Bit-Digitalwert abzutasten und dieselbe Eingangsspannungsabtastung für mindestens eine zweite Umsetzung in einen zweiten N₂-Bit-Digitalwert zu verwenden. N₁ und N₂ sind positive ganze Zahlen. Das Analog/Digital-Umsetzungssystem kann eine Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung) umfassen. Die ADC-Schaltung kann gewichtete Schaltungskomponenten umfassen, die entsprechende Entscheidungswege bereitstellen. Die ADC-Schaltung kann eine Komparatorschaltung umfassen, die dazu ausgelegt sein kann, mindestens einige der gewichteten Schaltungskomponenten zu verwenden, um ein Signal basierend auf der abgetasteten Eingangsspannung als Teil einer Bitbestimmung zum Bestimmen von Bits des ersten und des zweiten Digitalwerts zu vergleichen. Die ADC-Schaltung kann eine Logikschaltung umfassen, die dazu ausgelegt sein kann, mindestens einige der Entscheidungswege, die bei der zweiten Umsetzung verwendet werden, so zu steuern, dass sie sich von den Entscheidungswegen unterscheiden, die bei der ersten Umsetzung verwendet werden. In einem Beispiel können mindestens einige der gewichteten Schaltungskomponenten und Entscheidungswege der N₁-Bit-Werte der ersten Umsetzung aus den gewichteten Schaltungskomponenten und Entscheidungswegen, die zur Umsetzung der N₂-Bit-Werte der zweiten Umsetzung verwendet werden, umgeordnet werden. In einem Beispiel kann die Logikschaltung eine digitale Maschine umfassen, die dazu ausgelegt sein kann, eine Differenz zwischen einem Ergebnis der ersten Umsetzung und einem Ergebnis der zweiten Umsetzung in Richtung null (oder eines endlichen Gleichspannungswerts) zu steuern, und zwar beispielsweise durch Anpassen von Gewichten von einem oder mehreren der gewichteten Schaltungskomponenten auf kalibrierte Werte, wie beispielsweise zur Verwendung in einer oder mehreren nachfolgenden Analog/Digital-Umsetzungen von nachfolgenden Abtastungen der Eingangsspannung. Es gibt Vorteile beim Durchführen von zwei oder mehr Umsetzungen der gleichen abgetasteten Eingangsspannung, wie es nachfolgend beschrieben wird, im Vergleich zum Durchführen nur einer Umsetzung für eine abgetastete Spannung.
Ein Beispiel eines Analog/Digital-Umsetzungssystems kann eine Abtastschaltung umfassen, die beispielsweise dazu ausgelegt sein kann, eine Eingangsspannung für eine erste Umsetzung in einen ersten digitalen Wert abzutasten und dieselbe Eingangsspannungsabtastung für mindestens eine zweite Umsetzung in einen zweiten digitalen Wert zu verwenden. Das Analog/Digital-Umsetzungssystem kann eine Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung) umfassen. Die ADC-Schaltung kann eine ADC-Schaltung erster Stufe umfassen, die dazu ausgelegt sein kann, die abgetastete Eingangsspannung zu empfangen und eine Analog/Digital-Umsetzung erster Stufe unter Verwendung von mindestens L Bitbestimmungen von L höchstwertigen Bits (MSBs) zu initiieren. Die ADC-Schaltung kann mindestens eine ADC-Schaltung zweiter Stufe umfassen, die dazu ausgelegt sein kann, mindestens eine Restspannung, die von der Analog/DigitalUmsetzung erster Stufe übrig bleibt, aus der ADC-Schaltung erster Stufe zu empfangen und mindestens zwei Analog/Digital-Umsetzungen zweiter Stufe durchzuführen, die jeweils mindestens eine unterschiedliche Konfiguration während Bitbestimmungen in den jeweiligen mindestens zwei Analog/Digital-Umsetzungen zweiter Stufe verwenden, um die Analog/Digital-Umsetzerschaltung zu kalibrieren.
Dieser Abschnitt soll einen Überblick über den Gegenstand der vorliegenden Patentanmeldung geben. Es ist nicht beabsichtigt, eine exklusive oder ausführliche Erläuterung der Erfindung zu liefern. Die genaue Beschreibung ist enthalten, um weitere Informationen über die vorliegende Patentanmeldung bereitzustellen.
Figurenliste
In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Ziffernfolgen ähnliche Komponenten in verschiedenen Ansichten beschreiben. Gleiche Ziffernfolgen mit unterschiedlichen Buchstabensuffixen können verschiedene Beispiele ähnlicher Komponenten darstellen. Die Zeichnungen veranschaulichen im Allgemeinen beispielhaft, jedoch nicht einschränkend, verschiedene Ausführungsformen, die in dem vorliegenden Dokument erörtert werden.

1 ist eine Darstellung eines Betriebes einer Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung).
2 ist eine Funktionsblockdarstellung eines Beispiels einer ADC-Schaltung mit Register für sukzessive Approximation.
3 ist ein Schaltbild von Abschnitten eines Beispiels einer Digital/Analog-Umsetzer-Schaltung (DAC-Schaltung) für einen ADC.
4 ist ein Schaltbild einer DAC-Schaltung eines ADC, die in einer Umsetzungsphase für MSB-Tests konfiguriert ist.
5 ist ein Schaltbild einer DAC-Schaltung eines ADC, die in einer Umsetzungsphase für einen Bittest nach den MSB-Tests konfiguriert ist.
6 ist ein Schaltbild einer DAC-Schaltung eines ADC, wenn die Umsetzung abgeschlossen ist.
7 ist ein Schaltbild einer DAC-Schaltung eines ADC, die für die MSB-Testphase einer zweiten Umsetzung konfiguriert ist.
8 ist ein Schaltbild einer DAC-Schaltung eines ADC, nachdem Bittests für die zweite Umsetzung abgeschlossen sind.
9 zeigt ein veranschaulichendes, nicht einschränkendes Beispiel eines Pipeline-ADC-Systems oder geteilten ADC-Systems.
10A zeigt ein Beispiel, das dem von 9 ähnlich ist und bei dem jedoch die ADC-Schaltung zweiter Stufe getrennte ADC-Schaltungen zweiter Stufe, wie zum Beispiel zum parallelen Durchführen einer ersten und zweiten Analog/Digital-Umsetzung zweiter Stufe, umfassen kann.
10B zeigt ein Abtastungs- und Umsetzungszeitvorgabendiagramm für die ADC-Schaltungen zweiter Stufe in 10 A.
11 zeigt ein Beispiel, das dem von 10 ähnlich ist und bei dem eine Dithergeneratorschaltung in der ADC-Schaltung erster Stufe enthalten oder mit dieser gekoppelt sein kann, um einen Dither (ein Zittern) auf die primäre ADC-Schaltung in der ADC-Schaltung erster Stufe anzuwenden.
12 zeigt ein Beispiel eines Kombinierens eines Umordnens und eines Dithering (Verzitterns) innerhalb des gleichen DAC einer ADC-Schaltung.

Genaue Beschreibung
Wie zuvor hier erläutert können ADCs mit höherer Genauigkeit eine wiederholte Kalibrierung erfordern. Im Allgemeinen gibt es zwei Arten von ADC-Kalibrierung: Vordergrundkalibrierung und Hintergrundkalibrierung. Vordergrundkalibrierungen werden in der Regel bei der Werksprüfung oder beim Hochfahren des Chips oder in beliebigen anderen Zeitspannen für die ADC-Kalibrierung durchgeführt. In einem Beispiel der Vordergrundkalibrierung wird ein genaues Sinussignal in den ADC-Eingang eingespeist und alle zugehörigen ADC-Bitgewichte werden unter Verwendung des genauen Sinussignals kalibriert. In einem weiteren Beispiel werden die niedrigeren Bits des ADC als Referenz verwendet, um die Bitgewichte der höchstwertigen Bits (MSBs) des ADC zu messen und zu kalibrieren. Der Nachteil der Vordergrundkalibrierung ist, dass sie keine Chipversorgungs- und Temperaturänderungen nachvollzieht, wenn sie nur im Werk durchgeführt wird. Außerdem kann sie zusätzliche Herstellungs-Testkosten beinhalten und es kann notwendig sein, den Betrieb des ADC zu unterbrechen, um eine Kalibrierung im praktischen Einsatz durchzuführen.
Im Vergleich dazu arbeitet die Hintergrundkalibrierung im Hintergrund und kann für den normalen ADC-Betrieb, während dem die Analog/Digital-Signalumsetzungen im Gange sind, transparent sein. Da die Hintergrundkalibrierung im Hintergrund des normalen Betriebs arbeitet, kann sie zudem die Auswirkungen von Versorgung und Temperatur auf die ADC-Bitgewichte verfolgen.
Ein Ansatz zur Hintergrundkalibrierung besteht darin, einen oder mehrere redundante ADC-Kanäle zu verwenden. Einer der ADC-Kanäle wird im Normalbetrieb verwendet, während mindestens einer der unbenutzten ADC-Kanäle kalibriert wird. Der verwendete ADC kann durch den ADC ersetzt werden, der kalibriert wurde, und die ADC-Kanäle können weiterhin ausgetauscht werden, bis alle ADC-Kanäle kalibriert sind. Den Nachteil der meisten derartigen Hintergrundkalibrierungsverfahren kann eine hohe Analog-/Digital-Schaltungskomplexität und/oder eine lange Konvergenzzeit darstellen.
Ein weiterer Ansatz besteht darin, einen ADC in zwei ADCs aufzuteilen und beide ADCs zu verwenden, um das Eingangssignal umzusetzen. Die beiden ADCs verwenden redundante Bits in ihren Umsetzungen und jede Umsetzung nimmt einen anderen Weg, um die Ausgangsentscheidungen zu erreichen. Idealerweise wäre die Ausgabe der beiden ADCs gleich, da sie dieselbe Eingabe aufweisen, so dass die Differenz zwischen den beiden ADC-Ausgaben verarbeitet werden kann, um numerisch nach den tatsächlichen Bitgewichten zu suchen, bis die Differenz minimal oder nahe null ist. Für einen geteilten ADC weist jeder 16-Bit-ADC 16 Bitgewichte auf, die zu kalibrieren sind, so dass es insgesamt 32 unbekannte Bitgewichte aus den beiden ADCs gibt, die den geteilten ADC bilden. Wenn es 32 zufällige Eingangsspannungen gibt und jeder ADC einen randomisierten oder pseudo-randomisierten Weg nimmt, um seine Entscheidung für jede zufällige Eingabe zu erreichen, dann gibt es 32 Gleichungen für die Bitgewichte:

Bit_adcl_vin1[15:0]*Weight_adc1[15:0] - Bit_adc2_vin1[1 5:0]*Weight_adc2[15:0] = 0
Bit_adc1_vin2[15:0]*Weight_adc1[15:0] - Bit_adc2_vin2[1 5:0]*Weight_adc2[15:0] = 0
...
Bit_adc1_vin32[15:0]*Weight_adc1[15:0] - Bit_adc2_vin32 [15:0]*Weight_adc2[15:0] = 0.

Bit _adc1_vinn repräsentiert die ADC1-Ausgabebits, die der Eingabe Vinn entsprechen, und Weight_adc1 bezieht sich auf die zu kalibrierenden ADC1-Bitgewichte. Unter der Annahme, dass alle 32 Gleichungen unkorreliert sind, kann die Matrix gelöst werden, um die 32 tatsächlichen Bitgewichte in den beiden ADCs zu erhalten, oder numerische Verfahren können verwendet werden, um die 32 unbekannten Bitgewichte aufzulösen. Beispielsweise können die zwei verschiedenen ADC-Ausgaben in eine Least-Mean-Square-Schleife (LMS-Schleife, Schleife zum Finden der kleinsten mittleren quadratischen Abweichung) eingespeist werden, die dazu ausgelegt ist, den Umsetzungsfehler auf null oder einen spezifizierten festen Wert zu steuern, während die endgültigen 32 ADC-Bitgewichte bestimmt werden. Da der Kalibriervorgang deterministisch ist, sollte der Ansatz mit numerischem Verfahren schnell konvergieren. Die Gleichungen sind in der Regel unkorreliert, solange die beiden ADCs bei den Umsetzungen unterschiedliche Wege nehmen. In dem Fall, in dem die Gleichungen korreliert sind, können mehr als 32 Eingangsspannungsabtastungen erforderlich sein. In einer praktischen Implementierung, in der es Rauschen gibt, können viele weitere Abtastungen erforderlich sein, um den Effekt des Rauschens herauszumitteln.
Obwohl der Ansatz mit geteiltem ADC die Konvergenzzeit verbessert, weist der Split-ADC-Ansatz immer noch eine hohe digitale Verarbeitungskomplexität, eine erhöhte Schaltungsfläche und einen erhöhten Leistungsaufwand auf. Eine Verbesserung des Ansatzes mit geteiltem ADC besteht darin, zwei halbe ADCs zu verwenden, um die gleiche Rauschleistung durch Mitteln der beiden ADC-Ausgaben zu erreichen, während nur die Hälfte der Leistung und der Fläche verwendet wird. Praktisch ist jedoch ist der Mehraufwand an Fläche und Leistung aufgrund von Blockskalierungsineffizienz, Routing-Mehraufwand usw. immer noch signifikant. Darüber hinaus können sich die beiden ADCs während des Betriebs miteinander koppeln, was das Leistungsvermögen möglicherweise verschlechtert. Ein anderer Ansatz besteht darin, einen ADC mit mehrfacher (z. B. zweifacher) Umsetzung zu verwenden, um die Hintergrundkalibrierung zu ermöglichen.
1 ist eine Darstellung eines Beispiels eines Verfahrens 100 zum Betreiben einer ADC-Schaltung. Die ADC-Schaltung kann ein ADC mit sukzessiver Approximation, ein Pipeline-ADC oder ein Flash-ADC sein. Bei 105 tastet die ADC-Schaltung eine Eingangsspannung an einem Eingang der ADC-Schaltung ab, um eine abgetastete Eingangsspannung zu erzeugen. Bei 110 führt die ADC-Schaltung eine erste Umsetzung der abgetasteten Eingangsspannung in einen ersten Satz von N₁-Bit-Werten unter Verwendung von j₁ Bittests durch, wobei N₁ und j₁ positive ganze Zahlen sind. In bestimmten Beispielen ist die ADC-Schaltung eine hochgenaue ADC-Schaltung, bei der N₁ größer oder gleich zwölf ist. In bestimmten Beispielen ist die Anzahl von Bits N₁ der ADC-Schaltung sechzehn. In einigen Fällen, z. B. bei Verwendung von redundanten Bits, ist j₁ > N₁. In einigen Fällen, in denen mehrere Bits unter Verwendung eines einzelnen Bittests bestimmt werden können, ist N₁ > j₁.
Bei 115 führt die ADC-Schaltung, z. B. unmittelbar nach der ersten Umsetzung, eine zweite Umsetzung derselben abgetasteten Eingangsspannung, die bei der ersten Umsetzung verwendet wird, aus, um einen zweiten Satz von N₂-Bit-Werten zu erzeugen. Zumindest ein Teil der Bittest-Entscheidungswege, die bei der zweiten Umsetzung verwendet werden, kann sich von den Entscheidungswegen, die bei der ersten Umsetzung verwendet werden, unterscheiden, beispielsweise durch Anwenden eines Dithers (Zitterns), einer Umordnung oder einer anderen Technik, wie sie hier weiter erläutert ist.
Bei 120 wird ein endgültiger N-Bit-Digitalwert für die abgetastete Eingangsspannung unter Verwendung des ersten Satzes von N₁-Bit-Werten und des zweiten Satzes von N₂-Bit-Werten bestimmt. Die rohen Entscheidungsbits können sowohl aus der ersten als auch aus der zweiten Umsetzung gesammelt werden und in eine digitale Maschine eingespeist werden. Die digitale Maschine nimmt rohe ADC-Ausgabebits und steuert die Differenz der Ausgabe der beiden Umsetzungen auf null (oder einen bestimmten endlichen Wert), während die Gewichte der N-Bits angepasst werden, um die tatsächlichen kalibrierten Bitgewichte für die ADC-Schaltung zu erhalten. Ein veranschaulichendes Beispiel für die Kalibrierung einer Architektur mit geteiltem ADC ist in dem US-Patent Nr. 7312734 von John A. McNeill und Michael C. Coln mit dem Titel „CALIBRATABLE ANALOG-TO-DIGITAL CONVERTER SYSTEM“ beschrieben, das Analog Devices, Inc. zugeteilt ist und hier durch Bezugnahme in seiner Gesamtheit einschließlich der Kalibrierungsbeschreibung aufgenommen wird.
2 ist eine Funktionsblockdarstellung eines Beispiels einer N-Bit-ADC-Schaltung mit Register für sukzessive Approximation (N-Bit-SAR-ADC-Schaltung) 200. Die SAR-ADC-Schaltung kann eine Digital/Analog-Umsetzer-Schaltung (DAC-Schaltung) 210, eine Abtastschaltung 205, die in der DAC-Schaltung 210 enthalten sein kann, eine Komparatorschaltung 215 und eine Logikschaltung 220 umfassen. Die DAC-Schaltung 210 kann mindestens N gewichtete Schaltungskomponenten umfassen, wobei beispielsweise das Gewicht (z. B. der Kapazitätswert) einer bestimmten gewichteten Schaltungskomponente relativ zu der einer oder mehrerer anderer gewichteter Schaltungskomponenten spezifiziert sein kann, wobei N eine positive ganze Zahl ist. In bestimmten Beispielen ist N gleich sechzehn und die gewichteten Schaltungskomponenten umfassen sechzehn Kondensatoren (wobei die sechzehn Kondensatoren beispielsweise die verschiedene Vielfache eines spezifizierten Einheitskondensators enthalten, um die Gewichtung relativ zueinander zu erzielen). Die Abtastschaltung 205 kann eine Eingangsspannung an einem Eingang in die ADC-Schaltung abtasten und kann eine abgetastete Spannung zum Vergleich mit einer anderen Spannung unter Verwendung der gewichteten Schaltungskomponenten halten.
Eine Ausgangsspannung der DAC-Schaltung 210 (Vdaco) kann mit der abgetasteten und gehaltenen Spannung verglichen werden, beispielsweise unter Verwendung einer Komparatorschaltung 215. Die Bitwerte der DAC-Schaltung 210 können beispielsweise basierend auf der Ausgabe der Komparatorschaltung 215 angepasst werden. Die Umsetzung kann in einem Beispiel so beginnen, dass der DAC auf die Mitte der Skala gesetzt ist. Der Komparator 215 kann bestimmen, ob die DAC-Ausgabe größer oder kleiner als die abgetastete Eingangsspannung ist, und das Vergleichsergebnis kann als eins oder null für dieses Bit des DAC gespeichert werden. Die Umsetzung geht dann zum nächsten Bitwert über, bis alle Bits des Digitalwerts bestimmt sind. Eine Iteration zum Ändern der DAC-Ausgabe und zum Vergleichen der Spannung mit der Eingangsspannung kann als Bittest oder Bitbestimmung bezeichnet werden.
Die SAR-Logikschaltung 220 kann den ADC-Betrieb steuern, beispielsweise während der Bittests. Die SAR-Logikschaltung 220 initiiert eine Abtastung der Eingangsspannung, initiiert die erste Umsetzung der abgetasteten Eingangsspannung in einen ersten Satz von Bitwerten, beispielsweise unter Verwendung eines ersten Satzes von Bittests, und initiiert eine zweite Umsetzung der abgetasteten Eingangsspannung in einem zweiten Satz von Bitwerten, beispielsweise unter Verwendung eines zweiten Satzes von Bittests. Die Logikschaltung kann eine digitale Maschine 222 umfassen, um Funktionen wie etwa ein Fortschreiten des ADC durch verschiedene Betriebszustände auszuführen und die beschriebenen Berechnungen durchzuführen. Wie bei dem Verfahren von 1 kann zumindest ein Teil der in der zweiten Umsetzung verwendeten Bittest-Entscheidungswege von den bei der ersten Umsetzung verwendeten Entscheidungswegen verschieden gemacht werden, z. B. durch Umordnen, Dithering (Verzittern) oder dergleichen, so dass unterschiedliche Komponentenwerte oder Umsetzungsvergleichskriterien zwischen der ersten und der zweiten Umsetzung verwendet werden können. Die Logikschaltung 220 kann den endgültigen N-Bit-Digitalwert für die abgetastete Eingangsspannung unter Verwendung des ersten Satzes von Bitwerten und des zweiten Satzes von Bitwerten bestimmen und der endgültige N-Bit-Digitalwert kann an einem Ausgang Dout zur Verfügung gestellt werden.
Der SAR-ADC kann einen Unter-ADC 225 enthalten, um k MSBs der N-Bit-Werte zu lösen, wobei k eine positive ganze Zahl größer oder gleich eins und kleiner als N (1 ≤ k < N) ist. Der Unter-ADC kann den DAC-Ausgabeschwankung beschränken und die ersten MSBs schnell lösen, um die SAR-ADC-Effizienz insgesamt zu verbessern.
3 ist ein Schaltbild von Teilen eines Beispiels einer DAC-Schaltung 310 für einen 16-Bit-SAR-ADC (N = 16) mit drei MSBs (k = 3) des DAC (Bits b15-b13), die in diesem Beispiel durch einen Unter-ADC aufgelöst werden. Der SAR-ADC kann mindestens ein redundantes Bit enthalten und im dargestellten Beispiel enthält der SAR-ADC ein redundantes Bit für das Bit b13 mit der Bezeichnung b13r. Redundanz kann in einem ADC verwendet werden, um frühere Entscheidungsfehler zu tolerieren, und in diesem Fall wird es verwendet, um es mehreren verschiedenen Entscheidungswegen zu ermöglichen, für dieselbe ADC-Eingabe die gleiche Entscheidung zu erzielen.
In dem Beispiel von 3 ist eine Kondensatoranordnung des SAR-DAC in der Abtastphase des SAR-ADC dargestellt. Der Unter-ADC kann die MSB-Entscheidungen beispielsweise unter Verwendung von Thermometercodierung ausgeben und die drei MSBs (b15-b13) der DAC-Schaltung sind unter Verwendung der Kondensatoren cm6-Cm0 thermometercodiert dargestellt. Die Eingangsspannung kann mit den gewichteten Kondensatoren aller Bits b15-b13 sowie b13r abgetastet werden. Die sieben MSB-Kondensatoren sind Einheitskondensatoren, die nominell den Einheitskapazitätswert C13 aufweisen, aber sie können absichtlich etwas anders dimensioniert sein, um wie nachfolgend beschrieben unterschiedliche Entscheidungswege für die beiden DAC-Umsetzungen bereitzustellen.
4 ist ein Schaltbild der DAC-Schaltung 410 des SAR-ADC, wie sie in der Umsetzungsphase für die MSB-Prüfung konfiguriert ist, nachdem der Unter-ADC 425 die MSB-Entscheidungen getroffen hat. Die Entscheidungen des Unter-ADC können umgeordnet werden (z. B. zufällig oder pseudozufällig), bevor sie auf die MSB-Kondensatoren der DAC-Schaltung angewendet werden. Der ADC kann eine Schaltmatrix 430 umfassen, die Schaltungswege von Unter-ADC-Ausgaben für die Thermometercodierung der MSBs der DAC-Schaltung bereitstellt. Während die MSBs durch den SAR-ADC getestet werden, werden die verbleibenden niedrigstwertigen Bits (LSBs) der DAC-Schaltung mit einer Gleichtaktspannung Vcm verbunden.
Nachdem die Bittests der MSBs abgeschlossen sind, können die Bittests für die verbleibenden Bits des DAC durchgeführt werden. 5 ist ein Schaltbild der DAC-Schaltung 510 des SAR-ADC, die in der Umsetzungsphase für den b13r-Test nach den MSB-Tests konfiguriert ist. 6 ist ein Schaltbild der DAC-Schaltung 610 des SAR-ADC, wenn die erste Umsetzung für alle Bits der DAC-Schaltung abgeschlossen ist.
Nachdem die erste vollständige Umsetzung der Eingangsspannung abgeschlossen ist, sind die ADC-Entscheidungsbits verfügbar und können digital gespeichert werden. Der SAR-ADC kann dann eine zweite Umsetzung für dieselbe abgetastete Eingangsspannung an dem ADC durchführen, bevor die nächste Abtastphase begonnen wird. In den Beispielen von 3-6 sind die oberen Platten der Kondensatoren der Kondensatoranordnung der DAC-Schaltung mit einem gemeinsamen Schaltungsknoten verbunden (dem mit dem Eingang des Komparators verbundenen Knoten). In einigen Beispielen wird der Schaltungsknoten der oberen Platten nach der Abtastphase nicht angesteuert, so dass die Ladung der abgetasteten Eingangsspannung trotz Änderungen an den Anschlüssen der unteren Platten der Kondensatoren erhalten bleibt. Dadurch kann mehr als eine Umsetzung für dieselbe abgetastete Eingangsspannung durchgeführt werden.
Zu Beginn der zweiten Umsetzung können die unteren Kondensatorplatten auf Vcm zurückgesetzt werden, was der gleiche Zustand wie bei Beginn der ersten Umsetzung ist. Die Bitentscheidungen an dem Ausgang des Unter-ADC aus der ersten Umsetzung können wiederverwendet werden, aber neu umgeordnet werden, bevor sie für die zweite Umsetzung auf die MSB-Einheitskondensatoren angewendet werden. Auf diese Weise kann ein anderer Satz von MSB-Einheitskondensatoren für die Einsen und Nullen der Unter-ADC-Entscheidung gewählt werden, und wenn die MSB-Einheitskapazitäten absichtlich unterschiedlich voneinander dimensioniert sind, wird die zweite Umsetzung einen anderen Weg zum Erreichen von Bitentscheidungen für die gleiche ADC-Eingangsspannung nehmen.
7 ist ein Schaltbild der DAC-Schaltung 710 des SAR-ADC, die für die MSB-Tests der zweiten Umsetzungsphase konfiguriert ist, wobei die Ausgänge des Unter-ADC mit den MSB-Kondensatoren unter Verwendung einer zweiten Umordnung verbunden sind und alle LSBs auf Vcm zurückgesetzt sind. 8 ist ein Schaltbild der DAC-Schaltung 810 des SAR-ADC, nachdem die Bittests für die zweite Umsetzung abgeschlossen sind. Die LSB-Entscheidungen sind als b13r' bis b0' markiert, um anzuzeigen, dass die LSB-Entscheidungen der zweiten Umsetzung von den Bitentscheidungen der ersten Umsetzung verschieden sind, da die Unter-ADC-Bitentscheidungen vor der Anwendung auf die MSB-Einheitskondensatoren, die absichtlich nicht übereinstimmen, neu umgeordnet wurden.
Solange die Kondensatoren der MSB-Einheit um einen kleinen Betrag nicht übereinstimmen, werden die Bits b13r bis b0, sobald die Unter-ADC-Entscheidungen umgeordnet sind, zwischen den beiden Umsetzungen derselben Eingangsspannungsabtastung manchmal unterschiedliche Entscheidungen treffen. Darüber hinaus wird ADC-Rauschen hier auch helfen. Um die Kalibrierzeit deutlich zu verbessern, können die die MSB-Einheitskondensatoren absichtlich so dimensioniert sein, dass sie um bis zu 20 % Spitze-Spitze abweichen, da es eine b13r-Reduzanz gibt. Zum Beispiel könnte man dann, wenn die nominale MSB-Kapazität 1C (eine Einheitskapazität) ist, im Extremfall die sieben MSB-Kondensatoren absichtlich wie folgt abweichend dimensionieren: $0,88 C, 0,92 C, 0,96 C, 1 C, 1,04 C, 1,08 C und 1,12 C .$
Die Werte der Kapazität können sehr grob sein. In dem schlimmsten Fall entscheidet der Unter-ADC 0000111 für die MSB-Codierung, wobei die drei kleinsten MSB-Grenzen als Einsen gewählt werden, und die totale Kapazität wird um Folgendes abweichen: $(- 0,12 - 0,08 - 0,04 - (0,04 + 0,08 + 0,12)) C = - 0,48 C .$
Dieser Fehler kann unter Verwendung des redundanten b13r abgedeckt werden, das eine Redundanz von +/- 0,5C bietet. In der Praxis wird nur ein Bruchteil der b13r-Redundanz verwendet, indem die MSB-Einheitskapazitäten näher aneinander gesetzt werden, was eine gewisse Redundanz für die potentiellen Unter-ADC-Entscheidungsfehler lässt.
Zur weiteren Randomisierung oder Pseudo-Randomisierung der Entscheidungswege für die beiden Umsetzungen kann eine kleine Menge an Ditherspannung (z. B. eine kleine zufällige oder pseudo-zufällige Rauschspannung) an den Unter-ADC angelegt werden und eine zweite Unter-ADC-Entscheidung kann für die zweite Umsetzung derselben Eingangsspannungsabtastung mit einem anderen Dither-Wert bei der zweiten Umsetzung durchgeführt werden. Die Menge an angelegtem Dither sollte innerhalb der Toleranz liegen, die durch die b13r-Redundanz bereitgestellt wird.
Die obigen Beispiele beschreiben einen Betrieb einer ADC-Schaltung mit einem separaten eigenständigen Unter-ADC. Jedoch kann gemäß einigen Beispielen der Unter-ADC einen wiederverwendeten Teil der vollständigen ADC-Schaltung oder Haupt-ADC-Schaltung enthalten. Die ADC-Schaltung kann linear skaliert oder linear gewichtet sein. Ein linear skalierter Teil der ADC-Schaltung kann als der Unter-ADC verwendet werden, um die k höchstwertigen Bits (MSBs) der N-Bit-Werte aufzulösen und kann dann während des Hauptteils der Umsetzung wiederverwendet werden.
Sobald die beiden ADC-Umsetzungsausgaben aus verschiedenen Entscheidungswegen für dasselbe Eingangssignal erhalten worden sind, können die kalibrierten Bitgewichte wie zuvor beschrieben entweder numerisch oder analytisch abgeleitet werden. In einigen Beispielen bestimmt die Logikschaltung den ersten Satz von N-Bit-Werten und den zweiten Satz von N-Bit-Werten, um den endgültigen N-Bit-Digitalwert zu bestimmen. Die Logikschaltung kann eine digitale Maschine enthalten, um die Bitgewichte zu bestimmen. Die digitale Maschine kann eine Logikzustandsmaschine umfassen oder kann einen spezialisierten Prozessor, der durch eine oder mehrere Hardware-Schaltungen und Firmware konfiguriert ist, umfassen, um die beschriebenen Funktionen auszuführen. Die digitale Maschine kann dazu ausgelegt sein, die Differenz der Ausgabe der beiden Umsetzungen in die Nähe von null zu bringen, während die Gewichte der N-Bits angepasst werden, um die tatsächlichen kalibrierten Bitgewichte für die ADC-Schaltung zu erhalten. In einigen Beispielen berechnet die digitale Maschine die kleinsten mittleren Quadrate, um den ersten und zweiten Satz von N-Bit-Werten zu den N-Bit-Endwerten zu konvergieren. In einigen Beispielen bestimmt die digitale Maschine die Kalibrierung im Hintergrund, während der ADC Umsetzungen nach normalem Betrieb durchführt.
Ein Vorteil des Ansatzes mit einer Abtastung und zwei Umsetzungen gegenüber herkömmlichen Kalibrierungen mit geteiltem ADC besteht darin, dass die Anzahl der zu kalibrierenden Bitgewichte halbiert werden kann, was dazu beitragen kann, die Kalibrierzeit zu reduzieren und die zum Konvergieren der Lösung verwendete digitale Maschine weiter zu vereinfachen. Weiterhin muss für die Kalibrierung nur eine ADC-Schaltung verwendet werden.
Die zweite Umsetzung erhöht die ADC-Umsetzungszeit, aber die beiden Umsetzungsergebnisse können gemittelt werden, um das Umsetzungsrauschen um drei Dezibel (3dB) zu senken, so dass die Gütezahl (FoM) annähernd gleich bleibt. Die genauen Auswirkungen der zusätzlichen Umsetzung hängen auch von dem Verhältnis zwischen Abtastungsrauschen und Umsetzungsrauschen sowie dem Verhältnis von Abtastungszeit und Umsetzungszeit ab. Die Gesamt-FoM sollte ähnlich zu dem herkömmlichen Beispiel eines Umsetzungs-ADCs sein, wobei angenommen wird, dass das Abtastungsrauschen, die Abtastungszeit, das Umsetzungsrauschen und die Umsetzungszeit vernünftig partitioniert sind. Zudem hat die Hintergrundkalibrierungstechnik keine Flächenkosten im Vergleich zu einer Lösung mit einer einzelnen Umsetzung. Ferner kann die zusätzliche Umsetzung für den Anwender unsichtbar sein, der dies nur als einen herkömmlichen ADC mit analoger Eingabe und einer digitalen Ausgabe sieht, weil der ADC nur einmal die Eingabe abtastet, um eine zusammengefasste digitale Ausgabe zu erzeugen. In bestimmten Beispielen werden die beiden Umsetzungen der einzelnen abgetasteten Eingangsspannung wiederholt oder kontinuierlich durchgeführt, wenn die ADC-Schaltung arbeitet. In bestimmten Beispielen wird die erste Umsetzung als Teil des normalen Betriebs der ADC-Schaltung durchgeführt und die zweite Umsetzung wird zu bestimmten Zeitpunkten, z. B. nach einem bestimmten Zeitplan, wiederholt durchgeführt.
In einigen Beispielen können mehr als zwei Umsetzungen durchgeführt werden. Die Logikschaltungen können P Umsetzungen der abgetasteten Eingangsspannung initiieren, um P Sätze von N-Bit-Werten zu erzeugen, wobei P eine positive ganze Zahl größer als 2 ist. Der endgültige N-Bit-Digitalwert kann unter Verwendung der P Sätze von N-Bit-Werten bestimmt werden. Die Logikschaltungen können die endgültigen Werte unter Verwendung einer Mittelung der P Ergebnisse oder der kleinsten mittleren Quadrate bestimmen, um die P Sätze von N-Bit-Werten zu den N-Bit-Endwerten zu konvergieren.
Die bisherigen Beschreibungen der SAR-ADCs werden nur als Beispiele verwendet. Andere Implementierungsbeispiele können vollständig differentiell sein und eine differentielle Eingangsspannung wird abgetastet, verglichen und umgesetzt. In einigen Beispielen ist die Gewichtung der Schaltungskomponenten nicht Radix 2 sein (z. B. Radix 1,9 oder Radix 1,7). In einigen Beispielen kann die ADC-Eingabe auf zwei Abtastkondensatoranordnungen abgetastet werden, wobei die erste Umsetzung eine Kondensatoranordnung verwendet und die zweite Umsetzung eine zweite Kondensatoranordnung verwendet. Dies würde das Gesamtabtastungsrauschen reduzieren, jedoch zu einem Preis der Verdoppelung der Schaltungsfläche der Kondensatoranordnung und der zugehörigen Schaltungen. Eine weitere Variation besteht darin, Dither für die Haupt-DAC-Kondensatoranordnung zu verwenden, um zufällige Entscheidungswege zu erzeugen.
Obwohl die Hintergrundkalibrierungstechniken im Bezug auf einen SAR-ADC beschrieben worden sind, findet die ADC-Hintergrundkalibrierung mit zweifacher Umsetzung auch bei jedem ADC Anwendung, der zugeordnete Bitgewichte aufweist (z. B. einem Pipeline-ADC, SAR-ADC, Flash-ADC usw.), wobei die ADC-Eingabe wird einmal abgetastet wird, mindestens zweimal mit unterschiedlichen Entscheidungswegen umgesetzt wird und die Ergebnisse zur Kalibrierung der ADC-Bitgewichte verarbeitet werden. Die verschiedenen Entscheidungswege können mit Hilfe von Randomisierung (oder Pseudo-Randomisierung) und ADC-Redundanz ermöglicht werden. Die verschiedenen Beispiele von beschriebenen Systemen, Vorrichtungen und Verfahren können verwendet werden, um eine kalibrierte ADC-Schaltung für ein elektronisches System bereitzustellen und gleichzeitig die Nachteile eines Vordergrundkalibrierungsansatzes und die Nachteile eines herkömmlichen Hintergrundkalibrierungsansatzes zu vermeiden.
Zur Zusammenfassung und weiteren Erläuterung kann derselbe analoge Eingangswert abgetastet und mindestens zweimal mit mindestens einem unterschiedlichen Entscheidungsweg zwischen den beiden Umsetzungen digitalisiert werden und der resultierende Fehler zwischen den beiden Umsetzungen kann auf null gebracht werden, um den ADC für nachfolgende Analog/Digital-Umsetzungen zu kalibrieren oder zu korrigieren. Die unterschiedlichen Entscheidungswege können durch Kondensator-Umordnung, Dithering oder dergleichen oder eine Kombination solcher Techniken hervorgebracht werden.
Um Kondensator-Bitgewicht-Fehler zu kalibrieren, zu kompensieren oder zu korrigieren, ist es beispielsweise ein zweckmäßiger Ansatz, bei der zweiten Analog/Digital-Umsetzung des gleichen Eingangssignalwertes eine andere Umordnungssequenz (oder einen anderen Umordnungscode) anzuwenden. Das Umordnen kann alle N Bits oder von k MSBs dieser N Bits betreffen. Wenn das Eingangssignal jedoch nahe dem oberen Ende der Skala liegt, können die Umordnungs-Bits (z. B. k MSBs) alle eins sein, und wenn das Eingangssignal nahe null ist, können die Umordnungs-Bits (z. B. k MSBs) alle null sein, so dass die Umordnung vielleicht nicht mindestens einen Entscheidungsweg zwischen der ersten und der zweiten Analog/Digital-Umsetzung des gleichen Eingangssignalwertes ändert.
Eine Technik zum Bereitstellen einer effektiveren Umordnung, die auch dann mindestens einen Entscheidungsweg ändern kann, wenn das Eingangssignal nahe der vollen Skala oder null ist, ist es, mindestens ein redundantes Element (z. B. einen Kondensator) in den Umordner einzubeziehen und das mindestens eine Bit, das dem mindestens einen redundanten Element zugeordnet ist, zu testen. Ein Einbeziehen von mehr redundanten Elementen wird selbst dann mehr Signalspanne bereitstellen, wenn alle Umordner-Bits auf eins gebracht werden oder alle Umordner-Bits auf null gebracht werden.
Zusätzlich oder alternativ können zwei zusätzliche Elemente (z. B. Kondensatoren) in den Umordner einbezogen werden und bei der Abtastung auf entgegengesetzte Werte gesetzt werden, indem beispielsweise eines der zusätzlichen Elemente während der Abtastung des Eingangssignals mit einer logischen „Eins“ angesteuert wird und das andere der zusätzlichen Elemente während der Abtastung des Eingangssignals mit einer logischen „Null“ angesteuert wird. Dies kann sicherstellen, dass mindestens ein Element in dem Umordner vorhanden ist, das auf einen anderen logischen Wert als die anderen Elemente in dem Umordner gebracht wird, z. B. auch dann, wenn das Signal bei oder nahe der vollen Skala oder null ist. Auf diese Weise wird dann, wenn die Umordnerelemente zwischen der ersten und der zweiten Analog/Digital-Umsetzung umgeordnet werden, mindestens ein Entscheidungsweg der zweiten Analog/Digital-Umsetzung von der ersten Analog/Digital-Umsetzung abweichen.
Ein derartiges Umordnen von gewichteten Elementen (z. B. Kondensatoren) zwischen Umsetzungen derselben Eingangsspannung kann ein effektiver Weg sein, um eine ADC-Schaltung beispielsweise im Hintergrund anfänglich, periodisch oder wiederholt zu kalibrieren, zu kompensieren oder zu korrigieren, indem eine resultierende Differenz zwischen den Umsetzungen auf null gebracht wird, um einen Kalibrierungskorrekturwert zu erhalten, der auf nachfolgende Analog/Digital-Umsetzungen von nachfolgenden Eingangsspannungsabtastungen angewendet werden soll. In einer SAR-ADC-Schaltung, die Kondensatoren als gewichtete Elemente für Bittests für die SAR-Analog/Digital-Umsetzung verwendet, können alle diese Kondensatoren (statt nur die k MSBs) in den Umordner zum Umordnen zwischen Umsetzungen derselben Eingangsspannung für Kalibrierzwecke einbezogen sein. Allerdings wird die Anzahl der Kondensatorelemente mit der Auflösung des ADC exponentiell wachsen, was es schwierig oder kostspielig machen kann, einen solchen kompletten Umordner auszubilden. Daher kann stattdessen eine begrenzte Anzahl (k) von MSBs umgeordnet werden.
Wenn die umgeordneten Kondensatoren in dem SAR-ADC nicht absichtlich falsch gewichtet werden, wird das Umordnen der k MSBs nicht den Bittestrest der umgeordneten Kondensatoren zwischen den Umsetzungen derselben Eingangsspannung ändern, bevor Bittests der nicht umgeordneten (N-k) LSB-Kondensatoren vorgenommen werden. In diesem Fall beginnen die niedrigeren (N-k) LSB-Kondensatoren ihren Bittest aus dem gleichen Bittestrest der umgeordneten Kondensatoren der k MSBs aus. Daher weisen die erste Umsetzung und die zweite Umsetzung einen sehr ähnlichen Entscheidungsweg oder ein sehr ähnliches Entscheidungsergebnis für die niedrigeren (N-k) LSB-Kondensatoren auf, beispielsweise mit nur einer geringen Differenz aufgrund von Vergleichsrauschen. Dies macht es schwierig, die niedrigeren (N-k) Bits zu kalibrieren. Dies kann verbessert werden, indem man die umgeordneten Kondensatoren absichtlich fehlgewichtet oder einen zufälligen oder pseudozufälligen Dither zwischen der ersten und der zweiten Analog/DigitalUmsetzung anwendet oder beides.
Beispielsweise kann die Anwendung eines zufälligen oder pseudozufälligen Dithers zwischen der ersten und der zweiten Analog/Digital-Umsetzung effektiv als analoger Versatz dienen. Wegen dieses randomisierten Versatzes wird eine randomisierte Restspannung vorliegen, wenn während der zweiten Analog/Digital-Umsetzung Bittests für nicht umgeordnete (N-k) niedrigere Bits beginnen. Damit wird die zweite Analog/Digital-Umsetzung einen anderen Entscheidungsweg oder ein anderes Entscheidungsergebnis aufweisen. Eine separate Dither-DAC-Schaltung kann für einen erneuten Dither in der zweiten Analog/Digital-Umsetzung verwendet werden. Die Randomisierung oder Pseudo-Randomisierung kann durch die Anwendung eines anderen Dithercodes in der ersten Umsetzung als dem in der zweiten Umsetzung angewendeten unterstützt werden.
Optional kann eine zusätzliche Randomisierung oder Pseudo-Randomisierung ein Verwenden desselben Dither-DAC oder eines anderen Dither-DAC umfassen, um während der Eingangsspannungsabtastung einen randomisierten oder pseudorandomisierten Versatz abzutasten. Dither, der zusammen mit der Eingangsspannung während der Abtastphase abgetastet wird, kann eine Verwendung der Nichtabtastkondensatoren (z. B. Kondensatoren niedrigerer Bits, die nicht zum Abtasten des Eingangssignals verwendet werden) umfassen. Diese Nichtabtastkondensatoren können nach dem Abtasten der Eingangsspannung und vor dem Initiieren von Bittests zurückgesetzt werden (z. B. auf eine Gleichtaktspannung VCM). Um jedoch einen anderen Dither in der zweiten Analog/DigitalUmsetzung ohne erneute Abtastung der Eingangsspannung bereitzustellen, kann ein separater Dither-DAC bereitgestellt werden, der nur für Dithering verwendet werden muss, anstatt einen zweifach verwendbaren DAC sowohl für Dithering als auch für Bittestentscheidungen zu verwenden.
Wenn die umgeordneten Kondensatoren in dem SAR-ADC absichtlich fehlgewichtet werden, kann während der zweiten Analog/Digital-Umsetzung ein zusätzlicher inkrementeller Versatz durch das Umordnen erzeugt werden, so dass die niedrigeren Bittests zumindest dann, wenn das Eingangssignal zeitabhängig und nicht konstant ist, einen anderen Entscheidungsweg aufweisen. Es ist möglich, dass der inkrementelle Versatz aufgrund des Umordnens nicht ausreicht, um zu bewirken, dass höherwertige Bits in der SAR-Kondensatoranordnung unterschiedliche Entscheidungsergebnisse für ein konstantes Eingangssignal aufweisen. Durch Dithering anstatt oder zusätzlich zum Umordnen kann ein signifikanterer inkrementeller Versatz angewendet werden, der auch für eine konstante Eingangssignalspannung gut funktionieren kann. Darüber hinaus können dann, wenn der Dither mit dem Umordnen kombiniert wird (wobei z. B. das erste Dither-Bitgewicht das halbe Gewicht des Umordnungselements aufweist), Dither und Umordnung zusammen die ADC-Linearität selbst dann kompensieren, wenn die Kalibrierung nicht perfekt konvergiert ist, so dass noch Rauschen vorhanden ist. Wenn die Kalibrierung konvergiert, wird auch das Rauschen abnehmen.
9 zeigt ein beispielhaftes, nicht einschränkendes Beispiel eines Pipeline-ADC-Systems oder geteilten ADC-Systems 900. Das ADC-System 900 kann eine ADC-Schaltung 902 erster Stufe und eine ADC-Schaltung 904 zweiter Stufe umfassen. Eine Verstärkerschaltung 906 oder eine andere Pufferschaltung kann zwischen der ADC-Schaltung erster Stufe 902 und der ADC-Schaltung 904 zweiter Stufe verwendet werden. Die ADC-Schaltung 902 erster Stufe kann eine Eingangsspannung an dem Knoten 908 empfangen, beispielsweise von einer Abtastschaltung 205, die in dem ADC-System 900 enthalten oder mit diesem gekoppelt sein kann. Die Abtastschaltung 205 kann dieselbe Eingangsspannung für eine erste und zweite Umsetzung in einen entsprechenden ersten und zweiten N-Bit-Digitalwert abtasten. Die ADC-Schaltung 902 erster Stufe kann die höchstwertigen k Bits des N-Bit-Digitalwerts umsetzen und kann einen resultierenden ersten Rest (z. B. über die Verstärkerschaltung 906) an die ADC-Schaltung 904 zweiter Stufe liefern, die den ersten Rest in die verbleibenden N-k Bits des N-Bit-Digitalwerts umsetzen kann.
Zum Erzeugen der ersten und zweiten Umsetzung derselben Eingangsspannung kann die ADC-Schaltung 904 zweiter Stufe dazu ausgelegt sein, mindestens zwei verschiedene Analog/Digital-Umsetzungen zweiter Stufe an dem ersten Rest durchzuführen, von denen jede mit der Umsetzung erster Stufe kombiniert werden kann, um zwei getrennte N-Bit-Digitalwerte zu erhalten, die der ersten und zweiten Analog/Digital-Umsetzung derselben Eingangsspannung entsprechen. Indem eine Differenz zwischen dem resultierenden ersten und zweiten N-Bit-Digitalwert unter Verwendung einer digitalen Maschine auf null gebracht wird, kann eine Hintergrundkalibrierung durchgeführt werden, um wie hier erläutert Kalibrierungs-Bitgewichte für die Verwendung in nachfolgenden Analog/Digital-Umsetzungen zu erhalten.
Die beiden verschiedenen Analog/Digital-Umsetzungen zweiter Stufe können unterschiedliche Entscheidungswege umfassen. Die unterschiedlichen Entscheidungswege in den Analog/Digital-Umsetzungen zweiter Stufe können aus einer oder mehreren verschiedenen Techniken resultieren, wie z. B. Dithering oder Umordnen gewichteter Schaltungskomponenten (z. B. Kondensatoren). Ein solches Dithering oder Umordnen kann in der ADC-Schaltung 904 zweiter Stufe, in der ADC-Schaltung 902 erster Stufe oder in beiden durchgeführt werden. Zum Beispiel können die verschiedenen Entscheidungswege zweiter Stufe aus der MSB-Umordnung von zumindest einigen der k MSBs resultieren, die in der ADC-Schaltung 902 erster Stufe umgesetzt werden, beispielsweise zwischen einer ersten und einer zweiten Analog/Digital-Umsetzung erster Stufe derselben Eingangsspannung in ein Paar von jeweiligen Instanzen von k MSBs und ein entsprechendes Paar von ersten Resten.
In dem Beispiel von 9 kann die ADC-Schaltung 902 erster Stufe eine primäre ADC-Schaltung 910 und eine Hilfs-ADC-Schaltung 912 umfassen. Die primäre ADC-Schaltung 910 kann mindestens k gewichtete Schaltungskomponenten (z. B. Kondensatoren) umfassen, die beispielsweise verwendet werden können, um die k MSBs und den ersten Rest zu erhalten. Bitwerte für die gewichteten Schaltungskomponenten von mindestens einigen dieser k MSBs können durch die Hilfs-ADC-Schaltung 912 bestimmt werden. Wenn beispielsweise die primäre ADC-Schaltung 910 (z. B. eine SAR-ADC-Schaltung, die eine DAC-Schaltung und eine Komparatorschaltung verwendet) eine Analog/Digital-Umsetzung langsamer als die Hilfs-ADC-Schaltung 912 (die z. B. eine ADC-Architektur verwendet, die für Geschwindigkeit optimiert sein kann) ausführt, dann kann es vorteilhaft sein, zumindest anfängliche Bitwerte für die gewichteten Schaltungskomponenten einiger oder aller der k MSBs des ADC 902 erster Stufe unter Verwendung der Hilfs-ADC-Schaltung 914 zu bestimmen.
10A zeigt ein Beispiel, das dem von 9 ähnlich ist, in dem jedoch die ADC-Schaltung 904 zweiter Stufe getrennte ADC-Schaltungen zweiter Stufe 904A-B umfassen kann, und zwar beispielsweise zum parallelen Durchführen einer ersten und einer zweiten Analog/DigitalUmsetzung zweiter Stufe, beispielsweise zumindest teilweise gleichzeitig oder der Reihe nach. Dies kann das Umsetzen von getrennten ersten und zweiten Resten erster Stufe aus derselben Eingangsspannung umfassen, wenn z. B. Dithering oder Umordnen zwischen zwei verschiedenen Analog/Digital-Umsetzungen erster Stufe derselben Eingangsspannung angelegt wird, um die getrennten ersten und zweiten Reste erster Stufe zu erzeugen. In einem weiteren Beispiel kann dies ein Umsetzen desselben Rests erster Stufe unter Verwendung unterschiedlicher Entscheidungswege in der Umsetzung zweiter Stufe umfassen, beispielsweise mit Dithering oder Umordnen, das in dem ADC 904 zweiter Stufe angewendet wird, um mindestens einen von dem ADC zweiter Stufe 904B verschiedenen Entscheidungsweg innerhalb des ADC zweiter Stufe 904A zu erzeugen. Indem eine Differenz zwischen dem resultierenden ersten und zweiten N-Bit-Digitalwert auf null oder einem konstanten Wert gebracht wird, beispielsweise unter Verwendung einer digitalen Maschine 1002, kann eine Hintergrundkalibrierung durchgeführt werden, um wie hier erläutert Kalibrierungs-Bitgewichte für die Verwendung in nachfolgenden Analog/Digital-Umsetzungen zu erhalten.
10B zeigt ein Abtastungs- und Umsetzungszeitvorgabediagramm 1004 für die ADC-Schaltungen 904A-B zweiter Stufe in 10 A.
11 zeigt ein Beispiel, das dem von 10A ähnlich ist, in dem eine Dithergeneratorschaltung 1102 in der ADC-Schaltung 902 erster Stufe enthalten oder mit dieser gekoppelt sein kann, um einen Dither auf die primäre ADC-Schaltung 910 in der ADC-Schaltung 902 erster Stufe anzuwenden. Das Dithersignal kann zusammen mit dem Eingangssignal abgetastet werden, oder das Eingangssignal kann abgetastet werden und danach kann der Dither angewendet werden. Der Wert des abgetasteten oder später angewendeten Dithersignals kann wie folgt erzeugt werden. Die digitalen Ausgabewerte des ADC zweiter Stufe 904A können beispielsweise unter Verwendung einer Akkumulatorschaltung 1104 gesammelt werden. Das Dithersignal kann basierend auf der Akkumulatorausgabe erzeugt werden, beispielsweise in Art einer geschlossenen Schleife, um zu bewirken, dass die Ausgabe der Akkumulatorschaltung 1104 sich im Laufe der die Zeit nähert. Dies kann dazu beitragen, eine Rauschformung erster Ordnung zu liefern. Die ersten mehreren Bits des ADC 904A können auch als Eingangssignal für die Dithergeneratorschaltung 1102 verwendet werden.
In einem speziellen Beispiel kann ein Dither-Wert zweiter Stufe basierend auf einem Rest erster Stufe erzeugt werden, wie er beispielsweise durch den Restverstärker 906 ausgegeben werden kann. Der Verstärkungsfehler in dem Restverstärker 906 kann eine Quelle des Linearitätsfehlers in der Gesamt-Analog/Digital-Umsetzung sein. Der Fehlerbetrag kann als Fehler = (Verstärkungsfehler) • (Restspannung) ausgedrückt werden, wobei die Restspannung die an einem Ausgang des Restverstärkers 906 gemessene Spannung darstellen kann. Der Fehler ist proportional zu der Restspannung. Wenn die Restspannung null ist, ist jedoch der Fehler null. Wenn nach der Analog/Digital-Umsetzung durch die ADC-Schaltung 902 erster Stufe Informationen über die erste Restspannung verfügbar werden, können während der ersten und zweiten Umsetzung durch die ADC-Schaltung 904 zweiter Stufe getrennte Dither mit entgegengesetzten Vorzeichen angewendet werden, so dass der Mittelwert der beiden von der ADC-Schaltung 904 zweiter Stufe erzeugten Restspannungen sich null annähert. Wie gut dies erreicht werden kann, kann von der Auflösung einer Dither-DAC-Schaltung abhängen, die verwendet wird, um den Dither während der ersten und zweiten Analog/Digital-Umsetzung durch die ADC-Schaltung 904 zweiter Stufe anzuwenden.
Es gibt mehrere Techniken, die dafür verwendet werden können. Zum Beispiel können mehrere Bittests in der ersten Umsetzung durch die ADC-Schaltung 904 zweiter Stufe ausgeführt werden, um die ersten mehreren Bits zu bestimmen, die verwendet werden können, um Dither auf den primären ADC 910 in der ADC-Schaltung 902 erster Stufe anzuwenden. Um eine höhere Auflösung zu erhalten, kann in einem Beispiel, nachdem die erste Umsetzung durch die ADC-Schaltung zweiter Stufe 904 vollständig beendet ist, dieselbe ADC-Schaltung 904A-B zweiter Stufe für eine zweite Analog/Digital-Umsetzung unter Verwendung der ADC-Schaltung zweiter Stufe 904 wiederverwendet werden. In einem Beispiel kann eine schnelle Hilfs-ADC-Schaltung 912 (z. B. ein Flash-ADC) verwendet werden, um ein Analog/Digital-Umsetzungsergebnis der ADC-Schaltung 902 erster Stufe zu erhalten, das verwendet werden kann, um Dither-Werte für sowohl die erste als auch die zweite Analog/Digital-Umsetzung zweiter Stufe durch die ADC-Schaltung 904 zweiter Stufe zu erzeugen.
Nachdem sowohl die erste als auch die zweite Analog/Digital-Umsetzung zweiter Stufe durch die ADC-Schaltung 904 zweiter Stufe Abgeschlossen sind, können diese beiden Ergebnisse gemittelt werden. Wenn dieses gemittelte Ergebnis nicht null ist, kann der Fehler ungleich null gesammelt werden, beispielsweise in einer Akkumulatorschaltung 1104. Für die nächste Analog/Digital-Umsetzung kann der Wert dieses gesammelten Fehlers von dem Dither-Wert zweiter Stufe subtrahiert werden. Auf diese Weise wird sich der Fehler, der sich aus der Restverstärkerschaltung 906 ergibt, über die Zeit null annähern, z. B. in einer zeitgemittelten Weise.
Es ist zu beachten, dass das gemittelte Ergebnis der ersten und zweiten Analog/Digital-Umsetzung zweiter Stufe durch die ADC-Schaltung 904 zweiter Stufe nicht notwendigerweise im Mittel null ergeben muss, sondern stattdessen in einem Beispiel im Mittel eine konstante Spannung ergeben kann. Ein konstanter Fehler anstelle eines signalabhängigen Fehlers trägt nicht zum Linearitätsfehler bei der Analog/Digital-Umsetzung bei.
12 zeigt ein Beispiel eines Kombinierens von Umordnen und Dithering innerhalb desselben DAC 1200 einer ADC-Schaltung. In diesem veranschaulichenden Beispiel kann der DAC 1200 gewichtete Kondensatoren verwenden, um gewichtete Schaltungskomponenten zum zweimaligen Umsetzen derselben Abtastung einer Eingangsspannung bereitzustellen, um zwei resultierende Digitalwerte mit N = 16 Bit zu erzeugen. In diesem Beispiel kann ein Umordnen auf die k = 3 MSBs angewendet werden, beispielsweise unter Verwendung einer Umordnungsschaltung 1202, und ein Dithering kann auf die 13 LSBs angewendet werden, beispielsweise die Verwendung eines Dither-DAC 1204 einer Dithergeneratorschaltung. Die umgeordneten Kondensatoren müssen in diesem Beispiel nicht absichtlich fehlgewichtet werden, da das erneute Dithering durch den Dither-DAC 1204 zwischen den Umsetzungen derselben Eingangsspannung verwendet werden kann, um unterschiedliche Entscheidungswege zwischen solchen Umsetzungen derselben Eingangsspannung einzuführen. Die umgeordneten Kondensatoren können wahlweise eine oder mehrere redundante gewichtete Schaltungskomponenten, wie beispielsweise einen redundanten Kondensator, z. B. r13, umfassen, wie es in 12 gezeigt ist. Der redundante Kondensator kann verwendet werden, um sicherzustellen, dass unterschiedliche Entscheidungswege zwischen Umsetzungen derselben Eingangsspannung auch dann möglich sind, wenn der Umordner nur von Einsen (z. B. wenn das Eingangssignal auf oder in der Nähe der oberen Grenze der Skala liegt) oder nur von Nullen (z. B. wenn das Eingangssignal bei oder nahe null ist) angesteuert wird. Wenn beispielsweise zwei redundante Kondensatoren r13A, r13B in den von dem Umordner 1202 umgeordneten Kondensatoren enthalten sind, können sie an unterschiedliche Spannungen (z. B. R13A = 1, R13B = 0) gebunden werden, so dass es für den Umordner 1202 unmöglich ist, von nur Einsen oder von nur Nullen angesteuert zu werden, auch wenn das Eingangssignal auf oder nahe der oberen Grenze der Skala oder null liegt.
Im Betrieb kann der Dither-DAC 1204 während einer Erfassung der Eingangsspannungsabtastung zurückgesetzt werden, beispielsweise indem der Dither-DAC 1204 eine Gleichtaktspannung VCM oder einen anderen Referenz-Gleichspannungspegel abtastet. Während der ersten Umsetzung der Eingangsspannung kann ein erster Dither-DAC-Code auf den Dither-DAC 1204 angewendet werden. Zwischen der ersten Umsetzung der Eingangsspannung und der zweiten Umsetzung der Eingangsspannung kann der Umordner 1202 gewichtete Kondensatoren, die den k MSBs zugeordnet sind, umordnen und ein zweiter Dither-DAC-Code, der sich von dem ersten Dither-DAC-Code unterscheidet, kann auf den Dither-DAC 1204 angewendet werden, beispielsweise unter Verwendung einer datenabhängigen Dither-Code-Erzeugung anstelle einer randomisierten Dither-Code-Erzeugung. Wegen des unterschiedlichen Dithers während der ersten und zweiten Umsetzung derselben Eingangsspannung werden die Umsetzungen derselben Eingangsspannung unterschiedliche Entscheidungswege aufweisen. Bei einer Pipeline-SAR kann der in Bezug auf 12 beschriebene und gezeigte Ansatz jeweils in einen ADC erster Stufe und einen ADC zweiter Stufe einbezogen werden, wie es in 9-11 gezeigt ist.
Die obige genaue Beschreibung nimmt auf die beigefügten Zeichnungen Bezug, die einen Teil der genauen Beschreibung bilden. Die Zeichnungen zeigen beispielhaft spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden hier auch als „Beispiele“ bezeichnet. Alle Veröffentlichungen, Patente und Patentdokumente, auf die in diesem Dokument Bezug genommen wird, werden hier durch Bezugnahme in ihrer Gesamtheit aufgenommen, als ob sie einzeln durch Bezugnahme aufgenommen worden wären. Im Falle von inkonsistenten Nutzungen zwischen diesem Dokument und allen Dokumenten, die durch Bezugnahme aufgenommen sind, sollte die Nutzung in den aufgenommenen Dokumenten als ergänzend zu der dieses Dokuments angesehen werden; bei unauflösbaren Inkonsistenzen entscheidet die Nutzung in diesem Dokument.
In diesem Dokument werden die Begriffe „ein“, „eine“ oder „eines“ wie in Patentdokumenten üblich so verwendet, dass sie ein Element oder mehr als ein Element umfassen, unabhängig von anderen Fällen oder Verwendungen von „mindestens ein“ oder „ein oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um auf eine Nicht-Ausschließlichkeit zu verweisen, so dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ umfasst, sofern es nicht anders angegeben ist. In diesem Dokument werden die Begriffe „einschließen“ und „bei dem“ als Äquivalente der jeweiligen Begriffe „umfassen“ und „wobei“ verwendet. Auch in den folgenden Ansprüchen sind die Begriffe „aufweisen“ und „umfassen“ nicht ausschließend. Das heißt ein System, eine Vorrichtung, ein Element, eine Zusammensetzung, eine Formulierung oder ein Prozess, der Elemente zusätzlich zu denjenigen enthält, die nach einem solchen Begriff in einem Anspruch aufgeführt sind, wird weiterhin als unter den Geltungsbereich dieses Anspruchs fallend angesehen. Darüber hinaus werden in den folgenden Ansprüchen die Begriffe „erste(r/s)“, „zweite(r/s)“ und „dritte(r/s)“ usw. nur als Bezeichnungen verwendet und sollen keine numerischen Anforderungen an die zugehörigen Objekte stellen. Die hier beschriebenen Verfahrensbeispiele können zumindest teilweise maschinell implementiert oder computerimplementiert sein
Die obige Beschreibung soll illustrativ und nicht einschränkend sein. Beispielsweise können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können nach Ansicht der obigen Beschreibung, beispielsweise durch Fachleute, eingesetzt werden. Es ist vorgesehen, dass die Zusammenfassung 37 C.F.R. §1.72(b) genügt, damit der Leser die Natur der technischen Offenbarung schnell ermitteln kann. Sie wird mit dem Verständnis eingereicht, dass sie nicht verwendet wird, um den Umfang oder die Bedeutung der Ansprüche zu interpretieren oder zu begrenzen. Auch können in der obigen genauen Beschreibung verschiedene Merkmale zusammengefasst sein, um die Offenbarung effizienter zu gestalten. Dies sollte nicht dahingehend ausgelegt werden, dass ein nicht beanspruchtes Merkmal für irgendeinen Anspruch wesentlich ist. Vielmehr kann der Gegenstand der Erfindung in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform vorliegen. Deshalb sind die folgenden Ansprüche hierdurch als Beispiele oder Ausführungsformen in die genaue Beschreibung aufgenommen, wobei jeder Anspruch als separate Ausführungsform eigenständig ist. Der Umfang der Erfindung sollte unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollen Umfang von Äquivalenten, die diesen Ansprüchen zuzurechnen sind, bestimmt werden.

Claims

Analog/Digital-Umsetzungssystem, das Folgendes umfasst: eine Abtastschaltung, die dazu ausgelegt ist, eine Eingangsspannung für eine erste Umsetzung in einen ersten N₁-Bit-Digitalwert abzutasten und dieselbe Eingangsspannungsabtastung für mindestens eine zweite Umsetzung in einen zweiten N₂-Bit-Digitalwert zu verwenden, wobei N₁ und N₂ positive ganze Zahlen größer als null sind; eine Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung), die ihrerseits umfasst: gewichtete Schaltungskomponenten, die entsprechende Entscheidungswege bereitstellen; eine Komparatorschaltung, die dazu ausgelegt ist, mindestens einige der gewichteten Schaltungskomponenten zu verwenden, um ein Signal, das auf der abgetasteten Eingangsspannung basiert, als Teil einer Bitbestimmung zum Bestimmen von Bits des ersten und des zweiten Digitalwerts zu vergleichen; eine Logikschaltung, die dazu ausgelegt ist, mindestens einige der in der zweiten Umsetzung verwendeten Entscheidungswege so zu steuern, dass sie sich von den Entscheidungswegen, die bei der ersten Umsetzung verwendet werden, unterscheiden, und wobei mindestens einige der gewichteten Schaltungskomponenten und Entscheidungswege der N₁-Bit-Werte der ersten Umsetzung aus den gewichteten Schaltungskomponenten und Entscheidungswegen, die verwendet werden, um die N₂-Bit-Werte der zweiten Umsetzung umzusetzen, umgeordnet werden; und wobei die Logikschaltung eine digitale Maschine umfasst, die dazu ausgelegt ist, eine Differenz zwischen einem Ergebnis der ersten Umsetzung und einem Ergebnis der zweiten Umsetzung in Richtung null oder eines endlichen Gleichspannungswerts zu steuern, indem Gewichte von einer oder mehreren der gewichteten Schaltungskomponenten auf kalibrierte Werte zur Verwendung in einer oder mehreren nachfolgenden Analog/Digital-Umsetzungen von nachfolgenden Abtastungen der Eingangsspannung eingestellt werden.
System nach Anspruch 1, wobei die Analog/DigitalUmsetzer-Schaltung (ADC-Schaltung) Folgendes umfasst: eine Digital/Analog-Schaltung (DAC-Schaltung), die die gewichteten Schaltungskomponenten umfasst; und wobei die Logikschaltung zu Folgendem ausgelegt ist: Initiieren einer ersten Umsetzung der abgetasteten Eingangsspannung in einen ersten Satz von N₁-Bit-Werten unter Verwendung von mindestens j₁ Bittests; Initiieren mindestens einer zweiten Umsetzung der abgetasteten Eingangsspannung in einen zweiten Satz von N₂-Bit-Werten unter Verwendung von mindestens j₂ Bittests, wobei zumindest ein Teil der Entscheidungswege, die bei der zweiten Umsetzung verwendet werden, sich von den Entscheidungswegen unterscheidet, die bei der ersten Umsetzung verwendet werden; und Bestimmen eines endgültigen Digitalwerts für die abgetastete Eingangsspannung unter Verwendung einer zentralen Tendenz mindestens sowohl des ersten Satzes von N₁-Bit-Werten als auch des zweiten Satzes von N₂-Bit-Werten.
System nach einem der vorhergehenden Ansprüche, wobei die digitale Maschine dazu ausgelegt ist, eine Kalibrierung der ADC-Schaltung im Hintergrund durchzuführen, während der ADC im Normalbetrieb ist.
System nach einem der vorhergehenden Ansprüche, das redundante gewichtete Schaltungskomponenten umfasst, wobei die Logikschaltung dazu ausgelegt ist, eine erste Umsetzung der abgetasteten Eingangsspannung in einen N₁-Bit-Digitalwert unter Verwendung von j₁ Bittests, die r₁ redundante Bittests umfassen, und eine zweite Umsetzung derselben abgetasteten Eingangsspannung in einen N₂-Bit-Digitalwert unter Verwendung von j₂ Bittests, die r₂ redundante Bittests umfassen, mit einem unterschiedlichen Entscheidungsweg zu initiieren und einen endgültigen Digitalwert für die abgetastete Eingangsspannung unter Verwendung eines ersten Satzes von (N₁+r₁) -Bit-Werten und eines zweiten Satzes von (N₂+r₂)- Bit-Werten zu bestimmen.
System nach einem der vorhergehenden Ansprüche, wobei die gewichteten Schaltungskomponenten absichtlich fehlangepasste Kondensatoren sind, die in einer Kondensatoranordnung zum Umordnen durch die Logikschaltung enthalten sind, wobei die Abtastschaltung dazu ausgelegt ist, die Eingangsspannung an die Kondensatoranordnung anzulegen, und wobei die erste Umsetzung und die zweite Umsetzung beide an der unter Verwendung der Kondensatoranordnung abgetasteten Eingangsspannung durchgeführt werden.
System nach einem der vorhergehenden Ansprüche, das eine erste Kondensatoranordnung mit gewichteten Schaltungselementen und eine zweite Kondensatoranordnung mit gewichteten Schaltungselementen umfasst, wobei die Abtastschaltung dazu ausgelegt ist, dieselbe abgetastete Eingangsspannung an gewichtete Komponenten sowohl der ersten Kondensatoranordnung als auch der zweiten Kondensatoranordnung anzulegen, und wobei die Logikschaltung dazu ausgelegt ist, die erste Umsetzung der abgetasteten Eingangsspannung bis zu einer Genauigkeit von N₁-Bits unter Verwendung der ersten Kondensatoranordnung und die zweite Umsetzung der abgetasteten Eingangsspannung bis zu einer Genauigkeit von N2-Bits unter Verwendung der zweiten Kondensatoranordnung zu initiieren.
System nach einem der vorhergehenden Ansprüche, wobei die Logikschaltung dazu ausgelegt ist, einen Dither für die erste Umsetzung und/oder die zweite Umsetzung zu addieren.
System nach Anspruch 7, das mindestens eine Dithergeneratorschaltung umfasst, die dazu ausgelegt ist, während der ersten und der zweiten Umsetzung unterschiedliche Ditherwerte bereitzustellen, so dass mindestens ein Teil der Entscheidungswege, die bei der zweiten Umsetzung verwendet werden, sich von den in der ersten Umsetzung verwendeten Entscheidungswegen unterscheidet.
System nach Anspruch 8, wobei die Dithergeneratorschaltung dazu ausgelegt ist, während der Abtastung der Eingangsspannung einen zufälligen oder pseudozufälligen Dithercode auf eine Dither-Digital/Analog-Umsetzer-Schaltung (Dither-DAC-Schaltung) anzuwenden.
System nach einem der vorhergehenden Ansprüche, wobei die erste Umsetzung als Teil des Normalbetriebs der ADC-Schaltung durchgeführt wird und die zweite Umsetzung wiederholt zu spezifizierten Zeitpunkten zur Kalibrierung der ADC-Schaltung durchgeführt wird.
System nach einem der vorhergehenden Ansprüche, wobei die Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung) Folgendes umfasst: die Logikschaltung, die zu Folgendem ausgelegt ist: Initiieren von P Umsetzungen derselben abgetasteten Eingangsspannung, um P Sätze von Digitalwerten zu erzeugen, wobei P eine positive ganze Zahl größer als zwei ist (P > 2), wobei mindestens ein Teil der Entscheidungswege, die bei jeder Umsetzung verwendet werden, sich voneinander unterscheiden.
System nach einem der vorhergehenden Ansprüche, wobei die ADC-Schaltung eine Analog/Digital-Umsetzer-Schaltung mit Register zur sukzessiven Approximation (SAR-ADC-Schaltung) umfasst, die Folgendes umfasst: eine Digital/Analog-Schaltung (DAC-Schaltung), die gewichtete Kondensatoren umfasst, die dazu ausgelegt sind, ein oder mehrere Bits pro Bittest aufzulösen.
System nach Anspruch 12, wobei die Logikschaltung zu Folgendem ausgelegt ist: Initiieren einer ersten Umsetzung der abgetasteten Eingangsspannung in einen ersten Satz von N₁-Bit-Werten unter Verwendung von mindestens j₁ Bittests; und Initiieren einer zweiten Umsetzung derselben abgetasteten Eingangsspannung in einen zweiten Satz von N₂-Bit-Werten unter Verwendung von mindestens j₂ Bittests, wobei unterschiedliche Entscheidungswege, die durch Dithering und/oder Bitumordnung ermöglicht werden, bei der ersten Umsetzung und der zweiten Umsetzung verwendet werden.
System nach Anspruch 12, wobei die SAR-ADC-Schaltung redundante gewichtete Kondensatoren umfasst, wobei die Logikschaltung dazu ausgelegt ist, eine erste Umsetzung der abgetasteten Eingangsspannung in einen N₁-Bit-Digitalwert unter Verwendung von j₁ Bittests, die r₁ redundante Bittests umfassen, und eine zweite Umsetzung der abgetasteten Eingangsspannung in einen N2-Bit-Digitalwert unter Verwendung von j₂ Bittests, die r₂ redundante Bittests umfassen, zu initiieren und einen endgültigen Digitalwert für die abgetastete Eingangsspannung unter Verwendung eines ersten Satzes von (j₁)-Bit-Werten und eines zweiten Satzes von (j₂)-Bit-Werten zu bestimmen.
System nach einem der vorhergehenden Ansprüche, das ferner eine separate Hilfs-ADC-Schaltung umfasst, die dazu ausgelegt ist, k höchstwertige Bits (MSBs) der N₁-Bit-Werte aufzulösen, wobei k eine positive ganze Zahl größer oder gleich eins und kleiner als N₁ ist (1 ≤ k < N₁).
System nach Anspruch 15, wobei die Hilfs-ADC-Schaltung dazu ausgelegt ist, eine Thermometercodierung für die k MSBs zu erzeugen.
System nach Anspruch 15 oder 16, wobei zwischen der ersten Umsetzung und der zweiten Umsetzung unterschiedlicher Dither auf MSBs und/oder LSBs angewendet wird.
System nach einem der vorhergehenden Ansprüche, wobei der Umordner mindestens eine redundante gewichtete Schaltungskomponente umfasst, die in den gewichteten Schaltungskomponenten enthalten ist, die umgeordnet werden.
System nach einem der vorhergehenden Ansprüche, wobei der Umordner ferner mindestens zwei zusätzliche gewichtete Schaltungskomponenten umfasst, die das gleiche Gewicht aufweisen und während des Umordnens mit entgegengesetzten Digitalwerten gekoppelt werden, um zu verhindern, dass der Umordner während der Kalibrierung nur mit gleichen Digitalwerten verbleibt.
Analog/Digital-Umsetzungssystem, das Folgendes umfasst: eine Abtastschaltung, die dazu ausgelegt ist, eine Eingangsspannung für eine erste Umsetzung in einen ersten digitalen Wert abzutasten und dieselbe Eingangsspannungsabtastung für mindestens eine zweite Umsetzung in einen zweiten digitalen Wert zu verwenden; eine Analog/Digital-Umsetzer-Schaltung (ADC-Schaltung), die Folgendes umfasst: eine ADC-Schaltung erster Stufe, die dazu ausgelegt ist, die abgetastete Eingangsspannung zu empfangen und eine Analog/Digital-Umsetzung erster Stufe unter Verwendung von mindestens L Bitbestimmungen von L höchstwertigen Bits (MSBs) zu initiieren; und mindestens eine ADC-Schaltung zweiter Stufe, die dazu ausgelegt ist, mindestens eine Restspannung, die von der Analog/Digital-Umsetzung erster Stufe übrig bleibt, aus der ADC-Schaltung erster Stufe zu empfangen und mindestens zwei Analog/Digital-Umsetzungen zweiter Stufe durchzuführen, die jeweils mindestens eine unterschiedliche Konfiguration während Bitbestimmungen in den jeweils mindestens zwei Analog/Digital-Umsetzungen zweiter Stufe zur Kalibrierung der Analog/DigitalUmsetzer-Schaltung verwenden.
System nach Anspruch 20, wobei der ADC erster Stufe dazu ausgelegt ist, eine erste und eine zweite Analog/Digital-Umsetzung erster Stufe zu initiieren, wobei mindestens einige gewichtete Schaltungskomponenten und Entscheidungswege von k MSBs dazwischen umgeordnet werden, um eine entsprechende erste und zweite Restspannung zu erzeugen; und wobei der ADC zweiter Stufe dazu ausgelegt ist, jeweils einzelne der mindestens zwei Analog/Digital-Umsetzungen zweiter Stufe an entsprechenden einzelnen der ersten und der zweiten Restspannung durchzuführen.
System nach Anspruch 21, wobei der ADC erster Stufe eine Dithergeneratorschaltung enthält oder mit dieser gekoppelt ist, die dazu ausgelegt ist, ferner während der ersten und/oder der zweiten Analog/DigitalUmsetzung erster Stufe, um die erste und/oder die zweite Restspannung zu erzeugen, einen Dither anzuwenden.
System nach einem der Ansprüche 20 bis 22, wobei die mindestens eine unterschiedliche Konfiguration, die in den beiden Analog/Digital-Umsetzungen zweiter Stufe verwendet wird, durch zwei separate Analog/DigitalUmsetzer-Schaltungen bereitgestellt wird, die in dem mindestens einen ADC zweiter Stufe enthalten sind.
System nach einem der Ansprüche 20 bis 23, wobei die ADC-Schaltung erster Stufe ferner einen Hilfs-Analog/Digital-Umsetzer umfasst, der dazu ausgelegt ist, mindestens einige der L-Bit-Bestimmungen auszuführen und mindestens einige der L-Bit-Werte mindestens L gewichteten Schaltungskomponenten der ADC-Schaltung erster Stufe zuzuführen, um die mindestens eine Restspannung, die von der Analog/Digital-Umsetzung erster Stufe verbleibt, zu erzeugen.
System nach einem der Ansprüche 20 bis 24, das einen Umordner umfasst, der dazu ausgelegt ist, mindestens einige der gewichteten Schaltungskomponenten des ADC erster Stufe und/oder des ADC zweiter Stufe zwischen der ersten und der zweiten Umsetzung umzuordnen.
System nach Anspruch 25, wobei der Umordner mindestens eine redundante gewichtete Schaltungskomponente umfasst, die in den gewichteten Schaltungskomponenten enthalten ist, die umgeordnet werden.
System nach Anspruch 26, wobei der Umordner ferner mindestens zwei zusätzliche gewichtete Schaltungskomponenten umfasst, die das gleiche Gewicht aufweisen und während des Umordnens mit entgegengesetzten Digitalwerten gekoppelt werden, um zu verhindern, dass der Umordner während der Kalibrierung nur mit gleichen Digitalwerten verbleibt.
System nach einem der Ansprüche 20 bis 27, wobei während der ersten und zweiten Umsetzung durch die ADC-Schaltung zweiter Stufe separate Dither so angewendet werden, dass der Mittelwert der beiden von der ADC-Schaltung zweiter Stufe erzeugten Restspannungen sich null annähert.