DE102016200247A1

DE102016200247A1 - Prüfanordnung und Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins

Info

Publication number: DE102016200247A1
Application number: DE102016200247.3A
Authority: DE
Inventors: Friedrich Eppensteiner; Majid Ghameshlu; Martin Matschnig; Herbert Taucher
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2016-01-12
Filing date: 2016-01-12
Publication date: 2017-07-13

Abstract

Die Erfindung betrifft eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1) zu einer Leiterplatte (7), wobei der elektronische Baustein (1) eine Mehrzahl an Kontaktleitungen (5) aufweist, die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1), die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse (4) umfassen, über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen und über die der elektronische Baustein (1) mit der Baugruppe verbindbar ist. Hierfür wird vorgeschlagen, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen (PZ) einer Kontaktleitung (5) sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels (LP1) für den ersten Pegelzustand (PZ1) und eines zweiten Leitungspegels (LP2) für den zweiten Pegelzustand (PZ2) einer Kontaktleitung (5) vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) einzeln zuschaltbar sind.

Description

Technisches Gebiet
Die Erfindung betrifft eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs (Application Specific Integrated Circuits).
Eine elektronische Baugruppe ist eine konstruktive und in der Regel auch funktionelle Einheit aus integrierten und/oder diskreten und passiven Bauelementen, die durch ein Leitungsnetz auf einem Verdrahtungsträger, der im Folgenden als Leitungsplatte (Printed Circuit Board PCB) bezeichnet wird, elektrisch und mechanisch verbunden sind. Im Rahmen der vorliegenden Erfindung umfasst dabei die Baugruppe zumindest einen elektronischen Baustein als Bauelement, der auf die Leiterplatte aufgelötet wird und mit den anderen auf der Leiterplatte angeordneten Bauelementen der elektronischen Baugruppe über Kontaktleitungen verbindbar ist. Der elektronische Baustein weist dabei eine Mehrzahl an Kontaktleitungen auf, die jeweils von Kontaktanschlüssen des elektronischen Bausteins, die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse umfassen, über die Lötverbindungen zur Leiterplatte verlaufen.
Als Kontaktanschlüsse werden im Folgenden jene Signal- und Spannungsversorgungsanschlüsse des elektronischen Bausteins verstanden, die über die so genannten Bond Wires mit den Lötverbindungen zur Leiterplatte verbunden sind. Bei BGAs (Ball Grid Arrays) und FCBGAs (Flip-Chip Ball Grid Arrays) handelt es sich bei den Lötverbindungen um Lötkugeln (balls), über die das BGA-Gehäuse bzw. das FCBGA-Gehäuse an der Leiterplatte befestigt wird. Bei QFPs (Quad Flat Packages) werden so genannte Pins auf die Leiterplatte aufgelötet, die jeweils den Kontaktanschlüssen eindeutig zugeordnet sind, wobei die Begriffe „Pins“ und „Balls“ in der Praxis austauschbar verwendet werden, da etwa bei ASICs das Package in bestimmten Grenzen frei wählbar ist. Auf der Leiterplatte werden die Kontaktleitungen als Leiterbahnen weitergeführt, wo sie beispielsweise zu einem anderen elektronischen Bauelement, etwa einem anderen elektronischen Baustein, führen können.
Bausteinseitig sind die Kontaktanschlüsse in der Regel mit Buffer verbunden, die am Ausgang des elektronischen Bausteins angeordnet sind und die betreffende Kontaktleitung mit ihrem spezifischen physikalischen Verhalten treiben.
Stand der Technik
Bei der Fertigung von elektronischen Baugruppen werden die elektronischen Bausteine auf die Leiterplatte aufgelötet. Diese Lötverbindungen unterliegen während des Gebrauches mechanischen und/oder thermischen Belastungen, die zu einem Defekt der Lötverbindung führen können. Dadurch kann es zu temporären oder vollständigen Funktionsausfällen der betroffenen Kontaktleitung kommen.
Nachdem der elektronische Baustein auf der Leiterplatte aufgelötet wurde, ist eine nachträgliche Kontaktierung der Pins oder Balls zu Prüfzwecken kaum mehr möglich. Daher müssen Testvorrichtungen auf die Baugruppe aufgebracht werden, für die Steckvorrichtungen und eigene Leiterbahnen benötigt werden, die aufgrund der zumeist hohen Anzahl an Kontaktleitungen viel Baugruppenplatz benötigen. Zudem ist es für eine solche Prüfung zumeist erforderlich die Baugruppe aus dem elektronischen Gerät zu entfernen.
Darstellung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins bereit zu stellen, die eine Prüfung der Lötverbindungen ohne Befestigung externer Testvorrichtungen ermöglichen, sodass die betreffende Baugruppe für eine solche Prüfung auch nicht mehr aus dem elektronischen Gerät entfernt werden muss.
Diese Aufgabe wird durch eine Prüfanordnung mit den Merkmalen von Anspruch 1 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 9 gelöst.
Anspruch 1 bezieht sich auf eine Prüfanordnung zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs, zu einer Leiterplatte, wobei der elektronische Baustein eine Mehrzahl an Kontaktleitungen aufweist, die jeweils von Kontaktanschlüssen des elektronischen Bausteins, die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse umfassen, über die Lötverbindungen zur Leiterplatte verlaufen und über die der elektronische Baustein mit der Baugruppe verbindbar ist. Erfindungsgemäß wird hierbei vorgeschlagen, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen einer Kontaktleitung sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels für den ersten Pegelzustand und eines zweiten Leitungspegels für den zweiten Pegelzustand einer Kontaktleitung vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung der Mehrzahl an Kontaktleitungen zuschaltbar sind.
Falls erforderlich können auf diese Weise auch sämtliche Kontaktleitungen eines elektronischen Bausteins geprüft werden, wofür auch sämtliche Kontaktleitungen mit der erfindungsgemäßen Leitungspegelfestlegungseinrichtung versehen werden müssen. Wie noch ausführlich erläutert werden wird können die Kontaktleitungen mithilfe der Leitungspegelfestlegungseinrichtung mit definierten Pegelzuständen beaufschlagt werden, wobei die Leitungspegelerfassungseinrichtung den jeweils entsprechenden Leitungspegel erfasst, somit gewissermaßen die „Antwort“ der entsprechenden Kontaktleitung. Bei intakten Lötverbindungen ist der zu erwartende Leitungspegel bekannt, sodass bei davon abweichenden Leitungspegeln auf einen Defekt der Lötverbindung geschlossen werden kann. Für die zuverlässige Detektion fehlerhafter Lötverbindungen ist jedoch die Anwendung von zumindest zwei Pegelzuständen erforderlich, wie noch näher beschrieben werden wird.
Als Leitungspegel werden dabei voneinander unterscheidbare, diskrete Gleichspannungszustände der Kontaktleitungen bezeichnet. Falls genau zwei unterschiedliche Leitungspegel verwendet werden, können die beiden Leitungspegel einer Kontaktleitung durch die logischen Zustände „1“ und „0“ charakterisiert werden.
Eine mögliche Ausführungsform einer Leitungspegelfestlegungseinrichtung sieht etwa vor, dass zur Festlegung eines ersten Pegelzustandes ein über einen ersten Schalter zur Kontaktleitung zuschaltbarer Pull-down-Widerstand vorgesehen ist, und zur Festlegung eines zweiten Pegelzustandes ein über einen zweiten Schalter zuschaltbarer Pull-up-Widerstand. Der Pull-down-Widerstand verbindet die Kontaktleitung mit der Masse, und der Pull-up-Widerstand verbindet die Kontaktleitung mit einer Spannungsquelle mit der Betriebsspannung +U_B. Falls der erste Schalter geschlossen ist und der zweite Schalter offen ist, sodass der Pull-down-Widerstand zur entsprechenden Kontaktleitung zugeschalten wurde, „zieht“ der Pull-down-Widerstand den entsprechenden Kontaktanschluss somit auf Masse, sofern die Kontaktleitung intakt ist. Der erwartete Leitungspegel ist somit die logische Antwort „0“. Falls der erste Schalter offen ist und der zweite Schalter geschlossen ist, sodass nun der Pull-up-Widerstand zur entsprechenden Kontaktleitung zugeschalten wurde, „zieht“ der Pull-up-Widerstand den entsprechenden Kontaktanschluss auf eine positive Betriebsspannung, sofern die Kontaktleitung wiederum intakt ist. Der erwartete Leitungspegel ist somit die logische Antwort „1“.
Der Pull-down-Widerstand und der Pull-up-Widerstand können dabei auf der Leiterplatte angeordnet werden, wobei der erste Schalter und der zweite Schalter vom elektronischen Baustein angesteuert werden.
Die Leitungspegelfestlegungseinrichtung sowie die Leitungspegelerfassungseinrichtung können ferner jeweils einen Buffer aufweisen, wobei insbesondere vorgeschlagen wird, dass die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung hierfür einen integriert ausgebildeten bidirektionalen Buffer aufweisen.
Die Leitungspegelerfassungseinrichtung weist ferner vorzugsweise ein Abtastregister zur Erfassung der ersten und zweiten Leitungspegel einer jeden Kontaktleitung der Mehrzahl an Kontaktleitungen auf.
Die Leitungspegelerfassungseinrichtung ist dabei etwa auf einem ASIC ausgebildet, wobei jeder Kontaktanschluss der Mehrzahl an Kontaktleitungen mit einem bidirektionalen Buffer versehen ist. Falls sämtliche Kontaktleitungen eines elektronischen Bausteins überprüfbar sein sollen, sind sämtliche Kontaktanschlüsse mit einem solchen bidirektionalen Buffer zu versehen, also nicht nur die funktionalen Kontaktanschlüsse, also jene, die durch logische Programmierung belegt sind, sondern auch die „freien“ Kontaktanschlüsse, also jene, die nicht durch eine logische Programmierung belegt sind.
Die Erfindung bezieht sich des Weiteren auf ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs, zu einer Leiterplatte, wobei erfindungsgemäß vorgeschlagen wird, dass in einem ersten Schritt für eine Mehrzahl an Kontaktleitungen, die jeweils von Kontaktanschlüssen des elektronischen Bausteins über die Lötverbindungen zur Leiterplatte verlaufen, Pull-down-Widerstände zu jeder Kontaktleitung zugeschalten werden und die Leitungspegel der Kontaktleitungen als erste Leitungspegel in einem Abtastregister des elektronischen Bausteins gespeichert werden, und in einem zweiten Schritt zu jeder Kontaktleitung Pull-up-Widerstände zugeschalten werden und die Leitungspegel der Kontaktleitungen als zweite Leitungspegel im Abtastregister gespeichert werden, wobei durch Vergleich der ersten und zweiten Leitungspegel einer jeden Kontaktleitung der Mehrzahl an Kontaktleitungen ein Defekt der der betreffenden Kontaktleitung jeweils zugeordneten Lötverbindung detektiert wird.
Selbstverständlich ist es auch möglich die Reihenfolge der Zuschaltung von Pull-up-Widerständen und Pull-down-Widerständen zu vertauschen, also zuerst alle Pull-up-Widerstände zuzuschalten und danach alle Pull-down-Widerstände. Wesentlich ist die Festlegung von zumindest zwei unterschiedlichen pegelzuständen, für die der jeweilige Leitungspegel erfasst wird. Falls Abweichungen der erfassten Leitungspegel von den erwarteten Leitungspegeln festgestellt werden, so kann auf defekte Lötverbindungen rückgeschlossen werden, wie noch näher ausgeführt werden wird.
Vorzugsweise werden dabei der erste und der zweite Schritt in einer Serviceroutine des elektronischen Bausteins durchgeführt.
Kurzbeschreibung der Figuren
Zur weiteren Erläuterung der Erfindung wird im nachfolgenden Teil der Beschreibung auf die Figuren Bezug genommen, aus der weitere vorteilhafte Ausgestaltungen, Einzelheiten und Weiterbildungen der Erfindung zu entnehmen sind. Es zeigen:
1 eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Prüfanordnung zur Durchführung des erfindungsgemäßen Verfahrens.
2 eine logische Tabelle zur Illustration des Zusammenhangs von Schalterstellung, Pegelzustand, Leitungspegel und Fehlerdetektion.
Ausführung der Erfindung
Zunächst wird auf die 1 Bezug genommen, die eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Prüfanordnung zur Durchführung des erfindungsgemäßen Verfahrens zeigt. Die Prüfanordnung bezieht sich auf einen elektronischen Baustein 1, der auf einer Leiterplatte aufgelötet wird und mit den anderen auf der Leiterplatte 7 aufgelötet ist. Beim elektronischen Baustein 1 handelt es sich etwa um einen als BGA-Package ausgeführten Chip, der über Lötkugeln 8 auf der Leiterplatte 7 befestigt ist. Diese Lötverbindungen 8 sind Teil von Kontaktleitungen 5, die jeweils von Kontaktanschlüssen 4 des elektronischen Bausteins 1 über die Lötverbindungen 8 zur Leiterplatte 7 verlaufen. Auf der Leiterplatte 7 werden die Kontaktleitungen 5 als Leiterbahnen weitergeführt, wo sie beispielsweise zu einem anderen elektronischen Bauelement 6, etwa einem weiteren als BGA-Package ausgeführten Chip, führen können.
Der elektronische Baustein 1 weist freilich eine Mehrzahl an Kontaktleitungen 5 auf, die jeweils von Kontaktanschlüssen 3 des elektronischen Bausteins 1 zur Leiterplatte 7 verlaufen, auch wenn in der 1 aus Gründen der Übersichtlichkeit lediglich eine Kontaktleitung 5 eingezeichnet ist.
Die in der 1 eingezeichnete Kontaktleitung 5 führt von einem Kontaktanschluss 4 des elektronischen Bausteins 1 über die Lötverbindung 8.1 zur Leiterplatte 7.
Der Kontaktanschluss 4 ist ferner mit einem bidirektionalen Buffer 3 versehen, der am Ausgang des elektronischen Bausteins 1 angeordnet ist und die betreffende Kontaktleitung 5 mit ihrem spezifischen physikalischen Verhalten treibt. Falls sämtliche Kontaktleitungen 5 eines elektronischen Bausteins 1 überprüfbar sein sollen, sind sämtliche Kontaktanschlüsse 4 mit einem solchen bidirektionalen Buffer 3 zu versehen, also nicht nur die funktionalen Kontaktanschlüsse 4 sowie jene, die an sich ausschließlich als Ein- oder Ausgang verwendet werden, sondern auch jene, die nicht durch eine logische Programmierung belegt sind.
Der Buffer 3 ist wiederum mit einem Abtastregister 2 verbunden. Das Abtastregister 2 und der Buffer 3 sind die wesentlichen Komponenten der erfindungsgemäßen Leitungspegelerfassungseinrichtung.
Die 1 zeigt ferner eine Ausführungsform einer Leitungspegelfestlegungseinrichtung, die zur Festlegung eines ersten Pegelzustandes PZ₁ einen über einen ersten Schalter S₁ zur Kontaktleitung 5 zuschaltbaren Pull-down-Widerstand R_pd aufweist, und zur Festlegung eines zweiten Pegelzustandes PZ₂ einen über einen zweiten Schalter S₂ zuschaltbaren Pull-up-Widerstand R_pu. Der Pull-down-Widerstand R_pd und der Pull-up-Widerstand R_pu sind auf der Leiterplatte 7 angeordnet, wobei der erste Schalter S₁ und der zweite Schalter S₂ über ebenfalls auf der Leiterplatte 7 verlaufene Leiterbahnen vom elektronischen Baustein 1 angesteuert werden. Zur Ansteuerung der beiden Schalter S₁ und S₂ sind zwei Ausgänge des elektronischen Bausteins 1 vorgesehen, die in der 1 über die Lötverbindung 8.2 und 8.3 mit den Schaltern S₁ und S₂ verbunden sind.
Falls der erste Schalter S₁ geschlossen ist („1“ in der 2) und der zweite Schalter S₂ offen ist („0“ in der 2), sodass der Pull-down-Widerstand R_pd zur entsprechenden Kontaktleitung 5 zugeschalten wurde, „zieht“ der Pull-down-Widerstand R_pd den entsprechenden Kontaktanschluss 5 auf Masse („GND“ in der 1). Auf diese Weise wird ein erster Pegelzustand PZ₁ als Pegelzustand PZ definiert, der dem logischen Wert „0“ entspricht. Sofern die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, entspricht der erwartete Leitungspegel LP somit der logischen Antwort „0“. Falls der erste Schalter S₁ offen ist und der zweite Schalter S₂ geschlossen ist, sodass nun der Pull-up-Widerstand R_pu zur entsprechenden Kontaktleitung 5 zugeschalten wurde, „zieht“ der Pull-up-Widerstand R_pu den entsprechenden Kontaktanschluss 5 auf eine positive Betriebsspannung +U_B. Auf diese Weise wird ein zweiter Pegelzustand PZ₂ als Pegelzustand PZ definiert, der dem logischen Wert „1“ entspricht. Sofern die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, entspricht der erwartete Leitungspegel LP somit der logischen Antwort „1“.
Zur Prüfung der Lötverbindung 8.1 des elektronischen Bausteins 1 zur Leiterplatte 7 wird nun in einem ersten Schritt der erste Schalter S₁ geschlossen und der zweite Schalter S₂ geöffnet, sodass der Pull-down-Widerstand R_pd zur entsprechenden Kontaktleitung 5 zugeschalten wird. Falls die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, „zieht“ der Pull-down-Widerstand R_pd den entsprechenden Kontaktanschluss 5 auf Masse und die logische Antwort ist „0“. Zur Prüfung dieses Sachverhalts erfasst das Abtastregister 2 als ersten Leitungspegel LP₁ den logischen Wert „0“ für den entsprechenden Leitungspegel LP.
In einem zweiten Schritt wird in weiterer Folge der erste Schalter S₁ geöffnet und der zweite Schalter S₂ geschlossen, sodass der Pull-up-Widerstand R_pu zur entsprechenden Kontaktleitung 5 zugeschalten wird. Falls die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, „zieht“ der Pull-up-Widerstand R_pu den entsprechenden Kontaktanschluss 5 auf die positive Betriebsspannung +U_B und das Abtastregister 2 erfasst als zweiten Leitungspegel LP₂ den logischen Wert „1“ für den entsprechenden Leitungspegel LP. Der erste und zweite Leitungspegel LP₁ und LP₂ können in weiterer Folge von einer Software des elektronischen Bausteins 1 ausgelesen werden. Da als erster Leitungspegel LP₁ die logische Antwort „0“ ermittelt wurde und als zweiter Leitungspegel LP₂ die logische Antwort „1“, und diese Werte den von der Leitungspegelfestlegungseinrichtung vorgegebenen Pegelzuständen PZ entsprechen, kann auf eine ungestörte Kontaktleitung 5 sowie eine intakte Lötverbindung 8.1 geschlossen werden, wie in der 2 in der Spalte „LP-N“ ersichtlich ist.
Im Fall einer defekten Lötverbindung 8.1, etwa aufgrund einer Ablösung der Lötkugel von der Leiterplatte 7 oder dem elektronischen Baustein 1, wird der von der Leitungspegelfestlegungseinrichtung vorgegebene Pegelzustand PZ nicht mehr ungestört von der Leitungspegelerfassungseinrichtung detektiert werden können. Stattdessen werden ein bausteininterner Pull-up-Widerstand oder ein bausteininterner Pull-down-Widerstand des elektronischen Bausteins 1 detektiert werden, die an dessen Ausgang in der Regel vorgesehen sind. Da der Pull-down-Widerstand R_pd und der Pull-up-Widerstand R_pu der Prüfanordnung aufgrund der defekten Lötverbindung 8.1 nun nicht mehr wirksam sind, werden stattdessen bausteininterne Pull-up-Widerstände oder Pull-down-Widerstände detektiert. Falls am betreffenden Kontaktanschluss 4 des elektronischen Bausteins 1 etwa ein bausteininterner Pull-down-Widerstand angelegt ist, detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „0“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „0“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F1“ ersichtlich.
Falls am betreffenden Kontaktanschluss 4 des elektronischen Bausteins 1 etwa ein bausteininterner Pull-up-Widerstand angelegt ist, detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „1“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „1“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F2“ ersichtlich.
Des Weiteren ist es möglich, dass der Kontaktanschluss 4 bei defekter Lötverbindung 8.1 gegen Masse kurzgeschlossen ist. In diesem Fall detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „0“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „0“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F3“ ersichtlich.
Des Weiteren ist es möglich, dass der Kontaktanschluss 4 bei defekter Lötverbindung 8.1 gegen die Betriebsspannung +_UB kurzgeschlossen ist. In diesem Fall detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „1“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „1“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F4“ ersichtlich.
Die in der 2 in den Spalten LP-F1, LP-F2, LP-F3 und LP-F4 eingetragenen Zustände der ermittelten Leitungspegel LP unterscheiden sich somit von jenen für eine intakte Lötverbindung 8.2 gemäß der Spalte LP-N und eignen sich daher zur Detektion von defekten Lötverbindung 8.1. Vorzugsweise werden dabei der erste und der zweite Schritt in einer Serviceroutine des elektronischen Bausteins 1 durchgeführt.
Mithilfe der erfindungsgemäßen Prüfanordnung und des erfindungsgemäßen Verfahrens ist es somit möglich die Lötverbindungen 8 des elektronischen Bausteins 1 zu prüfen und allfällige Defekte zu detektieren, ohne dabei externe Testvorrichtungen befestigen zu müssen oder die betreffende Baugruppe aus dem elektronischen Gerät entfernen zu müssen. Stattdessen sind lediglich auf der Leiterplatte 7 für jede zu überprüfende Kontaktleitung 5 Pull-up-Widerstände R_pu und Pull-down-Widerstände R_pd anzuordnen, wobei es sich dabei aber um einen vergleichsweise kleinen Platz- und Kostenaufwand handelt.
Bezugszeichenliste

1: elektronischer Baustein
2: Abtastregister
3: Buffer
4: Kontaktanschluss
5: Kontaktleitung
6: elektronisches Bauelement
7: Leiterplatte
8: Lötverbindung
R_pu: Pull-up-Widerstand
R_pd: Pull-down-Widerstand
S₁: erster Schalter
S₂: zweiter Schalter
GND: Masse
+U_B: positive Betriebsspannung
PZ: Pegelzustand
LP: Leitungspegel

Claims

Prüfanordnung zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1), insbesondere eines ASICs, zu einer Leiterplatte (7), wobei der elektronische Baustein (1) eine Mehrzahl an Kontaktleitungen (5) aufweist, die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1), die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse (4) umfassen, über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen und über die der elektronische Baustein (1) mit der Baugruppe verbindbar ist, dadurch gekennzeichnet, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen (PZ) einer Kontaktleitung (5) sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels (LP₁) für den ersten Pegelzustand (PZ₁) und eines zweiten Leitungspegels (LP₂) für den zweiten Pegelzustand (PZ₂) einer Kontaktleitung (5) vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) zuschaltbar sind.
Prüfanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Leitungspegelfestlegungseinrichtung zur Festlegung eines ersten Pegelzustandes (PZ₁) einen über einen ersten Schalter (S₁) zur Kontaktleitung (5) zuschaltbaren Pull-down-Widerstand (R_pd) aufweist, und zur Festlegung eines zweiten Pegelzustandes (PZ₂) einen über einen zweiten Schalter (S₂) zuschaltbaren Pull-up-Widerstand (R_pu) aufweist.
Prüfanordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Pull-down-Widerstand (R_pd) und der Pull-up-Widerstand (R_pu) auf der Leiterplatte (7) angeordnet sind, wobei der erste Schalter (S₁) und der zweite Schalter (S₂) vom elektronischen Baustein (1) angesteuert werden.
Prüfanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Leitungspegelfestlegungseinrichtung einen Buffer (3) aufweist.
Prüfanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Leitungspegelerfassungseinrichtung einen Buffer (3) aufweist.
Prüfanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung einen integriert ausgebildeten bidirektionalen Buffer (3) aufweisen.
Prüfanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Leitungspegelerfassungseinrichtung ein Abtastregister (2) zur Erfassung der ersten und zweiten Leitungspegel (LP₁, LP₂) einer jeden Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) aufweist.
Prüfanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Leitungspegelerfassungseinrichtung auf einem ASIC ausgebildet ist, wobei jeder Kontaktanschluss (4) der Mehrzahl an Kontaktleitungen (5) mit einem bidirektionalen Buffer (3) versehen ist.
Verfahren zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1), insbesondere eines ASICs, zu einer Leiterplatte (7), dadurch gekennzeichnet, dass in einem ersten Schritt für eine Mehrzahl an Kontaktleitungen (5), die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1) über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen, Pull-down-Widerstände (R_pd) zu jeder Kontaktleitung (5) zugeschalten werden und die Leitungspegel (LP) der Kontaktleitungen (5) als erste Leitungspegel (LP₁) in einem Abtastregister (2) des elektronischen Bausteins (1) gespeichert werden, und in einem zweiten Schritt zu jeder Kontaktleitung (5) Pull-up-Widerstände (R_pu) zugeschalten werden und die Leitungspegel (LP) der Kontaktleitungen (5) als zweite Leitungspegel (LP₂) im Abtastregister (2) gespeichert werden, wobei durch Vergleich der ersten und zweiten Leitungspegel (LP₁, LP₂) einer jeden Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) ein Defekt der der betreffenden Kontaktleitung (5) jeweils zugeordneten Lötverbindung (8.1) detektiert wird.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der erste und zweite Schritt in einer Serviceroutine des elektronischen Bausteins (1) durchgeführt werden.